JPH09219147A - Manufacture of electron source, electron source and image display device manufactured by the method - Google Patents

Manufacture of electron source, electron source and image display device manufactured by the method

Info

Publication number
JPH09219147A
JPH09219147A JP2446896A JP2446896A JPH09219147A JP H09219147 A JPH09219147 A JP H09219147A JP 2446896 A JP2446896 A JP 2446896A JP 2446896 A JP2446896 A JP 2446896A JP H09219147 A JPH09219147 A JP H09219147A
Authority
JP
Japan
Prior art keywords
electron
wiring
electron source
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2446896A
Other languages
Japanese (ja)
Inventor
Nobuaki Oguri
宣明 大栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2446896A priority Critical patent/JPH09219147A/en
Publication of JPH09219147A publication Critical patent/JPH09219147A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To simplify the constitution of electrodes and wiring portions, and enhance reliability for connecting portions by locating the position of one end part at the center of a length in the direction parallel with an electrode gap between the opposite electrodes, and thereby making connections at specified positions. SOLUTION: An electron emitting part forming thin film 4 and opposite element electrodes 5 and 6 are laminated over an insulating substrate 1 in this order. In this case, all of the space between the opposite electrodes 5 and 6 functions as an electron emitting part 3, and a step coverage over the electrodes 5 and 6 is appropriately set up depending on a resistance value between the emitting part 3 and each electrode 5 and 6, each particle size of conductive fine particles of the emitting part 3, and an energizing process condition. On the occasion of forming the paired element electrodes 5 and 6, either electrode 5 of them is so designed that the position of either one of the right and left in the direction parallel with an electrode gap, is located at the center of a length in the direction parallel with the electrode gap, and concurrently the electrodes 5 and 6 are so designed as to be connected in direction with the wiring 15 in the first layer and the wiring 13 in the second layer at each position perpendicularly intersected with the electrode gap respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子源の製造方
法、該方法により製造された電子源及びその応用である
表示装置等の画像形成装置に係わり、特に表面伝導型電
子放出素子を多数個、備える電子源及びその応用である
表示装置等の画像形成装置の新規な構成及び製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source manufacturing method, an electron source manufactured by the method, and an image forming apparatus such as a display device which is an application of the electron source, and more particularly to a large number of surface conduction electron-emitting devices. The present invention relates to a novel structure and manufacturing method of an image forming apparatus such as a display device which is an electron source and its application.

【0002】[0002]

【従来の技術】従来、電子放出素子としては熱電子源と
冷陰極電子源が知られている。冷陰極電子源には、電界
放出型(以下FEと記す。)、金属/絶縁層/金属型
(以下MIMと記す。)や表面伝導型電子放出素子等が
ある。
2. Description of the Related Art Conventionally, a thermoelectron source and a cold cathode electron source are known as electron-emitting devices. The cold cathode electron source includes a field emission type (hereinafter referred to as FE), a metal / insulating layer / metal type (hereinafter referred to as MIM), a surface conduction type electron emitting device, and the like.

【0003】FE型の例としては、 W. P. Dyke & W.
W. Dolan,“Field Emission”, Advance in Electron P
hysicis, 8, 89 (1956)あるいはC. A. Spindt, “Physi
cal Properties of thin-film field emission cathode
s with molybdenium ”, J. Appl. Phys., 47, 5248 (1
976) 等が知られている。
As an example of the FE type, WP Dyke & W.
W. Dolan, “Field Emission”, Advance in Electron P
hysicis, 8, 89 (1956) or CA Spindt, “Physi
cal Properties of thin-film field emission cathode
s with molybdenium ”, J. Appl. Phys., 47, 5248 (1
976) etc. are known.

【0004】MIM型の例としては、 C. A. Mead,“Th
e tunnel-emission amplifier ”,J. Appl. Phys., 32,
646 (1961)が知られている。
An example of the MIM type is CA Mead, "Th
e tunnel-emission amplifier ”, J. Appl. Phys., 32,
646 (1961) is known.

【0005】表面伝導型電子放出素子型の例としては、
M. I. Elinson, Radio Eng. Electron Phys., 10, (196
5)等がある。
Examples of the surface conduction electron-emitting device type include:
MI Elinson, Radio Eng. Electron Phys., 10, (196
5) etc.

【0006】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記、Elinson 等
によるSnO2 薄膜を用いたもの、Au薄膜によるもの
[G. Dittmer: Thin Solis Films,”9, 317 (1972)]、I
23 /SnO2 薄膜によるもの[M. Hartwell and
C. G. Fonstad “ IEEE Trans. ED Conf. ”, 519 (197
5)] 、カーボン薄膜によるもの[荒木久 他:真空、第
26巻、第1号、22頁(1983)]等が報告されて
いる。
[0006] The surface conduction electron-emitting device utilizes the phenomenon that electron emission occurs when a current flows through a small-area thin film formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, the one using the SnO 2 thin film by Elinson et al., The one using the Au thin film is used.
[G. Dittmer: Thin Solis Films, ”9, 317 (1972)], I
With n 2 O 3 / SnO 2 thin film [M. Hartwell and
CG Fonstad “IEEE Trans. ED Conf.”, 519 (197
5)], a carbon thin film [Hiraki Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like have been reported.

【0007】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のM. Hartwell の素子構成を図7
に示す。同図において1は基板である。2は電子放出部
形成用薄膜で、スパッタリングで形成されたH型形状の
金属酸化物薄膜等からなり、後述の通電フォーミングと
呼ばれる通電処理により電子放出部3が形成される。な
お、図中の素子電極間隔L1は0.5〜1.0mm、
W’は0.1mmで設定されている。なお、電子放出部
3の位置及び形状については、不明であるので模式図と
して表わした。
As a typical device configuration of these surface conduction electron-emitting devices, the device configuration of M. Hartwell described above is shown in FIG.
Shown in In FIG. 1, reference numeral 1 denotes a substrate. Reference numeral 2 denotes a thin film for forming an electron emitting portion, which is made of an H-shaped metal oxide thin film formed by sputtering or the like, and the electron emitting portion 3 is formed by an energization process called energization forming described later. The element electrode spacing L1 in the figure is 0.5 to 1.0 mm,
W'is set to 0.1 mm. Since the position and shape of the electron emitting portion 3 are unknown, they are shown as a schematic diagram.

【0008】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に電子放出部形成用薄膜2
を予めフォーミングと呼ばれる通電処理によって電子放
出部3を形成するのが一般的であった。すなわち、通電
フォーミングとは、前記電子放出部形成用薄膜2の両端
に直流電圧あるいは非常にゆっくりとした昇電圧、例え
ば1V/分程度印加通電し、導電性薄膜を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部3を形成することである。なお、電子放
出部3は電子放出部形成用薄膜2の一部に亀裂が発生
し、その亀裂付近から電子放出が行われる。以下、フォ
ーミングにより発生した電子放出部を含む電子放出部形
成用薄膜を電子放出部を含む薄膜4と呼ぶ。
Conventionally, in these surface conduction electron-emitting devices, the electron-emitting portion forming thin film 2 is formed before electron emission.
It was general that the electron emitting portion 3 was formed in advance by an energization process called forming. That is, the energization forming means that a direct current voltage or a very slow rising voltage, for example, about 1 V / min, is applied to both ends of the electron emission portion forming thin film 2 to energize, and the conductive thin film is locally destroyed, deformed or altered. In other words, the electron emitting portion 3 is formed in an electrically high resistance state. In the electron emitting portion 3, a crack is generated in a part of the electron emitting portion forming thin film 2, and electrons are emitted from the vicinity of the crack. Hereinafter, the thin film for forming an electron emitting portion including the electron emitting portion generated by forming is referred to as a thin film 4 including an electron emitting portion.

【0009】前記フォーミング処理をした表面伝導型電
子放出素子は、上述の電子放出部を含む薄膜4に電圧を
印加し、素子表面に電流を流すことにより、上述の電子
放出部3より電子を放出せしめるものである。
In the surface conduction electron-emitting device which has been subjected to the forming treatment, a voltage is applied to the thin film 4 including the above-mentioned electron-emitting portion and a current is caused to flow on the surface of the device, so that electrons are emitted from the above-mentioned electron-emitting portion 3. It is the one to be confused.

【0010】さらに、通常はフォーミング工程の終了後
に、「活性化」と呼ばれる工程が導入されている。この
目的は、フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電し続けること
によって、電子放出量を増加せしめることである。
Furthermore, a step called "activation" is usually introduced after the forming step is completed. The purpose of this is to increase the amount of electron emission by continuously applying a constant voltage to the surface conduction electron-emitting device whose resistance has been increased by forming for a constant time.

【0011】上述の表面伝導型放出素子は構造が単純で
製造も容易であることから大面積にわたり多数、素子を
配列形成できる利点がある。そこでこの特徴を生かせる
ようないろいろな応用が研究されている。例えば、荷電
ビーム源、画像表示装置等の表示装置等が挙げられる。
Since the surface conduction electron-emitting device described above has a simple structure and is easy to manufacture, there is an advantage that a large number of devices can be arrayed over a large area. Therefore, various applications that can make full use of this feature are being researched. Examples thereof include a charged beam source and a display device such as an image display device.

【0012】しかしながら、以上説明したような表面伝
導型電子放出素子を画像表示装置として大面積化するに
は以下のような問題点がある。前記表面伝導型電子放出
素子の製造工程において電極や配線パターンを加工する
場合、基板上に電極及び配線材料の金属薄膜を成膜し、
これを通常のフォトリソグラフィー、エッチング技術を
用いてパターン加工が行われ、電極や配線パターンが形
成される。しかしながら、例えば、40cm角以上の大
型基板上にフォトリソグラフィー、エッチング技術によ
り製造する場合、蒸着装置をはじめ、露光装置、エッチ
ング装置等を含む大型製造設備が必要となり莫大な費用
がかかるだけでなく、基板を大型化した場合、製造装置
自体の大型化が困難となり製造方法上、あるいはコスト
上の問題があった。また、大面積化することでで電極数
の増加、配線の増加及び複雑化により、工程数が増え、
断線や短絡等の欠陥が発生しやすくなり、歩留まりが低
下する等の問題があった。
However, there are the following problems in increasing the area of the surface conduction electron-emitting device as described above as an image display device. When processing an electrode or a wiring pattern in the manufacturing process of the surface conduction electron-emitting device, a metal thin film of the electrode and the wiring material is formed on the substrate,
This is subjected to pattern processing using ordinary photolithography and etching techniques to form electrodes and wiring patterns. However, for example, in the case of manufacturing on a large-sized substrate of 40 cm square or more by photolithography and etching technology, large-scale manufacturing equipment including a vapor deposition apparatus, an exposure apparatus, an etching apparatus, etc. are required, and not only enormous cost is required. When the substrate is increased in size, it is difficult to increase the size of the manufacturing apparatus itself, and there is a problem in terms of manufacturing method or cost. In addition, the increase in the number of electrodes due to the large area, the increase in the number of wirings, and the increase in complexity increase the number of steps
There are problems that defects such as disconnection and short circuit are likely to occur, and the yield is reduced.

【0013】[0013]

【発明が解決しようとする課題】本発明は、かかる従来
の問題を鑑みて、表面伝導型電子放出素子を複数設置し
た電子源及び画像表示装置の製造方法において、安価で
工程数が少なく、また電極と配線部分の構成を簡略化す
ることにより、相互の電気的接続部分の信頼性向上が図
れ、より高密度な画素配列による高品位な画像が実現可
能な表面伝導型電子放出素子を複数設置した電子源の製
造方法、電子源及び該電子源を具備した画像表示装置を
提供することを目的とする。
SUMMARY OF THE INVENTION In view of the above conventional problems, the present invention is an inexpensive method for manufacturing an electron source and an image display device in which a plurality of surface conduction electron-emitting devices are installed. By simplifying the structure of the electrodes and wiring parts, the reliability of mutual electrical connection parts can be improved, and multiple surface-conduction electron-emitting devices that can realize high-quality images with higher-density pixel arrays can be installed. It is an object of the present invention to provide a method of manufacturing an electron source, an electron source, and an image display device including the electron source.

【0014】[0014]

【課題を解決するための手段】前記の目的は以下の手段
によって達成される。
The above object is achieved by the following means.

【0015】すなわち、本発明は相対向する一対の素子
電極を含む表面伝導型電子放出素子を有する電子源が走
査側配線と信号側配線の直交する位置に配設され、かつ
該配線の一組または複数組を順次選択することにより、
前記電子源に通電されるようにした電子源を2次元平面
上に複数個、配設することによって構成される電子源の
製造方法において、素子電極を形成する工程と、第1層
目の配線を形成する工程と、絶縁層を形成する工程と第
2層目の配線を形成する工程とを含み、前記相対向する
一対の素子電極を形成するにあたり、いずれか一方の電
極が電極ギャップに平行な方向の左右、どちらか一方の
端部の位置が対向するもう一方の電極の電極ギャップに
平行な方向の長さの中心、もしくはそれに近い位置にく
るように形成し、それぞれの素子電極と第1層目、第2
層目の配線の接続方向が電極ギャップと直交する位置で
各々接続形成されることを特徴とする電子源の製造方法
を提供するものであり、前記第1層目、第2層目のそれ
ぞれの配線形成時に前記相対向する一対の素子電極への
接続を各々同時形成すること、前記第1層目の配線と前
記第2層目の配線との接続が前記表面伝導型電子放出素
子を介して行われること、各層の形成方法に印刷法を用
いることを含む。
That is, according to the present invention, an electron source having a surface conduction electron-emitting device including a pair of device electrodes facing each other is arranged at a position orthogonal to the scanning side wiring and the signal side wiring, and a set of the wirings is provided. Or by selecting multiple sets sequentially,
In a method of manufacturing an electron source configured by arranging a plurality of electron sources on a two-dimensional plane so that the electron sources are energized, a step of forming a device electrode, and a wiring of a first layer And a step of forming an insulating layer and a step of forming a wiring of a second layer. When forming the pair of opposing element electrodes, one of the electrodes is parallel to the electrode gap. The left and right sides in the vertical direction, or the ends of either side are formed so that they are located at or near the center of the length in the direction parallel to the electrode gap of the other electrode facing each other. 1st layer, 2nd
The present invention provides a method for manufacturing an electron source, which is characterized in that the connection direction of the wiring of the first layer is formed at a position orthogonal to the electrode gap, and each of the first layer and the second layer is formed. Connections to the pair of device electrodes facing each other are simultaneously formed at the time of forming the wiring, and the connection between the first layer wiring and the second layer wiring is performed through the surface conduction electron-emitting device. What is done includes using a printing method to form each layer.

【0016】また、本発明は前記の方法により製造され
たことを特徴とする電子源を提案するものである。
The present invention also proposes an electron source manufactured by the above method.

【0017】さらに本発明は前記の電子源を具備するこ
とを特徴とする画像表示装置を提案するものであり、前
記電子源が電子放出部形成用薄膜にフォーミングと称す
る通電処理を施すことにより電子放出部が形成される表
面伝導型電子放出素子であることを含む。
Further, the present invention proposes an image display device characterized by comprising the above-mentioned electron source, wherein the electron source conducts an energization process called forming to an electron-emitting portion forming thin film to generate an electron. It is a surface conduction electron-emitting device in which the emitting portion is formed.

【0018】[0018]

【発明の実施の形態】以下に本発明に係わる表面伝導型
電子放出素子の基本的な構成と製造方法及びその特徴
(例えば特開平2−56822等を参考にして)につい
て概説する。
BEST MODE FOR CARRYING OUT THE INVENTION The basic structure and manufacturing method of a surface conduction electron-emitting device according to the present invention and its characteristics (for example, refer to JP-A-2-56822) will be outlined below.

【0019】本発明に係わる表面伝導型電子放出素子の
構成、及び製法の特徴は、次のようなものが挙げられ
る。
The features of the structure and manufacturing method of the surface conduction electron-emitting device according to the present invention are as follows.

【0020】1)フォーミングと呼ばれる通電処理前の
電子放出部形成用薄膜は、微粒子分散体を分散し形成さ
れた微粒子からなる薄膜、あるいは、有機金属等を加熱
焼成し形成された微粒子からなる薄膜等、基本的には、
微粒子より構成される。
1) A thin film for forming an electron emitting portion before energization treatment called forming is a thin film made of fine particles formed by dispersing a fine particle dispersion, or a thin film made of fine particles formed by heating and burning an organic metal or the like. Etc. Basically,
Composed of fine particles.

【0021】2)フォーミングと呼ばれる通電処理後の
電子放出部を含む薄膜は、電子放出部、電子放出部を含
む薄膜とも基本的には微粒子より構成される。
2) A thin film including an electron emitting portion after energization processing called forming is basically composed of fine particles in both the electron emitting portion and the thin film including the electron emitting portion.

【0022】図8(a),(b)は、それぞれ、本発明
に係わる基本的な表面伝導型電子放出素子の構成を示す
平面図及び断面図である。図8を用いて、本発明に係わ
る素子の基本的な構成を説明するが、本発明の電子源及
び画像表示装置では後述するように、この表面伝導型電
子放出素子を多数個、同一基板上に配線電極と共に形成
しているものである。
8 (a) and 8 (b) are a plan view and a sectional view, respectively, showing the structure of a basic surface conduction electron-emitting device according to the present invention. The basic structure of the device according to the present invention will be described with reference to FIG. 8. As will be described later, in the electron source and the image display device of the present invention, a large number of surface conduction electron-emitting devices are formed on the same substrate. It is formed together with the wiring electrode.

【0023】図8において1は絶縁性基板、5と6は素
子電極、4は電子放出部を含む薄膜、3は電子放出部で
ある。
In FIG. 8, 1 is an insulating substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, and 3 is an electron emitting portion.

【0024】絶縁性基板1の材料としては、石英ガラ
ス、Na等の不純物含有量を減少したガラス、青板ガラ
ス、青板ガラス上にスパッタ法等により形成したSiO
2 (絶縁体層)を積層したガラス基板等及びアルミナ等
のセラミック等が挙げられる。
As the material of the insulating substrate 1, quartz glass, glass with a reduced content of impurities such as Na, soda lime glass, and SiO formed on the soda lime glass by the sputtering method or the like.
Examples thereof include glass substrates and the like in which 2 (insulator layers) are laminated and ceramics such as alumina.

【0025】対向する素子電極5,6の材料としては、
一般的な導電材料を用いられ、例えばNi,Cr,A
u,Mo,W,Pt,Ti,Al,Cu,Pd等の金属
あるいは合金及びPd,Ag,Au,RuO2 ,Pd−
Ag等の金属あるいは金属酸化物とガラス等から構成さ
れる印刷導体、In23 −SnO2 等の透明導電体及
びポリシリコン等の半導体材料が挙げられる。素子電極
間隔L1は、数オングストロームより数百マイクロメー
トルであり、素子電極の製法の基本となるフォトリソグ
ラフィー技術、すなわち、露光機の性能とエッチング方
法等、及び、素子電極間に印加する電圧と電子放出し得
る電界強度等により設定されるが、好ましくは、数マイ
クロメートルより数十マイクロメートルである。素子電
極長さW1、素子電極5,6の膜厚dは、電極の抵抗
値、後述するX,Y配線との結線、多数配置された電子
源の配置上の問題により適宜設計され、通常は、素子電
極長さW1は、数マイクロメートルより数百マイクロメ
ートルであり、素子電極5,6の膜厚dは、数百オング
ストロームより数千オングストロームである。
The material of the opposing device electrodes 5 and 6 is
Common conductive materials such as Ni, Cr, A are used.
Metals or alloys such as u, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd-
Examples thereof include a printed conductor composed of a metal such as Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor material such as polysilicon. The device electrode interval L1 is several angstroms to several hundreds of micrometers, and the photolithography technology that is the basis of the device electrode manufacturing method, that is, the performance and etching method of the exposure device, the voltage applied between the device electrodes, and the electron Although it is set depending on the intensity of the electric field that can be emitted, it is preferably several micrometers to several tens of micrometers. The element electrode length W1 and the film thickness d of the element electrodes 5 and 6 are appropriately designed depending on the resistance value of the electrodes, the connection with the X and Y wirings described later, and the arrangement problem of a large number of arranged electron sources. The device electrode length W1 is several micrometers to several hundreds of micrometers, and the film thickness d of the device electrodes 5 and 6 is several hundreds of angstroms to several thousand angstroms.

【0026】絶縁性基板1上に設けられた対向する素子
電極5と素子電極6間及び素子電極5,6上に設置され
た電子放出部を含む薄膜4は、電子放出部3を含むが、
図8(b)に示された場合だけでなく、素子電極5,6
上には設置されない場合もある。すなわち、絶縁性基板
1上に、先述した電子放出部形成用薄膜、対向する素子
電極5,6の電極順に積層構成した場合である。また、
対向する素子電極5と素子電極6間全てが、製法によっ
ては、電子放出部として機能する場合もある。この電子
放出部を含む薄膜4の膜厚は、数オングストロームより
数千オングストロームであり、素子電極5,6へのステ
ップカバレージ、電子放出部3と素子電極5,6間の抵
抗値及び電子放出部3の導電性微粒子の粒径、後述する
通電処理条件等によって、適宜設定される。その抵抗値
は、103 〜107 Ω/□のシート抵抗値を示す。電子
放出部を含む薄膜4を構成する材料の具体例を挙げるな
らば、Pd,Pt,Ru,Ag,Au,Ti,In,C
u,Cr,Fe,Zn,Sn,Ta,W,Pd等の金
属、PdO,SnO2 ,In23 ,PbO,Sb23
等の酸化物、HfB2 ,ZrB2 ,LaB6 ,CeB6
,YB4 ,GdB4等の硼化物、TiC,ZrC,Hf
C,TaC,SiC,WC等の炭化物、TiN,Zr
N,HfN等の窒化物、Si,Ge等の半導体、カーボ
ン等が挙げられる。
The thin film 4 including the electron emitting portions provided on the insulating substrate 1 between the opposing device electrodes 5 and 6 and on the device electrodes 5 and 6 includes the electron emitting portions 3,
Not only the case shown in FIG. 8B, but also the device electrodes 5, 6
It may not be installed on the top. That is, this is a case where the above-described thin film for forming an electron emission portion and the opposing device electrodes 5 and 6 are laminated in this order on the insulating substrate 1. Also,
Depending on the manufacturing method, the entire space between the opposing device electrodes 5 and 6 may function as an electron emitting portion. The film thickness of the thin film 4 including the electron emitting portion is several angstroms to several thousand angstroms, and the step coverage to the device electrodes 5 and 6, the resistance value between the electron emitting part 3 and the device electrodes 5 and 6, and the electron emitting part. It is set as appropriate according to the particle diameter of the conductive fine particles of No. 3, the conditions for energization processing described later, and the like. The resistance value shows a sheet resistance value of 10 3 to 10 7 Ω / □. Pd, Pt, Ru, Ag, Au, Ti, In, and C are given as specific examples of the material forming the thin film 4 including the electron emitting portion.
u, Cr, Fe, Zn, Sn, Ta, W, Pd and other metals, PdO, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3
Oxides such as HfB 2 , ZrB 2 , LaB 6 , CeB 6
, YB 4 , GdB 4, etc., TiC, ZrC, Hf
Carbides such as C, TaC, SiC, WC, TiN, Zr
Examples include nitrides such as N and HfN, semiconductors such as Si and Ge, and carbon.

【0027】なお、ここで述べる微粒子膜とは複数の微
粒子が集合した膜であり、その微細構造は、微粒子が個
々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なり合った状態(島状も含む)の膜を指
しており、微粒子の粒径は、数オングストロームから数
千オングストロームであり、好ましくは10オングスト
ロームより200オングストロームである。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state in which fine particles are individually dispersed and arranged but also in a state in which fine particles are adjacent to each other or overlap each other (island). The particle size of the fine particles is from several angstroms to several thousand angstroms, preferably from 10 angstroms to 200 angstroms.

【0028】電子放出部3は電子放出部を含む薄膜4の
一部に形成された高抵抗の亀裂であり、通電フォーミン
グより形成される。また、亀裂内には数オングストロー
ムから数百オングストロームの粒径の導電性微粒子を有
することもある。この導電性微粒子は電子放出部を含む
薄膜4を構成する物質の少なくとも一部の元素を含んで
いる。また、電子放出部3及びその近傍の電子放出部を
含む薄膜4は炭素及び炭素化合物を有することもある。
The electron emitting portion 3 is a high resistance crack formed in a part of the thin film 4 including the electron emitting portion, and is formed by energization forming. In addition, the cracks may contain conductive fine particles having a particle diameter of several angstroms to several hundred angstroms. The conductive fine particles contain at least a part of the elements that constitute the thin film 4 including the electron emitting portion. Further, the thin film 4 including the electron emitting portion 3 and the electron emitting portion in the vicinity thereof may contain carbon and a carbon compound.

【0029】電子放出部3を有する電子放出素子の製造
方法としては様々な方法が考えられるが、その一例を図
9に示す。2は電子放出部形成用薄膜で例えば微粒子膜
が挙げられる。
Various methods are conceivable as a method of manufacturing an electron-emitting device having the electron-emitting portion 3, one example of which is shown in FIG. Reference numeral 2 is a thin film for forming an electron emitting portion, and for example, a fine particle film can be mentioned.

【0030】以下、順を追って製造方法の説明を図8及
び図9に基づいて説明する。
Hereinafter, the manufacturing method will be described step by step with reference to FIGS. 8 and 9.

【0031】1)絶縁性基板1を洗剤、純水及び有機溶
剤により十分に洗浄後、真空蒸着法、スパッタ法等によ
り素子電極材料を堆積後、例えばフォトリソグラフィー
技術により該絶縁性基板1の面上に素子電極5,6を形
成する(図9(a))。
1) After the insulating substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, a device electrode material is deposited by a vacuum deposition method, a sputtering method or the like, and then the surface of the insulating substrate 1 is formed by, for example, a photolithography technique. Element electrodes 5 and 6 are formed on the upper surface (FIG. 9A).

【0032】2)絶縁性基板1上に設けられた素子電極
5と6間に、素子電極5と6を形成した絶縁性基板上に
有機金属溶液を塗布して放置することにより、有機金属
薄膜を形成する。なお、有機金属溶液とは、前記Pd,
Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Z
n,Sn,Ta,W,Pb等の金属を主元素とする有機
化合物の溶液である。この後、有機金属薄膜を加熱焼成
処理し、リフトオフ、エッチング等によりパターニング
し、電子放出部形成用薄膜2を形成する(図9
(b))。
2) An organic metal thin film is formed by applying an organic metal solution on the insulating substrate having the device electrodes 5 and 6 formed between the device electrodes 5 and 6 provided on the insulating substrate 1 and leaving the solution. To form. The organic metal solution means the Pd,
Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Z
It is a solution of an organic compound containing a metal such as n, Sn, Ta, W or Pb as a main element. After that, the organic metal thin film is heated and baked, and is patterned by lift-off, etching, etc. to form the thin film 2 for forming the electron emission portion (FIG. 9).
(B)).

【0033】なお、ここでは、有機金属溶液の塗布法に
より説明したが、これに限るものでなく、真空蒸着法、
スパッタ法、化学的気相堆積法、分散塗布法、ディッピ
ング法、スピンナー法等によって形成される場合もあ
る。
Although the coating method of the organic metal solution has been described here, the invention is not limited to this, and the vacuum deposition method,
It may be formed by a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like.

【0034】3)続いて、フォーミングと呼ばれる通電
処理を行う。通電フォーミングは素子電極5,6間に、
不図示の電源により通電を行い、電子放出部形成用薄膜
2を局所的に破壊、変形もしくは変質せしめ、構造を変
化させた部位を形成させるものである。この局所的に構
造変化させた部位を電子放出部と呼ぶ。[図9(c)]
先に説明したように、電子放出部3は導電性微粒子で構
成されていることを発明者らは観察している。
3) Subsequently, energization processing called forming is performed. Conductive forming is performed between the device electrodes 5 and 6,
The power is supplied from a power source (not shown) to locally destroy, deform or alter the electron emission portion forming thin film 2 to form a portion having a changed structure. The part where the structure is locally changed is called an electron emitting part. [FIG. 9 (c)]
As described above, the inventors have observed that the electron emitting portion 3 is composed of conductive fine particles.

【0035】次に上記フォーミング処理の電圧波形の一
例を図10に示す。
Next, an example of the voltage waveform of the above forming process is shown in FIG.

【0036】電圧波形は特にパルス波形が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
[図10(a)]とパルス波高値を増加させながら、電
圧パルスを印加する場合[図10(b)]とがある。ま
ず、パルス波高値を一定電圧とした場合[図10
(a)]について説明する。
A pulse waveform is particularly preferable as the voltage waveform, and a case where a voltage pulse having a constant pulse peak value is continuously applied [FIG. 10 (a)] and a case where a voltage pulse is applied while increasing the pulse peak value [ 10 (b)]. First, when the pulse peak value is a constant voltage [Fig.
(A)] will be described.

【0037】図10(a)におけるT1及びT2は電圧
波形のパルス幅とパルス間隔であり、T1を1マイクロ
秒〜10ミリ秒、T2を10マイクロ秒〜100ミリ秒
とし、三角波の波高値(通電フォーミング時のピーク電
圧)は表面伝導型電子放出素子の形態に応じて適宜選択
し、適当な真空度、例えば10-5torr程度の真空雰
囲気下で、数秒から数十分印加する。なお、素子の電極
間に印加する波形は三角波に限定することなく、矩形波
等所望の波形を用いてもよく、その波高値及びパルス幅
・パルス間隔等についても上述の値に限ることなく、電
子放出部が良好に形成されれば所望の値を選択すること
ができる。
In FIG. 10 (a), T1 and T2 are the pulse width and pulse interval of the voltage waveform. T1 is 1 microsecond to 10 milliseconds, T2 is 10 microseconds to 100 milliseconds, and the peak value of the triangular wave ( The peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device, and is applied for several seconds to several tens of minutes under an appropriate vacuum atmosphere, for example, in a vacuum atmosphere of about 10 −5 torr. The waveform applied between the electrodes of the element is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used, and the peak value and the pulse width / pulse interval are not limited to the above values, A desired value can be selected if the electron emitting portion is formed well.

【0038】図10(b)におけるT1及びT2は図1
0(b)と同様であり、三角波の波高値(通電フォーミ
ング時のピーク電圧)は、例えば0.1Vステップ程度
ずつ増加させ適当な真空雰囲気で印加する。なお、この
場合通電フォーミング処理はパルス間隔T2中に、電子
放出部形成用薄膜2を局所的に破壊、変形しない程度の
電圧、例えば0.1V程度の電圧で素子電流を測定し、
抵抗値を求め、例えば1MΩ以上の抵抗を示したときに
通電フォーミング終了とする。
T1 and T2 in FIG. 10 (b) are shown in FIG.
Similar to 0 (b), the peak value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V step and applied in an appropriate vacuum atmosphere. In this case, in the energization forming process, the device current is measured during the pulse interval T2 at a voltage that does not locally destroy or deform the electron emission portion forming thin film 2, for example, a voltage of about 0.1V,
The resistance value is obtained, and when the resistance is 1 MΩ or more, the energization forming is completed.

【0039】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。活性化工程
とは、例えば10-4〜10-5torr程度の真空度で、
通電フォーミング同様、パルス波高値が一定の電圧パル
スを繰り返し印加する処理のことであり、真空中に存在
する有機物質に起因する炭素もしくは炭素化合物を電子
放出部形成用薄膜上に堆積させ素子電流If、放出電流
Ieを著しく変化させる処理である。活性化工程は素子
電流Ifと放出電流Ieを測定しながら、例えば放出電
流Ieが飽和した時点で終了する。また、印加する電圧
パルスは動作駆動電圧を行うことが好ましい。
Next, it is desirable to perform a process called an activation process on the element for which the energization forming has been completed. The activation step is, for example, a vacuum degree of about 10 −4 to 10 −5 torr,
Similar to the energization forming, it is a process of repeatedly applying a voltage pulse having a constant pulse peak value, and carbon or a carbon compound derived from an organic substance existing in a vacuum is deposited on the thin film for forming an electron emission portion to cause a device current If. , A process of remarkably changing the emission current Ie. The activation process ends while the device current If and the emission current Ie are being measured, for example, when the emission current Ie is saturated. Further, it is preferable that the applied voltage pulse is an operation drive voltage.

【0040】なお、ここで炭素もしくは炭素化合物とは
グラファイト(単、多結晶双方を指す)、非晶質カーボ
ン(非晶質カーボン及び多結晶グラファイトとの混合物
を指す)であり、その膜厚は500オングストローム以
下が好ましく、より好ましくは300オングストローム
以下である。
Here, the carbon or carbon compound is graphite (refers to both single and polycrystalline) or amorphous carbon (refers to a mixture of amorphous carbon and polycrystalline graphite), and its film thickness is It is preferably 500 angstroms or less, more preferably 300 angstroms or less.

【0041】こうして作成した電子放出素子をフォーミ
ング工程、活性化工程における真空度よりも高い真空度
の雰囲気下において動作駆動させるのがよい。また、さ
らに高い真空度の雰囲気下で80℃〜150℃の加熱後
動作駆動させることが望ましい。なお、フォーミング工
程、活性化処理した真空度より高い真空度とは、例えば
約10-6以上の真空度であり、より好ましくは超高真空
系であり、新たに炭素もしくは炭素化合物が電子放出部
形成用薄膜上にほとんど堆積しない真空度である。こう
することによって素子電流If、放出電流Ieを安定化
させることが可能になる。
The electron-emitting device thus produced is preferably operated and driven in an atmosphere having a vacuum degree higher than the vacuum degree in the forming step and the activation step. In addition, it is desirable to operate and drive after heating at 80 ° C. to 150 ° C. in an atmosphere of a higher degree of vacuum. The degree of vacuum higher than the degree of vacuum formed by the forming step or activation is, for example, a degree of vacuum of about 10 −6 or more, more preferably an ultra-high vacuum system, in which carbon or a carbon compound is newly added to the electron-emitting portion. The degree of vacuum is such that it is hardly deposited on the forming thin film. By doing so, the device current If and the emission current Ie can be stabilized.

【0042】次に上述のような素子構成と製造方法によ
って作成された本発明に係わる電子放出素子の基本特性
について図11及び図12を用いて説明する。
Next, basic characteristics of the electron-emitting device according to the present invention produced by the above device structure and manufacturing method will be described with reference to FIGS. 11 and 12.

【0043】図11は図8で示した構成を有する素子の
電子放出特性を測定するための測定評価装置の概略構成
図である。図11において1は絶縁性基板、5,6は素
子電極、4は電子放出部を含む薄膜、3は電子放出部を
示す。また、91は素子に素子電圧Vfを印加するため
の電源、90は素子電極5,6間の電子放出部を含む薄
膜4を流れる素子電流Ifを測定するための電流計、9
4は素子の電子放出部より放出される放出電流Ieを捕
捉するためのアノード電極、93はアノード電極94に
電圧を印加するための高圧電源、92は素子の電子放出
部3より放出される放出電流Ieを測定するための電流
計である。電子放出素子の上記素子電流If、放出電流
Ieの測定にあったては、素子電極5,6に電源91と
電流計90とを接続し、該電子放出素子の上方に電源9
3と電流計92とを接続したアノード電極94を配置し
ている。また、本電子放出素子及びアノード電極94は
真空装置内に配置され、その真空装置には排気ポンプ及
び真空計等の真空装置に必要な機器が具備されており、
所望の真空下にて本素子の測定評価を行えるようになっ
ている。なお、アノード電極の電圧は1〜10kV、ア
ノード電極と電子放出素子との距離Hは3〜8mmの範
囲で測定した。
FIG. 11 is a schematic configuration diagram of a measurement / evaluation apparatus for measuring the electron emission characteristics of the device having the configuration shown in FIG. In FIG. 11, 1 is an insulating substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, and 3 is an electron emitting portion. Further, 91 is a power source for applying a device voltage Vf to the device, 90 is an ammeter for measuring a device current If flowing through the thin film 4 including an electron emitting portion between the device electrodes 5 and 6, and 9
Reference numeral 4 is an anode electrode for capturing the emission current Ie emitted from the electron emission portion of the device, 93 is a high-voltage power supply for applying a voltage to the anode electrode 94, and 92 is emission emitted from the electron emission portion 3 of the device. An ammeter for measuring the current Ie. To measure the device current If and emission current Ie of the electron-emitting device, a power source 91 and an ammeter 90 are connected to the device electrodes 5 and 6, and a power source 9 is provided above the electron-emitting device.
An anode electrode 94 that connects 3 and the ammeter 92 is arranged. Further, the electron-emitting device and the anode electrode 94 are arranged in a vacuum device, and the vacuum device is equipped with equipment necessary for the vacuum device such as an exhaust pump and a vacuum gauge.
The device can be measured and evaluated under a desired vacuum. The voltage of the anode electrode was 1 to 10 kV, and the distance H between the anode electrode and the electron-emitting device was 3 to 8 mm.

【0044】図11に示した測定評価装置により測定さ
れた放置電流Ie及び素子電流Ifと素子電圧Vfの関
係の典型的な例を図12に示す。なお、図12は任意単
位で示されており、放出電流Ieは素子電流Iのおよそ
1000分の1程度である。図からも明らかなように、
本電子放出素子は放出電流Ieに対して3つの特性を有
する。
FIG. 12 shows a typical example of the relationship between the standing voltage Ie and the device current If and the device voltage Vf measured by the measurement / evaluation apparatus shown in FIG. Note that FIG. 12 is shown in arbitrary units, and the emission current Ie is about 1/1000 of the device current I. As is clear from the figure,
This electron-emitting device has three characteristics with respect to the emission current Ie.

【0045】第一に、本素子はある電圧(閾値電圧と呼
ぶ、図12中のVTh)以上の素子電圧を印加すると、
急激に放出電流Ieが増加する。一方、閾値電圧以下で
は放出電流Ieがほとんど検出されない。すなわち、放
出電流Ieに対する明確な閾値電圧Vthをもった非線
形素子である。
Firstly, when an element voltage higher than a certain voltage (called a threshold voltage, VTh in FIG. 12) is applied to this element,
The emission current Ie rapidly increases. On the other hand, below the threshold voltage, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0046】第二に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieが素子電圧Vfで制御でき
る。
Secondly, since the emission current Ie depends on the element voltage Vf, the emission current Ie can be controlled by the element voltage Vf.

【0047】第三に、アノード電極94に捕捉される電
荷量は、素子電圧Vfを印加する時間により制御でき
る。
Thirdly, the amount of charges captured by the anode electrode 94 can be controlled by the time for which the device voltage Vf is applied.

【0048】以上のような特性を有するため、本発明に
係る電子放出素子は、多方面への応用が期待される。ま
た、素子電流Ifは素子電圧Vfに対して単調に増加す
る(M1)特性の例を図12に示したが、この他にも、
素子電流Ifが素子電圧Vfに対して電圧制御型負性抵
抗(VCNR)特性を示す場合もある。この場合も電子
放出素子は上述した3つの特性を有する。なお、予め導
電性微粒子を分散して構成した表面伝導型電子放出素子
においては、前記本発明の基本的な素子構成の基本的な
製造方法の一部を変更しても構成できる。
Due to the above characteristics, the electron-emitting device according to the present invention is expected to be applied to various fields. Further, FIG. 12 shows an example of the characteristic (M1) in which the element current If monotonously increases with respect to the element voltage Vf.
In some cases, the element current If exhibits a voltage control type negative resistance (VCNR) characteristic with respect to the element voltage Vf. Also in this case, the electron-emitting device has the above-mentioned three characteristics. The surface conduction electron-emitting device in which the conductive fine particles are dispersed in advance can be configured by partially modifying the basic manufacturing method of the basic device configuration of the present invention.

【0049】次に、本発明の電子源及び画像形成装置に
ついて述べる。
Next, the electron source and the image forming apparatus of the present invention will be described.

【0050】画像形成装置に用いられる電子源基板は複
数の表面伝導型電子放出素子を基板上に配列することに
より形成される。表面伝導型電子放出素子の配列の方式
には表面伝導型電子放出素子を並列に配置し、個々の素
子の両端を配線で接続する梯子型配置置(以下梯子型配
置電子源基板と呼ぶ)や、表面導電型電子放出素子の一
対の素子電極にそれぞれX方向配線、Y方向配線を接続
した単純マトリクス配置(以下マトリクス型配置電子源
基板と呼ぶ)が挙げられる。なお、梯子型配置電子源基
板を有する画像形成装置には電子放出素子からの電子の
飛翔を制御する電極である制御電極(グリッド電極)を
必要とする。
The electron source substrate used in the image forming apparatus is formed by arranging a plurality of surface conduction electron-emitting devices on the substrate. The method of arranging the surface conduction electron-emitting devices is to arrange the surface conduction electron-emitting devices in parallel and connect both ends of each device with wiring in a ladder type arrangement (hereinafter referred to as a ladder type electron source substrate) or A simple matrix arrangement (hereinafter referred to as a matrix-type arrangement electron source substrate) in which an X-direction wiring and a Y-direction wiring are connected to a pair of device electrodes of a surface conduction electron-emitting device, respectively. An image forming apparatus having a ladder-type arranged electron source substrate requires a control electrode (grid electrode) which is an electrode for controlling the flight of electrons from the electron-emitting device.

【0051】以下この原理に基づき構成した電子源基板
の構成について図13を用いて説明する。111は絶縁
性基板、112はX方向配線、113はY方向配線、1
14は表面伝導型電子放出素子、115は結線である。
同図において、絶縁性基板111は、前述したガラス等
であり、その大きさ及びその厚みは、表面伝導型電子放
出素子の個数及び個々の素子の設計上の形状、及び電子
源の使用時に容器の一部を構成する場合には、その容器
を真空に保持するための条件等に依存して適宜設定され
る。m本のX方向配線112は、DX1,DX2,・・
・・,DXmからなり、絶縁性基板111上に、所望の
パターンニングされた導電性金属等からなり、多数の表
面伝導型電子放出素子にほぼ、均等な電圧が供給される
ように、材料、膜厚、配線幅等が設定される。Y方向配
線113は、DY1,DY2,・・・,DYnのn本の
配線よりなり、X方向配線112と同様に所望のパター
ニングされた導電性金属等からなり、多数の表面伝導型
電子放出素子にほぼ、均等な電圧が供給されるように、
材料、膜厚、配線幅等が設定される。これらm本のX方
向配線112とn本のY方向配線113間には、不図示
の層間絶縁層が設置され、電気的に分離されて、マトリ
クス配線を構成する。なお、このm,nは共に正の整数
である。不図示の層間絶縁層は、SiO2 等であり、X
方向配線112を形成した絶縁基板111の全面、ある
いは一部に所望の形状で形成され、特に、X方向配線1
12とY方向配線113の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。また、X方
向配線112とY方向配線113は、それぞれ外部端子
として引き出されている。なお、m本のX方向配線11
2の上にn本のY方向配線113、層間絶縁層を介して
配置した例で説明したが、n本のY方向配線113の上
にm本のX方向配線112を、層間絶縁層を介して設置
する場合もある。
The structure of the electron source substrate constructed based on this principle will be described below with reference to FIG. 111 is an insulating substrate, 112 is X-direction wiring, 113 is Y-direction wiring, 1
14 is a surface conduction electron-emitting device, and 115 is a wire connection.
In the figure, the insulating substrate 111 is the above-mentioned glass or the like, and the size and the thickness thereof are the number of surface conduction electron-emitting devices and the designed shape of each device, and the container when the electron source is used. When a part of the container is configured, it is appropriately set depending on the conditions and the like for holding the container in vacuum. The m wirings in the X direction 112 are DX1, DX2, ...
.., made of DXm, made of a desired patterned conductive metal or the like on the insulating substrate 111, and made of a material, such that a substantially uniform voltage is supplied to a large number of surface conduction electron-emitting devices. The film thickness, wiring width, etc. are set. The Y-direction wiring 113 is composed of n wirings DY1, DY2, ..., DYn, and is made of a desired patterned conductive metal or the like similarly to the X-direction wiring 112, and has a large number of surface conduction electron-emitting devices. , So that a uniform voltage is supplied to
The material, film thickness, wiring width, etc. are set. An interlayer insulating layer (not shown) is provided between the m number of X-direction wirings 112 and the n number of Y-direction wirings 113 and electrically separated to form a matrix wiring. Note that both m and n are positive integers. The interlayer insulating layer (not shown) is SiO 2 or the like, and X
It is formed in a desired shape on the entire surface or a part of the insulating substrate 111 on which the direction wiring 112 is formed.
The film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of 12 and the Y-direction wiring 113. The X-direction wiring 112 and the Y-direction wiring 113 are drawn out as external terminals. It should be noted that m X-direction wirings 11
Although the description has been given of the example in which the n Y-direction wirings 113 and the interlayer insulating layer are arranged on the upper part 2 of the above example, the m X-direction wirings 112 are arranged on the n Y-direction wirings 113 via the interlayer insulating layer. There are also cases where it is installed.

【0052】さらに、前述と同様にして、表面伝導型電
子放出素子114の対向する素子電極(不図示)がDX
1,DX2,・・・,DXmのm本のX方向配線112
と、DY1,DY2,・・・,DYnのn本のY方向配
線113と結線115によって電気的に接続されている
ものである。
Further, in the same manner as described above, the opposing device electrodes (not shown) of the surface conduction electron-emitting device 114 are DX.
1, DX2, ..., DXm m X-direction wirings 112
, DY1, DY2, ..., DYn are electrically connected to the n Y-direction wirings 113 by a connection 115.

【0053】なお、m本のX方向配線112とn本のY
方向配線113と結線115と素子電極の導電性金属
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよく、Ni,Cr,Au,
Mo,W,Pt,Ti,Al,Cu,Pd等の金属ある
いは合金及びOPd,Ag,Au,RuO2 ,Pd−A
g等の金属あるいは金属酸化物とガラス等から構成され
る印刷導体、In23 −SnO2 等の透明導体及びポ
リシリコン等の半導体材料等より適宜選択される。また
表面伝導型電子放出素子は、絶縁性基板111あるい
は、不図示の層間絶縁層上どちらに形成してもよい。
Note that m X-direction wirings 112 and n Y-direction wirings.
The directional wiring 113, the connection 115, and the conductive metal of the device electrode may have some or all of the constituent elements that are the same or different, and Ni, Cr, Au,
Mo, W, Pt, Ti, Al, Cu, metal or alloy and OPd such as Pd, Ag, Au, RuO 2, Pd-A
It is appropriately selected from a printed conductor composed of a metal such as g or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor material such as polysilicon. The surface conduction electron-emitting device may be formed on either the insulating substrate 111 or an interlayer insulating layer (not shown).

【0054】また、前記X方向配線112には、X方向
に配列する表面伝導型電子放出素子114の行を任意に
走査するための走査信号を印加するための不図示の走査
信号発生手段と電気的に接続されている。一方Y方向配
線113には、Y方向に配列する表面伝導型電子放出素
子114の列の各列を任意に変調するための変調信号を
印加するための不図示の変調信号発生手段と電気的に接
続されている。
Further, the X-direction wiring 112 is electrically connected to a scanning signal generating means (not shown) for applying a scanning signal for arbitrarily scanning a row of the surface conduction electron-emitting devices 114 arranged in the X direction. Connected to each other. On the other hand, the Y-direction wiring 113 is electrically connected to a modulation signal generating means (not shown) for applying a modulation signal for arbitrarily modulating each row of the surface conduction electron-emitting devices 114 arranged in the Y direction. It is connected.

【0055】さらに、各表面伝導型電子放出素子に印加
される駆動電圧は、当該素子に印加される走査信号と変
調信号の差電圧として供給されるものである。上記の構
成において単純なマトリクス配線だけで個別の素子を選
択して独立に駆動可能になる。
Further, the drive voltage applied to each surface conduction electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device. In the above structure, individual elements can be selected and driven independently with simple matrix wiring.

【0056】次に、以上のようにして作成した単純マト
リクス配置の電子源を用いた画像形成装置について、図
5、図6を用いて説明する。図5は画像形成装置の基本
構成図であり、図6は該画像形成装置に用いられる蛍光
膜のパターンである。
Next, an image forming apparatus using the electron source of the simple matrix arrangement created as described above will be described with reference to FIGS. FIG. 5 is a basic configuration diagram of the image forming apparatus, and FIG. 6 is a fluorescent film pattern used in the image forming apparatus.

【0057】図5において31は上述のようにして電子
放出素子を基板上に作成した電子源基板、34は電子放
出素子に相当し、35,36は表面導電型電子放出素の
一対の素子電極と接続されたX方向配線及びY方向配線
である。32は電子源基板31を固定したリアプレー
ト、40はガラス基板37の内面の蛍光膜38とメタル
バック39等が形成されたフェースプレート、33は支
持枠であり、リアプレート32、支持枠33及びフェー
スプレート40にフリットガラス等を塗布し、大気中あ
るいは窒素中で400〜500度で10分以上焼成する
ことで封着して外囲器41を構成する。
In FIG. 5, 31 is an electron source substrate on which an electron-emitting device is formed as described above, 34 is an electron-emitting device, and 35 and 36 are a pair of surface-conduction electron-emitting devices. X-direction wiring and Y-direction wiring connected to 32 is a rear plate to which the electron source substrate 31 is fixed, 40 is a face plate on which the fluorescent film 38 on the inner surface of the glass substrate 37 and the metal back 39 are formed, 33 is a supporting frame, and the rear plate 32, the supporting frame 33, and Frit glass or the like is applied to the face plate 40, and the face plate 40 is sealed by firing in air or nitrogen at 400 to 500 ° C. for 10 minutes or more to form the envelope 41.

【0058】外囲器41は、上述の如くフェースプレー
ト40、支持枠33、リアプレート32で構成したがリ
アプレート32は主に電子源基板31の強度を補強する
目的で設けられるため、電子源基板31自体で十分な強
度をもつ場合は別体のリアプレート40、支持枠33、
電子源基板31、外囲器41を構成してもよい。さらに
は、フェースプレートプレート40、リアプレート32
間にスペーサーと呼ばれる耐大気圧支持部材を設置する
ことで大気圧に対して十分な強度をもつ外囲器41にす
ることもできる。
The envelope 41 is composed of the face plate 40, the support frame 33, and the rear plate 32 as described above, but the rear plate 32 is provided mainly for the purpose of reinforcing the strength of the electron source substrate 31. When the substrate 31 itself has sufficient strength, a separate rear plate 40, support frame 33,
The electron source substrate 31 and the envelope 41 may be configured. Furthermore, the face plate plate 40, the rear plate 32
It is also possible to provide the envelope 41 having sufficient strength against atmospheric pressure by installing an atmospheric pressure resistant support member called a spacer therebetween.

【0059】図5中、38は蛍光膜である。蛍光膜38
はモノクロームの場合は蛍光体のみからなるが、カラー
の蛍光膜38の場合は、図6に示されるように蛍光体4
3の配列によりブラックストライプあるいはブラックマ
トリクス等と呼ばれる黒色部材42と蛍光体43とで構
成される。ブラックトライプ、ブラックマトリクスが設
けられる目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体43間の塗り分け部を黒くすることで
混色を目立たなくすることと、蛍光膜38における外光
反射によるコントラストの低下を抑制することである。
ブラックストライプの材料としては通常、よく用いられ
ている黒鉛を主成分とする材料だけでなく、光の透過及
び反射が少ない材料であればこれに限るものではない。
In FIG. 5, 38 is a fluorescent film. Fluorescent film 38
In the case of monochrome, only the fluorescent substance is used, but in the case of the color fluorescent film 38, as shown in FIG.
The arrangement of 3 includes a black member 42 called a black stripe or a black matrix, and a phosphor 43. The purpose of providing the black trip and the black matrix is to make the color mixture inconspicuous by blackening the coating portions between the phosphors 43 of the three primary color phosphors, which are required in the case of color display, and to prevent the external appearance of the phosphor film 38. This is to suppress a decrease in contrast due to light reflection.
The material for the black stripes is not limited to the commonly used material containing graphite as a main component, but is not limited to this material as long as the material transmits and reflects little light.

【0060】ガラス基板37に蛍光体43を塗布する方
法はモノクローム、カラーによらず沈澱法や印刷法が用
いられる。
As a method for applying the phosphor 43 to the glass substrate 37, a precipitation method or a printing method is used regardless of monochrome or color.

【0061】また、蛍光膜38の内面側には通常メタル
バック39が設けられる。メタルバック39の目的は、
蛍光体43に照射された電子が帯電するのを防止するこ
と、蛍光体43の発光のうち内面側への光をフェースプ
レート40側へ鏡面反射することにより輝度を向上する
こと、電子ビーム加速電圧を印加するための電極として
作用すること、外囲器内で発生した負イオンの衝突によ
るダメージからの蛍光体43の保護等である。メタルバ
ック39は蛍光膜38作成後、蛍光膜38の内面側表面
の平滑化処理(通常フィルミングと呼ばれる)を行い、
その後、Alを真空蒸着等で堆積することで作成でき
る。フェースプレート40には、さらに蛍光膜38の導
電性を高めるため、蛍光膜38の外面側に透明電極(不
図示)を設けてもよい。
Further, a metal back 39 is usually provided on the inner surface side of the fluorescent film 38. The purpose of the metal back 39 is
Preventing the electrons emitted to the phosphor 43 from being charged, improving the brightness by specularly reflecting the light toward the inner surface side of the light emission of the phosphor 43 to the face plate 40 side, and the electron beam accelerating voltage Is to act as an electrode for applying a voltage, and to protect the phosphor 43 from damage due to collision of negative ions generated in the envelope. After forming the fluorescent film 38, the metal back 39 performs a smoothing process (usually called filming) on the inner surface of the fluorescent film 38,
Then, it can be created by depositing Al by vacuum evaporation or the like. The face plate 40 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 38 in order to further enhance the conductivity of the fluorescent film 38.

【0062】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行う必要がある。
When performing the above-mentioned sealing, in the case of color, it is necessary to make sufficient alignment because the phosphors of the respective colors and the electron-emitting devices must correspond to each other.

【0063】外囲器41の不図示の排気管を通じ、10
-7torr程度の真空度にされ、封止が行われる。ま
た、外囲器41の封止後の真空度を維持するためにゲッ
ター処理を行う場合もある。これは外囲器41の封止を
行う直前、あるいは封止後に抵抗加熱、あるいは高周波
加熱等の加熱法により、外囲器41内の所定の位置(不
図示)に配置されたゲッターを加熱し、蒸着膜を形成す
る処理である。ゲッターは通常、Ba等が主成分であ
り、該蒸着膜の吸着作用により、例えば1×10-5乃至
は1×10-7torrの真空度を維持するものである。
なお、表面伝導型電子放出素子のフォーミング以降の工
程は適宜設定される。
Through an exhaust pipe (not shown) of the envelope 41, 10
Vacuum is set to about -7 torr and sealing is performed. Further, a getter process may be performed to maintain the degree of vacuum after the envelope 41 is sealed. This is done by heating the getter placed at a predetermined position (not shown) in the envelope 41 by a heating method such as resistance heating or high frequency heating immediately before or after the envelope 41 is sealed. , A process of forming a vapor deposition film. The getter usually contains Ba or the like as a main component, and maintains a vacuum degree of, for example, 1 × 10 −5 to 1 × 10 −7 torr due to the adsorption action of the deposited film.
The steps after the forming of the surface conduction electron-emitting device are appropriately set.

【0064】以上のように完成した本発明の画像表示装
置において、各電子放出素子には、容器外端子DX1〜
DXm,DY1〜DYnを通じ、電圧を印加することに
より、電子放出させ高圧端子Hvを通じ、メタルバック
39、あるいは透明電極(不図示)に数kV以上の高圧
を印加し、電子ビームを加速し、蛍光膜38に衝突さ
せ、励起・発光させることで画像を表示することができ
る。
In the image display device of the present invention completed as described above, each of the electron-emitting devices has a terminal outside the container DX1.
Electrons are emitted by applying a voltage through DXm and DY1 to DYn, and a high voltage of several kV or more is applied to the metal back 39 or the transparent electrode (not shown) through the high-voltage terminal Hv to accelerate the electron beam to cause fluorescence. An image can be displayed by colliding with the film 38 to excite and emit light.

【0065】以上述べた構成は、画像表示等に用いられ
る好適な画像形成装置を作成する上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述内容に
限られるものではなく、画像形成装置の用途に適するよ
う適宜選択する。
The configuration described above is a schematic configuration necessary for producing a suitable image forming apparatus used for image display and the like, and the detailed parts such as the material of each member are not limited to the above contents. Instead, it is appropriately selected to suit the application of the image forming apparatus.

【0066】次に、前述の梯子型配置電子源基板及びそ
れを用いた画像表示装置について図14、図15を用い
て説明する。
Next, the ladder type electron source substrate and the image display device using the same will be described with reference to FIGS. 14 and 15.

【0067】図14において120は電子源基板、12
1は電子放出素子、122はDX1〜DX10は前記電
子放出素子に接続する共通配線である。電子放出素子1
21は基板120上に、X方向に並列に複数個配置され
る(これを素子行と呼ぶ)。この素子行を複数個基板上
に配置し、梯子型電子源基板となる。各素子行の共通配
線間に適宜駆動電圧を印加することで、各素子行を独立
に駆動することが可能になる。すなわち、電子ビームを
放出させる素子行には電子放出閾値以上の電圧を、電子
ビームを放出させない素子行には、電子放出閾値以下の
電圧を印加すればよい。また、各素子行間の共通配線D
X2〜DX9を、例えばDX2,DX3を同一配線とす
るようにしてもよい。
In FIG. 14, 120 is an electron source substrate and 12
Reference numeral 1 denotes an electron emitting element, 122 denotes DX1 to DX10, which are common wirings connected to the electron emitting elements. Electron-emitting device 1
A plurality of 21 are arranged in parallel in the X direction on the substrate 120 (this is called an element row). A plurality of the element rows are arranged on the substrate to form a ladder type electron source substrate. By appropriately applying a drive voltage between the common wirings of each element row, each element row can be independently driven. That is, a voltage equal to or higher than the electron emission threshold may be applied to the element row that emits the electron beam, and a voltage equal to or lower than the electron emission threshold may be applied to the element row that does not emit the electron beam. Also, the common wiring D between each element row
X2 to DX9 may have the same wiring, for example, DX2 and DX3.

【0068】図15は梯子型配置の電子源を備えた画像
形成装置の構造を示すための図である。130はグリッ
ド電極、131は電子が通過するための空孔、132は
DoX1,DoX2,・・・DoXmよりなる容器外端
子、133がグリッド電極130と接続されたG1,G
2,・・・・,Gnからなる容器外端子、134は前述
のように各素子行間の共通配線を同一配線とした電子源
基板である。なお、図5、図15と同一の符号は同一の
部材を示す。前述の単純マトリクス配置の画像形成装置
(図5)との違いは、電子源基板134とフェースプレ
ート40の間にグリッド電極130を備えていることで
ある。
FIG. 15 is a diagram showing the structure of an image forming apparatus having a ladder-type electron source. 130 is a grid electrode, 131 is a hole through which electrons pass, 132 is an external terminal of DoX1, DoX2, ... DoXm, and 133 are G1 and G connected to the grid electrode 130.
2, ..., Gn external terminals, and 134 is an electron source substrate in which the common wiring between the element rows is the same wiring as described above. The same reference numerals as those in FIGS. 5 and 15 denote the same members. The difference from the image forming apparatus having the simple matrix arrangement (FIG. 5) described above is that the grid electrode 130 is provided between the electron source substrate 134 and the face plate 40.

【0069】電子源基板134とフェースプレート40
の中間にはグリッド電極130が設けられている。グリ
ッド電極130は、表面伝導型電子放出素子から放出さ
れた電子ビームを変調することができるもので、梯子型
配置の素子行と直交して設けられたストライプ状の電極
に電子ビームを通過させるため、各素子に対応して一個
ずつ円形の開口131が設けられている。グリッドの形
状や設置位置は必ずしも図15のようなものでなくとも
よく、開口としてメッシュ状に多数の通過口を設けるこ
ともあり、また表面伝導型電子放出素子の周囲や近傍に
設けてもよい。容器外端子132及びグリッド容器外端
子133は、不図示の制御回路と電気的に接続されてい
る。
Electron source substrate 134 and face plate 40
A grid electrode 130 is provided in the middle of. The grid electrode 130 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device, and is for passing the electron beam through the striped electrodes provided orthogonal to the ladder-shaped arrangement of the device rows. A circular opening 131 is provided for each element. The shape and installation position of the grid are not necessarily those shown in FIG. 15, and a large number of through holes may be provided in the form of a mesh as openings, and may be provided around or in the vicinity of the surface conduction electron-emitting device. . The external terminal 132 and the grid external terminal 133 are electrically connected to a control circuit (not shown).

【0070】本画像形成装置では素子行を一列ずつ順次
駆動(走査)していくのと同期してグリッド電極列に画
像の1ライン分の変調信号を同時に印加することによ
り、各電子ビームの蛍光体への照射を制御し、画像を1
ラインずつ表示することができる。
In the present image forming apparatus, a modulation signal for one line of an image is simultaneously applied to the grid electrode column in synchronization with the sequential driving (scanning) of the element rows one column at a time, whereby the fluorescence of each electron beam is increased. Controls the irradiation to the body and displays the image 1
Can be displayed line by line.

【0071】また、本発明によればテレビジョン放送を
表示装置のみならずテレビ会議システム、コンピュータ
等の表示装置に適した画像形成装置を提供することがで
きる。さらには、感光性ドラム等で構成された光プリン
タとしての画像形成装置としても用いることもできる。
Further, according to the present invention, it is possible to provide an image forming apparatus suitable for not only a display device for television broadcasting but also a display device such as a video conference system and a computer. Further, it can be used also as an image forming apparatus as an optical printer including a photosensitive drum or the like.

【0072】[0072]

【実施例】次に、実施例を示して電子源、特に表面伝導
型電子放出素子を用いた画像表示装置における、本発明
による新規な構成及び製造方法について説明する。
EXAMPLES Next, a novel structure and manufacturing method according to the present invention in an image display apparatus using an electron source, particularly a surface conduction electron-emitting device will be described with reference to Examples.

【0073】実施例1 第1の実施例を図1及び図2(a)〜(e)を参照しつ
つ説明する。図1は本発明の電子源(冷陰極電子ビーム
源)により構成された画像表示装置の代表的な素子構成
の上面図を示す。図2(a)〜(e)は本発明の製造工
程を表す上面図を示す。図2(a)〜(e)では不図示
の基板上に対して電子放出素子を3×3個、計9個のマ
トリクス状に配線と共に形成した例で示す。
Example 1 A first example will be described with reference to FIGS. 1 and 2A to 2E. FIG. 1 shows a top view of a typical element configuration of an image display device constituted by an electron source (cold cathode electron beam source) of the present invention. 2A to 2E are top views showing the manufacturing process of the present invention. FIGS. 2A to 2E show an example in which 3 × 3 electron-emitting devices, that is, a total of 9 electron-emitting devices are formed on a substrate (not shown) together with wiring.

【0074】まず、清浄されたガラス基板(ここではソ
ーダライムガラス基板を使用)に、一対の素子電極1
1,12を形成する。このとき、互いに向き合った一対
の素子電極のいずれか一方の電極が電極ギャップに平行
な方向のいずれか一方の端部の位置が対向するもう一方
の電極の電極ギャップに平行な方向の長さの中心になる
ようにずらして形成した。
First, a pair of element electrodes 1 is attached to a cleaned glass substrate (a soda lime glass substrate is used here).
1, 12 are formed. At this time, one of the pair of device electrodes facing each other has a length in a direction parallel to the electrode gap, and a position of one end of the pair of device electrodes facing each other in a direction parallel to the electrode gap. It was formed so as to be shifted to the center.

【0075】本実施例では、膜の成膜方法として厚膜印
刷法を使用した。ここで使用した厚膜ペースト材料は、
MODペーストで、金属成分はAuである。印刷の方法
はスクリーン印刷法である。所望のパターンに印刷の
後、70℃で10分乾燥し、次に本焼成を実施する。焼
成温度は550℃で、ピーク保持時間は約8分である。
印刷、焼成の後のパターンは長さ350ミクロン、幅1
50ミクロン×2個の一対の素子電極11,12で両素
子電極のギャップに平行な方向の端部はずれており、素
子電極11の右端は対向する素子電極12のギャップに
平行な方向の中心である約175ミクロン付近に位置し
ている。なお、膜厚は〜0.3ミクロンであった(図2
(a))。
In this example, the thick film printing method was used as the film forming method. The thick film paste material used here is
In the MOD paste, the metal component is Au. The printing method is a screen printing method. After printing on a desired pattern, it is dried at 70 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak holding time is about 8 minutes.
The pattern after printing and firing is 350 microns long and 1 width wide.
The pair of 50 μm × 2 device electrodes 11 and 12 are offset from each other in the direction parallel to the gap between the device electrodes, and the right end of the device electrode 11 is the center in the direction parallel to the gap between the opposing device electrodes 12. It is located near some 175 microns. The film thickness was ~ 0.3 microns (Fig. 2
(A)).

【0076】次に第1層目の配線13を形成する。この
とき第1層目の配線13形成と同時に一対の素子電極1
1,12の片方の素子電極11へ電極ギャップと直交す
る方向に接続形成される。本実施例では第1層目の配線
13の形成方法として厚膜スクリーン印刷法を用いた。
ペースト材料は一般に、酸化鉛を主成分とするガラスバ
インダーに導電性材料の微粒粉を混合したものである。
本実施例では、導電性材料がAgのペーストを使用し
た。所望のパターンでスクリーン印刷の後、110℃で
20分間の乾燥を行った後、550℃、ピーク保持時間
15分の焼成を行って幅100ミクロン、厚み12ミク
ロンの第1層目の配線13を得た(図2(b))。
Next, the wiring 13 of the first layer is formed. At this time, the pair of device electrodes 1 is formed at the same time when the wiring 13 of the first layer is formed.
One of the device electrodes 11 and 12 is connected and formed in a direction orthogonal to the electrode gap. In this embodiment, the thick film screen printing method is used as the method of forming the wiring 13 of the first layer.
The paste material is generally a mixture of fine powder of conductive material in a glass binder containing lead oxide as a main component.
In this embodiment, a paste in which the conductive material is Ag is used. After screen printing with a desired pattern, drying at 110 ° C. for 20 minutes and then baking at 550 ° C. for a peak holding time of 15 minutes to form a wiring 13 of the first layer having a width of 100 μm and a thickness of 12 μm. It was obtained (FIG. 2 (b)).

【0077】続いて層間絶縁膜14を形成する。本実施
例では厚膜スクリーン印刷法を用いた。ペースト材料は
PbOを主成分としてガラスバインダーを混合したペー
ストである。所望のパターンでスクリーン印刷の後、1
10℃で20分の乾燥を行った。550℃、ピーク保持
時間15分の焼成を行った。焼成後のパターンは500
×500ミクロン、厚みは〜30ミクロンであった。本
実施例では層間絶縁膜14のパターンを第1層目の配線
13と第2層目の配線15の交差部分近傍のみとした
(図2(c))。
Subsequently, the interlayer insulating film 14 is formed. In this example, the thick film screen printing method was used. The paste material is a paste containing PbO as a main component and a glass binder mixed. After screen printing with desired pattern, 1
It was dried at 10 ° C. for 20 minutes. Firing was performed at 550 ° C. for a peak holding time of 15 minutes. The pattern after firing is 500
X500 microns, thickness ~ 30 microns. In this embodiment, the pattern of the interlayer insulating film 14 is limited to the vicinity of the intersection of the first layer wiring 13 and the second layer wiring 15 (FIG. 2C).

【0078】また、絶縁層は通常、上下層間の絶縁性を
確保するために、印刷、焼成を2回ずつ実施する。厚膜
ペーストにより形成される膜は通常、ポーラスな膜であ
るため、1回印刷、焼成後、再度印刷を行い、1回目の
膜のポーラス状態を埋め込むようにして2回目の膜を印
刷、焼成する。これにより絶縁性が確保されることにな
る。本実施例もこれにしたがった。
Further, the insulating layer is usually printed and fired twice in order to secure the insulating property between the upper and lower layers. Since the film formed by the thick film paste is usually a porous film, it is printed and fired once and then the second film is printed and fired so that the porous state of the first film is filled. To do. This ensures insulation. This embodiment also follows this.

【0079】次に第2層目の配線15を形成する。この
とき第2層目の配線15形成と同時に一対の素子電極1
1,12の片方の素子電極12へ電極ギャップと直交す
る方向に接続形成される。形成方法は厚膜スクリーン印
刷法を用いた。使用した厚膜ペースト材料は第1層目の
配線13と同じくAgペーストで金属成分はAgであ
る。所望のパターンでスクリーン印刷の後、110℃で
20分の乾燥を行った後、550℃でピーク保持時間1
5分の焼成を行って、幅300ミクロン、厚み〜10ミ
クロンの第2層目の配線15を得た(図2(d))。
Next, the second layer wiring 15 is formed. At this time, the pair of device electrodes 1 is formed simultaneously with the formation of the second-layer wiring 15.
One of the device electrodes 1 and 12 is connected and formed in a direction orthogonal to the electrode gap. As a forming method, a thick film screen printing method was used. The thick film paste material used is Ag paste and the metal component is Ag, like the wiring 13 of the first layer. After screen-printing with the desired pattern, drying at 110 ° C for 20 minutes, and then at 550 ° C, peak holding time 1
Firing was performed for 5 minutes to obtain a second-layer wiring 15 having a width of 300 μm and a thickness of 10 μm (FIG. 2D).

【0080】以上で、マトリクス配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等はここに記し
たものに限るものではない。
Thus, the matrix wiring portion is completed. Of course, the paste material, printing method, etc. are not limited to those described here.

【0081】マトリクス配線完成後、電子放出部を形成
する。まず、上記印刷方法で形成された、電子放出部へ
の通電用の一対の素子電極11,12の上層に有機パラ
ジウム(CCP4230、奥野製薬工業(株)をスピナ
ーにより回転塗布後、300℃で10分間の加熱処理を
行い、Pdからなる電子放出部形成用薄膜16を形成す
る。このようにして形成された電子放出部形成用薄膜1
6は、Pdを主元素とする微粒子から構成され、その膜
厚は10nm、シート抵抗値は5×10EΩ/□であっ
た。なお、ここで述べる微粒子膜は複数の微粒子が集合
した膜であり、その微細構造として微粒子が個々に分散
した状態のみならず、微粒子が互いに隣接、あるいは重
なり合った状態(島状を含む)の膜をも指し、その粒径
とは、前記状態で粒子形状が認識可能な微粒子について
の径をいう。このパラジウム膜をフォトリソグラフィー
法を用いて、パターニングすることにより、フォーミン
前までの電子源基板の製造工程が完了する。(図2
(e))。次に、以上のようにして作成した電子源基板
を用いて画像形成装置を構成した例を、図5と図6を用
いて説明する。
After the matrix wiring is completed, the electron emitting portion is formed. First, organopalladium (CCP4230, Okuno Chemical Industries Co., Ltd.) was spin-coated by a spinner on the upper layers of a pair of device electrodes 11 and 12 for energizing the electron-emitting portions, which were formed by the above-mentioned printing method, and then 10 The heat treatment for 1 minute is performed to form the electron-emitting-portion-forming thin film 16 made of Pd.
No. 6 was composed of fine particles containing Pd as a main element and had a film thickness of 10 nm and a sheet resistance value of 5 × 10 EΩ / □. The fine particle film described here is a film in which a plurality of fine particles are aggregated, and the fine structure thereof is not only a state in which the fine particles are individually dispersed but also a state in which the fine particles are adjacent to each other or overlap each other (including an island shape). Also, the particle diameter means the diameter of fine particles whose particle shape can be recognized in the above state. By patterning this palladium film using a photolithography method, the steps of manufacturing the electron source substrate up to before forming are completed. (Figure 2
(E)). Next, an example in which an image forming apparatus is configured using the electron source substrate created as described above will be described with reference to FIGS. 5 and 6.

【0082】多数の表面伝導型電子放出素子を作成した
電源基板31をリアプレート32上に固定した後、基板
31の5mm上方に、ェースプレート40(ガラス基板
37の内面に蛍光膜38とメタルバック39が形成され
て構成される)を支持枠33を介して配置し、フェース
プレート40、支持枠33、リアプレート32の接合部
にフリットガラスを塗布し、大気中あるいは窒素雰囲気
中で400℃乃至500℃で10分以上焼成することで
封着した(図5参照)。また、リアプレート32への基
板31の固定もフリットガラスで行った。
After fixing the power supply substrate 31 on which a large number of surface conduction electron-emitting devices are formed on the rear plate 32, the base plate 40 is placed 5 mm above the substrate 31 (the phosphor film 38 and the metal back plate on the inner surface of the glass substrate 37). 39 is formed via the support frame 33, frit glass is applied to the joint portion of the face plate 40, the support frame 33, and the rear plate 32, and the temperature is 400 ° C. or more in the air or the nitrogen atmosphere. It was sealed by baking at 500 ° C. for 10 minutes or more (see FIG. 5). The substrate 31 was also fixed to the rear plate 32 with frit glass.

【0083】図5において、34は電子放出素子、3
5,36はそれぞれX方向及びY方向の配線である。
In FIG. 5, 34 is an electron-emitting device and 3
Reference numerals 5 and 36 denote wirings in the X direction and the Y direction, respectively.

【0084】蛍光膜38は、モノクロームの場合は蛍光
体のみからなるが、本実施例では蛍光体はストライプ形
状(図6参照)を採用し、先にブラックストライプを形
成し、その間隙部に各蛍光体を塗布し、蛍光膜38を作
製した。ブラックストライプの材料は、通常よく用いら
れている黒鉛を主成分とする材料を用いた。
In the case of monochrome, the fluorescent film 38 is made of only a fluorescent material, but in this embodiment, the fluorescent material has a stripe shape (see FIG. 6), a black stripe is formed first, and each of the gaps is formed. A phosphor was applied to form a phosphor film 38. As the material of the black stripe, a material which is commonly used and whose main component is graphite was used.

【0085】ガラス基板37に蛍光体を塗布する方法は
スラリー法を用いた。
The method of applying the phosphor to the glass substrate 37 was the slurry method.

【0086】また、蛍光膜38の内面側には通常、メタ
ルバック39が設けられる。メタルバックは、蛍光膜作
製後、蛍光膜の内面側表面の平滑化処理(通常、フィル
ミングと呼ばれる)を行い、その後、Alを真空蒸着す
ることで作製した。
A metal back 39 is usually provided on the inner surface side of the fluorescent film 38. The metal back was produced by performing a smoothing treatment (usually called filming) on the inner surface of the fluorescent film after producing the fluorescent film, and then vacuum-depositing Al.

【0087】フェースプレート40には、さらに蛍光膜
38の導電性を高めるため、蛍光膜38の外面側に透明
電極(不図示)が設けられる場合があるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
The face plate 40 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 38 in order to further increase the conductivity of the fluorescent film 38. However, in this embodiment, only a metal back is used. It was omitted because sufficient conductivity was obtained.

【0088】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。以上のようにして完成
したガラス容器内の雰囲気を排気管(図示せず)を通じ
て真空ポンプにて排気し、十分な真空度に達した後、容
器外端子DX1〜DXmとDY1〜DYnを通じ、電子
放出素子34の素子電極間に電圧を印加し、電子放出部
形成用薄膜2を通電処理(フォーミング処理)すること
により、電子放出部3を作成した。フォーミング処理の
電圧波形を図10に示す。
At the time of performing the above-mentioned sealing, in the case of a color, since the phosphors of the respective colors and the electron-emitting devices have to correspond to each other, sufficient alignment is performed. The atmosphere in the glass container completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, electrons are transferred through the external terminals DX1 to DXm and DY1 to DYn. A voltage was applied between the device electrodes of the emitting device 34, and the electron emitting unit forming thin film 2 was energized (forming process) to form the electron emitting unit 3. FIG. 10 shows the voltage waveform of the forming process.

【0089】図10は、Ti及びT2は電圧波形のパル
ス幅とパルス間隔であり、本実施例ではT1を1ミリ
秒、T2を10ミリ秒とし、三角波の波高値(フォーミ
ング時のピーク電圧)は14Vとし、フォーミング処理
は約1×10-6torrの真空雰囲気下で60秒間行っ
た。
In FIG. 10, Ti and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 ms and T2 is 10 ms, and the peak value of the triangular wave (peak voltage during forming). Is 14 V, and the forming treatment is performed for 60 seconds in a vacuum atmosphere of about 1 × 10 −6 torr.

【0090】このように作成された電子放出部3はパラ
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は30オングストローム
であった。
In the electron-emitting portion 3 thus produced, fine particles containing palladium as a main component were dispersed and arranged, and the average particle diameter of the fine particles was 30 Å.

【0091】次に、10-6torr程度の真空度で、不
図示の排気管をガスバーナで熱することで溶着し外囲器
の封止を行った。
Next, an exhaust pipe (not shown) was heated by a gas burner at a vacuum degree of about 10 -6 torr to weld and seal the envelope.

【0092】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは封止を行う直前、あるい
は封止後に抵抗加熱、あるいは高周波加熱等の加熱法に
より、画像形成装置内の所定の位置(不図示)に配置さ
れたゲッターを加熱し、蒸着膜を形成する処理である。
ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着
作用により、例えば1×10-5乃至1×10-7torr
の真空度を維持するものである。
Finally, in order to maintain the degree of vacuum after sealing,
Getter processing was performed. In this method, a getter disposed at a predetermined position (not shown) in the image forming apparatus is heated by a heating method such as resistance heating or high-frequency heating immediately before or after sealing to form a deposited film. Processing.
The getter usually has Ba or the like as a main component, and is, for example, 1 × 10 −5 to 1 × 10 −7 torr due to the adsorption action of the deposited film.
To maintain the degree of vacuum.

【0093】以上のように完成した本発明の画像形成装
置において、各表面伝導型電子放出素子には、容器外端
子DX1〜DXm,DY1〜DYnを通じ、走査信号及
び変調信号を不図示の信号発生手段によりそれぞれ、印
加することにより、電子放出させ、高圧端子Hvを通じ
て、メタルバック39に数kV以上の高圧を印加し、電
子ビームを加速して、蛍光膜38に衝突させ、励起・発
光させることで画像を表示した。
In the image forming apparatus of the present invention completed as described above, a scanning signal and a modulation signal (not shown) are generated in each surface conduction electron-emitting device through terminals outside the container DX1 to DXm and DY1 to DYn. By applying each by means, electrons are emitted, and a high voltage of several kV or more is applied to the metal back 39 through the high voltage terminal Hv, the electron beam is accelerated, and the fluorescent film 38 is made to collide and excited and emit light. To display the image.

【0094】以上説明したように本実施例による電子源
によれば、従来の構成と比べて簡単な構成で作成が容易
である。また、素子電極上で配線に支配される面積が低
減され、従来と比べてより高密度な配線が可能となる。
また、素子電極に配線を直接接続できるため素子電極と
配線部分の信頼性を向上させることができる。
As described above, the electron source according to the present embodiment can be easily manufactured with a simpler structure than the conventional structure. In addition, the area of the element electrode dominated by the wiring is reduced, which enables higher density wiring than in the conventional case.
Further, since the wiring can be directly connected to the element electrode, the reliability of the element electrode and the wiring portion can be improved.

【0095】さらには本実施例の構成によれば、容易に
X,Yマトリクス状に多数の表面伝導型電子放出素子を
配置することができ、大画面の画像形成装置の作成に適
している。
Further, according to the structure of this embodiment, a large number of surface conduction electron-emitting devices can be easily arranged in an X, Y matrix, which is suitable for the production of a large-screen image forming apparatus.

【0096】実施例2 本実施例は図3、図4に示すような構成を有する電子源
基板を作成し、これを用いて画像形成装置を作成したも
のである。
Example 2 In this example, an electron source substrate having a structure as shown in FIGS. 3 and 4 was prepared, and an image forming apparatus was prepared using this.

【0097】第2の実施例を図3、図4(a)〜(c)
を参照しつつ説明する。図3に本発明の電子源(冷陰極
電子ビーム源)により構成された画像表示装置の代表的
な素子構成の上面図を示す。図4(a)〜(c)には本
発明の製造工程を表す上面図を示す。図4(a)〜
(c)では不図示の基板上に対して3個の電子放出素子
を複数の短冊状配線と共に面状に配置した例を示してい
る。
The second embodiment is shown in FIGS. 3 and 4 (a)-(c).
This will be described with reference to FIG. FIG. 3 shows a top view of a typical element configuration of an image display device constituted by the electron source (cold cathode electron beam source) of the present invention. 4A to 4C are top views showing the manufacturing process of the present invention. 4 (a)-
In (c), an example is shown in which three electron-emitting devices are arranged in a plane with a plurality of strip-shaped wirings on a substrate (not shown).

【0098】まず、実施例1と同様にして、洗浄された
ガラス基板(ここでは、ソーダガラス基板を使用)に、
一対の素子電極21,22を形成する。このとき、実施
例1と同様に互いに向き合った一対の素子電極のいずれ
か一方の電極ギャップに平行な方向のいずれか一方の端
部の位置が対向するもう一方の電極ギャップに平行な長
さの中心になるようにずらして形成した。
First, in the same manner as in Example 1, a cleaned glass substrate (here, a soda glass substrate is used)
A pair of device electrodes 21 and 22 are formed. At this time, similarly to the first embodiment, the position of either end of the pair of device electrodes facing each other in the direction parallel to one of the electrode gaps has a length parallel to the other electrode gap. It was formed so as to be shifted to the center.

【0099】本実施例では、膜の成膜方法として膜厚印
刷法を使用した。ここで使用した厚膜ペースト材料はM
ODペーストで金属成分はPtである。印刷の方法はス
クリーン印刷法である。所望のパターンに印刷の後、7
0℃で10分乾燥し、次に本焼成を実施する。焼成温度
は550℃で、ピーク保持時間は約8分である。印刷、
焼成後のパターンは長さ350ミクロン、幅150ミク
ロン×2個の一対の素子電極21,22で両素子電極の
ギャップに平行な方向の端部はずれており、素子電極2
1の右端は対向する素子電極22のギャップに平行な方
向の中心である約175ミクロン付近に位置している。
なお、膜厚は〜0.3ミクロンであった(図4
(a))。
In this example, the film thickness printing method was used as the film forming method. The thick film paste material used here is M
In the OD paste, the metal component is Pt. The printing method is a screen printing method. After printing the desired pattern, 7
It is dried at 0 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak holding time is about 8 minutes. printing,
The pattern after firing is a pair of device electrodes 21, 22 having a length of 350 μm and a width of 150 μm × 2, and the end portions in the direction parallel to the gap between the device electrodes are displaced.
The right end of 1 is located in the vicinity of about 175 μm, which is the center in the direction parallel to the gap between the opposing device electrodes 22.
The film thickness was ~ 0.3 microns (Fig. 4).
(A)).

【0100】次に短冊状ライン配線23を形成する。こ
のとき、ライン配線23形成と同時に一対の素子電極2
1,22へ電極ギャップと直交する方向へ各々接続形成
される。形成方法は膜厚スクリーン印刷法を用いた。使
用した厚膜ペースト材料はAgペーストで金属成分はA
gである。所望のパターンでスクリーン印刷の後、11
0℃で20分の乾燥を行った後、550℃、ピーク保持
時間15分の焼成を行って、幅300ミクロン、厚み1
0ミクロンの一対の素子電極21,22へ接続されたラ
イン配線23を得た(図4(b))。
Next, the strip line wiring 23 is formed. At this time, the pair of element electrodes 2 is formed at the same time when the line wiring 23 is formed.
Connections 1 and 22 are formed in a direction orthogonal to the electrode gap. A film thickness screen printing method was used as a forming method. The thick film paste material used is Ag paste and the metal component is A
g. After screen printing with desired pattern, 11
After drying at 0 ° C for 20 minutes, baking is performed at 550 ° C for 15 minutes with a peak holding time of 300 μm in width and 1 in thickness.
The line wiring 23 connected to the pair of device electrodes 21 and 22 of 0 micron was obtained (FIG. 4 (b)).

【0101】以上で、ライン配線23の部分が完成す
る。もちろん、ペースト材料、印刷方法等は実施例1と
同様ここに記したものに限るものではない。
With the above, the portion of the line wiring 23 is completed. Of course, the paste material, printing method, etc. are not limited to those described here as in the first embodiment.

【0102】続いて、電子放出部24を形成する。形成
方法は実施例1と同様にして形成した(図4(c))。
Subsequently, the electron emitting portion 24 is formed. The formation method was the same as in Example 1 (FIG. 4C).

【0103】次に、以上のようにして作成した電子源基
板に対して、実施例1と同様にしてフォーミング処理を
行った。
Next, the electron source substrate produced as described above was subjected to a forming treatment in the same manner as in Example 1.

【0104】本構成の電子源において、電子放出部を複
数の短冊配線を面状に配置し、この配線と直交して、電
子放出部の上部に開口を有する複数の短冊状グリッド電
極を配置させ、電子放出素子配線とグリッド電極に印加
する駆動電圧を制御して、任意の電子放出素子より電子
放出させることができる。
In the electron source of this structure, a plurality of strip-shaped wirings are arranged in a plane shape in the electron-emitting portion, and a plurality of strip-shaped grid electrodes having openings are arranged above the electron-emitting portions so as to be orthogonal to the wirings. By controlling the driving voltage applied to the electron-emitting device wiring and the grid electrode, electrons can be emitted from any electron-emitting device.

【0105】さらに、実施例1と同様に、本実施例の電
子源を真空容器内に複数配置し、フェースプレートを対
向させて、電子放出素子より放出された電子線を蛍光体
に選択的に照射することによって蛍光体を発光させるこ
とにより画像形成装置とすることができた。
Further, as in the first embodiment, a plurality of electron sources of this embodiment are arranged in a vacuum container, face plates are opposed to each other, and the electron beam emitted from the electron-emitting device is selectively emitted to the phosphor. It was possible to obtain an image forming apparatus by causing the phosphor to emit light by irradiation.

【0106】また、本実施例の構成によれば、容易にラ
イン状に多数の表面伝導型電子放出素子を配置すること
ができ、大画面の画像形成装置の作成に適している。
Further, according to the structure of this embodiment, a large number of surface conduction electron-emitting devices can be easily arranged in a line, which is suitable for the production of a large-screen image forming apparatus.

【0107】さらに、本発明の応用として、上記実施例
1及び実施例2の電子源の形成方法により、アレイ状発
光素子を作成し、感光性ドラム状に配置することによ
り、電子写真記録装置を構成することができた。
Further, as an application of the present invention, an array-shaped light emitting element is prepared by the method for forming an electron source of the above-mentioned first and second embodiments, and the light-emitting element is arranged in a photosensitive drum to form an electrophotographic recording apparatus. Could be configured.

【0108】加えて、電子写真記録装置にアレイ状発光
素子を作成した場合においても同様の効果を得ることが
できる。
In addition, the same effect can be obtained when the array-shaped light emitting element is formed in the electrophotographic recording device.

【0109】[0109]

【発明の効果】以上説明したように、本発明によれば、
本発明の構成及び製造方法の実現により従来の構成に比
べて、 1)簡単な構成で作成が容易である。
As described above, according to the present invention,
By implementing the configuration and the manufacturing method of the present invention, compared with the conventional configuration, 1) it is easy to create with a simple configuration.

【0110】2)電極と配線の接続部分の信頼性が向上
する。
2) The reliability of the connection between the electrode and the wiring is improved.

【0111】3)配線に支配される面積が低減され、従
来と比べてより高密度な配線が可能となるため、単位面
積当たりの画素数を増やすことが可能となり、高解像度
を有する画像形成装置を提供することができる。
3) Since the area dominated by the wiring is reduced and a higher density wiring can be realized as compared with the conventional one, the number of pixels per unit area can be increased and the image forming apparatus having a high resolution can be obtained. Can be provided.

【0112】4)導電性薄膜形成領域が拡大されるの
で、印刷配線に導電性薄膜が吸収されることが防止され
る。これにより画像形成装置の電子放出部の大きさのバ
ラツキが抑えられる。
4) Since the conductive thin film forming region is enlarged, absorption of the conductive thin film in the printed wiring is prevented. As a result, variations in size of the electron emitting portion of the image forming apparatus can be suppressed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1において、XYマトリクス配
線して形成した電子源基板の素子構成を示す上面図であ
る。
FIG. 1 is a top view showing an element configuration of an electron source substrate formed by XY matrix wiring in Example 1 of the present invention.

【図2】図2(a)〜(e)は本発明の実施例1におけ
る製造工程を示す上面図である。
2 (a) to 2 (e) are top views showing a manufacturing process in a first embodiment of the present invention.

【図3】本発明の実施例2における画像表示装置の素子
構成の上面図である。
FIG. 3 is a top view of the element configuration of the image display device according to the second embodiment of the present invention.

【図4】図4(a)〜(c)は本発明の実施例2におけ
る製造工程を示す上面図である。
4 (a) to 4 (c) are top views showing a manufacturing process in a second embodiment of the present invention.

【図5】本発明による画像形成装置の構成例を示す一部
切り欠き斜視図である。
FIG. 5 is a partially cutaway perspective view showing a configuration example of an image forming apparatus according to the present invention.

【図6】本発明による画像形成装置における蛍光膜の構
成例を示す図である。
FIG. 6 is a diagram showing a configuration example of a fluorescent film in the image forming apparatus according to the present invention.

【図7】表面伝導型電子放出素子の一例を示す構成図で
ある。
FIG. 7 is a configuration diagram showing an example of a surface conduction electron-emitting device.

【図8】本発明に係わる表面伝導型電子放出素子の実施
態様例を示す概略構成図である。
FIG. 8 is a schematic configuration diagram showing an embodiment of a surface conduction electron-emitting device according to the present invention.

【図9】図9(a)〜(c)は本発明に係わる表面伝導
型電子放出素子の製造方法の一例を示す概略的な断面図
である。
9A to 9C are schematic cross-sectional views showing an example of a method of manufacturing a surface conduction electron-emitting device according to the present invention.

【図10】図10(a),(b)は表面伝導型電子放出
素子の通電フォーミングの電圧波形の一例を示す図であ
る。
10A and 10B are diagrams showing an example of voltage waveforms of energization forming of the surface conduction electron-emitting device.

【図11】図8で示した構成を有する素子の電子放出特
性を測定するための測定評価装置の概略構成図である。
11 is a schematic configuration diagram of a measurement / evaluation apparatus for measuring electron emission characteristics of an element having the configuration shown in FIG.

【図12】表面伝導型放出素子の電流−電圧特性を示す
図である。
FIG. 12 is a diagram showing current-voltage characteristics of a surface conduction electron-emitting device.

【図13】多数の表面伝導型電子放出素子を単純マトリ
クス配線して構成した電子源基板の概略図である。
FIG. 13 is a schematic view of an electron source substrate formed by simple matrix wiring of a large number of surface conduction electron-emitting devices.

【図14】多数の表面伝導型電子放出素子をライン配線
して構成した電子源基板の概略図である。
FIG. 14 is a schematic diagram of an electron source substrate configured by line-wiring a large number of surface conduction electron-emitting devices.

【図15】本発明による画像形成装置の構成例を示す一
部切り欠き斜視図である。
FIG. 15 is a partially cutaway perspective view showing a configuration example of an image forming apparatus according to the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部形成用薄膜 3 電子放出部 4 電子放出部を含む薄膜 5 素子電極 6 素子電極 11,12,21,22 素子電極 13 第1層目の配線 14 層間絶縁膜 15 第2層目の配線 16,24 電子放出部形成用薄膜 31 電子源基板 32 リアプレート 33 支持枠 34 電子放出素子 35 X方向配線 36 Y方向配線 37 ガラス基板 38 蛍光膜 39 メタルバック 40 フェースプレート 41 外囲器 42 黒色部材 43 蛍光体 90 電流計 91 電源 92 電流計 93 高圧電源 94 アノード電極 111 絶縁性基板 112 X方向配線 113 Y方向配線 114 表面伝導型電子放出素子 115 結線 120 電子源基板 121 表面伝導型電子放出素子 122 DX1〜DX10からなる表面伝導型電子放
出素子を配線するための共通配線 130 グリッド電極 131 電子が通過するための空孔 132 DoX,DoX2,・・・・DoXmよりな
る容器外端子 133 グリッド電極130と接続されたG1,G
2,・・・Gnからなる容器外端子 134 電源基板
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Electron emission part forming thin film 3 Electron emission part 4 Thin film including electron emission part 5 Element electrode 6 Element electrode 11, 12, 21, 22 Element electrode 13 First layer wiring 14 Interlayer insulating film 15th Second layer wiring 16,24 Electron emitting portion forming thin film 31 Electron source substrate 32 Rear plate 33 Support frame 34 Electron emitting element 35 X direction wiring 36 Y direction wiring 37 Glass substrate 38 Fluorescent film 39 Metal back 40 Face plate 41 Outside Enclosure 42 Black member 43 Phosphor 90 Ammeter 91 Power supply 92 Ammeter 93 High voltage power supply 94 Anode electrode 111 Insulating substrate 112 X-direction wiring 113 Y-direction wiring 114 Surface conduction electron-emitting device 115 Connection 120 Electron source substrate 121 Surface conduction Type electron-emitting device 122 Wiring a surface conduction electron-emitting device composed of DX1 to DX10 Common wiring 130 grid electrode 131 holes through which electrons pass 132 external terminals 133 made of DoX, DoX2, ... DoXm 133 G1, G connected to grid electrode 130
2, ... Gn outer terminal 134 Power board

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 相対向する一対の素子電極を含む表面伝
導型電子放出素子を有する電子源が走査側配線と信号側
配線の直交する位置に配設され、かつ該配線の一組また
は複数組を順次選択することにより、前記電子源に通電
されるようにした電子源を2次元平面上に複数個、配設
することによって構成される電子源の製造方法におい
て、素子電極を形成する工程と、第1層目の配線を形成
する工程と、絶縁層を形成する工程と第2層目の配線を
形成する工程とを含み、前記相対向する一対の素子電極
を形成するにあたり、いずれか一方の電極が電極ギャッ
プに平行な方向の左右、どちらか一方の端部の位置が対
向するもう一方の電極の電極ギャップに平行な方向の長
さの中心、もしくはそれに近い位置にくるように形成
し、それぞれの素子電極と第1層目、第2層目の配線の
接続方向が電極ギャップと直交する位置で各々接続形成
されることを特徴とする電子源の製造方法。
1. An electron source having a surface conduction electron-emitting device including a pair of device electrodes facing each other is arranged at a position orthogonal to a scanning side wiring and a signal side wiring, and one set or a plurality of sets of the wiring. A step of forming an element electrode in a method of manufacturing an electron source configured by arranging a plurality of electron sources on a two-dimensional plane so that the electron sources are energized by sequentially selecting , A step of forming a wiring of a first layer, a step of forming an insulating layer, and a step of forming a wiring of a second layer. Of the electrode of the other side is parallel to the electrode gap, and the position of either end is opposite to the center of the length of the other electrode in the direction parallel to the electrode gap, or close to it. , Each element electrode And a method of manufacturing an electron source, wherein the first and second wirings are connected and formed at a position orthogonal to the electrode gap.
【請求項2】 前記第1層目、第2層目のそれぞれの配
線形成時に前記相対向する一対の素子電極への接続を各
々同時形成する請求項1に記載の電子源の製造方法。
2. The method of manufacturing an electron source according to claim 1, wherein when the wirings of the first layer and the second layer are formed, the connections to the pair of opposing element electrodes are simultaneously formed.
【請求項3】 前記第1層目の配線と前記第2層目の配
線との接続が前記表面伝導型電子放出素子を介して行わ
れる請求項1記載の電子源の製造方法。
3. The method of manufacturing an electron source according to claim 1, wherein the wiring of the first layer and the wiring of the second layer are connected via the surface conduction electron-emitting device.
【請求項4】 各層の形成方法に印刷法を用いる請求項
1に記載の電子源の製造方法。
4. The method of manufacturing an electron source according to claim 1, wherein a printing method is used for forming each layer.
【請求項5】 請求項1乃至4のうちいずれか1項に記
載の方法により製造されたことを特徴とする電子源。
5. An electron source manufactured by the method according to any one of claims 1 to 4.
【請求項6】 請求項5に記載の電子源を具備すること
を特徴とする画像表示装置。
6. An image display device comprising the electron source according to claim 5.
【請求項7】 前記電子源が電子放出部形成用薄膜に、
フォーミングと称する通電処理を施すことにより電子放
出部が形成される表面伝導型電子放出素子である請求項
6に記載の画像表示装置。
7. The electron source is a thin film for forming an electron emitting portion,
The image display device according to claim 6, wherein the image display device is a surface conduction electron-emitting device in which an electron-emitting portion is formed by performing an energization process called forming.
JP2446896A 1996-02-09 1996-02-09 Manufacture of electron source, electron source and image display device manufactured by the method Pending JPH09219147A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2446896A JPH09219147A (en) 1996-02-09 1996-02-09 Manufacture of electron source, electron source and image display device manufactured by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2446896A JPH09219147A (en) 1996-02-09 1996-02-09 Manufacture of electron source, electron source and image display device manufactured by the method

Publications (1)

Publication Number Publication Date
JPH09219147A true JPH09219147A (en) 1997-08-19

Family

ID=12139006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2446896A Pending JPH09219147A (en) 1996-02-09 1996-02-09 Manufacture of electron source, electron source and image display device manufactured by the method

Country Status (1)

Country Link
JP (1) JPH09219147A (en)

Similar Documents

Publication Publication Date Title
JP3217629B2 (en) Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
JP3372720B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3200270B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3450533B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3372732B2 (en) Image forming device
JP3332673B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3507454B2 (en) Manufacturing method of flat plate type image forming apparatus
JP3450565B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3459705B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3372715B2 (en) Image forming device
JP3387710B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JPH09219147A (en) Manufacture of electron source, electron source and image display device manufactured by the method
JP3450581B2 (en) Manufacturing method of wiring board and image forming apparatus
JPH09245690A (en) Manufacture of matrix wiring, manufacture of electron source, electron source and image display device provided with this electron source
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3524278B2 (en) Image forming device
JP3478807B2 (en) Flat plate type image forming apparatus and method of manufacturing the same
JP3207990B2 (en) Flat plate type image forming apparatus
JPH08180797A (en) Electron source, image forming apparatus using thereof, manufacture for electron source, and manufacture of image forming apparatus
JPH09219142A (en) Electron emitting element, electron source substrate, electron source, display panel and image forming device
JPH09219163A (en) Wiring forming method, matrix wiring formed by the method, manufacture of electron source, electron source and image forming device
JPH08180800A (en) Electron source and manufacture of image display apparatus
JPH09283064A (en) Image forming device and its manufacture
JPH08115670A (en) Manufacture of image forming device
JPH09245694A (en) Electron-source substrate, its manufacture, and image display device