JP3472033B2 - Method of manufacturing electron source substrate and method of manufacturing image forming apparatus - Google Patents

Method of manufacturing electron source substrate and method of manufacturing image forming apparatus

Info

Publication number
JP3472033B2
JP3472033B2 JP10517096A JP10517096A JP3472033B2 JP 3472033 B2 JP3472033 B2 JP 3472033B2 JP 10517096 A JP10517096 A JP 10517096A JP 10517096 A JP10517096 A JP 10517096A JP 3472033 B2 JP3472033 B2 JP 3472033B2
Authority
JP
Japan
Prior art keywords
electron
wiring
thin film
manufacturing
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10517096A
Other languages
Japanese (ja)
Other versions
JPH09293469A (en
Inventor
徹 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10517096A priority Critical patent/JP3472033B2/en
Publication of JPH09293469A publication Critical patent/JPH09293469A/en
Application granted granted Critical
Publication of JP3472033B2 publication Critical patent/JP3472033B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、表面伝導型電子放
出素子、この電子放出素子を用いた電子源、およびこの
電子源を用いた画像形成装置ならびにこれらの製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction electron-emitting device, an electron source using the electron-emitting device, an image forming apparatus using the electron source, and manufacturing methods thereof.

【0002】[0002]

【従来の技術】従来より電子放出素子には大別して熱陰
極電子放出素子と冷陰極電子放出素子を用いた2種類の
ものが知られている。このうち冷陰極電子放出素子では
表面伝導型電子放出素子や電界放出型電子放出素子(以
下、「FE型」と記す。)や、金属/絶縁層/金属型電
子放出素子(以下、「MIM型」と記す。)等が知られ
ている。表面伝導型電子放出素子型の例としては、M.
I.Elinson,Radio Eng.Elect
ron Phys.,10,1290(1965)等に
開示されたものや後述する他の例がある。表面伝導型電
子放出素子は、基板上に形成された小面積の薄膜に膜面
に平行に電流を流すことにより、電子放出が生ずる。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるSnO2 薄膜を用いたもの、Au薄膜によるもの
[G.Dittmer:Thin Solid Fil
ms,9,317(1972)]、In23 /SnO
2 薄膜によるもの[M.Hartwell andC.
G.Fonstad:IEEE Trans.ED C
onf.,519(1975)]、カーボン薄膜による
もの[荒木久 他:真空、第26巻、第1号、22頁
(1983)]等が報告されている。これらの表面伝導
型電子放出素子の典型的な例として前述のM.ハートウ
ェルの素子構成を図14に模式的に示す。同図において
001は基板である。004は導電薄膜で、H型形状の
パターンにスパッタで形成された金属酸化物薄膜等から
なり、後述の通電フォーミングと呼ばれる通電処理によ
り電子放出部005が形成される。尚、図中の素子電極
間隔L1は0.5〜1mm、W’は0.1mmで設定さ
れている。従来、これらの表面伝導型電子放出素子にお
いては、電子放出を行う前に導電薄膜004を予め通電
フォーミングと呼ばれる通電処理によって電子放出部0
05を形成するのが一般的であった。即ち、通電フォー
ミングとは前記導電薄膜004両端に直流電圧あるいは
非常にゆっくりとした昇電圧を印加通電し、導電薄膜を
局所的に破壊、変形もしくは変質せしめ、電気的に高抵
抗な状態にした電子放出部005を形成することであ
る。尚、電子放出部005は導電薄膜004の一部に亀
裂が発生しその亀裂付近から電子放出が行われる。前記
通電フォーミング処理をした表面伝導型電子放出素子
は、上述導電薄膜004に電圧を印加し、素子に電流を
流すことにより上述の電子放出部005より電子を放出
せしめるものである。この表面伝導型放出素子は構造が
単純で製造も容易であることから、大面積にわたって多
数素子を配列形成できる利点がある。そこでこの特徴を
活かした荷電ビーム源、表示装置等の応用研究がなされ
ている(例えば、特開昭64−31332、特開平1−
283749、特開平2−257552等)。また、特
に表示装置等の画像形成装置においては、近年、液晶を
用いた平板型表示装置がCRTに替わって普及してきた
が、自発光型ではないためバックライトを持たなければ
ならない等の問題点があり、自発光型の表示装置の開発
が望まれてきた。自発光型の画像形成装置としては表面
伝導型放出素子を多数配置した電子源と電子源より放出
された電子によって、可視光を発光せしめる蛍光体とを
組み合わせた表示装置である画像形成装置があげられる
(例えば、USP5066883)。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, which are roughly classified into a hot cathode electron-emitting device and a cold cathode electron-emitting device. Among them, the cold cathode electron-emitting device is a surface conduction electron-emitting device, a field-emission electron-emitting device (hereinafter referred to as “FE type”), a metal / insulating layer / metal-type electron-emitting device (hereinafter referred to as “MIM type”). , Etc.) are known. As an example of the surface conduction electron-emitting device type, M.
I. Elinson, Radio Eng. Elect
ron Phys. , 10, 1290 (1965) and the like and other examples described later. In the surface conduction electron-emitting device, electrons are emitted by passing a current through a thin film of a small area formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, one using the SnO 2 thin film by Erinson et al., One using the Au thin film [G. Dittmer: Thin Solid Fil
ms, 9, 317 (1972)], In 2 O 3 / SnO
2 Thin film [M. Hartwell and C.I.
G. Fonstad: IEEE Trans. EDC
onf. , 519 (1975)], a carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, page 22 (1983)] and the like. As a typical example of these surface conduction electron-emitting devices, the above-mentioned M. The Hartwell device configuration is schematically shown in FIG. In the figure, 001 is a substrate. A conductive thin film 004 is formed of a metal oxide thin film or the like formed by sputtering in an H-shaped pattern, and the electron emission portion 005 is formed by an energization process called energization forming described later. The element electrode spacing L1 in the figure is set to 0.5 to 1 mm, and W'is set to 0.1 mm. Conventionally, in these surface conduction electron-emitting devices, before the electron emission, the conductive thin film 004 is preliminarily subjected to an energization process called energization forming.
It was common to form 05. That is, the energization forming is an electron in which a direct current voltage or a very slow rising voltage is applied to both ends of the conductive thin film 004 to locally destroy, deform or alter the conductive thin film to make it an electrically high resistance state. That is, the emission part 005 is formed. In the electron emitting portion 005, a crack is generated in a part of the conductive thin film 004, and electrons are emitted from the vicinity of the crack. The surface conduction electron-emitting device that has been subjected to the energization forming process is one in which a voltage is applied to the conductive thin film 004 and a current is passed through the device so that electrons are emitted from the electron-emitting portion 005. Since this surface conduction electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that many devices can be arrayed over a large area. Therefore, application research of a charged beam source, a display device, etc., which makes use of this characteristic has been made (for example, Japanese Patent Laid-Open No. 64-31332 and Japanese Laid-Open Patent Publication No.
283749, JP-A-2-257552, etc.). Further, in image forming apparatuses such as display devices, in particular, flat-panel display devices using liquid crystal have become widespread in place of CRTs in recent years, but since they are not self-luminous, they must have a backlight. Therefore, development of a self-luminous display device has been desired. An example of the self-luminous image forming apparatus is an image forming apparatus that is a display device in which a plurality of surface conduction electron-emitting devices are arranged and a phosphor that emits visible light by electrons emitted from the electron source is combined. (Eg, USP 50668883).

【0003】[0003]

【発明が解決しようとする課題】前記の表面伝導型電子
放出素子を用いた画像形成装置を製造するにあたり、各
表面伝導型電子放出素子と該素子を駆動するための装置
を素子電極に接続するために必要な基板上の配線を、大
面積にわたって低コストで実現するために、スクリーン
印刷を用いる場合がある。また、基板としても低コスト
な大型基板として容易に入手できるガラス板を基板に採
用している。しかし、ガラス基板上にスクリーン印刷に
よって形成された配線は、印刷ペーストを乾燥し、焼成
したときにその外周が焼成前に比べて約5〜10μm後
退するため、配線幅として約10〜20μm細くなり、
さらに、この配線が後退した領域には、配線の微粒子状
のものが残留している場合がある。
In manufacturing an image forming apparatus using the surface conduction electron-emitting device, each surface conduction electron-emitting device and a device for driving the device are connected to a device electrode. Screen printing may be used in order to realize the necessary wiring on the substrate over a large area at low cost. Also, as the substrate, a glass plate which is easily available as a large substrate at a low cost is adopted as the substrate. However, the wiring formed by screen printing on the glass substrate has its outer periphery receded by about 5 to 10 μm when the printing paste is dried and fired, so that the wiring width is reduced to about 10 to 20 μm. ,
Further, fine particles of the wiring may remain in the region where the wiring has receded.

【0004】この残留物は、基板との密着性が弱いた
め、画像形成装置を組み立てたとき内部で移動し、表面
伝導型電子放出素子付近に存在すると、この素子の特性
に悪影響を与える可能性がある。また、配線の幅が変化
するため、上記素子電極に接続しないことがないように
配線の設計時にあらかじめ余裕を見ておかなければなら
ず、画像形成装置の高解像化のための表面伝導型電子放
出素子の高密度配置を妨げる場合があった。さらに、ス
クリーン印刷を用いて配線を形成しているためにフォト
リソグラフィ並の精度をだすことができず、画像形成装
置の組立時に表面伝導型電子放出素子とフェイスプレー
トの蛍光体との位置合わせに困難が生じていた。また、
上記表面伝導型電子放出素子の素子電極は後述する導電
薄膜と配線との電気的接続のために設けられるが、導電
薄膜の膜厚に比べ素子電極の厚みが厚すぎると素子電極
の端で導電薄膜の段切れが起こる場合があり、そのため
には素子電極の厚みは薄い方が良い。
Since this residue has weak adhesion to the substrate, it moves inside when the image forming apparatus is assembled, and if it exists near the surface conduction electron-emitting device, it may adversely affect the characteristics of this device. There is. In addition, since the width of the wiring changes, a margin must be taken in advance when designing the wiring so as not to connect to the element electrodes, which is a surface conduction type for high resolution of the image forming apparatus. In some cases, the high-density arrangement of electron-emitting devices was hindered. Furthermore, since the wiring is formed using screen printing, it is not possible to obtain the same accuracy as in photolithography, and it is necessary to align the surface conduction electron-emitting device with the phosphor of the face plate when assembling the image forming apparatus. There were difficulties. Also,
The element electrode of the surface conduction electron-emitting device is provided for electrical connection between the conductive thin film and the wiring, which will be described later, but if the thickness of the element electrode is too thick compared to the thickness of the conductive thin film, the element electrode is electrically conductive at the end. There is a case where a step breakage of the thin film may occur, and for that purpose, it is better that the thickness of the device electrode is thin.

【0005】本発明は、スクリーン印刷等を用いて配線
を形成する場合に、表面伝導型電子放出素子に悪影響を
与えることなく、精度良く形成することができ、表示画
素の高密度化を可能とする画像形成装置の製造方法を提
供することを目的とする。
According to the present invention, when wiring is formed by screen printing or the like, the wiring can be formed with high accuracy without adversely affecting the surface conduction electron-emitting device, and the density of display pixels can be increased. It is an object of the present invention to provide a method for manufacturing an image forming apparatus.

【0006】[0006]

【課題を解決するための手段】本発明は、電子放出部を
有する導電薄膜と一対の素子電極を備える複数の電子放
出素子がマトリクス状に配列され、該電子放出素子を駆
動するために前記素子電極と接続された複数の配線と
複数の配線が絶縁層を介して交差して形成されてなる
電子源基板の製造方法において、基板上に薄膜を全面に
形成した後、前記薄膜上に前記複数の下配線を形成する
工程と、前記薄膜をパターニングして、前記一対の素子
電極のうちの一方を構成する素子電極と、前記下配線の
下地として存在し、かつ前記一方の素子電極と対向する
部位で前記下配線から一部が突出するように、前記一対
の素子電極のうちの他方を構成する、下配線の方向に
通の素子電極を形成する工程とを含む電子源基板の
製造方法に関するものである。
According to the present invention, a plurality of electron-emitting devices each having a conductive thin film having an electron-emitting portion and a pair of device electrodes are arranged in a matrix, and the device is provided for driving the electron-emitting devices. In a method of manufacturing an electron source substrate in which a plurality of lower wirings connected to electrodes and a plurality of upper wirings are formed to intersect with each other with an insulating layer in between , a thin film is entirely formed on the substrate.
After the formation, the plurality of lower wirings are formed on the thin film.
And a step of patterning the thin film to form the pair of devices.
The element electrode that constitutes one of the electrodes and the lower wiring
Exists as a base and faces one of the device electrodes
In such a way that a part of the lower wiring protrudes from the lower wiring,
The other constituting one of the device electrodes, a manufacturing method of including electron source substrate and the step, the forming the element electrodes co <br/> with the direction of the lower wiring.

【0007】記の電子源基板の製造方法は、画像形成
装置製造方法において好適に用いられる。
[0007] method of manufacturing an electron source substrate of the above SL is suitable for use in the method of manufacturing an image forming apparatus.

【0008】上記のように本発明においては、最初に形
成される配線は、共通の素子電極の上に形成される。
この配線および素子電極はいずれも金属材料または金属
を主成分とするものであるので、熱工程を経ても配線材
料と素子電極材料の密着性がよいので、共通の素子電極
上の配線は熱工程を経ても配線幅の収縮が少なく精度良
いパターン形成が可能となる。また同時に、配線膜のエ
ッジが後退して残留物が残るということが少なく、仮に
ごく僅かの後退が起こり残留物が残ったとしても、密着
性がよいので残留物が移動して素子に悪影響を与えると
いうことがない。
As described above, in the present invention, the lower wiring formed first is formed on the common element electrode.
Since both the wiring and the element electrode are made of a metal material or a metal as a main component, the wiring material and the element electrode material have good adhesion even after the heating step. Even after passing through, it is possible to form a pattern with high accuracy and less shrinkage of the wiring width. At the same time, it is unlikely that the edge of the wiring film recedes and the residue remains. Even if a slight receding occurs and the residue remains, the adhesiveness is good and the residue moves to adversely affect the element. There is nothing to give.

【0009】本発明は、配線を印刷、特にスクリーン印
刷のような厚膜印刷法を用いて塗布し焼成して形成する
場合に特に効果がある。共通の素子電極上の配線は焼成
時に幅の収縮が少ないので、ほぼ設計通りの線幅のパタ
ーンを形成することができる。また同時に、配線膜のエ
ッジが後退して残留物が残るということが少なく、仮に
ごく僅かの後退が起こり残留物が残ったとしても、密着
性がよいので残留物が移動して素子に悪影響を与えると
いうことがない。
The present invention is particularly effective when the wiring is formed by printing, particularly by using a thick film printing method such as screen printing and coating and baking. Since the wiring on the common element electrode has little width shrinkage during firing, it is possible to form a pattern having a line width almost as designed. At the same time, it is unlikely that the edge of the wiring film recedes and the residue remains. Even if a slight receding occurs and the residue remains, the adhesiveness is good and the residue moves to adversely affect the element. There is nothing to give.

【0010】[0010]

【発明の実施の形態】以下、図面を参照しながら本発明
を説明する。図1(a)は本発明の電極部および配線部
の完成図であり、図1(b)は素子電極と下配線(交差
部において先に形成される下側の配線を下配線といい、
その後に形成される上側の配線を上配線という。以下同
じ。)のみ示した図である。ここで、1は基板、5、6
は導電薄膜を加工して形成された素子電極でこの図では
5が共通の素子電極であり、素子電極6は島状に独立し
ている。配線3が共通の素子電極5上に形成されてい
る。7は配線3と直交するよう形成された絶縁層、8は
絶縁層7上に形成され、かつ、素子電極6と接続する突
出部を持つように形成された配線である。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described below with reference to the drawings. FIG. 1A is a completed view of an electrode portion and a wiring portion of the present invention, and FIG. 1B shows a device electrode and a lower wiring (a lower wiring formed first at an intersection is called a lower wiring,
The upper wiring formed thereafter is referred to as upper wiring. same as below. ) Is the figure which showed only. Here, 1 is a substrate, 5 and 6
Is an element electrode formed by processing a conductive thin film. In this figure, 5 is a common element electrode, and the element electrodes 6 are island-shaped and independent. The wiring 3 is formed on the common element electrode 5. Reference numeral 7 is an insulating layer formed so as to be orthogonal to the wiring 3, and 8 is a wiring formed on the insulating layer 7 so as to have a projecting portion connected to the device electrode 6.

【0011】本発明では、共通の素子電極は、先に形成
される方の配線の下地として存在していれば良い。例え
ばオフセット印刷やフォトリソグラフィにより、共通の
素子電極を(好ましくは他方の島状の素子電極も同時
に)形成した後に、配線をスクリーン印刷等で形成する
ことができる。また、素子電極材料を全面または必要部
分に形成した後に所定位置に下配線を形成し、それから
フォトリソグラフィ等の適当な方法で素子電極をパター
ニングすることもできる。しかし、スクリーン印刷は位
置精度の点でフォトリソグラフィーに比べて良くないの
で、あらかじめ作り付けられていた素子電極の位置に、
フォトリソグラフィー程度の精度で配線の位置を合わせ
るのは困難である。そこで、位置精度を厳格に求める場
合は、後者の形成方法の方が、先に形成した配線3の位
置を考慮して、フォトリソグラフィーにより素子電極
5、6を形成することができるので、配線3と素子電極
の相対位置精度を向上させることが可能である。さら
に、フォトリソグラフィーによる素子電極のパターニン
グ時期を、配線の形成より遅らせることでさらに精度の
向上を計ることが可能である。次にこの製造方法を、断
面図で示した図2を用いて説明する。先ずよく洗浄した
絶縁性の基板1上に、導電薄膜2を一様に形成する(図
2(a))。該導電薄膜2の形成はどのような方法を用
いてもよく、例えば真空成膜、印刷あるいは塗布等の方
法がある。該導電薄膜2上にスクリーン印刷により幅数
10μm〜数100μmのストライプ状の配線3パター
ンを基板1上に形成する(図2(b))。この該配線3
パターンを構成している印刷ペーストを乾燥し、焼成す
る。乾燥工程により印刷ペーストの溶剤成分は蒸発し、
焼成により印刷ペーストのバインダー成分が分解し、配
線内部から除去される。残った金属微粒子は互いに接触
している部分で結合し、金属からなる不規則で立体的な
網目構造をつくる。この網目構造の空間部分にはペース
ト中に含まれているガラス微粒子が融解して硬化したも
ので充填されていて、金属の網目構造の補強と基板1と
の密着の強化を行っている。このとき、配線3は収縮し
ようとするが、本発明のようにあらかじめ導電薄膜2層
を下引きしておくと、配線3中の金属成分が導電薄膜2
と結合し、配線3がその場に固定されるので配線3の収
縮力に対抗できるようになり、配線3の収縮を防ぐこと
ができる。次に、導電薄膜2を所望の素子電極5、6の
形状へ加工するために配線3まで作り込まれている基板
上にフォトレジスト4層を形成する(図2(c))。こ
こで、図2においてフォトレジスト4層は、配線3以外
の部分にのみ形成されているが、本発明はこの構成に限
るものではない。フォトレジスト4を露光、現像し所望
の素子電極5、6の形状へ加工する(図2(d))。導
電薄膜2が露出している部分を除去し、導電薄膜2を素
子電極5、6の形状へ加工する。この導電薄膜2の除去
方法はどのような方法でもよく、例えば、ウエットエッ
チング、ドライエッチングやサンドブラスト等がある。
フォトレジスト4を剥離して(図2(f)および図1
(b))、配線3に直交するようにストライプ状の絶縁
層7を図1(a)のように形成し、配線8の突出部を除
いた部分が絶縁層7と重なるように形成して配線形成済
基板が完成する(図1(a))。配線材料は、Au、A
g、Cu、Pd等およびその混合物等の金属フィラー、
400〜600℃程度で溶融する例えばPb、B、B
i、Si等の酸化物を主成分とするガラス微粒子を含む
印刷ペーストを焼成したものが用いられる。
In the present invention, the common element electrode may be present as a base of the wiring formed first. For example, the wiring can be formed by screen printing after forming a common element electrode (preferably also the other island-shaped element electrode at the same time) by offset printing or photolithography. It is also possible to form the lower electrode at a predetermined position after forming the device electrode material on the entire surface or a necessary portion and then pattern the device electrode by an appropriate method such as photolithography. However, screen printing is not as good as photolithography in terms of positional accuracy, so the position of the device electrode that was previously built
It is difficult to align the wiring with accuracy as high as photolithography. Therefore, when the positional accuracy is strictly required, the latter forming method can form the device electrodes 5 and 6 by photolithography in consideration of the position of the wiring 3 formed earlier. It is possible to improve the relative positional accuracy of the element electrodes. Furthermore, by delaying the patterning time of the device electrode by photolithography than the formation of the wiring, it is possible to further improve the accuracy. Next, this manufacturing method will be described with reference to FIG. 2 which is a sectional view. First, the conductive thin film 2 is uniformly formed on the well-washed insulating substrate 1 (FIG. 2A). The conductive thin film 2 may be formed by any method, for example, vacuum film formation, printing or coating. A stripe-shaped wiring 3 pattern having a width of several 10 μm to several 100 μm is formed on the substrate 1 by screen printing on the conductive thin film 2 (FIG. 2B). This wiring 3
The printing paste forming the pattern is dried and fired. The solvent component of the printing paste evaporates by the drying process,
The binder component of the printing paste is decomposed by firing and removed from the inside of the wiring. The remaining metal fine particles bond at the portions in contact with each other to form an irregular and three-dimensional network structure made of metal. The space portion of the mesh structure is filled with glass fine particles contained in the paste that are melted and hardened to reinforce the metal mesh structure and strengthen the adhesion with the substrate 1. At this time, the wiring 3 tends to shrink, but if the conductive thin film 2 layer is previously drawn down as in the present invention, the metal component in the wiring 3 will be the conductive thin film 2.
And the wiring 3 is fixed in place, the contraction force of the wiring 3 can be counteracted and the contraction of the wiring 3 can be prevented. Next, a photoresist 4 layer is formed on the substrate in which the wiring 3 is formed in order to process the conductive thin film 2 into the desired device electrodes 5 and 6 (FIG. 2C). Here, in FIG. 2, the photoresist 4 layer is formed only in a portion other than the wiring 3, but the present invention is not limited to this structure. The photoresist 4 is exposed and developed to be processed into desired device electrodes 5 and 6 (FIG. 2D). The exposed portion of the conductive thin film 2 is removed, and the conductive thin film 2 is processed into the shapes of the device electrodes 5 and 6. The conductive thin film 2 may be removed by any method, for example, wet etching, dry etching or sandblasting.
The photoresist 4 is peeled off (see FIG. 2F and FIG.
(B)), a striped insulating layer 7 is formed so as to be orthogonal to the wiring 3 as shown in FIG. 1A, and a portion of the wiring 8 excluding the protruding portion is formed so as to overlap the insulating layer 7. A wiring-formed substrate is completed (FIG. 1A). Wiring materials are Au, A
g, Cu, Pd, etc. and metal fillers such as a mixture thereof,
Melts at about 400 to 600 ° C., for example Pb, B, B
A product obtained by firing a printing paste containing glass fine particles whose main component is an oxide such as i or Si is used.

【0012】以下に本発明の画像形成装置全体の構造つ
いて、図を参照しながら説明する。まず、本発明に用い
られる表面伝導型電子放出素子の基本構成は大別して、
平面型表面伝導型電子放出素子と垂直型表面伝導型電子
放出素子の2つがある。平面型表面伝導型電子放出素子
の構成は、図6(模式図)に示す通りであり、図6
(a)は平面図、図6(b)は断面図である。図6にお
いて001は基板、002と003は素子電極、004
は導電薄膜、005は電子放出部である。基板001と
しては、石英ガラス、Na等の不純物含有量を低減させ
たガラス、青板ガラス、スパッタ法等によりSiO2
堆積させたガラス基板及びアルミナ等のセラミックス基
板等を用いることができる。対向する素子電極002、
003の材料としては、一般的な導電材料を用いること
ができ、Ni,Cr,Au,Mo,W,Pt,Ti,A
l,Cu,Pd等の金属或は合金及びPd,As,A
g,Au,RuO2 ,Pd−Ag等の金属或は金属酸化
物とガラス等から構成される印刷導体、In23 −S
nO2 等の透明導電体及びポリシリコン等の半導体導体
材料等から選択することができる。素子電極間隔L1、
素子電極長さW2、導電薄膜004の形状等は、応用さ
れる形態等を考慮して、設計される。素子電極間隔L1
は、好ましくは数千オングストロームから数百μmの範
囲であり、より好ましくは素子電極間に印加する電圧等
を考慮して1μmから100μmの範囲である。素子電
極長さW2は、電極の抵抗値、電子放出特性を考慮し
て、数μmから数百μmの範囲である。素子電極00
2,003の膜厚dは、100オングストロームから1
μmの範囲である。なお、図6に示した構成だけでな
く、基板001上に、導電薄膜004、対向する素子電
極002、003の順に積層した構成とすることもでき
る。
The structure of the entire image forming apparatus of the present invention will be described below with reference to the drawings. First, the basic structure of the surface conduction electron-emitting device used in the present invention is roughly classified into
There are two types: a planar surface conduction electron-emitting device and a vertical surface conduction electron-emitting device. The configuration of the planar surface conduction electron-emitting device is as shown in FIG. 6 (schematic diagram).
6A is a plan view and FIG. 6B is a sectional view. In FIG. 6, 001 is a substrate, 002 and 003 are element electrodes, and 004.
Is a conductive thin film, and 005 is an electron emitting portion. As the substrate 001, quartz glass, glass having a reduced content of impurities such as Na, soda lime glass, a glass substrate on which SiO 2 is deposited by a sputtering method, a ceramic substrate such as alumina, or the like can be used. Opposing element electrodes 002,
As a material of 003, a general conductive material can be used, and Ni, Cr, Au, Mo, W, Pt, Ti, A can be used.
Metals or alloys such as 1, Cu, Pd and Pd, As, A
g, Au, printed conductors composed of RuO 2, metal or metal oxide such as Pd-Ag and glass, etc., In 2 O 3 -S
It can be selected from transparent conductors such as nO 2 and semiconductor conductor materials such as polysilicon. Element electrode spacing L1,
The element electrode length W2, the shape of the conductive thin film 004, and the like are designed in consideration of the applied form and the like. Element electrode spacing L1
Is preferably in the range of several thousand angstroms to several hundreds of μm, and more preferably in the range of 1 μm to 100 μm in consideration of the voltage applied between the device electrodes. The device electrode length W2 is in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics. Element electrode 00
The film thickness d of 2,003 is 100 angstroms to 1
It is in the range of μm. In addition to the structure shown in FIG. 6, a conductive thin film 004 and opposing device electrodes 002 and 003 may be stacked in this order on the substrate 001.

【0013】導電薄膜004には良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は素子電極302,303へのステ
ップカバレージ、素子電極002、003間の抵抗値及
び後述するフォーミング条件等を考慮して適宜設定され
るが、通常は数オングストロームから数千オングストロ
ームの範囲とするのが好ましく、より好ましくは10オ
ングストロームより500オングストロームの範囲とす
るのがよい。その抵抗値は、Rsが102 から107 Ω
の値である。なおRsは、厚さがt、幅がwで長さがl
の薄膜の抵抗Rを、R=Rs(l/w)とおいたときに
現れる値で、薄膜材料の抵抗率をρとするとRs=ρ/
tで表される。本願明細書において、フォーミング処理
について通電処理を例に挙げて説明するが、フォーミン
グ処理はこれに限られるものではなく、膜に亀裂を生じ
させて高抵抗状態を形成する方法であればいかなる方法
でもよい。
In order to obtain good electron emission characteristics, it is preferable to use a fine particle film made of fine particles as the conductive thin film 004. The film thickness is appropriately set in consideration of the step coverage to the device electrodes 302 and 303, the resistance value between the device electrodes 002 and 003, the forming conditions described later, etc., but is usually in the range of several angstroms to several thousand angstroms. Is more preferable, and more preferably in the range of 10 angstroms to 500 angstroms. The resistance value is such that Rs is 10 2 to 10 7 Ω
Is the value of. Rs has a thickness t, a width w, and a length l.
The resistance R of the thin film is a value that appears when R = Rs (l / w), and Rs = ρ /, where ρ is the resistivity of the thin film material.
It is represented by t. In the specification of the present application, the forming process will be described by taking an energization process as an example, but the forming process is not limited to this, and any method can be used as long as it is a method of forming a crack in a film to form a high resistance state. Good.

【0014】導電薄膜004を構成する材料は、Pd,
Pt,Ru,Ag,Au,Ti,In,Cu,Cr,F
e,Zn,Sn,Ta,W,Pd等の金属、PdO,S
nO 2 ,In23 ,PbO,Sb23 等の酸化物、
HfB2 ,ZrB2 ,LaB 6 ,CeB6 ,YB4 ,G
dB4 等の硼化物、TiC,ZrC,HfC,TaC,
SiC,WC等の炭化物、TiN,ZrN,HfN等の
窒化物、Si,Ge等の半導体、カーボン等の中から適
宜選択される。
The material forming the conductive thin film 004 is Pd,
Pt, Ru, Ag, Au, Ti, In, Cu, Cr, F
e, Zn, Sn, Ta, W, Pd and other metals, PdO, S
nO 2 , In2 O3 , PbO, Sb2 O3 Oxides, etc.
HfB2 , ZrB2 , LaB 6 , CeB6 , YBFour , G
dBFour Boride such as TiC, ZrC, HfC, TaC,
Carbides such as SiC, WC, TiN, ZrN, HfN, etc.
Suitable among nitrides, semiconductors such as Si and Ge, carbon, etc.
It is selected as appropriate.

【0015】ここで述べる微粒子膜とは複数の微粒子が
集合した膜であり、その微細構造は、微粒子が個々に分
散配置した状態あるいは微粒子が互いに隣接、あるいは
重なり合った状態(いくつかの微粒子が集合し、全体と
して島状構造を形成している場合も含む)をとってい
る。微粒子の粒径は、数オングストロームから1μmの
範囲、好ましくは10オングストロームから200オン
グストロームの範囲である。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure has a state in which the fine particles are individually dispersed and arranged, or a state in which the fine particles are adjacent to each other or overlap each other (some fine particles are aggregated). However, it also includes the case where an island-shaped structure is formed as a whole). The particle size of the fine particles is in the range of several angstroms to 1 μm, preferably in the range of 10 angstroms to 200 angstroms.

【0016】電子放出部005は、導電薄膜004の一
部に形成された高抵抗の亀裂により構成され、導電薄膜
004の膜厚、膜質、材料及び後述する通電フォーミン
グ等の手法等に依存したものとなる。電子放出部005
の内部には、1000オングストローム以下の粒径の導
電性微粒子を含む場合もある。この導電性微粒子は、導
電薄膜004を構成する材料の元素の一部、あるいは全
ての元素を含有するものとなる。電子放出部005及び
その近傍の導電薄膜004には、炭素あるいは炭素化合
物を含む場合もある。
The electron-emitting portion 005 is composed of a crack having a high resistance formed in a part of the conductive thin film 004, and depends on the film thickness, film quality, material of the conductive thin film 004 and a method such as energization forming described later. Becomes Electron emission part 005
In some cases, conductive particles having a particle diameter of 1000 angstroms or less may be contained in the inside. The conductive fine particles contain some or all of the elements of the material forming the conductive thin film 004. The electron emitting portion 005 and the conductive thin film 004 in the vicinity thereof may contain carbon or a carbon compound.

【0017】次に、垂直型表面伝導型電子放出素子につ
いて説明する。図7は、本発明の垂直型表面伝導型電子
放出素子の一例を示す模式図である。
Next, the vertical surface conduction electron-emitting device will be described. FIG. 7 is a schematic view showing an example of the vertical surface conduction electron-emitting device of the present invention.

【0018】図7においては、図6において示した部位
と同じ部位には図6に付した符号と同一の符号を付して
いる。21は段差形成部である。基板001、素子電極
002及び003、導電薄膜004、電子放出部005
は、前述した平面型表面伝導型電子放出素子の場合と同
様の材料で構成することができる。段差形成部21は、
真空蒸着法、印刷法、スパッタ法等で形成されたSiO
2 等の絶縁性材料で構成することができる。段差形成部
21の膜厚は、先に述べた平面型表面伝導型電子放出素
子の素子電極間隔L1に対応し、数千オングストローム
から数十μmの範囲とすることができる。この膜厚は、
段差形成部の製法及び素子電極間に印加する電圧等を考
慮して設定されるが、数百オングストロームから数μm
の範囲が好ましい。
In FIG. 7, the same parts as those shown in FIG. 6 are designated by the same reference numerals as those shown in FIG. Reference numeral 21 is a step forming portion. Substrate 001, device electrodes 002 and 003, conductive thin film 004, electron emission portion 005
Can be made of the same material as in the case of the planar surface conduction electron-emitting device described above. The step forming portion 21
SiO formed by vacuum deposition method, printing method, sputtering method, etc.
It can be composed of an insulating material such as 2 . The film thickness of the step forming portion 21 corresponds to the device electrode interval L1 of the flat surface conduction electron-emitting device described above, and can be set in the range of several thousand angstroms to several tens of μm. This film thickness is
It is set in consideration of the manufacturing method of the step forming portion and the voltage applied between the element electrodes, but is set to several hundred angstroms to several μm.
Is preferred.

【0019】導電薄膜004は、素子電極002及び0
03と段差形成部21作成後に、該素子電極002,0
03の上に積層される。電子放出部005は、図7にお
いては、段差形成部21に形成されているが、作成条
件、フォーミング条件等に依存し、形状、位置ともこれ
に限られるものではない。
The conductive thin film 004 is composed of the device electrodes 002 and 0.
03 and the step forming portion 21, the device electrodes 002, 0
It is laminated on 03. Although the electron emitting portion 005 is formed in the step forming portion 21 in FIG. 7, the shape and position are not limited to this, depending on the forming conditions, forming conditions, and the like.

【0020】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図8に模式的
に示す。
There are various methods for manufacturing the above-mentioned surface conduction electron-emitting device, and one example thereof is schematically shown in FIG.

【0021】以下、図6及び図8を参照しながら製造方
法の一例について説明する。図8においても図6に示し
た部位と同じ部位には図6に付した符号と同一の符号を
付している。 1)基板001を洗剤、純水及び有機溶剤等を用いて十
分に洗浄し、真空蒸着法、スパッタ法等により素子電極
材料を堆積後、例えばフォトリソグラフィー技術を用い
て基板001上に素子電極002,003を形成する
(図8(a))。 2)素子電極002、003を設けた基板001に、有
機金属溶液を塗布して、有機金属薄膜を形成する。有機
金属溶液には、前述の導電薄膜004の材料の金属を主
元素とする有機金属化合物の溶液を用いることができ
る。有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングし、導電薄膜004を形成
する(図8(b))。ここでは、有機金属溶液の塗布法
を挙げて説明したが、導電薄膜004の形成法はこれに
限られるものでなく、真空蒸着法、スパッタ法、化学的
気相堆積法、分散塗布法、ディッピング法、スピンナー
法等を用いることもできる。 3)続いて、フォーミング処理を施す。このフォーミン
グ処理方法の一例として通電処理による方法を説明す
る。素子電極002、003間に、不図示の電源を用い
て、通電を行うと、導電薄膜004の部位に、構造の変
化した電子放出部005が形成される(図8(c))。
通電フォーミングによれば導電薄膜004に局所的に破
壊、変形もしくは変質等の構造変化した部位が形成され
る。該部位が電子放出部005となる。通電フォーミン
グの電圧波形の例を図9に示す。
An example of the manufacturing method will be described below with reference to FIGS. 6 and 8. Also in FIG. 8, the same parts as those shown in FIG. 6 are designated by the same reference numerals as those shown in FIG. 1) The substrate 001 is thoroughly washed with a detergent, pure water, an organic solvent, etc., and after the element electrode material is deposited by a vacuum deposition method, a sputtering method, etc., the element electrode 002 is formed on the substrate 001 by, for example, a photolithography technique. , 003 are formed (FIG. 8A). 2) An organic metal solution is applied to the substrate 001 provided with the device electrodes 002 and 003 to form an organic metal thin film. As the organometallic solution, a solution of an organometallic compound whose main element is the metal of the conductive thin film 004 described above can be used. The organic metal thin film is heat-fired and patterned by lift-off, etching or the like to form a conductive thin film 004 (FIG. 8B). Although the method of applying the organic metal solution has been described here, the method of forming the conductive thin film 004 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method is used. Method, spinner method, etc. can also be used. 3) Subsequently, a forming process is performed. As an example of this forming processing method, a method based on energization processing will be described. When electric power is applied between the device electrodes 002 and 003 by using a power source (not shown), an electron emitting portion 005 having a changed structure is formed at a portion of the conductive thin film 004 (FIG. 8C).
According to the energization forming, the conductive thin film 004 is locally formed with a structurally changed portion such as destruction, deformation or alteration. This portion becomes the electron emitting portion 005. FIG. 9 shows an example of the voltage waveform of energization forming.

【0022】電圧波形は、パルス波形が好ましい。これ
にはパルス波高値を定電圧としたパルスを連続的に印加
する図9(a)に示した手法とパルス波高値を増加させ
ながら、電圧パルスを印加する図9(b)に示した手法
がある。
The voltage waveform is preferably a pulse waveform. For this, the method shown in FIG. 9 (a) in which a pulse having a constant pulse peak value is continuously applied and the method shown in FIG. 9 (b) in which a voltage pulse is applied while increasing the pulse peak value There is.

【0023】図9(a)におけるT1及びT2は電圧波
形のパルス幅とパルス間隔である。通常T1は1マイク
ロ秒〜10ミリ秒、T2は10マイクロ秒〜100ミリ
秒の範囲で設定される。三角波の波高値(通電フォーミ
ング時のピーク電圧)は、表面伝導型電子放出素子形態
に応じて適宜選択される。このような条件のもと、例え
ば、数秒から数十分間電圧を印加する。パルス波形は三
角波に限定されるものではなく、矩形波等所望の波形を
採用することができる。
In FIG. 9A, T1 and T2 are the pulse width and pulse interval of the voltage waveform. Normally, T1 is set in the range of 1 microsecond to 10 milliseconds, and T2 is set in the range of 10 microseconds to 100 milliseconds. The peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens of minutes. The pulse waveform is not limited to the triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【0024】図9(b)におけるT1及びT2は、図9
(a)に示したのと同様とすることができる。三角波の
波高値(通電フォーミング時のピーク電圧)は、例えば
0.1Vステップ程度ずつ増加させることができる。通
電フォーミング処理の終了は、パルス間隔T2中に、導
電薄膜を局所的に破壊、変形しない程度の電圧を印加
し、電流を測定して検知することができる。例えば0.
1V程度の電圧印加により流れる素子電流を測定し、抵
抗値を求めて、1Mオーム以上の抵抗を示したとき、通
電フォーミングを終了させる。
T1 and T2 in FIG. 9 (b) are shown in FIG.
It can be similar to that shown in (a). The peak value of the triangular wave (peak voltage during energization forming) can be increased by, for example, about 0.1 V step. The end of the energization forming process can be detected by applying a voltage that does not locally break or deform the conductive thin film during the pulse interval T2 and measure the current. For example, 0.
The element current flowing by applying a voltage of about 1 V is measured, the resistance value is obtained, and when the resistance is 1 M ohm or more, the energization forming is terminated.

【0025】4)フォーミングを終えた素子には活性化
処理を施すのが好ましい。活性化処理を施すことによ
り、素子電流If、放出電流Ieが著しく変化する。活
性化処理は、例えば有機物質のガスを含有する雰囲気下
で、通電フォーミングと同様に、パルスの印加を繰り返
すことで行うことができる。この雰囲気は、例えば油拡
散ポンプやロータリーポンプ等を用いて真空容器内を排
気した場合に雰囲気内に残留する有機ガスを利用して形
成することができる他、イオンポンプ等により一旦十分
に排気した真空中に適当な有機物質のガスを導入するこ
とによっても得られる。このときの好ましい有機物質の
ガス圧は、前述の応用の形態、真空容器の形状や、有機
物質の種類等により異なるため場合に応じ適宜設定され
る。適当な有機物質としては、アルカン、アルケン、ア
ルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコ
ール類、アルデヒド類、ケトン類、アミン類、フェノー
ル、カルボン酸、スルホン酸等の有機酸類等を挙げるこ
とができ、具体的には、メタン、エタン、プロパン等C
n2n+2で表される飽和炭化水素、エチレン、プロピレ
ン等Cn2n等の組成式で表される不飽和炭化水素、ベ
ンゼン、トルエン、メタノール、エタノール、ホルムア
ルデヒド、アセトアルデヒド、アセトン、メチルエチル
ケトン、メチルアミン、エチルアミン、フェノール、蟻
酸、酢酸、プロピオン酸等が使用できる。この処理によ
り雰囲気中に存在する有機物質から炭素あるいは炭素化
合物が素子上に堆積し、素子電流If、放出電流Ie
が、著しく変化する。活性化工程の終了判定は、素子電
流Ifと放出電流Ieを測定しながら行う。なおパルス
幅、パルス間隔、パルス波高値等は適宜設定される。
4) It is preferable that an activation treatment is applied to the element which has been formed. By performing the activation process, the device current If and the emission current Ie are significantly changed. The activation treatment can be performed, for example, in an atmosphere containing a gas of an organic substance, by repeating application of a pulse as in the energization forming. This atmosphere can be formed by using the organic gas remaining in the atmosphere when the inside of the vacuum container is evacuated by using, for example, an oil diffusion pump or a rotary pump, and is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of a suitable organic substance into a vacuum. The preferable gas pressure of the organic substance at this time is different depending on the form of application, the shape of the vacuum container, the type of the organic substance, and the like, and is appropriately set depending on the case. Suitable organic substances include alkanes, alkenes, alkyne aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, organic acids such as sulfonic acids, and the like. Specific examples include C, methane, ethane, propane, etc.
saturated hydrocarbon represented by n H 2n + 2 , ethylene, propylene and the like unsaturated hydrocarbon represented by a composition formula such as C n H 2n , benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, Methylamine, ethylamine, phenol, formic acid, acetic acid, propionic acid, etc. can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie are generated.
However, it changes significantly. The termination of the activation process is determined while measuring the device current If and the emission current Ie. The pulse width, pulse interval, pulse crest value, etc. are set appropriately.

【0026】炭素あるいは炭素化合物とは、HOPG
(Highly Oriented Pyrolytic Graphite),PG(Pyrol
ytic Graphite ),GC(Glassy Carbon)等のグラファ
イトが挙げられる(HOPGはほぼ完全な結晶構造をも
つグラファイト、PGは結晶粒が200オングストロー
ム程度で結晶構造がやや乱れたグラファイト、GCは結
晶粒が20オングストローム程度で結晶構造の乱れがさ
らに大きくなったものを指す。)、非晶質カーボン(ア
モルファスカーボン及びアモルファスカーボンと前記グ
ラファイトの微結晶の混合物を含むカーボン)であり、
その膜厚は500オングストローム以下にするのが好ま
しく、300オングストローム以下であればより好まし
い。
Carbon or carbon compound means HOPG
(Highly Oriented Pyrolytic Graphite), PG (Pyrol
graphite such as ytic Graphite), GC (Glassy Carbon), etc. (HOPG is graphite having a nearly perfect crystal structure, PG is graphite with a crystal grain of about 200 angstroms and the crystal structure is slightly disordered, and GC has 20 crystal grains. It refers to a crystal structure having a greater degree of disorder in the order of angstroms.), Amorphous carbon (amorphous carbon and carbon containing a mixture of amorphous carbon and the graphite microcrystals),
The film thickness is preferably 500 angstroms or less, and more preferably 300 angstroms or less.

【0027】5)活性化工程を経て得られた電子放出素
子は、安定化処理を行うことが好ましい。この処理は真
空容器内の有機物質の分圧が、1×10-8torr以
下、望ましくは1×10-10 torr以下で行うのがよ
い。真空容器内の圧力は、10 -6.5〜10-7torrが
好ましく、特に1×10-8torr以下が好ましい。真
空容器を排気する真空排気装置は、装置から発生するオ
イルが素子の特性に影響を与えないように、オイルを使
用しないものを用いるのが好ましい。具体的にはソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことができる。さらに真空容器内を排気するときには、
真空容器全体を加熱して真空容器内壁や電子放出素子に
吸着した有機物質分子を排気しやすくするのが好まし
い。このときの加熱した状態での真空排気条件は、80
〜200℃で5時間以上が望ましいが、特にこの条件に
限るものではなく、真空容器の大きさや形状、電子放出
素子の構成等の諸条件により変化する。なお、上記有機
物質の分圧測定は質量分析装置により質量数が10〜2
00の炭素と水素を主成分とする有機分子の分圧を測定
し、それらの分圧を積算することにより求める。
5) Electron-emitting element obtained through the activation process
The child is preferably subjected to a stabilizing treatment. This process is true
The partial pressure of the organic substance in the empty container is 1 × 10-8less than torr
Lower, preferably 1 x 10-Ten It's better to do below torr
Yes. The pressure in the vacuum vessel is 10 -6.5-10-7torr
Preferably 1 × 10-8It is preferably torr or less. true
The vacuum exhaust device that exhausts the empty container is
Oil is used to prevent the oil from affecting the characteristics of the device.
It is preferable to use one that is not used. Specifically soap
Vacuum pumps such as ion pumps and ion pumps
be able to. Furthermore, when exhausting the inside of the vacuum container,
By heating the entire vacuum container, the inner wall of the vacuum container and the electron-emitting device
It is preferable to easily exhaust the adsorbed organic substance molecules.
Yes. The vacuum evacuation condition in the heated state at this time is 80
5 hours or more at ~ 200 ℃ is desirable, especially under this condition
Not limited to, the size and shape of the vacuum vessel, electron emission
It changes depending on various conditions such as the structure of the element. The above organic
For measuring the partial pressure of a substance, the mass number is 10 to 2 by a mass spectrometer.
Measurement of the partial pressure of organic molecules consisting of 00 carbon and hydrogen
Then, it is calculated by integrating the partial pressures.

【0028】安定化工程を経た後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することができる。このような真空雰囲気を
採用することにより、新たな炭素あるいは炭素化合物の
堆積を抑制でき、結果として素子電流If、放出電流I
eが安定する。電子放出素子の配列については種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子を多数
個配し(行方向と呼ぶ)、この配線と直交する方向(列
方向と呼ぶ)で該電子放出素子の上方に配した制御電極
(グリッドとも呼ぶ。)により、電子放出素子から電子
を制御駆動するはしご状配置のものがある。これとは別
に、電子放出素子をX方向及びY方向に行列状に複数個
配し、同じ行に配された複数の電子放出素子の電極の一
方を、X方向の配線に共通に接続し、同じ列に配された
複数の電子放出素子の電極の他方を、Y方向の配線に共
通に接続するものが挙げられる。このようなものは所謂
単純マトリックス配置である。
The atmosphere during driving after the stabilization process is preferably maintained at the atmosphere at the end of the stabilization process, but it is not limited to this, and if the organic substance is sufficiently removed, Even if the degree of vacuum itself is slightly lowered, it is possible to maintain sufficiently stable characteristics. By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed, and as a result, the device current If and the emission current I
e is stable. Various arrangements of electron-emitting devices can be adopted. As an example, a large number of electron-emitting devices arranged in parallel are connected at both ends, a large number of electron-emitting devices are arranged (called a row direction), and the electrons are arranged in a direction orthogonal to this wiring (called a column direction). There is a ladder arrangement in which electrons are controlled and driven from the electron-emitting device by a control electrode (also referred to as a grid) arranged above the electron-emitting device. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. For example, the other of the electrodes of the plurality of electron-emitting devices arranged in the same column is commonly connected to the wiring in the Y direction. This is a so-called simple matrix arrangement.

【0029】まず単純マトリックス配置について以下に
詳述する。本発明の電子放出素子を複数個マトリックス
状に配して得られる電子源基板について、図10を用い
て説明する。図10において、71は基板、72はX方
向配線、73はY方向配線である。74は表面伝導型電
子放出素子、75は結線である。なお、表面伝導型電子
放出素子74は、前述した平面型あるいは垂直型のどち
らであってもよい。
First, the simple matrix arrangement will be described in detail below. An electron source substrate obtained by arranging a plurality of electron-emitting devices of the present invention in a matrix will be described with reference to FIG. In FIG. 10, reference numeral 71 is a substrate, 72 is an X-direction wiring, and 73 is a Y-direction wiring. 74 is a surface conduction electron-emitting device, and 75 is a wire connection. The surface conduction electron-emitting device 74 may be either the flat type or the vertical type described above.

【0030】m本のX方向配線72は、Dx1,Dx
2,・・・・,Dxmからなり、前述のように例えば印
刷法を用いて形成された導電性金属等で構成する。配線
の材料、膜厚、巾は、適宜設計される。Y方向配線73
は、Dy1,Dy2,・・・,Dynのn本の配線より
なり、X方向配線72と同様に形成される。これらm本
のX方向配線72とn本のY方向配線73との間には、
不図示の層間絶縁層(図1参照)が設けられており、両
者を電気的に分離している(m,nは共に正の整数)。
The m X-direction wirings 72 are Dx1 and Dx.
2, ..., Dxm, and is composed of a conductive metal or the like formed by using, for example, the printing method as described above. The wiring material, film thickness, and width are appropriately designed. Y-direction wiring 73
Is composed of n wirings Dy1, Dy2, ..., Dyn, and is formed similarly to the X-direction wiring 72. Between these m X-direction wirings 72 and n Y-direction wirings 73,
An interlayer insulating layer (not shown) (see FIG. 1) is provided to electrically separate the two (m and n are both positive integers).

【0031】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面あるいは一部に所望の形状で形成され、特にX方向
配線72とY方向配線73の交差部の電位差に耐え得る
ように膜厚、材料、製法が設定される。X方向配線72
とY方向配線73は、それぞれ外部端子として引き出さ
れる。
The interlayer insulating layer (not shown) is composed of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-direction wiring 72 is formed, and in particular, the film thickness, material and manufacturing method are set so as to withstand the potential difference at the intersection of the X-direction wiring 72 and the Y-direction wiring 73. Is set. X-direction wiring 72
And the Y-direction wiring 73 are drawn out as external terminals.

【0032】表面伝導型放出素子74を構成する一対の
電極(不図示)は、m本のX方向配線72とn本のY方
向配線73と導電性金属等からなる結線75によって電
気的に接続されている。
A pair of electrodes (not shown) forming the surface conduction electron-emitting device 74 are electrically connected by m X-direction wirings 72, n Y-direction wirings 73 and a connecting wire 75 made of a conductive metal or the like. Has been done.

【0033】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよい。これら材料は、例え
ば前述の素子電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。
The material forming the wiring 72 and the wiring 73, the material forming the connecting wire 75, and the material forming the pair of device electrodes may be the same or different in some or all of the constituent elements. Good. These materials are appropriately selected, for example, from the above-mentioned material of the device electrode. When the material forming the element electrode and the wiring material are the same, the wiring connected to the element electrode can also be referred to as an element electrode.

【0034】X方向配線72には、X方向に配列した表
面伝導型放出素子74の行を、選択するための走査信号
を印加する不図示の走査信号印加手段が接続される。一
方、Y方向配線73にはY方向に配列した表面伝導型放
出素子74の各列を入力信号に応じて、変調するための
不図示の変調信号発生手段が接続されている。各電子放
出素子に印加される駆動電圧は、当該素子に印加される
走査信号と変調信号の差電圧として供給される。
A scanning signal applying means (not shown) for applying a scanning signal for selecting the row of the surface conduction electron-emitting devices 74 arranged in the X direction is connected to the X-direction wiring 72. On the other hand, a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

【0035】上記構成において、単純なマトリックス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
In the above structure, individual elements can be selected and driven independently by using simple matrix wiring.

【0036】このような単純マトリックス配置の画像形
成装置について、図11、図12及び図13用いて説明
する。図11は画像形成装置の表示パネルの一例を示す
模式図である。図12は、図11の画像形成装置に使用
される蛍光膜の模式図である。図13はNTSC方式の
テレビ信号に応じて表示を行うための駆動回路の一例を
示すブロック図である。
An image forming apparatus having such a simple matrix arrangement will be described with reference to FIGS. 11, 12 and 13. FIG. 11 is a schematic view showing an example of the display panel of the image forming apparatus. FIG. 12 is a schematic view of a fluorescent film used in the image forming apparatus of FIG. FIG. 13 is a block diagram showing an example of a drive circuit for displaying according to an NTSC television signal.

【0037】図11において71は電子放出素子を複数
配した電子源基板、81は電子源基板71を固定したリ
アプレート、86はガラス基板83の内面に蛍光膜84
とメタルバック85が形成されたフェースプレートであ
る。72は82は、支持枠でありこの支持枠にはリアプ
レート、フェースプレートがフリットガラス等を用いて
接続されている。88は外囲器であり、例えば大気中あ
るいは窒素中で400〜500℃の温度範囲で10分以
上焼成され、封着される。
In FIG. 11, 71 is an electron source substrate on which a plurality of electron-emitting devices are arranged, 81 is a rear plate to which the electron source substrate 71 is fixed, and 86 is a fluorescent film 84 on the inner surface of a glass substrate 83.
And a metal back 85 are formed on the face plate. Reference numeral 72 denotes a support frame to which a rear plate and a face plate are connected by using frit glass or the like. Reference numeral 88 denotes an envelope, which is fired in the temperature range of 400 to 500 ° C. for 10 minutes or more in the air or nitrogen and sealed.

【0038】74は、図6における電子放出部に相当す
る。72は図1の配線3に対応するX方向配線、73は
図1の配線8に対応するY方向配線である。
Reference numeral 74 corresponds to the electron emitting portion in FIG. Reference numeral 72 is an X-direction wiring corresponding to the wiring 3 in FIG. 1, and 73 is a Y-direction wiring corresponding to the wiring 8 in FIG.

【0039】外囲器88は、上述のごとく、フェースプ
レート86、支持枠82、リアプレート81で構成され
る。リアプレートは主として電子源基板71の強度を補
強する目的で設けられるため、電子源基板自体が十分な
強度を持つ場合は別体のリアプレートは不要とすること
ができる。従って、電子源基板に直接支持枠を封着し、
フェースプレート、支持枠および電子源基板で外囲器を
構成しても良い。また、フェースプレートとリアプレー
ト間にスペーサ(耐大気圧支持部材)を設置して大気圧
に対して十分な強度を持つ外囲器を構成することもでき
る。
The envelope 88 is composed of the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate is provided mainly for the purpose of reinforcing the strength of the electron source substrate 71, if the electron source substrate itself has sufficient strength, a separate rear plate can be omitted. Therefore, the support frame is directly sealed to the electron source substrate,
You may comprise an envelope with a face plate, a support frame, and an electron source substrate. It is also possible to install a spacer (atmospheric pressure resistant support member) between the face plate and the rear plate to form an envelope having sufficient strength against atmospheric pressure.

【0040】図12は、図11のフェースプレートに形
成された蛍光膜を示す模式図である。蛍光膜84はモノ
クロームの場合は蛍光体のみから構成することができ
る。カラーの蛍光膜の場合は蛍光体の配列によりブラッ
クストライプあるいはブラックマトリックス等と呼ばれ
る黒色部材91と蛍光体92とから構成することができ
る。ブラックストライプ、ブラックマトリックスを設け
る目的は、カラー表示の場合、必要となる三原色蛍光体
の各蛍光体92間の塗り分け部を黒くすることで混色等
を目立たなくすることと、外光反射によるコントラスト
の低下を抑制することにある。
FIG. 12 is a schematic view showing the fluorescent film formed on the face plate of FIG. In the case of monochrome, the fluorescent film 84 can be composed of only the fluorescent material. In the case of a color fluorescent film, it can be composed of a black member 91 called a black stripe or a black matrix and a fluorescent substance 92 depending on the arrangement of the fluorescent substances. In the case of color display, the purpose of providing the black stripes and the black matrix is to make the mixed portions between the respective phosphors 92 of the three primary color phosphors black so as to make the color mixture inconspicuous and to contrast due to external light reflection. It is to suppress the decrease of.

【0041】図11に示したガラス基板83に蛍光体を
塗布する方法は、モノクローム、カラーによらず、沈澱
法、印刷法等が採用できる。蛍光膜84の内面側には、
通常メタルバック85が設けられる。メタルバックを設
ける目的は、蛍光体の発光のうち内面側への光をフェー
スプレート86側へ鏡面反射させることにより輝度を向
上させること、電子ビーム加速電圧を印加するための電
極として作用させること、外囲器内で発生した負イオン
の衝突によるダメージから蛍光体を保護すること等であ
る。メタルバックは、蛍光膜作製後、蛍光膜の内面側表
面の平滑化処理(通常、「フィルミング」と呼ばれ
る。)を行い、その後Alを真空蒸着等を用いて堆積さ
せることで作製できる。
As a method for applying the phosphor to the glass substrate 83 shown in FIG. 11, a precipitation method, a printing method or the like can be adopted regardless of monochrome or color. On the inner surface side of the fluorescent film 84,
Usually, a metal back 85 is provided. The purpose of providing the metal back is to improve the brightness by specularly reflecting the light toward the inner surface side of the light emission of the phosphor toward the face plate 86 side, and to act as an electrode for applying an electron beam acceleration voltage, This is to protect the phosphor from damage due to collision of negative ions generated in the envelope. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum deposition or the like.

【0042】フェースプレート86には、さらに蛍光膜
84の導電性を高めるために、蛍光膜の外側(ガラス基
板83側)に透明電極を設けても良い。
A transparent electrode may be provided on the face plate 86 outside the fluorescent film (on the side of the glass substrate 83) in order to further increase the conductivity of the fluorescent film 84.

【0043】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。
When performing the above-mentioned sealing, in the case of color, it is necessary to associate each color phosphor with the electron-emitting device.
Sufficient alignment is essential.

【0044】図11に示した画像形成装置は、例えば以
下のようにして製造される。外囲器88は、前述の安定
化工程と同様に、適宜加熱しながら、イオンポンプ、ソ
ープションポンプ等のオイルを使用しない排気装置によ
り不図示の排気管を通じて排気し、1×10-7torr
程度の真空度の有機物質の十分少ない雰囲気にした後、
封止される。外囲器88の封止後の真空度を維持するた
めに、ゲッター処理を行うこともできる。これは、外囲
器88の封止を行う直前あるいは封止後に、抵抗加熱あ
るいは高周波加熱等を用いた加熱により、外囲器88内
の所定の位置(不図示)に配置されたゲッターを加熱
し、蒸着膜を形成する処理である。ゲッターは通常Ba
等が主成分であり、該蒸着膜の吸着作用により、例えば
1×10-5乃至は1×10-7torrの真空度を維持す
るものである。
The image forming apparatus shown in FIG. 11 is manufactured, for example, as follows. The envelope 88 is exhausted through an exhaust pipe (not shown) by an exhaust device that does not use oil, such as an ion pump and a sorption pump, while appropriately heating, as in the above-described stabilization process, and is 1 × 10 −7 torr.
After creating an atmosphere with a sufficiently low degree of vacuum of organic substances,
It is sealed. A getter process may be performed to maintain the degree of vacuum after the envelope 88 is sealed. This is to heat the getter arranged at a predetermined position (not shown) in the envelope 88 by heating using resistance heating or high frequency heating immediately before or after the envelope 88 is sealed. Then, it is a process of forming a vapor deposition film. Getter is usually Ba
Etc. are the main components, and the vacuum degree of, for example, 1 × 10 −5 to 1 × 10 −7 torr is maintained by the adsorption action of the vapor deposition film.

【0045】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行うための駆動回路の構成
例について、図13を用いて説明する。図13におい
て、101は表示パネル、102は走査回路、103は
制御回路、104はシフトレジスタである。105はラ
インメモリ、106は同期信号分離回路、107は変調
信号発生器、Vx及びVaは直流電圧源である。
Next, a configuration example of a drive circuit for performing television display based on an NTSC television signal on a display panel constructed by using an electron source having a simple matrix arrangement will be described with reference to FIG. . In FIG. 13, 101 is a display panel, 102 is a scanning circuit, 103 is a control circuit, and 104 is a shift register. Reference numeral 105 is a line memory, 106 is a synchronizing signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0046】表示パネル101は、端子Dox1乃至D
oxm、端子Doy1乃至Doyn、及び高圧端子Hv
を介して外部の電気回路と接続している。端子Dox1
乃至Doxmには、表示パネル内に設けられている電子
源、すなわち、M行N列の行列状にマトリックス配線さ
れた表面伝導型電子放出素子群を一行(N素子)ずつ順
次駆動するための走査信号が印加される。
The display panel 101 has terminals Dox1 to Dox1.
oxm, terminals Doy1 to Doyn, and high-voltage terminal Hv
It is connected to an external electric circuit via. Terminal Dox1
Scanning for sequentially driving row-by-row (N-elements) electron sources provided in the display panel, that is, surface-conduction electron-emitting device groups matrix-wired in a matrix of M rows and N columns. A signal is applied.

【0047】端子Doy1乃至Doynには、前記走査
信号により選択された一行の表面伝導型電子放出素子の
各素子の出力電子ビームを制御するための変調信号が印
加される。高圧端子Hvには、直流電圧源Vaより、例
えば10k[V]の直流電圧が供給されるが、これは表
面伝導型電子放出素子から放出される電子ビームに蛍光
体を励起するのに十分なエネルギーを付与するための加
速電圧である。
A modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to the terminals Doy1 to Doyn. The high voltage terminal Hv is supplied with a DC voltage of, for example, 10 k [V] from the DC voltage source Va, which is sufficient to excite the phosphor into the electron beam emitted from the surface conduction electron-emitting device. It is an accelerating voltage for applying energy.

【0048】走査回路102について説明する。同回路
は、内部にM個のスイッチング素子を備えたもので(図
中、S1乃至Smで模式的に示している)ある。各スイ
ッチング素子は、直流電圧源Vxの出力電圧もしくは0
[V](グランドレベル)のいずれか一方を選択し、表
示パネル101の端子Dox1乃至Doxmと電気的に
接続される。S1乃至Smの各スイッチング素子は、制
御回路103が出力する制御信号Tscanに基づいて
動作するものであり、例えばFETのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。
The scanning circuit 102 will be described. The circuit is provided with M switching elements inside (schematically shown by S1 to Sm in the figure). Each switching element is the output voltage of the DC voltage source Vx or 0.
One of [V] (ground level) is selected and electrically connected to the terminals Dox1 to Doxm of the display panel 101. Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs.

【0049】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。
In the case of this example, the DC voltage source Vx is an electron emission threshold value which is a drive voltage applied to an element which is not scanned on the basis of the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting element. It is set to output a constant voltage that is less than or equal to the voltage.

【0050】制御回路103は、外部より入力する画像
信号に基づいて適切な表示が行われるように各部の動作
を整合させる機能を有する。制御回路103は、同期信
号分離回路106より送られる同期信号Tsyncに基
づいて、各部に対してTscan及びTsft及びTm
ryの各制御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that an appropriate display is performed based on an image signal input from the outside. The control circuit 103, based on the synchronization signal Tsync sent from the synchronization signal separation circuit 106, outputs Tscan, Tsft, and Tm to each unit.
Each ry control signal is generated.

【0051】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離するための回路で、一般的な周波数
分離(フィルター)回路等を用いて構成できる。同期信
号分離回路106により分離された同期信号は、垂直同
期信号と水平同期信号よりなるが、ここでは説明の便宜
上Tsync信号として図示した。前記テレビ信号から
分離された画像の輝度信号成分は便宜上DATA信号と
表した。該DATA信号はシフトレジスタ104に入力
される。
The sync signal separation circuit 106 is a circuit for separating a sync signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The sync signal separated by the sync signal separation circuit 106 is composed of a vertical sync signal and a horizontal sync signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. The DATA signal is input to the shift register 104.

【0052】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する。(すなわち、制御信号Tsftは、シフトレ
ジスタ104のシフトクロックであるということもでき
る)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当)のデータ
は、Idl乃至IdnのN個の並列信号として前記シフ
トレジスタ104より出力される。
The shift register 104 is for serially / parallel-converting the DATA signals serially input in time series for each line of an image, and is based on the control signal Tsft sent from the control circuit 103. Works. (That is, it can be said that the control signal Tsft is the shift clock of the shift register 104). The serial / parallel converted image data for one line (corresponding to driving data for N electron emission elements) is output from the shift register 104 as N parallel signals Idl to Idn.

【0053】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路103より送られる制御信号Tmryにし
たがって適宜Idl乃至Idnの内容を記憶する。記憶
された内容は、I’dl乃至I’dnとして出力され、
変調信号発生器107に入力される。
The line memory 105 is a storage device for storing data for one line of an image for a required time, and stores the contents of Idl to Idn in accordance with the control signal Tmry sent from the control circuit 103. The stored contents are output as I'dl to I'dn,
It is input to the modulation signal generator 107.

【0054】変調信号発生器107は、画像データI’
dl乃至I’dnの各々に応じて表面伝導型電子放出素
子の各々を適切に駆動変調するための信号源であり、そ
の出力信号は、端子Doy1乃至Doynを通じて表示
パネル101内の表面伝導型電子放出素子に印加され
る。
The modulation signal generator 107 outputs the image data I ′.
It is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of dl to I′dn, and the output signal is a surface conduction electron in the display panel 101 through terminals Doy1 to Doyn. Applied to the emitting element.

【0055】本発明の電子放出素子は放出電流Ieに対
して以下の基本特性を有している。すなわち、電子放出
には明確なしきい値電圧Vthがあり、Vth以上の電
圧を印加されたときのみ電子放出が生じる。電子放出し
きい値以上の電圧に対しては、素子への印加電圧の変化
に応じて放出電流も変化する。このことから、本素子に
パルス状の電圧を印加する場合、例えば電子放出しきい
値以下の電圧を印加しても電子放出は生じないが、電子
放出しきい値以上の電圧を印加する場合には電子ビーム
が出力される。その際、パルスの波高値Vmを変化させ
ることにより出力電子ビームの強度を制御することが可
能である。また、パルスの幅Pwを変化させることによ
り出力される電子ビームの電荷の総量を制御することが
可能である。したがって、入力信号に応じて、電子放出
素子を変調する方式としては、電圧変調方式、パルス幅
変調方式等が採用できる。電圧変調方式を実施するに際
しては、変調信号発生器107として、一定長さの電圧
パルスを発生し、入力されるデータに応じて適宜パルス
の波高値を変調するような電圧変調方式の回路を用いる
ことができる。
The electron-emitting device of the present invention has the following basic characteristics with respect to the emission current Ie. That is, the electron emission has a clear threshold voltage Vth, and the electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold value, the emission current also changes according to the change in the voltage applied to the device. Therefore, when a pulsed voltage is applied to this element, for example, when a voltage below the electron emission threshold is applied, no electron emission occurs, but when a voltage above the electron emission threshold is applied. Emits an electron beam. At that time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm. Further, it is possible to control the total amount of charges of the electron beam output by changing the pulse width Pw. Therefore, a voltage modulation method, a pulse width modulation method, or the like can be adopted as a method of modulating the electron-emitting device according to the input signal. When carrying out the voltage modulation method, as the modulation signal generator 107, a circuit of the voltage modulation method is used that generates a voltage pulse of a fixed length and appropriately modulates the peak value of the pulse according to the input data. be able to.

【0056】パルス幅変調方式を実施するに際しては、
変調信号発生器107として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。
In carrying out the pulse width modulation method,
As the modulation signal generator 107, it is possible to use a circuit of a pulse width modulation system that generates a voltage pulse having a constant crest value and appropriately modulates the width of the voltage pulse according to input data.

【0057】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行われればよいからである。
The shift register 104 and the line memory 10
The digital signal type 5 and the analog signal type 5 can be adopted. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0058】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには106の出力部にA/D変
換器を設ければよい。これに関連してラインメモリ10
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器107に用いられる回路が若干異なった
ものとなる。すなわち、デジタル信号を用いた電圧変調
方式の場合、変調信号発生器107には、例えばD/A
変換回路を用い、必要に応じて増幅回路等を付加する。
パルス幅変調方式の場合、変調信号発生器107には、
例えば高速の発振器及び発振器の出力する波数を計数す
る計数器(カウンタ)及び計数器の出力値と前記メモリ
の出力値を比較する比較器(コンパレータ)を組み合わ
せた回路を用いる。必要に応じて、比較器の出力するパ
ルス幅変調された変調信号を表面伝導型電子放出素子の
駆動電圧にまで電圧増幅するための増幅器を付加するこ
ともできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronizing signal separation circuit 106 into a digital signal, which may be provided with an A / D converter at the output portion of 106. In connection with this, the line memory 10
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit used for the modulation signal generator 107 is slightly different. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 is provided with, for example, a D / A
A conversion circuit is used, and an amplification circuit or the like is added if necessary.
In the case of the pulse width modulation method, the modulation signal generator 107 includes
For example, a circuit in which a high-speed oscillator and a counter that counts the number of waves output from the oscillator and a comparator that compares the output value of the counter with the output value of the memory are used. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【0059】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば、電圧制御型発振回路(VCO)を採用
でき、必要に応じて表面伝導型電子放出素子の駆動電圧
まで電圧増幅するための増幅器を付加することもでき
る。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 107 may be an amplifier circuit using an operational amplifier or the like, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillation circuit (VCO) can be adopted, and an amplifier for voltage amplification up to the drive voltage of the surface conduction electron-emitting device can be added if necessary.

【0060】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Do
x1乃至Doxm、Doy1乃至Doynを介して電圧
を印加することにより、電子放出が生ずる。高圧端子H
vを介してメタルバック85、あるいは透明電極(不図
示)に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜84に衝突し、発光が生じて画像が形
成される。
In the image forming apparatus of the present invention having such a structure, each of the electron-emitting devices has a terminal Do outside the container.
Electrons are emitted by applying a voltage via x1 to Doxm and Doy1 to Doyn. High voltage terminal H
A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via v to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 to emit light, and an image is formed.

【0061】ここで述べた画像形成装置の構成例は一例
であり、本発明の技術思想に基づいて種々の変形が可能
である。入力信号については、NTSC方式を挙げたが
入力信号はこれに限られるものではなく、PAL,SE
CAM方式等や、これよりも多数の走査線からなるTV
信号(例えば、MUSE方式をはじめとする高品位T
V)方式をも採用できる。
The configuration example of the image forming apparatus described here is an example, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system is mentioned, but the input signal is not limited to this, and PAL, SE
A CAM system, etc., or a TV with more scanning lines than this
Signal (for example, high-quality T including MUSE method)
V) method can also be adopted.

【0062】[0062]

【実施例】以下、実施例を挙げて本発明を詳しく説明す
るが、本発明はこれら実施例に限定されるものではな
い。 [実施例1] 図3(a)〜(f)および図4(g)〜(i)の、模式
図を用い本実施例を説明する。簡単のために縦×横=3
×3の領域のみ示す。同図において、2は不図示の青板
ガラス基板上に一様に形成された導電薄膜、3は導電薄
膜2上に形成した配線、4は導電薄膜2を所望の形状へ
加工するために該薄膜2上へ塗布されたフォトレジス
ト、5、6は導電薄膜2を加工して形成された素子電
極、7は配線3と直交するよう形成された絶縁層、8は
絶縁層7上に形成され、かつ、素子電極6と接続する突
出部を持つように形成された配線である。先ず、青板ガ
ラス基板上に導電薄膜2として、スパッタ蒸着法により
Tiを8[nm]蒸着した上にPtを40[nm]蒸着
した膜を形成する(図3(a))。導電薄膜2上にスク
リーン印刷により200[μm]幅の配線3のパターン
を1[m]ピッチでAgペーストを用いて形成し、乾
燥、焼成の工程を経て配線3を作製する(図3
(b))。この基板上の導電薄膜2の露出している部分
にフォトレジスト4を塗布し、フォトレジスト層を形成
する(図3(c))。所望の素子電極の位置と形状にフ
ォトレジスト4が露光されるように、所望の素子形状が
描かれているフォトマスクと基板の位置合わせを行った
後、フォトレジスト4を露光、現像する(図3
(d))。パターニングされたフォトレジスト4と配線
3以外の余分な部分をドライエッチングにより除去し
(図3(e))、フォトレジスト4を剥離してギャップ
間隔20[μm]の素子電極5、6を得る(図3
(f))。配線3と直交するようにストライプ状の40
0[μm]幅の絶縁層7を1[mm]ピッチでガラスペ
ーストをもちいて形成し、乾燥、焼成の工程を経て完成
する(図4(g))。絶縁層7は同じ工程をもう一度行
って膜厚を厚くする。この絶縁層7の上に重なるように
突出部を除いた部分が350[μm]幅の配線8を、配
線3と同様にして1[mm]ピッチで形成する。このと
き配線8の突出部は素子電極6と接続するように形成す
る(図4(h))。電子放出部形成用導電薄膜9を素子
電極5、6のギャップ間に形成する。形成は、マトリク
ス配線形成済みの電子源基板に有機パラジウム溶液をス
ピナーにより回転塗布し、300℃で10分間焼成後、
フォトリソグラフィー法を用いて図4(i)のようにパ
ターニングして行われる。以上で電子源基板の作製が完
了した。この電子源基板の配線3と配線8とを順次選択
し、リーク等の検査を行ったが、全く異常はなかった。
The present invention will be described in detail below with reference to examples, but the present invention is not limited to these examples. Example 1 This example will be described with reference to the schematic diagrams of FIGS. 3 (a) to 3 (f) and FIGS. 4 (g) to 4 (i). Vertical x horizontal = 3 for simplicity
Only the region of × 3 is shown. In the figure, 2 is a conductive thin film uniformly formed on a blue glass substrate (not shown), 3 is a wiring formed on the conductive thin film 2, and 4 is the thin film for processing the conductive thin film 2 into a desired shape. Photoresist applied onto 2; 5 and 6 are element electrodes formed by processing the conductive thin film 2; 7 is an insulating layer formed orthogonal to the wiring 3; 8 is formed on the insulating layer 7; In addition, the wiring is formed so as to have a protruding portion that is connected to the device electrode 6. First, as a conductive thin film 2 on a soda-lime glass substrate, a film is formed by depositing Ti by 8 [nm] and sputtering Pt by 40 [nm] by a sputter deposition method (FIG. 3A). By screen printing on the conductive thin film 2 200 [[mu] m] the width of the wiring 3 of the pattern 1 is formed using a Ag paste [m m] Pitch, dried, to prepare a wire 3 through the baking step (Fig. 3
(B)). A photoresist 4 is applied to the exposed portion of the conductive thin film 2 on this substrate to form a photoresist layer (FIG. 3C). After aligning the photomask on which the desired element shape is drawn with the substrate so that the photoresist 4 is exposed to the desired element electrode position and shape, the photoresist 4 is exposed and developed (see FIG. Three
(D)). Excess portions other than the patterned photoresist 4 and the wiring 3 are removed by dry etching (FIG. 3E), and the photoresist 4 is peeled off to obtain device electrodes 5 and 6 with a gap interval of 20 [μm] ( Figure 3
(F)). 40 striped so as to be orthogonal to the wiring 3.
The insulating layer 7 having a width of 0 [μm] is formed with a glass paste at a pitch of 1 [mm], and is dried and baked to complete the process (FIG. 4G). The insulating layer 7 is subjected to the same process again to increase the film thickness. Wirings 8 having a width of 350 [μm] except for the protrusions are formed at a pitch of 1 [mm] on the insulating layer 7 in the same manner as the wirings 3. At this time, the protruding portion of the wiring 8 is formed so as to be connected to the device electrode 6 (FIG. 4 (h)). A conductive thin film 9 for forming an electron emitting portion is formed between the device electrodes 5 and 6. The formation is carried out by spin-coating the organic palladium solution on the electron source substrate on which the matrix wiring has been formed with a spinner and baking at 300 ° C. for 10 minutes,
Patterning is performed as shown in FIG. 4I using a photolithography method. This completes the fabrication of the electron source substrate. Wiring 3 and wiring 8 of this electron source substrate were sequentially selected and inspected for leaks, etc., but no abnormality was found at all.

【0063】[実施例2]次に、以上のようにして作成
した電子源基板を用いて画像形成装置を構成した例を、
図5を用いて説明する。フォーミング前の表面伝導型電
子放出素子を多数作成した電子源基板31の5mm上方
に、蛍光面上にメタルバックが形成されたフェースプレ
ート86を支持枠82を介し配置し、フェースプレー
ト、支持枠、電子源基板の接合部にフリットガラスを塗
布し、大気中で450℃で10分焼成することで封着し
た。図5において、3、8はそれぞれ配線である。蛍光
膜84は、モノクロームの場合は蛍光体のみから成る
が、本実施例では蛍光体はストライプ形状の黒色部材
(図12(a)参照、以下ブラックストライプ)を採用
し、先にブラックストライプを形成し、その間隙部に各
蛍光体を塗布し、蛍光膜を作製した。黒色部材の材料
は、通常良く用いられている黒鉛を主成分とする材料を
用いた。基板に蛍光体を塗布する方法はスラリー法を用
いた。また、蛍光膜上には通常、メタルバック85が設
けられる。メタルバックは、蛍光膜作製後、蛍光膜の内
面側表面の平滑化処理(通常、フィルミングと呼ばれ
る)を行ない、その後、Alを真空蒸着することで作製
した。フェースプレートには、更に蛍光膜の導電性を高
めるため、蛍光膜と基板間に透明電極(不図示)が設け
られる場合もあるが、本実施例では、メタルバックのみ
で十分な導電性が得られたので省略した。前述の封着を
行なう際、カラーの場合は各色蛍光体と電子放出素子と
を対応させなくてはいけないため、十分な位置合わせを
行なった。以上のようにして完成したガラス容器内の雰
囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外まで伸びている上
配線および下配線を通じ、電子放出素子の素子電極間に
電圧を印加し、電子放出部形成用薄膜を通電処理(フォ
ーミング処理)することにより、電子放出部を作成し
た。フォーミング処理の電圧波形を図9(a)に示す。
図9(a)中、T1及びT2は電圧波形のパルス幅とパ
ルス間隔であり、本実施例ではT1を1ms、T2を1
0msとし、三角波の波高値(フォーミング時のピーク
電圧)は14Vとし、フォーミング処理は約1×10-6
[torr]の真空雰囲気下で60秒間行なった。次
に、10-6[torr]程度の真空度で、不図示の排気
管をガスバーナーで熱することで溶着し外囲器の封止を
行なった。最後に封止後の真空度を維持するために、ゲ
ッター処理を行なった。これは封止を行なう直前、ある
いは封止後に抵抗加熱、あるいは高周波加熱等の加熱法
により、画像形成装置内の所定の位置(不図示)に配置
されたゲッターを加熱し、蒸着膜を形成する処理であ
る。ゲッターは通常Ba等が主成分であり、該蒸着膜の
吸着作用により、例えば1×10-5〜1×10-7[to
rr]の真空度を維持するものである。以上のように完
成した本発明の画像形成装置において、各表面伝導型電
子放出素子には、上配線、下配線を通じ、走査信号及び
変調信号を不図示の信号発生手段によりそれぞれ、印加
することにより、電子放出させ、メタルバックから真空
容器外まで伸びている不図示の高圧端子を通じて、メタ
ルバックに5kV以上の高圧を印加し、電子ビームを加
速して、蛍光膜に衝突させ、励起・発光させることで画
像を表示したところ、良好な画像が得られ、又、非発光
箇所もなかった。
[Embodiment 2] Next, an example in which an image forming apparatus is constituted by using the electron source substrate prepared as described above,
This will be described with reference to FIG. A face plate 86 having a metal back formed on the phosphor screen is arranged 5 mm above the electron source substrate 31 on which a large number of surface conduction electron-emitting devices before forming are disposed via a support frame 82. Frit glass was applied to the joint portion of the electron source substrate, and baked at 450 ° C. for 10 minutes in the air to seal the substrate. In FIG. 5, 3 and 8 are wirings. In the case of monochrome, the fluorescent film 84 is made of only a fluorescent material, but in this embodiment, the fluorescent material employs a stripe-shaped black member (see FIG. 12A, hereinafter black stripe), and a black stripe is formed first. Then, each phosphor was applied to the gap to prepare a phosphor film. As the material of the black member, a material having graphite as a main component, which is commonly used, was used. A slurry method was used to apply the phosphor to the substrate. A metal back 85 is usually provided on the fluorescent film. The metal back was produced by performing a smoothing treatment (usually called filming) on the inner surface of the fluorescent film after producing the fluorescent film, and then vacuum-depositing Al. The face plate may be provided with a transparent electrode (not shown) between the fluorescent film and the substrate in order to further increase the conductivity of the fluorescent film, but in this embodiment, sufficient conductivity can be obtained only by using a metal back. I omitted it because it was created. In the case of the above-mentioned sealing, in the case of a color, since the phosphors of the respective colors and the electron-emitting devices have to correspond to each other, sufficient alignment is performed. The atmosphere inside the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, through the upper wiring and the lower wiring extending outside the container, A voltage was applied between the device electrodes of the electron-emitting device, and the thin film for forming the electron-emitting part was energized (forming process) to form an electron-emitting part. The voltage waveform of the forming process is shown in FIG.
In FIG. 9A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, and in this embodiment, T1 is 1 ms and T2 is 1.
0 ms, the peak value of the triangular wave (peak voltage during forming) is 14 V, and the forming process is about 1 × 10 -6
It was performed for 60 seconds under a vacuum atmosphere of [torr]. Next, an exhaust pipe (not shown) was heated by a gas burner at a degree of vacuum of about 10 −6 [torr] to weld and seal the envelope. Finally, a getter process was performed in order to maintain the degree of vacuum after sealing. This is a heating method such as resistance heating or high-frequency heating immediately before or after sealing, and a getter arranged at a predetermined position (not shown) in the image forming apparatus is heated to form a vapor deposition film. Processing. The getter usually has Ba or the like as a main component, and due to the adsorption action of the deposited film, for example, 1 × 10 −5 to 1 × 10 −7 [to
The vacuum degree of [rr] is maintained. In the image forming apparatus of the present invention completed as described above, the scanning signal and the modulation signal are applied to each surface conduction electron-emitting device through the upper wiring and the lower wiring by the signal generating means (not shown). , Electrons are emitted, and a high voltage of 5 kV or more is applied to the metal back through a high voltage terminal (not shown) extending from the metal back to the outside of the vacuum container, and the electron beam is accelerated to collide with the fluorescent film to excite and emit light. As a result, when an image was displayed, a good image was obtained and there was no non-light emitting portion.

【0064】[0064]

【発明の効果】本発明によれば、最初に形成される
線は、共通の素子電極の上に形成されので、熱工程を
経ても配線材料と素子電極材料の密着性がよく、共通の
素子電極上の配線は熱工程を経ても収縮することがなく
精度良いパターン形成が可能となる。また同時に、配線
膜が後退して残留物が残るということが少なく、仮にご
く僅かの後退が起こり残留物が残ったとしても、密着性
がよいので残留物が移動して素子に悪影響を与えるとい
うことがない。
According to the present invention, the lower distribution <br/> line initially formed, since Ru is formed on a common element electrodes, even after the thermal process adhesion of the wiring material and the device electrode material Since the wiring on the common element electrode does not shrink even after the heating process, it is possible to form a pattern with high accuracy. At the same time, the wiring film is unlikely to recede and leave a residue. Even if a slight receding occurs and the residue remains, the adhesiveness is good and the residue moves to adversely affect the device. Never.

【0065】本発明は、配線を印刷、特にスクリーン印
刷のような厚膜印刷法を用いて塗布し焼成して形成する
場合に特に効果がある。共通の素子電極上の配線の幅は
焼成時に収縮することが少ないので、ほぼ設計通りの線
幅のパターンを形成することができる。また同時に、配
線膜のエッジが後退して残留物が残るということが少な
く、仮にごく僅かの後退が起こり残留物が残ったとして
も、密着性がよいので残留物が移動して素子に悪影響を
与えるということがない。
The present invention is particularly effective when the wiring is formed by printing, particularly by using a thick film printing method such as screen printing and coating and baking. Since the width of the wiring on the common element electrode is less likely to shrink during firing, it is possible to form a pattern having a line width almost as designed. At the same time, it is unlikely that the edge of the wiring film recedes and the residue remains. Even if a slight receding occurs and the residue remains, the adhesiveness is good and the residue moves to adversely affect the element. There is nothing to give.

【0066】さらに本発明によれば、はじめに導電薄膜
の上にスクリーン印刷等による配線を形成したした後に
素子電極のパターンを形成するようにすると、素子電極
と配線の相対位置精度がきわめて良くなるので、組み立
て精度の向上を図ることができる。
Further, according to the present invention, if the pattern of the element electrode is formed after the wiring is first formed on the conductive thin film by screen printing or the like, the relative positional accuracy of the element electrode and the wiring is extremely improved. It is possible to improve the assembly accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の画像形成装置の配線部分と素子電極を
示す図である。
FIG. 1 is a diagram showing wiring portions and element electrodes of an image forming apparatus of the present invention.

【図2】本発明の製造方法の1例を示す図である。FIG. 2 is a diagram showing an example of a manufacturing method of the present invention.

【図3】本発明の画像形成装置の製造方法の1例を示す
工程図である。
FIG. 3 is a process drawing showing an example of a method for manufacturing an image forming apparatus of the present invention.

【図4】本発明の画像形成装置の製造方法の1例を示す
工程図である。
FIG. 4 is a process chart showing an example of a method for manufacturing an image forming apparatus of the present invention.

【図5】本発明の画像形成装置の1例である。FIG. 5 is an example of an image forming apparatus of the present invention.

【図6】平面型表面伝導型電子放出素子の構成を示す模
式的平面図及び断面図である。
6A and 6B are a schematic plan view and a cross-sectional view showing the configuration of a planar surface conduction electron-emitting device.

【図7】垂直型表面伝導型電子放出素子の模式図であ
る。
FIG. 7 is a schematic view of a vertical surface conduction electron-emitting device.

【図8】表面伝導型電子放出素子の製造方法を示す模式
図である。
FIG. 8 is a schematic view showing a method of manufacturing a surface conduction electron-emitting device.

【図9】表面伝導型電子放出素子の製造に際して採用で
きる通電フォーミング処理における電圧波形の一例を示
す模式図である。
FIG. 9 is a schematic diagram showing an example of a voltage waveform in an energization forming process that can be adopted when manufacturing a surface conduction electron-emitting device.

【図10】本発明のマトリクス配置型の電子源基板の一
例を示す模式図である。
FIG. 10 is a schematic view showing an example of a matrix arrangement type electron source substrate of the present invention.

【図11】本発明の画像形成装置の表示パネルの一例を
示す模式図である。
FIG. 11 is a schematic view showing an example of a display panel of the image forming apparatus of the present invention.

【図12】蛍光膜の一例を示す模式図である。FIG. 12 is a schematic view showing an example of a fluorescent film.

【図13】画像形成装置にNTSC方式のテレビ信号に
応じて表示を行なうための駆動回路の一例を示すブロッ
ク図である。
FIG. 13 is a block diagram showing an example of a drive circuit for displaying on an image forming apparatus in accordance with an NTSC television signal.

【図14】従来の表面伝導型電子放出素子の模式図であ
る。
FIG. 14 is a schematic view of a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2 導電薄膜 3 配線 4 フォトレジスト 5 素子電極 6 素子電極 7 絶縁層 8 配線 9 電子放出部形成用導電薄膜 001 基板 002 素子電極 003 素子電極 004 導電薄膜 005 電子放出部 72 X方向配線 73 Y方向配線 21 段差形成部 31 電子源基板 71 電子源基板 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 88 外囲器 91 黒色部材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 Vx、Va 直流電圧源 110 電子源基板 111 電子放出素子 112 Dx1〜Dx10は前記電子放出素子を配線
するための共通配線 120 グリッド電極 121 電子が通過するため開口 122 Dox1、Dox2、・・・Doxmよりな
る容器外端子 123 グリッド電極120と接続されたG1、G
2、・・・Gnよりなる容器外端子
1 Substrate 2 Conductive thin film 3 Wiring 4 Photoresist 5 Element electrode 6 Element electrode 7 Insulating layer 8 Wiring 9 Electron emitting portion forming conductive thin film 001 Substrate 002 Element electrode 003 Element electrode 004 Conductive thin film 005 Electron emitting portion 72 X direction wiring 73 Y Directional wiring 21 Step forming portion 31 Electron source substrate 71 Electron source substrate 74 Surface conduction electron-emitting device 75 Connection 81 Rear plate 82 Support frame 83 Glass substrate 84 Fluorescent film 85 Metal back 86 Face plate 88 Envelope 91 Black member 92 Fluorescent Body 101 Display panel 102 Scanning circuit 103 Control circuit 104 Shift register 105 Line memory 106 Synchronous signal separation circuit 107 Modulation signal generator Vx, Va DC voltage source 110 Electron source substrate 111 Electron emission element 112 Dx1 to Dx10 are the electron emission elements Common wiring for wiring 120 Opening 122 for head electrode 121 electrons pass through Dox1, Dox2, G1 is connected to the vessel terminals 123 grid electrodes 120 made of · · · Doxm, G
2, ... Gn external terminal made of Gn

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 H01J 1/316 H01J 29/04 H01J 31/12 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01J 9/02 H01J 1/316 H01J 29/04 H01J 31/12

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電子放出部を有する導電薄膜と一対の素
子電極を備える複数の電子放出素子がマトリクス状に配
列され、該電子放出素子を駆動するために前記素子電極
と接続された複数の配線と複数の配線が絶縁層を介
して交差して形成されてなる電子源基板の製造方法にお
いて、基板上に薄膜を全面に形成した後、前記薄膜上に前記複
数の下配線を形成する工程と、 前記薄膜をパターニングして、前記一対の素子電極のう
ちの一方を構成する素子電極と、前記下配線の下地とし
て存在し、かつ前記一方の素子電極と対向する部位で前
記下配線から一部が突出するように、前記一対の素子電
極のうちの他方を構成する、下配線の方向に 共通の素子
電極を形成する工程と を含む電子源基板の製造方法。
1. A plurality of electron-emitting devices each having a conductive thin film having an electron-emitting portion and a pair of device electrodes are arranged in a matrix, and a plurality of lower electrodes connected to the device electrodes for driving the electron-emitting devices. Wiring and multiple upper wirings are separated by an insulating layer
In the method of manufacturing an electron source substrate formed by intersecting with each other , a thin film is formed on the entire surface of the substrate, and then the composite film is formed on the thin film.
A plurality of lower wirings, and patterning the thin film to form a pair of device electrodes.
The element electrode that constitutes one of the
Exist at the front and at the part facing the one element electrode.
The pair of device electrodes should be arranged so that a part of them protrudes from the wiring below.
On the other hand the forming step and, a method for manufacturing including electronic source substrate to form a common element electrode in the direction of the lower wire of the electrode.
【請求項2】 前記配線と配線をスクリーン印刷に
よって塗布し焼成して形成することを特徴とする請求項
に記載の電子源基板の製造方法。
2. The lower wiring and the upper wiring are formed by coating and baking by screen printing.
1. The method for manufacturing the electron source substrate according to 1 .
【請求項3】 請求項1または2に記載の製造方法によ
って電子源基板を製造する工程を含む画像形成装置の製
造方法。
3. A method of manufacturing an image forming apparatus, comprising a step of manufacturing an electron source substrate by the manufacturing method according to claim 1 .
JP10517096A 1996-04-25 1996-04-25 Method of manufacturing electron source substrate and method of manufacturing image forming apparatus Expired - Fee Related JP3472033B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10517096A JP3472033B2 (en) 1996-04-25 1996-04-25 Method of manufacturing electron source substrate and method of manufacturing image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10517096A JP3472033B2 (en) 1996-04-25 1996-04-25 Method of manufacturing electron source substrate and method of manufacturing image forming apparatus

Publications (2)

Publication Number Publication Date
JPH09293469A JPH09293469A (en) 1997-11-11
JP3472033B2 true JP3472033B2 (en) 2003-12-02

Family

ID=14400217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10517096A Expired - Fee Related JP3472033B2 (en) 1996-04-25 1996-04-25 Method of manufacturing electron source substrate and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP3472033B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320387B2 (en) * 1998-09-07 2002-09-03 キヤノン株式会社 Apparatus and method for manufacturing electron source

Also Published As

Publication number Publication date
JPH09293469A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
EP0836213B1 (en) Image-forming apparatus
JPH1154027A (en) Electron source and manufacture of image forming device
JP2001319564A (en) Substrate for forming electron source, electron source and picture display device using this substrate
JP2001319561A (en) Electron source and picture display device
JPH09245649A (en) Manufacture of flat-panel for display, flat-panel display panel and flat-panel image forming device
JP3472033B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3402891B2 (en) Electron source and display panel
JP3323750B2 (en) Electron emitting element, electron source including the same, and image forming apparatus
JP3428806B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP2000021305A (en) Manufacture of image display device
JP3524278B2 (en) Image forming device
JPH09223457A (en) Electron source substrate, manufacture thereof, and image forming device
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH08167394A (en) Image forming device and its manufacture
JP3135801B2 (en) Method of manufacturing image forming apparatus
JPH09277586A (en) Electron source, image forming device and manufacture thereof
JPH11250804A (en) Manufacture of image forming device
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JPH09244545A (en) Method and device for fixing display panel in planar image forming device
JP3423527B2 (en) Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus
JP2884482B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH09219163A (en) Wiring forming method, matrix wiring formed by the method, manufacture of electron source, electron source and image forming device
JPH09199008A (en) Electron source and manufacture thereof, display panel and image forming device
JPH1039788A (en) Electronic original board and picture display device
JPH09330676A (en) Electron emitting element, electron source, and image forming device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100912

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees