JP3428806B2 - Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus - Google Patents

Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus

Info

Publication number
JP3428806B2
JP3428806B2 JP06900396A JP6900396A JP3428806B2 JP 3428806 B2 JP3428806 B2 JP 3428806B2 JP 06900396 A JP06900396 A JP 06900396A JP 6900396 A JP6900396 A JP 6900396A JP 3428806 B2 JP3428806 B2 JP 3428806B2
Authority
JP
Japan
Prior art keywords
electron
emitting device
voltage
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06900396A
Other languages
Japanese (ja)
Other versions
JPH09245623A (en
Inventor
和也 重岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP06900396A priority Critical patent/JP3428806B2/en
Publication of JPH09245623A publication Critical patent/JPH09245623A/en
Application granted granted Critical
Publication of JP3428806B2 publication Critical patent/JP3428806B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、表面伝導型電子放
出素子、電子源基板、および画像形成装置の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction electron-emitting device, an electron source substrate, and a method for manufacturing an image forming apparatus.

【0002】[0002]

【従来の技術】従来より電子放出素子には大別して熱電
子放出素子と冷陰極電子放出素子を用いた2種類のもの
が知られている。冷陰極電子放出素子には電界放出型
(以下、「FE型」という)、金属/絶縁層/金属型
(以下、「MIM型」という)や表面伝導型電子放出素
子等がある。FE型の例としては「W.P.Dyke&
W.W.Doran、“Field Emissio
n”,Advance inElectron Phy
sics,8,89(1956)」あるいはC.A.S
pindt“Physical Properties
of thin−film field emiss
ion cathodes with molybde
nium cones”,J.Appl.Phys.,
47, 5248(1976)等に開示されたものが知
られている。MIM型ではC.A.Mead,“Ope
ration of Tunnel−Emission
Devices”,J.Appl.Phys.,3
2,646(1961)等に開示されたものが知られて
いる。表面伝導型電子放出素子は、基板上に形成された
小面積の薄膜に膜面に平行に電流を流すことにより、電
子放出が生ずる。この表面伝導型電子放出素子として
は、前記エリンソン等によるSnO2 薄膜を用いたも
の、Au薄膜によるもの(G.Dittmer:Thi
n Solid Films,9,317(197
2))、In23 /SnO2 薄膜によるもの(M.H
artwell and C.G.Fonstad:I
EEE Trans.ED Conf.,519(19
75))、カーボン薄膜によるもの(荒木久 他:真
空、第26巻、第1号、22頁(1983)」)等が報
告されている。
2. Description of the Related Art Conventionally, there are known two types of electron-emitting devices, which are roughly classified into a thermoelectron-emitting device and a cold cathode electron-emitting device. Cold cathode electron emission devices include field emission type (hereinafter referred to as “FE type”), metal / insulating layer / metal type (hereinafter referred to as “MIM type”), surface conduction type electron emission devices, and the like. An example of the FE type is "WP Dyke &
W. W. Doran, "Field Emissio"
n ”, Advance in Electron Phy
sics, 8, 89 (1956) "or C.I. A. S
pindt "Physical Properties"
of thin-film field emiss
ion cathodes with mollybde
nium cones ”, J. Appl. Phys.,
47, 5248 (1976) and the like are known. For the MIM type, C.I. A. Mead, “Ope
relation of Tunnel-Emission
Devices ", J. Appl. Phys., 3
2, 646 (1961) and the like are known. In the surface conduction electron-emitting device, electrons are emitted by passing a current through a thin film of a small area formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, one using a SnO 2 thin film by the above-mentioned Erinson, one using an Au thin film (G. Dittmer: Thi
n Solid Films, 9, 317 (197)
2)), by In 2 O 3 / SnO 2 thin film (MH
artwell and C.I. G. Fonstad: I
EEE Trans. ED Conf. , 519 (19
75)), a carbon thin film (Hiraki Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983))) and the like.

【0003】これらの表面伝導型電子放出素子の典型的
な例として前述のM.ハートウェルの素子構成を図12
に模式的に示す。同図において1は基板である。4は導
電性薄膜で、H型形状のパターンにスパッタで形成され
た金属酸化物薄膜等からなり、後述の通電フォーミング
と呼ばれる通電処理により電子放出部5が形成される。
尚、図中の素子電極間隔L1は0.5〜1mm、W’は
0.1mmで設定されている。
As a typical example of these surface conduction electron-emitting devices, the above-mentioned M. Figure 12 shows the Hartwell device configuration.
Is schematically shown in. In the figure, 1 is a substrate. Reference numeral 4 denotes a conductive thin film, which is composed of a metal oxide thin film or the like formed by sputtering in an H-shaped pattern, and the electron emission portion 5 is formed by an energization process called energization forming described later.
The element electrode spacing L1 in the figure is set to 0.5 to 1 mm, and W'is set to 0.1 mm.

【0004】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜4を予め通電
フォーミングと呼ばれる通電処理することによって電子
放出部5を形成するのが一般的であった。即ち、通電フ
ォーミングとは、導電性薄膜4両端に直流電圧あるいは
非常にゆっくりとした昇電圧を印加通電し、導電性薄膜
を局所的に破壊、変形もしくは変質せしめ、電気的に高
抵抗な状態にした電子放出部5を形成することである。
尚、電子放出部5では、導電性薄膜4の一部に亀裂が発
生しその亀裂付近から電子放出が行われる。前記通電フ
ォーミング処理をした表面伝導型電子放出素子は、上述
導電性薄膜4に電圧を印加し、素子に電流を流すことに
より上述の電子放出部5より電子を放出せしめるもので
ある。
Conventionally, in these surface conduction electron-emitting devices, it is general that the electron-emitting portion 5 is formed by subjecting the conductive thin film 4 to an energization process called energization forming in advance before the electron emission. It was That is, the energization forming means that a direct current voltage or a very slow rising voltage is applied to both ends of the electroconductive thin film 4 to energize the electroconductive thin film to locally break, deform or alter the electroconductive thin film to a high electrical resistance state. That is, the electron emitting portion 5 is formed.
In the electron emitting portion 5, a crack is generated in a part of the conductive thin film 4, and electrons are emitted from the vicinity of the crack. In the surface conduction electron-emitting device that has been subjected to the energization forming process, a voltage is applied to the conductive thin film 4 and a current is passed through the device so that electrons are emitted from the electron-emitting portion 5.

【0005】[0005]

【発明が解決しようとする課題】上述の表面伝導型放出
素子は構造が単純で製造も容易であることから、大面積
にわたって多数素子を配列形成できる利点がある。そこ
でこの特徴を活かした荷電ビーム源、表示装置等の応用
研究がなされている。多数の表面伝導型放出素子を配列
形成した例としては、後述する様に梯型配置と呼ぶ並列
に表面伝導型電子放出素子を配列し、個々の素子の両端
を配線(共通配線とも呼ぶ)で、それぞれ結線した行を
多数行配列した電子源があげられる(例えば、特開昭6
4−031332、特開平1−283749,2−25
7552等)。また、特に表示装置等の画像形成装置に
おいては、近年、液晶を用いた平板型表示装置がCRT
に替わって普及してきたが、自発光型でないためバック
ライトを持たなければならない等の問題点があり、自発
光型の表示装置の開発が望まれてきた。自発光型表示装
置としては表面伝導型放出素子を多数配置した電子源と
電子源より放出された電子によって、可視光を発光せし
める蛍光体とを組み合わせた表示装置である画像形成装
置があげられる(例えばUSP5066883)。
Since the surface conduction electron-emitting device described above has a simple structure and is easy to manufacture, there is an advantage that a large number of devices can be arrayed over a large area. Therefore, applied research on charged beam sources, display devices, and the like, which make use of this feature, has been conducted. As an example in which a large number of surface conduction electron-emitting devices are formed in an array, as will be described later, surface conduction electron-emission devices are arranged in parallel called a ladder arrangement, and both ends of each device are wired (also called common wiring). , An electron source in which a large number of connected lines are arranged (see, for example, Japanese Patent Laid-Open No. Sho 6-66).
4-031332, JP-A-1-283749, 2-25
7552). Further, in particular, in image forming apparatuses such as display devices, in recent years, flat panel display devices using liquid crystal have been used in CRTs.
However, since it is not a self-luminous type, there is a problem that it is necessary to have a backlight, etc. Therefore, development of a self-luminous display device has been desired. An example of the self-luminous display device is an image forming device which is a display device in which a plurality of surface conduction electron-emitting devices are arranged and a phosphor that emits visible light by electrons emitted from the electron source is combined. For example, USP 5066883).

【0006】これら表面伝導型電子放出素子を用いたデ
ィスプレイのリアパネルは、薄膜プロセスを用いて作製
されていたが、薄膜プロセスでは大面積化にあたり、工
程数が多くコストが非常にかかってしまっていた。
The rear panel of a display using these surface conduction electron-emitting devices was manufactured by using a thin film process, but in the thin film process, the number of steps was large and the cost was very high due to the large area. .

【0007】一方、スクリーン印刷等の印刷プロセス
を、電子源基板の作製に用いることが試みられている
が、素子電極は、電子放出素子に均一に電圧をかけるた
め、電極のエッジ部がなめらかで、膜厚が均一であるこ
とが好ましい。しかし、スクリーン等の印刷では電極の
エッジ部がなめらかでなかったり、また膜質がポーラス
で、素子を液体の状態で塗布すると電極に吸われてしま
い、素子特性のばらつきが大きくなる場合があり、この
製造方法を用いた表面伝導型電子放出素子を用いたディ
スプレイでは、製造歩留まりが低い場合があった。
On the other hand, it has been attempted to use a printing process such as screen printing to prepare an electron source substrate. However, since the device electrodes apply a uniform voltage to the electron-emitting devices, the edges of the electrodes are smooth. It is preferable that the film thickness is uniform. However, when printing on a screen, etc., the edges of the electrodes may not be smooth, or if the film quality is porous and the device is applied in a liquid state, it may be absorbed by the electrodes, resulting in large variations in device characteristics. A display using a surface conduction electron-emitting device using the manufacturing method may have a low manufacturing yield.

【0008】本発明の目的は、この従来技術の問題点に
鑑み、印刷法により上記問題点を解決する素子電極を形
成しうる電子源基板の製造方法を提供することにある。
In view of the problems of the prior art, it is an object of the present invention to provide a method of manufacturing an electron source substrate capable of forming a device electrode which solves the above problems by a printing method.

【0009】[0009]

【課題を解決するための手段】この目的を達成するた
め、本発明では、絶縁基板上において、少なくとも一対
の素子電極と、この素子電極間に設けられた、電子放出
部を含む薄膜とで構成される表面伝導型電子放出素子を
製造する方法、ならびにこの方法を用いた電子源基板お
よび画像形成装置の製造方法において、素子電極の形成
工程は、前記絶縁基板上に、印刷法により、素子電極の
材料で表面がポーラスな素子電極パターンを形成する工
程と、素子電極パターンを形成した前記絶縁基板に疎水
処理を施す工程と、前記疎水処理を施した後、金属含有
溶液を素子電極パターンに塗布し焼成する工程とを有す
ることを特徴とする。
To achieve this object, the present invention comprises at least a pair of device electrodes on an insulating substrate and a thin film provided between the device electrodes and including an electron emitting portion. In the method of manufacturing a surface conduction electron-emitting device, and the method of manufacturing an electron source substrate and an image forming apparatus using this method, the step of forming the element electrode is performed by printing the element electrode on the insulating substrate. The step of forming a device electrode pattern having a porous surface with the above material, the step of subjecting the insulating substrate on which the element electrode pattern is formed to a hydrophobic treatment, and the step of applying the hydrophobic treatment, and then applying a metal-containing solution to the element electrode pattern . And firing.

【0010】すなわち、まず、スクリーン印刷法、また
はオフセット印刷法で素子電極を基板上に形成する。こ
れらの印刷方法で形成した電極は、エッジ部がなめらか
でなかったり、表面がポーラスで素子形成工程の有機溶
剤を吸い込んでしまう場合がある。そこで次に、この基
板にディッピング法などを用いて疎水処理剤を塗布し、
SiO2 面等であるギャップ部を疎水面にする。そし
て、この基板にディッピング法、インクジェット法等を
用い、金属含有溶液を塗布する。すると疎水面上を金属
含有溶液がはじき、素子電極上に液滴が付与される。こ
の基板を焼成するとエッジ部がなめらかで、ポーラスで
ない、吸い込みの少ない素子電極膜を形成することがで
きる。
That is, first, element electrodes are formed on a substrate by a screen printing method or an offset printing method. In the electrodes formed by these printing methods, the edges may not be smooth, or the surface may be porous, and the organic solvent in the element forming step may be sucked. Therefore, next, a hydrophobic treatment agent is applied to this substrate using a dipping method or the like,
The gap portion such as the SiO 2 surface is made a hydrophobic surface. Then, a metal-containing solution is applied to this substrate by using a dipping method, an inkjet method, or the like. Then, the metal-containing solution is repelled on the hydrophobic surface, and droplets are provided on the device electrodes. When this substrate is fired, it is possible to form a device electrode film which has a smooth edge portion, is not porous, and has less suction.

【0011】これにより、この製造方法による素子電極
では、素子特性のばらつきを減少させることができる。
さらに、この製造方法では、フォトリソプロセスを使わ
ず、印刷法で電極を形成した後、セルフアライメントで
金属含有溶液を付与するため、製造コストも低い。
As a result, in the device electrode manufactured by this manufacturing method, it is possible to reduce variations in device characteristics.
Furthermore, in this manufacturing method, the metal-containing solution is applied by self-alignment after the electrodes are formed by the printing method without using the photolithography process, so the manufacturing cost is low.

【0012】[0012]

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0013】まず、平面型表面伝導型電子放出素子につ
いて説明する。図2は、本発明の一実施形態における平
面型表面伝導型電子放出素子の構成を示す模式図であ
り、図2(a)は平面図、図2(b)は断面図である。
図2において1は基板、2と3は素子電極、4は導電性
薄膜、5は電子放出部である。
First, the planar surface conduction electron-emitting device will be described. 2A and 2B are schematic diagrams showing the configuration of a flat surface conduction electron-emitting device according to an embodiment of the present invention, FIG. 2A being a plan view and FIG. 2B being a cross-sectional view.
In FIG. 2, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive thin film, and 5 is an electron emitting portion.

【0014】基板1としては、石英ガラス、Na等の不
純物含有量を低減させたガラス、青板ガラス、スパッタ
法等によりSiO2 を堆積させたガラス基板及びアルミ
ナ等のセラミックス基板等を用いることができる。
As the substrate 1, quartz glass, glass having a reduced content of impurities such as Na, soda lime glass, a glass substrate having SiO 2 deposited by a sputtering method, a ceramics substrate such as alumina, and the like can be used. .

【0015】対向する素子電極2、3の材料としては、
一般的な導電材料を用いることができ、Ni,Cr,A
u,Mo,W,Pt,Ti,Al,Cu,Pd等の金属
或いは合金及びPd,As,Ag,Au,RuO2 ,P
d−Ag等の金属或は金属酸化物とガラス等から構成さ
れる印刷導体、In23 −SnO2 等の透明導電体及
びポリシリコン等の半導体導体材料等から選択すること
ができる。
The material of the opposing device electrodes 2 and 3 is as follows:
Common conductive materials can be used, such as Ni, Cr, A
Metals or alloys such as u, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, As, Ag, Au, RuO 2 , P
It can be selected from a printed conductor composed of a metal such as d-Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon.

【0016】素子電極間隔L1、素子電極長さW2、導
電性薄膜4の形状等は、応用される形態等を考慮して、
設計される。素子電極間隔L1は、好ましくは数千オン
グストロームから数百マイクロメートルの範囲であり、
より好ましくは素子電極間に印加する電圧等を考慮して
1マイクロメートルから100マイクロメートルの範囲
である。素子電極長さW2は、電極の抵抗値、電子放出
特性を考慮して、数マイクロメートルから数百マイクロ
メートルの範囲である。素子電極2、3の膜厚dは、1
00オングストロームから1マイクロメートルの範囲で
ある。尚、図2に示した構成だけでなく、基板1上に、
導電性薄膜4、対向する素子電極2、3の順に積層した
構成とすることもできる。
The element electrode interval L1, the element electrode length W2, the shape of the conductive thin film 4 and the like are determined in consideration of the applied form.
Designed. The device electrode spacing L1 is preferably in the range of several thousand angstroms to several hundreds of micrometers,
More preferably, it is in the range of 1 μm to 100 μm in consideration of the voltage applied between the device electrodes. The device electrode length W2 is in the range of several micrometers to several hundred micrometers in consideration of the resistance value of the electrode and electron emission characteristics. The film thickness d of the device electrodes 2 and 3 is 1
The range is from 00 angstroms to 1 micrometer. In addition to the configuration shown in FIG.
Alternatively, the conductive thin film 4 and the opposing device electrodes 2 and 3 may be laminated in this order.

【0017】導電性薄膜4には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は素子電極2、3へのステップカバ
レージ、素子電極2、3間の抵抗値および後述するフォ
ーミング条件等を考慮して適宜設定されるが、通常は数
オングストロームないし数千オングストロームの範囲と
するのが好ましく、より好ましくは10オングストロー
ムないし500オングストロームの範囲とするのが良
い。その抵抗値は、RS が10の2乗ないし10の7乗
Ωの値である。なおRS は、厚さがt、幅がwで長さが
lの薄膜の抵抗Rを、R=RS (l/w)とおいたとき
に現れる値で、薄膜材料の抵抗率をρとするとRS =ρ
/tで表される。ここでは、フォーミング処理について
通電処理を例に挙げて説明するが、フォーミング処理は
これに限られるものではなく、膜に亀裂を生じさせて高
抵抗状態を形成する方法であればいかなる方法でも良
い。
For the conductive thin film 4, it is preferable to use a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the device electrodes 2 and 3, the resistance value between the device electrodes 2 and 3 and the forming conditions described later, but usually it is in the range of several angstroms to several thousand angstroms. Is more preferable, and more preferably in the range of 10 angstroms to 500 angstroms. The resistance value is such that R S is 10 2 to 10 7 Ω. Note that R S is a value that appears when the resistance R of a thin film having a thickness of t, a width of w and a length of 1 is R = R S (l / w), and the resistivity of the thin film material is ρ. Then R S = ρ
It is represented by / t. Here, the forming process will be described by taking an energization process as an example, but the forming process is not limited to this, and any method may be used as long as it is a method of forming a crack in a film to form a high resistance state.

【0018】導電性薄膜4を構成する材料は、Pd、P
t、Ru、Ag、Au、Ti、In、Cu、Cr、F
e、Zn、Sn、Ta、W、Pb等の金属、PdO、S
nO2、In23 、PbO、Sb23 等の酸化物、
HfB2 、ZrB2 、LaB6、CeB6 、YB4 、G
dB4 等の硼化物、TiC、ZrC、HfC、TaC、
SiC、WC等の炭化物、TiN、ZrN、HfN等の
窒化物、Si、Ge等の半導体、カーボン等の中から適
宜選択される。
The materials forming the conductive thin film 4 are Pd and P.
t, Ru, Ag, Au, Ti, In, Cu, Cr, F
e, Zn, Sn, Ta, W, Pb and other metals, PdO, S
oxides such as nO 2 , In 2 O 3 , PbO and Sb 2 O 3 ;
HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , G
Borides such as dB 4 , TiC, ZrC, HfC, TaC,
It is appropriately selected from carbides such as SiC and WC, nitrides such as TiN, ZrN and HfN, semiconductors such as Si and Ge, and carbon.

【0019】ここで述べる微粒子膜とは複数の微粒子が
集合した膜であり、その微細構造は、微粒子が個々に分
散配置した状態あるいは微粒子が互いに隣接、あるいは
重なり合った状態(いくつかの微粒子が集合し、全体と
して島状構造を形成している場合も含む)をとってい
る。微粒子の粒径は、数オングストロームないし1μm
の範囲、好ましくは10オングストロームないし200
オングストロームの範囲である。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure has a state in which the fine particles are individually dispersed and arranged, or a state in which the fine particles are adjacent to each other or overlap each other (some fine particles are aggregated). However, it also includes the case where an island-shaped structure is formed as a whole). The particle size of the fine particles is several angstroms or 1 μm
Range, preferably 10 Angstroms to 200
It is in the Angstrom range.

【0020】電子放出部5は、導電性薄膜4の一部に形
成された高抵抗の亀裂により構成され、導電性薄膜4の
膜厚、膜質、材料および後述する通電フォーミング等の
手法等に依存したものとなる。電子放出部5の内部に
は、1000オングストローム以下の粒径の導電性微粒
子を含む場合もある。この導電性微粒子は、導電性薄膜
4を構成する材料の元素の一部、あるいは全ての元素を
含有するものとなる。電子放出部5およびその近傍の導
電性薄膜4には、炭素あるいは炭素化合物を含む場合も
ある。
The electron emitting portion 5 is composed of a crack having a high resistance formed in a part of the conductive thin film 4, and depends on the film thickness, film quality, material of the conductive thin film 4 and a method such as energization forming described later. It will be what you did. The inside of the electron emitting portion 5 may contain conductive fine particles having a particle diameter of 1000 angstroms or less. The conductive fine particles contain some or all of the elements of the material forming the conductive thin film 4. The electron emitting portion 5 and the conductive thin film 4 in the vicinity thereof may contain carbon or a carbon compound.

【0021】以下、図1および図3を参照しながら製造
方法の一例について説明する。図1および図3において
も、図2に示した部位と同じ部位には図2に付した符号
と同一の符号を付している。
An example of the manufacturing method will be described below with reference to FIGS. 1 and 3, the same parts as those shown in FIG. 2 are designated by the same reference numerals as those shown in FIG.

【0022】基板1を洗剤、純水、有機溶剤等を用い
て十分に洗浄し、スクリーン印刷法、オフセット印刷法
等を用いて対向する素子電極を形成する(図1
(a))。この時の電極は、エッジ部がなめらかでない
ことがあり、また、表面がポーラスで後の素子形成工程
の有機金属溶液を吸い込んでしまうことがある。
The substrate 1 is thoroughly washed with a detergent, pure water, an organic solvent or the like, and opposing element electrodes are formed by a screen printing method, an offset printing method or the like (FIG. 1).
(A)). The electrode at this time may not have a smooth edge portion, and the surface may be porous, and the organometallic solution in the subsequent element forming step may be sucked.

【0023】次にこの基板1にシランカップリング剤等
の疎水処理剤を、ディッピング法、スピンナー法等でマ
スク等を用いて、素子電極以外に塗布した後焼成し、基
板1のガラス表面を疎水面にする(図1(b))。
Next, a hydrophobic treatment agent such as a silane coupling agent is applied to the substrate 1 by a dipping method, a spinner method or the like using a mask or the like except for the element electrodes and then baked to make the glass surface of the substrate 1 hydrophobic. Face (FIG. 1 (b)).

【0024】そしてこの基板にディッピング法、インク
ジェット法等を用いて有機金属含有溶液を塗布する。す
るとこの溶液はガラス基板上をはじき、電極上のみに付
与される。この後、焼成する(図1(c))。焼成後に
はギャップ間の距離を変えることなく、エッジ部がなめ
らかで、表面がポーラスでない素子電極を形成すること
ができる。
Then, an organic metal-containing solution is applied to this substrate by a dipping method, an ink jet method or the like. Then, this solution is repelled on the glass substrate and applied only on the electrodes. After that, firing is performed (FIG. 1C). After firing, it is possible to form a device electrode having a smooth edge and a non-porous surface without changing the distance between the gaps.

【0025】素子電極2、3を設けた基板1に、有機
金属溶液を塗布して、有機金属薄膜を形成する。有機金
属溶液には、前述の導電性薄膜4の材料の金属を主元素
とする有機金属化合物の溶液を用いることができる。有
機金属薄膜を加熱焼成処理し、リフトオフ、エッチング
等によりパターニングし、導電性薄膜4を形成する(図
3(b))。ここでは、有機金属溶液の塗布法を挙げて
説明したが、導電性薄膜4の形成法はこれに限られるも
のでなく、真空蒸着法、スパッタ法、化学的気相堆積
法、分散塗布法、ディッピング法、スピンナー法、イン
クジェット法等を用いることもできる。
An organic metal solution is applied to the substrate 1 provided with the device electrodes 2 and 3 to form an organic metal thin film. As the organic metal solution, a solution of an organic metal compound containing a metal of the material of the conductive thin film 4 as a main element can be used. The organic metal thin film is heat-fired and patterned by lift-off, etching or the like to form the conductive thin film 4 (FIG. 3B). Although the method of applying the organic metal solution has been described here, the method of forming the conductive thin film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, A dipping method, a spinner method, an inkjet method or the like can also be used.

【0026】つづいて、フォーミング処理を施す。こ
のフォーミング処理方法の一例として通電処理による方
法を説明する。素子電極2、3間に、不図示の電源を用
いて、通電を行うと、導電性薄膜4の部位に、構造の変
化した電子放出部5が形成される(図3(c))。通電
フォーミングによれば導電性薄膜4に局所的に破壊、変
形もしくは変質等の構造変化した部位が形成される。該
部位が電子放出部5となる。通電フォーミングの電圧波
形の例を図5に示す。
Subsequently, a forming process is performed. As an example of this forming processing method, a method based on energization processing will be described. When electricity is applied between the device electrodes 2 and 3 by using a power source (not shown), the electron emitting portion 5 having a changed structure is formed at the site of the conductive thin film 4 (FIG. 3C). According to the energization forming, a site having a structural change such as local destruction, deformation or alteration is formed in the conductive thin film 4. This portion becomes the electron emitting portion 5. An example of the voltage waveform of energization forming is shown in FIG.

【0027】電圧波形は、パルス波形が、好ましい。こ
れにはパルス波高値を定電圧としたパルスを連続的に印
加する図5(a)に示した手法とパルス波高値を増加さ
せながら、電圧パルスを印加する図5(b)に示した手
法とがある。
The voltage waveform is preferably a pulse waveform. For this, the method shown in FIG. 5 (a) in which a pulse whose peak value is a constant voltage is continuously applied and the method shown in FIG. 5 (b) in which a voltage pulse is applied while increasing the pulse peak value are used. There is.

【0028】図5(a)におけるT1およびT2は電圧
波形のパルス幅とパルス間隔である。通常T1は1マイ
クロ秒〜10ミリ秒、T2は10マイクロ秒〜100ミ
リ秒の範囲で設定される。三角波の波高値(通電フォー
ミング時のピーク電圧)は、表面伝導型電子放出素子の
形態に応じて適宜選択される。このような条件のもと、
例えば、数秒から数十分間電圧を印加する。パルス波形
は三角波に限定されるものではなく、矩形波など所望の
波形を採用することができる。
In FIG. 5A, T1 and T2 are the pulse width and pulse interval of the voltage waveform. Normally, T1 is set in the range of 1 microsecond to 10 milliseconds, and T2 is set in the range of 10 microseconds to 100 milliseconds. The peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device. Under these conditions,
For example, the voltage is applied for several seconds to several tens of minutes. The pulse waveform is not limited to the triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【0029】図5(b)におけるT1およびT2は、図
5(a)に示したのと同様とすることができる。三角波
の波高値(通電フォーミング時のピーク電圧)は、例え
ば0.1Vステップ程度ずつ増加させることができる。
T1 and T2 in FIG. 5 (b) can be the same as those shown in FIG. 5 (a). The peak value of the triangular wave (peak voltage during energization forming) can be increased by, for example, about 0.1 V step.

【0030】通電フォーミング処理の終了は、パルス間
隔T2中に、導電性薄膜4を局所的に破壊、変形しない
程度の電圧を印加し、電流を測定して検知することがで
きる。例えば0.1V程度の電圧印加により流れる素子
電流を測定し、抵抗値を求めて、1Mオーム以上の抵抗
を示した時に通電フォーミング終了させる。
The end of the energization forming process can be detected by applying a voltage that does not locally break or deform the conductive thin film 4 during the pulse interval T2 and measure the current. For example, the device current flowing by applying a voltage of about 0.1 V is measured, the resistance value is obtained, and the energization forming is terminated when the resistance of 1 M ohm or more is shown.

【0031】フォーミングを終えた素子には活性化処
理を施すのが好ましい。活性化処理を施すことにより、
素子電流Ifと放出電流Ieが著しく変化する。活性化
処理は、例えば有機物質のガスを含有する雰囲気下で、
通電フォーミング同様に、パルスの印加を繰り返すこと
で行うことができる。この雰囲気は、例えば油拡散ポン
プやロータリーポンプなどを用いて真空容器内を排気し
た場合に雰囲気内に残留する有機ガスを利用して形成す
ることができる他、イオンポンプ等により一旦十分に排
気した真空中に適当な有機物質のガスを導入することに
よっても得られる。このときの好ましい有機物質のガス
圧は、前述の応用の形態、真空容器の形状や、有機物質
の種類等により異なるため場合に応じ適宜設定される。
適当な有機物質としては、アルカン、アルケン、アルキ
ンの脂肪族炭化水素類、芳香族炭化水素類、アルコール
類、アルデヒド類、ケトン類、アミン類、フェノール、
カルボン酸、スルホン酸等の有機酸類等を挙げることが
でき、具体的にはメタン、エタン、プロパン等Cn
2n+2で表される飽和炭化水素、エチレン、プロピレン等
n2n等の組成式で表される不飽和炭化水素、ベンゼ
ン、トルエン、メタノール、エタノール、ホルムアルデ
ヒド、アセトアルデヒド、アセトン、メチルエチルケト
ン、メチルアミン、エチルアミン、フェノール、蟻酸、
酢酸、プロピオン酸等が使用できる。この処理により雰
囲気中に存在する有機物質から炭素あるいは炭素化合物
が素子上に堆積し、素子電流If、放出電流Ieが著し
く変化する。活性化工程の終了判定は、素子電流Ifと
放出電流Ieを測定しながら行う。なおパルス幅、パル
ス間隔、パルス波高値等は適宜設定される。
It is preferable that an activation treatment is applied to the element which has finished forming. By applying the activation process,
The device current If and the emission current Ie change remarkably. The activation treatment is performed, for example, in an atmosphere containing a gas of an organic substance,
Similar to the energization forming, it can be performed by repeating the application of the pulse. This atmosphere can be formed by utilizing the organic gas remaining in the atmosphere when the inside of the vacuum container is evacuated by using, for example, an oil diffusion pump or a rotary pump, and is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of a suitable organic substance into a vacuum. The preferable gas pressure of the organic substance at this time is different depending on the form of application, the shape of the vacuum container, the type of the organic substance, and the like, and is appropriately set depending on the case.
Suitable organic substances include alkanes, alkenes, alkyne aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols,
Examples thereof include organic acids such as carboxylic acid and sulfonic acid. Specifically, methane, ethane, propane and the like C n H
Saturated hydrocarbon represented by 2n + 2, unsaturated hydrocarbons represented by the composition formula and propylene such as C n H 2n, benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methyl amine , Ethylamine, phenol, formic acid,
Acetic acid, propionic acid, etc. can be used. By this treatment, carbon or a carbon compound is deposited on the element from the organic substance existing in the atmosphere, and the element current If and the emission current Ie are significantly changed. The termination of the activation process is determined while measuring the device current If and the emission current Ie. The pulse width, pulse interval, pulse crest value, etc. are set appropriately.

【0032】炭素あるいは炭素化合物としては、HOP
G(Highly Oriented Pyrolytic Graphite)、PG(Py
rolytic Graphite)、GC(Glassy Carbon )等のグラ
ファイトが挙げられる。(HOPGはほぼ完全な結晶構
造をもつグラファイト、PGは結晶粒が200Å程度で
結晶構造がやや乱れたグラファイト、GCは結晶粒が2
0Å程度で結晶構造の乱れがさらに大きくなったものを
指す。)や、非晶質カーボン(アモルファスカーボン及
びアモルファスカーボンと前記グラファイトの微結晶の
混合物を含むカーボン)であり、その膜厚は、500オ
ングストローム以下にするのが好ましく、300オング
ストローム以下であればより好ましい。
As carbon or carbon compound, HOP
G (Highly Oriented Pyrolytic Graphite), PG (Py
Graphites such as rolytic Graphite) and GC (Glassy Carbon) are included. (HOPG is a graphite with a nearly perfect crystal structure, PG is a graphite with a crystal grain of about 200 Å and the crystal structure is slightly disordered, and GC is a crystal grain with 2 crystal grains.
It means that the disorder of the crystal structure became even larger at about 0Å. ) Or amorphous carbon (amorphous carbon and carbon containing a mixture of amorphous carbon and fine crystals of graphite), and its film thickness is preferably 500 angstroms or less, and more preferably 300 angstroms or less. .

【0033】活性化工程を経て得られた電子放出素子
は、安定化処理を行うことが好ましい。この処理は真空
容器内の有機物質の分圧が、1×10-8Torr以下、
望ましくは1×10-10 Torr以下で行うのが良い。
真空容器内の圧力は、10-6〜10-7torrが好まし
く、特に1×10-8torr以下が好ましい。真空容器
を排気する真空排気装置は、装置から発生するオイルが
素子の特性に影響を与えないように、オイルを使用しな
いものを用いるのが好ましい。具体的には、ソープショ
ンポンプ、イオンポンプ等の真空排気装置を挙げること
ができる。さらに真空容器内を排気するときには、真空
容器全体を加熱して、真空容器内壁や電子放出素子に吸
着した有機物質分子を排気しやすくするのが好ましい。
このときの加熱した状態での真空排気条件は、80〜2
00℃で5時間以上が望ましいが、特にこの条件に限る
ものではなく、真空容器の大きさや形状、電子放出素子
の構成などの諸条件により変化する。なお、上記有機物
質の分圧測定は質量分析装置により質量数が10〜20
0の炭素と水素を主成分とする有機分子の分圧を測定
し、それらの分圧を積算することにより求める。
The electron-emitting device obtained through the activation process is preferably subjected to stabilization treatment. In this treatment, the partial pressure of the organic substance in the vacuum container is 1 × 10 −8 Torr or less,
Desirably, it is performed at 1 × 10 −10 Torr or less.
The pressure in the vacuum container is preferably 10 −6 to 10 −7 torr, and particularly preferably 1 × 10 −8 torr or less. It is preferable to use a vacuum evacuation device that evacuates the vacuum container without using oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum evacuation device such as a sorption pump or an ion pump can be used. Further, when evacuating the inside of the vacuum container, it is preferable to heat the entire vacuum container so that organic substance molecules adsorbed on the inner wall of the vacuum container and the electron-emitting device can be easily exhausted.
The vacuum evacuation condition in the heated state at this time is 80 to 2
It is desirable that the temperature is 00 ° C. for 5 hours or more, but the condition is not particularly limited to this condition, and may vary depending on various conditions such as the size and shape of the vacuum container and the configuration of the electron-emitting device. The partial pressure of the organic substance is measured by a mass spectrometer with a mass number of 10 to 20.
It is obtained by measuring the partial pressure of an organic molecule containing 0 and carbon and hydrogen as main components and integrating the partial pressures.

【0034】安定化工程を経た後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することができる。
It is preferable to maintain the atmosphere at the time of driving after the stabilization step is the atmosphere at the time of completion of the above-mentioned stabilization process, but the present invention is not limited to this, and if the organic substance is sufficiently removed, Even if the degree of vacuum itself is slightly lowered, it is possible to maintain sufficiently stable characteristics.

【0035】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
結果として素子電流If、放出電流Ieが安定する。
By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed,
As a result, the device current If and the emission current Ie are stabilized.

【0036】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動するはしご状配置のものがある。これ
とは別に、電子放出素子をX方向及びY方向に行列状に
複数個配し、同じ行に配された複数の電子放出素子の電
極の一方を、X方向の配線に共通に接続し、同じ列に配
された複数の電子放出素子の電極の他方を、Y方向の配
線に共通に接続するものが挙げられる。このようなもの
は所謂単純マトリクス配置である。まず単純マトリクス
配置について以下に詳述する。
Various arrangements of electron-emitting devices can be adopted. As an example, a large number of electron-emitting devices arranged in parallel are connected at both ends, and a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and in a direction orthogonal to this wiring (referred to as a column direction). There is a ladder-like arrangement in which a control electrode (also referred to as a grid) arranged above the electron-emitting device controls and drives electrons from the electron-emitting device. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. For example, the other of the electrodes of the plurality of electron-emitting devices arranged in the same column is commonly connected to the wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【0037】電子放出素子を複数個マトリクス状に配し
て得られる電子源基板について、図6を用いて説明す
る。図6において、71は電子源基板、73はX方向配
線、72はY方向配線である。74は表面伝導型電子放
出素子の電子放出部である。
An electron source substrate obtained by arranging a plurality of electron-emitting devices in a matrix will be described with reference to FIG. In FIG. 6, 71 is an electron source substrate, 73 is an X-direction wiring, and 72 is a Y-direction wiring. Reference numeral 74 denotes an electron emitting portion of the surface conduction electron-emitting device.

【0038】m本のX方向配線73は、Dox1、Do
x2、・・・ 、Doxmからなり、真空蒸着法、印刷法、
スパッタ法等を用いて形成された導電性金属等で構成す
ることができる。配線の材料、膜厚、幅は、適宜設計さ
れる。Y方向配線72は、Doy1、Doy2、・・・ 、
Doynのn本の配線よりなり、X方向配線73と同様
に形成される。これらm本のX方向配線73とn本のY
方向配線72との間には、不図示の層間絶縁層が設けら
れており、両者を電気的に分離している(m、nは、共
に正の整数)。
The m X-direction wirings 73 are Dox1 and Dox1.
x2, ..., Doxm, vacuum deposition method, printing method,
It can be made of a conductive metal or the like formed by using a sputtering method or the like. The wiring material, film thickness, and width are appropriately designed. The Y-direction wiring 72 includes Doy1, Doy2, ...
It is composed of n Doyn wirings and is formed in the same manner as the X-direction wiring 73. These m X-direction wirings 73 and n Y-wirings
An interlayer insulating layer (not shown) is provided between the directional wiring 72 and the directional wiring 72 to electrically separate the two (m and n are both positive integers).

【0039】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線73を形成した基板71の
全面或は一部に所望の形状で形成され、特にX方向配線
73とY方向配線72の交差部の電位差に耐え得るよう
に膜厚、材料、製法が設定される。X方向配線73とY
方向配線72は、それぞれ外部端子として引き出されて
いる。
The interlayer insulating layer (not shown) is composed of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-direction wiring 73 is formed, and in particular, the film thickness, material, The manufacturing method is set. X-direction wiring 73 and Y
The directional wirings 72 are respectively drawn out as external terminals.

【0040】表面伝導型放出素子74を構成する各対の
電極(不図示)は、m本のX方向配線73と、n本のY
方向配線72と、導電性金属等からなる結線によって電
気的に接続されている。配線72と配線73を構成する
材料、結線を構成する材料及び一対の素子電極を構成す
る材料は、その構成元素の一部あるいは全部が同一であ
っても、またそれぞれ異なってもよい。これら材料は、
例えば前述の素子電極の材料より適宜選択される。素子
電極を構成する材料と配線材料が同一である場合には、
素子電極に接続した配線は素子電極ということもでき
る。
Each pair of electrodes (not shown) forming the surface conduction electron-emitting device 74 has m X-direction wirings 73 and n Y electrodes.
The direction wiring 72 is electrically connected by a wire made of a conductive metal or the like. The material forming the wirings 72 and 73, the material forming the wiring, and the material forming the pair of element electrodes may be the same or different in some or all of the constituent elements. These materials are
For example, it is appropriately selected from the above-mentioned material of the device electrode. If the material forming the device electrodes and the wiring material are the same,
The wiring connected to the device electrode can also be called a device electrode.

【0041】X方向配線73には、X方向に配列した表
面伝導型放出素子の行を選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。一方、Y
方向配線72にはY方向に配列した表面伝導型放出素子
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手段が接続される。各電子放出素子に印加さ
れる駆動電圧は、当該素子に印加される走査信号と変調
信号の差電圧として供給される。
A scanning signal applying means (not shown) for applying a scanning signal for selecting a row of surface conduction electron-emitting devices arranged in the X direction is connected to the X-direction wiring 73. On the other hand, Y
The directional wiring 72 is connected to a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices arranged in the Y direction according to an input signal. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

【0042】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
In the above structure, individual elements can be selected and driven independently by using simple matrix wiring.

【0043】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図7と図8及び
図9を用いて説明する。図7は画像形成装置の表示パネ
ルの一例を示す模式図であり、図8は図7の画像形成装
置に使用される蛍光膜の模式図である。図9はNTSC
方式のテレビ信号に応じて表示を行なうための駆動回路
の一例を示すブロック図である。
An image forming apparatus constructed by using an electron source having such a simple matrix arrangement will be described with reference to FIGS. 7, 8 and 9. 7 is a schematic diagram showing an example of a display panel of the image forming apparatus, and FIG. 8 is a schematic diagram of a fluorescent film used in the image forming apparatus of FIG. Figure 9 shows NTSC
It is a block diagram showing an example of a drive circuit for performing display according to a television signal of the system.

【0044】図7において71は電子放出素子を複数配
した電子源基板、81は電子源基板71を固定したリア
プレート、86はガラス基板83の内面に蛍光膜84と
メタルバック85等が形成されたフェースプレートであ
る。82は、支持枠であり該支持枠82には、リアプレ
ート81、フェースプレート86がフリットガラス等を
用いて接続されている。88は外囲器であり、例えば大
気中あるいは窒素中で400〜500℃の温度範囲で1
0分以上焼成され、封着される。74は、図2における
電子放出部に相当する。72、73は、各表面伝導型電
子放出素子の各対の素子電極と接続されたX方向配線及
びY方向配線である。
In FIG. 7, 71 is an electron source substrate on which a plurality of electron-emitting devices are arranged, 81 is a rear plate to which the electron source substrate 71 is fixed, and 86 is a glass substrate 83 on which a fluorescent film 84, a metal back 85 and the like are formed. It is a face plate. Reference numeral 82 denotes a support frame. The rear plate 81 and the face plate 86 are connected to the support frame 82 by using frit glass or the like. Reference numeral 88 denotes an envelope, for example, 1 in the temperature range of 400 to 500 ° C. in the atmosphere or nitrogen.
It is baked for 0 minutes or more and sealed. 74 corresponds to the electron emitting portion in FIG. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to the pair of device electrodes of each surface conduction electron-emitting device.

【0045】外囲器88は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に電源基板71の強度を補強
する目的で設けられるため、電子源基板71自体で十分
な強度を持つ場合は別体のリアプレート81は不要とす
ることができる。即ち、基板71に直接支持枠82を封
着し、フェースプレート86、支持枠82及び基板71
で外囲器88を構成しても良い。一方、フェースプレー
ト86、リアプレート81間に、スペーサー(耐大気圧
支持部材)とよばれる不図示の支持体を設置することに
より、大気圧に対して十分な強度をもつ外囲器88を構
成することもできる。
The envelope 88 is composed of the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the power supply substrate 71, if the electron source substrate 71 itself has sufficient strength, the separate rear plate 81 can be omitted. That is, the support frame 82 is directly sealed to the substrate 71, and the face plate 86, the support frame 82, and the substrate 71 are attached.
The envelope 88 may be configured with. On the other hand, by installing a support body (not shown) called a spacer (atmospheric pressure resistant support member) between the face plate 86 and the rear plate 81, the envelope 88 having sufficient strength against atmospheric pressure is configured. You can also do it.

【0046】図8は、蛍光膜84を示す模式図である。
蛍光膜84は、モノクロームの場合は蛍光体のみから構
成することができる。カラーの蛍光膜の場合は、蛍光体
の配列によりブラックストライプあるいはブラックマト
リクスなどと呼ばれる黒色部材91と蛍光体92とから
構成することができる。ブラックストライプ、ブラック
マトリクスを設ける目的は、カラー表示の場合、必要と
なる三原色蛍光体の各蛍光体92間の塗り分け部を黒く
することで混色等を目立たなくすることと、外光反射に
よるコントラストの低下を抑制することにある。ブラッ
クストライプの材料としては、通常用いられている黒鉛
を主成分とする材料の他、光の透過及び反射が少ない材
料であれば、これを用いることができる。
FIG. 8 is a schematic view showing the fluorescent film 84.
In the case of monochrome, the fluorescent film 84 can be composed of only a phosphor. In the case of a color phosphor film, it can be composed of a black member 91 called a black stripe or a black matrix depending on the arrangement of the phosphors and a phosphor 92. In the case of color display, the purpose of providing the black stripes and the black matrix is to make the color-separated portion between the phosphors 92 of the three primary color phosphors black so as to make the color mixture inconspicuous and to contrast due to external light reflection. It is to suppress the decrease of. As the material of the black stripe, in addition to the commonly used material containing graphite as a main component, any material that transmits and reflects light little can be used.

【0047】ガラス基板93に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体の保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理(通常、「フィルミング」と呼ばれる。)を行い、
その後Alを真空蒸着等を用いて堆積させることで作製
できる。
As a method of applying the phosphor to the glass substrate 93, a precipitation method, a printing method or the like can be adopted regardless of monochrome or color. A metal back 85 is usually provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
Of the light emitted from the phosphor, the light emitted to the inner surface side is applied to the face plate 8
To improve the brightness by mirror-reflecting to the 6 side, to act as an electrode for applying an electron beam accelerating voltage, to protect the phosphor from damage due to collision of negative ions generated in the envelope, etc. Is. In the metal back, after the phosphor film is produced, the inner surface of the phosphor film is smoothed (usually called “filming”),
After that, Al can be produced by depositing Al using vacuum deposition or the like.

【0048】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側(ガラス
基板83側)に透明電極(不図示)を設けてもよい。前
述の封着を行う際には、カラーの場合は各色蛍光体と電
子放出素子とを対応させる必要があり、十分な位置合わ
せが不可欠となる。
On the face plate 86, the fluorescent film 8 is further provided.
In order to improve the conductivity of No. 4, a transparent electrode (not shown) may be provided on the outer surface side (the glass substrate 83 side) of the fluorescent film 84. When the above-mentioned sealing is performed, in the case of color, it is necessary to associate each color phosphor with the electron-emitting device, and sufficient alignment is indispensable.

【0049】図7に示した表示パネルは、例えば以下の
ようにして製造される。外囲器88は、前述の安定化工
程と同様に、適宜加熱しながら、イオンポンプ、ソープ
ションポンプなどのオイルを使用しない排気装置により
不図示の排気管を通じて排気し、10-7Torr程度の
真空度の有機物質の十分少ない雰囲気にした後、封止さ
れる。外囲器88の封止後の真空度を維持するために、
ゲッター処理を行うこともできる。これは、外囲器88
の封止を行う直前あるいは封止後に、抵抗加熱あるいは
高周波加熱等を用いた加熱により、外囲器88内の所定
の位置(不図示)に配置されたゲッターを加熱し、蒸着
膜を形成する処理である。ゲッターは通常Ba等が主成
分であり、該蒸着膜の吸着作用により、例えば1×10
-5ないしは1×10-7Torrの真空度を維持するもの
である。
The display panel shown in FIG. 7 is manufactured, for example, as follows. Similar to the above-described stabilization process, the envelope 88 is appropriately heated and exhausted through an exhaust pipe (not shown) by an exhaust device that does not use oil, such as an ion pump or a sorption pump, and has a pressure of about 10 −7 Torr. After making the atmosphere of a vacuum degree of a sufficiently small amount of an organic substance, it is sealed. In order to maintain the vacuum degree after the envelope 88 is sealed,
Getter processing can also be performed. This is the envelope 88
Immediately before or after the sealing of (1) or (2) is performed, the getter arranged at a predetermined position (not shown) in the envelope 88 is heated by heating using resistance heating or high frequency heating to form a vapor deposition film. Processing. The getter usually has Ba or the like as a main component, and due to the adsorption action of the deposited film, for example, 1 × 10
-5 or 1 × 10 -7 Torr vacuum level is maintained.

【0050】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC法のテレビ信号に基
づいたテレビジョン表示を行うための駆動回路の構成例
について、図9を用いて説明する。図9において、10
1は画像表示パネル、102は走査回路、103は制御
回路、104はシフトレジスタである。105はライン
メモリ、106は同期信号分離回路、107は変調信号
発生器、Vx及びVaは直流電圧源である。
Next, a configuration example of a drive circuit for performing television display based on a television signal of the NTSC method on a display panel constructed by using an electron source having a simple matrix arrangement will be described with reference to FIG. . In FIG. 9, 10
Reference numeral 1 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, and 104 is a shift register. Reference numeral 105 is a line memory, 106 is a synchronizing signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0051】表示パネル101は、端子Dox1ないし
Doxm、端子Doy1ないしDoyn、及び高圧端子
Hvを介して外部の電気回路と接続している。端子Do
x1ないしDoxmには、表示パネル内に設けられてい
る電子源、即ち、M行N列の行列状にマトリクス配線さ
れた表面伝導型電子放出素子群を一行(N素子)ずつ順
次駆動するための走査信号が印加される。
The display panel 101 is connected to an external electric circuit via the terminals Dox1 to Doxm, the terminals Doy1 to Doyn, and the high voltage terminal Hv. Terminal Do
x1 to Doxm are for sequentially driving the electron sources provided in the display panel, that is, the surface conduction electron-emitting device groups matrix-wired in a matrix of M rows and N columns row by row (N elements). A scanning signal is applied.

【0052】端子Doy1ないしDoynには、前記走
査信号により選択された一行の表面伝導型電子放出素子
の各素子の出力電子ビームを制御するための変調信号が
印加される。高圧端子Hvには、直流電圧源Vaより、
例えば10K[V]の直流電圧が供給されるが、これは
表面伝導型電子放出素子から放出される電子ビームに蛍
光体を励起するのに十分なエネルギーを付与するための
加速電圧である。
A modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to the terminals Doy1 to Doyn. From the DC voltage source Va to the high voltage terminal Hv,
For example, a DC voltage of 10 K [V] is supplied, which is an accelerating voltage for imparting sufficient energy to excite the phosphor to the electron beam emitted from the surface conduction electron-emitting device.

【0053】走査回路102について説明する。同回路
は、内部にM個のスイッチング素子を備えたもので(図
中、S1ないしSmで模式的に示している)ある。各ス
イッチング素子は、直流電圧源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dox1ないしDoxmと電気
的に接続される。S1ないしSmの各スイッチング素子
は、制御回路103が出力する制御信号Tscanに基
づいて動作するものであり、例えばFETのようなスイ
ッチング素子を組み合わせることにより構成することが
できる。
The scanning circuit 102 will be described. The circuit is provided with M switching elements inside (schematically shown by S1 to Sm in the figure). Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level),
The terminals Dox1 to Doxm of the display panel 101 are electrically connected. Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs.

【0054】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。
In the case of the present embodiment, the DC voltage source Vx is an electron emission threshold value which is a drive voltage applied to an element which is not scanned based on the characteristics (electron emission threshold voltage) of the surface conduction electron emission element. It is set to output a constant voltage that is less than or equal to the voltage.

【0055】制御回路103は、外部より入力する画像
信号に基づいて適切な表示が行われるように各部の動作
を整合させる機能を有する。制御回路103は、同期信
号分離回路106より送られる同期信号Tsyncに基
づいて、各部に対してTscan及びTsft及びTm
ryの各制御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that an appropriate display is performed based on an image signal input from the outside. The control circuit 103, based on the synchronization signal Tsync sent from the synchronization signal separation circuit 106, outputs Tscan, Tsft, and Tm to each unit.
Each ry control signal is generated.

【0056】同期信号分離回路106は、外部から入力
されるNTSC法のテレビ信号から同期信号成分と輝度
信号成分とを分離するための回路で、一般的な周波数分
離(フィルター)回路等を用いて構成できる。同期信号
分離回路106により分離された同期信号は、垂直同期
信号と水平同期信号よりなるが、ここでは説明の便宜上
Tsync信号として図示した。前記テレビ信号から分
離された画像の輝度信号成分は便宜上DATA信号と表
した。該DATA信号はシフトレジスタ104に入力さ
れる。
The sync signal separation circuit 106 is a circuit for separating a sync signal component and a luminance signal component from an externally input NTSC television signal, and uses a general frequency separation (filter) circuit or the like. Can be configured. The sync signal separated by the sync signal separation circuit 106 is composed of a vertical sync signal and a horizontal sync signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. The DATA signal is input to the shift register 104.

【0057】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであるということもでき
る。)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当)のデータ
は、Id1ないしIdnのN個の並列信号として前記シ
フトレジスタ104より出力される。
The shift register 104 performs serial / parallel conversion of the DATA signal serially input in time series for each line of the image, and is based on the control signal Tsft sent from the control circuit 103. The control signal Tsft can be said to be the shift clock of the shift register 104. The serial / parallel converted image data for one line (corresponding to drive data for N electron emission elements) is output from the shift register 104 as N parallel signals Id1 to Idn.

【0058】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1ないしIdnの内容を記憶する。記憶さ
れた内容は、I’d1ないしI’dnとして出力され、
変調信号発生器107に入力される。
The line memory 105 is a storage device for storing data for one line of the image only for a required time, and stores the contents of Id1 to Idn in accordance with the control signal Tmry sent from the control circuit 103. The stored contents are output as I'd1 to I'dn,
It is input to the modulation signal generator 107.

【0059】変調信号発生器107は、画像データI’
d1ないしI’dnの各々に応じて表面伝導型電子放出
素子の各々を適切に駆動変調するための信号源であり、
その出力信号は、端子Doy1ないしDoynを通じて
表示パネル101内の表面伝導型電子放出素子に印加さ
れる。この電子放出素子は放出電流Ieに対して以下の
基本特性を有している。即ち、電子放出には明確なしき
い値電圧Vthがあり、Vth以上の電圧を印加された
時のみ電子放出が生じる。電子放出しきい値以上の電圧
に対しては、素子への印加電圧の変化に応じて放出電流
も変化する。このことから、本素子にパルス状の電圧を
印加する場合、例えば電子放出閾値以下の電圧を印加し
ても電子放出は生じないが、電子放出閾値以上の電圧を
印加する場合には電子ビームが出力される。その際、パ
ルスの波高値Vmを変化させることにより出力電子ビー
ムの強度を制御することが可能である。また、パルスの
幅Pwを変化させることにより出力される電子ビームの
電荷の総量を制御することが可能である。したがって、
入力信号に応じて、電子放出素子を変調する方式として
は、電圧変調方式、パルス幅変調法等が採用できる。電
圧変調法を実施するに際しては、変調信号発生器107
として、一定長さの電圧パルスを発生し、入力されるデ
ータに応じて適宜パルスの波高値を変調するような電圧
変調法の回路を用いることができる。
The modulation signal generator 107 outputs the image data I ′.
a signal source for appropriately driving-modulating each of the surface conduction electron-emitting devices according to each of d1 to I′dn,
The output signal is applied to the surface conduction electron-emitting device in the display panel 101 through the terminals Doy1 to Doyn. This electron-emitting device has the following basic characteristics with respect to the emission current Ie. That is, the electron emission has a clear threshold voltage Vth, and the electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold value, the emission current also changes according to the change in the voltage applied to the device. Therefore, when a pulsed voltage is applied to this element, for example, electron emission does not occur even if a voltage below the electron emission threshold is applied, but when a voltage above the electron emission threshold is applied, an electron beam is emitted. Is output. At that time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm. Further, it is possible to control the total amount of charges of the electron beam output by changing the pulse width Pw. Therefore,
As a method of modulating the electron-emitting device according to an input signal, a voltage modulation method, a pulse width modulation method or the like can be adopted. When performing the voltage modulation method, the modulation signal generator 107
As such, a circuit of a voltage modulation method that generates a voltage pulse of a fixed length and appropriately modulates the peak value of the pulse according to the input data can be used.

【0060】パルス幅変調法を実施するに際しては、変
調信号発生器107として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調法の回路を用いること
ができる。
In carrying out the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value and modulates the width of the voltage pulse appropriately according to the input data. A modulation method circuit can be used.

【0061】シフトレジスタ104やラインメモリ10
5としては、デジタル信号式のものをもアナログ信号式
のものをも採用できる。画像信号のシリアル/パラレル
変換や記憶が所定の速度で行なわれれば良いからであ
る。
The shift register 104 and the line memory 10
As for 5, either a digital signal type or an analog signal type can be adopted. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0062】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには106の出力部にA/D変
換器を設ければ良い。これに関連してラインメモリ10
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器107に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調法の
場合、変調信号発生器107には、例えばD/A変換回
路を用い、必要に応じて増幅回路などを付加する。パル
ス幅変調法の場合、変調信号発生器107には、例えば
高速の発振器及び発振器の出力する波数を計数する計数
器(カウンタ)及び計数器の出力値と前記メモリの出力
値を比較する比較器(コンパレータ)を組み合せた回路
を用いる。必要に応じて、比較器の出力するパルス幅変
調された変調信号を表面伝導型電子放出素子の駆動電圧
にまで電圧増幅するための増幅器を付加することもでき
る。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronizing signal separation circuit 106 into a digital signal, which may be provided with an A / D converter at the output portion of 106. In connection with this, the line memory 10
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit used for the modulation signal generator 107 is slightly different. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used for the modulation signal generator 107, and an amplification circuit or the like is added if necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator and a counter that counts the number of waves output from the oscillator, and a comparator that compares the output value of the counter with the output value of the memory. A circuit that combines (comparators) is used. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【0063】アナログ信号を用いた電圧変調法の場合、
変調信号発生器107には、例えばオペアンプなどを用
いた増幅回路を採用でき、必要に応じてレベルシフト回
路などを付加することもできる。パルス幅変調法の場合
には、例えば、電圧制御型発振回路(VCO)を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧ま
で電圧増幅するための増幅器を付加することもできる。
In the case of the voltage modulation method using an analog signal,
As the modulation signal generator 107, for example, an amplifier circuit using an operational amplifier or the like can be adopted, and a level shift circuit or the like can be added if necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillation circuit (VCO) can be adopted, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added if necessary.

【0064】このような構成をとり得る本発明の画像表
示装置においては、各電子放出素子に、容器外端子Do
x1ないしDoxm、Doy1ないしDoynを介して
電圧を印加することにより、電子放出が生ずる。高圧端
子Hvを介してメタルバック85、あるいは透明電極
(不図示)に高圧を印加し、電子ビームを加速する。加
速された電子は、蛍光膜84に衝突し、発光が生じて画
像が形成される。
In the image display device of the present invention having such a structure, each electron-emitting device has a terminal Do outside the container.
Electrons are emitted by applying a voltage via x1 to Doxm and Doy1 to Doyn. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 to emit light, and an image is formed.

【0065】ここで述べた画像形成装置の構成は一例で
あり、本発明の技術思想に基づいて種々の変形が可能で
ある。入力信号については、NTSC法を挙げたが入力
信号はこれに限られるものではなく、PAL、SECA
M法など他、これよりも多数の走査線からなるTV信号
(例えば、MUSE法をはじめとする高品位TV)法を
も採用できる。
The configuration of the image forming apparatus described here is an example, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC method is mentioned, but the input signal is not limited to this, and PAL, SECA
In addition to the M method, a TV signal (for example, a high-definition TV including the MUSE method) method including more scanning lines than the M method can be adopted.

【0066】次に、はしご型配置の電子源及び画像形成
装置について図10及び図11を用いて説明する。図1
0は、はしご型配置の電子源の一例を示す模式図であ
る。図10において、110は電子源基板、111は電
子放出素子である。112(Dx1〜Dx10)は、電
子放出素子111を接続するための共通配線である。電
子放出素子111は、基板110上に、X方向に並列に
複数個配されている(これを素子行と呼ぶ)。この素子
行が複数個配されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出しきい値以上の電圧
を、電子ビームを放出しない素子行には、電子放出しき
い値以下の電圧を印加する。各素子行間の共通配線Dx
2〜Dx9は、例えばDx2、Dx3を同一配線とする
こともできる。
Next, a ladder type electron source and an image forming apparatus will be described with reference to FIGS. Figure 1
0 is a schematic diagram showing an example of a ladder-type electron source. In FIG. 10, 110 is an electron source substrate, and 111 is an electron-emitting device. Reference numeral 112 (Dx1 to Dx10) is a common wiring for connecting the electron-emitting device 111. A plurality of electron-emitting devices 111 are arranged in parallel in the X direction on the substrate 110 (this is called a device row). A plurality of such element rows are arranged to form an electron source. By applying a drive voltage between the common lines of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold value is applied to the element row where the electron beam is desired to be emitted, and a voltage equal to or lower than the electron emission threshold value is applied to the element row which does not emit the electron beam. Common wiring Dx between each element row
As for 2 to Dx9, for example, Dx2 and Dx3 can have the same wiring.

【0067】図11は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。120はグリッド電極、121は電子が通過する
ため空孔、122はDox1、Dox2、・・・ 、Dox
mよりなる容器外端子である。123は、グリッド電極
120と接続されたG1、G2、・・・ 、Gnからなる容
器外端子、110は各素子行間の共通配線を同一配線と
した電子源基板である。図11においては、図7、図1
0に示した部位と同じ部位には、これらの図に付したの
と同一の符号を付している。ここに示した画像形成装置
と、図7に示した単純マトリクス配置の画像形成装置と
の大きな違いは、電子源基板110とフェースプレート
86の間にグリッド電極120を備えているか否かであ
る。
FIG. 11 is a schematic view showing an example of a panel structure in an image forming apparatus provided with a ladder-type electron source. 120 is a grid electrode, 121 is a hole for passing electrons, and 122 is Dox1, Dox2, ..., Dox.
m is an outer terminal of the container. Reference numeral 123 is an external terminal of the container made of G1, G2, ..., Gn connected to the grid electrode 120, and 110 is an electron source substrate in which common wiring between the element rows is the same wiring. In FIG. 11, FIG. 7 and FIG.
The same parts as those shown in 0 are designated by the same reference numerals as those shown in these figures. A major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIG. 7 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.

【0068】図11においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、表面伝導型放出素子か
ら放出された電子ビームを変調するためのものであり、
はしご型配置の素子行と直交して設けられたストライプ
状の電極に電子ビームを通過させるため、各素子に対応
して1個ずつ円形の開口121が設けられている。グリ
ッドの形状や設置位置は図11に示したものに限定され
るものではない。例えば、開口としてメッシュ状に多数
の通過口を設けることもでき、グリッドを表面伝導型放
出素子の周囲や近傍に設けることもできる。
In FIG. 11, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the surface conduction electron-emitting device,
In order to allow the electron beam to pass through the stripe-shaped electrodes provided orthogonal to the ladder-shaped element rows, one circular opening 121 is provided for each element. The shape and installation position of the grid are not limited to those shown in FIG. For example, a large number of passage openings may be provided in the form of a mesh as openings, and the grid may be provided around or near the surface conduction electron-emitting device.

【0069】容器外端子122及びグリッド容器外端子
123は、不図示の制御回路と電気的に接続されてい
る。
The terminal 122 outside the container and the terminal 123 outside the grid container are electrically connected to a control circuit (not shown).

【0070】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)していくのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
In the image forming apparatus of this example, the modulation signals for one image line are simultaneously applied to the grid electrode columns in synchronization with the sequential driving (scanning) of the element rows one column at a time. This makes it possible to control the irradiation of the phosphor with each electron beam and display the image line by line.

【0071】図7や図11の表示パネルを用いた画像形
成装置は、テレビジョン放送の表示装置、テレビ会議シ
ステムやコンピューター等の表示装置の他、感光性ドラ
ム等を用いて構成された光プリンターとしての画像形成
装置等としても用いることができる。
The image forming apparatus using the display panel shown in FIGS. 7 and 11 is an optical printer including a photosensitive drum or the like in addition to a display device for television broadcasting, a display device such as a television conference system or a computer. Can also be used as an image forming apparatus or the like.

【0072】[0072]

【実施例】以下、実施例を挙げて本発明を詳しく説明す
るが、本発明はこれら実施例に限定されるものではな
い。
The present invention will be described in detail below with reference to examples, but the present invention is not limited to these examples.

【0073】(実施例1)図1は本発明の特徴を最もよ
く表わす図面であり、図1を用いて本発明の第1の実施
例に係る素子電極の形成方法を説明する。
(Embodiment 1) FIG. 1 is a drawing that best represents the features of the present invention. A method of forming an element electrode according to a first embodiment of the present invention will be described with reference to FIG.

【0074】まず図1(a)に示すように、清浄化した
青板ガラスからなる基板1に、スクリーン印刷法によ
り、素子電極2、3のパターン(ギャップ幅20マイク
ロメータ)の版を用いてAuペーストを塗布した後、6
00℃で焼成した。このとき、素子電極2、3のエッジ
がなめらかでなかったり、表面がポーラスであったりす
る場合があった。なおペーストの材料はAuに限らず、
Cu,Ag等でも同様であった。
First, as shown in FIG. 1A, Au is formed on a cleaned substrate 1 of soda lime glass by a screen printing method using a plate having a pattern of element electrodes 2 and 3 (gap width of 20 micrometers). 6 after applying the paste
It was baked at 00 ° C. At this time, the edges of the device electrodes 2 and 3 may not be smooth, or the surfaces may be porous. The paste material is not limited to Au,
The same was true for Cu and Ag.

【0075】次に図1(b)に示すように、この基板に
シランカップリング剤をディッピング法により塗布し、
200℃で焼成してガラス基板1上を疎水面21にし
た。なおシランカップリング剤の塗布方法はディッピン
グ法に限るものでなく、スピンコート法等でも可能であ
った。
Next, as shown in FIG. 1B, a silane coupling agent is applied to this substrate by a dipping method,
The glass substrate 1 was baked at 200 ° C. to form the hydrophobic surface 21. The coating method of the silane coupling agent is not limited to the dipping method, but a spin coating method or the like can be used.

【0076】そしてこの基板にディッピング法を用い、
金属含有溶液を塗布したところガラス基板上をはじき、
図1(c)に示すように、素子電極2、3上にのみ溶液
22が塗布された。この基板を300℃で焼成した結
果、エッジがなめらかで、表面がポーラスでない電極を
形成できた。ここで、金属含有溶液の塗布方法は、ディ
ッピング法に限るものでなく、スピンコート法、インク
ジェット法でも同様の効果が得られた。
Then, using a dipping method for this substrate,
When the metal-containing solution is applied, it repels the glass substrate,
As shown in FIG. 1C, the solution 22 was applied only on the device electrodes 2 and 3. As a result of firing this substrate at 300 ° C., an electrode having a smooth edge and a non-porous surface could be formed. Here, the coating method of the metal-containing solution is not limited to the dipping method, and the spin coating method and the ink jet method also have similar effects.

【0077】この製造方法による素子電極に、スピンコ
ートで有機金属溶液を塗布し、エッチングでパターニン
グして導電性薄膜4を形成し(図3(b))、特性を評
価した結果、非常にばらつきが小さく良好であった。導
電性薄膜4の形成法はこれに限られるものでなく、真空
蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、
ディッピング法,インクジェット法等を用いることもで
きる。
An organic metal solution was applied by spin coating to the device electrode produced by this manufacturing method, and the conductive thin film 4 was formed by patterning by etching (FIG. 3B). Was small and good. The method for forming the conductive thin film 4 is not limited to this, and the vacuum deposition method, sputtering method, chemical vapor deposition method, dispersion coating method,
A dipping method, an inkjet method, etc. can also be used.

【0078】(実施例2)清浄化した青板ガラスからな
る基板1に、オフセット印刷法により、素子電極パター
ン(ギャップ幅20マイクロメータ)の版を用いAuペ
ーストを塗布した後、600℃で焼成したところ、実施
例1と同様の問題が生じる場合があった。そこで実施例
1と同様の方法により金属含有溶液を素子電極上にのみ
塗布し、焼成したところ、同様の効果が得られた。
Example 2 An Au paste was applied to a substrate 1 made of cleaned soda-lime glass by offset printing using a plate having an element electrode pattern (gap width of 20 micrometers), and then baked at 600 ° C. However, the same problem as in Example 1 may occur. Therefore, when the metal-containing solution was applied only on the device electrode and fired by the same method as in Example 1, the same effect was obtained.

【0079】(実施例3)実施例1同様に、洗浄した青
板基板にスクリーン印刷法で電極を形成し、疎水処理を
施したものに、インクジェット噴射装置で金属含有溶液
を塗布したところ、ガラス基板上をはじき、素子電極上
にのみ溶液が塗布された。これを焼成して、エッジのな
めらかな、また表面がポーラスでない電極を得た。
(Example 3) Similarly to Example 1, a washed blue plate substrate was subjected to screen printing to form electrodes, which was subjected to a hydrophobic treatment, and a metal-containing solution was applied by an ink jet spraying device. The solution was applied only on the device electrodes by being repelled on the substrate. This was fired to obtain an electrode with a smooth edge and a non-porous surface.

【0080】この製造方法による素子電極に、スピンコ
ートで有機金属溶液を塗布し、エッチングでパターニン
グして導電性薄膜4を形成し(図3(b))、特性を評
価した結果、非常にばらつきが小さく良好であった。導
電性薄膜4の形成法はこれに限られるものでなく、真空
蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、
ディッピング法、インクジェット法等を用いることもで
きる。
An organic metal solution was applied to the device electrode by this manufacturing method by spin coating and patterned by etching to form a conductive thin film 4 (FIG. 3 (b)). Was small and good. The method for forming the conductive thin film 4 is not limited to this, and the vacuum deposition method, sputtering method, chemical vapor deposition method, dispersion coating method,
A dipping method, an inkjet method, etc. can also be used.

【0081】(実施例4)実施例4として、実施例1〜
3の製造方法による素子電極を用いた、MTX(マトリ
クス)配置の表面伝導型電子放出素子を用いたディスプ
レイの表示パネルを作製した。図4に表面伝導型電子放
出素子を用いたディスプレイのリアパネルの一部を示
す。
Example 4 As Example 4, Examples 1 to 1
A display panel of a display using the surface conduction electron-emitting devices arranged in MTX (matrix) using the device electrodes according to the manufacturing method of 3 was manufactured. FIG. 4 shows a part of a rear panel of a display using the surface conduction electron-emitting device.

【0082】すなわち、まず、実施例1〜3の方法で素
子電極2、3及び導電性薄膜を形成したガラス基板に、
スクリーン印刷法で、行方向配線6、層間絶縁膜7及び
列方向配線8を順次形成してリアパネルを作製した。な
お、配線6,8は、スクリーン印刷で薄く形成した後、
めっき法で厚く形成することも可能である。
That is, first, on the glass substrate on which the element electrodes 2 and 3 and the conductive thin film were formed by the method of Examples 1 to 3,
A row direction wiring 6, an interlayer insulating film 7 and a column direction wiring 8 were sequentially formed by a screen printing method to manufacture a rear panel. Wirings 6 and 8 are thinly formed by screen printing, and then
It can also be formed thick by plating.

【0083】この後、配線、電子放出部の形成されたリ
アパネルと、蛍光体を備えたフェイスパネルを対向さ
せ、支持枠を介しフリットガラスで、400℃程度以上
の温度で封着することによって真空容器部を形成した。
封着工程の後、前述の実装、そしてフォーミングを行
い、電子放出部を形成した。この電子放出部の膜面に平
行に電流を流し画像表示したところ、均一な輝度が得ら
れた。
After that, the rear panel on which the wiring and the electron emitting portion are formed and the face panel provided with the phosphor are opposed to each other, and sealed with a frit glass at a temperature of about 400 ° C. or more through a supporting frame to form a vacuum. The container part was formed.
After the sealing step, the above-mentioned mounting and forming were performed to form an electron emitting portion. When an image was displayed by passing an electric current in parallel with the film surface of the electron emitting portion, uniform brightness was obtained.

【0084】なお、本実施例では、まず始めに素子電極
を形成したが、配線及び絶縁層を先に印刷法で形成し、
その後実施例1の方法で素子電極を形成してもよい。
In this embodiment, the element electrodes are first formed, but the wiring and the insulating layer are formed first by the printing method,
After that, the device electrode may be formed by the method of the first embodiment.

【0085】以上のような製造方法で表面伝導型電子放
出素子を用いたディスプレイを作製したことにより、薄
膜プロセスに比べコストが低く、また製造歩留まりが大
変向上した。
By manufacturing a display using the surface conduction electron-emitting device by the above manufacturing method, the cost is lower than the thin film process and the manufacturing yield is greatly improved.

【0086】[0086]

【発明の効果】以上説明したように、本発明の製造方法
を用いることにより、ギャップ部がなめらかで、表面が
ポーラスでない素子電極が形成でき、素子特性のばらつ
きが減少する。さらにこの素子電極の製造方法を用いた
表面伝導型電子放出素子を用いたディスプレイでは、印
刷法を用いることができるので、フォトリソグラフィー
技術を用いた場合と比べより大面積において、コストを
低減できまた製造歩留まりが向上するという効果があ
る。
As described above, by using the manufacturing method of the present invention, a device electrode having a smooth gap portion and a non-porous surface can be formed, and variations in device characteristics are reduced. Further, in the display using the surface conduction electron-emitting device using this device electrode manufacturing method, since the printing method can be used, the cost can be reduced in a larger area compared to the case where the photolithography technique is used, and This has the effect of improving the manufacturing yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施形態に係る製造方法を示す斜
視図である。
FIG. 1 is a perspective view showing a manufacturing method according to an embodiment of the present invention.

【図2】 本発明の一実施形態における平面型表面伝導
型電子放出素子の構成を示す模式的平面図および断面図
である。
FIG. 2 is a schematic plan view and a cross-sectional view showing a configuration of a planar surface conduction electron-emitting device according to an embodiment of the present invention.

【図3】 本発明の一実施形態に係る表面伝導型電子放
出素子の製造方法を示す模式図である。
FIG. 3 is a schematic view showing a method of manufacturing a surface conduction electron-emitting device according to an embodiment of the present invention.

【図4】 本発明のマトリクス配置型の電子源基板の一
部を示す図ある。
FIG. 4 is a diagram showing a part of a matrix arrangement type electron source substrate of the present invention.

【図5】 本発明の表面伝導型電子放出素子の製造に際
して採用できる通電フォーミング処理における電圧波形
の一例を示す模式図である。
FIG. 5 is a schematic diagram showing an example of a voltage waveform in an energization forming process that can be adopted when manufacturing the surface conduction electron-emitting device of the present invention.

【図6】 本発明が適用しうるマトリクス配置型の電子
源基板の一例を示す模式図である。
FIG. 6 is a schematic view showing an example of a matrix arrangement type electron source substrate to which the present invention can be applied.

【図7】 本発明が適用しうる画像形成装置の表示パネ
ルの一例を示す模式図である。
FIG. 7 is a schematic diagram showing an example of a display panel of an image forming apparatus to which the present invention can be applied.

【図8】 図7の装置に適用しうる蛍光膜の一例を示す
模式図である。
8 is a schematic diagram showing an example of a fluorescent film applicable to the apparatus of FIG.

【図9】 図7の表示パネルにNTSC方式のテレビ信
号に応じて表示を行うための駆動回路の一例を示すブロ
ック図である。
9 is a block diagram showing an example of a drive circuit for performing display on the display panel of FIG. 7 in accordance with an NTSC television signal.

【図10】 本発明が適用しうる梯子配置型電子源基板
の一例を示す模式図である。
FIG. 10 is a schematic view showing an example of a ladder arrangement type electron source substrate to which the present invention can be applied.

【図11】 本発明が適用しうる画像形成装置の表示パ
ネルの一例を示す模式図である。
FIG. 11 is a schematic view showing an example of a display panel of an image forming apparatus to which the present invention can be applied.

【図12】 表面伝導型電子放出素子の従来例を示す図
である。
FIG. 12 is a diagram showing a conventional example of a surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1:基板、2、3:素子電極、4:導電性薄膜、5:電
子放出部、6:行方向配線、7:層間絶縁膜、8:列方
向配線、21:疎水面、22:金属含有溶液、71:電
子源基板、72:X方向配線、73:Y方向配線、7
4:表面伝導型電子放出素子、75:結線、81:リア
プレート、82:支持枠、83:ガラス基板、84:蛍
光膜、85:メタルバック、86:フェースプレート、
87:高圧端子、88:外囲器、91:黒色部材、9
2:蛍光体、101:表示パネル、102:走査回路、
103:制御回路、104:シフトレジスタ、105:
ラインメモリ、106:同期信号分離回路、107:変
調信号発生器、Vx 、Va :直流電圧源、110:電子
源基板、111:電子放出素子、112:Dx1〜Dx
10は電子放出素子を配線するための共通配線、12
0:グリッド電極、121:電子が通過するための開
孔、122:Dox1,Dox2,・・・・・・Dox
mよりなる容器外端子、123:グリッド電極120と
接続されたG1、G2。
1: substrate, 2: 3: element electrode, 4: conductive thin film, 5: electron emission part, 6: row-direction wiring, 7: interlayer insulating film, 8: column-direction wiring, 21: hydrophobic surface, 22: metal-containing Solution, 71: Electron source substrate, 72: X-direction wiring, 73: Y-direction wiring, 7
4: surface conduction electron-emitting device, 75: connection, 81: rear plate, 82: support frame, 83: glass substrate, 84: fluorescent film, 85: metal back, 86: face plate,
87: high-voltage terminal, 88: envelope, 91: black member, 9
2: phosphor, 101: display panel, 102: scanning circuit,
103: control circuit, 104: shift register, 105:
Line memory, 106: synchronization signal separation circuit, 107: modulation signal generator, V x , V a : DC voltage source, 110: electron source substrate, 111: electron emission element, 112: Dx1 to Dx.
Reference numeral 10 is a common wiring for wiring the electron-emitting device, 12
0: Grid electrode, 121: Open holes for passing electrons, 122: Dox1, Dox2, ... Dox
m outer terminal of the container, 123: G1 and G2 connected to the grid electrode 120.

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁基板上において、少なくとも一対の
素子電極と、この素子電極間に設けられた、電子放出部
を含む薄膜とで構成される表面伝導型電子放出素子を製
造する方法において、 素子電極の形成工程は、 前記絶縁基板上に、印刷法により、素子電極の材料で
面がポーラスな素子電極パターンを形成する工程と、 素子電極パターンを形成した前記絶縁基板に疎水処理を
施す工程と、 前記疎水処理を施した後、金属含有溶液を素子電極パタ
ーンに塗布し焼成する工程とを有することを特徴とする
電子放出素子の製造方法。
1. A method for manufacturing a surface conduction electron-emitting device, which comprises at least a pair of device electrodes on an insulating substrate, and a thin film provided between the device electrodes and including an electron-emitting portion, comprising: step of forming the electrode, on the insulating substrate, by a printing method, tables in the material of the device electrodes
A step of forming an element electrode pattern having a porous surface ; a step of subjecting the insulating substrate having the element electrode pattern to a hydrophobic treatment; and, after the hydrophobic treatment, a metal-containing solution is applied to the element electrode pattern.
A method of manufacturing an electron-emitting device, which comprises:
【請求項2】 前記金属含有溶液の塗布は、ディッピン
グ法により行うことを特徴とする請求項1記載の電子放
出素子の製造方法。
Wherein the coating of the metal-containing solution, a manufacturing method of claim 1 Koho <br/> detecting element electrodeposition, wherein the performing by dipping.
【請求項3】 前記金属含有溶液の塗布は、インクジェ
ット法により行うことを特徴とする請求項1記載の電
出素子の製造方法。
Wherein the coating of the metal-containing solution, child electrodeposition according to claim 1, characterized in that an ink jet method
Method for producing a release detecting element.
【請求項4】 請求項1〜3いずれかの方法により製造
した電子放出素子を用いて単純マトリクス配置の電子源
基板を製造することを特徴とする電子源基板の製造方
法。
4. A method of manufacturing an electron source substrate, characterized in that an electron source substrate having a simple matrix arrangement is manufactured by using the electron emitting device manufactured by the method according to any one of claims 1 to 3.
【請求項5】 請求項1〜3いずれかの方法により製造
した電子放出素子を用いてはしご型配置の電子源基板を
製造することを特徴とする電子源基板の製造方法。
5. A method of manufacturing an electron source substrate, which comprises manufacturing an electron source substrate in a ladder arrangement using the electron-emitting device manufactured by the method according to any one of claims 1 to 3.
【請求項6】 請求項1〜いずれかの方法により製造
した電子放出素子を用いて画像形成装置を製造すること
を特徴とする画像形成装置の製造方法。
6. A method according to any one of claims 1 to 3.
An image forming apparatus is manufactured by using the electron-emitting device described above.
JP06900396A 1996-03-01 1996-03-01 Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus Expired - Fee Related JP3428806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06900396A JP3428806B2 (en) 1996-03-01 1996-03-01 Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06900396A JP3428806B2 (en) 1996-03-01 1996-03-01 Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus

Publications (2)

Publication Number Publication Date
JPH09245623A JPH09245623A (en) 1997-09-19
JP3428806B2 true JP3428806B2 (en) 2003-07-22

Family

ID=13389995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06900396A Expired - Fee Related JP3428806B2 (en) 1996-03-01 1996-03-01 Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP3428806B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000309734A (en) 1999-02-17 2000-11-07 Canon Inc Ink for ink jet, electroconductive film, electron-emitting element, electron source and preparation of image- forming apparatus

Also Published As

Publication number Publication date
JPH09245623A (en) 1997-09-19

Similar Documents

Publication Publication Date Title
JP3135118B2 (en) Substrate for forming electron source, electron source, image forming apparatus, and manufacturing method thereof
US20020084736A1 (en) Electron-emitting device, electron source and image forming apparatus
JPH09245649A (en) Manufacture of flat-panel for display, flat-panel display panel and flat-panel image forming device
JP3428806B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP2000195415A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JP3402891B2 (en) Electron source and display panel
JP3416376B2 (en) Method of manufacturing surface conduction electron-emitting device, and method of manufacturing electron source substrate and image forming apparatus using the same
JP3472033B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JPH1140042A (en) Electron emission element, electron source, image forming device, and manufacture thereof
JP3524278B2 (en) Image forming device
JP2000021305A (en) Manufacture of image display device
JPH09223457A (en) Electron source substrate, manufacture thereof, and image forming device
JPH09277586A (en) Electron source, image forming device and manufacture thereof
JP3423527B2 (en) Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JPH10188854A (en) Image forming device and manufacture thereof
JP3397564B2 (en) Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus
JP3524269B2 (en) Image forming apparatus manufacturing method
JPH09219163A (en) Wiring forming method, matrix wiring formed by the method, manufacture of electron source, electron source and image forming device
JPH1039788A (en) Electronic original board and picture display device
JP2000075832A (en) Image forming device
JPH09283010A (en) Electron source, image forming device, and their manufacture
JPH09330652A (en) Manufacture of electron emitting element, electron emitting element, and image forming device
JPH09199008A (en) Electron source and manufacture thereof, display panel and image forming device
JPH09293450A (en) Manufacture of electron source and image forming apparatus

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees