JP2884482B2 - Electron emitting element, electron source, and method of manufacturing image forming apparatus - Google Patents

Electron emitting element, electron source, and method of manufacturing image forming apparatus

Info

Publication number
JP2884482B2
JP2884482B2 JP20930195A JP20930195A JP2884482B2 JP 2884482 B2 JP2884482 B2 JP 2884482B2 JP 20930195 A JP20930195 A JP 20930195A JP 20930195 A JP20930195 A JP 20930195A JP 2884482 B2 JP2884482 B2 JP 2884482B2
Authority
JP
Japan
Prior art keywords
electron
voltage
emitting device
image forming
surface conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20930195A
Other languages
Japanese (ja)
Other versions
JPH0945232A (en
Inventor
秀行 杉岡
昌広 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP20930195A priority Critical patent/JP2884482B2/en
Publication of JPH0945232A publication Critical patent/JPH0945232A/en
Application granted granted Critical
Publication of JP2884482B2 publication Critical patent/JP2884482B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、特に、冷陰極型の
電子放出素子、該素子を多数個配置してなる電子源、及
び該電子源を用いて構成した表示装置や露光装置等の画
像形成装置の製造技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cold-cathode type electron-emitting device, an electron source having a large number of such devices, and a display device or an exposure device using the electron source. The present invention relates to a manufacturing technique of a forming apparatus.

【0002】[0002]

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の2種類が知られてい
る。冷陰極電子放出素子には電界放出型(以下、「FE
型」と称す。)、金属/絶縁層/金属型(以下、「MI
M型」と称す。)や表面伝導型電子放出素子等が有る。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, namely, a thermionic electron-emitting device and a cold cathode electron-emitting device. Field emission type (hereinafter, referred to as "FE")
Type ". ), Metal / insulating layer / metal type (hereinafter referred to as “MI
M type ". ) And surface conduction electron-emitting devices.

【0003】FE型の例としては、W.P. Dyke
and W.W. Dolan,“Field Em
ission”, Advance in Elect
ron Physics, 8,89(1956)ある
いはC.A. Spindt, “Physical
Properties of thin−filmfi
eld emission cathodes wit
h molybdenum cones”, J. A
ppl. Phys. ,47,5248(1976)
等に開示されたものが知られている。
[0003] As an example of the FE type, W. P. Dyke
and W. W. Dolan, "Field Em
issue ", Advance in Elect
ron Physics, 8, 89 (1956) or C.I. A. Spindt, “Physical
Properties of thin-filmfi
eld emission cathodes wit
h molybdenum cones ", JA
ppl. Phys. , 47, 5248 (1976).
And the like are known.

【0004】MIM型の例としては、C.A. Mea
d, “Operation ofTunnel−Em
ission Devices”, J. Appl.
Phys., 32,646(1961)等に開示され
たものが知られている。
As an example of the MIM type, C.I. A. Mea
d, “Operation of Tunnel-Em
issue Devices ", J. Appl.
Phys. , 32, 646 (1961).

【0005】表面伝導型電子放出素子の例としては、
M.I. Elinson, Radio Eng.
Electron Phys., 10,1290(1
965)等に開示されたものがある。
As an example of the surface conduction electron-emitting device,
M. I. Elinson, Radio Eng.
Electron Phys. , 10, 1290 (1
965).

【0006】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO2 薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:“Thin Solid
Films”, 9,317(1972)]、In2
3 /SnO2 薄膜によるもの[M.Hartwell
and C.G. Fonstad:“IEEE T
rans. ED Conf.”, 519(197
5)]、カーボン薄膜によるもの[荒木久 他:真空、
第26巻、第1号、22頁(1983)]等が報告され
ている。
[0006] The surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on an insulating substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO 2 thin film by Elinson et al. And a device using an Au thin film [G. Dittmer: "Thin Solid
Films ", 9, 317 (1972)], In 2
O 3 / SnO 2 thin film [M. Hartwell
and C.I. G. FIG. Fonstad: "IEEE T
rans. ED Conf. ", 519 (197
5)], using a carbon thin film [Hisashi Araki et al .: Vacuum,
26, No. 1, p. 22 (1983)].

【0007】表面伝導型電子放出素子は、絶縁性の基板
上に形成された導電性膜に、膜面に平行に電流を流すこ
とにより電子放出が生ずる現象を利用するものである。
The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in a conductive film formed on an insulating substrate in parallel with the film surface.

【0008】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性膜に、予めフォーミング
と称される通電処理により電子放出部を形成したものが
挙げられる。フォーミングは、導電性膜の両端に直流電
圧あるいは非常にゆっくりとした昇電圧、例えば1V/
1分程度の昇電圧を印加通電することで通常行われ、導
電性膜を局所的に破壊、変形もしくは変質させて構造を
変化させ、電気的に高抵抗な状態の電子放出部を形成す
る処理である。電子放出は、上記電子放出部が形成され
た導電性膜に電圧を印加して電流を流すことにより、電
子放出部に発生した亀裂付近から行われる。
As a typical configuration example of a surface conduction electron-emitting device, a conductive film such as a metal oxide that connects between a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. One in which an electron-emitting portion is formed by an energization process is exemplified. Forming is performed by applying a DC voltage or a very slowly increasing voltage, for example, 1 V /
A process that is usually performed by applying a voltage increase of about one minute and energizing, and locally destroying, deforming, or altering the conductive film to change the structure, thereby forming an electron emission portion in an electrically high-resistance state. It is. The electron emission is performed from the vicinity of a crack generated in the electron emission portion by applying a voltage to the conductive film on which the electron emission portion is formed and causing a current to flow.

【0009】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。
The above-mentioned surface conduction type electron-emitting device has an advantage that a large number of arrays can be formed over a large area since it has a simple structure and is easy to manufacture. Therefore, various applications for utilizing this feature are being studied. For example, it can be used for an image forming apparatus such as a display device.

【0010】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開昭64−31332号公報、同1−283
749号公報、同2−257552号公報)。また、特
に表示装置においては、液晶を用いた表示装置と同様の
平板型表示装置とすることが可能で、しかもバックライ
トが不要な自発光型の表示装置として、表面伝導型電子
放出素子を多数配置した電子源と、この電子源からの電
子線の照射により可視光を発光する蛍光体とを組み合わ
せた表示装置が提案されている(アメリカ特許第506
6883号明細書)。
Conventionally, as an example in which a large number of surface conduction electron-emitting devices are arrayed, surface conduction electron-emitting devices are arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as common wiring). An electron source in which rows each connected by a common line are also arranged in a large number of rows (also referred to as a trapezoidal arrangement) (Japanese Patent Laid-Open Nos. 64-31332 and 1-283).
749, and 2-257552). In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a large number of surface conduction electron-emitting devices are used as self-luminous display devices that do not require a backlight. A display device has been proposed in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 506).
No. 6883).

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上記の
様な電子放出素子では、従来、素子毎に同じ条件で通電
フォーミングを行っていたため、通電フォーミング前の
素子抵抗にバラツキがあると、素子によってはフォーミ
ング電圧が大き過ぎて素子に過大な電流が流れたり、逆
にフォーミング電圧が小さ過ぎて素子に十分な亀裂が発
生しなかったりするため、フォーミング後の素子状態に
バラツキが生じ易かった。
However, in the above-described electron-emitting devices, since the energization forming is conventionally performed under the same conditions for each element, if the element resistance before the energization forming varies, depending on the element, Since an excessively large current flows through the device because the forming voltage is too high, or a crack is not sufficiently generated in the device because the forming voltage is too low, and thus the device state after forming is likely to vary.

【0012】このため、通電フォーミングにより電子放
出部が形成された従来の電子放出素子では、通電フォー
ミング前の素子毎の抵抗のバラツキに起因する電気特性
のバラツキが生じ易く、電子源や画像形成装置に応用し
た場合、輝度ムラ、画像ムラを引き起こすという問題が
あった。
For this reason, in a conventional electron-emitting device having an electron-emitting portion formed by energization forming, variations in electrical characteristics due to variations in resistance of each element before energization forming are likely to occur, and an electron source or an image forming apparatus However, there is a problem that uneven brightness and image unevenness are caused when the method is applied.

【0013】本発明は、上記事情に鑑み、通電フォーミ
ングによって電子放出部が形成される電子放出素子の特
性のバラツキを無くし、さらには輝度ムラ、画像ムラの
極めて少ない電子源及び画像形成装置を提供することを
目的とする。
The present invention has been made in view of the above circumstances, and provides an electron source and an image forming apparatus that eliminate variations in the characteristics of an electron-emitting device in which an electron-emitting portion is formed by energization forming, and that have very little luminance unevenness and image unevenness. The purpose is to do.

【0014】[0014]

【課題を解決するための手段】上記目的を達成すべく成
された本発明の構成は以下の通りである。
The configuration of the present invention which has been achieved to achieve the above object is as follows.

【0015】即ち、本発明の第一は、基板上に設けられ
た一対の電極間を連絡する導電性薄膜に電子放出部を有
する複数の電子放出素子の製造方法において、導電性
膜に電子放出部を形成するフォーミング工程が、導電
性膜の抵抗値R1を測定し、このR1に基づいて、最低
限必要な投入パワーとしてのしきい値Pth以上の投入
パワーを各導電性膜に加えることができるように調整し
たフォーミング電圧を印加することで行われることを特
徴とする電子放出素子の製造方法にある。
[0015] That is, the first invention is a method of manufacturing a plurality of electron-emitting devices having an electron emitting portion on a conductive thin film to contact between a pair of electrodes provided on the substrate, electrons in the conductive film In the forming step of forming the emission portion, the resistance value R1 of each conductive film is measured , and the minimum value is determined based on the R1.
Injection beyond the threshold Pth as the required input power
Adjust so that power can be applied to each conductive film.
A method of manufacturing an electron-emitting device, which is performed by applying a forming voltage .

【0016】上記本発明第一の電子放出素子の製造方法
は、さらにその特徴として「前記フォーミング電圧印
加後、前記導電性膜の抵抗値R2を測定し、該抵抗値R
2が所定の抵抗値Rより低い場合には、前記フォーミン
グ電圧のピーク電圧よりも高いピーク電圧を有するフォ
ーミング電圧を更に印加する」こと、「前記電子放出素
子は、表面伝導型電子放出素子である」こと、をも含む
ものである。
The method for manufacturing an electron-emitting device according to the first aspect of the present invention further has a feature that "after applying the forming voltage, the resistance value R2 of the conductive film is measured and the resistance value R2 is measured.
2 is lower than a predetermined resistance value R, a forming voltage having a peak voltage higher than the peak voltage of the forming voltage is further applied ”,“ the electron-emitting device is a surface conduction electron-emitting device. ”.

【0017】また、本発明の第二は、電子放出素子と該
電子放出素子の駆動手段とを有する電子源の製造方法に
おいて、前記電子放出素子を上記本発明第一の製造方法
にて作製することを特徴とする電子源の製造方法にあ
る。
According to a second aspect of the present invention, in a method of manufacturing an electron source having an electron-emitting device and driving means for the electron-emitting device, the electron-emitting device is manufactured by the first manufacturing method of the present invention. A method of manufacturing an electron source.

【0018】上記本発明第二の電子源の製造方法は、さ
らにその特徴として、「前記電子源は、複数の電子放出
素子が並列に結線された素子列を少なくとも1列以上有
する電子源である」こと、「前記電子源は、複数の電子
放出素子が結線された素子列の複数列がマトリクス配置
されている電子源である」こと、をも含むものである。
The method for manufacturing an electron source according to the second aspect of the present invention further has a feature that "the electron source is an electron source having at least one element row in which a plurality of electron-emitting devices are connected in parallel. "The electron source is an electron source in which a plurality of element rows in which a plurality of electron-emitting devices are connected are arranged in a matrix."

【0019】更に、本発明の第三は、電子放出素子と、
画像形成部材と、前記電子放出素子から放出される電子
線の前記画像形成部材への照射を情報信号に応じて制御
する駆動手段とを有する画像形成装置の製造方法におい
て、前記電子放出素子を上記本発明第一の製造方法にて
作製することを特徴とする画像形成装置の製造方法にあ
る。
Further, a third aspect of the present invention is an electron-emitting device,
A method for manufacturing an image forming apparatus, comprising: an image forming member; and a driving unit that controls irradiation of the image forming member with an electron beam emitted from the electron emitting element in accordance with an information signal. According to a first aspect of the present invention, there is provided a method for manufacturing an image forming apparatus, which is manufactured by the first manufacturing method.

【0020】上記本発明第三の画像形成装置の製造方法
は、さらにその特徴として、「前記画像形成装置は、前
記電子放出素子の複数が並列に結線された素子列を少な
くとも1列以上有する画像形成装置である」こと、「前
記画像形成装置は、前記電子放出素子の複数が結線され
た素子列の複数列がマトリクス配置されている画像形成
装置である」こと、をも含むものである。
The method for manufacturing an image forming apparatus according to the third aspect of the present invention is further characterized in that the image forming apparatus includes an image forming apparatus having at least one or more element rows in which a plurality of the electron-emitting devices are connected in parallel. "The image forming apparatus is an image forming apparatus in which a plurality of rows of element rows in which a plurality of the electron-emitting devices are connected are arranged in a matrix."

【0021】本発明によれば、通電フォーミング前の素
子抵抗値R1が素子毎にばらついていたとしても、R1
の小さい素子に過大な電流が流れたり、R1の大きい素
子の亀裂発生が不完全になったりすることを防ぐことが
できると共に、通電フォーミング後の各素子の電気特性
を均一にすることができるものである。
According to the present invention, even if the element resistance R1 before energization forming varies from element to element, R1
It is possible to prevent an excessive current from flowing through an element having a small R1 and to prevent incomplete cracking of an element having a large R1 and to make the electrical characteristics of each element after energization forming uniform. It is.

【0022】[0022]

【発明の実施の形態】上記のように、本発明は、電子放
出素子、この電子放出素子を複数個備えた電子源、これ
を用いた画像形成装置の新規な製造方法に係るもので、
各発明の構成及び作用を以下に更に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As described above, the present invention relates to an electron-emitting device, an electron source having a plurality of the electron-emitting devices, and a novel method of manufacturing an image forming apparatus using the same.
The configuration and operation of each invention will be further described below.

【0023】本発明に係る電子放出素子は、先述したよ
うな冷陰極型の電子放出素子に分類されるもので、それ
らの中でも電子放出特性等の観点から特に表面伝導型の
電子放出素子が好適である。このため、以下では表面伝
導型電子放出素子を例に挙げて説明する。
The electron-emitting device according to the present invention is classified as a cold cathode type electron-emitting device as described above, and among them, a surface conduction type electron-emitting device is particularly preferable from the viewpoint of electron emission characteristics and the like. It is. Therefore, a surface conduction electron-emitting device will be described below as an example.

【0024】図1(a),(b)は、本発明に好適な表
面伝導型電子放出素子の基本的な構成を示す図であり、
図中、1は基板、2は電子放出部、3は導電性膜、4と
5は電極(素子電極)である。
FIGS. 1A and 1B are diagrams showing a basic configuration of a surface conduction electron-emitting device suitable for the present invention.
In the figure, 1 is a substrate, 2 is an electron-emitting portion, 3 is a conductive film, and 4 and 5 are electrodes (device electrodes).

【0025】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
As the substrate 1, for example, quartz glass, Na
And glass having reduced impurity content such as glass, blue plate glass, a laminate obtained by laminating SiO 2 on a blue plate glass by a sputtering method or the like, and ceramics such as alumina.

【0026】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In23 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
The materials of the opposing device electrodes 4 and 5 are as follows.
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO 2 , Pd-Ag
Printed conductors composed of metals or metal oxides and glass and the like, transparent conductors such as In 2 O 3 —SnO 2 , and semiconductor conductor materials such as polysilicon are appropriately selected.

【0027】素子電極間隔L、素子電極長さW、導電性
膜3の形状等は、応用される形態等によって設計され
る。
The element electrode interval L, the element electrode length W, the shape of the conductive film 3 and the like are designed depending on the form to be applied.

【0028】素子電極間隔Lは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極4,5間に印加する電圧等によ
り、数マイクロメートルから数十マイクロメートルであ
る。
The distance L between the device electrodes is preferably from several hundred angstroms to several hundreds of micrometers, and more preferably from several micrometers to several tens of micrometers depending on the voltage applied between the device electrodes 4 and 5. .

【0029】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚dは、
数百オングストロームから数マイクロメートルである。
The element electrode length W is preferably several micrometers to several hundred micrometers in consideration of the resistance value and the electron emission characteristics of the electrode.
A few hundred angstroms to a few micrometers.

【0030】尚、図1に示される電子放出素子は、基板
1上に、素子電極4,5、導電性膜3の順に積層された
ものとなっているが、基板1上に、導電性膜3、素子電
極4,5の順に積層したものとしてもよい。
The electron-emitting device shown in FIG. 1 has a structure in which device electrodes 4 and 5 and a conductive film 3 are laminated on a substrate 1 in this order. 3, the device electrodes 4 and 5 may be stacked in this order.

【0031】導電性膜3は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜であることが特
に好ましく、その膜厚は、素子電極4,5へのステップ
カバレージ、素子電極4,5間の抵抗値及び後述するフ
ォーミング条件等によって適宜選択される。この導電性
膜3の膜厚は、好ましくは数オングストロームから数千
オングストロームで、特に好ましくは10オングストロ
ームから500オングストロームであり、その抵抗値
は、10の3乗から10の7乗オーム/□のシート抵抗
値である。
In order to obtain good electron emission characteristics, the conductive film 3 is particularly preferably a fine particle film composed of fine particles. It is appropriately selected according to the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of the conductive film 3 is preferably several angstroms to several thousand angstroms, particularly preferably 10 angstroms to 500 angstroms, and its resistance value is a sheet of 10 3 to 10 7 ohm / □. It is a resistance value.

【0032】上記微粒子膜とは、複数の微粒子が集合し
た膜であり、その微細構造として、微粒子が個々に分散
配置した状態のみならず、微粒子が互いに隣接、あるい
は重なり合った状態(いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む)の膜をさ
す。
The above-mentioned fine particle film is a film in which a plurality of fine particles are gathered, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlapped (some fine particles). Gather together to form an island-like structure as a whole).

【0033】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。
In the present specification, the term “fine particles” is frequently used, and the meaning will be described.

【0034】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。
Small particles are called "fine particles", and smaller ones are called "ultra fine particles". Particles smaller than "ultrafine particles" and having a few hundred atoms or less are widely called "clusters".

【0035】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
However, each boundary is not strict, and changes depending on what kind of property is focused on. Further, “fine particles” and “ultrafine particles” may be collectively referred to as “fine particles”, and the description in this specification is in line with this.

【0036】例えば、「実験物理学講座14 表面・微
粒子」(木下是雄 編、共立出版1986年9月1日発
行)では、「本稿で微粒子と言うときにはその直径がだ
いたい2〜3μm程度から10nm程度までとし、特に
超微粒子というときは粒径が10nm程度から2〜3n
m程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(195ページ 22〜26行目)と記述されて
いる。
For example, in "Experimental Physics Course 14 Surface / Particles" (edited by Yoshio Kinoshita, published on September 1, 1986 by Kyoritsu Publishing Co., Ltd.), "fine particles in this paper have a diameter of about 2-3 μm to 10 nm. And especially when it is referred to as ultrafine particles, the particle size is about 10 nm to 2-3 n.
It means up to about m. It is not exactly strict because both are collectively written as fine particles, but it is a rough guide. When the number of atoms constituting a particle is two to several tens to several hundreds, it is called a cluster. (Page 195, lines 22 to 26).

【0037】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。
In addition, the definition of "ultra-fine particles" in the "Hayashi / Ultra-fine Particle Project" of the New Technology Development Corporation has a lower limit of the particle size, which is as follows.

【0038】「創造科学技術推進制度の“超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子”(ultra fine particle) と呼ぶことにした。すると
1個の超微粒子はおよそ100〜108 個くらいの原子
の集合体という事になる。原子の尺度でみれば超微粒子
は大〜巨大粒子である。」(「超微粒子−創造科学技
術」林主税、上田良二、田崎明 編;三田出版 198
8年 2ページ1〜4行目)/「超微粒子よりさらに小
さいもの、すなわち原子が数個〜数百個で構成される1
個の粒子は、ふつうクラスターと呼ばれる」(同書2ペ
ージ12〜13行目)。
In the "Ultra Fine Particle Project" of the Creative Science and Technology Promotion System (1981 to 1986), a particle having a size (diameter) in the range of about 1 to 100 nm is called "ultra fine particle". ... was to be then one of the ultra-fine particles is the fact that a collection of about 100 to 10 8 much of the atom if you look at the scale of atoms ultra-fine particles are large - huge particles "(" ultra-fine particles - Creative Science and Technology "Hayashi Tax, Ryoji Ueda, Akira Tazaki; Mita Publishing 198
8 years, page 2, lines 1 to 4) / "one smaller than ultrafine particles, that is, one consisting of several to several hundred atoms
Individual particles are usually called clusters ”(ibid., Page 2, lines 12 to 13).

【0039】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜10Å程度、上限は数μm
程度のものを指すこととする。
[0039] Based on the general notation as described above,
In the present specification, “fine particles” are an aggregate of a large number of atoms and molecules, and the lower limit of the particle size is several Å to 10 Å and the upper limit is several μm
It refers to the degree.

【0040】導電性膜3を構成する材料としては、例え
ばPd,Pt,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb等の金属、P
dO,SnO2 ,In23 ,PbO,Sb23 等の
酸化物、HfB2 ,ZrB2,LaB6 ,CeB6 ,Y
4 ,GdB4 等の硼化物、TiC,ZrC,HfC,
TaC,SiC,WCなどの炭化物、TiN,ZrN,
HfN等の窒化物、Si,Ge等の半導体、カーボン等
が挙げられる。
As a material constituting the conductive film 3, for example, Pd, Pt, Ru, Ag, Au, Ti, In, Cu,
Metals such as Cr, Fe, Zn, Sn, Ta, W, and Pb;
oxides such as dO, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , Y
Borides such as B 4 and GdB 4 , TiC, ZrC, HfC,
Carbides such as TaC, SiC and WC, TiN, ZrN,
Examples include nitrides such as HfN, semiconductors such as Si and Ge, and carbon.

【0041】電子放出部2は、例えば導電性膜の一部に
形成された亀裂であり、電子放出はこの亀裂付近から行
われる。この亀裂は、導電性膜3の膜厚、膜質、材料及
び後述する通電フォーミング条件等の製法に依存して形
成される。従って、電子放出部2の位置及び形状は図1
に示されるような位置及び形状に特定されるものではな
い。
The electron emitting portion 2 is, for example, a crack formed in a part of the conductive film, and the electron emission is performed from the vicinity of the crack. The cracks are formed depending on the film thickness, film quality, material of the conductive film 3 and a manufacturing method such as energization forming conditions described later. Therefore, the position and shape of the electron-emitting portion 2 are shown in FIG.
However, the position and shape are not specified as shown in FIG.

【0042】亀裂内部には、数オングストロームから数
百オングストロームの粒径の導電性微粒子を有すること
もある。この導電性微粒子は、導電性膜3を構成する材
料の元素の一部、あるいは総てと同様のものである。ま
た、電子放出部2及びその近傍の導電性膜3は炭素を主
成分とする膜を有することが望ましい。
In some cases, conductive fine particles having a particle size of several Angstroms to several hundred Angstroms may be present inside the crack. The conductive fine particles are similar to some or all of the elements of the material constituting the conductive film 3. Further, it is desirable that the electron emitting portion 2 and the conductive film 3 in the vicinity thereof have a film containing carbon as a main component.

【0043】次に、本発明の主眼である上記表面伝導型
電子放出素子の製造方法の一例を図2に基づいて説明す
る。尚、図2において図1と同じ符号は同じ部材を示す
ものである。
Next, an example of a method of manufacturing the above-described surface conduction electron-emitting device, which is the main feature of the present invention, will be described with reference to FIG. In FIG. 2, the same reference numerals as those in FIG. 1 indicate the same members.

【0044】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術等により基板1の面上に素子電極4,5を形成する
(図2(a))。
1) After sufficiently washing the substrate 1 with a detergent, pure water and an organic solvent, depositing an element electrode material by a vacuum deposition method, a sputtering method, or the like, and then depositing the material on the surface of the substrate 1 by a photolithography technique or the like. The device electrodes 4 and 5 are formed (FIG. 2A).

【0045】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属膜を形成する。尚、
有機金属溶液とは、前述の導電性膜3の構成材料の金属
を主元素とする有機化合物の溶液である。この後、有機
金属膜を加熱焼成処理し、リフトオフ、エッチング等に
よりパターニングし、所望のパターン形状を有する導電
性膜3を形成する(図2(b))。
2) An organic metal solution is applied on the substrate 1 on which the device electrodes 4 and 5 are provided, and the solution is allowed to stand.
And the element electrode 5 are connected to form an organometallic film. still,
The organic metal solution is a solution of an organic compound containing a metal as a constituent element of the conductive film 3 as a main element. Thereafter, the organic metal film is heated and baked, and is patterned by lift-off, etching, or the like, to form a conductive film 3 having a desired pattern shape (FIG. 2B).

【0046】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限ることなく、例えば真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって有機金属膜を形成
することもできる。
Although the description has been made with reference to the coating method of the organic metal solution, the present invention is not limited to this. For example, a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, etc. Can form an organometallic film.

【0047】3)続いて、通電処理によるフォーミング
工程を施す。
3) Subsequently, a forming step by an energizing process is performed.

【0048】素子電極4,5間に不図示の電源より或る
電圧以上の電圧を印加通電すると、導電性膜3の部位に
構造の変化した電子放出部2が形成される(図2
(c))。この通電処理により導電性膜3を局所的に破
壊、変形もしくは変質せしめ、構造の変化した部位が電
子放出部2である。
When a voltage higher than a certain voltage is applied between the device electrodes 4 and 5 from a power supply (not shown) and the current is applied, an electron emitting portion 2 having a changed structure is formed at the portion of the conductive film 3.
(C)). The conductive film 3 is locally destroyed, deformed or deteriorated by the energization process, and the portion where the structure is changed is the electron emitting portion 2.

【0049】本発明の最大の特徴は、本フォーミング工
程に関わるものであり、即ち、フォーミング電圧を印加
する前に予め導電性膜3の抵抗値R1を測定し、この抵
抗値R1に応じて適宜設定されたフォーミング電圧を印
加して電子放出部2を形成するものである。
The most important feature of the present invention relates to the present forming step, that is, the resistance value R1 of the conductive film 3 is measured in advance before the forming voltage is applied, and the resistance value R1 is appropriately determined according to the resistance value R1. The electron-emitting portion 2 is formed by applying a set forming voltage.

【0050】このフォーミング電圧としては、具体的に
は、例えば、上記抵抗値R1の平方根に比例した電圧ピ
ークを有する電圧とすることが好ましい。
Specifically, the forming voltage is preferably a voltage having a voltage peak proportional to the square root of the resistance value R1, for example.

【0051】また、フォーミング電圧印加後にも導電性
膜3の抵抗値R2を測定し、この抵抗値R2が所定の抵
抗値(例えば1Mオーム)より低い場合には、更に、前
記フォーミング電圧のピーク電圧よりも高いピーク電圧
を有するフォーミング電圧を印加することが好ましい。
The resistance value R2 of the conductive film 3 is measured even after the application of the forming voltage. If the resistance value R2 is lower than a predetermined resistance value (for example, 1 M ohm), the peak voltage of the forming voltage is further increased. It is preferable to apply a forming voltage having a higher peak voltage.

【0052】上記フォーミング工程からそれ以降の工程
は、図3に示されるような測定評価系内で行うことがで
きる。この測定評価系について説明する。
The steps after the forming step can be performed in a measurement and evaluation system as shown in FIG. This measurement evaluation system will be described.

【0053】図3において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性膜3を流れ
る素子電流Ifを測定するための電流計、54は電子放
出部2より放出される放出電流Ieを捕捉するためのア
ノード電極、53はアノード電極54に電圧を印加する
ための高圧電源、52は電子放出部2より放出される放
出電流Ieを測定するための電流計、55は真空装置、
56は排気ポンプである。
In FIG. 3, the same reference numerals as those in FIG. 1 denote the same members. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the device; 50, an ammeter for measuring a device current If flowing through the conductive film 3 between the device electrodes 4 and 5; An anode electrode for capturing the emission current Ie to be emitted; 53, a high-voltage power supply for applying a voltage to the anode electrode 54; 52, an ammeter for measuring the emission current Ie emitted from the electron emission section 2; Is a vacuum device,
56 is an exhaust pump.

【0054】電子放出素子及びアノード電極54等は真
空装置55内に設置され、この真空装置55には不図示
の真空計等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。
The electron-emitting device and the anode electrode 54 are installed in a vacuum device 55. The vacuum device 55 is equipped with necessary equipment such as a vacuum gauge (not shown). Can be measured and evaluated.

【0055】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び電子放出素子の基板1は、
ヒーターにより200℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネルの組み立て段階において、表示パネル及びその内部
を真空装置55及びその内部として構成することで、フ
ォーミング工程及び後述するそれ以後の工程における測
定評価及び処理に応用されるものである。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the electron-emitting device are
The heater can heat up to about 200 ° C. In this measurement evaluation system, the display panel and its inside are configured as a vacuum device 55 and its inside at the stage of assembling the display panel as described below, so that the measurement and evaluation in the forming step and the subsequent steps described later are performed. It is applied to processing.

【0056】4)次に、電子放出部2を含む領域に炭素
または炭素化合物を堆積する活性化処理を施すのが好ま
しい。
4) Next, it is preferable to perform an activation process for depositing carbon or a carbon compound in a region including the electron-emitting portion 2.

【0057】電子放出部2を含む領域に炭素または炭素
化合物を堆積する手法としては、通常の真空蒸着、スパ
ッタ、CVD、イオンプレーティング等の手法が可能で
あるが、有機物質の存在する真空雰囲気下で、素子電極
4,5間に電圧パルスを印加する手法が簡易であること
からより好ましい。特に、表面伝導型電子放出素子の場
合には、この手法により電子放出特性の著しい改善がな
される。
As a method for depositing carbon or a carbon compound in a region including the electron emitting portion 2, ordinary methods such as vacuum deposition, sputtering, CVD, and ion plating can be used. Below, it is more preferable because the method of applying a voltage pulse between the device electrodes 4 and 5 is simple. In particular, in the case of a surface conduction electron-emitting device, the electron emission characteristics are significantly improved by this method.

【0058】活性化処理工程での有機物質の存在する真
空雰囲気は、例えば油拡散ホンプやロータリーポンプな
どを用いて真空容器内を排気した場合に雰囲気内に残留
する有機ガスを利用して形成することができる他、イオ
ンポンプなどにより一旦十分に排気した真空中に適当な
有機物質のガスを導入することによっても得られる。こ
のときの好ましい有機物質のガス圧は、前述の応用の形
態、真空容器の形状や、有機物質の種類などにより異な
るため場合に応じ適宜設定される。適当な有機物質とし
ては、アルカン、アルケン、アルキンの脂肪族炭化水素
類、芳香族炭化水素類、アルコール類、アルデヒド類、
ケトン類、アミン類、フェノール、カルボン、スルホン
酸等の有機酸類等を挙げることが出来、具体的には、メ
タン、エタン、プロパンなどCn2n+2で表される飽和
炭化水素、エチレン、プロピレンなどCn2n等の組成
式で表される不飽和炭化水素、ベンゼン、トルエン、メ
タノール、エタノール、ホルムアルデヒド、アセトアル
デヒド、アセトン、メチルエチルケトン、メチルアミ
ン、エチルアミン、フェノール、蟻酸、酢酸、プロピオ
ン酸等が使用できる。この処理により、雰囲気中に存在
する有機物質から、炭素あるいは炭素化合物が素子上に
堆積し、素子電流If,放出電流Ieが、著しく変化す
るようになる。
The vacuum atmosphere in which an organic substance is present in the activation treatment step is formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump. Alternatively, it can be obtained by introducing a gas of an appropriate organic substance into a vacuum once sufficiently evacuated by an ion pump or the like. The preferable gas pressure of the organic substance at this time varies depending on the above-described application form, the shape of the vacuum vessel, the type of the organic substance, and the like, and is appropriately set according to the case. Suitable organic substances include alkanes, alkenes, alkyne aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes,
Ketones, amines, phenols, carboxylic acids, organic acids such as sulfonic acids and the like can be mentioned. Specifically, methane, ethane, propane and the like, saturated hydrocarbons represented by C n H 2n + 2 , ethylene, Unsaturated hydrocarbons represented by compositional formulas such as propylene and C n H 2n , benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid, propionic acid, etc. Can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie are significantly changed.

【0059】上記炭素及び炭素化合物とは、例えばグラ
ファイト(いわゆるHOPG’,PG(,GC)を包含
し、HOPGはほぼ完全なグラファイトの結晶構造、P
Gは結晶粒が200Å程度で結晶構造がやや乱れたも
の、GCは結晶粒が20Å程度になり結晶構造の乱れが
さらに大きくなったものを指す。)、非晶質カーボン
(アモルファスカーボン及び、アモルファスカーボンと
前記グラファイトの微結晶の混合物を指す)であり、そ
の堆積膜厚は、好ましくは500オングストローム以
下、より好ましくは300オングストローム以下であ
る。
The carbon and the carbon compound include, for example, graphite (so-called HOPG ', PG (, GC), and HOPG has a substantially complete crystal structure of graphite.
G indicates that the crystal grain is about 200 ° and the crystal structure is slightly disordered, and GC indicates that the crystal grain is about 20 ° and the disorder of the crystal structure is further increased. ), Amorphous carbon (refers to amorphous carbon and a mixture of amorphous carbon and the above-mentioned graphite microcrystals), and the deposited film thickness is preferably 500 Å or less, more preferably 300 Å or less.

【0060】5)このようにして作製した電子放出素子
を、フォーミング工程、活性化工程での真空度より高い
真空度の真空雰囲気下で動作駆動する、安定化工程を施
すことが好ましい。より好ましくは、この高い真空度の
真空雰囲気下で、80〜150℃の加熱の後、動作駆動
する。
5) It is preferable to perform a stabilizing step of operating the electron-emitting device thus manufactured in a vacuum atmosphere having a higher degree of vacuum than the forming step and the activating step. More preferably, operation is driven after heating at 80 to 150 ° C. in a vacuum atmosphere with a high degree of vacuum.

【0061】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約10の−
6乗torr以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。
The vacuum atmosphere having a degree of vacuum higher than the degree of vacuum in the forming step and the activation step is, for example, about 10 −
A vacuum atmosphere having a degree of vacuum of 6 torr or more;
More preferably, it is an ultrahigh vacuum system, and has a degree of vacuum at which carbon and carbon compounds are not substantially newly deposited.

【0062】即ち、電子放出素子を上記真空雰囲気中に
封入してしまうことにより、これ以上の炭素及び炭素化
合物の堆積を抑制することが可能となり、これによって
素子電流If、放出電流Ieが安定する。
That is, by enclosing the electron-emitting device in the above-mentioned vacuum atmosphere, it is possible to suppress further deposition of carbon and carbon compounds, thereby stabilizing the device current If and the emission current Ie. .

【0063】以上のようにして得られる表面伝導型電子
放出素子の基本特性について、以下に説明する。
The basic characteristics of the surface conduction electron-emitting device obtained as described above will be described below.

【0064】以下に述べる表面伝導型電子放出素子の基
本特性は、図3の測定評価系のアノード電極54の電圧
を1kV〜10kVとし、アノード電極54と表面伝導
型電子放出素子の距離Hを2〜8mmとして、通常測定
を行う。
The basic characteristics of the surface conduction electron-emitting device described below are as follows. In the measurement and evaluation system shown in FIG. 3, the voltage of the anode electrode 54 is 1 kV to 10 kV, and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is 2 Normally, the measurement is performed with the length set to 88 mm.

【0065】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfとの関係の典型的な例を図4に示す。尚、
図4の(a)において、放出電流Ieは素子電流Ifに
比べて著しく小さいので、任意単位で示されている。
尚、縦軸、横軸ともにリニアスケールである。
First, the emission current Ie and the device current If,
FIG. 4 shows a typical example of the relationship with the element voltage Vf. still,
In FIG. 4A, the emission current Ie is shown in arbitrary units because it is significantly smaller than the element current If.
Note that both the vertical and horizontal axes are linear scales.

【0066】図4の(a)から明らかなように、表面伝
導型電子放出素子は、放出電流Ieに対する次の3つの
特徴的特性を有する。
As apparent from FIG. 4A, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.

【0067】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図4の(a)中のVt
h)を超える素子電圧Vfを印加すると急激に放出電流
Ieが増加し、一方しきい値電圧Vth以下では放出電
流Ieが殆ど検出されない。即ち、放出電流Ieに対す
る明確なしきい値電圧Vthを持った非線形素子であ
る。
First, the surface conduction electron-emitting device has a certain voltage (referred to as a threshold voltage: Vt in FIG. 4A).
When the device voltage Vf exceeding h) is applied, the emission current Ie sharply increases. On the other hand, when the device voltage Vf exceeds the threshold voltage Vth, the emission current Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0068】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。
Second, since the emission current Ie has a characteristic that monotonically increases with respect to the device voltage Vf (referred to as MI characteristic), the emission current Ie can be controlled by the device voltage Vf.

【0069】第3に、アノード電極54(図3参照)に
補足される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
Thirdly, the emission charge captured by the anode electrode 54 (see FIG. 3) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0070】放出電流Ieが素子電圧Vfに対してMI
特性を有すると同時に、素子電流Ifも素子電圧Vfに
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図4の(a)に示す特性
である。一方、図4の(b)に示すように、素子電流I
fは素子電圧Vfに対して電圧制御型負性抵抗特性(V
CNR特性と呼ぶ)を示す場合もある。いずれの特性を
示すかは、表面伝導型電子放出素子の製法及び測定時の
測定条件等に依存する。但し、素子電流Ifが素子電圧
Vfに対してVCNR特性を有する表面伝導型電子放出
素子でも、放出電流Ieは素子電圧Vfに対してMI特
性を有する。
When the emission current Ie is smaller than the device voltage Vf by MI
At the same time as having the characteristics, the device current If may also have the MI characteristics with respect to the device voltage Vf. An example of the characteristic of such a surface conduction electron-emitting device is the characteristic shown in FIG. On the other hand, as shown in FIG.
f is a voltage control type negative resistance characteristic (V
CNR characteristic). Which characteristic is exhibited depends on the manufacturing method of the surface conduction electron-emitting device, measurement conditions at the time of measurement, and the like. However, even in a surface conduction electron-emitting device in which the device current If has VCNR characteristics with respect to the device voltage Vf, the emission current Ie has MI characteristics with respect to the device voltage Vf.

【0071】以上のような本発明による表面伝導型電子
放出素子の特徴的特性のため、複数の素子を配置した電
子源や画像形成装置でも、入力信号に応じて、容易に放
出電子量を制御することができることとなり、多方面へ
の応用が可能である。
Because of the characteristic characteristics of the surface conduction electron-emitting device according to the present invention as described above, even in an electron source or an image forming apparatus in which a plurality of devices are arranged, the amount of emitted electrons can be easily controlled according to an input signal. It can be applied to various fields.

【0072】次に、本発明に係る電子源の一例として前
述の表面伝導型電子放出素子を複数配置した電子源につ
いて述べる。まず、表面伝導型電子放出素子の配列方式
について説明する。
Next, as an example of the electron source according to the present invention, an electron source in which a plurality of the above-mentioned surface conduction electron-emitting devices are arranged will be described. First, the arrangement of the surface conduction electron-emitting devices will be described.

【0073】本発明に係る電子源における表面伝導型電
子放出素子の配列方式としては、従来の技術の項で述べ
たような梯型配置の他、m本のX方向配線の上にn本の
Y方向配線を層間絶縁層を介して設置し、表面伝導型電
子放出素子の一対の素子電極に夫々X方向配線、Y方向
配線を接続した配置方式が挙げられる。これを以後単純
マトリクス配置と呼ぶ。まず、この単純マトリクス配置
について詳述する。
As a method of arranging the surface conduction electron-emitting devices in the electron source according to the present invention, in addition to the ladder arrangement as described in the section of the prior art, n electrodes are arranged on m lines in the X direction. There is an arrangement method in which a Y-directional wiring is provided via an interlayer insulating layer, and an X-directional wiring and a Y-directional wiring are connected to a pair of device electrodes of a surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.

【0074】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。
According to the above-mentioned basic characteristics of the surface conduction electron-emitting device, the emitted electrons in the surface conduction electron-emitting device arranged in a simple matrix are arranged between the opposing device electrodes at a voltage exceeding the threshold voltage. It can be controlled by the peak value and pulse width of the pulsed voltage to be applied. On the other hand, below the threshold voltage, almost no electrons are emitted. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, if the pulse-like voltage is appropriately applied to each of the devices, the surface conduction electron-emitting device is selected according to the input signal, and the electron emission amount is determined. , And individual surface conduction electron-emitting devices can be selected and driven independently with only a simple matrix wiring.

【0075】単純マトリクス配置はこのような原理に基
づくもので、本発明に係る電子源の一例である、この単
純マトリクス配置の電子源の構成について図5に基づい
て更に説明する。
The simple matrix arrangement is based on such a principle, and the configuration of the electron source having the simple matrix arrangement, which is an example of the electron source according to the present invention, will be further described with reference to FIG.

【0076】図5において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された表面伝導
型電子放出素子104の個数及び形状は用途に応じて適
宜設定されるものである。
In FIG. 5, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are appropriately set according to the application. is there.

【0077】m本のX方向配線102は、夫々外部端子
Dx1,Dx2,……,Dxmを有するもので、基板1
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。
The m X-direction wirings 102 have external terminals Dx1, Dx2,..., Dxm, respectively.
A conductive metal or the like formed thereon by a vacuum deposition method, a printing method, a sputtering method, or the like. In addition, the material and the material are so set that the voltage is supplied to the many surface conduction electron-emitting devices 104 almost uniformly.
The film thickness and the wiring width are set.

【0078】n本のY方向配線103は、夫々外部端子
Dy1,Dy2,……,Dynを有するもので、X方向
配線102と同様に作成される。
The n Y-directional wirings 103 have external terminals Dy1, Dy2,..., Dyn, respectively, and are formed in the same manner as the X-directional wiring 102.

【0079】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-directional wires 102 and n Y wires
An interlayer insulating layer (not shown) is provided between the direction wirings 103, and is electrically separated to form a matrix wiring. Note that both m and n are positive integers.

【0080】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。X方向配線102とY方向
配線103は、それぞれ外部端子として引き出されてい
る。
The interlayer insulating layer (not shown) is, for example, SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-directional wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103. The X-direction wiring 102 and the Y-direction wiring 103 are respectively drawn out as external terminals.

【0081】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
Further, the device electrodes (not shown) facing the surface conduction electron-emitting device 104 are provided with m X-direction wirings 102.
, N Y-directional wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of conductive metal or the like formed by sputtering or the like
05 are electrically connected.

【0082】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子104
は、基板1あるいは不図示の層間絶縁層上どちらに形成
してもよい。
Here, the m X-directional wires 102, the n Y-directional wires 103, the connection 105, and the opposing element electrodes may have the same or a part of the constituent elements. Further, they may be different from each other, and are appropriately selected from the above-described materials of the device electrodes and the like. The wires to these device electrodes may be collectively referred to as device electrodes when the material is the same as the device electrodes. Further, the surface conduction electron-emitting device 104
May be formed on the substrate 1 or on an interlayer insulating layer (not shown).

【0083】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
As will be described later in detail, a scanning signal is applied to the X-direction wiring 102 in order to scan a row of the surface conduction electron-emitting devices 104 arranged in the X-direction in accordance with an input signal. A scanning signal applying unit (not shown) is electrically connected.

【0084】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子104に印加される駆動
電圧は、当該表面伝導型電子放出素子104に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。
On the other hand, a modulation signal (not shown) for applying a modulation signal is applied to the Y-direction wiring 103 in order to modulate each of the rows of the surface conduction electron-emitting devices 104 arranged in the Y direction according to an input signal. The signal generating means is electrically connected. Further, the driving voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the surface conduction electron-emitting device 104.

【0085】次に、以上のような単純マトリクス配置の
電子源を用いて構成される本発明に係る画像形成装置の
一例を、図6〜図8を用いて説明する。尚、図6は表示
パネル201の基本構成図であり、図7は蛍光膜114
を示す図であり、図8は図7の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
Next, an example of an image forming apparatus according to the present invention constituted by using the electron sources having the simple matrix arrangement as described above will be described with reference to FIGS. FIG. 6 is a basic configuration diagram of the display panel 201, and FIG.
FIG. 8 shows the display panel 201 of FIG.
FIG. 2 is a block diagram illustrating an example of a driving circuit for performing television display in accordance with a TSC television signal.

【0086】図6において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレート、116はガラス基板1
13の内面に蛍光膜114とメタルバック115等が形
成されたフェースプレート、112は支持枠であり、リ
アプレート111、支持枠112及びフェースプレート
116にフリットガラス等を塗布し、大気中あるいは窒
素中で、400〜500℃で10分以上焼成することで
封着して外囲器118を構成している。
In FIG. 6, reference numeral 1 denotes a substrate of an electron source on which the surface conduction electron-emitting devices are arranged as described above, 111 denotes a rear plate to which the substrate 1 is fixed, and 116 denotes a glass substrate.
13 is a face plate in which a fluorescent film 114 and a metal back 115 are formed on the inner surface. Reference numeral 112 denotes a support frame, and frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and is applied in the air or in nitrogen. Then, the envelope 118 is formed by baking at 400 to 500 ° C. for 10 minutes or more for sealing.

【0087】図6において、102,103は、表面伝
導型電子放出素子104の一対の素子電極4,5(図1
参照)と接続されたX方向配線及びY方向配線で、夫々
外部端子Dx1ないしDxm,Dy1ないしDynを有
している。
In FIG. 6, reference numerals 102 and 103 denote a pair of device electrodes 4 and 5 of the surface conduction electron-emitting device 104 (FIG. 1).
) And external terminals Dx1 to Dxm and Dy1 to Dyn, respectively.

【0088】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 comprises the face-plate 116, the support frame 112, and the rear plate 111, as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1. If the substrate 1 itself has sufficient strength, the separate rear plate 111 is unnecessary, and the support frame is directly attached to the substrate 1. Seal 112,
The envelope 118 may be constituted by the face plate 116, the support frame 112, and the substrate 1. Further, by further providing a support (not shown) called a spacer between the face plate 116 and the rear plate 111, the envelope 118 having sufficient strength against atmospheric pressure can be obtained.

【0089】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図7(a))あるいはブラックマトリクス(図7
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
The fluorescent film 114 is composed of only the phosphor 122 in the case of monochrome, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphor 122, a black stripe (FIG. 7A) or a black matrix (FIG. 7
(B)) a black conductive material 121 and a phosphor 122 called
It is composed of The purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 122 of the three primary colors necessary for color display black so that mixed colors and the like are not noticeable, and to reflect external light on the fluorescent film 114. Is to suppress a decrease in contrast due to As a material of the black conductive material 121, not only a material mainly containing graphite, which is often used, but also a material having conductivity and low light transmission and reflection may be used. it can.

【0090】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0091】また、図6に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図7参
照)の発光のうち内面側への光をフェースプレート11
6側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するための電極として作用する
こと、外囲器118内で発生した負イオンの衝突による
ダメージからの蛍光体122の保護等である。メタルバ
ック115は、蛍光膜114の作製後、蛍光膜114の
内面側表面の平滑化処理(通常フィルミングと呼ばれ
る)を行い、その後Alを真空蒸着等で堆積することで
作製できる。
Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to convert the light emitted from the phosphor 122 (see FIG. 7) toward the inner surface into the face plate 11.
Improving the brightness by specular reflection to the 6 side, acting as an electrode for applying an electron beam acceleration voltage, and protecting the phosphor 122 from damage due to collision of negative ions generated in the envelope 118 And so on. The metal back 115 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then depositing Al by vacuum evaporation or the like.

【0092】フェースプレート116には、更に蛍光膜
114の導伝性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface of the fluorescent film 114 to further enhance the conductivity of the fluorescent film 114.

【0093】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。
When performing the above-described sealing, in the case of color, since the phosphors 122 of each color must correspond to the surface conduction electron-emitting devices 104, it is necessary to perform sufficient alignment.

【0094】外囲器118内は、不図示の排気管を通じ
て排気し、所定の真空度に達した後、封止される。ま
た、外囲器118の封止後の真空度を維持するためにゲ
ッター処理を行うこともできる。これは、外囲器118
の封止を行う直前あるいは封止後に抵抗加熱あるいは高
周波加熱等により、外囲器118内の所定の位置に配置
したゲッター(不図示)を加熱し、蒸着膜を形成する処
理である。ゲッターは通常Ba等が主成分であり、該蒸
着膜の吸着作用により、例えば1×10の−5乗ないし
は1×10の−7乗torrの真空度を維持するための
ものである。
The inside of the envelope 118 is evacuated through an exhaust pipe (not shown) and, after reaching a predetermined degree of vacuum, is sealed. Further, a getter process can be performed to maintain the degree of vacuum of the envelope 118 after sealing. This is because the envelope 118
Immediately before or after sealing, a getter (not shown) disposed at a predetermined position in the envelope 118 is heated by resistance heating or high-frequency heating to form a vapor-deposited film. The getter is usually composed mainly of Ba or the like, and is used for maintaining a vacuum degree of, for example, 1 × 10 −5 or 1 × 10 −7 torr by the adsorption action of the deposited film.

【0095】尚、前述したフォーミング処理以降の表面
伝導型電子放出素子の各製造工程は、通常、外囲器11
8の封止直前又は封止後に行われるもので、その内容は
前述した通りである。尚、上記構成の電子源において
は、外部端子Dx1ないしDxm,Dy1ないしDyn
を介して各表面伝導型電子放出素子に通電することでフ
ォーミング処理を行うことができる。
The manufacturing steps of the surface conduction electron-emitting device after the above-described forming process are usually performed in the envelope 11
This is performed immediately before or after sealing of No. 8 and the contents thereof are as described above. In the electron source having the above configuration, the external terminals Dx1 to Dxm, Dy1 to Dyn
The forming process can be performed by energizing each surface conduction electron-emitting device through the.

【0096】上述の表示パネル201は、例えば図8に
示されるような駆動回路で駆動することができる。尚、
図8において、201は表示パネル、202は走査回
路、203は制御回路、204はシフトレジスタ、20
5はラインメモリ、206は同期信号分離回路、207
は変調信号発生器、Vx及びVaは直流電圧源である。
The above-described display panel 201 can be driven by a driving circuit as shown in FIG. 8, for example. still,
8, reference numeral 201 denotes a display panel; 202, a scanning circuit; 203, a control circuit; 204, a shift register;
5 is a line memory, 206 is a synchronization signal separation circuit, 207
Is a modulation signal generator, and Vx and Va are DC voltage sources.

【0097】図8に示されるように、表示パネル201
は、外部端子Dx1ないしDxm、外部端子Dy1ない
しDyn及び高圧端子Hvを介して外部の電気回路と接
続されている。この内、外部端子Dx1ないしDxmに
は前記表示パネル201内に設けられている表面伝導型
電子放出素子、即ちm行n列の行列状にマトリクス配置
された表面伝導型電子放出素子群を1行(n素子ずつ)
順次駆動して行くための走査信号が印加される。
As shown in FIG. 8, the display panel 201
Are connected to an external electric circuit via external terminals Dx1 to Dxm, external terminals Dy1 to Dyn, and a high voltage terminal Hv. The external terminals Dx1 to Dxm each include a surface conduction electron-emitting device provided in the display panel 201, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns. (Each n elements)
A scanning signal for sequentially driving is applied.

【0098】一方、外部端子Dy1ないし外部端子Dy
nには、前記走査信号により選択された1行の各表面伝
導型電子放出素子の出力電子ビームを制御するための変
調信号が印加される。また、高圧端子Hvには、直流電
圧源Vaより、例えば10kVの直流電圧が供給され
る。これは表面伝導型電子放出素子より出力される電子
ビームに、蛍光体を励起するのに十分なエネルギーを付
与するための加速電圧である。
On the other hand, the external terminals Dy1 to Dy
To n, a modulation signal for controlling the output electron beam of each surface conduction electron-emitting device in one row selected by the scanning signal is applied. Further, a DC voltage of, for example, 10 kV is supplied to the high voltage terminal Hv from the DC voltage source Va. This is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.

【0099】走査回路202は、内部にm個のスイッチ
ング素子(図8中S1ないしSmで模式的に示す)を備
えるもので、各スイッチング素子S1〜Smは、直流電
圧電源Vxの出力電圧もしくは0V(グランドレベル)
のいずれか一方を選択して、表示パネル201の外部端
子Dx1ないしDxmと電気的に接続するものである。
各スイッチング素子S1〜Smは、制御回路203が出
力する制御信号Tscanに基づいて動作するもので、
実際には、例えばFETのようなスイッチング機能を有
する素子を組み合わせることにより容易に構成すること
が可能である。
The scanning circuit 202 includes m switching elements (symbols S1 to Sm in FIG. 8) therein. (Ground level)
Is selected and electrically connected to the external terminals Dx1 to Dxm of the display panel 201.
Each of the switching elements S1 to Sm operates based on a control signal Tscan output from the control circuit 203.
Actually, it can be easily configured by combining elements having a switching function such as an FET, for example.

【0100】本例における前記直流電圧源Vxは、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
In the present embodiment, the DC voltage source Vx has a drive voltage applied to the unscanned surface conduction electron-emitting device based on the characteristics (threshold voltage) of the surface conduction electron-emitting device. It is set to output a constant voltage that is equal to or lower than the value voltage.

【0101】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。
The control circuit 203 has a function of coordinating the operation of each section so that an appropriate display is performed based on an image signal input from the outside. A synchronization signal Tsyn sent from a synchronization signal separation circuit 206 described below.
Based on c, each control signal of Tscan, Tsft, and Tmry is generated for each unit.

【0102】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。
The synchronizing signal separating circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) With the circuit,
It can be easily configured. Sync signal separation circuit 206
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. here,
It is illustrated as Tsync for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is illustrated as an ATA signal. This DATA signal is input to the shift register 204.

【0103】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて作
動する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えてもよい。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のn素子分の駆動データに相当する)
のデータは、Id1ないしIdnのn個の並列信号とし
て前記シフトレジスタ204より出力される。
The shift register 204 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 203. Operate. This control signal Tsft is supplied to the shift register 20
4 may be rephrased as the shift clock. Also,
One line of serial / parallel converted image (equivalent to drive data for n elements of surface conduction electron-emitting device)
Are output from the shift register 204 as n parallel signals of Id1 to Idn.

【0104】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmryに従って
適宜Id1ないしIdnの内容を記憶する。記憶された
内容は、Id’1ないしId’nとして出力され、変調
信号発生器207に入力される。
The line memory 205 is a storage device for storing data for one line of an image for a required time.
The contents of Id1 to Idn are stored as appropriate according to the control signal Tmry sent from the control circuit 203. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 207.

【0105】変調信号発生器207は、前記画像データ
Id’1ないしId’nの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Dy1ないしDynを通じて
表示パネル201内の表面伝導型電子放出素子に印加さ
れる。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data Id′1 to Id′n. Are applied to the surface conduction electron-emitting devices in the display panel 201 through the terminals Dy1 to Dyn.

【0106】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。
As described above, the surface conduction electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Also, for a voltage exceeding the threshold voltage, the emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. Materials for surface conduction electron-emitting devices,
By changing the configuration and the manufacturing method, the value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change, but in any case, the following can be said.

【0107】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
That is, when a pulse-like voltage is applied to the surface conduction electron-emitting device, electron emission does not occur even if a voltage lower than the threshold voltage is applied, but a voltage exceeding the threshold voltage is applied. In this case, electron emission occurs. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second, by changing the width of the voltage pulse, it is possible to control the total amount of charges of the output electron beam.

【0108】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
Therefore, as a method of modulating the surface conduction electron-emitting device according to an input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 generates a voltage pulse having a fixed length, and uses a voltage modulation circuit capable of appropriately modulating the pulse peak value according to input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a pulse width modulation method circuit capable of appropriately modulating the pulse width according to input data. Used.

【0109】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0110】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When using the digital signal system, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 206 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 206.

【0111】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in modulation signal generator 207 is slightly different.

【0112】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
That is, in the case of a voltage modulation method using a digital signal, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added as necessary. In the case of a pulse width modulation method using a digital signal, the modulation signal generator 207 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and an output value of the counter and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier may be added for amplifying the voltage of the pulse-width-modulated signal output from the comparator to the drive voltage of the surface-conduction electron-emitting device.

【0113】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
On the other hand, in the case of a voltage modulation method using an analog signal, an amplification circuit using a well-known operational amplifier or the like may be used as the modulation signal generator 207, and a level shift circuit or the like may be added as necessary. You may. In the case of a pulse width modulation method using an analog signal, for example, a well-known voltage-controlled oscillation circuit (VCO) may be used, and a voltage is amplified to a drive voltage of a surface conduction electron-emitting device as necessary. May be added.

【0114】以上のような表示パネル201及び駆動回
路を有する本発明に係る画像形成装置は、端子Dx1〜
Dxm及びDy1〜Dynから電圧を印加することによ
り、必要な表面伝導型電子放出素子から電子を放出させ
ることができ、高圧端子Hvを通じて、メタルバック1
15あるいは透明電極(不図示)に高電圧を印加して電
子ビームを加速し、加速した電子ビームを蛍光膜114
に衝突させることで生じる励起・発光によって、NTS
C方式のテレビ信号に応じてテレビジョン表示を行うこ
とができるものである。
The image forming apparatus according to the present invention having the display panel 201 and the driving circuit as described above has terminals Dx1 to Dx1.
By applying a voltage from Dxm and Dy1 to Dyn, electrons can be emitted from the necessary surface conduction electron-emitting device.
15 or a transparent electrode (not shown) to apply a high voltage to accelerate the electron beam, and apply the accelerated electron beam to the fluorescent film 114.
Excitation and emission caused by collision with
The television display can be performed according to the television signal of the C system.

【0115】尚、以上説明した構成は、表示等に用いら
れる画像形成装置を得る上で必要な概略構成であり、例
えば各部材の材料等、詳細な部分は上述の内容に限られ
るものではなく、画像形成装置の用途に適するよう、適
宜選択されるものである。また、入力信号としてNTS
C方式を挙げたが、本発明に係る画像形成装置はこれに
限られるものではなく、PAL、SECAM方式等の他
の方式でもよく、更にはこれらよりも多数の走査線から
なるTV信号、例えばMUSE方式を初めとする高品位
TV方式でもよい。
The configuration described above is a schematic configuration necessary for obtaining an image forming apparatus used for display and the like. For example, detailed portions such as materials of each member are not limited to those described above. Are appropriately selected so as to be suitable for the use of the image forming apparatus. Also, NTS is used as an input signal.
Although the C method has been described, the image forming apparatus according to the present invention is not limited to this, but may be another method such as a PAL or SECAM method, and further, a TV signal including a larger number of scanning lines than these, for example, A high-quality TV system such as the MUSE system may be used.

【0116】次に、前述の梯型配置の電子源及びこれを
用いて構成される本発明に係る画像形成装置の一例につ
いて図9及び図10を用いて説明する。
Next, an example of the above-described ladder-shaped electron source and an image forming apparatus according to the present invention constituted by using the same will be described with reference to FIGS. 9 and 10. FIG.

【0117】図9において、1は基板、104は表面伝
導型電子放出素子、304は表面伝導型電子放出素子1
04を接続する共通配線で10本設けられており、各々
外部端子D1〜D10を有している。
In FIG. 9, reference numeral 1 denotes a substrate, 104 denotes a surface conduction electron-emitting device, and 304 denotes a surface conduction electron-emitting device.
There are provided ten common wirings for connecting the terminals 04, each having external terminals D1 to D10.

【0118】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。
The surface conduction type electron-emitting device 104 is
A plurality is arranged in parallel above. This is called an element row. These element rows are arranged in a plurality of rows to constitute an electron source.

【0119】各素子行の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2とD3,D4とD5,D6とD7,D8とD9の
共通配線304を一体の同一配線としても行うことがで
きる。
By applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D1 and D2), each element row can be driven independently. That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. The application of such a drive voltage is performed by applying common lines 304 adjacent to each other between the element rows, that is, common lines 304 adjacent to each other, that is, external terminals D2 and D3 and D4 and D5 and D6 and D7 and D8 respectively adjacent to each other. The common wiring 304 of D9 and D9 can be formed as a single integrated wiring.

【0120】図10は、上記梯型配置の電子源を備えた
表示パネル301の構造を示す図である。
FIG. 10 is a diagram showing the structure of a display panel 301 provided with the above-mentioned trapezoidal arrangement of electron sources.

【0121】図10中302はグリッド電極、303は
電子が通過するための開口、D1〜Dmは各表面伝導型
電子放出素子に電圧を印加するための外部端子、G1〜
Gnはグリッド電極302に接続された外部端子であ
る。また、各素子行間の共通配線304は一体の同一配
線として基板1上に形成されている。
In FIG. 10, reference numeral 302 denotes a grid electrode; 303, an opening through which electrons pass; D1 to Dm, external terminals for applying a voltage to each surface conduction electron-emitting device;
Gn is an external terminal connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integral same wiring.

【0122】尚、図10において図6と同じ符号は同じ
部材を示すものであり、図6に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
In FIG. 10, the same reference numerals as in FIG. 6 denote the same members, and the major difference from the display panel 201 using the electron sources in the simple matrix arrangement shown in FIG. The point is that a grid electrode 302 is provided between the electrodes 116.

【0123】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個ずつ円
形の開口303を設けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104. In order to pass
One circular opening 303 is provided for each surface conduction electron-emitting device 104.

【0124】グリッド電極302の形状や配置位置は、
必ずしも図10に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば表面伝導型
電子放出素子104の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302
It is not always necessary that the openings 303 are as shown in FIG. 10. A large number of openings 303 may be provided in a mesh shape, and the grid electrodes 302 may be provided, for example, around or near the surface conduction electron-emitting device 104. Good.

【0125】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the column of the grid electrode 302 in synchronization with sequentially driving (scanning) the element rows one by one, each electron beam is irradiated on the fluorescent film 114. And images can be displayed line by line.

【0126】以上のように、本発明に係る画像形成装置
は、単純マトリクス配置及び梯型配置のいずれの電子源
を用いても得ることができ、上述したテレビジョン放送
の表示装置のみならず、テレビ会議システム、コンピュ
ーター等の表示装置として好適な画像形成装置が得られ
る。更には、感光ドラムとで構成した光プリンターの露
光装置としても用いることができるものである。
As described above, the image forming apparatus according to the present invention can be obtained by using any of the electron sources in the simple matrix arrangement and the trapezoidal arrangement. An image forming apparatus suitable as a display device for a video conference system, a computer, or the like can be obtained. Furthermore, the present invention can be used as an exposure device of an optical printer including a photosensitive drum.

【0127】[0127]

【実施例】以下に、具体的な実施例を挙げて本発明を詳
しく説明するが、本発明はこれら実施例に限定されるも
のではなく、本発明の目的が達成される範囲内での各要
素の置換や設計変更がなされたものをも包含する。
EXAMPLES The present invention will be described in detail below with reference to specific examples. However, the present invention is not limited to these examples, and each of the examples is set within a range in which the object of the present invention is achieved. This includes the case where the element is replaced or the design is changed.

【0128】(実施例1)本実施例の表面伝導型電子放
出素子の構成は、図1に示されるものと同様であり、図
2の製造工程図に基づきその製造方法を以下に説明す
る。
Example 1 The structure of the surface conduction electron-emitting device of this example is the same as that shown in FIG. 1, and a method of manufacturing the same will be described below with reference to the manufacturing process diagram of FIG.

【0129】工程−a 十分に洗浄した青板ガラス基板1を用い、真空蒸着法に
より厚さ5ナノメートルのTi、厚さ30ナノメートル
のPtを順次堆積した。フォトリソグラフィ法によりパ
ターニングを行い、素子電極間隔Lが2マイクロメート
ル、幅Wが300マイクロメートルの素子電極4,5を
形成した(図2(a))。
Step-a Using a sufficiently cleaned blue glass substrate 1, Ti having a thickness of 5 nm and Pt having a thickness of 30 nm were sequentially deposited by vacuum evaporation. Patterning was performed by photolithography to form device electrodes 4 and 5 having a device electrode interval L of 2 micrometers and a width W of 300 micrometers (FIG. 2A).

【0130】工程−b 次に、有機Pd錯体(ccp4230・奥野製薬(株)
製)をスピンナーにより回転塗布し、300℃で10分
間の加熱焼成処理を行い、主として酸化パラジウムの微
粒子からなる導電性膜3を形成した。フォトリソグラフ
ィ法により、図2(b)に示すような形状にパターニン
グした。
Step-b Next, an organic Pd complex (ccp4230, Okuno Pharmaceutical Co., Ltd.)
Was spin-coated with a spinner and heated and baked at 300 ° C. for 10 minutes to form a conductive film 3 mainly composed of fine particles of palladium oxide. By photolithography, patterning was performed into a shape as shown in FIG.

【0131】工程−c 上記工程を経た基板1を図3の測定評価系の真空装置5
5内に設置し、真空ポンプ56にて排気して、2×10
の−5乗torrの真空度に達した後、素子電圧Vfを
印加するための電源51より素子電極4,5間に電圧を
印加し、通電処理(フォーミング処理)を施して電子放
出部2を形成した(図2(c))。
Step-c The substrate 1 having undergone the above steps is placed on the vacuum apparatus 5 of the measurement and evaluation system shown in FIG.
5 and evacuated by a vacuum pump 56 to obtain 2 × 10
After reaching a degree of vacuum of −5 torr, a voltage is applied between the element electrodes 4 and 5 from a power supply 51 for applying the element voltage Vf, and an energization process (forming process) is performed to cause the electron-emitting portion 2 to operate. It was formed (FIG. 2C).

【0132】尚、本実施例においては、電流計50は導
電性膜3の抵抗値R1を検出するための電流検出手段と
もなり、電源51は導電性膜3の抵抗値R1を検出する
ための電圧印加手段であると同時に抵抗値R1に応じた
適切なフォーミング電圧を印加するための電圧印加手段
ともなる。また、57は電流検出手段50の情報に基づ
いて導電性膜3の抵抗値R1を評価し、電圧印加手段5
1が抵抗値R1に応じた適切なフォーミング電圧を印加
するように制御するところのマイクロプロセッサーであ
る。
In this embodiment, the ammeter 50 also serves as a current detecting means for detecting the resistance value R1 of the conductive film 3, and the power supply 51 serves for detecting the resistance value R1 of the conductive film 3. At the same time as the voltage applying means, it also serves as a voltage applying means for applying an appropriate forming voltage according to the resistance value R1. Further, 57 evaluates the resistance value R1 of the conductive film 3 based on the information of the current detecting means 50, and
Reference numeral 1 denotes a microprocessor for controlling so as to apply an appropriate forming voltage according to the resistance value R1.

【0133】本実施例では、上記フォーミング処理の
際、図11に示す電圧波形を用いた。図11中、21は
素子抵抗値R1を測定するためのR1測定用電圧であ
り、22はR1の平方根に比例した電圧ピークを有する
フォーミング用電圧である。
In the present embodiment, the voltage waveform shown in FIG. 11 was used in the forming process. In FIG. 11, reference numeral 21 denotes an R1 measuring voltage for measuring the element resistance value R1, and reference numeral 22 denotes a forming voltage having a voltage peak proportional to the square root of R1.

【0134】R1測定用電圧21は、パルス幅0.1s
ec、パルス波高値VR=0.1の矩形パルスであり、
電流計50によって検知されるピーク電流値をIPとす
る時、導電性膜3の抵抗値R1は、R1=IP/VRと
評価される。
The R1 measurement voltage 21 has a pulse width of 0.1 s
ec, a rectangular pulse having a pulse peak value VR = 0.1,
When the peak current value detected by the ammeter 50 is defined as IP, the resistance value R1 of the conductive film 3 is evaluated as R1 = IP / VR.

【0135】また、フォーミング用電圧22は、C1を
適当な比例係数として、パルス幅0.1sec、パルス
波高値Vf=C1×√R1なる矩形パルスとした。
The forming voltage 22 is a rectangular pulse having a pulse width of 0.1 sec and a pulse peak value Vf = C1 × √R1, using C1 as an appropriate proportional coefficient.

【0136】先述したように、通電フォーミングとは、
通電処理によって電子放出部であるところの亀裂部を発
生させる手段であり、通電時に発生するジュール熱が主
な要因であるため、亀裂を発生させるために必要な投入
パワーには最低限必要な投入パワーとしてのしきい値P
thが存在する。
As described above, the energization forming is
This is a means to generate a crack part that is an electron emission part by energization processing.Joule heat generated at the time of energization is the main factor, so the minimum input power required to generate a crack is required Threshold P as power
th exists.

【0137】ここで、上記しきい値Pthは、フォーミ
ング前の抵抗値R1がばらついていても素子構造が略等
しく、パルス幅が同じであれば、略同一であることが期
待できる。したがって、フォーミング電圧のしきい値V
thは、素子抵抗がR1なる素子に対して、(Vth)
2 /R1=Pth(=一定)なる関係を満たす。
Here, the threshold value Pth can be expected to be substantially the same if the element structure is substantially equal and the pulse width is the same even if the resistance value R1 before forming varies. Therefore, the threshold value V of the forming voltage
th is (Vth) with respect to an element having an element resistance of R1.
The relationship 2 / R1 = Pth (= constant) is satisfied.

【0138】本実施例の素子では、Pthは0.080
Wと測定され、Vth=0.28√R1と決定された。
また、R1の平方根に比例した電圧ピークVfを有する
フォーミング電圧22に対する上記の比例係数C1とし
て、フォーミング処理に最低限必要な投入パワーとして
のしきい値Pthの平方根に1以上1.5以下なる係数
を掛けた値を用いた。具体的には、上記係数を1.1と
して C1=1.1×√(Pth)=1.1×√(0.080)=0.31 なる値を用いた。すなわち、フォーミング電圧のピーク
値Vfとして、フォーミングのしきい値より僅かに大き
い電圧を用いることにより、素子の亀裂発生が不完全に
なることを防止すると共に、素子に過大な電流が流れる
のを防止した。
In the device of this embodiment, Pth is 0.080
W was measured, and Vth = 0.28√R1 was determined.
Further, as the above-mentioned proportional coefficient C1 for the forming voltage 22 having a voltage peak Vf proportional to the square root of R1, a coefficient which is 1 or more and 1.5 or less in the square root of the threshold value Pth as the minimum input power required for the forming process. Was used. Specifically, a value of C1 = 1.1 × √ (Pth) = 1.1 × √ (0.080) = 0.31 was used assuming that the above coefficient was 1.1. That is, by using a voltage slightly larger than the threshold value of the forming as the peak value Vf of the forming voltage, it is possible to prevent incomplete cracking of the element and to prevent an excessive current from flowing through the element. did.

【0139】すなわち、R1を測定するためのR1測定
用電圧21を印加した後、R1の平方根に比例した上記
の電圧ピークVfを有するフォーミング電圧22を印加
することによって、素子抵抗R1に応じた適切なフォー
ミング電圧が印加され、フォーミング前の素子抵抗R1
にバラツキが有っても、素子に過大な電流が流れたり、
逆に素子の亀裂発生が不完全になったりすることが防止
された。
That is, by applying the R1 measuring voltage 21 for measuring R1, and then applying the forming voltage 22 having the above-mentioned voltage peak Vf proportional to the square root of R1, an appropriate value corresponding to the element resistance R1 is obtained. Element voltage R1 before forming is applied.
Even if there is variation, excessive current flows through the element,
Conversely, incomplete cracking of the element was prevented.

【0140】(実施例2)本実施例は、実施例1におけ
るフォーミング処理の際、図12に示す電圧波形を用い
たものである。
(Embodiment 2) In this embodiment, the voltage waveform shown in FIG. 12 is used in the forming process in the embodiment 1.

【0141】本実施例のフォーミング処理は、フォーミ
ング電圧印加後の導電性膜3の抵抗値R2を測定し、こ
の抵抗値R2が所定の抵抗値R0より低い場合には、前
記フォーミング電圧のピーク電圧よりも高いピーク電圧
を有するフォーミング電圧を再度印加することを除いて
は、実施例1と同様である。
In the forming process of this embodiment, the resistance value R2 of the conductive film 3 after the application of the forming voltage is measured, and if this resistance value R2 is lower than a predetermined resistance value R0, the peak voltage of the forming voltage is measured. As in the first embodiment, except that a forming voltage having a higher peak voltage is applied again.

【0142】図12において、31は実施例1の21
(図11参照)と同じくR1を測定するためのR1測定
用電圧であり、32は実施例1の22(図11参照)と
同様にR1の平方根に比例した電圧ピークを有するフォ
ーミング用電圧である。但し、本実施例では、このフォ
ーミング用電圧として三角波パルスを用いた。また、3
3と34は、フォーミング電圧印加後の導電性膜3の抵
抗値R2を測定するためのR2測定用電圧である。ま
た、35はこの抵抗値R2が所定の抵抗値R0より低い
場合に印加する再フォーミング用電圧であり、前記フォ
ーミング用電圧32のピーク電圧Vf1よりも高いピー
ク電圧Vf2を有する。一方、抵抗値R2が所定の抵抗
値R0より高い場合には、再フォーミング用電圧35は
印加されない。
In FIG. 12, reference numeral 31 denotes 21 of the first embodiment.
An R1 measurement voltage for measuring R1 is the same as (see FIG. 11), and 32 is a forming voltage having a voltage peak proportional to the square root of R1 similarly to 22 (see FIG. 11) of the first embodiment. . However, in the present embodiment, a triangular wave pulse was used as the forming voltage. Also, 3
Reference numerals 3 and 34 denote R2 measurement voltages for measuring the resistance value R2 of the conductive film 3 after the application of the forming voltage. Reference numeral 35 denotes a reforming voltage applied when the resistance value R2 is lower than a predetermined resistance value R0, and has a peak voltage Vf2 higher than the peak voltage Vf1 of the forming voltage 32. On the other hand, when the resistance value R2 is higher than the predetermined resistance value R0, the reforming voltage 35 is not applied.

【0143】ここで、上記抵抗値R0は、フォーミング
が終了する時には、抵抗値が約2桁上昇することを考慮
して、例えば、R0=R1×100のように選択した。
このようにR0を選択しておくと、フォーミング用電圧
印加後の導電性膜3の抵抗値R2がR2>R0である場
合には、フォーミングが完了し、完全な亀裂構造が形成
されたことを検知でき、R2<R0の場合には、未だフ
ォーミングが完了しておらず、不完全な亀裂構造となっ
ていることが検知できる。
Here, the resistance value R0 is selected as, for example, R0 = R1 × 100 in consideration of the fact that the resistance value rises by about two digits when forming is completed.
When R0 is selected in this way, if the resistance value R2 of the conductive film 3 after application of the forming voltage is R2> R0, it is determined that the forming is completed and a complete crack structure is formed. If R2 <R0, it can be detected that the forming has not yet been completed and that an incomplete crack structure has been formed.

【0144】すなわち、本実施例では、フォーミング用
電圧32を印加後、導電性薄膜3の抵抗値R2を測定
し、該抵抗値R2が所定の抵抗値R0より低い場合に
は、フォーミング用電圧32のピーク電圧Vf1よりも
高いピーク電圧Vf2を有するフォーミング用電圧35
を印加することにより、素子製造と並行して、素子の品
質検査をすると同時に、不完全な亀裂構造が検知された
不良素子を直ちに修繕できることとなり、不良品率の少
ない電子放出素子の製造が実現された。
That is, in this embodiment, after the forming voltage 32 is applied, the resistance R2 of the conductive thin film 3 is measured, and if the resistance R2 is lower than the predetermined resistance R0, the forming voltage 32 is applied. Forming voltage 35 having a peak voltage Vf2 higher than peak voltage Vf1 of
In addition to inspecting the quality of the device in parallel with the device production, it is also possible to immediately repair the defective device in which an incomplete crack structure was detected, realizing the production of an electron-emitting device with a low defective product rate. Was done.

【0145】(実施例3)多数の表面伝導型電子放出素
子を単純マトリクス配置した図5に示したような電子源
を作製した例を説明する。
(Embodiment 3) An example in which an electron source as shown in FIG. 5 in which many surface conduction electron-emitting devices are arranged in a simple matrix will be described.

【0146】X方向配線102,Y方向配線103、各
表面伝導型電子放出素子104の素子電極4,5、及び
それらの結線105は、実施例1の電極形成パターンを
拡張し、また、各表面伝導型電子放出素子104の導電
性膜3は、実施例1の導電性膜形成パターンを拡張して
形成することができるため、ここでは説明を省略する。
The X-direction wiring 102, the Y-direction wiring 103, the device electrodes 4 and 5 of each surface conduction electron-emitting device 104, and their connection 105 extend the electrode forming pattern of the first embodiment. Since the conductive film 3 of the conductive electron-emitting device 104 can be formed by expanding the conductive film forming pattern of the first embodiment, the description is omitted here.

【0147】以下、本実施例におけるフォーミング工程
を図13を用いて説明する。
Hereinafter, the forming step in this embodiment will be described with reference to FIG.

【0148】図13において、図5と同じ符号のものは
同一である。また、61は導電性膜3の抵抗値R1を検
出するための電流検出手段であり、63,64は導電性
膜3の抵抗値R1を検出するための電圧印加手段である
と同時に抵抗値R1に応じた適切なフォーミング電圧を
印加するための電圧印加手段である。また、62は電流
検出手段61の情報に基づいて導電性膜3の抵抗値R1
をマトリクスの各選択点において評価し、電圧印加手段
63,64が各素子の抵抗値R1に応じた適切なフォー
ミング用電圧を順次印加するように制御するところのマ
イクロプロセッサーである。
In FIG. 13, components having the same reference numerals as those in FIG. 5 are the same. Reference numeral 61 denotes current detecting means for detecting the resistance value R1 of the conductive film 3, and reference numerals 63 and 64 denote voltage applying means for detecting the resistance value R1 of the conductive film 3 and the resistance value R1. Is a voltage applying means for applying an appropriate forming voltage according to the above. Reference numeral 62 denotes a resistance value R1 of the conductive film 3 based on information of the current detecting means 61.
Is evaluated at each selected point of the matrix, and the voltage application means 63 and 64 control so as to sequentially apply an appropriate forming voltage according to the resistance value R1 of each element.

【0149】本実施例では、配線102a〜c及び10
3a〜cに電圧を印加することにより、これらによって
マトリクス配線された各導電性膜の抵抗値R1を測定し
た後、該抵抗値R1に応じた適切なフォーミング電圧を
上記配線102及び103を用いて印加することを順次
繰り返すことで、複数の表面伝導型電子放出素子のフォ
ーミングを行うものである。これにより、複数の表面伝
導型電子放出素子を均一にフォーミングして、均一な亀
裂からなる複数の電子放出部を同一基板上に作製できる
ようになった。
In this embodiment, the wirings 102a to 102c and 10
By applying a voltage to 3a to 3c, the resistance value R1 of each of the conductive films matrix-wired by these is measured, and then an appropriate forming voltage corresponding to the resistance value R1 is applied using the wirings 102 and 103. Forming of a plurality of surface conduction electron-emitting devices is performed by sequentially repeating the application. As a result, a plurality of surface conduction electron-emitting devices can be formed uniformly, and a plurality of electron-emitting portions having uniform cracks can be formed on the same substrate.

【0150】[0150]

【発明の効果】以上説明したように、本発明によれば、
導電性膜の抵抗値R1を測定した後、この抵抗値R1に
応じた適切なフォーミング電圧を印加することにより、
フォーミング前の各素子の抵抗値R1にバラツキがあっ
た場合にも、素子に過大な電流が流れたり、逆に素子の
亀裂発生が不完全になったりすることが防止され、特性
の揃った電子放出素子が得られる。
As described above, according to the present invention,
After measuring the resistance value R1 of the conductive film, by applying an appropriate forming voltage according to the resistance value R1,
Even when the resistance value R1 of each element before forming is varied, it is possible to prevent an excessive current from flowing through the element and conversely prevent the element from being incompletely cracked and to provide an electron having uniform characteristics. An emission element is obtained.

【0151】このため、同一基板上に複数の電子放出素
子を形成した電子源や、該電子源を用いて構成した画像
形成装置にあっては、輝度ムラ,画像ムラが抑制され、
より信頼性の高い装置となる。
Therefore, in an electron source in which a plurality of electron-emitting devices are formed on the same substrate, and in an image forming apparatus constituted by using the electron source, uneven brightness and uneven image are suppressed.
A more reliable device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る電子放出素子の一例である表面伝
導型電子放出素子の一例を模式的に示した平面図及び縦
断面図である。
FIG. 1 is a plan view and a longitudinal sectional view schematically showing an example of a surface conduction electron-emitting device which is an example of an electron-emitting device according to the present invention.

【図2】図1の表面伝導型電子放出素子の製造方法を説
明するための図である。
FIG. 2 is a diagram for explaining a method of manufacturing the surface conduction electron-emitting device of FIG.

【図3】表面伝導型電子放出素子の測定評価系の一例を
示す概略的構成図である。
FIG. 3 is a schematic configuration diagram illustrating an example of a measurement evaluation system for a surface conduction electron-emitting device.

【図4】本発明に好適な表面伝導型電子放出素子の放出
電流−素子電圧特性(I−V特性)を示す図である。
FIG. 4 is a diagram showing emission current-device voltage characteristics (IV characteristics) of a surface conduction electron-emitting device suitable for the present invention.

【図5】本発明に係る単純マトリクス配置の電子源の概
略的構成図である。
FIG. 5 is a schematic configuration diagram of an electron source having a simple matrix arrangement according to the present invention.

【図6】本発明に係る単純マトリクス配置の電子源を用
いた画像形成装置に用いる表示パネルの概略的構成図で
ある
FIG. 6 is a schematic configuration diagram of a display panel used in an image forming apparatus using an electron source having a simple matrix arrangement according to the present invention.

【図7】図6の表示パネルにおける蛍光膜を示す図であ
る。
FIG. 7 is a diagram showing a fluorescent film in the display panel of FIG.

【図8】図6の表示パネルを駆動する駆動回路の一例を
示す図である。
8 is a diagram illustrating an example of a drive circuit that drives the display panel of FIG.

【図9】本発明に係る梯型配置の電子源の概略的平面図
である。
FIG. 9 is a schematic plan view of a trapezoidal-shaped electron source according to the present invention.

【図10】本発明に係る梯型配置の電子源を用いた画像
形成装置に用いる表示パネルの概略的構成図である。
FIG. 10 is a schematic configuration diagram of a display panel used in an image forming apparatus using a trapezoidal arrangement of electron sources according to the present invention.

【図11】本発明の実施例1におけるフォーミング電圧
波形を示す図である。
FIG. 11 is a diagram illustrating a forming voltage waveform according to the first embodiment of the present invention.

【図12】本発明の実施例2におけるフォーミング電圧
波形を示す図である。
FIG. 12 is a diagram illustrating a forming voltage waveform according to the second embodiment of the present invention.

【図13】本発明の実施例3におけるフォーミング工程
を説明するための図である。
FIG. 13 is a view for explaining a forming step in Embodiment 3 of the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2 電子放出部 3 導電性膜 4,5 素子電極 21 R1測定用電圧 22 R1の平方根に比例した電圧ピークを有するフォ
ーミング用電圧 31 R1測定用電圧 32 フォーミング用電圧 33,34 フォーミング用電圧印加後の抵抗値測定用
電圧 35 再フォーミング用電圧 50 素子電流Ifを測定するための電流計 51 電源 52 放出電流Ieを測定するための電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 57 マイクロプロセッサー 61 抵抗値を検出するための電流検出手段 62 マイクロプロセッサー 63,64 電圧印加手段 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 301 表示パネル 302 グリッド電極 303 開口 304 共通配線
DESCRIPTION OF SYMBOLS 1 Substrate 2 Electron emission part 3 Conductive film 4,5 Device electrode 21 R1 measuring voltage 22 Forming voltage having a voltage peak proportional to the square root of R1 31 R1 measuring voltage 32 Forming voltage 33,34 Forming voltage application Subsequent resistance value measuring voltage 35 Reforming voltage 50 Ammeter for measuring element current If 51 Power supply 52 Ammeter for measuring emission current Ie 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust pump 57 Micro Processor 61 Current detecting means for detecting resistance value 62 Microprocessor 63, 64 Voltage applying means 102 X-directional wiring 103 Y-directional wiring 104 Surface conduction electron-emitting device 105 connection 111 rear plate 112 support frame 113 glass substrate 114 fluorescent film 115 Metal Bar H 116 face plate 118 envelope 121 black conductive material 122 phosphor 201 display panel 202 scanning circuit 203 control circuit 204 shift register 205 line memory 206 synchronization signal separation circuit 207 modulation signal generator 301 display panel 302 grid electrode 303 opening 304 Common wiring

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01J 9/02,1/30 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01J 9 / 02,1 / 30

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に設けられた一対の電極間を連絡
する導電性薄膜に電子放出部を有する複数の電子放出素
子の製造方法において、 導電性膜に電子放出部を形成するフォーミング工程
が、導電性膜の抵抗値R1を測定し、このR1に基づ
いて、最低限必要な投入パワーとしてのしきい値Pth
以上の投入パワーを各導電性膜に加えることができるよ
うに調整したフォーミング電圧を印加することで行われ
ことを特徴とする電子放出素子の製造方法。
In a method of manufacturing a plurality of electron-emitting devices having an electron-emitting portion in a conductive thin film connecting a pair of electrodes provided on a substrate, a forming step of forming an electron-emitting portion in each conductive film. Measured the resistance value R1 of each conductive film, and based on this R1
And the threshold Pth as the minimum required input power
The above input power can be applied to each conductive film.
This is done by applying a forming voltage adjusted
A method of manufacturing an electron-emitting device characterized by that.
【請求項2】 前記フォーミング電圧印加後、前記導電
性膜の抵抗値R2を測定し、該抵抗値R2が所定の抵抗
値Rより低い場合には、前記フォーミング電圧のピーク
電圧よりも高いピーク電圧を有するフォーミング電圧を
更に印加することを特徴とする請求項1に記載の電子放
出素子の製造方法。
2. After applying the forming voltage, a resistance value R2 of the conductive film is measured, and when the resistance value R2 is lower than a predetermined resistance value R, a peak voltage higher than a peak voltage of the forming voltage. The method according to claim 1, further comprising applying a forming voltage having the following formula.
【請求項3】 前記電子放出素子は、表面伝導型電子放
出素子であることを特徴とする請求項1又は2に記載の
電子放出素子の製造方法。
3. The method according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device.
【請求項4】 電子放出素子と該電子放出素子の駆動手
段とを有する電子源の製造方法において、前記電子放出
素子を請求項1〜3いずれかに記載の方法にて作製する
ことを特徴とする電子源の製造方法。
4. A method of manufacturing an electron source having an electron-emitting device and driving means for the electron-emitting device, wherein the electron-emitting device is manufactured by the method according to claim 1. Method of manufacturing an electron source.
【請求項5】 前記電子源は、複数の電子放出素子が並
列に結線された素子列を少なくとも1列以上有する電子
源であることを特徴とする請求項4に記載の電子源の製
造方法。
5. The method according to claim 4, wherein the electron source is an electron source having at least one element row in which a plurality of electron-emitting devices are connected in parallel.
【請求項6】 前記電子源は、複数の電子放出素子が結
線された素子列の複数列がマトリクス配置されている電
子源であることを特徴とする請求項4に記載の電子源の
製造方法。
6. The method for manufacturing an electron source according to claim 4, wherein said electron source is an electron source in which a plurality of element rows in which a plurality of electron-emitting devices are connected are arranged in a matrix. .
【請求項7】 電子放出素子と、画像形成部材と、前記
電子放出素子から放出される電子線の前記画像形成部材
への照射を情報信号に応じて制御する駆動手段とを有す
る画像形成装置の製造方法において、前記電子放出素子
を請求項1〜3のいずれかに記載の方法にて作製するこ
とを特徴とする画像形成装置の製造方法。
7. An image forming apparatus comprising: an electron-emitting device; an image forming member; and driving means for controlling irradiation of the image forming member with an electron beam emitted from the electron-emitting device in accordance with an information signal. A method of manufacturing an image forming apparatus, wherein the electron-emitting device is manufactured by the method according to claim 1.
【請求項8】 前記画像形成装置は、前記電子放出素子
の複数が並列に結線された素子列を少なくとも1列以上
有する画像形成装置であることを特徴とする請求項7に
記載の画像形成装置の製造方法。
8. The image forming apparatus according to claim 7, wherein the image forming apparatus is an image forming apparatus having at least one or more element rows in which a plurality of the electron-emitting devices are connected in parallel. Manufacturing method.
【請求項9】 前記画像形成装置は、前記電子放出素子
の複数が結線された素子列の複数列がマトリクス配置さ
れている画像形成装置であることを特徴とする請求項7
に記載の画像形成装置の製造方法。
9. The image forming apparatus according to claim 7, wherein a plurality of element rows in which a plurality of the electron-emitting devices are connected are arranged in a matrix.
3. The method for manufacturing an image forming apparatus according to claim 1.
JP20930195A 1995-07-26 1995-07-26 Electron emitting element, electron source, and method of manufacturing image forming apparatus Expired - Fee Related JP2884482B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20930195A JP2884482B2 (en) 1995-07-26 1995-07-26 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20930195A JP2884482B2 (en) 1995-07-26 1995-07-26 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Publications (2)

Publication Number Publication Date
JPH0945232A JPH0945232A (en) 1997-02-14
JP2884482B2 true JP2884482B2 (en) 1999-04-19

Family

ID=16570693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20930195A Expired - Fee Related JP2884482B2 (en) 1995-07-26 1995-07-26 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP2884482B2 (en)

Also Published As

Publication number Publication date
JPH0945232A (en) 1997-02-14

Similar Documents

Publication Publication Date Title
JP3062991B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3559689B2 (en) Electron emitting element, electron source, image forming apparatus, and method of manufacturing them
JP3372759B2 (en) Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus
JP2884482B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH0945226A (en) Electron emitting element, electron source using it, and image forming device and those manufacture
JP3323750B2 (en) Electron emitting element, electron source including the same, and image forming apparatus
JP3402891B2 (en) Electron source and display panel
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2850108B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH09293448A (en) Electron emitting element, electron source and image forming apparatus
JP3524278B2 (en) Image forming device
JP3472033B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3428806B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP2884496B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JPH10188854A (en) Image forming device and manufacture thereof
JPH09277586A (en) Electron source, image forming device and manufacture thereof
JP2000195417A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JPH09330676A (en) Electron emitting element, electron source, and image forming device
JP2000021291A (en) Electron emission element, electron source and image forming device using it
JP2000021290A (en) Electron emission element, electron source, image forming device, and their manufacture
JPH09330648A (en) Electron emitting element, electron source, image forming device, and manufacture of them
JPH11260242A (en) Electron-emitting element, electron source using the same, image forming device and their manufacture
JPH1055746A (en) Electron emission element, electron source and image forming device using the element, and its driving method
JPH1050203A (en) Electron emitting element, electron source and image formation device making use thereof, and manufacture thereof
JPH09199008A (en) Electron source and manufacture thereof, display panel and image forming device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110212

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120212

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees