JPH09293448A - Electron emitting element, electron source and image forming apparatus - Google Patents

Electron emitting element, electron source and image forming apparatus

Info

Publication number
JPH09293448A
JPH09293448A JP10501896A JP10501896A JPH09293448A JP H09293448 A JPH09293448 A JP H09293448A JP 10501896 A JP10501896 A JP 10501896A JP 10501896 A JP10501896 A JP 10501896A JP H09293448 A JPH09293448 A JP H09293448A
Authority
JP
Japan
Prior art keywords
electron
emitting device
activation
layer
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10501896A
Other languages
Japanese (ja)
Other versions
JP3320303B2 (en
Inventor
Hirotsugu Takagi
博嗣 高木
Hirokatsu Miyata
浩克 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10501896A priority Critical patent/JP3320303B2/en
Publication of JPH09293448A publication Critical patent/JPH09293448A/en
Application granted granted Critical
Publication of JP3320303B2 publication Critical patent/JP3320303B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/316Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/319Circuit elements associated with the emitters by direct integration

Abstract

PROBLEM TO BE SOLVED: To provide an electron source in which a plurality of electron emitting elements have a uniform electron emitting characteristic by forming an insulating substrate of an activation promoting layer and an activation restraining layer laminated on the promoting layer. SOLUTION: An electron emitting element comprises, on an insulating substrate 10, a pair of element electrodes 4, 5 disposed opposite to each other, and a conductive thin film 6 interposed between the electrodes 4, 5 and provided with an electron emitter 7. The substrate 10 is constituted by laminating, on a base 1, an activation promoting layer 3 having a thermoconductivity lower than that of an activation restraining layer 2 on the restraining layer 2 made of an excellent thermoconductive insulating material. The base 1 is preferably made of quartz glass, glass including a reduced quantity of impurity, ceramics, an Si substrate or the like; the restraining layer 2, of oxides such as aluminum oxide or nitride such as silicon nitride; the promoting layer 3, of SiO2 or glass including mainly SiO2 ; and the thin film 6, a particulate film composed of particles. The emitter 7 is formed of a crack of high resistance generated by energizing a part of the thin film 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を用いた電子源、該電子源を用いた画像形
成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source using the electron-emitting device, and an image forming apparatus using the electron source.

【0002】[0002]

【従来の技術】従来より、電子放出素子としては、大別
して熱電子放出素子と冷陰極電子放出素子を用いた2種
類のものが知られている。冷陰極電子放出素子には電界
放出型(以下、「FE型」という。)、金属/絶縁層/
金属型(以下、「MIM型」という。)や、表面伝導型
電子放出素子等がある。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, which are roughly classified into a thermoelectron-emitting device and a cold cathode electron-emitting device. The cold cathode electron-emitting device includes a field emission type (hereinafter referred to as “FE type”), metal / insulating layer /
There are a metal type (hereinafter referred to as “MIM type”), a surface conduction electron-emitting device, and the like.

【0003】FE型の例としては、W.P.Dyke&
W.W.Dolan、”Fieldemissio
n”、Advance in Electron Ph
ysics、8、89(1956)、あるいは、C.
A.Spindt,”PHYSICAL Proper
ties of thin−film field e
mission cathodes with mol
ybdenium cones”,J.Appl.Ph
ys.,47,5248(1976)等に開示されたも
のが知られている。
[0003] As an example of the FE type, W. P. Dyke &
W. W. Dolan, "Fielddemissio
n ", Advance in Electron Ph
ysics, 8, 89 (1956), or C.I.
A. Spindt, "PHYSICAL Proper
ties of thin-film field e
Mission cathodes with mol
ybdenium cones ”, J. Appl. Ph
ys. , 47, 5248 (1976).

【0004】MIM型の例としては、C.A.Mea
d、”Operation of Tunnel−Em
ission Devices”、J.Apply.P
hys.、32、646(1961)等に開示されたも
のが知られている。
An example of the MIM type is C.I. A. Mea
d, "Operation of Tunnel-Em
"Ission Devices", J.Apply.P
hys. , 32, 646 (1961) and the like are known.

【0005】表面伝導型電子放出素子型の例としては、
M.I.Elinson、Radio Eng.Ele
ctron Pys.、10、1290,(1965)
等に開示されたものがある。表面伝導型電子放出素子
は、基板上に形成された小面積の薄膜に、膜面に平行に
電流を流すことにより、電子放出が生ずる現象を利用す
るものである。この表面伝導型電子放出素子としては、
前記エリンソン等によるSnO2 薄膜を用いたもの、A
u薄膜によるもの[G.Dittmer:”Thin
Solid Films”、9、317(197
2)]、In23 /SnO2 薄膜によるもの[M.H
artwell and C.G.Fonstad:”
IEEE Trans.ED Conf.”、519
(1975)]、カーボン薄膜によるもの[荒木久
他:真空、第26巻、第1号、22頁(1983)]等
が報告されている。
Examples of the surface conduction electron-emitting device type include:
M. I. Elinson, Radio Eng. Ele
ctron Pys. 10, 1290, (1965)
Etc. have been disclosed. The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is applied to a thin film having a small area formed on a substrate in parallel with the film surface. As this surface conduction electron-emitting device,
Using the SnO 2 thin film by Erinson et al., A
u thin film [G. Dittmer: "Thin
Solid Films ", 9, 317 (197)
2)], an In 2 O 3 / SnO 2 thin film [M. H
artwell and C.I. G. FIG. Fonstad: "
IEEE Trans. ED Conf. "519
(1975)], by a carbon thin film [Hiraki Araki
Others: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like are reported.

【0006】表面伝導型電子放出素子の構成の一例を図
14に模式的に示す。図14(a)は模式的平面図、
(b)は模式的断面図である。同図において1は基板で
ある。6は導電性薄膜であり後述の通電フォーミングと
呼ばれる通電処理により電子放出部7が形成される。
FIG. 14 schematically shows an example of the structure of the surface conduction electron-emitting device. FIG. 14A is a schematic plan view,
(B) is a typical sectional view. In FIG. 1, reference numeral 1 denotes a substrate. Reference numeral 6 denotes a conductive thin film, and the electron emission portion 7 is formed by an energization process called energization forming described later.

【0007】表面伝導型電子放出素子においては、電子
放出を行う前に導電性薄膜6を予め通電フォーミングと
呼ばれる通電処理によって電子放出部7を形成するのが
一般的であった。即ち、通電フォーミングとは前記導電
性薄膜6に直流電圧あるいは非常にゆっくりとした昇電
圧例えば1V/分程度を印加通電するか、あるいはパル
ス電圧を印加通電し、導電性薄膜を局所的に破壊、変形
もしくは変質せしめ、電気的に高抵抗な状態にした電子
放出部7を形成することである。尚、電子放出部7は導
電性薄膜6の一部に亀裂などの構造の変化が発生しその
亀裂などの付近から電子放出が行われる。さらに放出電
流量を増加させるために炭化水素系の気体中で通電し、
活性化処理を行う。通電フォーミング処理、および活性
化処理をした表面伝導型電子放出素子は、上述導電性薄
膜6に電圧を印加し、素子に電流を流すことにより、上
述電子放出部7より電子を放出せしめるものである。
In the surface conduction electron-emitting device, it is general that the electron-emitting portion 7 is formed in advance by conducting a current called a conductive forming process on the conductive thin film 6 before emitting electrons. That is, the energization forming means that a direct current voltage or a very slow rising voltage, for example, about 1 V / min is applied to the conductive thin film 6 or a pulse voltage is applied to locally break the conductive thin film. This is to form the electron-emitting portion 7 which is deformed or altered to have an electrically high resistance state. In the electron emitting portion 7, a structural change such as a crack occurs in a part of the conductive thin film 6, and electrons are emitted from the vicinity of the crack. In order to further increase the amount of emission current, energize in a hydrocarbon-based gas,
Perform activation processing. The surface conduction electron-emitting device that has been subjected to the energization forming process and the activation process is one in which electrons are emitted from the electron-emitting portion 7 by applying a voltage to the conductive thin film 6 and causing a current to flow through the device. .

【0008】[0008]

【発明が解決しようとする課題】電子放出素子について
は、電子放出素子を適用した画像形成装置が明るい表示
画像を安定して提供できるように、更に安定な電子放出
特性及び電子放出の効率向上が要望されている。ここで
の効率は、表面伝導型電子放出素子の一対の素子電極に
電圧を印加した際に、両電極間を流れる電流(以下、
「素子電流」という。)と真空中に放出される電流(以
下、「電子放出電流」という。)との比で評価されるも
のであり、素子電流が小さく、放出電流が大きい電子放
出素子が望まれている。安定的に制御し得る電子放出特
性と効率の向上がなされれば、例えば蛍光体を画像形成
部材とする画像形成装置においては、低電流で明るい高
品位な画像形成装置、例えばフラットテレビが実現でき
る。また、低電流化にともない、画像形成装置を構成す
る駆動回路等のロ−コスト化も図れる。
With respect to the electron-emitting device, it is necessary to further improve stable electron-emitting characteristics and efficiency of electron emission so that an image forming apparatus to which the electron-emitting device is applied can stably provide a bright display image. Is requested. The efficiency here is defined as the current flowing between the pair of device electrodes of the surface conduction electron-emitting device (hereinafter,
It is called "element current". ) And the current emitted in a vacuum (hereinafter referred to as "electron emission current"), and an electron-emitting device having a small device current and a large emission current is desired. If stable controllable electron emission characteristics and efficiency are improved, a bright, high-quality image forming apparatus with low current, such as a flat television, can be realized in an image forming apparatus using, for example, a phosphor as an image forming member. . Further, along with the reduction in current, it is possible to reduce the cost of the drive circuit and the like that form the image forming apparatus.

【0009】しかしながら、表面伝導型電子放出素子の
放出電流量は図2に示したように活性化時間が長くなる
とかえって減少する。個々の表面伝導型電子放出素子は
初期放出電流が全く均一とはいえず、また場所により活
性化中のガス圧が異なるなどの原因により、個々の素子
は異なる活性化特性を示す。すなわち、同一時間活性化
を行った場合には素子により効率のばらつきを有するこ
とになる。そこで複数の表面伝導型電子放出素子を使用
して、電子源、あるいは画像形成装置を構成した場合、
個々の電子放出素子の効率が揃っていないと電子放出量
が位置で変化したり輝度むらを生じるという問題があっ
た。
However, the emission current amount of the surface conduction electron-emitting device is rather decreased as the activation time becomes longer as shown in FIG. The individual surface conduction electron-emitting devices have different activation characteristics because the initial emission current is not uniform and the gas pressure during activation is different depending on the location. That is, if the activation is performed for the same time, the efficiency will vary depending on the device. Therefore, when using a plurality of surface conduction electron-emitting devices to configure an electron source or an image forming apparatus,
If the efficiencies of the individual electron-emitting devices are not uniform, there are problems that the amount of electron emission changes depending on the position and uneven brightness occurs.

【0010】[発明の目的]本発明の目的は、複数の電
子放出素子の電子放出特性が均一な電子源を提供すると
ともに、これを用いた、均一な輝度で動作安定性に優れ
た画像形成装置を提供することにある。
[Object of the Invention] An object of the present invention is to provide an electron source in which a plurality of electron-emitting devices have uniform electron emission characteristics, and to use the electron source to form an image with uniform brightness and excellent operation stability. To provide a device.

【0011】[0011]

【課題を解決するための手段及び作用】本発明は、上述
した課題を解決するための手段として、絶縁性基板上
に、対向して設けられた一対の素子電極と、該素子電極
間に設けられた、電子放出部を有する導電性薄膜と、を
有する電子放出素子において、前記絶縁性基板が、活性
化抑制層と、該層上に積層して形成された活性化促進層
とを有することを特徴とする電子放出素子を提供するも
のである。
As a means for solving the above-mentioned problems, the present invention provides a pair of element electrodes provided on an insulating substrate so as to face each other and provided between the element electrodes. And a conductive thin film having an electron emitting portion, wherein the insulating substrate has an activation suppressing layer and an activation promoting layer formed on the layer. The present invention provides an electron-emitting device characterized by:

【0012】また、前記活性化抑制層が、良熱伝導性絶
縁物であることを特徴とする電子放出素子でもある。
Further, the activation suppressing layer is also an electron-emitting device characterized in that it is a good thermal conductive insulator.

【0013】また、前記活性化促進層が、ガラスである
ことを特徴とする電子放出素子でもある。
Also, the electron-emitting device is characterized in that the activation promoting layer is made of glass.

【0014】また、前記絶縁性基板は、基体上に、良熱
伝導性絶縁物から成る活性化抑制層と、該層よりも熱伝
導性の低い活性化促進層とを、順に積層して形成したこ
とを特徴とする電子放出素子でもある。
The insulating substrate is formed by sequentially stacking an activation suppressing layer made of a good thermal conductive insulator and an activation accelerating layer having a lower thermal conductivity than the layer on a substrate. It is also an electron-emitting device characterized by the above.

【0015】また、前記導電性薄膜が、微粒子集合体で
あることを特徴とする電子放出素子でもある。
Also, the electron-emitting device is characterized in that the conductive thin film is an aggregate of fine particles.

【0016】また、前記電子放出素子が、表面伝導型電
子放出素子であることを特徴とする電子放出素子でもあ
る。
The electron-emitting device is also an electron-emitting device characterized in that it is a surface conduction electron-emitting device.

【0017】本発明は、また、上記の電子放出素子を、
複数個並列に配置し結線してなる素子列を、少なくとも
1列以上有し、各素子を駆動するための配線が、はしご
状に配置されていることを特徴とする電子源を、上記課
題を解決するための手段とするものである。
The present invention also provides the above electron-emitting device,
An electron source having at least one row of a plurality of elements arranged in parallel and connected, and wiring for driving each element arranged in a ladder shape. It is a means for solving the problem.

【0018】また、上記電子放出素子を、X方向及びY
方向に行列状に複数個配置し、同じ行に配された複数の
前記電子放出素子の電極の一方は、X方向の配線に共通
に接続され、同じ列に配された複数の前記電子放出素子
の前記電極の他方は、Y方向の配線に共通に接続されて
いることを特徴とする電子源でもある。
Further, the electron-emitting device is arranged in the X direction and the Y direction.
One of the electrodes of the plurality of electron-emitting devices arranged in a matrix in the same direction and arranged in the same row is commonly connected to the wiring in the X direction, and the plurality of electron-emitting devices arranged in the same column. The other of the electrodes is also an electron source characterized in that it is commonly connected to a wiring in the Y direction.

【0019】本発明は、更にまた、上記電子源と、画像
形成部材とを、対向させて配し、入力信号に基づいて画
像を形成するようにしたことを特徴とする画像形成装置
を、上記課題を解決するための手段とするものでもあ
る。
The present invention further provides an image forming apparatus characterized in that the electron source and the image forming member are arranged so as to face each other, and an image is formed based on an input signal. It is also a means for solving the problems.

【0020】[作用]本発明によれば、良熱伝導性の活
性化抑制層上に活性化促進層を形成し、該活性化促進層
上に電子放出素子を形成することにより、活性化工程に
おいて、活性化過剰による特性の低下が抑制されるとと
もに、活性化が均一になるため、放出電流が均一な電子
放出素子を形成することができると思われる。
[Operation] According to the present invention, the activation step is formed by forming the activation promoting layer on the activation suppressing layer having good thermal conductivity and forming the electron-emitting device on the activation promoting layer. In the above, since it is possible to suppress the deterioration of the characteristics due to excessive activation and to make the activation uniform, it is possible to form an electron-emitting device having a uniform emission current.

【0021】また、この本発明の電子放出素子を複数個
配列した電子源においても、電子放出素子の位置による
電子放出特性のばらつきが少なく、電子放出特性が均一
な電子源を得ることができる。
Further, also in the electron source in which a plurality of the electron-emitting devices of the present invention are arranged, the electron-emitting property can be obtained with little variation in the electron-emitting properties depending on the position of the electron-emitting devices.

【0022】また、本発明の電子源を用いた画像形成装
置においては、輝度むらが少なく、均一な輝度で動作安
定性に優れた画像形成装置を得ることができる。
Further, in the image forming apparatus using the electron source of the present invention, it is possible to obtain an image forming apparatus having less unevenness in brightness, uniform brightness and excellent operation stability.

【0023】[0023]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

[実施形態]以下、図面を参照しながら本発明の実施形
態を説明する。
Embodiments Embodiments of the present invention will be described below with reference to the drawings.

【0024】図1は、本発明を適用可能な表面伝導型電
子放出素子の構成を示す模式図であり、図1(a)は模
式的平面図、図1(b)は模式的断面図である。図1に
おいて、1は基体、2は基体1上に形成された活性化抑
制層、3は活性化抑制層上に形成した活性化促進層、4
および5は素子電極、6は導電性薄膜、7は電子放出部
である。また、10は、活性化抑制層及び活性化促進層
が形成された基板を示す。
FIG. 1 is a schematic view showing the structure of a surface conduction electron-emitting device to which the present invention can be applied. FIG. 1 (a) is a schematic plan view and FIG. 1 (b) is a schematic sectional view. is there. In FIG. 1, 1 is a substrate, 2 is an activation suppressing layer formed on the substrate 1, 3 is an activation promoting layer formed on the activation suppressing layer, 4
5 and 5 are device electrodes, 6 is a conductive thin film, and 7 is an electron emitting portion. Further, 10 indicates a substrate on which the activation suppressing layer and the activation promoting layer are formed.

【0025】基体1としては、石英ガラス,Na等の不
純物含有量を減少したガラス,青板ガラス,アルミナ等
のセラミックス及びSi基板等を用いることができる。
As the substrate 1, quartz glass, glass with a reduced content of impurities such as Na, soda lime glass, ceramics such as alumina, and Si substrate can be used.

【0026】活性化抑制層2として、酸化アルミニウ
ム、酸化タンタル、酸化チタン等の酸化物や窒化シリコ
ン、窒化アルミニウム、窒化タンタル等の窒化物など
の、良熱伝導性絶縁物を用いることができる。
As the activation suppressing layer 2, a good heat conductive insulator such as an oxide such as aluminum oxide, tantalum oxide or titanium oxide, or a nitride such as silicon nitride, aluminum nitride or tantalum nitride can be used.

【0027】また活性化促進層3としては、SiO2
SiO2 を主成分とするガラスなどが好ましい。活性化
促進層は電気的絶縁材料である必要がある。
Further, as the activation promoting layer 3, SiO 2 ,
Glass having SiO 2 as a main component is preferable. The activation promoting layer should be an electrically insulating material.

【0028】また、活性化促進層と、該層よりも良熱伝
導性の活性化抑制層とを積層することを特徴とする。
Further, the invention is characterized in that an activation promoting layer and an activation suppressing layer having better thermal conductivity than that of the layer are laminated.

【0029】ここで、活性化工程とは、以下に詳しく説
明するが、フォーミング工程後、電子放出状態を形成す
る工程を言い、例えば、有機物質のガスを含有する雰囲
気下で、素子に対してパルス電圧の印加を繰り返すこと
で行うことができる。
Here, the activation step means a step of forming an electron emission state after the forming step, which will be described in detail below. For example, the element is exposed to an element in an atmosphere containing a gas of an organic substance. This can be performed by repeating the application of the pulse voltage.

【0030】この処理により、雰囲気中に存在する有機
物質から、炭素あるいは炭素化合物が素子上に堆積し、
素子電流If、放出電流Ieが、著しく変化するように
なる。
By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere,
The device current If and the emission current Ie change remarkably.

【0031】活性化促進層とは、この存在により活性化
が可能となるものであり、活性化抑制層とは、この層に
より活性化が起こらない、あるいは活性化の速度が遅く
なるものである。活性化しやすい、しにくいという現象
がどのような物性で決まっているかは明らかでないが、
熱伝導性が良く、熱が基板に逃げやすい材料において活
性化しにくという傾向がある。
The activation-promoting layer enables activation by its presence, and the activation-suppressing layer does not activate or slows the activation speed by this layer. . It is not clear what kind of physical property determines the phenomenon that it is easy to activate or difficult to activate,
It tends to be difficult to activate in a material having good thermal conductivity and in which heat easily escapes to the substrate.

【0032】活性化抑制層2及び活性化促進層3の形成
方法としては、通常の薄膜形成法が適応できる。すなわ
ち、真空蒸着法、スパッタ法、CVD法、ゾルゲル法等
が用いられる。
As a method of forming the activation suppressing layer 2 and the activation promoting layer 3, a usual thin film forming method can be applied. That is, a vacuum deposition method, a sputtering method, a CVD method, a sol-gel method or the like is used.

【0033】活性化抑制層2の厚みの上限はないと考え
られるが、活性化促進層3の厚さは、厚すぎると下層の
活性化抑制層の効果が隠されてしまうので、0.2ミク
ロン以下であることが望ましく、好ましくは0.1μm
以下が良い。
It is considered that there is no upper limit to the thickness of the activation suppressing layer 2, but if the thickness of the activation promoting layer 3 is too thick, the effect of the lower activation suppressing layer will be hidden, so 0.2. It is desirable that the diameter is less than micron, and preferably 0.1 μm.
The following is good.

【0034】対向する素子電極4、5の材料としては、
一般的な導体材料を用いることができる。これは例え
ば、Ni,Cr,Au,Mo,W,Pt,Ti,Al,
Cu,Pd等の金属或は合金及びPd,Ag,Au,R
uO2 ,Pd−Ag等の金属或は金属酸化物とガラス等
から構成される印刷導体、In23 −SnO2 等の透
明導電体及びポリシリコン等の半導体導体材料等から適
宜選択することができる。
The material of the opposing device electrodes 4, 5 is as follows:
General conductor materials can be used. This is, for example, Ni, Cr, Au, Mo, W, Pt, Ti, Al,
Metals or alloys such as Cu and Pd and Pd, Ag, Au and R
Select appropriately from printed conductors composed of metal or metal oxide such as uO 2 , Pd-Ag and glass, transparent conductors such as In 2 O 3 -SnO 2 and semiconductor conductor materials such as polysilicon. You can

【0035】素子電極間隔L、素子電極長さW、導電性
薄膜6の形状等は、応用される形態等を考慮して、設計
される。
The element electrode spacing L, the element electrode length W, the shape of the conductive thin film 6 and the like are designed in consideration of the applied form and the like.

【0036】素子電極間隔Lは、好ましく、数百nmか
ら数百μmの範囲とすることができ、より好ましくは、
素子電極間に印加する電圧等を考慮して数μmから数十
μmの範囲とすることができる。
The element electrode spacing L is preferably in the range of several hundred nm to several hundred μm, and more preferably,
In consideration of the voltage applied between the device electrodes and the like, the range can be set to several μm to several tens μm.

【0037】また、素子電極長さWは、電極の抵抗値、
電子放出特性を考慮して、数μmから数百μmの範囲と
することができる。
The element electrode length W is the resistance value of the electrode,
In consideration of electron emission characteristics, the thickness can be set in the range of several μm to several hundred μm.

【0038】また、素子電極の膜厚dは、数十nmから
数μmの範囲とすることができる。
The film thickness d of the device electrode can be in the range of several tens nm to several μm.

【0039】導電性薄膜6には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は,素子電極4、5へのステップカ
バレージ、素子電極4、5間の抵抗値及び後述するフォ
ーミング条件等を考慮して適宜設定されるが、通常は、
1nmから数百nmの範囲とするのが好ましく、より好
ましくは1nmより50nmの範囲とするのが良い。そ
の抵抗値は、Rsが102 から107 Ω/□の値であ
る。なおRsは、厚さがt、幅がwで長さがlの薄膜の
長さ方向に測定した抵抗Rを、R=Rs(l/w)とお
いたときに現れる値である。
For the conductive thin film 6, it is preferable to use a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the element electrodes 4 and 5, the resistance value between the element electrodes 4 and 5, and the forming conditions described later, etc.
The thickness is preferably in the range of 1 nm to several hundreds of nm, and more preferably in the range of 1 nm to 50 nm. The resistance value is such that Rs is 10 2 to 10 7 Ω / □. Note that Rs is a value that appears when the resistance R measured in the length direction of a thin film having a thickness of t, a width of w, and a length of 1 is R = Rs (l / w).

【0040】本願明細書において、フォーミング処理に
ついては、通電処理を例に挙げて説明するが、フォーミ
ング処理はこれに限られるものではなく、膜に亀裂など
の構造の変化を生じさせて高抵抗状態を形成する処理を
包含するものである。
In the present specification, the forming process will be described by taking an energizing process as an example. However, the forming process is not limited to this, and a structural change such as a crack is generated in the film to cause a high resistance state. Is included.

【0041】導電性薄膜6を構成する材料は、Pd、P
t、Ru、Ag、Au、Ti、In、Cu、Cr、F
e、Zn、Sn、Ta、W、Pb等の金属、PdO、S
nO2、In23 、PbO、Sb23 等の酸化物、
HfB2 、ZrB2 、LaB6、CeB6 、YB4 、G
dB4 等の硼化物、TiC、ZrC、HfC、TaC、
SiC、WC等の炭化物、TiN、ZrN、HfN等の
窒化物、Si、Ge等の半導体、カーボン等の中から適
宜選択される。
The materials forming the conductive thin film 6 are Pd and P.
t, Ru, Ag, Au, Ti, In, Cu, Cr, F
e, Zn, Sn, Ta, W, Pb and other metals, PdO, S
oxides such as nO 2 , In 2 O 3 , PbO and Sb 2 O 3 ;
HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , G
borides such as dB 4 , TiC, ZrC, HfC, TaC,
It is appropriately selected from carbides such as SiC and WC, nitrides such as TiN, ZrN and HfN, semiconductors such as Si and Ge, and carbon.

【0042】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態(いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む)をとってい
る。微粒子の粒径は、1nmから数百nmの範囲、好ま
しくは、1nmから20nmの範囲である。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure has a state in which fine particles are individually dispersed and arranged, or a state in which fine particles are adjacent to each other or overlap each other (some fine particles are It also includes the case where they are aggregated to form an island structure as a whole). The particle size of the fine particles is in the range of 1 nm to several hundred nm, preferably in the range of 1 nm to 20 nm.

【0043】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。
The term "fine particles" is frequently used in this specification, and its meaning will be described.

【0044】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく原子の数が数百個程度以下のものを「ク
ラスター」と呼ぶことは広く行われている。
Small particles are called "fine particles", and particles smaller than this are called "ultrafine particles". It is widely practiced to call a “cluster” smaller than “ultrafine particles” and having a few hundred atoms or less.

【0045】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
However, each boundary is not strict, and changes depending on what kind of property is focused on for classification. Further, “fine particles” and “ultrafine particles” may be collectively referred to as “fine particles”, and the description in this specification is in line with this.

【0046】「実験物理学講座14表面・微粒子」(木
下是雄 編、共立出版 1986年9月1日発行)では
次のように記述されている。
In "Experimental Physics Course 14 Surfaces and Fine Particles" (edited by Yoshio Kinoshita, Kyoritsu Shuppan, published September 1, 1986), the following description is made.

【0047】「本稿で微粒子と言うときにはその直径が
だいたい2〜3μm程度から10nm程度までとし、特
に超微粒子というときは粒径が10nm程度から2〜3
nm程度までを意味することにする。両者を一括して単
に微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(195ページ 22〜26行目)。
"In the present specification, the term" fine particles "refers to particles having a diameter of about 2 to 3 µm to about 10 nm, and particularly, the term" fine particles "refers to particles having a diameter of about 10 nm to 2 to 3 nm.
It means up to about nm. It is not exactly strict because both are collectively written as fine particles, but it is a rough guide. When the number of atoms constituting a particle is from 2 to several tens to several hundreds, it is called a cluster. (Page 195, lines 22-26).

【0048】付言すると、新技術開発事業団の”林・超
微粒子プロジェクト’での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。
In addition, the definition of "ultrafine particles" in "Hayashi / ultrafine particle project" of the New Technology Development Corporation was as follows, with the lower limit of the particle size being smaller.

【0049】「創造科学技術推進制度の”超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを”超微粒
子”(ultra fine particle)と呼
ぶことにした。すると1個の超微粒子はおよそ100〜
108 個くらいの原子の集合体ということになる。原子
の尺度でみれば超微粒子は大〜巨大粒子である。」
(「超微粒子−創造科学技術−」林主税、上田良二、田
崎明 編;三田出版 1988年 2ページ1〜4行
目)「超微粒子よりさらに小さいもの、すなわち原子が
数個〜数百個で構成される1個の粒子は、ふつうクラス
ターと呼ばれる」(同書2ページ12〜13行目)。
In the "Ultrafine particle project" (1981-1986) of the creative science and technology promotion system, particles having a size (diameter) in the range of about 1 to 100 nm are called "ultrafine particles". Then, one ultrafine particle is about 100-
This is an aggregate of about 10 8 atoms. Ultra-fine particles are large to giant particles on an atomic scale. "
("Ultrafine Particles-Creative Science and Technology", Ryuji Hayashi, edited by Ryoji Ueda, Akira Tasaki; Mita Publishing, 1988, page 2, lines 1 to 4) "Even smaller than ultrafine particles, that is, several to several hundred atoms A single particle composed is usually called a cluster "(ibid., Page 2, lines 12-13).

【0050】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は0.1nmの数倍〜1nm程度、
上限は数μm程度のものを指すこととする。
[0050] Based on the general notation as described above,
In the present specification, "fine particles" are aggregates of a large number of atoms and molecules, and the lower limit of the particle size is several times 0.1 nm to 1 nm,
The upper limit shall be about several μm.

【0051】電子放出部7は、導電性薄膜6の一部に形
成された高抵抗の亀裂などにより構成され、導電性薄膜
6の膜厚、膜質、材料及び後述する通電フォーミング等
の手法等に依存したものとなる。電子放出部7の内部に
は、十分の数nmから数十nmの範囲の粒径の導電性微
粒子が存在する場合もある。この導電性微粒子は、導電
性薄膜6を構成する材料の元素の一部、あるいは全ての
元素を含有するものとなる。電子放出部7及びその近傍
の導電性薄膜6には、炭素及び炭素化合物を有すること
もできる。
The electron-emitting portion 7 is composed of a high-resistance crack or the like formed in a part of the conductive thin film 6, and is suitable for the film thickness, film quality and material of the conductive thin film 6 and a method such as energization forming described later. It depends. In some cases, conductive fine particles having a particle size in the range of several nm to several tens of nm are present inside the electron emission portion 7. The conductive fine particles contain a part or all of the elements of the material forming the conductive thin film 6. The electron emitting portion 7 and the conductive thin film 6 in the vicinity thereof may contain carbon and a carbon compound.

【0052】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図11に模式
的に示す。
There are various methods for manufacturing the above-mentioned surface conduction electron-emitting device, and one example thereof is schematically shown in FIG.

【0053】以下、図1及び図11を参照しながら製造
方法の一例について説明する。図11においても、図1
に示した部位と同じ部位には図1に付した符号と同一の
符号を付している。
An example of the manufacturing method will be described below with reference to FIGS. Also in FIG. 11, FIG.
The same parts as those shown in FIG. 2 are given the same reference numerals as those shown in FIG.

【0054】1)基体1を洗剤、純水および有機溶剤等
を用いて十分に洗浄し,その表面に活性化抑制層2およ
び活性化促進層3を真空蒸着法、スパッタ法等により堆
積する。次に真空蒸着法、スパッタ法等により素子電極
材料を堆積後,例えばフォトリソグラフィー技術を用い
て基板上に素子電極4、5を形成する(図11
(a))。
1) The substrate 1 is thoroughly washed with a detergent, pure water, an organic solvent and the like, and the activation suppressing layer 2 and the activation accelerating layer 3 are deposited on the surface thereof by a vacuum vapor deposition method, a sputtering method or the like. Next, after depositing a device electrode material by a vacuum evaporation method, a sputtering method or the like, the device electrodes 4, 5 are formed on the substrate by using, for example, a photolithography technique (FIG. 11).
(A)).

【0055】2)素子電極4、5を設けた基板に、有機
金属溶液を塗布して、有機金属薄膜を形成する。
2) An organic metal solution is applied to the substrate provided with the device electrodes 4 and 5 to form an organic metal thin film.

【0056】有機金属溶液には、前述の導電性膜6の材
料の金属を主元素とする有機金属化合物の溶液を用いる
ことができる。有機金属薄膜を加熱焼成処理し、リフト
オフ、エッチング等によりパターニングし、導電性薄膜
6を形成する(図11(b))。
As the organic metal solution, it is possible to use a solution of an organic metal compound whose main element is the metal of the material of the conductive film 6 described above. The organic metal thin film is heat-fired and patterned by lift-off, etching or the like to form the conductive thin film 6 (FIG. 11B).

【0057】ここでは、有機金属溶液の塗布法を挙げて
説明したが、導電性薄膜6の形成法はこれに限られるも
のでなく、真空蒸着法、スパッタ法、化学的気相堆積
法、分散塗布法、ディッピング法、スピンナー法等を用
いることもできる。
Although the method of applying the organic metal solution has been described here, the method of forming the conductive thin film 6 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion method, or the like. A coating method, a dipping method, a spinner method, etc. can also be used.

【0058】3)つづいて、フォーミング工程を施す。
このフォーミング工程の方法の一例として通電処理によ
る方法を説明する。素子電極4、5間に、不図示の電源
を用いて、通電を行うと、導電性薄膜6の部位に、構造
の変化した電子放出部7が形成される。
3) Subsequently, a forming process is performed.
As an example of a method of the forming step, a method by an energization process will be described. When electricity is applied between the device electrodes 4 and 5 by using a power source (not shown), an electron emitting portion 7 having a changed structure is formed at a portion of the conductive thin film 6.

【0059】通電フォーミングによれば導電性薄膜6に
局所的に破壊、変形もしくは変質等の構造の変化した部
位が形成される。該部位が電子放出部7を構成する。
According to the energization forming, a site having a structural change such as breakage, deformation or alteration is locally formed in the conductive thin film 6. This portion constitutes the electron emitting portion 7.

【0060】通電フォーミングの電圧波形の例を図3に
示す。電圧波形は、パルス波形が、好ましい。これには
パルス波高値を定電圧としたパルスを連続的に印加する
図3(a)に示した手法と、パルス波高値を増加させな
がら、電圧パルスを印加する図3(b)に示した手法が
ある。
FIG. 3 shows an example of the voltage waveform of energization forming. The voltage waveform is preferably a pulse waveform. For this, the method shown in FIG. 3 (a) in which a pulse having a constant pulse peak value is continuously applied, and the method shown in FIG. 3 (b) in which a voltage pulse is applied while increasing the pulse peak value are shown. There is a technique.

【0061】図3(a)におけるT1及びT2は電圧波
形のパルス幅とパルス間隔である。通常T1は1マイク
ロ秒〜10ミリ秒、T2は、10マイクロ秒〜100ミ
リ秒の範囲で設定される。三角波の波高値(通電フォー
ミング時のピーク電圧)は、表面伝導型電子放出素形態
に応じて適宜選択される。このような条件のもと、例え
ば、数秒から数十分間電圧を印加する。パルス波形は三
角波に限定されるものではなく、矩形波など所望の波形
を採用することができる。
T1 and T2 in FIG. 3A are the pulse width and pulse interval of the voltage waveform. Usually, T1 is set in the range of 1 microsecond to 10 milliseconds, and T2 is set in the range of 10 microseconds to 100 milliseconds. The peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【0062】図3(b)におけるT1及びT2は、図3
(a)に示したのと同様とすることができる。三角波の
波高値(通電フォーミング時のピーク電圧)は、例えば
0.1Vステップ程度づつ、増加させることができる。
T1 and T2 in FIG. 3B are the same as those in FIG.
It can be similar to that shown in FIG. The peak value of the triangular wave (peak voltage during energization forming) can be increased, for example, by about 0.1 V steps.

【0063】通電フォーミング処理の終了は、パルス間
隔T2中に、導電性薄膜2を局所的に破壊、変形しない
程度の電圧を印加し、電流を測定して検知することがで
きる。例えば0.1V程度の電圧印加により流れる素子
電流を測定し、抵抗値を求めて、1MΩ以上の抵抗を示
した時、通電フォーミングを終了させる。
The end of the energization forming process can be detected by applying a voltage that does not locally break or deform the conductive thin film 2 during the pulse interval T2 and measure the current. For example, the device current flowing by applying a voltage of about 0.1 V is measured, the resistance value is obtained, and when the resistance is 1 MΩ or more, the energization forming is terminated.

【0064】4)フォーミングを終えた素子には活性化
工程と呼ばれる処理を施す。活性化工程とは、この工程
により、素子電流If、放出電流Ieが、著しく変化す
る工程である。
4) After the forming, the element is subjected to a process called an activation process. The activation process is a process in which the device current If and the emission current Ie are significantly changed by this process.

【0065】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、パル
スの印加を繰り返すことで行うことができる。この雰囲
気は、例えば油拡散ポンプやロータリーポンプなどを用
いて真空容器内を排気した場合に雰囲気内に残留する有
機ガスを利用して形成することができる他、イオンポン
プなどにより一旦十分に排気した真空中に適当な有機物
質のガスを導入することによっても得られる。このとき
の好ましい有機物質のガス圧は、前述の応用の形態、真
空容器の形状や、有機物質の種類などにより異なるため
場合に応じ適宜設定される。適当な有機物質としては、
アルカン、アルケン、アルキンの脂肪族炭化水素類、芳
香族炭化水素類、アルコール類、アルデヒド類、ケトン
類、アミン類、フェノール、カルボン、スルホン酸等の
有機酸類等を挙げることが出来、具体的には、メタン、
エタン、プロパンなどCn2n+2で表される飽和炭化水
素、エチレン、プロピレンなどCn2n等の組成式で表
される不飽和炭化水素、ベンゼン、トルエン、メタノー
ル、エタノール、ホルムアルデヒド、アセトアルデヒ
ド、アセトン、メチルエチルケトン、メチルアミン、エ
チルアミン、フェノール、蟻酸、酢酸、プロピオン酸等
が使用できる。この処理により、雰囲気中に存在する有
機物質から、炭素あるいは炭素化合物が素子上に堆積
し、素子電流If、放出電流Ieが、著しく変化するよ
うになる。
The activation step can be carried out, for example, by repeating the application of the pulse in the atmosphere containing the gas of the organic substance, similarly to the energization forming. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. The preferable gas pressure of the organic substance at this time varies depending on the above-described application form, the shape of the vacuum vessel, the type of the organic substance, and the like, and is appropriately set according to the case. Suitable organic materials include
Alkanes, alkenes, aliphatic hydrocarbons of alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxyls, organic acids such as sulfonic acids and the like can be mentioned. Is methane,
Saturated hydrocarbons represented by C n H 2n + 2 such as ethane and propane, unsaturated hydrocarbons represented by a composition formula such as C n H 2n such as ethylene and propylene, benzene, toluene, methanol, ethanol, formaldehyde and acetaldehyde , Acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid, propionic acid and the like can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie are significantly changed.

【0066】活性化工程の終了判定は、素子電流Ifと
放出電流Ieを測定しながら、適宜行う。なおパルス
幅、パルス間隔、パルス波高値などは適宜設定される。
The termination of the activation process is appropriately determined while measuring the device current If and the emission current Ie. The pulse width, pulse interval, pulse crest value, and the like are set as appropriate.

【0067】炭素及び炭素化合物とは、例えばグラファ
イト(いわゆるHOPG、PG、GCを包含する、HO
PGは、ほぼ完全なグラファイトの結晶構造、PGは結
晶粒が20nm程度で結晶構造がやや乱れたもの、GC
は結晶粒が2nm程度になり結晶構造の乱れがさらに大
きくなったものを指す。)、非晶質カーボン(アモルフ
ァスカーボン及び、アモルファスカーボンと前記グラフ
ァイトの微結晶の混合物を指す)であり、その膜厚は、
50nm以下の範囲とするのが好ましく、30nm以下
の範囲とすることがより好ましい。
The carbon and the carbon compound are, for example, graphite (so-called HOPG, PG and GC, HO,
PG is an almost perfect crystal structure of graphite, PG is a crystal grain with a grain size of about 20 nm and the crystal structure is slightly disordered, GC
Indicates that the crystal grain becomes about 2 nm and the disorder of the crystal structure is further increased. ), Amorphous carbon (referring to amorphous carbon and a mixture of amorphous carbon and fine crystals of graphite), and its film thickness is
The range is preferably 50 nm or less, and more preferably 30 nm or less.

【0068】5)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ、クライオポンプ等の真空
排気装置を挙げることが出来る。
5) It is preferable that the electron-emitting device obtained through these steps is subjected to a stabilizing step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum evacuation device such as a sorption pump, an ion pump, or a cryopump can be used.

【0069】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1×10-5Pa以下が好ましく、さ
らには1×10-7Pa以下が特に好ましい。さらに真空
容器内を排気するときには、真空容器全体を加熱して、
真空容器内壁や、電子放出素子に吸着した有機物質分子
を排気しやすくするのが好ましい。このときの加熱条件
は、80〜400℃で、できるだけ長時間処理するのが
望ましいが、特にこの条件に限るものではなく、真空容
器の大きさや形状、電子放出素子の構成などの諸条件に
より適宜選ばれる条件により行う。真空容器内の圧力は
極力低くすることが必要で、1×10-5Pa以下が好ま
しく、さらに1×10-6Pa以下が特に好ましい。
When an oil diffusion pump or a rotary pump is used as an exhaust device in the activation step and an organic gas derived from an oil component generated from the oil diffusion pump is used, it is necessary to suppress the partial pressure of this component as low as possible. . The partial pressure of the organic component in the vacuum container is preferably 1 × 10 −5 Pa or less, and more preferably 1 × 10 −7 Pa or less, in terms of the partial pressure at which the above-mentioned carbon and carbon compound are not newly deposited. When further evacuating the inside of the vacuum vessel, heat the entire vacuum vessel,
It is preferable to easily exhaust the organic substance molecules adsorbed on the inner wall of the vacuum container or the electron-emitting device. The heating condition at this time is preferably 80 to 400 ° C. and the treatment is preferably performed for as long as possible, but the heating condition is not particularly limited to this condition, and may be changed depending on various conditions such as the size and shape of the vacuum container and the configuration of the electron-emitting device. Perform according to the selected conditions. The pressure in the vacuum container is required to be as low as possible, preferably 1 × 10 −5 Pa or less, and more preferably 1 × 10 −6 Pa or less.

【0070】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。
The atmosphere at the time of driving after carrying out the stabilizing step is preferably maintained at the atmosphere at the end of the stabilizing treatment, but it is not limited to this, and if the organic substance is sufficiently removed. Even if the degree of vacuum itself is slightly lowered, it is possible to maintain sufficiently stable characteristics.

【0071】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
結果として素子電流If、放出電流Ieが、安定する。
上述した工程を経て得られた本発明を適用可能な電子放
出素子の基本特性について図4、図5を参照しながら説
明する。図4は、真空処理装置の一例を示す模式図であ
り、この真空処理装置は測定評価装置としての機能をも
兼ね備えている。図4においても、図1に示した部位と
同じ部位には図1に付した符号と同一の符号を付してい
る。図4において、45は真空容器であり、46は排気
ポンプである。真空容器45内には電子放出素子が配さ
れている。即ち、1は電子放出素子を構成する基体であ
り、4及び5は素子電極、6は導電性薄膜、7は電子放
出部である。41は、電子放出素子に素子電圧Vfを印
加するための電源、40は素子電極4、5間の導電性薄
膜6を流れる素子電流Ifを測定するための電流計、4
4は素子の電子放出部より放出される放出電流Ieを捕
捉するためのアノード電極である。43はアノード電極
44に電圧を印加するための高圧電源、42は素子の電
子放出部7より放出される放出電流Ieを測定するため
の電流計である。一例として、アノード電極の電圧を1
kV〜10kVの範囲とし、アノード電極と電子放出素
子との距離Hを2mm〜8mmの範囲として測定を行う
ことができる。
By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed,
As a result, the device current If and the emission current Ie are stabilized.
The basic characteristics of the electron-emitting device to which the present invention is applicable obtained through the above steps will be described with reference to FIGS. 4 and 5. FIG. 4 is a schematic view showing an example of a vacuum processing apparatus, and this vacuum processing apparatus also has a function as a measurement evaluation apparatus. 4, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. In FIG. 4, reference numeral 45 denotes a vacuum vessel, and reference numeral 46 denotes an exhaust pump. An electron-emitting device is arranged in the vacuum container 45. That is, 1 is a substrate that constitutes an electron-emitting device, 4 and 5 are device electrodes, 6 is a conductive thin film, and 7 is an electron-emitting portion. 41 is a power source for applying a device voltage Vf to the electron-emitting device, 40 is an ammeter for measuring a device current If flowing through the conductive thin film 6 between the device electrodes 4, 5, and 4
Reference numeral 4 denotes an anode electrode for capturing an emission current Ie emitted from the electron emission portion of the device. 43 is a high voltage power supply for applying a voltage to the anode electrode 44, and 42 is an ammeter for measuring the emission current Ie emitted from the electron emission portion 7 of the device. As an example, the voltage of the anode electrode is set to 1
The measurement can be performed with the range of kV to 10 kV and the distance H between the anode electrode and the electron-emitting device in the range of 2 mm to 8 mm.

【0072】真空容器45内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ46は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより加熱できる。従って、この真空
処理装置を用いると、前述の通電フォーミング以降の工
程も行うことができる。
In the vacuum container 45, equipment necessary for measurement in a vacuum atmosphere such as a vacuum gauge (not shown) is provided.
The measurement and evaluation can be performed in a desired vacuum atmosphere. The exhaust pump 46 is composed of a normal high vacuum system including a turbo pump and a rotary pump, and an ultrahigh vacuum system including an ion pump. The entire vacuum processing apparatus equipped with the electron source substrate shown here is
It can be heated by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the above-described energization forming can be performed.

【0073】図5は、図4に示した真空処理装置を用い
て測定された放出電流Ie、素子電流Ifと素子電圧V
fの関係を模式的に示した図である。図5においては、
放出電流Ieが素子電流Ifに比べて著しく小さいの
で、任意単位で示している。なお。縦・横軸ともリニア
スケールである。
FIG. 5 shows the emission current Ie, the device current If, and the device voltage V measured using the vacuum processing apparatus shown in FIG.
It is the figure which showed the relationship of f typically. In FIG.
Since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. Incidentally. Both the vertical and horizontal axes are linear scales.

【0074】図5からも明らかなように、本発明を適用
した表面伝導型電子放出素子は、放出電流Ieに関して
三つの特徴的性質を有する。
As is clear from FIG. 5, the surface conduction electron-emitting device to which the present invention is applied has three characteristic properties regarding the emission current Ie.

【0075】即ち、(i)本素子は、ある電圧(しきい
値電圧と呼ぶ、図5中のVth)以上の素子電圧を印加
すると急激に放出電流Ieが増加し、一方しきい値電圧
Vth以下では放出電流Ieがほとんど検出されない。
つまり、放出電流Ieに対する明確なしきい値電圧Vt
hを持った非線形素子である。 (ii)放出電流Ieが素子電圧Vfに単調増加依存す
るため、放出電流Ieは素子電圧Vfで制御できる。 (iii)アノード電極44に捕捉される放出電荷は、
素子電圧Vfを印加する時間に依存する。つまり、アノ
ード電極44に捕捉される電荷量は、素子電圧Vfを印
加する時間により制御できる。
That is, (i) in this device, when a device voltage higher than a certain voltage (called a threshold voltage, Vth in FIG. 5) is applied, the emission current Ie rapidly increases, while the threshold voltage Vth is increased. In the following, the emission current Ie is hardly detected.
That is, a clear threshold voltage Vt with respect to the emission current Ie
It is a non-linear element having h. (Ii) Since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf. (Iii) The emission charge captured by the anode electrode 44 is
It depends on the time for applying the element voltage Vf. That is, the amount of charge captured by the anode electrode 44 can be controlled by the time during which the device voltage Vf is applied.

【0076】以上の説明より理解されるように、本発明
を適用した表面伝導型電子放出素子は、入力信号に応じ
て、電子放出特性を容易に制御できることになる。この
性質を利用すると、複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。
As can be understood from the above description, in the surface conduction electron-emitting device to which the present invention is applied, the electron emission characteristics can be easily controlled according to the input signal. If this property is used, it can be applied to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices.

【0077】本発明の電子放出素子の応用例について以
下に述べる。本発明を適用した表面伝導型電子放出素子
の複数個を基板上に配列し、例えば、電子源あるいは、
画像形成装置が構成できる。
Application examples of the electron-emitting device of the present invention will be described below. A plurality of surface conduction electron-emitting devices to which the present invention is applied are arranged on a substrate, for example, an electron source or
An image forming apparatus can be configured.

【0078】電子放出素子の配列については、種々のも
のが採用できる。一例として、図6に示すように並列に
配置した多数の電子放出素子の個々を両端で接続し、電
子放出素子の行を多数配し(行方向と呼ぶ)、この配線
と直交する方向(列方向と呼ぶ)で、該電子放出素子の
上方に配した制御電極(グリッドとも呼ぶ)により、電
子放出素子からの電子を制御駆動するはしご状配置のも
のがある。これとは別に、電子放出素子をX方向及びY
方向に行列状に複数個配し、同じ行に配された複数の電
子放出素子の電極の一方を、X方向の配線に共通に接続
し、同じ列に配された複数の電子放出素子の電極の他方
を、Y方向の配線に共通に接続するものが挙げられる。
このようなものは所謂単純マトリクス配置である。
Various arrangements of electron-emitting devices can be adopted. As an example, as shown in FIG. 6, a large number of electron-emitting devices arranged in parallel are individually connected at both ends, and a large number of rows of the electron-emitting devices are arranged (referred to as a row direction). (Hereinafter referred to as “direction”), a control electrode (also referred to as a grid) arranged above the electron-emitting device controls the electrons from the electron-emitting device in a ladder-like arrangement. Separately from this, the electron-emitting device is arranged in the X direction and the Y
Electrodes of a plurality of electron-emitting devices arranged in the same row, one of the electrodes of a plurality of electron-emitting devices arranged in the same row being commonly connected to the wiring in the X direction. One of them is commonly connected to the wiring in the Y direction.
This is a so-called simple matrix arrangement.

【0079】単純マトリクス配置について以下に詳述す
る。本発明を適用可能な表面伝導型電子放出素子につい
ては、前述したとおり(i)乃至(iii)の特性があ
る。即ち、表面伝導型電子放出素子からの放出電子は、
しきい値電圧以上では、対向する素子電極間に印加する
パルス状電圧の波高値と巾で制御できる。一方、しきい
値電圧以下では、殆ど放出されない。この特性によれ
ば、多数の電子放出素子を配置した場合においても、個
々の素子に、パルス状電圧を適宜印加すれば、入力信号
に応じて、表面伝導型電子放出素子を選択して電子放出
量を制御できる。
The simple matrix arrangement will be described in detail below. The surface conduction electron-emitting device to which the present invention can be applied has the characteristics (i) to (iii) as described above. That is, the electrons emitted from the surface conduction electron-emitting device are
Above the threshold voltage, it can be controlled by the peak value and the width of the pulse voltage applied between the opposing element electrodes. On the other hand, when the voltage is equal to or lower than the threshold voltage, it is hardly emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulsed voltage is appropriately applied to each device, a surface conduction electron-emitting device is selected according to an input signal to emit electrons. You can control the quantity.

【0080】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図7を用いて説明する。図7において、71は電子
源基板、72はX方向配線、73はY方向配線である。
74は表面伝導型電子放出素子、75は結線である。
Based on this principle, an electron source substrate obtained by arranging a plurality of electron-emitting devices to which the present invention can be applied will be described below with reference to FIG. In FIG. 7, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring.
74 is a surface conduction electron-emitting device, and 75 is a connection.

【0081】m本のX方向配線72は、Dx1、Dx
2、..Dxmからなり、真空蒸着法、印刷法、スパッ
タ法等を用いて形成された導電性金属等で構成すること
ができる。配線の材料、膜厚、幅は、適宜設計される。
The m X-direction wirings 72 are Dx1 and Dx.
2 ,. . It is made of Dxm and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The wiring material, film thickness, and width are appropriately designed.

【0082】Y方向配線73は、Dy1、Dy2..D
ynのn本の配線よりなり、X方向配線72と同様に形
成される。これらm本のX方向配線72とn本のY方向
配線73との間には、不図示の層間絶縁層が設けられて
おり、両者を電気的に分離している(m、nは、共に正
の整数)。
The Y-direction wiring 73 is composed of Dy1, Dy2. . D
It is composed of n wirings of yn and is formed similarly to the X-direction wiring 72. An interlayer insulating layer (not shown) is provided between the m X-directional wirings 72 and the n Y-directional wirings 73 to electrically separate them (m and n are both Positive integer).

【0083】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が、適宜設定される。X方向配
線72とY方向配線73は、それぞれ外部端子として引
き出されている。
The interlayer insulating layer (not shown) is composed of SiO 2 or the like formed by a vacuum vapor deposition method, a printing method, a sputtering method or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-direction wiring 72 is formed, and particularly, in order to withstand the potential difference at the intersection of the X-direction wiring 72 and the Y-direction wiring 73, the film thickness, The material and manufacturing method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.

【0084】表面伝導型電子放出素子74を構成する一
対の電極(不図示)は、m本のX方向配線72とn本の
Y方向配線73と導電性金属等からなる結線75によっ
て電気的に接続されている。
A pair of electrodes (not shown) forming the surface conduction electron-emitting device 74 are electrically connected to each other by m X-direction wirings 72, n Y-direction wirings 73, and a connection 75 made of a conductive metal or the like. It is connected.

【0085】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよい。これら材料は、例え
ば前述の素子電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。
The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may be the same or different in some or all of the constituent elements. Good. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.

【0086】X方向配線72には、X方向に配列した表
面伝導型電子放出素子74の行を、選択するための走査
信号を印加する不図示の走査信号印加手段が接続され
る。一方、Y方向配線73には、Y方向に配列した表面
伝導型電子放出素子74の各列を入力信号に応じて、変
調するための不図示の変調信号発生手段が接続される。
各電子放出素子に印加される駆動電圧は、当該素子に印
加される走査信号と変調信号の差電圧として供給され
る。
A scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction is connected to the X-direction wiring 72. On the other hand, the Y-direction wiring 73 is connected to a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal.
The driving voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

【0087】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図8と図9
及び図10を用いて説明する。図8は、画像形成装置の
表示パネルの一例を示す模式図であり、図9は、図8の
画像形成装置に使用される蛍光膜の模式図である。図1
0は、NTSC方式のテレビ信号に応じて表示を行なう
ための駆動回路の一例を示すブロック図である。
In the above structure, individual elements can be selected and driven independently by using simple matrix wiring. 8 and 9 show an image forming apparatus configured by using an electron source having such a simple matrix arrangement.
Also, description will be made with reference to FIG. FIG. 8 is a schematic view showing an example of a display panel of the image forming apparatus, and FIG. 9 is a schematic view of a fluorescent film used in the image forming apparatus of FIG. FIG.
Reference numeral 0 is a block diagram showing an example of a drive circuit for displaying according to an NTSC television signal.

【0088】図8において、71は電子放出素子を複数
配した電子源基板、81は電子源基板71を固定したリ
アプレート、86はガラス基板83の内面に蛍光膜84
とメタルバック85等が形成されたフェースプレートで
ある。82は、支持枠であり該支持枠82には、リアプ
レート81、フェースプレート86がフリットガラス等
を用いて接続されている。88は外囲器であり、例えば
大気中あるいは、窒素中で、400〜500℃の温度範
囲で10分以上焼成することで、封着して構成される。
In FIG. 8, 71 is an electron source substrate on which a plurality of electron-emitting devices are arranged, 81 is a rear plate on which the electron source substrate 71 is fixed, and 86 is a fluorescent film 84 on the inner surface of a glass substrate 83.
And a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame. The rear plate 81 and the face plate 86 are connected to the support frame 82 by using frit glass or the like. Reference numeral 88 denotes an envelope, which is sealed and formed by firing in the temperature range of 400 to 500 ° C. for 10 minutes or more in the atmosphere or nitrogen.

【0089】74は、図1における電子放出素子に相当
する。72、73は、表面伝導型電子放出素子の一対の
素子電極と接続されたX方向配線及びY方向配線であ
る。
Reference numeral 74 corresponds to the electron-emitting device in FIG. Reference numerals 72 and 73 are an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【0090】外囲器88は、上述の如く、フェースープ
レート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成しても良い。一方、フェースープレート86、
リアプレート81間に、スペーサーとよばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器88を構成することもできる。
The envelope 88 is composed of the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
8 may be configured. On the other hand, the face plate 86,
By installing a support body (not shown) called a spacer between the rear plates 81, it is possible to configure the envelope 88 having sufficient strength against atmospheric pressure.

【0091】図9は、蛍光膜を示す模式図である。蛍光
膜84は、モノクロームの場合は蛍光体のみから構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列によりブラックストライプあるいはブラックマトリク
スなどと呼ばれる黒色導電材91と蛍光体92とから構
成することができる。ブラックストライプ、ブラックマ
トリクスを設ける目的は、カラー表示の場合、必要とな
る三原色蛍光体の各蛍光体92間の塗り分け部を黒くす
ることで混色等を目立たなくすることと、蛍光膜84に
おける外光反射によるコントラストの低下を抑制するこ
とにある。ブラックストライプの材料としては、通常用
いられている黒鉛を主成分とする材料の他、導電性があ
り、光の透過及び反射が少ない材料を用いることができ
る。
FIG. 9 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, it can be composed of a black conductive material 91 called a black stripe or a black matrix and a fluorescent material 92 depending on the arrangement of the fluorescent materials. The purpose of providing the black stripes and the black matrix is to make the mixed portions inconspicuous by making the painted portions between the phosphors 92 of the necessary three primary color phosphors black in the case of color display, An object of the present invention is to suppress a decrease in contrast due to light reflection. As the material of the black stripe, in addition to a commonly used material containing graphite as a main component, a material having conductivity and having little light transmission and reflection can be used.

【0092】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理(通常、「フィルミング」と呼ばれる。)を行い、
その後Alを真空蒸着等を用いて堆積させることで作製
できる。
As a method for applying the phosphor to the glass substrate 83, a precipitation method, a printing method or the like can be adopted regardless of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improve brightness by specular reflection to the 6 side, act as an electrode for applying electron beam acceleration voltage, protect phosphor from damage due to collision of negative ions generated in the envelope, etc. It is. In the metal back, after the phosphor film is produced, the inner surface of the phosphor film is smoothed (usually called “filming”),
Thereafter, it can be manufactured by depositing Al using vacuum evaporation or the like.

【0093】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
The face plate 86 is further provided with a fluorescent film 8
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84.

【0094】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。
When performing the above-mentioned sealing, in the case of color, it is necessary to associate each color phosphor with the electron-emitting device.
Sufficient alignment is essential.

【0095】図8に示した画像形成装置は、例えば以下
のようにして製造される。外囲器88は、前述の安定化
工程と同様に、適宜加熱しながら、イオンポンプ、ソー
プションポンプ、ターボポンプ、クライオポンプなどの
オイルを使用しない排気装置により不図示の排気管を通
じて排気し、10-5Pa程度の真空度の有機物質の十分
少ない雰囲気にした後、封止が成される。外囲器88の
封止後の真空度を維持するために、ゲッター処理を行な
うこともできる。これは、外囲器88の封止を行う直前
あるいは封止後に、抵抗加熱あるいは高周波加熱等を用
いた加熱により、外囲器88内の所定の位置(不図示)
に配置されたゲッターを加熱し、蒸着膜を形成する処理
である。ゲッターは通常Ba等が主成分であり、該蒸着
膜の吸着作用により、たとえば1×10-5ないしは1×
10-6Paの真空度を維持するものである。ここで、表
面伝導型電子放出素子のフォーミング処理以降の工程
は、適宜設定できる。
The image forming apparatus shown in FIG. 8 is manufactured, for example, as follows. The envelope 88 is exhausted through an exhaust pipe (not shown) by an exhaust device that does not use oil, such as an ion pump, a sorption pump, a turbo pump, and a cryopump, while appropriately heating, similarly to the stabilization process described above. The atmosphere is filled with a sufficiently small amount of organic substance having a vacuum degree of about 10 −5 Pa, and then sealing is performed. A getter process can be performed to maintain the degree of vacuum after the envelope 88 is sealed. This is because a predetermined position (not shown) in the envelope 88 is obtained by heating using resistance heating or high frequency heating immediately before or after the envelope 88 is sealed.
This is a process of heating the getter arranged in the above to form a vapor deposition film. The getter usually has Ba or the like as a main component, and is, for example, 1 × 10 −5 or 1 × due to the adsorption action of the deposited film.
The vacuum degree of 10 −6 Pa is maintained. Here, steps after the forming process of the surface conduction electron-emitting device can be appropriately set.

【0096】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図10を用いて説明する。図10において、
101は画像表示パネル、102は走査回路、103は
制御回路、104はシフトレジスタである。105はラ
インメモリ、106は同期信号分離回路、107は変調
信号発生器、VxおよびVaは直流電圧源である。
Next, an example of the configuration of a drive circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . In FIG.
101 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, and 104 is a shift register. 105 is a line memory, 106 is a synchronization signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0097】表示パネル101は、端子Dox1乃至D
oxm、端子Doy1乃至Doyn、及び高圧端子Hv
を介して外部の電気回路と接続している。端子Dox1
乃至Doxmには、表示パネル内に設けられている電子
源、即ち、M行N列の行列状にマトリクス配線された表
面伝導型電子放出素子群を一行(N素子)ずつ順次駆動
する為の走査信号が印加される。
The display panel 101 has terminals Dox1 to Dox1.
oxm, terminals Doy1 to Doyn, and high-voltage terminal Hv
Connected to an external electric circuit via Terminal Dox1
Scanning for sequentially driving the electron sources provided in the display panel, that is, the surface conduction electron-emitting device groups matrix-wired in a matrix of M rows and N columns row by row (N elements). A signal is applied.

【0098】端子Doy1乃至Doynには、前記走査
信号により選択された一行の表面伝導型電子放出素子の
各素子の出力電子ビームを制御する為の変調信号が印加
される。高圧端子Hvには、直流電圧源Vaより、例え
ば10k[V]の直流電圧が供給されるが、これは表面
伝導型電子放出素子から放出される電子ビームに蛍光体
を励起するのに十分なエネルギーを付与する為の加速電
圧である。
A modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to the terminals Doy1 to Doyn. The high voltage terminal Hv is supplied with a DC voltage of, for example, 10 k [V] from the DC voltage source Va, which is sufficient to excite the phosphor into the electron beam emitted from the surface conduction electron-emitting device. It is an accelerating voltage for applying energy.

【0099】走査回路102について説明する。同回路
は、内部にM個のスイッチング素子を備えたもので(図
中、S1ないしSmで模式的に示している)ある。各ス
イッチング素子は、直流電圧源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dox1ないしDoxmと電気
的に接続される。S1乃至Smの各スイッチング素子
は、制御回路103が出力する制御信号Tscanに基
づいて動作するものであり、例えばFETのようなスイ
ッチング素子を組み合わせることにより構成することが
できる。
The scanning circuit 102 will be described. This circuit includes M switching elements inside (in the drawing, S1 to Sm are schematically shown). Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level),
It is electrically connected to terminals Dox1 to Doxm of the display panel 101. Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs.

【0100】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。
In the case of the present embodiment, the DC voltage source Vx uses a drive voltage applied to an unscanned element based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting element. It is set to output a constant voltage that is equal to or lower than the voltage.

【0101】制御回路103は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる機能を有する。制御回路103は、同期
信号分離回路106より送られる同期信号Tsyncに
基づいて、各部に対してTscanおよびTsftおよ
びTmryの各制御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that an appropriate display is performed based on an image signal input from the outside. The control circuit 103 generates control signals Tscan, Tsft, and Tmry for each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 106.

【0102】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離(フィルター)回路等を用いて構成できる。同期信号
分離回路106により分離された同期信号は、垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜上
Tsync信号として図示した。前記テレビ信号から分
離された画像の輝度信号成分は便宜上DATA信号と表
した。該DATA信号はシフトレジスタ104に入力さ
れる。
The sync signal separation circuit 106 is a circuit for separating a sync signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience. The DATA signal is input to the shift register 104.

【0103】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであるということもでき
る。)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当)のデータ
は、Id1乃至IdnのN個の並列信号として前記シフ
トレジスタ104より出力される。
The shift register 104 is for serial / parallel conversion of the DATA signal serially input in time series for each line of the image, and is based on the control signal Tsft sent from the control circuit 103. The control signal Tsft can be said to be the shift clock of the shift register 104. The serial / parallel converted image data for one line (corresponding to drive data for N electron emission elements) is output from the shift register 104 as N parallel signals Id1 to Idn.

【0104】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、I’d1乃至I’dnとして出力され、変調
信号発生器107に入力される。
The line memory 105 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as I′d1 to I′dn and input to the modulation signal generator 107.

【0105】変調信号発生器107は、画像データI’
d1乃至I’dnの各々に応じて表面伝導型電子放出素
子の各々を適切に駆動変調する為の信号源であり、その
出力信号は、端子Doy1乃至Doynを通じて表示パ
ネル101内の表面伝導型電子放出素子に印加される。
The modulation signal generator 107 outputs the image data I ′.
It is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of d1 to I'dn, and the output signal is a surface conduction electron in the display panel 101 through terminals Doy1 to Doyn. Applied to the emitting element.

【0106】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値V
mを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Pwを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。
As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics with respect to the emission current Ie. That is, a clear threshold voltage Vth is required for electron emission.
And electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold value, the emission current also changes according to the change in the voltage applied to the device. From this, when applying a pulsed voltage to this element,
For example, no electron emission occurs even if a voltage below the electron emission threshold is applied, but an electron beam is output when a voltage above the electron emission threshold is applied. At this time, the pulse peak value V
By changing m, the intensity of the output electron beam can be controlled. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【0107】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method or the like can be adopted. When implementing the voltage modulation method, a circuit of a voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 107. be able to.

【0108】パルス幅変調方式を実施するに際しては、
変調信号発生器107として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。
To implement the pulse width modulation method,
As the modulation signal generator 107, it is possible to use a circuit of a pulse width modulation system that generates a voltage pulse having a constant crest value and appropriately modulates the width of the voltage pulse according to input data.

【0109】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものもアナログ信号式のものも
採用できる。画像信号のシリアル/パラレル変換や記憶
が所定の速度で行なわれれば良いからである。
The shift register 104 and the line memory 10
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0110】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには106の出力部にA/D変
換器を設ければ良い。これに関連してラインメモリ10
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器107に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器107には、例えばD/A変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発生器107には、例
えば高速の発振器および発振器の出力する波数を計数す
る計数器(カウンタ)及び計数器の出力値と前記メモリ
の出力値を比較する比較器(コンパレータ)を組み合せ
た回路を用いる。必要に応じて、比較器の出力するパル
ス幅変調された変調信号を表面伝導型電子放出素子の駆
動電圧にまで電圧増幅するための増幅器を付加すること
もできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 106 into a digital signal, which may be provided with an A / D converter at the output portion of 106. In connection with this, the line memory 10
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit used for modulation signal generator 107 is slightly different. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 107, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. A circuit that combines (comparators) is used. If necessary, an amplifier for amplifying the voltage of the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【0111】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路(VCO)を
採用でき、必要に応じて表面伝導型電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 107 may be an amplifier circuit using an operational amplifier, for example, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillation circuit (VCO) can be adopted, and an amplifier for voltage amplification up to the drive voltage of the surface conduction electron-emitting device can be added if necessary.

【0112】このような構成をとり得る本発明の適用可
能な画像表示装置においては、各電子放出素子に、容器
外端子Dox1乃至Doxm、Doy1乃至Doynを
介して電圧を印加することにより、電子放出が生ずる。
高圧端子Hvを介してメタルバック85、あるいは透明
電極(不図示)に高圧を印加し、電子ビームを加速す
る。加速された電子は、蛍光膜84に衝突し、発光が生
じて画像が形成される。
In the image display device to which the present invention is applicable, which has the above-mentioned structure, the electron emission element is formed by applying a voltage to each electron-emitting device through the external terminals Dox1 to Doxm and Doy1 to Doyn. Occurs.
A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image.

【0113】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL、SECAM方式などの
他、これよりも、多数の走査線からなるTV信号(例え
ば、MUSE方式をはじめとする高品位TV)方式をも
採用できる。
The configuration of the image forming apparatus described here is an example of the image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system is mentioned, but the input signal is not limited to this, and other than the PAL, SECAM system, etc., a TV signal (eg, MUSE system, etc.) composed of a large number of scanning lines is used. High-definition TV) system can also be adopted.

【0114】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。
The image forming apparatus of the present invention can be used not only as a display apparatus for television broadcasting, a display apparatus such as a TV conference system or a computer, but also as an image forming apparatus as an optical printer constituted by using a photosensitive drum or the like. Can be used.

【0115】[0115]

【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。
EXAMPLES Hereinafter, the present invention will be described in detail with reference to specific examples, but the present invention is not limited to these examples, and each element within a range in which the object of the present invention is achieved. This also includes those in which substitutions or design changes have been made.

【0116】(実施例1)本実施例に用いた素子は、図
1と同様な構造を持つもので、1枚の基板に48個の素
子を1列に並べて形成したものである。電子放出素子の
製造プロセスを図11を用いて説明する。
(Embodiment 1) The device used in this embodiment has a structure similar to that shown in FIG. 1, and is formed by arranging 48 devices in one row on one substrate. The manufacturing process of the electron-emitting device will be described with reference to FIG.

【0117】工程−a 清浄化した青板ガラス上に活性化抑制層2として厚さ2
μmの酸化アルミニウム膜をスパッタリング法で成膜し
たのち、活性化促進層3としてシリコン酸化膜をスパッ
タリング法により形成した。シリコン酸化膜の厚みをそ
れぞれ0.1μm、0.05μm、0.01μmとした
3種類の基板(試料a、b、c)を用意した。
Step-a As an activation suppressing layer 2, a thickness of 2 is provided on the cleaned soda lime glass.
After forming an aluminum oxide film having a thickness of μm by the sputtering method, a silicon oxide film was formed as the activation promoting layer 3 by the sputtering method. Three types of substrates (samples a, b, and c) in which the thickness of the silicon oxide film was 0.1 μm, 0.05 μm, and 0.01 μm were prepared.

【0118】工程−b 基板に、電極のパターンに対応する開口部を有するホト
レジスト(RD−2000N−41;日立化成社製)の
マスクパターンを形成し、真空蒸着法により厚さ5nm
のTi、厚さ100nmのPtを順次積層。ホトレジス
トを有機溶剤で溶解しPt/Ti膜をリフトオフして、
素子電極4、5を形成した。素子電極の間隔Lは3μ
m、電極幅Wは300μmである(図11(a))。
Step-b A mask pattern of photoresist (RD-2000N-41; manufactured by Hitachi Chemical Co., Ltd.) having openings corresponding to the electrode pattern is formed on the substrate, and the thickness thereof is 5 nm by a vacuum evaporation method.
Ti and Pt having a thickness of 100 nm are sequentially laminated. Dissolve the photoresist in an organic solvent, lift off the Pt / Ti film,
The device electrodes 4 and 5 were formed. The interval L between the device electrodes is 3μ
m, and the electrode width W is 300 μm (FIG. 11A).

【0119】工程−c 上記素子に厚さ100nmのCr膜を真空蒸着法により
形成し、フォトリソグラフィー技術により、導電性薄膜
のパターンに対応する開口部を設け、導電性薄膜形成の
ためのCrマスクを形成する。
Step-c A Cr film having a thickness of 100 nm is formed on the above-mentioned device by a vacuum deposition method, an opening corresponding to the pattern of the conductive thin film is formed by a photolithography technique, and a Cr mask for forming the conductive thin film is formed. To form.

【0120】これに有機Pd溶液(ccp4230;奥
野製薬(株)製)をスピンナーを用いて塗布、大気中で
300℃10分間の焼成処理を行いPdOを主成分とす
る微粒子膜6を形成した。この膜の厚さは10nmであ
った。
An organic Pd solution (ccp4230; manufactured by Okuno Seiyaku Co., Ltd.) was applied to this using a spinner, and baked at 300 ° C. for 10 minutes in the atmosphere to form a fine particle film 6 containing PdO as a main component. The thickness of this film was 10 nm.

【0121】工程−d Crマスクをウェットエッチングで除去し、PdO微粒
子膜をリフトオフすることにより所望の形状の導電性薄
膜6を得る。該導電性薄膜の抵抗値は、Rs=2×10
4 Ω/□であった(図11(b))。
Step-d The Cr mask is removed by wet etching, and the PdO fine particle film is lifted off to obtain the conductive thin film 6 having a desired shape. The resistance value of the conductive thin film is Rs = 2 × 10
It was 4 Ω / □ (Fig. 11 (b)).

【0122】工程−e 基板10を図4に模式的に示す装置の真空容器45内に
設置し、排気装置46により真空容器を排気して圧力を
1.3×10-3Paとした。このとき用いた装置は、タ
ーボポンプとロータリーポンプからなるいわゆる高真空
用排気装置である。排気装置46はこのほかに超高真空
用のイオンポンプを備えており、適宜切り替えて用いる
ことが出来る。
Step-e The substrate 10 was placed in the vacuum container 45 of the apparatus schematically shown in FIG. 4, and the vacuum container was evacuated by the exhaust device 46 to adjust the pressure to 1.3 × 10 −3 Pa. The device used at this time is a so-called high vacuum exhaust device including a turbo pump and a rotary pump. In addition to this, the exhaust device 46 is provided with an ion pump for ultra-high vacuum, and can be used by appropriately switching.

【0123】各素子に、駆動電源41によりパルス電圧
を印加しフォーミング処理を行い、電子放出部を形成し
た。このときのパルス電圧の波形は、図3(b)のよう
な、波高値の漸増する三角波パルスであり、パルス幅は
T1=1msec.、パルス間隔はT2=10mse
c.とした。また、フォーミング処理中は、フォーミン
グパルスの休止時間内に0.1Vの抵抗測定用パルスを
挿入し、抵抗値が1MΩを越えたところでフォーミング
処理を終了した。
A pulse voltage was applied to each element from the driving power source 41 to perform a forming process to form an electron emitting portion. The waveform of the pulse voltage at this time is a triangular wave pulse whose peak value gradually increases as shown in FIG. 3B, and the pulse width is T1 = 1 msec. , The pulse interval is T2 = 10 mse
c. And Further, during the forming process, a 0.1 V resistance measurement pulse was inserted within the pause time of the forming pulse, and the forming process was terminated when the resistance value exceeded 1 MΩ.

【0124】終了時のパルスの波高値は、5.0〜5.
1Vであった。このときの真空容器内部の圧力は、2.
7×10-4Paであった。
The peak value of the pulse at the end is 5.0 to 5.
It was 1V. The pressure inside the vacuum container at this time is 2.
It was 7 × 10 −4 Pa.

【0125】工程−f 続いて活性化工程を行った。真空容器45内は、イオン
ポンプにより、一旦、10-6Pa程度に排気した後、ガ
ス発生装置47と流量調整弁48を制御してアセトンを
導入し圧力を2.7×10-1Paとなるように調節し
た。このとき同時に排気装置の駆動回路を制御しゲート
バルブを絞って排気速度も調整した。
Step-f Subsequently, an activation step was performed. The inside of the vacuum container 45 was once evacuated to about 10 −6 Pa by an ion pump, and then the gas generator 47 and the flow rate adjusting valve 48 were controlled to introduce acetone to a pressure of 2.7 × 10 −1 Pa. It was adjusted so that At this time, at the same time, the drive circuit of the exhaust device was controlled to throttle the gate valve to adjust the exhaust speed.

【0126】素子に印加するパルスは、交互に逆方向の
極性を有する矩形波パルスで、パルス幅はどちらの極性
のパルスも同じで、T1=1msec.、パルスの間隔
は、T2=10msec.、したがって1周期は20m
sec.、周波数は50Hzとした。パルス波高値Va
ctは初め10Vで、0.2V/min.のレートで上
昇し、18Vに達するように制御した。
The pulse applied to the element is a rectangular wave pulse having polarities alternately opposite to each other, and the pulse width is the same for both polarities. T1 = 1 msec. , The pulse interval is T2 = 10 msec. Therefore, one cycle is 20m
sec. The frequency was 50 Hz. Pulse peak value Va
ct is initially 10 V and 0.2 V / min. It was controlled so as to rise to 18 V and reach 18 V.

【0127】活性化促進層の厚みの異なる試料a、b、
cの活性化時間と効率の関係は図12のようになり、活
性化促進層の厚い場合は長い時間活性化すると効率が低
下する傾向がある。
Samples a, b, having different activation promoting layer thicknesses
The relationship between the activation time of c and the efficiency is as shown in FIG. 12, and when the activation promoting layer is thick, the efficiency tends to decrease when activated for a long time.

【0128】工程−g 最後に10-5Paの真空中で250℃で12時間安定化
を行った。
Step-g Finally, stabilization was carried out at 250 ° C. for 12 hours in a vacuum of 10 −5 Pa.

【0129】この後、16Vの三角波パルスを印加し、
電子放出特性の測定を行った。真空容器内の圧力は1.
3×10-6Pa、アノード電極と電子放出素子の距離は
4mm、電位差は1kVとした。48個の電子放出素子
の放出電流のばらつきは、a、b、cの試料で10%、
4%、7%であった。
Thereafter, a 16 V triangular wave pulse is applied,
The electron emission characteristics were measured. The pressure in the vacuum container is 1.
3 × 10 −6 Pa, the distance between the anode electrode and the electron-emitting device was 4 mm, and the potential difference was 1 kV. The variation in the emission current of the 48 electron-emitting devices is 10% for the samples a, b, and c.
It was 4% and 7%.

【0130】(比較例)青板ガラス基板に酸化アルミニ
ウムおよび酸化シリコン膜を形成せず、その他の作製工
程は実施例1と同一の電子放出素子を作製した。この場
合、48個の素子の放出電流のばらつきは16%であっ
た。
(Comparative Example) The same electron-emitting device as that of Example 1 was manufactured except that the aluminum oxide and silicon oxide films were not formed on the blue glass substrate. In this case, the variation in the emission current of the 48 devices was 16%.

【0131】(実施例2)活性化抑制層として酸化タン
タルを真空蒸着法により堆積したほかは実施例1と同様
に48個の表面伝導型電子放出素子を作製した。活性化
促進層の厚みは0.15μm、0.05μm、0.02
μmである。48個の電子放出素子の放出電流のばらつ
きはそれぞれで13%、5%、6%であった。
Example 2 Forty-eight surface conduction electron-emitting devices were produced in the same manner as in Example 1 except that tantalum oxide was deposited as the activation suppressing layer by vacuum vapor deposition. The thickness of the activation promoting layer is 0.15 μm, 0.05 μm, 0.02
μm. The variations in the emission current of the 48 electron-emitting devices were 13%, 5%, and 6%, respectively.

【0132】(実施例3)活性化抑制層としてプラズマ
CVD法により窒化シリコン膜を堆積したほかは実施例
1と同様に48個の表面伝導型電子放出素子を作製し
た。活性化促進層の厚みは0.2μm、0.07μm、
である。電子放出素子の放出電流のばらつきは、14
%、7%であった。以上説明したように、本発明の活性
化促進層と活性化抑制層を有する実施例1〜3の結果
は、いずれも、活性化促進層と活性化抑制層を持たない
比較例の結果よりも、放出電流のばらつきが少なかっ
た。
Example 3 Forty-eight surface conduction electron-emitting devices were produced in the same manner as in Example 1 except that a silicon nitride film was deposited as the activation suppressing layer by the plasma CVD method. The thickness of the activation promoting layer is 0.2 μm, 0.07 μm,
It is. The variation of the emission current of the electron-emitting device is 14
% And 7%. As described above, the results of Examples 1 to 3 having the activation promoting layer and the activation suppressing layer of the present invention are all higher than the results of the comparative example having no activation promoting layer and the activation suppressing layer. There was little variation in emission current.

【0133】また、前述した実施例では、活性化抑制層
として、酸化アルミニウム、酸化タンタル、窒化シリコ
ン、を用いた例を述べたが、実施形態の欄で前述した、
酸化チタン、窒化アルミニウム等でも、同様に、比較例
よりも、電子放出特性のばらつきが少ない電子放出素子
を形成することができる。
Further, in the above-mentioned embodiment, an example in which aluminum oxide, tantalum oxide, or silicon nitride is used as the activation suppressing layer has been described, but as described in the section of the embodiment,
Similarly, with titanium oxide, aluminum nitride or the like, it is possible to form an electron-emitting device with less variation in electron-emitting characteristics than the comparative example.

【0134】(実施例4)本実施例は基板上に本発明表
面伝導型伝出素子を複数配置し、図7に模式的に示した
ようにマトリクス的に配線した電子源及びそれを用いた
画像表示装置の製造に本発明を用いた例である。
(Embodiment 4) This embodiment uses an electron source in which a plurality of surface conduction type transmission elements of the present invention are arranged on a substrate and are wired in a matrix as schematically shown in FIG. 7, and the electron source. It is an example in which the present invention is used for manufacturing an image display device.

【0135】以下、図13のプロセスの説明図に沿って
説明する。
The process will be described below with reference to the process diagram of FIG.

【0136】工程−A 清浄化した青板ガラス1上に真空蒸着法により、厚さ5
nmのCr、厚さ600nmのAuを順次積層した後、
ホトレジスト(AZ1370・ヘキスト社製)をスピン
ナーにより回転塗布し、ベークした後、ホトマスク像を
露光、現像して下配線パターンを形成し、Au/Cr堆
積膜をウェットエッチングして所望の形状の下配線72
を形成した(図13(A))。
Step-A A layer having a thickness of 5 is formed on the cleaned soda-lime glass 1 by vacuum vapor deposition.
nm Cr and 600 nm thick Au are sequentially laminated,
A photoresist (AZ1370 manufactured by Hoechst) is spin-coated by a spinner, baked, and then exposed and developed with a photomask image to form a lower wiring pattern, and a Au / Cr deposited film is wet-etched to form a lower wiring of a desired shape. 72
Was formed (FIG. 13 (A)).

【0137】工程−B 次に厚さ1.0μmの酸化シリコン膜からなる、層間絶
縁層121をRFスパッタ法により堆積した(図13
(B))。
Step-B Next, an interlayer insulating layer 121 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering (FIG. 13).
(B)).

【0138】工程−C 層間絶縁層121上にRFスパッタ法により酸化アルミ
ニウムの活性化抑制層2および酸化シリコン膜の活性化
促進層3をそれぞれ2μm、0.05μm形成した(図
13(c))。
Step-C On the interlayer insulating layer 121, the aluminum oxide activation suppressing layer 2 and the silicon oxide film activation promoting layer 3 were formed by RF sputtering to have a thickness of 2 μm and 0.05 μm, respectively (FIG. 13C). .

【0139】工程−D 工程BおよびCで堆積した酸化シリコン膜と酸化アルミ
ニウム膜にコンタクトホール122を形成するためのホ
トレジストパターンを作り、これをマスクとした層間絶
縁層121をエッチングしてコンタクトホール122を
形成した。エッチングはCF4 とH2 ガスを用いたRI
E(Reactive Ion Etching)法に
よった(図13(D))。
Step-D A photoresist pattern for forming a contact hole 122 is formed in the silicon oxide film and the aluminum oxide film deposited in Steps B and C, and the interlayer insulating layer 121 is etched using this as a mask to etch the contact hole 122. Was formed. The etching is RI using CF 4 and H 2 gas.
It was based on the E (Reactive Ion Etching) method (FIG. 13 (D)).

【0140】工程−E その後、素子電極4、5と素子電極間ギャップGとなる
べきパターンをホトレジスト(RD−2000N−41
・日立化成社製)で形成し、真空蒸着法により、厚さ5
nmのTi、厚さ100nmのNiを順次堆積した。ホ
トレジストパターンを有機溶剤で溶解し、Ni/Ti堆
積膜をリフトオフし、素子電極間隔3μm、幅300μ
mの素子電極4、5を形成した(図13(E))。
Step-E After that, a pattern to be the device electrodes 4 and 5 and the gap G between the device electrodes is formed into a photoresist (RD-2000N-41).
・ Hitachi Chemical Co., Ltd.), and a thickness of 5 by vacuum evaporation method.
nm of Ti and 100 nm of Ni were sequentially deposited. Dissolve the photoresist pattern in an organic solvent, lift off the Ni / Ti deposited film, element electrode spacing 3 μm, width 300 μ
m element electrodes 4 and 5 were formed (FIG. 13E).

【0141】工程−F コンタクトホール122部分以外にレジストパターンを
形成し、真空蒸着により厚さ5nmのTi、厚さ500
nmのAuを順次堆積した。リフトオフにより不要な部
分を除去することにより、コンタクトホールを埋め込ん
だ(図13(F))。
Step-F: A resist pattern is formed on a portion other than the contact hole 122 portion, and Ti having a thickness of 5 nm and a thickness of 500 are formed by vacuum evaporation.
nm of Au was sequentially deposited. Contact holes were buried by removing unnecessary portions by lift-off (FIG. 13F).

【0142】工程−G 素子電極4、5の上に上配線73のホトレジストパター
ンを形成した後、厚さ5nmのTi、厚さ500nmの
Auを順次真空蒸着により堆積し、リフトオフにより不
要な部分を除去して、所望の形状の上配線73を形成し
た(図13(G))。
Step-G After forming the photoresist pattern of the upper wiring 73 on the device electrodes 4 and 5, Ti having a thickness of 5 nm and Au having a thickness of 500 nm are sequentially deposited by vacuum evaporation, and unnecessary portions are lifted off. Then, the upper wiring 73 having a desired shape was formed (FIG. 13G).

【0143】工程−H 次に、膜厚30nmのCr膜124を真空蒸着により堆
積、導電性薄膜6の形状の開口部を有するようにパター
ニングし、その上にPdアミン錯体溶液(ccp423
0)をスピンナーにより回転塗布、300℃12分間の
加熱焼成処理を施してPdO微粒子よりなる導電性薄膜
123を形成した。この膜の膜厚は70nmであった
(図13(H))。
Step-H Next, a Cr film 124 having a thickness of 30 nm is deposited by vacuum evaporation and patterned so as to have an opening in the shape of the conductive thin film 6, and a Pd amine complex solution (ccp423) is formed thereon.
0) was spin-coated with a spinner and heated and baked at 300 ° C. for 12 minutes to form a conductive thin film 123 made of PdO fine particles. The film thickness of this film was 70 nm (FIG. 13 (H)).

【0144】工程−I Cr膜124をエッチャントを用いてウェットエッチン
グしてPdO微粒子よりなる導電性膜123の不要部分
とともに除去し、所望の形状の導電性薄膜6を形成し
た。抵抗値はRs=4×104 Ω/□程度であった(図
13(I))。次に、この様にして作成した電子源を用
いて画像形成装置を構成した例を図8を用いて説明す
る。
Step-I The Cr film 124 was wet-etched using an etchant and removed together with unnecessary portions of the conductive film 123 of PdO fine particles to form the conductive thin film 6 having a desired shape. The resistance value was about Rs = 4 × 10 4 Ω / □ (FIG. 13 (I)). Next, an example in which an image forming apparatus is configured using the electron source thus created will be described with reference to FIG.

【0145】工程−I 電子源基板71をリアプレート81上に固定した後、基
板71の5mm上方に、フェースプレート86(ガラス
基板83の内面に蛍光膜84とメタルバック85が形成
されて構成される)を支持枠82を介し配置し、フェー
スプレート86、支持枠82、リアプレート81の接合
部にフリットガラスを塗布し、大気中で400℃で10
分間焼成することで封着した。またリアプレート81へ
の基板71の固定もフリットガラスで行った。図8にお
いて、74は電子放出素子、72、73はそれぞれX方
向及びY方向の素子配線である。
Step-I After the electron source substrate 71 is fixed on the rear plate 81, a face plate 86 (a fluorescent film 84 and a metal back 85 are formed on the inner surface of the glass substrate 83 is formed 5 mm above the substrate 71. Is placed via a support frame 82, and frit glass is applied to the joint portion of the face plate 86, the support frame 82 and the rear plate 81, and the frit glass is applied at 400 ° C. for 10 hours in the atmosphere.
It was sealed by baking for a minute. Further, the frit glass was also used to fix the substrate 71 to the rear plate 81. In FIG. 8, 74 is an electron-emitting device, and 72 and 73 are device wirings in the X and Y directions, respectively.

【0146】蛍光膜84は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプを形成し、その間
隙部に各色蛍光体を塗布し、蛍光膜84を作製した。ブ
ラックストライプの材料としては、通常良く用いられて
いる黒鉛を主成分とする材料を用いた。ガラス基板83
に蛍光体を塗布する方法はスラリー法を用いた。
In the case of monochrome, the fluorescent film 84 is composed of only the fluorescent material. In this embodiment, the fluorescent material has a stripe shape, a black stripe is first formed, and the fluorescent material of each color is applied to the gap. A fluorescent film 84 was produced. As a material for the black stripe, a material mainly containing graphite, which is commonly used, was used. Glass substrate 83
A slurry method was used as a method for applying the phosphor to the.

【0147】また、蛍光膜84の内面側には通常メタル
バック85が設けられる。メタルバックは、蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理(通常フィルミン
グと呼ばれる)を行い、その後、Alを真空蒸着するこ
とで作製した。
A metal back 85 is usually provided on the inner surface side of the fluorescent film 84. The metal back was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then vacuum-depositing Al.

【0148】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
The face plate 86 is further provided with a fluorescent film 8
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to enhance the conductivity of No. 4, but in this embodiment, it was omitted because sufficient conductivity was obtained only by the metal back.

【0149】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
When performing the above-mentioned sealing, in the case of a color, it is necessary to make the respective color phosphors correspond to the electron-emitting devices, so that sufficient alignment was performed.

【0150】工程−J 以上のようにして完成したガラス容器内の雰囲気を排気
管(不図示)を通じ真空ポンプにて10-4Pa程度の真
空度まで排気した。Y方向配線を共通結線して1ライン
毎にフォーミング処理を行う。フォーミングは実施例1
で採用した条件で行った。
Step-J The atmosphere in the glass container completed as described above was evacuated to a vacuum degree of about 10 -4 Pa by a vacuum pump through an exhaust pipe (not shown). The Y-direction wirings are commonly connected and the forming process is performed for each line. Forming is Example 1
It was conducted under the conditions adopted in.

【0151】工程−K つづいて、活性化処理を行う。排気管を活性化物質であ
るアセトンが充填されたアンプルに接続する。アセトン
をパネル内に導入し圧力が1.3×10-1Paとなるよ
うに調整して、18V矩形波パルスを印加する。パルス
幅は100μsec.、パルス間隔は20msec.と
した。
Step-K Subsequently, activation processing is performed. The exhaust pipe is connected to an ampoule filled with the activator acetone. Acetone is introduced into the panel, the pressure is adjusted to 1.3 × 10 −1 Pa, and a 18 V rectangular wave pulse is applied. The pulse width is 100 μsec. , The pulse interval is 20 msec. And

【0152】活性化処理は、1行づつ実行した。一つの
行の素子に接続された1本のX方向配線に、波高値Va
ct=18Vの矩形波パルスを印加し、Y方向配線は、
工程Jと同様に共通電極に結線する。
The activation process was executed line by line. The peak value Va is applied to one X-direction wiring connected to the elements in one row.
A rectangular wave pulse of ct = 18V is applied, and the Y-direction wiring is
Similar to step J, the common electrode is connected.

【0153】1分間毎にパルスを三角波に変更し、If
−Vf特性を測定する。Vf2=Vact/2=9Vに
おけるIfの値が、If(Vf2)≧If(Vact)
/220であれば、30秒間矩形波パルスの波高値を1
9Vに上昇させ、その後18Vに戻して活性化処理を継
続する。
The pulse is changed to a triangular wave every one minute, and If
Measure the -Vf characteristic. The value of If at Vf2 = Vact / 2 = 9V is If (Vf2) ≧ If (Vact)
If it is / 220, the peak value of the square wave pulse for 30 seconds is 1
The voltage is raised to 9 V and then returned to 18 V to continue the activation process.

【0154】1素子あたりの素子電流がIf(18V)
≧2mAとなったところでその行の活性化を終了し、つ
ぎの行の活性化処理に移って、同様の処理を繰り返す。
The device current per device is If (18V)
When ≧ 2 mA, the activation of the row is terminated, the activation processing of the next row is performed, and the same processing is repeated.

【0155】工程−L すべての行の活性化が終了したところで、ガス導入装置
のバルブを閉じアセトンの導入を停止し、ガラスパネル
全体を約200℃に加熱しながら排気、5時間排気を続
けたところで、単純マトリクス駆動により、電子を放出
させ、蛍光体膜を全面発光させ、正常に動作することを
確認した後、排気管を加熱溶着して封じきる。この後、
高周波加熱によりパネル内に設置したゲッター(不図
示)を高周波加熱によりフラッシュさせる。
Step-L When the activation of all the rows was completed, the valve of the gas introduction device was closed to stop the introduction of acetone, and the entire glass panel was heated to about 200 ° C. and exhausted for 5 hours. By the way, by a simple matrix drive, electrons are emitted, the phosphor film is made to emit light over the entire surface, and after confirming that it operates normally, the exhaust pipe is heat-welded and sealed. After this,
A getter (not shown) installed in the panel by high frequency heating is flashed by high frequency heating.

【0156】以上の工程により、実用上十分な明るさの
画像表示装置が作製でき、輝度むらが12%以下に抑さ
えられた。
Through the above steps, an image display device having practically sufficient brightness was manufactured, and the uneven brightness was suppressed to 12% or less.

【0157】[0157]

【発明の効果】以上説明したように、本発明の電子放出
素子によれば、作製工程のばらつきによる、素子間の電
子放出特性のばらつきを抑え、高い電子放出効率を有す
る電子放出素子を提供できる効果が得られる。
As described above, according to the electron-emitting device of the present invention, it is possible to provide the electron-emitting device having a high electron emission efficiency by suppressing the variation in the electron emission characteristics among the devices due to the variation in the manufacturing process. The effect is obtained.

【0158】すなわち、本発明によれば、活性化抑制層
上に活性化促進層を形成し、該活性化促進層上に電子放
出素子を形成することにより、活性化工程において、活
性化過剰による特性の低下が抑制され、活性化が、どの
素子でも同程度に進むため、放出電流が均一な電子放出
素子を形成することができると思われる。
That is, according to the present invention, the activation promoting layer is formed on the activation suppressing layer, and the electron-emitting device is formed on the activation promoting layer. It is considered that the deterioration of the characteristics is suppressed and the activation progresses to the same extent in any of the devices, so that it is possible to form an electron-emitting device having a uniform emission current.

【0159】また、この本発明の電子放出素子を複数個
配列した電子源においても、電子放出素子の位置による
ばらつきが少なく、電子放出特性が均一な電子源を得る
ことができる。
Further, also in the electron source in which a plurality of the electron-emitting devices of the present invention are arranged, it is possible to obtain an electron source having a uniform electron-emitting characteristic with little variation due to the position of the electron-emitting devices.

【0160】また、本発明の電子源を用いた画像形成装
置においては、輝度むらが少なく、均一な輝度で動作安
定性に優れた画像形成装置を得ることができる。
Further, in the image forming apparatus using the electron source of the present invention, it is possible to obtain an image forming apparatus with less unevenness in brightness, uniform brightness and excellent operation stability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した表面伝導型電子放出素子の構
成を示す模式的平面図及び断面図である。
FIG. 1 is a schematic plan view and a sectional view showing a configuration of a surface conduction electron-emitting device to which the present invention is applied.

【図2】表面伝導型電子放出素子の放出電流の活性化時
間依存性を示す図である。
FIG. 2 is a diagram showing activation time dependence of an emission current of a surface conduction electron-emitting device.

【図3】本発明を適用した表面伝導型電子放出素子の製
造に際して採用できる通電フォーミング処理に用いる電
圧波形の一例を示す模式図である。
FIG. 3 is a schematic diagram showing an example of a voltage waveform used in an energization forming process that can be adopted when manufacturing a surface conduction electron-emitting device to which the present invention is applied.

【図4】測定評価機能を備えた真空処理装置の一例を示
す模式図である。
FIG. 4 is a schematic diagram showing an example of a vacuum processing apparatus having a measurement / evaluation function.

【図5】本発明を適用した表面伝導型電子放出素子につ
いての放出電流Ie、素子電流Ifと素子電圧Vfの関
係の一例を示すグラフである。
FIG. 5 is a graph showing an example of a relationship between an emission current Ie, a device current If, and a device voltage Vf for a surface conduction electron-emitting device to which the present invention is applied.

【図6】本発明を適用した、はしご状配置した電子源の
一例を示す模式図である。
FIG. 6 is a schematic view showing an example of a ladder-shaped electron source to which the present invention is applied.

【図7】本発明を適用した単純マトリクス配置した電子
源の一例を示す模式図である。
FIG. 7 is a schematic diagram showing an example of an electron source arranged in a simple matrix to which the present invention is applied.

【図8】本発明を適用した画像形成装置の表示パネルの
一例を示す模式図である。
FIG. 8 is a schematic diagram showing an example of a display panel of an image forming apparatus to which the present invention has been applied.

【図9】蛍光膜の一例を示す模式図である。FIG. 9 is a schematic diagram illustrating an example of a fluorescent film.

【図10】画像形成装置にNTSC方式のテレビ信号に
応じて表示を行なうための駆動回路の一例を示すブロッ
ク図である。
FIG. 10 is a block diagram showing an example of a drive circuit for displaying an image according to an NTSC television signal on the image forming apparatus.

【図11】本発明を適用した表面伝導型電子放出素子の
製造プロセスを示す模式図である。
FIG. 11 is a schematic view showing a manufacturing process of a surface conduction electron-emitting device to which the present invention is applied.

【図12】実施例1の表面伝導型電子放出素子の放出電
流の活性化時間依存性を示す図である。
FIG. 12 is a diagram showing activation time dependency of emission current of the surface conduction electron-emitting device of Example 1.

【図13】実施例4の電子源作製プロセスの説明図であ
る。
FIG. 13 is an explanatory diagram of an electron source manufacturing process of Example 4.

【図14】従来の表面伝導型電子放出素子の構成を示す
模式図である。
FIG. 14 is a schematic diagram showing a structure of a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1:基体、2:活性化抑制層、3:活性化促進層、4、
5:素子電極、6:導電性薄膜、7:電子放出部、1
0:活性化抑制層および活性化促進層付き基板、40:
素子電極4・5間の導電性薄膜6を流れる素子電流If
を測定するための電流計、41:電子放出素子に素子電
圧Vfを印加するための電源、42:素子の電子放出部
5より放出される放出電流Ieを測定するための電流
計、43:アノード電極44に電圧を印加するための高
圧電源、44:素子の電子放出部より放出される放出電
流Ieを捕捉するためのアノード電極、45:真空装
置、46:排気ポンプ、71:電子源基板、72:X方
向配線、73:Y方向配線、74:表面伝導型電子放出
素子、75:結線、81:リアプレート、82:支持
枠、83:ガラス基板、84:蛍光膜、85:メタルバ
ック、86:フェースプレート、87:高圧端子、8
8:外囲器、91:黒色導電材、92:蛍光体、10
1:表示パネル、102:走査回路、103:制御回
路、104:シフトレジスタ、105:ラインメモリ、
106:同期信号分離回路、107:変調信号発生器、
VxおよびVa:直流電圧源、121:層間絶縁膜、1
22:コンタクトホール、123:導電性薄膜、12
4:Cr膜
1: substrate, 2: activation suppressing layer, 3: activation promoting layer, 4,
5: device electrode, 6: conductive thin film, 7: electron emission part, 1
0: Substrate with activation suppressing layer and activation promoting layer, 40:
Device current If flowing through the conductive thin film 6 between the device electrodes 4 and 5
Ammeter for measuring the voltage, 41: Power supply for applying the element voltage Vf to the electron emitting element, 42: Ammeter for measuring the emission current Ie emitted from the electron emitting portion 5 of the element, 43: Anode High-voltage power supply for applying voltage to the electrode 44, 44: Anode electrode for capturing emission current Ie emitted from the electron emission portion of the device, 45: Vacuum device, 46: Exhaust pump, 71: Electron source substrate, 72: X-direction wiring, 73: Y-direction wiring, 74: Surface conduction electron-emitting device, 75: Connection, 81: Rear plate, 82: Support frame, 83: Glass substrate, 84: Fluorescent film, 85: Metal back, 86: Face plate, 87: High voltage terminal, 8
8: envelope, 91: black conductive material, 92: phosphor, 10
1: display panel, 102: scanning circuit, 103: control circuit, 104: shift register, 105: line memory,
106: synchronization signal separation circuit, 107: modulation signal generator,
Vx and Va: DC voltage source, 121: interlayer insulating film, 1
22: Contact hole, 123: Conductive thin film, 12
4: Cr film

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に、対向して設けられた一
対の素子電極と、該素子電極間に設けられた、電子放出
部を有する導電性薄膜と、を有する電子放出素子におい
て、 前記絶縁性基板が、活性化抑制層と、該層上に積層して
形成された活性化促進層とを有することを特徴とする電
子放出素子。
1. An electron-emitting device having a pair of device electrodes provided to face each other on an insulating substrate, and a conductive thin film having an electron-emitting portion provided between the device electrodes, wherein An electron-emitting device, wherein the insulating substrate has an activation suppressing layer and an activation promoting layer formed on the layer.
【請求項2】 前記活性化抑制層が、良熱伝導性絶縁物
であることを特徴とする請求項1記載の電子放出素子。
2. The electron-emitting device according to claim 1, wherein the activation suppressing layer is a good heat conductive insulator.
【請求項3】 前記活性化抑制層が、前記良熱伝導性絶
縁物としての、酸化アルミニウム、酸化タンタル、酸化
チタン、窒化シリコン、窒化アルミニウム、のいずれか
を含む層であることを特徴とする請求項2記載の電子放
出素子。
3. The activation suppressing layer is a layer containing any one of aluminum oxide, tantalum oxide, titanium oxide, silicon nitride, and aluminum nitride as the good thermal conductive insulator. The electron-emitting device according to claim 2.
【請求項4】 前記活性化促進層が、SiO2 を含むガ
ラスであることを特徴とする請求項1〜3のいずれかに
記載の電子放出素子。
4. The electron-emitting device according to claim 1, wherein the activation promoting layer is glass containing SiO 2 .
【請求項5】 前記絶縁性基板は、基体上に、良熱伝導
性絶縁物から成る活性化抑制層と、該層よりも熱伝導性
の低い活性化促進層とを、順に積層して形成したことを
特徴とする請求項1記載の電子放出素子。
5. The insulating substrate is formed by sequentially laminating an activation suppressing layer made of a good thermal conductive insulator and an activation promoting layer having lower thermal conductivity than the layer on a base. The electron-emitting device according to claim 1, wherein
【請求項6】 前記導電性薄膜が、微粒子集合体である
ことを特徴とする請求項1〜5のいずれかに記載の電子
放出素子。
6. The electron-emitting device according to claim 1, wherein the conductive thin film is a fine particle aggregate.
【請求項7】 前記電子放出素子が、表面伝導型電子放
出素子であることを特徴とする請求項1〜6のいずれか
に記載の電子放出素子。
7. The electron-emitting device according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device.
【請求項8】 請求項1〜7のいずれかに記載の電子放
出素子を、複数個並列に配置し結線してなる素子列を、
少なくとも1列以上有し、各素子を駆動するための配線
が、はしご状に配置されていることを特徴とする電子
源。
8. A device array comprising a plurality of electron-emitting devices according to claim 1 arranged in parallel and connected.
An electron source, which has at least one column and in which wirings for driving each element are arranged in a ladder shape.
【請求項9】 請求項1〜7のいずれかに記載の電子放
出素子を、X方向及びY方向に行列状に複数個配置し、
同じ行に配された複数の前記電子放出素子の電極の一方
は、X方向の配線に共通に接続され、同じ列に配された
複数の前記電子放出素子の前記電極の他方は、Y方向の
配線に共通に接続されていることを特徴とする電子源。
9. A plurality of electron-emitting devices according to any one of claims 1 to 7 are arranged in a matrix in the X and Y directions,
One of the electrodes of the electron-emitting devices arranged in the same row is commonly connected to the wiring in the X direction, and the other of the electrodes of the electron-emitting devices arranged in the same column is in the Y direction. An electron source that is commonly connected to wiring.
【請求項10】 請求項8又は9記載の電子源と、画像
形成部材とを、対向させて配し、入力信号に基づいて画
像を形成するようにしたことを特徴とする画像形成装
置。
10. An image forming apparatus, wherein the electron source according to claim 8 and an image forming member are arranged to face each other, and an image is formed based on an input signal.
JP10501896A 1996-04-25 1996-04-25 Method of manufacturing electron-emitting device, electron source, image forming apparatus, and electron-emitting device Expired - Fee Related JP3320303B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10501896A JP3320303B2 (en) 1996-04-25 1996-04-25 Method of manufacturing electron-emitting device, electron source, image forming apparatus, and electron-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10501896A JP3320303B2 (en) 1996-04-25 1996-04-25 Method of manufacturing electron-emitting device, electron source, image forming apparatus, and electron-emitting device

Publications (2)

Publication Number Publication Date
JPH09293448A true JPH09293448A (en) 1997-11-11
JP3320303B2 JP3320303B2 (en) 2002-09-03

Family

ID=14396331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10501896A Expired - Fee Related JP3320303B2 (en) 1996-04-25 1996-04-25 Method of manufacturing electron-emitting device, electron source, image forming apparatus, and electron-emitting device

Country Status (1)

Country Link
JP (1) JP3320303B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1003197A2 (en) * 1998-11-18 2000-05-24 Canon Kabushiki Kaisha Substrate for electron source, electron source and image forming apparatus, and manufacturing method thereof
JP2007035365A (en) * 2005-07-25 2007-02-08 Canon Inc Electron emission element, electron source using the same, image display device, information display/reproduction device, and manufacturing method of the same
WO2008013040A1 (en) * 2006-07-25 2008-01-31 Canon Kabushiki Kaisha Electron-emitting device, electron source, and image display apparatus, and method for manufacturing the same
EP2120247A2 (en) 2008-05-14 2009-11-18 Canon Kabushiki Kaisha Electron-emitting device and image display apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1003197A2 (en) * 1998-11-18 2000-05-24 Canon Kabushiki Kaisha Substrate for electron source, electron source and image forming apparatus, and manufacturing method thereof
EP1003197A3 (en) * 1998-11-18 2001-04-18 Canon Kabushiki Kaisha Substrate for electron source, electron source and image forming apparatus, and manufacturing method thereof
US6849999B1 (en) 1998-11-18 2005-02-01 Canon Kabushiki Kaisha Substrate for electron source, electron source and image forming apparatus, and manufacturing method thereof
JP2007035365A (en) * 2005-07-25 2007-02-08 Canon Inc Electron emission element, electron source using the same, image display device, information display/reproduction device, and manufacturing method of the same
KR100860894B1 (en) * 2005-07-25 2008-09-29 캐논 가부시끼가이샤 Electron-emitting device, electron source, display apparatus and information display apparatus using the same device, and manufacturing methods of them
US7988513B2 (en) 2005-07-25 2011-08-02 Canon Kabushiki Kaisha Electron-emitting device, electron source and display apparatus using the same device, and manufacturing methods of them
WO2008013040A1 (en) * 2006-07-25 2008-01-31 Canon Kabushiki Kaisha Electron-emitting device, electron source, and image display apparatus, and method for manufacturing the same
US8013509B2 (en) 2006-07-25 2011-09-06 Canon Kabushiki Kaisha Electron-emitting device, electron source, and image display apparatus, and method for manufacturing the same
EP2120247A2 (en) 2008-05-14 2009-11-18 Canon Kabushiki Kaisha Electron-emitting device and image display apparatus
EP2120247A3 (en) * 2008-05-14 2010-08-04 Canon Kabushiki Kaisha Electron-emitting device and image display apparatus
US8013511B2 (en) 2008-05-14 2011-09-06 Canon Kabushiki Kaisha Highly-efficient electron-emitting device and image display apparatus having a substrate with a distribution of nitrogen containing ratio

Also Published As

Publication number Publication date
JP3320303B2 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
JP3062990B2 (en) Electron emitting device, method of manufacturing electron source and image forming apparatus using the same, and device for activating electron emitting device
JP3382500B2 (en) Method of manufacturing electron-emitting device, method of manufacturing electron source, and method of manufacturing image forming apparatus using electron source
JP2009277459A (en) Electron emitting element and image display device
JP3320303B2 (en) Method of manufacturing electron-emitting device, electron source, image forming apparatus, and electron-emitting device
JP2000195415A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JP3372759B2 (en) Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus
JP3320363B2 (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
JP3524278B2 (en) Image forming device
JPH10188854A (en) Image forming device and manufacture thereof
JP3428806B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP2850108B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH09277586A (en) Electron source, image forming device and manufacture thereof
JP3548431B2 (en) Electron source and image forming apparatus using the electron source
JP2000173453A (en) Electron emission element, electron source, and manufacture of image forming device
JP2884496B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3217946B2 (en) Material for forming electron-emitting portion, and method for manufacturing electron-emitting device, electron source, display device, and image forming apparatus using the material
JP3524269B2 (en) Image forming apparatus manufacturing method
JP2000195417A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JPH10255644A (en) Electron emitting element, electron source using it, image forming device, and manufacture of image forming device and electron emitting element
JP2000082384A (en) Electron emission element, electron source and image forming device and manufacture of electron emission element
JP3063004B1 (en) Method of manufacturing electron-emitting device and image forming apparatus
JPH09298030A (en) Electron emission element, electron source and image forming device
JPH09330676A (en) Electron emitting element, electron source, and image forming device
JPH09330648A (en) Electron emitting element, electron source, image forming device, and manufacture of them
JPH11283493A (en) Electron emission element, electron source, image forming device and their manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees