JPH09330648A - Electron emitting element, electron source, image forming device, and manufacture of them - Google Patents

Electron emitting element, electron source, image forming device, and manufacture of them

Info

Publication number
JPH09330648A
JPH09330648A JP8166697A JP16669796A JPH09330648A JP H09330648 A JPH09330648 A JP H09330648A JP 8166697 A JP8166697 A JP 8166697A JP 16669796 A JP16669796 A JP 16669796A JP H09330648 A JPH09330648 A JP H09330648A
Authority
JP
Japan
Prior art keywords
electron
emitting device
conductive film
emitting
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8166697A
Other languages
Japanese (ja)
Inventor
Hirotsugu Takagi
博嗣 高木
Hitoshi Oda
仁 織田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8166697A priority Critical patent/JPH09330648A/en
Publication of JPH09330648A publication Critical patent/JPH09330648A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electron emitting element having a stable characteristic and high efficiency and display a high-intensity image abundant in operation stability by covering a conductive film constituting the electron emitting element and having an electron emission section with a thermal decomposition product of a metal compound. SOLUTION: An electron emission section 5 is formed with high-resistance cracks formed on a part of a conductive film 4, and it depends on the thickness, nature, material, and manufacture of the conductive film 4. Conductive fine grains may exist in the electron emission section 5. The conductive fine grains contain a part or all of the elements constituting the conductive film 4. The element emission section 5 and the conductive film 4 near it contain carbon or a carbon compound after the specific activating process. A thermal decomposition product 6 of a metal compound is covered with at least the conductive film 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びそれらの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source in which a large number of the electron-emitting devices are arranged, an image forming apparatus such as a display device or an exposure device configured by using the electron source,
And their production methods.

【0002】[0002]

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の2種類が知られてい
る。冷陰極電子放出素子には電界放出型(以下、「FE
型」と称す。)、金属/絶縁層/金属型(以下、「MI
M型」と称す。)や表面伝導型電子放出素子等が有る。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, which are a thermoelectron-emitting device and a cold cathode electron-emitting device. Field emission type (hereinafter, referred to as "FE")
Type ". ), Metal / insulating layer / metal type (hereinafter referred to as “MI
It is called "M type". ) And surface conduction electron-emitting devices.

【0003】FE型の例としては、W.P.Dyke
and W.W.Dolan,“Field Emis
sion”,Advance in Electron
Physics,8,89(1956)あるいはC.
A.Spindt,“Physical Proper
ties of thin−filmfield em
ission cathodes withmolyb
denum cones”,J.Appl.Phy
s.,47,5248(1976)等に開示されたもの
が知られている。
[0003] As an example of the FE type, W. P. Dyke
and W. W. Dolan, "Field Emis
zone ", Advance in Electron
Physics, 8, 89 (1956) or C.I.
A. Spindt, “Physical Proper
ties of thin-filmfield em
issue cathodes withmollyb
denum cones ", J. Appl. Phys.
s. , 47, 5248 (1976).

【0004】MIM型の例としては、C.A.Mea
d,“Operation ofTunnel−Emi
ssion Devices”,J.Appl.Phy
s.,32,646(1961)等に開示されたものが
知られている。
An example of the MIM type is C.I. A. Mea
d, “Operation of Tunnel-Emi
session Devices ", J. Appl. Phys.
s. , 32, 646 (1961).

【0005】表面伝導型電子放出素子の例としては、
M.I.Elinson,RadioEng.Elec
tron Phys.,10,1290(1965)等
に開示されたものがある。
As an example of the surface conduction electron-emitting device,
M. I. Elinson, RadioEng. Elec
Tron Phys. , 10, 1290 (1965).

【0006】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:“ThinSolid
Films”,9,317(1972)]、In
/SnO薄膜によるもの[M.Hartwell a
nd C.G.Fonstad:“IEEE Tran
s.ED Conf.”,519(1975)]、カー
ボン薄膜によるもの[荒木久 他:真空、第26巻、第
1号、22頁(1983)]等が報告されている。
[0006] The surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on an insulating substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using a SnO 2 thin film by Elinson et al., And a device using an Au thin film [G. Dittmer: "ThinSolid
Films ", 9,317 (1972)] , In 2 O 3
/ SnO 2 thin film [M. Hartwell a
nd C.I. G. FIG. Fonstad: “IEEE Tran
s. ED Conf. , 519 (1975)], and those based on carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like have been reported.

【0007】これらの表面伝導型電子放出素子の典型的
な例として、前述のM.ハートウェルの素子構成を図1
7に模式的に示す。同図において1は基板である。4は
導電性膜で、H型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部5が形成される。尚、図中の
素子電極間隔Lは、0.5〜1mm、W’は、0.1m
mで設定されている。
As a typical example of these surface conduction electron-emitting devices, the above-mentioned M.P. Figure 1 shows the device configuration of Hartwell
FIG. In FIG. 1, reference numeral 1 denotes a substrate. Reference numeral 4 denotes a conductive film, which is formed of a metal oxide thin film or the like formed in an H-shaped pattern. The electron emission portion 5 is formed by an energization process called energization forming described later. The element electrode spacing L in the figure is 0.5 to 1 mm, and W ′ is 0.1 m.
It is set in m.

【0008】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜4を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部5を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜4の両端に電圧を印加通電し、導電性膜4を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部5を形成する処
理である。尚、電子放出部5では導電性膜4の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。
In these surface conduction electron-emitting devices, it is general that the electron-emitting portion 5 is formed in advance on the conductive film 4 by an energization process called energization forming before the electron emission. That is, the energization forming means that a voltage is applied to both ends of the conductive film 4, and the conductive film 4 is locally destroyed, deformed or deteriorated to change the structure, and the electrons in an electrically high-resistance state are formed. This is a process for forming the emission unit 5. In the electron emitting portion 5, a crack is generated in a part of the conductive film 4, and electrons are emitted from the vicinity of the crack.

【0009】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。
The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arrayed over a large area because of its simple structure. Therefore, various applications for utilizing this feature are being researched. For example, a charged beam source,
Application to an image forming apparatus such as a display device is exemplified.

【0010】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯子型配置とも呼ぶ)した電子源が挙
げられる(例えば、特開昭64−31332号公報、同
1−283749号公報、同2−257552号公
報)。
Conventionally, as an example in which a large number of surface conduction electron-emitting devices are formed in an array, surface conduction electron-emitting devices are arranged in parallel and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. An electron source in which a large number of rows (also referred to as a ladder-type arrangement) in which each of the rows is connected by (also referred to as common wiring) is mentioned (for example, JP-A-64-31332, 1-283749, and JP-A-2-283749). -257552).

【0011】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。
In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a self-luminous display device that does not require a backlight is used as a surface conduction type electron emission device. There has been proposed a display device in which an electron source in which a number of elements are arranged and a phosphor that emits visible light when irradiated with an electron beam from the electron source are combined (US Pat. No. 5,066,883).

【0012】[0012]

【発明が解決しようとする課題】前記電子源、画像形成
装置等に用いられる電子放出素子については、明るい表
示画像を安定して提供できるよう更に安定な電子放出特
性及び電子放出の効率向上が要望されている。
With respect to the electron-emitting device used in the above-mentioned electron source, image forming apparatus, etc., there is a demand for more stable electron emission characteristics and improved electron emission efficiency so that a bright display image can be stably provided. Have been.

【0013】上記電子放出の効率とは、例えば前述の表
面伝導型電子放出素子であれば、導電性膜の両端に電圧
を印加した際に、これに流れる電流(以下、「素子電
流」と称す。)と真空中に放出される電流(以下、「放
出電流」と称す。)との比で評価されるものであり、素
子電流が小さく、放出電流が大きい電子放出素子が望ま
れている。
The electron emission efficiency means, for example, in the case of the surface conduction electron-emitting device described above, when a voltage is applied across the conductive film, a current (hereinafter referred to as "device current") flowing through the conductive film is called. .) And the current emitted in a vacuum (hereinafter referred to as “emission current”), and an electron-emitting device having a small device current and a large emission current is desired.

【0014】安定的に制御し得る電子放出特性と効率の
より一層の向上がなされれば、例えば蛍光体を画像形成
部材とする画像形成装置においては、低電流で明るい高
品位な画像形成装置、例えばフラットテレビが実現され
る。また、低電流化に伴い、画像形成装置を構成する駆
動回路等のローコスト化も図れる。
If the electron emission characteristics and efficiency which can be controlled stably are further improved, for example, in an image forming apparatus using a phosphor as an image forming member, a bright and high-quality image forming apparatus with low current can be used. For example, a flat television is realized. Further, as the current is reduced, the cost of a drive circuit and the like constituting the image forming apparatus can be reduced.

【0015】しかしながら、上述のM.ハートウェルの
電子放出素子にあっては、安定な電子放出特性及び電子
放出効率について、必ずしも満足のゆくものが得られて
おらず、これを用いて高輝度で動作安定性に優れた画像
形成装置を提供することは極めて難しいというのが実状
である。
However, the above-mentioned M. In the Hartwell electron-emitting device, satisfactory electron-emitting characteristics and electron-emitting efficiencies have not always been obtained. In fact, it is extremely difficult to provide

【0016】また、画像形成装置に用いる電子源のよう
に、同一基板上に多数の電子放出素子を作製する場合、
複数の電子放出素子(例えば1ライン)を同時にフォー
ミングできることが望ましいが、素子1個当たりのフォ
ーミング電力が大きいと、同時にフォーミングできる素
子数が制限されてしまうので好ましくない。このような
フォーミング電力を小さくする要請からは、導電性膜の
抵抗値は大きい方が良い。一方、装置完成後の駆動に際
しては、導電性膜での電圧降下、あるいは電力消費を抑
えるためには、導電性膜の抵抗値は小さい方が良い。
When a large number of electron-emitting devices are manufactured on the same substrate, such as an electron source used in an image forming apparatus,
It is desirable that a plurality of electron-emitting devices (for example, one line) can be formed at the same time, but if the forming power per device is large, the number of devices that can be formed at the same time is limited, which is not preferable. In order to reduce the forming power, it is preferable that the resistance value of the conductive film is large. On the other hand, at the time of driving after the completion of the device, it is preferable that the resistance value of the conductive film is small in order to suppress voltage drop or power consumption in the conductive film.

【0017】上記の要求を満足すべく導電性膜の抵抗値
を所望の大きさに設定する場合には、通常、数〜数十n
mのオーダーの膜厚制御、あるいは微粒子の集合体から
なる構造面での膜質制御が必要とされる。しかしなが
ら、そのどちらも、導電性膜作製時の制御性とその後の
熱安定性、化学的安定性に問題があった。
When the resistance value of the conductive film is set to a desired value to satisfy the above requirements, it is usually several to several tens n.
It is necessary to control the film thickness on the order of m, or control the film quality on the structure surface composed of an aggregate of fine particles. However, both of them have problems in controllability at the time of producing a conductive film and subsequent thermal stability and chemical stability.

【0018】本発明は、上記問題を鑑み、良好な電子放
出特性と長寿命化を、簡易な製造工程で実現し得る電子
放出素子を提供し、更には、より高品位な画像を形成し
得る画像形成装置を提供することを目的とするものであ
る。
In view of the above problems, the present invention provides an electron-emitting device capable of realizing good electron-emitting characteristics and long life in a simple manufacturing process, and further, a higher-quality image can be formed. An object is to provide an image forming apparatus.

【0019】[0019]

【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。
The structure of the present invention to achieve the above object is as follows.

【0020】即ち、本発明の第一は、基体上に対向して
設けられた一対の素子電極間に、電子放出部を有する導
電性膜を備える電子放出素子において、少なくとも該導
電性膜が金属化合物の熱分解生成物で被覆されているこ
とを特徴とする電子放出素子にある。
That is, the first aspect of the present invention is an electron-emitting device including a conductive film having an electron-emitting portion between a pair of device electrodes provided on a substrate so as to face each other, and at least the conductive film is a metal. An electron-emitting device characterized by being coated with a thermal decomposition product of a compound.

【0021】上記本発明第一の電子放出素子は、さらに
その特徴として、「前記導電性膜が、前記金属化合物の
熱分解生成物の金属元素と同じ金属元素を含む」こと、
「前記金属元素が、Pdである」こと、「前記導電性膜
が、微粒子集合体である」こと、「前記金属化合物が、
メタロセン、金属カルボニル、金属アセチルアセトナー
トの中から選ばれるいずれかである」こと、「前記金属
化合物は、300℃における蒸気圧が0.1mTorr
以上である」こと、「前記電子放出部には、炭素又は/
及び炭素化合物が含まれている」こと、「表面伝導型電
子放出素子である」こと、をも含む。
The electron emitting device according to the first aspect of the present invention is further characterized in that "the conductive film contains the same metal element as the metal element of the thermal decomposition product of the metal compound".
“The metal element is Pd”, “the conductive film is a fine particle aggregate”, “the metal compound is
It is any one selected from metallocene, metal carbonyl, and metal acetylacetonate. "" The metal compound has a vapor pressure of 0.1 mTorr at 300 ° C.
Or more ”,“ carbon or / or
And "containing a carbon compound" and "a surface conduction electron-emitting device".

【0022】また、本発明の第二は、上記本発明第一の
電子放出素子の製造方法であって、少なくとも、前記導
電性膜に電子放出部を形成する工程と、金属化合物ガス
を含む雰囲気下で前記基体を加熱し、少なくとも前記導
電性膜上に金属化合物の熱分解生成物を選択性堆積条件
下で堆積させるを含むことを特徴とする電子放出素子の
製造方法にある。
A second aspect of the present invention is the method for manufacturing an electron-emitting device according to the first aspect of the present invention, which comprises at least a step of forming an electron-emitting portion in the conductive film and an atmosphere containing a metal compound gas. A method for manufacturing an electron-emitting device, which comprises heating the substrate below and depositing a thermal decomposition product of a metal compound on at least the conductive film under selective deposition conditions.

【0023】また、本発明の第三は、入力信号に応じて
電子を放出する電子源であって、上記本発明第一の電子
放出素子を、同一基板上に複数個配置したことを特徴と
する電子源にある。
A third aspect of the present invention is an electron source which emits electrons in response to an input signal, wherein a plurality of the electron-emitting devices according to the first aspect of the present invention are arranged on the same substrate. It is in the electron source.

【0024】上記本発明第三の電子源は、さらにその特
徴として、「前記電子放出素子の複数が梯子状に配置さ
れており、個々の電子放出素子の両素子電極が並列に二
本の行配線に接続されており、更に変調手段を有する」
こと、「前記複数の電子放出素子がマトリクス状に配置
されており、個々の電子放出素子の一方の素子電極を行
配線に接続し、個々の電子放出素子の他方の素子電極を
前記行配線と直交する列配線に接続した」こと、をも含
む。
The third electron source of the present invention is further characterized in that "a plurality of the electron-emitting devices are arranged in a ladder shape, and both device electrodes of each electron-emitting device are arranged in two rows in parallel. It is connected to the wiring and has modulation means. "
That is, "the plurality of electron-emitting devices are arranged in a matrix, one device electrode of each electron-emitting device is connected to a row wiring, and the other device electrode of each electron-emitting device is connected to the row wiring. “Connected to orthogonal column wiring” is also included.

【0025】また、本発明の第四は、上記本発明第三の
電子源の製造方法において、前記複数の電子放出素子を
上記本発明第二の方法で製造することを特徴とする電子
源の製造方法にある。
A fourth aspect of the present invention is the method of manufacturing an electron source according to the third aspect of the present invention, wherein the plurality of electron-emitting devices are manufactured by the second method of the present invention. In the manufacturing method.

【0026】また、本発明の第五は、入力信号に基づい
て画像を形成する装置であって、少なくとも、上記本発
明第三の電子源と、画像形成部材とによって構成された
ことを特徴とする画像形成装置にある。
A fifth aspect of the present invention is an apparatus for forming an image based on an input signal, wherein the apparatus comprises at least the third electron source of the present invention and an image forming member. Image forming apparatus.

【0027】更に、本発明の第六は、上記本発明第五の
製造方法において、前記電子源を上記本発明第四の方法
で製造することを特徴とする画像形成装置の製造方法に
ある。
Further, a sixth aspect of the present invention is the method for producing an image forming apparatus according to the fifth aspect of the present invention, wherein the electron source is produced by the fourth aspect of the present invention.

【0028】本発明によれば、導電性膜として、比較的
低いフォーミング電力で電子放出部を形成できるものを
用いた場合であっても、フォーミング後に当該導電性膜
上に金属化合物の熱分解生成物、好ましくは十分な耐熱
性を有する熱分解生成物を被覆することによって、素子
駆動時の電圧降下や電力消費を抑えることができると共
に、安定した電子放出特性を長時間にわたって保持し得
る電子放出素子を実現でき、さらには長時間にわたり安
定で良好な画像を形成し得る画像形成装置を実現でき
る。
According to the present invention, even when a conductive film capable of forming an electron emitting portion with a relatively low forming power is used, the metal compound is thermally decomposed and formed on the conductive film after forming. Electron emission capable of suppressing the voltage drop and power consumption when driving the device, and maintaining stable electron emission characteristics for a long time by coating the same with a thermal decomposition product having sufficient heat resistance. An element can be realized, and further, an image forming apparatus capable of forming a stable and good image for a long time can be realized.

【0029】また、上記金属化合物の熱分解生成物の堆
積は、導電性材料上には堆積し、絶縁性材料上には堆積
しにくい、いわゆる選択性堆積条件下で行うことができ
るため、絶縁性基板上に多数の素子を同時に形成する場
合にも、絶縁性が必要な部分に付着した堆積物を後で除
去すると云った工程が不要であるため、特に大画面の画
像形成装置を作製する際の製造工程を簡略化できるもの
である。
Further, the deposition of the thermal decomposition product of the metal compound can be carried out under the so-called selective deposition condition in which it is deposited on the conductive material and is hard to deposit on the insulating material. Even when a large number of elements are simultaneously formed on a flexible substrate, a step of removing a deposit attached to a portion requiring insulation property later is unnecessary, so that an image forming apparatus with a large screen is particularly manufactured. The manufacturing process at that time can be simplified.

【0030】[0030]

【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。
Next, preferred embodiments of the present invention will be described.

【0031】本発明を適用し得る電子放出素子は、先述
したような冷陰極型の電子放出素子の一種の表面伝導型
の電子放出素子である。
The electron-emitting device to which the present invention can be applied is a surface conduction electron-emitting device which is a kind of the cold cathode electron-emitting device as described above.

【0032】本発明を適用し得る表面伝導型電子放出素
子の基本的構成には大別して、平面型と垂直型がある。
The basic structure of the surface conduction electron-emitting device to which the present invention can be applied is roughly classified into a planar type and a vertical type.

【0033】まず、平面型の表面伝導型電子放出素子に
ついて説明する。
First, a planar type surface conduction electron-emitting device will be described.

【0034】図1は、本発明の平面型表面伝導型電子放
出素子の一構成例を示す模式図であり、図1(a)は平
面図、図1(b)は縦断面図である。図1において、1
は基板、2と3は素子電極、4は導電性膜、5は電子放
出部、6は金属化合物の熱分解生成物である。
1A and 1B are schematic views showing an example of the structure of a flat surface conduction electron-emitting device according to the present invention. FIG. 1A is a plan view and FIG. 1B is a vertical sectional view. In FIG. 1, 1
Is a substrate, 2 and 3 are device electrodes, 4 is a conductive film, 5 is an electron emitting portion, and 6 is a thermal decomposition product of a metal compound.

【0035】基板1としては、石英ガラス、Na等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりSiO2 を積層した積層体、ア
ルミナ等のセラミックス及びSi基板等を用いることが
できる。
Examples of the substrate 1 include quartz glass, glass with a reduced content of impurities such as Na, blue plate glass, a laminate of blue plate glass with SiO 2 laminated by sputtering, ceramics such as alumina, and a Si substrate. Can be used.

【0036】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができ、例えばNi、C
r、Au、Mo、W、Pt、Ti、Al、Cu、Pd等
の金属或は合金及びPd、Ag、Au、RuO2 、Pd
−Ag等の金属或は金属酸化物とガラス等から構成され
る印刷導体、In23 −SnO2 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。
The materials of the opposing device electrodes 2 and 3 are as follows.
Common conductor materials can be used, for example Ni, C
metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd
It is appropriately selected from a printed conductor composed of a metal such as —Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon.

【0037】素子電極間隔L、素子電極長さW、導電性
膜4の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Lは、好ましくは、数百nmから数
百μmの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μmから数十μm
の範囲とすることができる。
The element electrode spacing L, the element electrode length W, the shape of the conductive film 4, etc. are designed in consideration of the applied form. The element electrode spacing L can be preferably in the range of several hundreds nm to several hundreds μm, and more preferably several μm to several tens μm in consideration of the voltage applied between the device electrodes.
Can be in the range of.

【0038】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮して、数μmから数百μmの範囲とするこ
とができる。素子電極2,3の膜厚dは、数十nmから
数μmの範囲とすることができる。
The length W of the device electrode can be in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics. The film thickness d of the device electrodes 2 and 3 can be in the range of several tens nm to several μm.

【0039】尚、図1に示した構成だけでなく、基板1
上に、導電性膜4、対向する素子電極2,3の順に積層
した構成とすることもできる。
In addition to the structure shown in FIG.
It is also possible to have a structure in which the conductive film 4 and the opposing device electrodes 2 and 3 are laminated in this order on top.

【0040】導電性膜4には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極2,3へのステップカバ
レージ、素子電極2,3間の抵抗値及び後述するフォー
ミング条件等を考慮して適宜設定される。通常0.1n
mの数倍から数百nmとするのが好ましく、より好まし
くは1nmから50nmの範囲とするのが良い。
As the conductive film 4, a fine particle film composed of fine particles is preferably used in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the element electrodes 2 and 3, the resistance value between the element electrodes 2 and 3, the forming conditions described later, and the like. Usually 0.1n
It is preferably several times several m to several hundreds of nm, and more preferably 1 nm to 50 nm.

【0041】一般的に、導電性膜4の熱的安定性は電子
放出特性の寿命を支配する重要なパラメータであり、導
電性膜4の材料としてより高融点な材料を用いるのが望
ましい。しかしながら、通常、導電性膜4の融点が高い
ほど後述する通電フォーミングが困難となり、電子放出
部形成のために大きな電力が必要となる。さらに、その
結果得られる電子放出部は、電子放出し得る印加電圧
(閾値値電圧)が上昇するという問題が生じる場合があ
る。
In general, the thermal stability of the conductive film 4 is an important parameter that governs the life of electron emission characteristics, and it is desirable to use a material having a higher melting point as the material of the conductive film 4. However, generally, the higher the melting point of the conductive film 4, the more difficult the energization forming described later becomes, and a large amount of electric power is required to form the electron emitting portion. Further, in the electron emission portion obtained as a result, there may occur a problem that an applied voltage (threshold value voltage) capable of emitting electrons increases.

【0042】本発明においては、導電性膜4の材料とし
て特に高融点のものを必要とはせず、比較的低いフォー
ミング電力で良好な電子放出部が形成可能な材料・形態
のものを選ぶことができる。上記条件を満たす材料の例
として、Ni,Au,PdO,Pd,Pt等の導電材料
をRsが101 から107 Ω/□の抵抗値を示す膜厚で
形成したものが好ましく用いられる。なおRsは、幅が
wで長さがlの薄膜の長さ方向に測定した抵抗Rを、R
=Rs(l/w)とおいたときに現れる量である。ここ
で述べる微粒子膜とは、複数の微粒子が集合した膜であ
り、その微細構造は、微粒子が個々に分散配置した状態
のみならず、微粒子が互いに隣接、あるいは重なり合っ
た状態(いくつかの微粒子が集合し、全体として島状構
造を形成している場合も含む)をとっている。微粒子の
粒径は、数Åから数百nmの範囲、好ましくは、1nm
から20nmの範囲である。
In the present invention, a material having a high melting point is not particularly required as the material of the conductive film 4, and a material / form capable of forming a good electron emitting portion with a relatively low forming power is selected. You can As an example of the material satisfying the above conditions, a conductive material such as Ni, Au, PdO, Pd, or Pt having a film thickness showing a resistance value of Rs of 10 1 to 10 7 Ω / □ is preferably used. Rs is the resistance R measured in the length direction of a thin film having a width w and a length l,
= Amount that appears when Rs (l / w) is set. The fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap each other (some fine particles may To form an island-like structure as a whole). The particle size of the fine particles is in the range of several Å to several hundred nm, preferably 1 nm.
To 20 nm.

【0043】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。
The term "fine particles" is frequently used in this specification, and its meaning will be described.

【0044】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。
Small particles are called "fine particles", and particles smaller than this are called "ultrafine particles". It is widely known that particles smaller than "ultrafine particles" and having a number of atoms of about several hundreds or less are called "clusters".

【0045】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
However, each boundary is not strict, and changes depending on what kind of property is focused on for classification. Further, “fine particles” and “ultrafine particles” may be collectively referred to as “fine particles”, and the description in this specification is in line with this.

【0046】例えば、「実験物理学講座14 表面・微
粒子」(木下是雄 編、共立出版1986年9月1日発
行)では、「本稿で微粒子と言うときにはその直径がだ
いたい2〜3μm程度から10nm程度までとし、特に
超微粒子というときは粒径が10nm程度から2〜3n
m程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(195ページ 22〜26行目)と記述されて
いる。
For example, in "Experimental Physics Course 14 Surfaces and Fine Particles" (edited by Yoshio Kinoshita, published by Kyoritsu Shuppan on September 1, 1986), "the term" fine particles "used in this paper is about 2-3 μm to 10 nm. Up to about 10 nm, especially when referred to as ultrafine particles, the particle size is from about 10 nm to
It means up to about m. It is not exactly strict because both are collectively written as fine particles, but it is a rough guide. When the number of atoms constituting a particle is from 2 to several tens to several hundreds, it is called a cluster. (Page 195, lines 22 to 26).

【0047】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。
In addition, the definition of "ultrafine particles" in the "Hayashi / ultrafine particle project" of the New Technology Development Corporation has the following lower limit of the particle size.

【0048】「創造科学技術推進制度の“超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子”(ultra fine particle)と呼
ぶことにした。すると1個の超微粒子はおよそ100〜
108 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」(「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編;三田出版 1988年 2ページ1〜4行目)/
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される1個の粒子は、ふつうクラスター
と呼ばれる」(同書2ページ12〜13行目)。
In the "Ultrafine particle project" (1981-1986) of the Creative Science and Technology Promotion System, particles having a size (diameter) in the range of about 1 to 100 nm are called "ultrafine particles". Then, one ultrafine particle is about 100-
It is an aggregate of about 10 8 atoms. Ultra-fine particles are large to giant particles on an atomic scale. ("Ultra Fine Particles-Creative Science and Technology" Hayashi Tax, Ryoji Ueda, Akira Tazaki
Edited by Mita Shuppan 1988, page 2, lines 1 to 4) /
"A particle even smaller than an ultrafine particle, that is, a single particle composed of several to several hundred atoms, is usually called a cluster" (ibid., Page 2, lines 12 to 13).

【0049】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜1nm程度、上限は数μm
程度のものを指すこととする。
Based on the above general term,
In the present specification, "fine particles" are aggregates of a large number of atoms and molecules, the lower limit of the particle size is several Å to 1 nm, and the upper limit thereof is several μm.
I will refer to something of a degree.

【0050】電子放出部5は、導電性膜4の一部に形成
された高抵抗の亀裂により構成され、導電性膜4の膜
厚、膜質、材料及び後述する通電フォーミング等の手法
等に依存したものとなる。電子放出部5の内部には、1
nmから数十nmの範囲の粒径の導電性微粒子が存在す
る場合もある。この導電性微粒子は、導電性膜4を構成
する材料の元素の一部、あるいは全ての元素を含有する
ものとなる。電子放出部5及びその近傍の導電性膜4に
は、後述の活性化工程を経た場合、炭素あるいは炭素化
合物を有する。
The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive film 4 and depends on the film thickness, film quality and material of the conductive film 4 and a method such as energization forming which will be described later. It will be. Inside the electron emitting portion 5, 1
There may be conductive fine particles having a particle size in the range of nm to several tens of nm. The conductive fine particles contain some or all of the elements of the material forming the conductive film 4. The electron-emitting portion 5 and the conductive film 4 in the vicinity thereof have carbon or a carbon compound when an activation process described later is performed.

【0051】金属化合物の熱分解生成物6は、少なくと
も導電性膜4を被覆している。この熱分解生成物6は、
素子駆動時に電子放出部近傍が素子電流によるジュール
熱のため高温となるため、素子の耐久性を考慮すると十
分な耐熱性を有することが望ましい。
The thermal decomposition product 6 of the metal compound covers at least the conductive film 4. This thermal decomposition product 6 is
When the device is driven, the temperature in the vicinity of the electron-emitting portion becomes high due to Joule heat due to the device current, so that it is desirable to have sufficient heat resistance in consideration of the durability of the device.

【0052】次に、垂直型の表面伝導型電子放出素子に
ついて説明する。
Next, a vertical type surface conduction electron-emitting device will be described.

【0053】図2は、本発明の垂直型の表面伝導型電子
放出素子の一構成例を示す模式図であり、図1に示した
部位と同じ部位には図1に付した符号と同一の符号を付
している。21は段差形成部である。基板1、素子電極
2及び3、導電性膜4、電子放出部5、金属化合物の熱
分解生成物6は、前述した平面型表面伝導型電子放出素
子の場合と同様の材料で構成することができる。段差形
成部21は、真空蒸着法、印刷法、スパッタ法等で形成
されたSiO2 等の絶縁性材料で構成することができ
る。段差形成部21の膜厚は、先に述べた平面型表面伝
導型電子放出素子の素子電極間隔Lに対応し、数百nm
から数十μmの範囲とすることができる。この膜厚は、
段差形成部の製法、及び、素子電極間に印加する電圧を
考慮して設定されるが、数十nmから数μmの範囲が好
ましい。
FIG. 2 is a schematic view showing a structural example of the vertical surface conduction electron-emitting device of the present invention. The same parts as those shown in FIG. 1 are designated by the same reference numerals as those in FIG. The code is attached. 21 is a step forming part. The substrate 1, the device electrodes 2 and 3, the conductive film 4, the electron emitting portion 5, and the thermal decomposition product 6 of the metal compound may be made of the same materials as in the case of the above-mentioned planar surface conduction electron emitting device. it can. The step forming portion 21 can be made of an insulating material such as SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The film thickness of the step forming portion 21 corresponds to the device electrode interval L of the flat surface conduction electron-emitting device described above, and is several hundred nm.
To several tens of μm. This film thickness is
Although it is set in consideration of the manufacturing method of the step forming portion and the voltage applied between the element electrodes, the range of several tens nm to several μm is preferable.

【0054】導電性膜4は、素子電極2及び3と段差形
成部21作製後に、該素子電極2,3の上に積層され
る。電子放出部5は、図2においては、段差形成部21
に形成されているが、作製条件、フォーミング条件等に
依存し、形状、位置ともこれに限られるものではない。
The conductive film 4 is laminated on the device electrodes 2 and 3 after the device electrodes 2 and 3 and the step forming portion 21 are formed. The electron-emitting portion 5 is the step forming portion 21 in FIG.
However, depending on manufacturing conditions, forming conditions, and the like, the shape and position are not limited to these.

【0055】本発明の表面伝導型電子放出素子の製造方
法としては様々な方法があるが、その一例を図3に基づ
いて説明する。尚、図3においても図1に示した部位と
同じ部位には図1に付した符号と同一の符号を付してい
る。
There are various methods for manufacturing the surface conduction electron-emitting device of the present invention, one example of which will be described with reference to FIG. In FIG. 3, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.

【0056】1)基板1を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板1上に素子電極2,3を形成する(図3
(a))。
1) The substrate 1 is thoroughly washed with a detergent, pure water, an organic solvent, etc., and after the element electrode material is deposited by the vacuum deposition method, the sputtering method, etc., the substrate 1 is deposited on the substrate 1 by, for example, the photolithography technique. The device electrodes 2 and 3 are formed (see FIG.
(A)).

【0057】2)素子電極2,3を設けた基板1上に、
有機金属溶液を塗布して、有機金属膜を形成する。有機
金属溶液には、前述の導電性膜4の材料の金属を主元素
とする有機化合物の溶液を用いることができる。有機金
属膜を加熱焼成処理し、リフトオフ、エッチング等によ
りパターニングし、導電性膜4を形成する(図3
(b))。ここでは、有機金属溶液の塗布法を挙げて説
明したが、導電性膜4の形成法はこれに限られるもので
はなく、真空蒸着法、スパッタ法、化学的気相堆積法、
分散塗布法、ディッピング法、スピンナー法等を用いる
こともできる。
2) On the substrate 1 provided with the device electrodes 2 and 3,
An organometallic solution is applied to form an organometallic film. As the organic metal solution, a solution of an organic compound containing the metal of the material of the conductive film 4 as a main element can be used. The organic metal film is heated and baked, and is patterned by lift-off, etching or the like to form the conductive film 4 (FIG. 3).
(B)). Here, the method of applying the organic metal solution has been described as an example, but the method of forming the conductive film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method,
It is also possible to use a dispersion coating method, a dipping method, a spinner method, or the like.

【0058】3)続いて、フォーミング工程を施す。こ
のフォーミング工程の方法の一例として通電処理による
方法を説明する。素子電極2,3間に、不図示の電源よ
り通電すると、導電性膜4の部位に、構造の変化した電
子放出部5が形成される(図3(c))。通電フォーミ
ングによれば、導電性膜4に、局所的に破壊,変形もし
くは変質等の構造の変化した部位が形成される。該部位
が電子放出部5を構成する。通電フォーミングの電圧波
形の例を図4に示す。
3) Subsequently, a forming process is performed. As an example of a method of the forming step, a method by an energization process will be described. When electricity is supplied from a power supply (not shown) between the device electrodes 2 and 3, an electron emitting portion 5 having a changed structure is formed at the portion of the conductive film 4 (FIG. 3C). According to the energization forming, the conductive film 4 is locally formed with a portion having a structural change such as breakage, deformation or alteration. This portion constitutes the electron emission section 5. FIG. 4 shows an example of the voltage waveform of the energization forming.

【0059】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図4(a)に示した手法と、パルス波高値を増
加させながらパルスを印加する図4(b)に示した手法
がある。
The voltage waveform is particularly preferably a pulse waveform.
For this purpose, the method shown in FIG. 4 (a) in which a pulse having a constant pulse peak value is continuously applied and the method shown in FIG. 4 (b) in which a pulse is applied while increasing the pulse peak value are used. is there.

【0060】まず、パルス波高値を定電圧とした場合に
ついて図4(a)で説明する。図4(a)におけるT1
及びT2は電圧波形のパルス幅とパルス間隔である。三
角波の波高値(通電フォーミング時のピーク電圧)は、
表面伝導型電子放出素子の形態に応じて適宜選択され
る。このような条件のもと、例えば、数秒から数十分間
電圧を印加する。パルス波形は、三角波に限定されるも
のではなく、矩形波等の所望の波形を採用することがで
きる。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG. T1 in FIG.
And T2 are the pulse width and pulse interval of the voltage waveform. The peak value of the triangular wave (peak voltage during energization forming) is
It is appropriately selected depending on the form of the surface conduction electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【0061】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
図4(b)におけるT1及びT2は、図4(a)に示し
たのと同様とすることができる。三角波の波高値(通電
フォーミング時のピーク電圧)は、例えば0.1Vステ
ップ程度づつ、増加させることができる。
Next, the case of applying the voltage pulse while increasing the pulse crest value will be described with reference to FIG.
T1 and T2 in FIG. 4B can be the same as those shown in FIG. 4A. The peak value of the triangular wave (peak voltage during energization forming) can be increased, for example, by about 0.1 V steps.

【0062】通電フォーミング処理の終了は、パルス間
隔T2中に、導電性膜4を局所的に破壊,変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば0.1V程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了させる。
The end of the energization forming process can be detected by applying a voltage that does not locally break or deform the conductive film 4 during the pulse interval T2 and measure the current. For example, a current flowing when a voltage of about 0.1 V is applied is measured, and a resistance value is obtained. When a resistance of 1 MΩ or more is indicated, the energization forming is terminated.

【0063】4)以上のように通電により導電性膜4に
電子放出部5を形成した後、基板全体を加熱しつつ基板
上に金属化合物ガスを導入すると、該金属化合物ガスは
熱分解され、熱分解生成物6が堆積する(図3
(d))。かかる熱分解生成物の堆積は、導電性材料上
には堆積し、絶縁性材料上には堆積しにくい、いわゆる
選択性堆積条件下で行うことにより、絶縁性が必要な部
分に付着した堆積物を後で除去すると云った工程が不要
であるため、製造工程が大幅に簡略化される。すなわ
ち、フォトリソグラフィー工程が不要となるため、特に
大画面の画像形成装置を作製する場合にその効果が大で
ある。
4) After the electron emitting portion 5 is formed on the conductive film 4 by energization as described above, when the metal compound gas is introduced onto the substrate while heating the entire substrate, the metal compound gas is thermally decomposed, Thermal decomposition products 6 are deposited (FIG. 3).
(D)). The deposition of such pyrolysis products is carried out under the so-called selective deposition condition in which it is deposited on the conductive material and is difficult to deposit on the insulating material. The manufacturing process is greatly simplified because the process of removing the slag is unnecessary. That is, since the photolithography process is unnecessary, the effect is great especially when an image forming apparatus having a large screen is manufactured.

【0064】上記工程で使用される金属化合物として
は、アルキル金属、メタロセン、ベンゼン錯体、アルケ
ン錯体で代表される有機金属錯体、アセチルアセトナー
ト錯体、ヘキサフルオロアセトナート錯体に代表される
キレート錯体、金属カルボニルなどがある。これらの金
属化合物は分解することにより、金属又は金属を主成分
とする薄膜を堆積する。本発明において使用される金属
錯体は、熱分解により導電性を有する薄膜が形成される
ものが好ましい。金属化合物はそれ自身の蒸気のみで又
は水素,窒素、あるいはアルゴンなどの不活性ガスとと
もに減圧下の基板上に送られる。金属化合物は300℃
で1mTorr以上の蒸気圧を有することが好ましく、
さらには250℃で1mTorr以上であることが好ま
しい。
Examples of the metal compound used in the above step include an alkyl metal, an organometallic complex represented by a metallocene, a benzene complex, an alkene complex, an acetylacetonato complex, a chelate complex represented by a hexafluoroacetonate complex, and a metal. Carbonyl, etc. By decomposing these metal compounds, a metal or a thin film containing a metal as a main component is deposited. The metal complex used in the present invention is preferably one in which a thin film having conductivity is formed by thermal decomposition. The metal compound is sent to the substrate under reduced pressure only by its own vapor or with an inert gas such as hydrogen, nitrogen, or argon. 300 ° C for metal compounds
And preferably has a vapor pressure of 1 mTorr or more,
Further, it is preferably 1 mTorr or more at 250 ° C.

【0065】具体的には、Al(CH33 ,Al(C
253 ,Co(C552 ,Fe(C55
2 ,Cr(C662 ,Mo(C662 ,Au
(CH32 (C572 ),Pt(C5722
,Au(CH32 (C5 HF62 ),W(CO)6
,Mo(CO)6 等が挙げられる。
Specifically, Al (CH 3 ) 3 , Al (C
2 H 5) 3, Co ( C 5 H 5) 2, Fe (C 5 H 5)
2, Cr (C 6 H 6 ) 2, Mo (C 6 H 6) 2, Au
(CH 3 ) 2 (C 5 H 7 O 2 ), Pt (C 5 H 7 O 2 ) 2
, Au (CH 3 ) 2 (C 5 HF 6 O 2 ), W (CO) 6
, Mo (CO) 6 and the like.

【0066】選択堆積条件とは、導電体上には堆積する
が、絶縁体上には堆積しない条件で膜堆積することをい
う。本発明においては、絶縁性基板1上には堆積せず、
導電性膜4上に堆積するように成膜条件が設定される。
この場合、導電性膜4と同じ金属を含む金属化合物を用
いたとき、特に導電性膜4上には金属が堆積しやすい。
これは堆積物と下地の結晶性又は格子定数が一致してい
るためと考えられる。また、分解温度も通常よりも低く
なるので選択堆積させやすい。
The selective deposition condition means that the film is deposited on the conductor but not on the insulator. In the present invention, it is not deposited on the insulating substrate 1,
The film forming conditions are set so as to deposit on the conductive film 4.
In this case, when a metal compound containing the same metal as the conductive film 4 is used, the metal is likely to be deposited particularly on the conductive film 4.
It is considered that this is because the crystallinity or the lattice constant of the deposit and the underlying layer are the same. Further, since the decomposition temperature is lower than usual, selective deposition is easy.

【0067】先述したように、導電性膜4は、フォーミ
ング時の抵抗は大きく、その後の使用時(駆動時)には
抵抗が小さいことが好ましいが、金属化合物の熱分解生
成物6をフォーミング後に導電性膜4上に堆積させるこ
とにより、かかる要請を満足させることが可能である。
As described above, it is preferable that the conductive film 4 has a large resistance during forming and a small resistance during subsequent use (driving), but after the thermal decomposition product 6 of the metal compound is formed. By depositing on the conductive film 4, it is possible to satisfy such a requirement.

【0068】5)フォーミング後に金属化合物の熱分解
生成物6を堆積した素子には、活性化工程と呼ばれる処
理を施すのが好ましい。この活性化工程により、素子電
流If,放出電流Ieを、著しく変化させることができ
る。
5) It is preferable that the element on which the thermal decomposition product 6 of the metal compound is deposited after forming is subjected to a treatment called an activation step. By this activation process, the device current If and the emission current Ie can be remarkably changed.

【0069】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
電極2,3間にパルスの印加を繰り返すことで行うこと
ができる。この雰囲気は、例えば油拡散ポンプやロータ
リーポンプなどを用いて真空容器内を排気した場合に雰
囲気内に残留する有機ガスを利用して形成することがで
きる他、イオンポンプなどにより一旦十分に排気した真
空中に適当な有機物質のガスを導入することによっても
得られる。このときの好ましい有機物質のガス圧は、前
述の素子電極の形態、真空容器の形状や、有機物質の種
類などにより異なるため、場合に応じ適宜設定される。
適当な有機物質としては、アルカン、アルケン、アルキ
ンの脂肪族炭化水素類、芳香族炭化水素類、アルコール
類、アルデヒド類、ケトン類、アミン類、フェノール、
カルボン、スルホン酸等の有機酸類等を挙げることが出
来、具体的には、メタン、エタン、プロパンなどCn
2n+2で表される飽和炭化水素、エチレン、プロピレンな
どCn2n等の組成式で表される不飽和炭化水素、ベン
ゼン、トルエン、メタノール、エタノール、ホルムアル
デヒド、アセトアルデヒド、アセトン、メチルエチルケ
トン、メチルアミン、エチルアミン、フェノール、蟻
酸、酢酸、プロピオン酸等が使用できる。この処理によ
り、雰囲気中に存在する有機物質から、炭素あるいは炭
素化合物が素子上に堆積し、素子電流If,放出電流I
eが、著しく変化するようになる。
The activation step can be carried out, for example, by repeatedly applying a pulse between the device electrodes 2 and 3 in the same manner as the energization forming in an atmosphere containing a gas of an organic substance. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. The preferable gas pressure of the organic substance at this time varies depending on the form of the above-mentioned element electrode, the shape of the vacuum vessel, the type of the organic substance, and the like.
Suitable organic substances include alkanes, alkenes, aliphatic hydrocarbons of alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols,
Examples thereof include organic acids such as carboxylic acid and sulfonic acid, and specifically, C n H such as methane, ethane, and propane.
Saturated hydrocarbon represented by 2n + 2, ethylene, propylene C n H 2n such unsaturated hydrocarbon represented by composition formula such as benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methyl amine , Ethylamine, phenol, formic acid, acetic acid, propionic acid and the like can be used. By this treatment, carbon or a carbon compound is deposited on the element from the organic substance existing in the atmosphere, and the element current If and the emission current I
e changes significantly.

【0070】炭素及び炭素化合物とは、例えばグラファ
イト(いわゆるHOPG,PG,GCを包含するもの
で、HOPGはほぼ完全なグラファイト結晶構造、PG
は結晶粒が20nm程度で結晶構造がやや乱れたもの、
GCは結晶粒が2nm程度になり結晶構造の乱れがさら
に大きくなったものを指す。)、非晶質カーボン(アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。)であり、その膜
厚は、50nm以下の範囲とするのが好ましく、30n
m以下の範囲とすることがより好ましい。
Carbon and carbon compounds include, for example, graphite (so-called HOPG, PG, and GC). HOPG is a nearly complete graphite crystal structure, PG.
Are those with crystal grains of about 20 nm and a slightly disordered crystal structure,
GC refers to a crystal grain having a size of about 2 nm and further disordered crystal structure. ) And amorphous carbon (refer to amorphous carbon and a mixture of amorphous carbon and the microcrystals of graphite), and the thickness thereof is preferably in the range of 50 nm or less, and 30 n
More preferably, the range is not more than m.

【0071】活性化工程の終了判定は、素子電流Ifと
放出電流Ieを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。
The termination of the activation process can be appropriately determined while measuring the device current If and the emission current Ie.
The pulse width, pulse interval, pulse peak value, etc. are set appropriately.

【0072】なお、活性化工程は、金属化合物の蒸気を
含有する雰囲気下で、上記と同様に電圧パルスを素子に
印加し、金属ないしその化合物を堆積させることにより
行うこともできる。このとき蒸気として使用しうる金属
化合物としては、前述の熱分解成分を堆積させる工程で
用いたのと同じものが挙げられる。
The activation step can also be performed by applying a voltage pulse to the device in the same manner as above in an atmosphere containing a vapor of a metal compound to deposit the metal or its compound. As the metal compound that can be used as the vapor at this time, the same metal compound as that used in the step of depositing the thermal decomposition component can be used.

【0073】6)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。
6) It is preferable that the electron-emitting device obtained through these steps is subjected to a stabilizing step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.

【0074】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で1×10-8Torr以下が好ま
しく、さらには1×10-10 Torr以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
ときの加熱条件は、80〜200℃好ましくは150℃
以上で、できるだけ長時間処理するのが望ましいが、特
にこの条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の構成などの諸条件により適宜選ばれ
る条件により行う。真空容器内の圧力は極力低くするこ
とが必要で、1〜3×10-7Torr以下が好ましく、
さらには1×10-8Torr以下が特に好ましい。
When an oil diffusion pump or a rotary pump is used as an exhaust device in the activation step and an organic gas derived from an oil component generated from this is used, it is necessary to keep the partial pressure of this component as low as possible. is there. The partial pressure of the organic component in the vacuum vessel is preferably 1 × 10 −8 Torr or less, more preferably 1 × 10 −10 Torr or less, at a partial pressure at which the carbon or carbon compound is not newly deposited. Further, when evacuating the inside of the vacuum vessel, it is preferable to heat the entire vacuum vessel to facilitate evacuating the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device. The heating condition at this time is 80 to 200 ° C., preferably 150 ° C.
As described above, it is desirable that the treatment is performed as long as possible, but the treatment is not particularly limited to this condition, and the treatment is performed under conditions appropriately selected according to various conditions such as the size and shape of the vacuum vessel and the configuration of the electron-emitting device. The pressure in the vacuum vessel needs to be as low as possible, preferably 1 to 3 × 10 −7 Torr or less,
Further, the pressure is particularly preferably 1 × 10 −8 Torr or less.

【0075】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流If,放出電流Ie
が、安定する。
It is preferable to maintain the atmosphere at the time of driving after the stabilization process is the atmosphere at the end of the above-mentioned stabilization process, but it is not limited to this, and if the organic substance is sufficiently removed. Even if the pressure itself rises to some extent, it is possible to maintain sufficiently stable characteristics. By adopting such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed, and as a result, the device current If and the emission current Ie
But it stabilizes.

【0076】上述した工程を経て得られた本発明を適用
可能な電子放出素子の基本特性について、図5,図6を
参照しながら説明する。
The basic characteristics of the electron-emitting device to which the present invention is applicable obtained through the above steps will be described with reference to FIGS. 5 and 6.

【0077】図5は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図5においても、図1に示した部
位と同じ部位には図1に付した符号と同一の符号を付し
ている。
FIG. 5 is a schematic view showing an example of a vacuum processing apparatus, and this vacuum processing apparatus also has a function as a measurement / evaluation apparatus. Also in FIG. 5, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.

【0078】図5において、55は真空容器であり、5
6は排気ポンプである。真空容器55内には電子放出素
子が配されている。また、51は電子放出素子に素子電
圧Vfを印加するための電源、50は素子電極2,3間
を流れる素子電流Ifを測定するための電流計、54は
素子の電子放出部5より放出される放出電流Ieを捕捉
するためのアノード電極、53はアノード電極54に電
圧を印加するための高圧電源、52は電子放出部5より
放出される放出電流Ieを測定するための電流計であ
る。一例として、アノード電極54の電圧を1kV〜1
0kVの範囲とし、アノード電極54と電子放出素子と
の距離Hを2mm〜8mmの範囲として測定を行うこと
ができる。
In FIG. 5, 55 is a vacuum container, and
Reference numeral 6 denotes an exhaust pump. An electron-emitting device is provided in the vacuum vessel 55. Further, 51 is a power source for applying a device voltage Vf to the electron-emitting device, 50 is an ammeter for measuring a device current If flowing between the device electrodes 2 and 3, and 54 is emitted from the electron-emitting portion 5 of the device. Is an anode electrode for capturing the emission current Ie, 53 is a high voltage power source for applying a voltage to the anode electrode 54, and 52 is an ammeter for measuring the emission current Ie emitted from the electron emission portion 5. As an example, the voltage of the anode electrode 54 is 1 kV to 1
The measurement can be performed in the range of 0 kV and the distance H between the anode electrode 54 and the electron-emitting device in the range of 2 mm to 8 mm.

【0079】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。
In the vacuum container 55, equipment necessary for measurement in a vacuum atmosphere such as a vacuum gauge (not shown) is provided.
The measurement and evaluation can be performed in a desired vacuum atmosphere.

【0080】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。従っ
て、この真空処理装置を用いると、前述の通電フォーミ
ング以降の工程も行うことができる。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system such as an ion pump. The entire vacuum processing apparatus provided with the electron-emitting device substrate shown here can be heated by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the above-described energization forming can be performed.

【0081】図6は、図5に示した真空処理装置を用い
て測定された放出電流Ie及び素子電流Ifと、素子電
圧Vfとの関係を模式的に示した図である。図6におい
ては、放出電流Ieが素子電流Ifに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。
FIG. 6 is a diagram schematically showing the relationship between the element voltage Vf and the emission current Ie and the element current If measured using the vacuum processing apparatus shown in FIG. In FIG. 6, since the emission current Ie is significantly smaller than the device current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales.

【0082】図6からも明らかなように、本発明を適用
可能な表面伝導型電子放出素子は、放出電流Ieに関し
て次の3つの特徴的性質を有する。
As is clear from FIG. 6, the surface conduction electron-emitting device to which the present invention can be applied has the following three characteristic properties regarding the emission current Ie.

【0083】即ち、第1に、本素子はある電圧(閾値電
圧と呼ぶ;図6中のVth)以上の素子電圧を印加する
と急激に放出電流Ieが増加し、一方閾値電圧Vth以
下では放出電流Ieが殆ど検出されない。つまり、放出
電流Ieに対する明確な閾値電圧Vthを持った非線形
素子である。
That is, first, when an element voltage of a certain voltage (referred to as a threshold voltage; Vth in FIG. 6) or more is applied to this element, the emission current Ie rapidly increases, while at the threshold voltage Vth or less, the emission current Ie increases. Almost no Ie is detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0084】第2に、放出電流Ieが素子電圧Vfに単
調増加依存するため、放出電流Ieは素子電圧Vfで制
御できる。
Secondly, since the emission current Ie monotonically increases with the element voltage Vf, the emission current Ie can be controlled by the element voltage Vf.

【0085】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vfを印加する時間に
依存する。つまり、アノード電極54に捕捉される電荷
量は、素子電圧Vfを印加する時間により制御できる。
Thirdly, the emitted charges trapped in the anode electrode 54 (see FIG. 5) depend on the time for applying the device voltage Vf. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0086】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。
As can be understood from the above description, the surface-conduction type electron-emitting device to which the present invention can be applied can easily control the electron emission characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices.

【0087】図6においては、素子電流Ifが素子電圧
Vfに対して単調増加する(以下、「MI特性」とい
う。)例を示したが、素子電流Ifが素子電圧Vfに対
して電圧制御型負性抵抗特性(以下、「VCNR特性」
という。)を示す場合もある(不図示)。これらの特性
は、前述の工程を制御することで制御できる。
FIG. 6 shows an example in which the element current If monotonously increases with respect to the element voltage Vf (hereinafter referred to as “MI characteristic”). However, the element current If is a voltage control type with respect to the element voltage Vf. Negative resistance characteristics (hereinafter referred to as "VCNR characteristics"
Say. ) (Not shown). These properties can be controlled by controlling the steps described above.

【0088】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明を適用可能な表面伝導型
電子放出素子を複数個基板上に配列し、例えば電子源あ
るいは、画像形成装置が構成できる。
Application examples of the electron-emitting device to which the present invention can be applied will be described below. By arranging a plurality of surface conduction electron-emitting devices to which the present invention can be applied on a substrate, for example, an electron source or an image forming apparatus can be configured.

【0089】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をX方向及びY方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、X方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Y方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。
Various arrangements of electron-emitting devices can be adopted. As an example, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and a direction perpendicular to the wiring (referred to as a column direction). There is a ladder-type arrangement in which electrons from the electron-emitting devices are controlled and driven by control electrodes (also referred to as grids) disposed above the electron-emitting devices. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【0090】本発明を適用可能な表面伝導型電子放出素
子については、前述した通り3つの特性がある。即ち、
表面伝導型電子放出素子からの放出電子は、閾値電圧以
上では、対向する素子電極間に印加するパルス状電圧の
波高値と幅で制御できる。一方、閾値電圧以下では、殆
ど放出されない。この特性によれば、多数の電子放出素
子を配置した場合においても、個々の素子にパルス状電
圧を適宜印加すれば、入力信号に応じて、表面伝導型電
子放出素子を選択して電子放出量を制御できる。
The surface conduction electron-emitting device to which the present invention can be applied has three characteristics as described above. That is,
When the electron emission from the surface conduction electron-emitting device is equal to or higher than the threshold voltage, it can be controlled by the peak value and the width of the pulse voltage applied between the opposing device electrodes. On the other hand, below the threshold voltage, almost no emission occurs. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each of the devices, a surface conduction electron-emitting device is selected according to an input signal, and the amount of electron emission is determined. Can be controlled.

【0091】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図7を用いて説明する。図7において、71は電子
源基板、72はX方向配線、73はY方向配線である。
74は表面伝導型電子放出素子、75は結線である。
Based on this principle, an electron source substrate obtained by arranging a plurality of electron-emitting devices to which the present invention can be applied will be described below with reference to FIG. In FIG. 7, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring.
74 is a surface conduction electron-emitting device, and 75 is a connection.

【0092】m本のX方向配線72は、Dx1,Dx
2,……,Dxmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Y方向配線73は、Dy1,Dy2,……,Dynのn
本の配線よりなり、X方向配線72と同様に形成され
る。これらm本のX方向配線72とn本のY方向配線7
3との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している(m,nは、共に正の整
数)。
The m X-direction wirings 72 are Dx1 and Dx.
2,..., Dxm, and can be formed of a conductive metal or the like formed using a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness and width of the wiring are appropriately designed.
The Y-direction wiring 73 is formed of n of Dy1, Dy2,.
It is formed in the same manner as the X-direction wiring 72. These m X-direction wires 72 and n Y-direction wires 7
An interlayer insulating layer (not shown) is provided between
Both are electrically separated (m and n are both positive integers).

【0093】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。X方向配線
72とY方向配線73は、それぞれ外部端子として引き
出されている。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by a vacuum vapor deposition method, a printing method, a sputtering method or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. The material and the production method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.

【0094】表面伝導型電子放出素子74を構成する一
対の素子電極(不図示)は、それぞれm本のX方向配線
72とn本のY方向配線73に、導電性金属等からなる
結線75によって電気的に接続されている。
A pair of device electrodes (not shown) constituting the surface conduction electron-emitting device 74 are respectively connected to m X-direction wirings 72 and n Y-direction wirings 73 by connecting wires 75 made of a conductive metal or the like. It is electrically connected.

【0095】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。
The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may be the same or different in some or all of the constituent elements. Good. These materials are appropriately selected, for example, from the above-mentioned material for the device electrode. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.

【0096】X方向配線72には、X方向に配列した表
面伝導型電子放出素子74の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Y方向配線73には、Y方向に配列した表面伝導
型電子放出素子74の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。
A scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction is connected to the X-direction wiring 72.
On the other hand, a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

【0097】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
In the above structure, individual elements can be selected and driven independently by using simple matrix wiring.

【0098】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図8と図9及び
図10を用いて説明する。図8は、画像形成装置の表示
パネルの一例を示す模式図であり、図9は、図8の画像
形成装置に使用される蛍光膜の模式図である。図10
は、NTSC方式のテレビ信号に応じて表示を行うため
の駆動回路の一例を示すブロック図である。
An image forming apparatus constructed by using an electron source having such a simple matrix arrangement will be described with reference to FIGS. 8, 9 and 10. FIG. 8 is a schematic view showing an example of a display panel of the image forming apparatus, and FIG. 9 is a schematic view of a fluorescent film used in the image forming apparatus of FIG. FIG.
FIG. 2 is a block diagram showing an example of a drive circuit for performing display according to an NTSC television signal.

【0099】図8において、71は電子放出素子を複数
配した電子源基板、81は電子源基板71を固定したリ
アプレート、86はガラス基板83の内面に蛍光膜84
とメタルバック85等が形成されたフェースプレートで
ある。82は支持枠であり、該支持枠82には、リアプ
レート81、フェースプレート86がフリットガラス等
を用いて接続されている。88は外囲器であり、例えば
大気中あるいは窒素中で、400〜500℃の温度範囲
で10分間以上焼成することで、封着して構成される。
In FIG. 8, 71 is an electron source substrate on which a plurality of electron-emitting devices are arranged, 81 is a rear plate on which the electron source substrate 71 is fixed, and 86 is a fluorescent film 84 on the inner surface of a glass substrate 83.
And a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame, and a rear plate 81 and a face plate 86 are connected to the support frame 82 using frit glass or the like. Reference numeral 88 denotes an envelope, which is sealed by firing at a temperature range of 400 to 500 ° C. for 10 minutes or more in the atmosphere or nitrogen, for example.

【0100】74は、図1に示したような電子放出素子
である。72,73は、表面伝導型電子放出素子の一対
の素子電極と接続されたX方向配線及びY方向配線あ
る。
74 is an electron-emitting device as shown in FIG. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【0101】外囲器88は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成してもよい。一方、フェースプレート86とリ
アプレート81の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器88を構成することもできる。
The envelope 88 is composed of the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
8 may be configured. On the other hand, by installing a support (not shown) called a spacer between the face plate 86 and the rear plate 81, the envelope 88 having sufficient strength against atmospheric pressure can be configured.

【0102】図9は、蛍光膜を示す模式図である。蛍光
膜84は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ(図9(a))あるいはブ
ラックマトリクス(図9(b))等と呼ばれる黒色導電
材91と蛍光体92とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
92間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜84における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材91
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。
FIG. 9 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, a black conductive material 91 called a black stripe (FIG. 9A) or a black matrix (FIG. 9B) or the like and a fluorescent material 92 may be used depending on the arrangement of the fluorescent materials. it can. The purpose of providing the black stripe and black matrix is
In the case of color display, the color separation between the phosphors 92 of the necessary three primary color phosphors is made black to make color mixing less conspicuous, and a decrease in contrast due to reflection of external light on the phosphor film 84 is suppressed. It is in. Black conductive material 91
As the material of, other than a commonly used material containing graphite as a main component, a material having conductivity and low light transmission and reflection can be used.

【0103】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、「フィルミング」と呼ばれる。)を行い、その
後Alを真空蒸着等を用いて堆積させることで作製でき
る。
As a method for applying the phosphor to the glass substrate 83, a precipitation method, a printing method or the like can be adopted regardless of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improve the brightness by reflecting the light on the 6 side.
The purpose is to function as an electrode for applying an electron beam acceleration voltage, and to protect the phosphor from damage due to collision of negative ions generated in the envelope. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.

【0104】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
The face plate 86 is further provided with a fluorescent film 8
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84.

【0105】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。
When the above-mentioned sealing is performed, in the case of color, it is necessary to associate each color phosphor with the electron-emitting device, and sufficient alignment is indispensable.

【0106】図8に示した画像形成装置は、例えば以下
のようにして製造される。
The image forming apparatus shown in FIG. 8 is manufactured, for example, as follows.

【0107】外囲器88内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、10-7Torr程度の真空度の有
機物質の十分に少ない雰囲気にした後、封止が成され
る。外囲器88の封止後の真空度を維持するために、ゲ
ッター処理を行うこともできる。これは、外囲器88の
封止を行う直前あるいは封止後に、抵抗加熱あるいは高
周波加熱等を用いた加熱により、外囲器88内の所定の
位置に配置されたゲッター(不図示)を加熱し、蒸着膜
を形成する処理である。ゲッターは通常Ba等が主成分
であり、該蒸着膜の吸着作用により、例えば1×10-7
Torr以上の真空度を維持するものである。ここで、
表面伝導型電子放出素子のフォーミング処理以降の工程
は適宜設定できる。
[0107] Within the envelope 88, similar to the aforementioned stabilization step, while being heated appropriately, ion pump, by an exhaust device not using oil, such as a sorption pump evacuated through an exhaust pipe (not shown), 10 - Sealing is performed after an atmosphere of a vacuum degree of about 7 Torr with a sufficiently small amount of organic substances. In order to maintain a vacuum degree after the envelope 88 is sealed, a getter process may be performed. This is because a getter (not shown) disposed at a predetermined position in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 88 is sealed. This is a process for forming a deposited film. A getter typically contains Ba as a principal component, the adsorption effect of the vapor deposition film, for example, 1 × 10 -7
It maintains the degree of vacuum of Torr or more. here,
The steps after the forming process of the surface conduction electron-emitting device can be set appropriately.

【0108】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図10を用いて説明する。図10において、
101は画像表示パネル、102は走査回路、103は
制御回路、104はシフトレジスタ、105はラインメ
モリ、106は同期信号分離回路、107は変調信号発
生器、Vx及びVaは直流電圧源である。
Next, a configuration example of a drive circuit for performing television display based on a television signal of the NTSC system on a display panel constructed by using an electron source having a simple matrix arrangement will be described with reference to FIG. . In FIG.
101 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is a sync signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0109】表示パネル101は、端子Dx1乃至Dx
m、端子Dy1乃至Dyn及び高圧端子87を介して外
部の電気回路と接続している。端子Dx1乃至Dxmに
は、表示パネル101内に設けられている電子源、即
ち、m行n列の行列状にマトリクス配線された表面伝導
型電子放出素子群を1行(n素子)づつ順次駆動する為
の走査信号が印加される。端子Dy1乃至Dynには、
前記走査信号により選択された1行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子87には、直流電圧源Vaよ
り、例えば10K[V]の直流電圧が供給されるが、こ
れは表面伝導型電子放出素子から放出される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
為の加速電圧である。
The display panel 101 has terminals Dx1 to Dx.
m, terminals Dy1 to Dyn, and a high-voltage terminal 87 to connect to an external electric circuit. Terminals Dx1 to Dxm sequentially drive electron sources provided in the display panel 101, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns in a matrix (row by row). A scanning signal for performing the scanning is applied. The terminals Dy1 to Dyn include
A modulation signal for controlling an output electron beam of each element of one row of surface conduction electron-emitting devices selected by the scanning signal is applied. The high voltage terminal 87 is supplied with a DC voltage of, for example, 10 K [V] from a DC voltage source Va, which is sufficient to excite the electron beam emitted from the surface conduction electron-emitting device to excite the phosphor. It is an accelerating voltage for applying high energy.

【0110】走査回路102について説明する。同回路
は、内部にm個のスイッチング素子(図中、S1乃至S
mで模式的に示している)を備えたものである。各スイ
ッチング素子は、直流電圧電源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dx1乃至Dxmと電気的に接
続される。各スイッチング素子S1乃至Smは、制御回
路103が出力する制御信号Tscanに基づいて動作
するものであり、例えばFETのようなスイッチング素
子を組み合わせることにより構成することができる。
Next, the scanning circuit 102 will be described. The circuit includes m switching elements (S1 to S
m is schematically shown). Each switching element selects either the output voltage of the DC voltage power supply Vx or 0 [V] (ground level),
It is electrically connected to terminals Dx1 to Dxm of the display panel 101. Each of the switching elements S1 to Sm operates based on a control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs, for example.

【0111】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出閾値電圧)に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。
In the case of this example, the DC voltage source Vx determines that the drive voltage applied to the non-scanned element is equal to or lower than the electron emission threshold voltage based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting element. It is set to output such a constant voltage.

【0112】制御回路103は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路103は、同
期信号分離回路106より送られる同期信号Tsync
に基づいて、各部に対してTscan,Tsft及びT
mryの各制御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that an appropriate display is performed based on an image signal input from the outside. The control circuit 103 controls the synchronization signal Tsync sent from the synchronization signal separation circuit 106.
, Tscan, Tsft and T
mry control signals are generated.

【0113】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離(フィルター)回路等を用いて構成できる。同期
信号分離回路106により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上DATA信
号と表した。このDATA信号は、シフトレジスタ10
4に入力される。
The sync signal separation circuit 106 is a circuit for separating a sync signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. This DATA signal is output to the shift register 10
4 is input.

【0114】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであると言い換えてもよ
い。)。シリアル/パラレル変換された画像1ライン分
のデータ(電子放出素子n素子分の駆動データに相当)
は、Id1乃至Idnのn個の並列信号として前記シフ
トレジスタ104より出力される。
The shift register 104 is for serial / parallel conversion of the DATA signal serially input in time series for each line of the image, and is based on the control signal Tsft sent from the control circuit 103. The control signal Tsft may be rephrased as the shift clock of the shift register 104. Data for one line of serial / parallel converted image (equivalent to drive data for n electron-emitting devices)
Are output from the shift register 104 as n parallel signals Id1 to Idn.

【0115】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、Id’1乃至Id’nとして出力され、変調
信号発生器107に入力される。
The line memory 105 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 107.

【0116】変調信号発生器107は、画像データI
d’1乃至Id’nの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Dy1乃至Dynを通じて表示パ
ネル101内の表面伝導型電子放出素子に印加される。
The modulation signal generator 107 outputs the image data I
a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of d′ 1 to Id′n;
The output signal is applied to the surface conduction electron-emitting device in the display panel 101 through the terminals Dy1 to Dyn.

【0117】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに関して以下の基本特性を有し
ている。即ち、電子放出には明確な閾値電圧Vthがあ
り、Vth以上の電圧が印加された時のみ電子放出が生
じる。電子放出閾値以上の電圧に対しては、素子への印
加電圧の変化に応じて放出電流も変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、例えば電
子放出閾値電圧以下の電圧を印加しても電子放出は生じ
ないが、電子放出閾値電圧以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値V
mを変化させることにより、出力電子ビームの強度を制
御することが可能である。また、パルスの幅Pwを変化
させることにより、出力される電子ビームの電荷の総量
を制御することが可能である。
As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics regarding the emission current Ie. That is, electron emission has a clear threshold voltage Vth, and electron emission occurs only when a voltage equal to or higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when a pulse-like voltage is applied to this element, for example, when a voltage lower than the electron emission threshold voltage is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold voltage is applied, electrons are not emitted. A beam is output. At this time, the pulse peak value V
By changing m, the intensity of the output electron beam can be controlled. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【0118】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器107として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When implementing the voltage modulation method, the modulation signal generator 107 generates a voltage pulse of a fixed length, and a voltage modulation circuit capable of appropriately modulating the peak value of the voltage pulse according to input data. Can be used. When carrying out the pulse width modulation method, the modulation signal generator 107 uses a pulse width modulation method that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to the input data. A circuit can be used.

【0119】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
The shift register 104 and the line memory 10
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0120】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 106 into a digital signal. For this, an A / D converter is provided at the output section of the sync signal separation circuit 106. Just go. In this connection, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 includes:
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the voltage of the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【0121】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路(VCO)を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 107 may be an amplifier circuit using, for example, an operational amplifier or the like, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary.

【0122】このような構成をとり得る本発明を適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Dx1乃至Dxm、Dy1乃至Dynを介して電
圧を印加することにより、電子放出が生じる。高圧端子
87を介してメタルバック85あるいは透明電極(不図
示)に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜84に衝突し、発光が生じて画像が形
成される。
In the image forming apparatus to which the present invention having such a structure can be applied, electron emission is performed by applying a voltage to each electron-emitting device via the terminals Dx1 to Dxm and Dy1 to Dyn outside the container. Occurs. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal 87 to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image.

【0123】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついてはNTSC方式を挙げたが、入力信号はこれに限
られるものではなく、PAL、SECAM方式等の他、
これらよりも多数の走査線からなるTV信号(例えば、
MUSE方式をはじめとする高品位TV)方式をも採用
できる。
The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. The input signal has been described in the NTSC system. However, the input signal is not limited to this. In addition to the PAL and SECAM systems,
A TV signal composed of more scanning lines than these (for example,
A high-definition TV system such as the MUSE system can also be adopted.

【0124】次に、前述の梯子型配置の電子源及び画像
形成装置について、図11及び図12を用いて説明す
る。
Next, the above-mentioned ladder-type electron source and image forming apparatus will be described with reference to FIGS. 11 and 12.

【0125】図11は、梯子型配置の電子源の一例を示
す模式図である。図11において、110は電子源基
板、111は電子放出素子である。112は、電子放出
素子111を接続するための共通配線D1〜D10であ
り、これらは外部端子として引き出されている。電子放
出素子111は、基板110上に、X方向に並列に複数
個配置されている(これを素子行と呼ぶ)。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線D2〜D9は、例えばD2とD3を一体の同一配
線とすることもできる。
FIG. 11 is a schematic diagram showing an example of a ladder-type electron source. In FIG. 11, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. Reference numeral 112 denotes common wirings D1 to D10 for connecting the electron-emitting devices 111, and these are drawn out as external terminals. A plurality of electron-emitting devices 111 are arranged on the substrate 110 in parallel in the X direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to the element rows where the electron beam is to be emitted, and a voltage equal to or lower than the electron emission threshold is applied to the element rows where the electron beam is not desired to be emitted. For example, the common wirings D2 to D9 located between the element rows may be formed by integrating D2 and D3 into the same wiring.

【0126】図12は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。120はグリッド電極、121は電子が通過するた
めの開口、D1乃至Dmは容器外端子、G1乃至Gnは
グリッド電極120と接続された容器外端子である。1
10は各素子行間の共通配線を同一配線とした電子源基
板である。図12においては、図8、図11に示した部
位と同じ部位には、これらの図に付したのと同一の符号
を付している。ここに示した画像形成装置と、図8に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板110とフェースプレート86の間にグ
リッド電極120を備えているか否かである。
FIG. 12 is a schematic diagram showing an example of a panel structure in an image forming apparatus provided with a ladder-type electron source. Reference numeral 120 denotes a grid electrode, 121 denotes an opening through which electrons pass, D1 to Dm denote external terminals, and G1 to Gn denote external terminals connected to the grid electrode 120. 1
Reference numeral 10 denotes an electron source substrate in which the common wiring between the element rows is the same wiring. In FIG. 12, the same portions as those shown in FIGS. 8 and 11 are denoted by the same reference numerals as those shown in these drawings. A major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIG. 8 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.

【0127】図12においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、表面伝導型電子放出素
子111から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して1個ずつ円形の開口121が設けられてい
る。グリッド電極の形状や配置位置は、図12に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。
In FIG. 12, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the surface conduction electron-emitting device 111, and allows the electron beam to pass through a stripe-shaped electrode provided orthogonal to the ladder-type element row. Therefore, one circular opening 121 is provided for each element. The shapes and arrangement positions of the grid electrodes are not limited to those shown in FIG. For example, a large number of through holes may be provided as openings as meshes, and grid electrodes may be provided around or near the surface conduction electron-emitting device.

【0128】容器外端子D1乃至Dm及びグリッド容器
外端子G1乃至Gnは、不図示の制御回路と電気的に接
続されている。
The external terminals D1 to Dm and the grid external terminals G1 to Gn are electrically connected to a control circuit (not shown).

【0129】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)して行くのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
In the image forming apparatus of this example, the modulation signals for one image line are simultaneously applied to the grid electrode columns in synchronization with the sequential driving (scanning) of the element rows one column at a time. This makes it possible to control the irradiation of the phosphor with each electron beam and display the image line by line.

【0130】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。
The image forming apparatus of the present invention described above is an image forming apparatus as an optical printer including a photosensitive drum or the like in addition to a display device for television broadcasting, a display device such as a television conference system or a computer. Etc. can also be used.

【0131】[0131]

【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれら実施例に限定されるものでは
なく、本発明の目的が達成される範囲内での各要素の置
換や設計変更がなされたものをも包含する。
EXAMPLES The present invention will be described below with reference to specific examples, but the present invention is not limited to these examples, and each element within a range in which the object of the present invention is achieved. This also includes those in which substitutions or design changes have been made.

【0132】[実施例1]本実施例に係わる基本的な表
面伝導型電子放出素子の構成は、図1(a),(b)の
平面図及び断面図と同様である。図1において、1は基
板、2と3は素子電極、4は導電性膜、5は電子放出
部、6は金属化合物の熱分解生成物である。
[Embodiment 1] The structure of a basic surface conduction electron-emitting device according to this embodiment is the same as the plan view and the sectional view of FIGS. 1 (a) and 1 (b). In FIG. 1, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive film, 5 is an electron emitting portion, and 6 is a thermal decomposition product of a metal compound.

【0133】本実施例に係る表面伝導型電子放出素子の
製造法は、基本的には図3と同様であり、以下、図1及
び図3を用いて、本実施例に係る素子の基本的な構成及
び製造法を順を追って説明する。
The method of manufacturing the surface conduction electron-emitting device according to this example is basically the same as that shown in FIG. 3, and the basic steps of the device according to this example will be described below with reference to FIGS. 1 and 3. The various configurations and manufacturing methods will be described in order.

【0134】工程−a 清浄化した青板ガラス上に、厚さ0.5μmのシリコン
酸化膜をスパッタ法で形成し、これを基板1として用い
る。かかる基板1上に、電極パターンに対応する開口部
を有するホトレジスト(RD−2000N−41/日立
化成社製)のマスクパターンを形成し、真空蒸着法によ
り、厚さ5nmのTi、厚さ100nmのNiを順次堆
積した。ホトレジストを有機溶剤で溶解し、Ni/Ti
膜をリフトオフして、素子電極2,3を形成した(図3
(a))。素子電極の間隔Lは10μm、素子電極幅W
は300μmである。
Step-a A silicon oxide film having a thickness of 0.5 μm is formed on the cleaned soda-lime glass by a sputtering method, and this is used as the substrate 1. On this substrate 1, a mask pattern of photoresist (RD-2000N-41 / manufactured by Hitachi Chemical Co., Ltd.) having openings corresponding to the electrode patterns is formed, and Ti of 5 nm in thickness and 100 nm in thickness is formed by a vacuum deposition method. Ni was sequentially deposited. Dissolve the photoresist in an organic solvent and use Ni / Ti
The film was lifted off to form device electrodes 2 and 3 (see FIG. 3).
(A)). Element electrode spacing L is 10 μm, element electrode width W
Is 300 μm.

【0135】工程−b 上記素子に厚さ100nmのCr膜を真空蒸着法により
形成し、フォトリソグラフィー技術により、導電性膜の
パターンに対応する開口部を設け、導電性膜形成のため
のCrマスクを形成した。その上に有機Pd化合物の溶
液(ccp4230/奥野製薬(株)製)をスピンナー
を用いて塗布し、300℃で10分間の加熱焼成処理を
行い、PdOを主成分とする導電性膜を形成した。この
膜の厚さは、10nmであった。続いて、Crマスクを
ウエットエッチングで除去し、PdO微粒子膜をリフト
オフすることにより所望のパターンを有する導電性膜4
を形成した(図3(b))。該導電性膜4の抵抗値は、
Rs=2×104 Ω/□であった。
Step-b A Cr film having a thickness of 100 nm is formed on the above device by a vacuum deposition method, an opening corresponding to the pattern of the conductive film is formed by a photolithography technique, and a Cr mask for forming the conductive film is formed. Was formed. A solution of an organic Pd compound (ccp4230 / Okuno Pharmaceutical Co., Ltd.) was applied thereon using a spinner, and heated and baked at 300 ° C. for 10 minutes to form a conductive film containing PdO as a main component. . The thickness of this film was 10 nm. Subsequently, the Cr mask is removed by wet etching, and the PdO fine particle film is lifted off to form a conductive film 4 having a desired pattern.
Was formed (FIG. 3B). The resistance value of the conductive film 4 is
Rs = 2 × 10 4 Ω / □.

【0136】工程−c 次に、上記基板1を図5の真空処理装置の真空容器55
内の試料ホルダー(不図示)に設置し、排気ポンプ56
にて排気し、真空容器55内を1×10-5Torrの真
空度とした。この後、素子に素子電圧Vfを印加するた
めの電源51より、素子電極2,3間に電圧を印加し、
通電フォーミングを行い、電子放出部5を形成した(図
3(c))。通電フォーミング処理の電圧波形は図4
(b)に示したものである。
Step-c Next, the substrate 1 is placed in the vacuum container 55 of the vacuum processing apparatus shown in FIG.
Installed in the sample holder (not shown) inside, and exhaust pump 56
The interior of the vacuum container 55 was evacuated to a vacuum degree of 1 × 10 −5 Torr. After that, a voltage is applied between the element electrodes 2 and 3 from a power source 51 for applying the element voltage Vf to the element,
Energization forming was performed to form the electron emitting portion 5 (FIG. 3C). The voltage waveform of the energization forming process is shown in Fig. 4.
It is shown in (b).

【0137】本実施例では、図4(b)中のT1を1m
s、T2を10msとし、波高値の漸増する三角波パル
スを用いた。また、フォーミング処理中は、フォーミン
グパルスの休止時間内に0.1Vの抵抗測定用パルスを
挿入し、抵抗値が1MΩを越えたところでフォーミング
処理を終了した。終了時のパルスの波高値は、代表的な
素子で約5.0V程度であった。
In this embodiment, T1 in FIG. 4B is set to 1 m.
s and T2 were set to 10 ms, and a triangular wave pulse whose peak value was gradually increased was used. Further, during the forming process, a 0.1 V resistance measurement pulse was inserted within the pause time of the forming pulse, and the forming process was terminated when the resistance value exceeded 1 MΩ. The peak value of the pulse at the end was about 5.0 V in a typical device.

【0138】工程−d フォーミング後の基板1を100℃に加熱し、W(C
O)6 ガスを真空容器55内に5mTorr、5分間導
入した。これにより素子電極2,3及び導電性膜4上に
はWが堆積したが、その他の絶縁性基板表面上にはWは
堆積しなかった(図3(d))。
Step-d The substrate 1 after forming is heated to 100 ° C., and W (C
O) 6 gas was introduced into the vacuum container 55 at 5 mTorr for 5 minutes. As a result, W was deposited on the device electrodes 2 and 3 and the conductive film 4, but W was not deposited on the surface of other insulating substrates (FIG. 3D).

【0139】工程−e 続いて、W(CO)6 ガスを十分排気した後、アセトン
蒸気を真空容器55内に1mTorr導入し、フォーミ
ング処理した素子の電極間にパルス幅1ms、波高値1
4V、周波数100Hzのパルス電圧を20分間印加し
た。
Step-e Subsequently, after the W (CO) 6 gas was sufficiently exhausted, acetone vapor was introduced into the vacuum chamber 55 at 1 mTorr, and the pulse width was 1 ms between the electrodes of the formed element, and the peak value was 1.
A pulse voltage of 4 V and a frequency of 100 Hz was applied for 20 minutes.

【0140】以上のように作製した電子放出素子の特性
を、素子上5mm離れたアノード電極54に1kVを印
加して測定した。以上の処理で用いた排気装置はソープ
ションポンプとイオンポンプよりなる超高真空用の排気
装置である。
The characteristics of the electron-emitting device manufactured as described above were measured by applying 1 kV to the anode electrode 54 spaced 5 mm above the device. The exhaust device used in the above process is an ultra-high vacuum exhaust device including a sorption pump and an ion pump.

【0141】測定後の電子放出素子を走査電子顕微鏡で
観察した結果、初期に見られた導電性膜4を構成する超
微粒子上に金属堆積物が見られた。また、この導電性膜
4の高電位側には黒い堆積物が付着していたが、これは
カーボンであった。
As a result of observing the electron-emitting device after the measurement with a scanning electron microscope, metal deposits were found on the ultrafine particles constituting the conductive film 4 which was found at the beginning. Black deposits were attached to the high potential side of the conductive film 4, which was carbon.

【0142】[実施例2]フォーミング工程(工程−
c)まで実施例1と同様の材料を用いて同様に行い、導
電性膜4の一部に電子放出部5を有する素子を作製し
た。
[Example 2] Forming step (step-
The steps up to c) were performed in the same manner using the same material as in Example 1 to fabricate an element having the electron emitting portion 5 in a part of the conductive film 4.

【0143】工程−dとして、基板を150℃に加熱
し、真空容器内に1Torrの有機Pd化合物(ccp
4230/奥野製薬(株)製)の蒸気を15分間導入す
ることにより、素子上に酸化Pdを堆積させた。
In step-d, the substrate was heated to 150 ° C., and 1 Torr of the organic Pd compound (ccp was placed in a vacuum container).
4230 / Okuno Pharmaceutical Co., Ltd. vapor was introduced for 15 minutes to deposit Pd oxide on the device.

【0144】上記、有機Pd化合物の蒸気を排気後、1
×10-5 Torrの真空中で素子電極間にパルス幅1
ms、波高値15V、周波数100Hzのパルス電圧を
30分印加しつづけることにより活性化処理を行ったと
ころ、素子間に流れる電流値は2.5mAまで増加し
た。以上の工程により表面伝導型電子放出素子を作製
し、その電気特性を、素子上5mm離れたアノード電極
に1kVを印加して測定した。なお、本実施例において
は、排気装置として、ロータリーポンプと油拡散ポンプ
により構成される高真空用排気装置を用いた。
After exhausting the vapor of the organic Pd compound, 1
Pulse width 1 between device electrodes in vacuum of × 10 -5 Torr
When an activation process was performed by continuously applying a pulse voltage of ms, a peak value of 15 V, and a frequency of 100 Hz for 30 minutes, the current value flowing between the elements increased to 2.5 mA. A surface conduction electron-emitting device was produced by the above steps, and its electrical characteristics were measured by applying 1 kV to the anode electrode 5 mm apart from the device. In this embodiment, a high vacuum exhaust device including a rotary pump and an oil diffusion pump was used as the exhaust device.

【0145】[実施例3]基板と素子電極形成工程(工
程−a)は、実施例1と同一の工程を採用した。
[Embodiment 3] As the substrate and element electrode forming step (step-a), the same steps as in Example 1 were adopted.

【0146】工程−b リフトオフ用のCr膜を実施例1と同様に形成した後、
Auを真空蒸着法により2nm堆積した。Cr膜をエッ
チング除去することによりAuの導電性膜を形成した。
この時、素子電極間の抵抗値は20Ωであった。また、
このAuは、粒子状に堆積したいわゆる島状堆積膜であ
った。
Step-b After forming a lift-off Cr film in the same manner as in Example 1,
Au was deposited to a thickness of 2 nm by a vacuum evaporation method. A conductive film of Au was formed by removing the Cr film by etching.
At this time, the resistance value between the device electrodes was 20Ω. Also,
This Au was a so-called island-shaped deposited film deposited in the form of particles.

【0147】工程−c 真空装置に基板を配置し、実施例1と同様にしてフォー
ミング処理によりAu膜に電子放出部を形成した。
Step-c The substrate was placed in a vacuum apparatus, and an electron emitting portion was formed in the Au film by the forming process in the same manner as in Example 1.

【0148】工程−d 基板を120℃に加熱し、真空容器内にジメチル金アセ
トナート蒸気を2Torr導入し、素子上に金を堆積さ
せた。
Step-d The substrate was heated to 120 ° C., and 2 Torr of dimethyl gold acetonate vapor was introduced into the vacuum container to deposit gold on the device.

【0149】その後、活性化処理として、ジメチル金ア
セトナート蒸気を十分排気後、素子電極間にパルス幅1
ms、波高値15V、周波数100Hzのパルス電圧を
30分印加した。
Thereafter, as an activation treatment, dimethyl gold acetonate vapor was sufficiently exhausted, and a pulse width of 1 was applied between the device electrodes.
A pulse voltage of ms, peak value of 15 V, and frequency of 100 Hz was applied for 30 minutes.

【0150】以上の工程により表面伝導型電子放出素子
を作製し、その電気特性を、素子上5mm離れたアノー
ド電極に1kVを印加して測定した。本実施例で用いた
排気装置は実施例2と同様である。
A surface conduction electron-emitting device was produced by the above steps, and its electrical characteristics were measured by applying 1 kV to the anode electrode 5 mm away from the device. The exhaust device used in this embodiment is the same as that in the second embodiment.

【0151】[実施例4]基板と素子電極形成工程(工
程−a)は、実施例1と同一の工程を採用した。
[Embodiment 4] As the substrate and device electrode forming step (step-a), the same steps as in Embodiment 1 were adopted.

【0152】工程−b リフトオフ用のCr膜を実施例1と同様に形成した後、
Moをスパッタリング法により3nm堆積した。Cr膜
をエッチング除去することによりMoの導電性膜を形成
した。この時、素子電極間の抵抗値は25Ωであった。
Step-b After forming a Cr film for lift-off in the same manner as in Example 1,
Mo was deposited by sputtering to a thickness of 3 nm. A Mo conductive film was formed by etching away the Cr film. At this time, the resistance value between the device electrodes was 25Ω.

【0153】工程−c 真空装置に基板を配置し、実施例1と同様にしてフォー
ミング処理によりMo膜に電子放出部を形成した。
Step-c The substrate was placed in a vacuum apparatus, and an electron emitting portion was formed on the Mo film by the forming process in the same manner as in Example 1.

【0154】工程−d 基板を170℃に加熱し、真空容器内にビスベンゼンモ
リブデン蒸気を1Torrで30分間導入し、素子上に
Moを堆積させた。
Step-d The substrate was heated to 170 ° C., and bisbenzene molybdenum vapor was introduced into the vacuum chamber at 1 Torr for 30 minutes to deposit Mo on the device.

【0155】その後、活性化処理として、ビスベンゼン
モリブデン蒸気を十分排気後、素子電極間にパルス幅1
ms、波高値15V、周波数100Hzのパルス電圧を
30分印加した。
After that, as an activation treatment, bisbenzene molybdenum vapor was sufficiently exhausted, and a pulse width of 1 was applied between the device electrodes.
A pulse voltage of ms, peak value of 15 V, and frequency of 100 Hz was applied for 30 minutes.

【0156】以上の工程により表面伝導型電子放出素子
を作製し、その電気特性を、素子上5mm離れたアノー
ド電極に1kVを印加して測定した。
A surface conduction electron-emitting device was manufactured by the above steps, and its electrical characteristics were measured by applying 1 kV to the anode electrode 5 mm away from the device.

【0157】[比較例]工程−dを省略した以外は、実
施例2と同一の材料及び工程により表面伝導型電子放出
素子を作製し、その電気特性を、素子上5mm離れたア
ノード電極に1kVを印加して測定した。
[Comparative Example] A surface conduction electron-emitting device was manufactured by using the same materials and processes as in Example 2 except that the step-d was omitted, and the electric characteristics thereof were 1 kV on the anode electrode 5 mm away from the device. Was applied and measured.

【0158】以上の実施例1〜4及び比較例の素子特性
の測定初期と、一定時間駆動後の測定結果を、表1に示
す。
Table 1 shows the initial measurement results of the device characteristics of Examples 1 to 4 and the comparative example and the measurement results after driving for a certain period of time.

【0159】[0159]

【表1】 [Table 1]

【0160】[実施例5]本実施例は、多数の表面伝導
型電子放出素子を単純マトリクス配置した電子源を用い
て、画像形成装置を作製した例である。
[Embodiment 5] In this embodiment, an image forming apparatus is manufactured using an electron source in which a large number of surface conduction electron-emitting devices are arranged in a simple matrix.

【0161】複数の導電性膜がマトリクス配線された基
板の一部の平面図を図13に示す。また、図中のA−
A’断面図を図14に示す。但し、図13、図14で同
じ符号で示したものは、同じ部材を示す。ここで1は基
板、2と3は素子電極、4は導電性膜、6は金属化合物
の熱分解生成物である。72は図7のDxmに対応する
X方向配線(下配線とも呼ぶ)、73は図7のDynに
対応するY方向配線(上配線とも呼ぶ)であり、夫々1
00本形成している。141は層間絶縁層、142は素
子電極2と下配線72との電気的接続のためのコンタク
トホールである。
FIG. 13 shows a plan view of a part of a substrate on which a plurality of conductive films are arranged in matrix. In addition, A- in the figure
A sectional view taken along the line A'is shown in FIG. However, the same reference numerals in FIGS. 13 and 14 indicate the same members. Here, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive film, and 6 is a thermal decomposition product of a metal compound. Reference numeral 72 denotes an X-direction wiring (also referred to as a lower wiring) corresponding to Dxm in FIG. 7, and 73 denotes a Y-direction wiring (also referred to as an upper wiring) corresponding to Dyn in FIG.
00 pieces are formed. Reference numeral 141 is an interlayer insulating layer, and 142 is a contact hole for electrically connecting the device electrode 2 and the lower wiring 72.

【0162】先ず、本実施例の電子源基板の製造方法
を、図15及び図16を用いて工程順に従って具体的に
説明する。尚、以下に説明する工程−a〜hは、それぞ
れ図15の(a)〜(d)及び図16の(e)〜(h)
に対応する。
First, the method of manufacturing the electron source substrate of this embodiment will be specifically described with reference to FIGS. In addition, the steps-a to h described below include (a) to (d) of FIG. 15 and (e) to (h) of FIG. 16, respectively.
Corresponding to.

【0163】工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成した基板1上に、真空蒸着法に
より、厚さ5nmのCr、厚さ600nmのAuを順次
積層した後、ホトレジスト(AZ1370/ヘキスト社
製)をスピンナーにより回転塗布、ベークした後、ホト
マスク像を露光、現像して、下配線パターンを形成し、
Au/Cr堆積膜をウエットエッチングして、所望の形
状の下配線72を形成した。
Step-a Cr was deposited to a thickness of 5 nm and Au was deposited to a thickness of 600 nm by a vacuum deposition method on a substrate 1 in which a silicon oxide film having a thickness of 0.5 μm was formed on a cleaned soda-lime glass by a sputtering method. After sequentially laminating, a photoresist (AZ1370 / Hoechst) is spin-coated with a spinner and baked, and then a photomask image is exposed and developed to form a lower wiring pattern,
The Au / Cr deposited film was wet-etched to form the lower wiring 72 having a desired shape.

【0164】工程−b 次に、厚さ1.0μmのシリコン酸化膜からなる層間絶
縁層141をRFスパッタ法により堆積した。
Step-b Next, an interlayer insulating layer 141 made of a silicon oxide film having a thickness of 1.0 μm was deposited by the RF sputtering method.

【0165】工程−c 工程bで堆積したシリコン酸化膜にコンタクトホール1
42を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層141をエッチングしてコ
ンタクトホール142を形成した。エッチングはCF4
とH2 ガスを用いたRIE(Reactive Ion
Etching)法によった。
Step-c Contact hole 1 is formed in the silicon oxide film deposited in Step b.
A photoresist pattern for forming 42 was formed, and the interlayer insulating layer 141 was etched using this as a mask to form a contact hole 142. Etching is CF 4
And using the H 2 gas RIE (Reactive Ion
Etching) method.

【0166】工程−d その後、素子電極2,3と素子電極間ギャップとなるべ
きパターンをホトレジスト(RD−2000N−41/
日立化成社製)で形成し、真空蒸着法により、厚さ5n
mのTi、厚さ100nmのNiを順次堆積した。ホト
レジストパターンを有機溶剤で溶解し、Ni/Ti堆積
膜をリフトオフし、素子電極間隔Lが3μm、幅Wが3
00μmの素子電極2,3を形成した。
Step-d After that, a pattern which is to be the gap between the device electrodes 2 and 3 and the device electrode is formed into a photoresist (RD-2000N-41 /
Hitachi Chemical Co., Ltd.) and a thickness of 5 n
m of Ti and 100 nm of Ni were sequentially deposited. The photoresist pattern is dissolved in an organic solvent, the Ni / Ti deposited film is lifted off, and the device electrode interval L is 3 μm and the width W is 3.
The device electrodes 2 and 3 of 00 μm were formed.

【0167】工程−e 素子電極2,3の上に上配線73のホトレジストパター
ンを形成した後、厚さ5nmのTi、厚さ500nmの
Auを順次真空蒸着により堆積し、リフトオフにより不
要な部分を除去して、所望の形状の上配線73を形成し
た。
Step-e After forming the photoresist pattern of the upper wiring 73 on the device electrodes 2 and 3, Ti with a thickness of 5 nm and Au with a thickness of 500 nm are sequentially deposited by vacuum evaporation, and unnecessary portions are lifted off. After removal, the upper wiring 73 having a desired shape was formed.

【0168】工程−f 次に、膜厚30nmのCr膜161を真空蒸着により堆
積、導電性膜4の形状の開口部を有するようにパターニ
ングし、その上に有機Pd化合物の溶液(ccp−42
30)をスピンナーにより回転塗布、300℃で12分
間の加熱焼成処理を施してPdO微粒子からなる導電性
膜4を形成した。この膜の膜厚は70nmであった。
Step-f Next, a Cr film 161 having a film thickness of 30 nm is deposited by vacuum evaporation and patterned so as to have an opening in the shape of the conductive film 4, and an organic Pd compound solution (ccp-42) is formed thereon.
30) was spin-coated with a spinner and heated and baked at 300 ° C. for 12 minutes to form a conductive film 4 made of PdO fine particles. The thickness of this film was 70 nm.

【0169】工程−g Cr膜161を酸エッチャントを用いてウエットエチイ
ングしてPdO微粒子よりなる導電性膜4の不要部分と
ともに除去し、所望の形状の導電性膜4を形成した。こ
の導電性膜4の抵抗値は、Rs=4×104 Ω/□程度
であった。
Step-g The Cr film 161 was wet-etched with an acid etchant and removed together with unnecessary portions of the conductive film 4 made of PdO fine particles to form a conductive film 4 having a desired shape. The resistance value of the conductive film 4 was about Rs = 4 × 10 4 Ω / □.

【0170】工程−h コンタクトホール142部分以外にレジストパターンを
形成し、真空蒸着により厚さ5nmのTi、厚さ500
nmのAuを順次堆積した。リフトオフにより不要な部
分を除去することにより、コンタクトホール142を埋
め込んだ。
Step-h: A resist pattern is formed on a portion other than the contact hole 142, and Ti is deposited to a thickness of 5 nm by vacuum vapor deposition, and a thickness of 500 is applied.
nm of Au was sequentially deposited. Unnecessary portions were removed by lift-off to fill the contact holes 142.

【0171】以上の工程により、絶縁性基板1上に下配
線72、層間絶縁層141、上配線73、素子電極2,
3、導電性膜4を形成した。
Through the above steps, the lower wiring 72, the interlayer insulating layer 141, the upper wiring 73, the device electrode 2, and the insulating substrate 1 are formed on the insulating substrate 1.
3, the conductive film 4 was formed.

【0172】次に、以上のようにして作製した複数の導
電性膜4がマトリクス配線された基板1(図13)を用
いて画像形成装置を作製した。作製手順を図8と図9を
用いて説明する。
Next, an image forming apparatus was manufactured using the substrate 1 (FIG. 13) in which the plurality of conductive films 4 manufactured as described above are arranged in matrix. The manufacturing procedure will be described with reference to FIGS.

【0173】工程−i 先ず、上記複数の導電性膜4がマトリクス配線された基
板1(図13)をリアプレート81上に固定した後、基
板1の5mm上方に、フェースプレート86(ガラス基
板83の内面に蛍光膜84とメタルバック85が形成さ
れて構成される)を支持枠82を介して配置し、フェー
スプレート86、支持枠82、リアプレート81の接合
部にフリットガラスを塗布し、大気中で430℃で10
分以上焼成することで封着した(図8)。なお、リアプ
レート81への基板1の固定もフリットガラスで行っ
た。
Step-i First, the substrate 1 (FIG. 13) on which the plurality of conductive films 4 are matrix-wired is fixed on the rear plate 81, and then the face plate 86 (glass substrate 83) is placed 5 mm above the substrate 1. (A fluorescent film 84 and a metal back 85 are formed on the inner surface of the substrate) via a support frame 82, and frit glass is applied to the joint portion of the face plate 86, the support frame 82, and the rear plate 81, and the atmosphere 10 at 430 ° C
It was sealed by firing for more than a minute (FIG. 8). The fixing of the substrate 1 to the rear plate 81 was also performed with frit glass.

【0174】蛍光膜84は、カラーを実現するために、
ストライプ形状(図9(a)参照)の蛍光体とし、先に
ブラックストライプを形成し、その間隙部にスラリー法
により各色蛍光体92を塗布して蛍光膜84を作製し
た。ブラックストライプの材料としては、通常よく用い
られている黒鉛を主成分とする材料を用いた。
In order to realize color, the fluorescent film 84 is
A fluorescent material having a stripe shape (see FIG. 9A) was formed, a black stripe was first formed, and the fluorescent material 92 of each color was applied to the gap portion by the slurry method to form a fluorescent film 84. As a material for the black stripe, a material which is commonly used and whose main component is graphite was used.

【0175】また、蛍光膜84の内面側にはメタルバッ
ク85を設けた。メタルバック85は、蛍光膜84の作
製後、蛍光膜84の内面側表面の平滑化処理(通常、フ
ィルミングと呼ばれる)を行い、その後、Alを真空蒸
着することで作製した。
A metal back 85 is provided on the inner surface side of the fluorescent film 84. The metal back 85 is manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 84 after the fluorescent film 84 is manufactured, and then performing vacuum deposition of Al.

【0176】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極を設ける場合もあるが、本実施例ではメタルバック8
5のみで十分な導電性が得られたので省略した。
The face plate 86 is further provided with a fluorescent film 8
In some cases, a transparent electrode is provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the metal back 8.
5 was omitted because sufficient conductivity was obtained.

【0177】前述の封着を行う際、カラーの場合は各色
蛍光体92と電子放出素子74とを対応させなくてはい
けないため、十分な位置合わせを行った。
When performing the above-mentioned sealing, in the case of a color, since the phosphors 92 of the respective colors and the electron-emitting devices 74 have to correspond to each other, sufficient alignment is performed.

【0178】工程−j 以上のようにして完成した外囲器88内の雰囲気を排気
管(不図示)を通じ真空ポンプにて10-4Pa程度の真
空度まで排気した。Y方向配線を共通結線して1ライン
毎にフォーミング処理を行った。尚、フォーミングは実
施例1で採用した条件で行った。
Step-j The atmosphere in the envelope 88 completed as described above was exhausted to a vacuum degree of about 10 -4 Pa by a vacuum pump through an exhaust pipe (not shown). The Y-direction wirings are commonly connected and the forming process is performed for each line. The forming was performed under the conditions employed in Example 1.

【0179】工程−k 次に、外囲器88を恒温槽で100℃に加熱しつつ、W
(CO)6 ガスを排気管(不図示)を通じて5mTor
r導入した。
Step-k Next, while heating the envelope 88 to 100 ° C. in a constant temperature bath, W
5m Tor of (CO) 6 gas through an exhaust pipe (not shown)
r introduced.

【0180】工程−l つづいて、活性化処理を行う。パネル(外囲器88)の
排気管を活性化物質であるアセトンが充填されたアンプ
ルに接続する。アセトンをパネル内に導入し、圧力が1
mTorrとなるように調整して、18V矩形波パルス
を素子電極2,3間に印加する。パルス幅は100μ
s、パルス間隔は20msとした。
Step-1 The activation process is carried out. The exhaust pipe of the panel (envelope 88) is connected to an ampoule filled with the activator acetone. Acetone is introduced into the panel and the pressure is 1
The 18V rectangular wave pulse is applied between the device electrodes 2 and 3 by adjusting so as to be mTorr. Pulse width is 100μ
s and the pulse interval was 20 ms.

【0181】活性化処理は、1行づつ実行した。一つの
行の素子に接続された1本のX方向配線に、波高値Va
ct=18Vの矩形波パルスを印加し、Y方向配線は、
工程jと同様に共通電極に結線する。1分間毎にパルス
を三角波に変更し、素子電流−素子電圧特性(If−V
f特性)を測定する。Vf2=Vact/2=9Vにお
けるIfの値が、If(Vf2)≧If(Vact)/
220であれば、30秒間矩形波パルスの波高値を19
Vに上昇させ、その後18Vに戻して活性化処理を継続
する。
The activation process was executed line by line. The peak value Va is applied to one X-direction wiring connected to the elements in one row.
A rectangular wave pulse of ct = 18V is applied, and the Y-direction wiring is
Similar to step j, the common electrode is connected. The pulse is changed to a triangular wave every 1 minute, and the device current-device voltage characteristic (If-V
f characteristic) is measured. The value of If at Vf2 = Vact / 2 = 9V is If (Vf2) ≧ If (Vact) /
If 220, the peak value of the rectangular wave pulse for 30 seconds is 19
The voltage is raised to V and then returned to 18 V to continue the activation process.

【0182】1素子あたりの素子電流がIf(18V)
≧2mAとなったところでその行の活性化を終了し、次
の行の活性化処理に移って、同様の処理を繰り返した。
The device current per device is If (18V)
When ≧ 2 mA was reached, the activation of the row was terminated, the activation processing of the next row was performed, and the same processing was repeated.

【0183】工程−m 全ての行の活性化が終了したところで、ガス導入装置の
バルブを閉じアセトンの導入を停止し、パネル全体を約
200℃に加熱しながら5時間排気を続けたところで、
単純マトリクス駆動により、電子を放出させ、蛍光膜8
4を全面発光させ、正常に動作することを確認した後、
排気管を加熱溶着して封じ切った。最後に、高周波加熱
によりパネル内に設置したゲッター(不図示)をフラッ
シュさせた。
Step-m When the activation of all the rows was completed, the valve of the gas introduction device was closed to stop the introduction of acetone, and the entire panel was heated to about 200 ° C. and exhausted for 5 hours.
The fluorescent film 8 is caused to emit electrons by the simple matrix drive.
After making all 4 emit light and confirming that it operates normally,
The exhaust pipe was heat-welded and completely sealed. Finally, the getter (not shown) installed in the panel was flashed by high frequency heating.

【0184】以上のようにして作製したパネルの容器外
端子Dx1乃至DxmとDy1乃至Dyn、及び高圧端
子87を夫々必要な駆動系に接続し、画像形成装置を完
成した。各表面伝導型電子放出素子に、容器外端子Dx
1乃至DxmとDy1乃至Dynを通じて、走査信号及
び変調信号を不図示の信号発生手段より夫々印加するこ
とにより電子放出させ、高圧端子87を通じてメタルバ
ック85に数kV以上の高圧を印加して、電子ビームを
加速し、蛍光膜84に衝突させ、励起・発光させること
で画像を表示した。
The outside-container terminals Dx1 to Dxm and Dy1 to Dyn of the panel manufactured as described above and the high-voltage terminal 87 were respectively connected to necessary drive systems to complete the image forming apparatus. Each surface conduction electron-emitting device is provided with an external terminal Dx
Electrons are emitted by applying a scanning signal and a modulation signal from a signal generating means (not shown) through 1 to Dxm and Dy1 to Dyn, and a high voltage of several kV or more is applied to the metal back 85 through a high voltage terminal 87, thereby An image was displayed by accelerating the beam, colliding it with the fluorescent film 84, and exciting and emitting light.

【0185】本実施例における画像形成装置は、高輝度
で動作安定性に優れた画像を安定して表示することがで
きた。
The image forming apparatus according to the present embodiment was able to stably display an image having high brightness and excellent operation stability.

【0186】[0186]

【発明の効果】以上説明した様に、本発明によれば、安
定な電子放出特性と高い電子放出効率とを有する電子放
出素子を実現できる。
As described above, according to the present invention, it is possible to realize an electron-emitting device having stable electron emission characteristics and high electron emission efficiency.

【0187】また、本発明の画像形成装置においては、
高輝度で動作安定性に優れた画像を形成でき、例えばカ
ラーフラットテレビが実現される。
In addition, in the image forming apparatus of the present invention,
An image with high brightness and excellent operation stability can be formed, and a color flat television can be realized, for example.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電子放出素子の一例である平面型表面
伝導型電子放出素子を模式的に示した図である。
FIG. 1 is a diagram schematically showing a planar surface conduction electron-emitting device which is an example of the electron-emitting device of the present invention.

【図2】本発明の電子放出素子の一例である垂直型表面
伝導型電子放出素子を模式的に示した図である。
FIG. 2 is a diagram schematically showing a vertical surface conduction electron-emitting device which is an example of the electron-emitting device of the present invention.

【図3】図1の電子放出素子の製造方法の一例を説明す
るための図である。
FIG. 3 is a diagram illustrating an example of a method for manufacturing the electron-emitting device of FIG.

【図4】本発明の電子放出素子の製造に際して採用でき
る通電フォーミング処理における電圧波形の一例を示す
模式図である。
FIG. 4 is a schematic diagram showing an example of a voltage waveform in an energization forming process that can be adopted when manufacturing the electron-emitting device of the present invention.

【図5】本発明の電子放出素子の製造に用いることので
きる真空処理装置(測定評価装置)の一例を示す概略構
成図である。
FIG. 5 is a schematic configuration diagram showing an example of a vacuum processing apparatus (measurement evaluation apparatus) that can be used for manufacturing the electron-emitting device of the present invention.

【図6】本発明の表面伝導型電子放出素子の放出電流I
eおよび素子電流Ifと素子電圧Vfの関係の典型的な
例を示す図である。
FIG. 6 shows the emission current I of the surface conduction electron-emitting device of the present invention.
FIG. 6 is a diagram showing a typical example of a relationship between the element voltage e and the element current If and the element voltage Vf.

【図7】本発明の適用可能な単純マトリクス配置の電子
源の一例を示す模式図である。
FIG. 7 is a schematic diagram showing an example of an electron source of a simple matrix arrangement to which the present invention can be applied.

【図8】本発明の適用可能な画像形成装置の表示パネル
の一例を示す模式図である。
FIG. 8 is a schematic diagram illustrating an example of a display panel of an image forming apparatus to which the present invention can be applied.

【図9】表示パネルにおける蛍光膜の一例を示す模式図
である。
FIG. 9 is a schematic view showing an example of a fluorescent film in a display panel.

【図10】画像形成装置にNTSC方式のテレビ信号に
応じて表示を行うための駆動回路の一例を示すブロック
図である。
FIG. 10 is a block diagram illustrating an example of a drive circuit for performing display on the image forming apparatus in accordance with an NTSC television signal.

【図11】本発明の適用可能な梯子型配置の電子源の一
例を示す模式図である。
FIG. 11 is a schematic diagram showing an example of an electron source having a ladder-type arrangement to which the present invention can be applied.

【図12】本発明の適用可能な画像形成装置の表示パネ
ルの一例を示す模式図である。
FIG. 12 is a schematic view showing an example of a display panel of an image forming apparatus to which the present invention can be applied.

【図13】実施例5のマトリクス配線した電子源の模式
図である。
13 is a schematic diagram of a matrix-wired electron source of Example 5. FIG.

【図14】図13のA−A’断面模式図である。14 is a schematic cross-sectional view taken along the line A-A ′ in FIG.

【図15】実施例5に係る電子源の製造工程図である。FIG. 15 is a manufacturing process diagram of the electron source according to the fifth embodiment.

【図16】実施例5に係る電子源の製造工程図である。FIG. 16 is a manufacturing process diagram of the electron source according to the fifth embodiment.

【図17】従来例の表面伝導型電子放出素子の平面図で
ある。
FIG. 17 is a plan view of a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2,3 素子電極 4 導電性膜 5 電子放出部 6 金属化合物の熱分解生成物 21 段差形成部 50 素子電流Ifを測定するための電流計 51 電子放出素子に素子電圧Vfを印加するための電
源 52 電子放出部5より放出される放出電流Ieを測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部5より放出される電子を捕捉するため
のアノード電極 55 真空容器 56 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導電材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 Vx,Va 直流電圧源 110 電子源基板 111 電子放出素子 112 電子放出素子を配線するための共通配線 120 グリッド電極 121 電子が通過するための開口 141 層間絶縁層 142 コンタクトホール 161 Cr膜
1 Substrate 2, 3 Element Electrode 4 Conductive Film 5 Electron Emission Section 6 Thermal Decomposition Product of Metal Compound 21 Step Forming Section 50 Ammeter for Measuring Element Current If 51 To Apply Element Voltage Vf to Electron Emitting Element Power source 52 for measuring the emission current Ie emitted from the electron emitting portion 5 high voltage power source for applying voltage to the anode electrode 54 anode for trapping electrons emitted from the electron emitting portion 5 Electrode 55 Vacuum container 56 Exhaust pump 71 Electron source substrate 72 X direction wiring 73 Y direction wiring 74 Surface conduction electron-emitting device 75 Connection 81 Rear plate 82 Support frame 83 Glass substrate 84 Fluorescent film 85 Metal back 86 Face plate 87 High voltage terminal 88 Enclosure 91 Black conductive material 92 Phosphor 101 Display panel 102 Scanning circuit 103 Control circuit 04 shift register 105 line memory 106 synchronization signal separation circuit 107 modulation signal generator Vx, Va DC voltage source 110 electron source substrate 111 electron-emitting device 112 common wiring for wiring electron-emitting devices 120 grid electrode 121 for passing electrons Opening 141 Interlayer insulating layer 142 Contact hole 161 Cr film

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 基体上に対向して設けられた一対の素子
電極間に、電子放出部を有する導電性膜を備える電子放
出素子において、少なくとも該導電性膜が金属化合物の
熱分解生成物で被覆されていることを特徴とする電子放
出素子。
1. An electron-emitting device comprising a conductive film having an electron-emitting portion between a pair of device electrodes provided facing each other on a substrate, wherein at least the conductive film is a thermal decomposition product of a metal compound. An electron-emitting device characterized by being covered.
【請求項2】 前記導電性膜が、前記金属化合物の熱分
解生成物の金属元素と同じ金属元素を含むことを特徴と
する請求項1に記載の電子放出素子。
2. The electron emitting device according to claim 1, wherein the conductive film contains the same metal element as the metal element of the thermal decomposition product of the metal compound.
【請求項3】 前記金属元素が、Pdであることを特徴
とする請求項2に記載の電子放出素子。
3. The electron-emitting device according to claim 2, wherein the metal element is Pd.
【請求項4】 前記導電性膜が、微粒子集合体であるこ
とを特徴とする請求項1〜3のいずれかに記載の電子放
出素子。
4. The electron-emitting device according to claim 1, wherein the conductive film is an aggregate of fine particles.
【請求項5】 前記金属化合物が、メタロセン、金属カ
ルボニル、金属アセチルアセトナートの中から選ばれる
いずれかであることを特徴とする請求項1〜4のいずれ
かに記載の電子放出素子。
5. The electron-emitting device according to claim 1, wherein the metal compound is any one selected from metallocene, metal carbonyl, and metal acetylacetonate.
【請求項6】 前記金属化合物は、300℃における蒸
気圧が0.1mTorr以上であることを特徴とする請
求項1〜5のいずれかに記載の電子放出素子。
6. The electron-emitting device according to claim 1, wherein the metal compound has a vapor pressure at 300 ° C. of 0.1 mTorr or more.
【請求項7】 前記電子放出部には、炭素又は/及び炭
素化合物が含まれていることを特徴とする請求項1〜6
のいずれかに記載の電子放出素子。
7. The electron emitting portion contains carbon and / or a carbon compound.
An electron-emitting device according to any one of 1.
【請求項8】 前記電子放出素子が、表面伝導型電子放
出素子であることを特徴とする請求項1〜7のいずれか
に記載の電子放出素子。
8. The electron-emitting device according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device.
【請求項9】 請求項1〜8のいずれかに記載の電子放
出素子の製造方法であって、少なくとも、前記導電性膜
に電子放出部を形成する工程と、金属錯体ガスを含む雰
囲気下で前記基体を加熱し、少なくとも前記導電性膜上
に金属化合物の熱分解生成物を選択性堆積条件下で堆積
させるを含むことを特徴とする電子放出素子の製造方
法。
9. The method for manufacturing an electron-emitting device according to claim 1, wherein at least a step of forming an electron-emitting portion in the conductive film, and an atmosphere containing a metal complex gas are used. A method of manufacturing an electron-emitting device, comprising heating the substrate and depositing a thermal decomposition product of a metal compound on at least the conductive film under selective deposition conditions.
【請求項10】 入力信号に応じて電子を放出する電子
源であって、請求項1〜8のいずれかに記載の電子放出
素子を、同一基板上に複数個配置したことを特徴とする
電子源。
10. An electron source which emits electrons in response to an input signal, wherein a plurality of electron-emitting devices according to any one of claims 1 to 8 are arranged on the same substrate. source.
【請求項11】 前記電子放出素子の複数が梯子状に配
置されており、個々の電子放出素子の両素子電極が並列
に二本の行配線に接続されており、更に変調手段を有す
ることを特徴とする請求項10に記載の電子源。
11. A plurality of the electron-emitting devices are arranged in a ladder shape, both device electrodes of each electron-emitting device are connected in parallel to two row wirings, and a modulation means is further provided. The electron source according to claim 10, characterized in that
【請求項12】 前記複数の電子放出素子がマトリクス
状に配置されており、個々の電子放出素子の一方の素子
電極を行配線に接続し、個々の電子放出素子の他方の素
子電極を前記行配線と直交する列配線に接続したことを
特徴とする請求項10に記載の電子源。
12. The plurality of electron-emitting devices are arranged in a matrix, one device electrode of each electron-emitting device is connected to a row wiring, and the other device electrode of each electron-emitting device is connected to the row. The electron source according to claim 10, wherein the electron source is connected to a column wiring orthogonal to the wiring.
【請求項13】 請求項10〜12のいずれかに記載の
電子源の製造方法において、前記複数の電子放出素子を
請求項9に記載の方法で製造することを特徴とする電子
源の製造方法。
13. The method for manufacturing an electron source according to claim 10, wherein the plurality of electron-emitting devices are manufactured by the method according to claim 9. .
【請求項14】 入力信号に基づいて画像を形成する装
置であって、少なくとも、請求項10〜12のいずれか
に記載の電子源と、画像形成部材とによって構成された
ことを特徴とする画像形成装置。
14. An apparatus for forming an image based on an input signal, wherein the apparatus comprises at least the electron source according to claim 10 and an image forming member. Forming equipment.
【請求項15】 請求項14に記載の画像形成装置の製
造方法において、前記電子源を請求項13に記載の方法
で製造することを特徴とする画像形成装置の製造方法。
15. The method for manufacturing an image forming apparatus according to claim 14, wherein the electron source is manufactured by the method according to claim 13.
JP8166697A 1996-06-07 1996-06-07 Electron emitting element, electron source, image forming device, and manufacture of them Withdrawn JPH09330648A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8166697A JPH09330648A (en) 1996-06-07 1996-06-07 Electron emitting element, electron source, image forming device, and manufacture of them

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8166697A JPH09330648A (en) 1996-06-07 1996-06-07 Electron emitting element, electron source, image forming device, and manufacture of them

Publications (1)

Publication Number Publication Date
JPH09330648A true JPH09330648A (en) 1997-12-22

Family

ID=15836077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8166697A Withdrawn JPH09330648A (en) 1996-06-07 1996-06-07 Electron emitting element, electron source, image forming device, and manufacture of them

Country Status (1)

Country Link
JP (1) JPH09330648A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271529B2 (en) 2004-04-13 2007-09-18 Canon Kabushiki Kaisha Electron emitting devices having metal-based film formed over an electro-conductive film element
US7572164B2 (en) 2004-06-17 2009-08-11 Canon Kabushiki Kaisha Method for manufacturing electron-emitting device, methods for manufacturing electron source and image display device using the electron-emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271529B2 (en) 2004-04-13 2007-09-18 Canon Kabushiki Kaisha Electron emitting devices having metal-based film formed over an electro-conductive film element
US7572164B2 (en) 2004-06-17 2009-08-11 Canon Kabushiki Kaisha Method for manufacturing electron-emitting device, methods for manufacturing electron source and image display device using the electron-emitting device

Similar Documents

Publication Publication Date Title
JP2967334B2 (en) Method of manufacturing electron-emitting device, and method of manufacturing electron source and image forming apparatus using the same
JP3372835B2 (en) Method of manufacturing electron source and image forming apparatus
JP3559689B2 (en) Electron emitting element, electron source, image forming apparatus, and method of manufacturing them
JP3372759B2 (en) Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus
JP3062991B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH09330648A (en) Electron emitting element, electron source, image forming device, and manufacture of them
JP2850108B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH09293448A (en) Electron emitting element, electron source and image forming apparatus
JP2884496B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3302258B2 (en) Electron emitting element, electron source, display element, and method of manufacturing image forming apparatus
JP2000021292A (en) Electron emission element electron source image forming device, and manufacture of them
JP2000173453A (en) Electron emission element, electron source, and manufacture of image forming device
JPH09330676A (en) Electron emitting element, electron source, and image forming device
JP2000251625A (en) Electron emitting element, electron source, image forming device, and manufacture of the electron emitting element
JPH10188854A (en) Image forming device and manufacture thereof
JP3122879B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3217946B2 (en) Material for forming electron-emitting portion, and method for manufacturing electron-emitting device, electron source, display device, and image forming apparatus using the material
JP3091965B2 (en) Method of manufacturing electron source and image forming apparatus
JPH09330649A (en) Electron emitting element, electron source and image forming device
JP2000021300A (en) Electron emission element, electron source, image forming device, and their manufacture
JPH11283493A (en) Electron emission element, electron source, image forming device and their manufacture
JPH11260243A (en) Electron-emitting element, electron source using the same, image forming device, and their manufacture
JPH103848A (en) Electron emission element, electron source, image forming device, and manufacture thereof
JPH09115431A (en) Substrate having uneven surface, and electron emitting element, electron source and display pannel using same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030902