JPH1050203A - Electron emitting element, electron source and image formation device making use thereof, and manufacture thereof - Google Patents

Electron emitting element, electron source and image formation device making use thereof, and manufacture thereof

Info

Publication number
JPH1050203A
JPH1050203A JP21814796A JP21814796A JPH1050203A JP H1050203 A JPH1050203 A JP H1050203A JP 21814796 A JP21814796 A JP 21814796A JP 21814796 A JP21814796 A JP 21814796A JP H1050203 A JPH1050203 A JP H1050203A
Authority
JP
Japan
Prior art keywords
electron
emitting device
electrodes
parallel
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21814796A
Other languages
Japanese (ja)
Inventor
Hideyuki Sugioka
秀行 杉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP21814796A priority Critical patent/JPH1050203A/en
Publication of JPH1050203A publication Critical patent/JPH1050203A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce variation in characteristics from element to element by providing a plurality of substantially parallel grooves in a base plate portion and others between electrodes. SOLUTION: Grooves 6 are provided in the direction substantially parallel to opposing surfaces of element electrodes 2 and 3 of an element. As the grooves 6 are formed in an electrically conductive film 4 portion, the film thickness varies periodically. As a result, resistance also varies periodically, and linear cracks may be formed parallel to opposing surfaces of the electrodes 2 and 3 along the groove part having the highest resistance by applying energized forming processing. While it is difficult to form in accurate parallel straight lines in electrodes, cracks may be reliably formed providing a large number of linear grooves 6. That is to say, the cracks may be controlled to be formed along a definite direction and variation in element characteristics may be restricted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、及び該電子
源を用いて構成した表示装置や露光装置等の画像形成装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source having a large number of such electron-emitting devices, and an image forming apparatus such as a display device or an exposure device using the electron source.

【0002】[0002]

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の2種類が知られてい
る。冷陰極電子放出素子には電界放出型(以下、「FE
型」と称す。)、金属/絶縁層/金属型(以下、「MI
M型」と称す。)や表面伝導型電子放出素子等が有る。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, namely, a thermionic electron-emitting device and a cold cathode electron-emitting device. Field emission type (hereinafter, referred to as "FE")
Type ". ), Metal / insulating layer / metal type (hereinafter referred to as “MI
M type ". ) And surface conduction electron-emitting devices.

【0003】FE型の例としては、W.P.Dyke
and W.W.Dolan,“Field Emis
sion”,Advance in Electron
Physics,8,89(1956)あるいはC.
A.Spindt,“Physical Proper
ties of thin−filmfield em
ission cathodes withmolyb
denum cones”,J.Appl.Phy
s.,47,5248(1976)等に開示されたもの
が知られている。
[0003] As an example of the FE type, W. P. Dyke
and W. W. Dolan, "Field Emis
zone ", Advance in Electron
Physics, 8, 89 (1956) or C.I.
A. Spindt, "Physical Proper
ties of thin-filmfield em
issue cathodes withmollyb
denum cones ", J. Appl. Phys.
s. , 47, 5248 (1976).

【0004】MIM型の例としては、C.A.Mea
d,“Operation ofTunnel−Emi
ssion Devices”,J.Appl.Phy
s.,32,646(1961)等に開示されたものが
知られている。
As an example of the MIM type, C.I. A. Mea
d, “Operation of Tunnel-Emi
session Devices ", J. Appl. Phys.
s. , 32, 646 (1961).

【0005】表面伝導型電子放出素子の例としては、
M.I.Elinson,RadioEng.Elec
tron Phys.,10,1290(1965)等
に開示されたものがある。
As an example of the surface conduction electron-emitting device,
M. I. Elinson, RadioEng. Elec
Tron Phys. , 10, 1290 (1965).

【0006】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:“ThinSolid
Films”,9,317(1972)]、In
/SnO薄膜によるもの[M.Hartwell a
nd C.G.Fonstad:“IEEE Tran
s.ED Conf.”,519(1975)]、カー
ボン薄膜によるもの[荒木久 他:真空、第26巻、第
1号、22頁(1983)]等が報告されている。
[0006] The surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on an insulating substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using a SnO 2 thin film by Elinson et al., And a device using an Au thin film [G. Dittmer: "ThinSolid
Films ", 9,317 (1972)] , In 2 O 3
/ SnO 2 thin film [M. Hartwell a
nd C.I. G. FIG. Fonstad: “IEEE Tran
s. ED Conf. , 519 (1975)], and those based on carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like have been reported.

【0007】これらの表面伝導型電子放出素子の典型的
な例として、前述のM.ハートウェルの素子構成を図1
7に模式的に示す。同図において1は基板である。4は
導電性膜で、H型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部5が形成される。
As a typical example of these surface conduction electron-emitting devices, the above-mentioned M.P. Figure 1 shows the device configuration of Hartwell
FIG. In FIG. 1, reference numeral 1 denotes a substrate. Reference numeral 4 denotes a conductive film, which is formed of a metal oxide thin film or the like formed in an H-shaped pattern. The electron emission portion 5 is formed by an energization process called energization forming described later.

【0008】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜4を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部5を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜4の両端に電圧を印加通電し、導電性膜4を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部5を形成する処
理である。尚、電子放出部5では導電性膜4の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。
In these surface conduction electron-emitting devices, it is general that the electron-emitting portion 5 is formed beforehand by performing an energization process called energization forming on the conductive film 4 before electron emission. That is, the energization forming means that a voltage is applied to both ends of the conductive film 4, and the conductive film 4 is locally destroyed, deformed or deteriorated to change the structure, and the electrons in an electrically high-resistance state are formed. This is a process for forming the emission unit 5. Note that a crack is generated in a part of the conductive film 4 in the electron emitting portion 5, and electrons are emitted from the vicinity of the crack.

【0009】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。
The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arrayed over a large area because of its simple structure. Therefore, various applications for utilizing this feature are being studied. For example, a charged beam source,
Application to an image forming apparatus such as a display device is exemplified.

【0010】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯子型配置とも呼ぶ)した電子源が挙
げられる(例えば、特開昭64−31332号公報、特
開平1−283749号公報、同2−257552号公
報)。
Conventionally, as an example in which a large number of surface conduction electron-emitting devices are arrayed, surface conduction electron-emitting devices are arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as a common wiring). An electron source in which rows each connected by a common line (also referred to as a ladder-type arrangement) are provided (for example, JP-A-64-31332, JP-A-1-283737, 2-257552).

【0011】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。
In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a self-luminous display device that does not require a backlight is used as a surface conduction type electron emission device. There has been proposed a display device in which an electron source in which a number of elements are arranged and a phosphor that emits visible light when irradiated with an electron beam from the electron source are combined (US Pat. No. 5,066,883).

【0012】[0012]

【発明が解決しようとする課題】従来、通電処理や加熱
処理等によって導電性膜に電子放出部を形成する場合、
同一の材料であっても、前駆体材料の違いや成膜条件等
の違いにより、導電性膜表面の微細構造が異なる畏れが
ある。そのために、導電性膜部分を構成する導電性材料
の表面被覆率が同じであっても、通電処理や加熱処理等
による電子放出部形成条件に違いが生じ、以下に述べる
ような様々な問題が生じていた。
Conventionally, when an electron-emitting portion is formed on a conductive film by an electric current treatment or a heat treatment,
Even if the same material is used, the fine structure of the conductive film surface may be different due to a difference in a precursor material, a difference in film forming conditions, and the like. For this reason, even if the surface coverage of the conductive material constituting the conductive film portion is the same, there are differences in the conditions for forming the electron-emitting portion due to the energization treatment or the heat treatment, and various problems as described below occur. Had occurred.

【0013】(1)フォーミング時の消費電力がおおき
くなったり小さくなったりする消費電力のバラツキが生
じる。
(1) There is a variation in power consumption such that the power consumption during forming becomes large or small.

【0014】(2)フォーミング時に形成される亀裂の
形状が直線的であったりジグザグ状であったりする亀裂
の形状バラツキが生じる。
(2) The shape of the crack formed at the time of forming has a linear shape or a zigzag shape.

【0015】(3)フォーミング時に形成される亀裂の
幅が太くなったり狭くなったりする亀裂幅バラツキが生
じる。
(3) The width of the crack formed at the time of forming is widened or narrowed.

【0016】(4)フォーミング時のバラツキに起因し
て電子の放出効率のバラツキが生じ、電子放出素子をデ
ィスプレイとして応用する場合には、輝度むら等のバラ
ツキが発生する。
(4) Variations in the efficiency of electron emission occur due to variations in forming, and when the electron-emitting device is applied as a display, variations such as uneven brightness occur.

【0017】電子放出効率を改善するうえでは、導電性
膜の材料そのものや前駆体材料の変更が不可欠となる可
能性があり、材料系固有の性質に起因して膜表面の微細
構造が異なるような場合でも、フォーミング時のバラツ
キや電子放出効率等の素子特性のバラツキの少ない電子
放出部を形成できる技術が望まれる。
In order to improve the electron emission efficiency, it may be necessary to change the material of the conductive film itself or the precursor material, and the fine structure of the film surface may be different due to the inherent properties of the material system. Even in such a case, a technique capable of forming an electron emission portion with less variation in element characteristics such as variation in forming and electron emission efficiency is desired.

【0018】本発明は、上記事情を鑑み、電子放出部が
より均一な電子放出素子、電子放出素子を複数備え各素
子の電子放出部が均一な電子源、かかる電子源を備えよ
り高品位な画像を形成し得る画像形成装置の提供を目的
とするものである。
In view of the above circumstances, the present invention provides an electron emitting element having a more uniform electron emitting portion, an electron source having a plurality of electron emitting elements, an electron emitting portion having a uniform electron emitting portion of each element, and a higher quality having such an electron source. It is an object of the present invention to provide an image forming apparatus capable of forming an image.

【0019】[0019]

【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。
The structure of the present invention to achieve the above object is as follows.

【0020】即ち、本発明の第一は、基板上の対向する
一対の電極間に、導電性膜を配置した電子放出素子にお
いて、前記電極間の基板部分又は/及び導電性膜部分
に、互いに略平行な複数の溝よりなる平行溝を有するこ
とを特徴とする電子放出素子にある。
That is, a first aspect of the present invention is an electron-emitting device in which a conductive film is arranged between a pair of electrodes facing each other on a substrate. An electron-emitting device having a parallel groove including a plurality of substantially parallel grooves.

【0021】上記本発明第一の電子放出素子は、更にそ
の特徴として、「上記平行溝は、該溝中の少なくとも一
部に導電性材料が充填され、該導電性材料により、上記
導電性膜に導電性を付与するものである」こと、「上記
平行溝は、導電性膜の当該溝の両側の部分の間の電気抵
抗を増大させる、若しくは少なくとも一部を絶縁状態と
するものである」こと、「上記平行溝は、導電性膜を、
対向する電極間を結び互いに平行な短冊状の部分に分割
するものである」こと、「前記平行溝は、前記一対の電
極の対向面に垂直である」こと、「前記平行溝は、前記
一対の電極の対向面に平行である」こと、「前記平行溝
を2種類有し、各平行溝は互いに交差している」こと、
「一方の平行溝は前記一対の電極の対向面に垂直であ
り、他方の平行溝は前記一対の電極の対向面に平行であ
る」こと、「前記2種類の平行溝は、前記一対の電極の
対向面に対して斜めに形成されている」こと、「表面伝
導型電子放出素子である」こと、をも含むものである。
The first electron-emitting device of the present invention further has a feature that "the parallel groove has at least a part filled with a conductive material, and the conductive material forms the conductive film. That the parallel groove increases the electrical resistance between portions of the conductive film on both sides of the groove, or at least partially insulates the conductive film. " That, "the parallel groove, the conductive film,
That the opposing electrodes are connected and divided into strip-shaped portions that are parallel to each other ”,“ the parallel grooves are perpendicular to the opposing surfaces of the pair of electrodes ”, and“ the parallel grooves are "Is parallel to the opposing surface of the electrode", "has two types of the parallel grooves, and each parallel groove intersects with each other",
"One parallel groove is perpendicular to the opposing surface of the pair of electrodes, and the other parallel groove is parallel to the opposing surface of the pair of electrodes." Are formed obliquely with respect to the opposing surface of the device, and that the device is a surface conduction electron-emitting device.

【0022】また、本発明の第二は、上記本発明第一の
電子放出素子の製造方法において、前記平行溝を形成す
る工程が、回転ローラーに前記電極間の基板又は導電性
膜を接触させながら、基板を回転ローラーに対して相対
的に移動させる工程であることを特徴とする電子放出素
子の製造方法にある。
According to a second aspect of the present invention, in the method for manufacturing an electron-emitting device according to the first aspect of the present invention, the step of forming the parallel groove includes bringing a substrate or a conductive film between the electrodes into contact with a rotating roller. A method of moving the substrate relative to the rotating roller.

【0023】上記本発明第二の製造方法は、更にその特
徴として、「前記導電性膜を形成する工程において、該
導電性膜が前記平行溝のパターンに対応する表面被覆率
となるように制御する」ことを含むものである。
The second manufacturing method of the present invention further has a feature that "in the step of forming the conductive film, the conductive film is controlled so as to have a surface coverage corresponding to the pattern of the parallel grooves. "Do".

【0024】また、本発明の第三は、基板上に、複数の
電子放出素子が配列された電子源において、前記電子放
出素子が、上記本発明第一の電子放出素子であることを
特徴とする電子源にある。
According to a third aspect of the present invention, in the electron source in which a plurality of electron-emitting devices are arranged on a substrate, the electron-emitting device is the first electron-emitting device of the present invention. The electron source.

【0025】上記本発明第三の電子源は、更にその特徴
として、「前記複数の電子放出素子が、マトリクス状に
配線されている」こと、「前記複数の電子放出素子が、
梯子状に配線されている」こと、をも含むものである。
The third electron source of the present invention further has the following features: "the plurality of electron-emitting devices are wired in a matrix";
It is wired in the form of a ladder. "

【0026】また、本発明の第四は、基板上に、複数の
電子放出素子が配列された電子源の製造方法において、
前記電子放出素子を、上記本発明第二の方法により製造
することを特徴とする電子源の製造方法にある。
According to a fourth aspect of the present invention, there is provided a method of manufacturing an electron source in which a plurality of electron-emitting devices are arranged on a substrate.
A method for manufacturing an electron source, wherein the electron-emitting device is manufactured by the second method of the present invention.

【0027】また、本発明の第五は、基板上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置において、前記電子源が、上記
本発明第三の電子源であることを特徴とする画像形成装
置にある。
According to a fifth aspect of the present invention, there is provided an electron source having a plurality of electron-emitting devices arranged on a substrate, and an image forming member for forming an image by irradiating an electron beam emitted from the electron source. In the image forming apparatus, the electron source is the third electron source of the present invention.

【0028】更に、本発明の第六は、基板上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置の製造方法において、前記電子
源を、上記本発明第四の方法により製造することを特徴
とする画像形成装置の製造方法にある。
In a sixth aspect of the present invention, there is provided an electron source having a plurality of electron-emitting devices arranged on a substrate, and an image forming member for forming an image by irradiating an electron beam emitted from the electron source. In the method for manufacturing an image forming apparatus, the electron source is manufactured by the above-described fourth method of the present invention.

【0029】本発明によれば、電極間の基板部分又は/
及び導電性膜部分に、互いに平行な複数の溝よりなる平
行溝を付与し、導電性膜表面の微細構造を制御すること
により、フォーミング処理を施すことなく形成される亀
裂、又は、通電処理若しくは加熱処理等によるフォーミ
ング処理を施して形成される亀裂の形状を制御すること
ができ、電子放出効率等の素子特性のバラツキを低減し
得る。
According to the present invention, the substrate portion between the electrodes and / or
And, in the conductive film portion, by providing a parallel groove consisting of a plurality of grooves parallel to each other, by controlling the fine structure of the conductive film surface, a crack formed without performing a forming process, or, The shape of a crack formed by performing a forming process such as a heating process can be controlled, and variations in device characteristics such as electron emission efficiency can be reduced.

【0030】また、特に、回転ローラーに前記電極間の
基板又は導電性膜を接触させながら、基板を回転ローラ
ーに対して相対的に移動させる処理によって前記平行溝
を形成することにより、電子放出効率等の素子特性のバ
ラツキの少ない電子放出素子を効率よく量産し得る。
In particular, by forming the parallel grooves by moving the substrate relative to the rotating roller while bringing the substrate or the conductive film between the electrodes into contact with the rotating roller, the electron emission efficiency can be improved. Electron-emitting devices with little variation in device characteristics, such as, can be efficiently mass-produced.

【0031】[0031]

【発明の実施の形態】以下、図面を参照しながら本発明
を説明する。図1は、本発明を適用可能な表面伝導型電
子放出素子の基本的な構成を示す模式図であり、図1
(a)は平面図、図1(b)は縦断面図である。図1に
おいて、1は基板、2と3は電極(素子電極)、4は導
電性膜、5は電子放出部である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a schematic diagram showing a basic configuration of a surface conduction electron-emitting device to which the present invention can be applied.
1A is a plan view, and FIG. 1B is a longitudinal sectional view. In FIG. 1, 1 is a substrate, 2 and 3 are electrodes (element electrodes), 4 is a conductive film, and 5 is an electron emitting portion.

【0032】基板1としては、石英ガラス、Na等の不
純物含有量を減少させたガラス、青板ガラス、スパッタ
法等によりSiO2 を積層したガラス基板及びアルミナ
等のセラミックス及びSi基板等を用いることができ
る。
As the substrate 1, quartz glass, glass with a reduced impurity content such as Na, blue plate glass, a glass substrate on which SiO 2 is laminated by sputtering or the like, ceramics such as alumina, and a Si substrate can be used. it can.

【0033】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができ、例えばNi,C
r,Au,Mo,W,Pt,Ti,Al,Cu,Pd等
の金属或は合金及びPd,Ag,Au,RuO2 ,Pd
−Ag等の金属或は金属酸化物とガラス等から構成され
る印刷導体、In23 −SnO2 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。
The material of the opposing device electrodes 2 and 3 is as follows.
General conductor materials can be used, for example, Ni, C
Metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd
Metal or metal oxide and printed conductor composed of glass or the like, such as -ag, is appropriately selected from a semiconductor conductive materials such as transparent conductor and polysilicon or the like In 2 O 3 -SnO 2.

【0034】素子電極間隔L、素子電極幅W、導電性膜
4の形状等は、応用される形態等を考慮して設計され
る。素子電極間隔Lは、好ましくは、数百nmから数百
μmの範囲とすることができ、より好ましくは、素子電
極間に印加する電圧等を考慮して数μmから数百μmの
範囲とすることができる。素子電極幅Wは、電極の抵抗
値、電子放出特性を考慮して、数μmから数百μmの範
囲とすることができる。素子電極2,3の膜厚dは、数
十nmから数μmの範囲とすることができる。
The element electrode interval L, the element electrode width W, the shape of the conductive film 4 and the like are designed in consideration of the applied form and the like. The element electrode interval L can be preferably in the range of several hundred nm to several hundred μm, and more preferably in the range of several μm to several hundred μm in consideration of the voltage applied between the element electrodes. be able to. The element electrode width W can be in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics. The film thickness d of the device electrodes 2 and 3 can be in the range of several tens nm to several μm.

【0035】尚、図1に示した構成だけでなく、基板1
上に、導電性膜4、対向する素子電極2,3の順に積層
した構成とすることもできる。
In addition to the structure shown in FIG.
A configuration in which the conductive film 4 and the opposing element electrodes 2 and 3 are stacked in this order may be adopted.

【0036】導電性膜4を構成する材料は、例えばP
d,Pt,Ru,Ag,Au,Ti,In,Cu,C
r,Fe,Zn,Sn,Ta,W,Pb等の金属、Pd
O,SnO2 ,In23 ,PbO,Sb23 等の酸
化物、HfB2 ,ZrB2 ,LaB6 ,CeB6 ,YB
4 ,GdB4 等の硼化物、TiC,ZrC,HfC,T
aC,SiC,WCなどの炭化物、TiN,ZrN,H
fN等の窒化物、Si,Ge等の半導体、カーボン等の
中から適宜選択される。
The material forming the conductive film 4 is, for example, P
d, Pt, Ru, Ag, Au, Ti, In, Cu, C
metals such as r, Fe, Zn, Sn, Ta, W, Pb, Pd
Oxides such as O, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB
4, GdB boride such as 4, TiC, ZrC, HfC, T
carbides such as aC, SiC, WC, TiN, ZrN, H
It is appropriately selected from nitrides such as fN, semiconductors such as Si and Ge, and carbon.

【0037】導電性膜4には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。ここで述べる微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造は、微粒子が個々に分散
配置した状態のみならず、微粒子が互いに隣接、あるい
は重なり合った状態(いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む)をとってい
る。微粒子の粒径は、数Å〜数百nmの範囲、好ましく
は、1nm〜20nmの範囲である。
As the conductive film 4, it is preferable to use a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap each other (some fine particles may To form an island-like structure as a whole). The particle size of the fine particles is in the range of several to several hundreds of nm, preferably in the range of 1 to 20 nm.

【0038】電子放出部5は、導電性膜4の一部に形成
された高抵抗の亀裂により構成され、予め素子電極2,
3間の基板部分や導電性膜4に形成した平行溝のパター
ンに依存するものである。電子放出部5の内部には、数
Åから数十nmの範囲の粒径の導電性微粒子が存在する
場合もある。この導電性微粒子は、導電性膜4を構成す
る材料の元素の一部、あるいは全ての元素を含有するも
のとなる。電子放出部5及びその近傍の導電性膜4に
は、後述する活性化工程を経た場合、その活性化工程を
行った気相中に含まれる一部あるいは全ての元素からな
る単体物質及び化合物を有する場合もある。
The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive film 4,
This depends on the pattern of the parallel groove formed in the substrate portion between the three and the conductive film 4. In some cases, conductive fine particles having a particle size in the range of several 数 to several tens of nm are present inside the electron-emitting portion 5. The conductive fine particles contain some or all of the elements of the material constituting the conductive film 4. When the electron emitting portion 5 and the conductive film 4 in the vicinity thereof are subjected to an activation process described later, a simple substance and a compound composed of a part or all of the elements contained in the gas phase subjected to the activation process are used. May have.

【0039】次に、平行溝を素子電極2,3間の基板部
分や導電性膜4に形成した本発明の電子放出素子の形態
例について、図2〜図5の模式図を用いて説明する。
尚、図2〜図5において、図1に示した部位と同じ部位
には図1に付した符号と同一の符号を付している。ま
た、6,6a,6bは平行溝である。
Next, an embodiment of the electron-emitting device of the present invention in which parallel grooves are formed in the substrate portion between the device electrodes 2 and 3 and the conductive film 4 will be described with reference to FIGS. .
2 to 5, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. 6, 6a and 6b are parallel grooves.

【0040】図2に示した素子は、素子電極2,3の対
向面に垂直な平行溝6を有する例であり、図2(a)は
平面図、図2(b)は図2(a)におけるA−A’面に
おける断面図である。
The device shown in FIG. 2 is an example having a parallel groove 6 perpendicular to the surfaces facing the device electrodes 2 and 3, FIG. 2 (a) is a plan view, and FIG. FIG. 4 is a cross-sectional view taken along the line AA ′ in FIG.

【0041】図3に示した素子は、素子電極2,3の対
向面に平行な平行溝6を有する例であり、図3(a)は
平面図、図3(b)は図3(a)におけるB−B’面に
おける断面図である。
The device shown in FIG. 3 is an example having a parallel groove 6 parallel to the opposing surfaces of the device electrodes 2 and 3, FIG. 3 (a) is a plan view, and FIG. FIG. 4 is a cross-sectional view taken along the line BB ′ in FIG.

【0042】図4に示した素子は、素子電極2,3の対
向面に垂直な平行溝6aと、素子電極2,3の対向面に
平行な平行溝6bを有する例であり、図4(a)は平面
図、図4(b)及び(c)は図4(a)におけるC−
C’面における断面図である。尚、図4(b)は、素子
電極2,3間の導電性膜4部分に平行溝を付与した場合
を示し、図4(c)は、素子電極2,3間の基板部分と
導電性膜4部分の両方に平行溝を付与した場合を示して
いる。
The device shown in FIG. 4 is an example having a parallel groove 6a perpendicular to the opposing surfaces of the device electrodes 2 and 3 and a parallel groove 6b parallel to the opposing surfaces of the device electrodes 2 and 3. a) is a plan view, and FIGS. 4 (b) and (c) are C-lines in FIG. 4 (a).
It is sectional drawing in the C 'plane. FIG. 4B shows a case where a parallel groove is provided in a portion of the conductive film 4 between the device electrodes 2 and 3, and FIG. A case where parallel grooves are provided in both of the film 4 portions is shown.

【0043】図5に示した素子は、素子電極2,3の対
向面に対して斜めに形成された平行溝6a,6bを有す
る例である。
The element shown in FIG. 5 is an example having parallel grooves 6a and 6b formed obliquely with respect to the opposing surfaces of the element electrodes 2 and 3.

【0044】本発明の表面伝導型電子放出素子の製造方
法の一例として、図2に示したような素子の製法につい
て、図6に基づいて説明する。
As an example of a method of manufacturing the surface conduction electron-emitting device of the present invention, a method of manufacturing the device as shown in FIG. 2 will be described with reference to FIG.

【0045】1)基板1を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
前述の素子電極材料を堆積後、例えばフォトリソグラフ
ィー技術を用いて基板1上に素子電極2,3を形成する
(図6(a))。
1) The substrate 1 is sufficiently washed with a detergent, pure water, an organic solvent, and the like, and after the above-mentioned element electrode material is deposited by a vacuum deposition method, a sputtering method, or the like, the substrate 1 is deposited using, for example, a photolithography technique. Element electrodes 2 and 3 are formed thereon (FIG. 6A).

【0046】2)素子電極2,3を設けた基板1上に、
有機金属溶液を塗布して、有機金属薄膜を形成する。有
機金属溶液には、前述の導電性膜4の材料の金属を主元
素とする有機金属化合物の溶液を用いることができる。
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングし、導電性膜4を形成する(図
6(b))。ここでは、有機金属溶液の塗布法を挙げて
説明したが、導電性膜の形成法はこれに限られるもので
はなく、真空蒸着法、スパッタ法、化学的気相堆積法、
分散塗布法、ディッピング法、スピンナー等を用いるこ
ともできる。
2) On the substrate 1 provided with the device electrodes 2 and 3,
An organometallic solution is applied to form an organometallic thin film. As the organic metal solution, a solution of an organic metal compound containing the metal of the material of the conductive film 4 as a main element can be used.
The organic metal thin film is heated and baked, and is patterned by lift-off, etching, or the like to form a conductive film 4 (FIG. 6B). Here, the method of applying the organometallic solution has been described, but the method of forming the conductive film is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method,
A dispersion coating method, a dipping method, a spinner, or the like can also be used.

【0047】3)次に、素子電極2,3間の導電性膜4
に、平行溝6を付与する。具体的には、例えば図6
(c)に示されるように、コア部分12と布部分13か
らなる回転ローラー11と導電性膜4を接触させなが
ら、不図示の移動手段によって図中矢印方向に基板1を
移動させることによって、素子電極2,3の対向面に垂
直な平行溝6を形成する。
3) Next, the conductive film 4 between the device electrodes 2 and 3
Is provided with a parallel groove 6. Specifically, for example, FIG.
As shown in (c), the substrate 1 is moved in a direction indicated by an arrow in the figure by a moving means (not shown) while the conductive film 4 is in contact with the rotating roller 11 composed of the core portion 12 and the cloth portion 13. A parallel groove 6 perpendicular to the opposing surfaces of the device electrodes 2 and 3 is formed.

【0048】上記の例では、導電性膜4に直接、平行溝
6を形成したが、本発明では予め基板1に平行溝を形成
しておき、この上に導電性膜4を形成することにより、
導電性膜4に平行溝6を付与することもできる。この様
な場合には、先に形成した平行溝のタイプに合わせて、
その表面における導電性材料の表面被覆率を制御して導
電性膜4を形成するのが好ましい。これにより、フォー
ミング処理を施すことなく、又は、フォーミング処理を
施すことにより形成される亀裂の形状を、一定のパター
ンに制御することができる。この点に関しては、後述す
る実施例において詳述する。
In the above example, the parallel grooves 6 are formed directly on the conductive film 4. However, in the present invention, the parallel grooves are formed in advance on the substrate 1 and the conductive film 4 is formed thereon. ,
Parallel grooves 6 can be provided in the conductive film 4. In such a case, according to the type of the parallel groove formed earlier,
It is preferable to form the conductive film 4 by controlling the surface coverage of the conductive material on the surface. Thereby, the shape of the crack formed by performing the forming process or by performing the forming process can be controlled to a constant pattern. This point will be described in detail in an embodiment described later.

【0049】4)次に、必要に応じてフォーミング処理
を施す。このフォーミング処理の一例として、通電処理
による方法を説明する。素子電極2,3間に、不図示の
電源より通電すると、導電性膜4に、局所的に破壊,変
形もしくは変質等の構造の変化した亀裂が形成される。
この亀裂領域が電子放出部5を構成する(図6
(d))。通電フォーミングの電圧波形の例を図7に示
す。
4) Next, a forming process is performed as needed. As an example of the forming process, a method using an energization process will be described. When power is supplied from a power supply (not shown) between the element electrodes 2 and 3, a crack having a locally changed structure such as destruction, deformation, or alteration is formed in the conductive film 4.
This crack region constitutes the electron emission portion 5 (FIG. 6).
(D)). FIG. 7 shows an example of the voltage waveform of the energization forming.

【0050】電圧波形は、特にパルス波形が好ましい。
これには、パルス波高値を定電圧としたパルスを連続的
に印加する図7(a)に示した手法と、パルス波高値を
増加させながらパルスを印加する図7(b)に示した手
法がある。
The voltage waveform is particularly preferably a pulse waveform.
The method shown in FIG. 7A in which a pulse having a constant pulse peak value is applied continuously and the method shown in FIG. 7B in which a pulse is applied while increasing the pulse peak value are applied. There is.

【0051】まず、パルス波高値を定電圧とした場合に
ついて図7(a)で説明する。図7(a)におけるT1
及びT2は電圧波形のパルス幅とパルス間隔であり、例
えば、T1を1μ秒〜10m秒、T2を10μ秒〜10
0m秒とし、三角波の波高値(通電フォーミング時のピ
ーク電圧)は、表面伝導型電子放出素子の形態に応じて
適宜選択される。このような条件のもと、例えば、数秒
から数十分間電圧を印加する。パルス波形は、三角波に
限定されるものではなく、矩形波等の所望の波形を採用
することができる。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG. T1 in FIG. 7 (a)
And T2 are the pulse width and pulse interval of the voltage waveform. For example, T1 is 1 μsec to 10 msec, and T2 is 10 μsec to 10 μs.
With 0 ms, the peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【0052】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図7(b)で説明する。
図7(b)におけるT1及びT2は、図7(a)に示し
たのと同様とすることができる。三角波の波高値(通電
フォーミング時のピーク電圧)は、例えば0.1Vステ
ップ程度づつ、増加させることができる。
Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.
T1 and T2 in FIG. 7B can be the same as those shown in FIG. 7A. The peak value of the triangular wave (peak voltage during energization forming) can be increased, for example, by about 0.1 V steps.

【0053】通電フォーミング処理の終了は、パルス間
隔T2中に、導電性膜4を局所的に破壊,変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば0.1V程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了させる。
The end of the energization forming process can be detected by applying a voltage that does not locally destroy or deform the conductive film 4 during the pulse interval T2, and measuring the current. For example, a current flowing when a voltage of about 0.1 V is applied is measured, and a resistance value is obtained. When a resistance of 1 MΩ or more is indicated, the energization forming is terminated.

【0054】5)フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流If,放出電流Ieが著
しく変化する工程である。
5) It is preferable to perform a process called an activation step on the device after the forming. The activation step is a step in which the element current If and the emission current Ie are significantly changed by this step.

【0055】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
にパルスの印加を繰り返すことで行うことができる。こ
の雰囲気は、例えば油拡散ポンプやロータリーポンプな
どを用いて真空容器内を排気した場合に雰囲気内に残留
する有機ガスを利用して形成することができる他、イオ
ンポンプなどにより一旦十分に排気した真空中に適当な
有機物質のガスを導入することによっても得られる。こ
のときの好ましい有機物質のガス圧は、前述の応用の形
態、真空容器の形状や、有機物質の種類などにより異な
るため、場合に応じ適宜設定される。適当な有機物質と
しては、アルカン、アルケン、アルキンの脂肪族炭化水
素類、芳香族炭化水素類、アルコール類、アルデヒド
類、ケトン類、アミン類、フェノール、カルボン、スル
ホン酸等の有機酸類等を挙げることが出来、具体的に
は、メタン、エタン、プロパンなどCn2n+2で表され
る飽和炭化水素、エチレン、プロピレンなどCn2n
の組成式で表される不飽和炭化水素、ベンゼン、トルエ
ン、メタノール、エタノール、ホルムアルデヒド、アセ
トアルデヒド、アセトン、メチルエチルケトン、メチル
アミン、エチルアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が使用できる。この処理により、雰囲気中に
存在する有機物質から、炭素あるいは炭素化合物が素子
上に堆積し、素子電流If,放出電流Ieが、著しく変
化するようになる。
The activation step can be performed, for example, by repeatedly applying a pulse to the element in an atmosphere containing an organic substance gas, similarly to the energization forming. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. The preferable gas pressure of the organic substance at this time varies depending on the above-described application form, the shape of the vacuum vessel, the type of the organic substance, and the like, and is accordingly set as appropriate. Suitable organic substances include aliphatic hydrocarbons of alkanes, alkenes, and alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, and organic acids such as phenols, carboxylic acids, and sulfonic acids. Specifically, methane, ethane, saturated hydrocarbon represented by C n H 2n + 2 such as propane, ethylene, unsaturated hydrocarbon represented by a composition formula such as C n H 2n such as propylene, Benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid, propionic acid and the like can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie are significantly changed.

【0056】炭素及び炭素化合物とは、例えばグラファ
イト(いわゆるHOPG,PG,GCを包含するもの
で、HOPGはほぼ完全なグラファイト結晶構造、PG
は結晶粒が20nm程度で結晶構造がやや乱れたもの、
GCは結晶粒が2nm程度になり結晶構造の乱れがさら
に大きくなったものを指す。)、非晶質カーボン(アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。)であり、その膜
厚は、50nm以下の範囲とするのが好ましく、30n
m以下の範囲とすることがより好ましい。
The carbon and the carbon compound include, for example, graphite (so-called HOPG, PG, and GC, and HOPG has a substantially complete graphite crystal structure, PG
Are those with crystal grains of about 20 nm and a slightly disordered crystal structure,
GC refers to a crystal having a crystal grain of about 2 nm and further disorder in the crystal structure. ) And amorphous carbon (refer to amorphous carbon and a mixture of amorphous carbon and the microcrystals of graphite), and the thickness thereof is preferably in the range of 50 nm or less, and 30 n
More preferably, the range is not more than m.

【0057】活性化工程の終了判定は、素子電流Ifと
放出電流Ieを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。
The termination of the activation step can be determined as appropriate while measuring the device current If and the emission current Ie.
The pulse width, pulse interval, pulse crest value, and the like are set as appropriate.

【0058】6)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。
6) The electron-emitting device obtained through such a step is preferably subjected to a stabilization step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.

【0059】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1×10-6Pa以下が好ましく、さ
らには1×10-8Pa以下が特に好ましい。さらに真空
容器内を排気するときには、真空容器全体を加熱して、
真空容器内壁や、電子放出素子に吸着した有機物質分子
を排気しやすくするのが好ましい。このときの加熱条件
は、80〜200℃好ましくは150℃以上で、できる
だけ長時間処理するのが望ましいが、特にこの条件に限
るものではなく、真空容器の大きさや形状、電子放出素
子の構成などの諸条件により適宜選ばれる条件により行
う。真空容器内の圧力は極力低くすることが必要で、1
×10-5Pa以下が好ましく、さらには1×10-6Pa
以下が特に好ましい。
In the activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device and an organic gas derived from an oil component generated therefrom is used, it is necessary to keep the partial pressure of this component as low as possible. is there. The partial pressure of the organic component in the vacuum vessel is preferably 1 × 10 −6 Pa or less, more preferably 1 × 10 −8 Pa or less, at a partial pressure at which the carbon and carbon compound hardly newly deposit. When further evacuating the inside of the vacuum vessel, heat the entire vacuum vessel,
It is preferable to easily exhaust the organic substance molecules adsorbed on the inner wall of the vacuum vessel or the electron-emitting device. The heating conditions at this time are desirably 80 to 200 ° C., preferably 150 ° C. or higher, and it is desirable to perform the treatment for as long as possible. However, the present invention is not particularly limited to this condition. The conditions are appropriately selected according to the above conditions. The pressure in the vacuum vessel must be as low as possible.
× 10 −5 Pa or less, more preferably 1 × 10 −6 Pa
The following are particularly preferred.

【0060】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、また真空容器や基板などに吸着したH2
O,O2 なども除去でき、結果として素子電流If,放
出電流Ieが、安定する。
It is preferable that the atmosphere at the time of driving after the stabilization process is performed is the same as the atmosphere at the end of the stabilization process, but the present invention is not limited to this. Even if the pressure itself increases somewhat, it is possible to maintain sufficiently stable characteristics. By employing such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed, and H 2 adsorbed on a vacuum vessel or a substrate can be suppressed.
O, O 2 and the like can also be removed, and as a result, the element current If and the emission current Ie are stabilized.

【0061】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図8,図9を参照しなが
ら説明する。
The basic characteristics of the electron-emitting device of the present invention obtained through the above-described steps will be described with reference to FIGS.

【0062】図8は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図8においても、図1に示した部
位と同じ部位には図1に付した符号と同一の符号を付し
ている。
FIG. 8 is a schematic view showing an example of a vacuum processing apparatus, and this vacuum processing apparatus also has a function as a measurement and evaluation apparatus. 8, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.

【0063】図8において、55は真空容器であり、5
6は排気ポンプである。真空容器55内には電子放出素
子が配されている。また、51は電子放出素子に素子電
圧Vfを印加するための電源、50は素子電極2,3間
の導電性膜4を流れる素子電流Ifを測定するための電
流計、54は素子の電子放出部5より放出される放出電
流Ieを捕捉するためのアノード電極、53はアノード
電極54に電圧を印加するための高圧電源、52は電子
放出部5より放出される放出電流Ieを測定するための
電流計である。一例として、アノード電極54の電圧を
1KV〜10KVの範囲とし、アノード電極54と電子
放出素子との距離Hを2〜8mmの範囲として測定を行
うことができる。
In FIG. 8, reference numeral 55 denotes a vacuum vessel,
Reference numeral 6 denotes an exhaust pump. An electron-emitting device is provided in the vacuum vessel 55. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 50, an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3; An anode electrode for capturing the emission current Ie emitted from the unit 5, a high-voltage power supply 53 for applying a voltage to the anode electrode 54, and a reference numeral 52 for measuring the emission current Ie emitted from the electron emission unit 5. It is an ammeter. As an example, the measurement can be performed with the voltage of the anode electrode 54 in the range of 1 KV to 10 KV and the distance H between the anode electrode 54 and the electron-emitting device in the range of 2 to 8 mm.

【0064】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。
The vacuum vessel 55 is provided with equipment necessary for measurement in a vacuum atmosphere, such as a vacuum gauge (not shown).
The measurement and evaluation can be performed in a desired vacuum atmosphere.

【0065】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。従っ
て、この真空処理装置を用いると、前述の通電フォーミ
ング以降の工程も行うことができる。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump. The entire vacuum processing apparatus provided with the electron-emitting device substrate shown here can be heated by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the energization forming described above can also be performed.

【0066】図9は、図8に示した真空処理装置を用い
て測定された放出電流Ie及び素子電流Ifと、素子電
圧Vfとの関係を模式的に示した図である。図9におい
ては、放出電流Ieが素子電流Ifに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。
FIG. 9 is a diagram schematically showing the relationship between the emission current Ie and the device current If measured using the vacuum processing apparatus shown in FIG. 8, and the device voltage Vf. In FIG. 9, since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales.

【0067】図9からも明らかなように、本発明の表面
伝導型電子放出素子は、放出電流Ieに関して次の3つ
の特徴的性質を有する。
As is clear from FIG. 9, the surface conduction electron-emitting device of the present invention has the following three characteristic characteristics with respect to the emission current Ie.

【0068】即ち、第1に、本素子はある電圧(閾値電
圧と呼ぶ;図9中のVth)以上の素子電圧を印加する
と急激に放出電流Ieが増加し、一方閾値電圧Vth以
下では放出電流Ieが殆ど検出されない。つまり、放出
電流Ieに対する明確な閾値電圧Vthを持った非線形
素子である。
First, the emission current Ie of the present device rapidly increases when a device voltage higher than a certain voltage (referred to as a threshold voltage; Vth in FIG. 9) is applied, whereas when the device voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0069】第2に、放出電流Ieが素子電圧Vfに単
調増加依存するため、放出電流Ieは素子電圧Vfで制
御できる。
Second, since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【0070】第3に、アノード電極54(図8参照)に
捕捉される放出電荷は、素子電圧Vfを印加する時間に
依存する。つまり、アノード電極54に捕捉される電荷
量は、素子電圧Vfを印加する時間により制御できる。
Thirdly, the amount of charge emitted by the anode electrode 54 (see FIG. 8) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0071】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。
As can be understood from the above description, the surface conduction electron-emitting device to which the present invention can be applied can easily control the electron emission characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices.

【0072】図9においては、素子電流Ifが素子電圧
Vfに対して単調増加する(MI特性)例を示したが、
素子電流Ifが素子電圧Vfに対して電圧制御型負性抵
抗特性(VCNR特性)を示す場合もある(不図示)。
これらの特性は、前述の工程を制御することで制御でき
る。
FIG. 9 shows an example in which the element current If monotonically increases with respect to the element voltage Vf (MI characteristic).
The element current If may exhibit a voltage-controlled negative resistance characteristic (VCNR characteristic) with respect to the element voltage Vf (not shown).
These properties can be controlled by controlling the steps described above.

【0073】次に、本発明の電子放出素子の応用例につ
いて以下に述べる。本発明の表面伝導型電子放出素子を
複数個基板上に配列し、例えば電子源や画像形成装置が
構成できる。
Next, application examples of the electron-emitting device of the present invention will be described below. By arranging a plurality of surface conduction electron-emitting devices of the present invention on a substrate, for example, an electron source or an image forming apparatus can be configured.

【0074】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をX方向及びY方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、X方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Y方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。
Various arrangements of the electron-emitting devices can be adopted. As an example, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and a direction perpendicular to the wiring (referred to as a column direction). There is a ladder-type arrangement in which electrons from the electron-emitting devices are controlled and driven by control electrodes (also referred to as grids) disposed above the electron-emitting devices. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【0075】本発明の表面伝導型電子放出素子について
は、前述した通り3つの特性がある。即ち、表面伝導型
電子放出素子からの放出電子は、閾値電圧以上では、対
向する素子電極間に印加するパルス状電圧の波高値と幅
で制御できる。一方、閾値電圧以下では、殆ど放出され
ない。この特性によれば、多数の電子放出素子を配置し
た場合においても、個々の素子にパルス状電圧を適宜印
加すれば、入力信号に応じて、表面伝導型電子放出素子
を選択して電子放出量を制御できる。
The surface conduction electron-emitting device of the present invention has three characteristics as described above. That is, the emission electrons from the surface conduction electron-emitting device can be controlled by the peak value and the width of the pulse-like voltage applied between the opposing device electrodes when the threshold voltage is exceeded. On the other hand, below the threshold voltage, almost no emission occurs. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each of the devices, a surface conduction electron-emitting device is selected according to an input signal, and the amount of electron emission is determined. Can be controlled.

【0076】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図10を用いて説明する。図10において、71は
電子源基板、72はX方向配線、73はY方向配線であ
る。74は表面伝導型電子放出素子、75は結線であ
る。
Hereinafter, based on this principle, an electron source substrate obtained by disposing a plurality of electron-emitting devices to which the present invention can be applied will be described with reference to FIG. In FIG. 10, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring. 74 is a surface conduction electron-emitting device, and 75 is a connection.

【0077】m本のX方向配線72は、Dx1,Dx
2,……,Dxmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Y方向配線73は、Dy1,Dy2,……,Dynのn
本の配線よりなり、X方向配線72と同様に形成され
る。これらm本のX方向配線72とn本のY方向配線7
3との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している(m,nは、共に正の整
数)。
The m X-direction wirings 72 are Dx1, Dx
2,..., Dxm, and can be formed of a conductive metal or the like formed using a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness and width of the wiring are appropriately designed.
The Y-direction wiring 73 is formed of n of Dy1, Dy2,.
It is formed in the same manner as the X-direction wiring 72. These m X-direction wires 72 and n Y-direction wires 7
3, an interlayer insulating layer (not shown) is provided.
Both are electrically separated (m and n are both positive integers).

【0078】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。X方向配線
72とY方向配線73は、それぞれ外部端子として引き
出されている。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. The material and the production method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.

【0079】表面伝導型電子放出素子74を構成する一
対の素子電極(不図示)は、それぞれm本のX方向配線
72とn本のY方向配線73に、導電性金属等からなる
結線75によって電気的に接続されている。
A pair of device electrodes (not shown) constituting the surface conduction electron-emitting device 74 are connected to m X-direction wires 72 and n Y-direction wires 73 by a connection 75 made of a conductive metal or the like. It is electrically connected.

【0080】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。
The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may have some or all of the constituent elements which are the same or different. Good. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.

【0081】X方向配線72には、X方向に配列した表
面伝導型電子放出素子74の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Y方向配線73には、Y方向に配列した表面伝導
型電子放出素子74の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。
The X-direction wiring 72 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction.
On the other hand, a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.

【0082】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
In the above configuration, individual elements can be selected and driven independently using simple matrix wiring.

【0083】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図11と図12
及び図13を用いて説明する。図11は、画像形成装置
の表示パネルの一例を示す模式図であり、図12は、図
11の画像形成装置に使用される蛍光膜の模式図であ
る。図13は、NTSC方式のテレビ信号に応じて表示
を行うための駆動回路の一例を示すブロック図である。
FIGS. 11 and 12 show an image forming apparatus constituted by using such an electron source having a simple matrix arrangement.
This will be described with reference to FIG. FIG. 11 is a schematic view showing an example of a display panel of the image forming apparatus, and FIG. 12 is a schematic view of a fluorescent film used in the image forming apparatus of FIG. FIG. 13 is a block diagram illustrating an example of a drive circuit for performing display according to an NTSC television signal.

【0084】図11において、71は電子放出素子を複
数配した電子源基板、81は電子源基板71を固定した
リアプレート、86はガラス基板83の内面に蛍光膜8
4とメタルバック85等が形成されたフェースプレート
である。82は支持枠であり、該支持枠82には、リア
プレート81、フェースプレート86がフリットガラス
等を用いて接続されている。88は外囲器であり、例え
ば大気中あるいは窒素中で、400〜500℃の温度範
囲で10分間以上焼成することで、封着して構成され
る。
In FIG. 11, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 81, a rear plate on which the electron source substrate 71 is fixed; 86, a fluorescent film 8 on the inner surface of a glass substrate 83;
4 is a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame, and a rear plate 81 and a face plate 86 are connected to the support frame 82 using frit glass or the like. Reference numeral 88 denotes an envelope, which is sealed by firing at a temperature range of 400 to 500 ° C. for 10 minutes or more in the atmosphere or nitrogen, for example.

【0085】74は、図2〜図5に示したような本発明
の表面伝導型電子放出素子である。72,73は、表面
伝導型電子放出素子の一対の素子電極と接続されたX方
向配線及びY方向配線ある。
Reference numeral 74 denotes a surface conduction electron-emitting device according to the present invention as shown in FIGS. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【0086】外囲器88は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成してもよい。一方、フェースプレート86とリ
アプレート81の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器88を構成することもできる。
The envelope 88 includes the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
8 may be configured. On the other hand, by installing a support (not shown) called a spacer between the face plate 86 and the rear plate 81, the envelope 88 having sufficient strength against atmospheric pressure can be configured.

【0087】図12は、蛍光膜を示す模式図である。蛍
光膜84は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ(図12(a))あるい
はブラックマトリクス(図12(b))等と呼ばれる黒
色導電材91と蛍光体92とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体92間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜84における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材91の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。
FIG. 12 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, a black conductive material 91 called a black stripe (FIG. 12A) or a black matrix (FIG. 12B) or the like and a fluorescent material 92 may be used depending on the arrangement of the fluorescent materials. it can. The purpose of providing the black stripes and the black matrix is to make the mixed portions inconspicuous by making the painted portions between the phosphors 92 of the necessary three primary color phosphors black in the case of color display, An object of the present invention is to suppress a decrease in contrast due to light reflection. As the material of the black conductive material 91, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.

【0088】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、「フィルミング」と呼ばれる。)を行い、その
後Alを真空蒸着等を用いて堆積させることで作製でき
る。
As a method of applying the phosphor on the glass substrate 83, a precipitation method or a printing method can be adopted regardless of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improving the brightness by specular reflection on the 6 side,
The purpose is to function as an electrode for applying an electron beam acceleration voltage, and to protect the phosphor from damage due to collision of negative ions generated in the envelope. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.

【0089】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
The face plate 86 further has the fluorescent film 8
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84.

【0090】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。
When performing the above-mentioned sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device, and sufficient alignment is indispensable.

【0091】図11に示した画像形成装置は、例えば以
下のようにして製造される。
The image forming apparatus shown in FIG. 11 is manufactured, for example, as follows.

【0092】外囲器88内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、10-5Pa程度の真空度の有機物
質の十分に少ない雰囲気にした後、封止が成される。外
囲器88の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器88の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器88内の所定の位置に
配置されたゲッター(不図示)を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ba等が主成分であ
り、該蒸着膜の吸着作用により、例えば1×10-5Pa
以上の真空度を維持するものである。ここで、表面伝導
型電子放出素子のフォーミング処理以降の工程は適宜設
定できる。
[0092] Within the envelope 88, similar to the aforementioned stabilization step, while being heated appropriately, ion pump, by an exhaust device not using oil, such as a sorption pump evacuated through an exhaust pipe (not shown), 10 - After the atmosphere of a vacuum degree of about 5 Pa is sufficiently low for the organic substance, sealing is performed. In order to maintain a vacuum degree after the envelope 88 is sealed, a getter process may be performed. This is because a getter (not shown) disposed at a predetermined position in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 88 is sealed. This is a process for forming a deposited film. The getter is usually composed mainly of Ba or the like, and for example, 1 × 10 −5 Pa
The above degree of vacuum is maintained. Here, steps after the forming process of the surface conduction electron-emitting device can be appropriately set.

【0093】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図13を用いて説明する。図13において、
101は画像表示パネル、102は走査回路、103は
制御回路、104はシフトレジスタ、105はラインメ
モリ、106は同期信号分離回路、107は変調信号発
生器、Vx及びVaは直流電圧源である。
Next, an example of the configuration of a drive circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . In FIG.
101 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is a synchronizing signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0094】表示パネル101は、端子Dx1乃至Dx
m、端子Dy1乃至Dyn及び高圧端子87を介して外
部の電気回路と接続している。端子Dx1乃至Dxmに
は、表示パネル101内に設けられている電子源、即
ち、m行n列の行列状にマトリクス配線された表面伝導
型電子放出素子群を1行(n素子)づつ順次駆動する為
の走査信号が印加される。端子Dy1乃至Dynには、
前記走査信号により選択された1行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子87には、直流電圧源Vaよ
り、例えば10KVの直流電圧が供給されるが、これは
表面伝導型電子放出素子から放出される電子ビームに、
蛍光体を励起するのに十分なエネルギーを付与する為の
加速電圧である。
The display panel 101 has terminals Dx1 to Dx
m, terminals Dy1 to Dyn, and a high voltage terminal 87 are connected to an external electric circuit. Terminals Dx1 to Dxm sequentially drive electron sources provided in the display panel 101, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns in a matrix (row by row). A scanning signal for performing the scanning is applied. The terminals Dy1 to Dyn include
A modulation signal for controlling an output electron beam of each element of one row of surface conduction electron-emitting devices selected by the scanning signal is applied. The high-voltage terminal 87 is supplied with a DC voltage of, for example, 10 KV from a DC voltage source Va. The DC voltage is applied to the electron beam emitted from the surface conduction electron-emitting device.
It is an accelerating voltage for applying sufficient energy to excite the phosphor.

【0095】走査回路102について説明する。同回路
は、内部にm個のスイッチング素子(図中、S1乃至S
mで模式的に示している)を備えたものである。各スイ
ッチング素子は、直流電圧電源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dx1乃至Dxmと電気的に接
続される。各スイッチング素子S1乃至Smは、制御回
路103が出力する制御信号Tscanに基づいて動作
するものであり、例えばFETのようなスイッチング素
子を組み合わせることにより構成することができる。
The scanning circuit 102 will be described. The circuit includes m switching elements (S1 to S
m is schematically shown). Each switching element selects either the output voltage of the DC voltage power supply Vx or 0 [V] (ground level),
It is electrically connected to terminals Dx1 to Dxm of the display panel 101. Each of the switching elements S1 to Sm operates based on a control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs, for example.

【0096】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出閾値電圧)に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。
In the case of the present embodiment, the DC voltage source Vx is based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting device, and the drive voltage applied to the non-scanned device is equal to or less than the electron emission threshold voltage. It is set to output such a constant voltage.

【0097】制御回路103は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路103は、同
期信号分離回路106より送られる同期信号Tsync
に基づいて、各部に対してTscan,Tsft及びT
mryの各制御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that an appropriate display is performed based on an image signal input from the outside. The control circuit 103 controls the synchronization signal Tsync sent from the synchronization signal separation circuit 106.
, Tscan, Tsft and T
mry control signals are generated.

【0098】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離(フィルター)回路等を用いて構成できる。同期
信号分離回路106により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上DATA信
号と表した。このDATA信号は、シフトレジスタ10
4に入力される。
The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. This DATA signal is output to the shift register 10
4 is input.

【0099】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであると言い換えてもよ
い。)。シリアル/パラレル変換された画像1ライン分
のデータ(電子放出素子n素子分の駆動データに相当)
は、Id1乃至Idnのn個の並列信号として前記シフ
トレジスタ104より出力される。
The shift register 104 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. (In other words, the control signal Tsft may be rephrased as a shift clock of the shift register 104). Data for one line of serial / parallel converted image (equivalent to drive data for n electron-emitting devices)
Are output from the shift register 104 as n parallel signals Id1 to Idn.

【0100】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、Id’1乃至Id’nとして出力され、変調
信号発生器107に入力される。
The line memory 105 is a storage device for storing data of one line of an image for a required time only, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 107.

【0101】変調信号発生器107は、画像データI
d’1乃至Id’nの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Dy1乃至Dynを通じて表示パ
ネル101内の表面伝導型電子放出素子に印加される。
The modulation signal generator 107 outputs the image data I
a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of d′ 1 to Id′n;
The output signal is applied to the surface conduction electron-emitting device in the display panel 101 through the terminals Dy1 to Dyn.

【0102】前述したように、本発明の電子放出素子は
放出電流Ieに関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Vthがあり、Vth
以上の電圧が印加された時のみ電子放出が生じる。電子
放出閾値以上の電圧に対しては、素子への印加電圧の変
化に応じて放出電流も変化する。このことから、本素子
にパルス状の電圧を印加する場合、例えば電子放出閾値
電圧以下の電圧を印加しても電子放出は生じないが、電
子放出閾値電圧以上の電圧を印加する場合には電子ビー
ムが出力される。その際、パルスの波高値Vmを変化さ
せることにより、出力電子ビームの強度を制御すること
が可能である。また、パルスの幅Pwを変化させること
により、出力される電子ビームの電荷の総量を制御する
ことが可能である。
As described above, the electron-emitting device of the present invention has the following basic characteristics with respect to the emission current Ie. That is, electron emission has a clear threshold voltage Vth, and Vth
Electron emission occurs only when the above voltage is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when a pulse-like voltage is applied to this element, for example, when a voltage lower than the electron emission threshold voltage is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold voltage is applied, electrons are not emitted. A beam is output. At that time, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【0103】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器107として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be employed. When implementing the voltage modulation method, the modulation signal generator 107 generates a voltage pulse of a fixed length, and a voltage modulation circuit capable of appropriately modulating the peak value of the voltage pulse according to input data. Can be used. When performing the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value, and modulates the width of the voltage pulse appropriately according to input data. A circuit can be used.

【0104】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
The shift register 104 and the line memory 10
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0105】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 106. Just do it. In this connection, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 includes:
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the voltage of the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【0106】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路(VCO)を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。
In the case of the voltage modulation method using an analog signal, for example, an amplification circuit using an operational amplifier or the like can be adopted as the modulation signal generator 107, and a level shift circuit or the like can be added as needed. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary.

【0107】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Dx
1乃至Dxm、Dy1乃至Dynを介して電圧を印加す
ることにより、電子放出が生じる。高圧端子87を介し
てメタルバック85あるいは透明電極(不図示)に高圧
を印加し、電子ビームを加速する。加速された電子は、
蛍光膜84に衝突し、発光が生じて画像が形成される。
In the image forming apparatus of the present invention which can have such a configuration, each of the electron-emitting devices is provided with an external terminal Dx
By applying a voltage via 1 to Dxm and Dy1 to Dyn, electron emission occurs. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal 87 to accelerate the electron beam. The accelerated electrons are
The light collides with the fluorescent film 84 and emits light to form an image.

【0108】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはN
TSC方式を挙げたが、入力信号はこれに限られるもの
ではなく、PAL、SECAM方式等の他、これらより
も多数の走査線からなるTV信号(例えば、MUSE方
式をはじめとする高品位TV)方式をも採用できる。
The configuration of the image forming apparatus described here is an example of the image forming apparatus of the present invention, and various modifications are possible based on the technical idea of the present invention. N for input signal
Although the TSC system has been described, the input signal is not limited to this, and a PAL, SECAM system, or other TV signal including a larger number of scanning lines (eg, a high-quality TV including the MUSE system). A method can also be adopted.

【0109】次に、前述の梯子型配置の電子源及び画像
形成装置について、図14及び図15を用いて説明す
る。
Next, the electron source and the image forming apparatus having the ladder-type arrangement will be described with reference to FIGS. 14 and 15. FIG.

【0110】図14は、梯子型配置の電子源の一例を示
す模式図である。図14において、110は電子源基
板、111は電子放出素子である。112は、電子放出
素子111を接続するための共通配線D1〜D10であ
り、これらは外部端子として引き出されている。電子放
出素子111は、基板110上に、X方向に並列に複数
個配置されている(これを素子行と呼ぶ)。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線D2〜D9は、例えばD2とD3、D4とD5、
D6とD7、D8とD9とを夫々一体の同一配線とする
こともできる。
FIG. 14 is a schematic view showing an example of a ladder type electron source. In FIG. 14, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. Reference numeral 112 denotes common wirings D1 to D10 for connecting the electron-emitting devices 111, and these are drawn out as external terminals. A plurality of electron-emitting devices 111 are arranged on the substrate 110 in parallel in the X direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to the element rows where the electron beam is to be emitted, and a voltage equal to or lower than the electron emission threshold is applied to the element rows where the electron beam is not desired to be emitted. Common wirings D2 to D9 located between the element rows are, for example, D2 and D3, D4 and D5,
D6 and D7, and D8 and D9 may be formed as one and the same wiring.

【0111】図15は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。120はグリッド電極、121は電子が通過するた
めの開口、D1乃至Dmは容器外端子、G1乃至Gnは
グリッド電極120と接続された容器外端子である。1
10は各素子行間の共通配線を同一配線とした電子源基
板である。図15においては、図11、図14に示した
部位と同じ部位には、これらの図に付したのと同一の符
号を付している。ここに示した画像形成装置と、図11
に示した単純マトリクス配置の画像形成装置との大きな
違いは、電子源基板110とフェースプレート86の間
にグリッド電極120を備えているか否かである。
FIG. 15 is a schematic view showing an example of a panel structure in an image forming apparatus having a ladder-type electron source. Reference numeral 120 denotes a grid electrode, 121 denotes an opening through which electrons pass, D1 to Dm denote external terminals, and G1 to Gn denote external terminals connected to the grid electrode 120. 1
Reference numeral 10 denotes an electron source substrate in which the common wiring between the element rows is the same wiring. In FIG. 15, the same portions as those shown in FIGS. 11 and 14 are denoted by the same reference numerals as those shown in these drawings. The image forming apparatus shown here and FIG.
The major difference from the image forming apparatus of the simple matrix arrangement shown in FIG. 9 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.

【0112】図15においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、表面伝導型電子放出素
子111から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して1個ずつ円形の開口121が設けられてい
る。グリッド電極の形状や配置位置は、図15に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。
In FIG. 15, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the surface conduction electron-emitting device 111, and allows the electron beam to pass through a stripe-shaped electrode provided orthogonal to the ladder-type element row. Therefore, one circular opening 121 is provided for each element. The shape and arrangement position of the grid electrode are not limited to those shown in FIG. For example, a large number of passage openings may be provided in a mesh shape as openings, and a grid electrode may be provided around or near the surface conduction electron-emitting device.

【0113】容器外端子D1乃至Dm及びグリッド容器
外端子G1乃至Gnは、不図示の制御回路と電気的に接
続されている。
The external terminals D1 to Dm and the external terminals G1 to Gn are electrically connected to a control circuit (not shown).

【0114】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)して行くのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
In the image forming apparatus of this embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode rows in synchronization with sequentially driving (scanning) the element rows one by one. This makes it possible to control the irradiation of each electron beam to the phosphor and display an image one line at a time.

【0115】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。
The image forming apparatus of the present invention described above is a display apparatus for a television broadcast, a display apparatus such as a video conference system and a computer, and an image forming apparatus as an optical printer using a photosensitive drum or the like. Etc. can also be used.

【0116】[0116]

【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。
EXAMPLES Hereinafter, the present invention will be described in detail with reference to specific examples, but the present invention is not limited to these examples, and each element within a range in which the object of the present invention is achieved. This also includes those in which substitutions or design changes have been made.

【0117】[実施例1]図16は本実施例の特徴を表
す図であり、基本的には図4に示した構成と同じであ
る。同図(a)において、161の実線と162の点線
からなる正方格子状の模様は、前記2種類の平行溝6
a,6bを交差させた微細溝構造である。また、162
の点線は、溝部分に導電性膜4の材料が不足して導電パ
スが形成されていない状態を示し、161の実線は溝部
分に導電性膜4の材料があり、導電パスが形成されてる
状態を示す。また、同図(b)は微細溝構造が基板1に
形成されていることを示し、更に上記の実線161の溝
部分に導電性膜の材料があり、上記の点線162の溝部
分では導電性膜の材料が不足していることを概念的に示
している。
[Embodiment 1] FIG. 16 is a diagram showing the features of this embodiment, and is basically the same as the configuration shown in FIG. In FIG. 7A, a square lattice pattern composed of a solid line 161 and a dotted line 162 is a pattern of the two types of parallel grooves 6.
This is a fine groove structure where a and b intersect. 162
A dotted line indicates a state where the material of the conductive film 4 is insufficient in the groove portion and no conductive path is formed, and a solid line 161 indicates that the material of the conductive film 4 is present in the groove portion and the conductive path is formed. Indicates the status. FIG. 2B shows that a fine groove structure is formed in the substrate 1. Further, the groove portion indicated by the solid line 161 has a conductive film material, and the groove portion indicated by the dotted line 162 has a conductive film. This conceptually indicates that the material of the film is insufficient.

【0118】また、浸透(パーコレーション)理論によ
ると、1つのサイトからでているボンド数がzであるよ
うなサイトとボンドから構成される適当な格子に対し
て、ボンドを確率pでランダムに占有状態(導電状態)
とし、確率(1−p)で非占有状態(絶縁状態)とした
時の浸透しきい値pc(b) は、次元数をdとすると、p
c(b) =d/{z(d−1)}となることが知られてい
る。
According to the percolation theory, a bond is randomly occupied at a probability p with respect to an appropriate lattice composed of sites and bonds where the number of bonds coming from one site is z. State (conductive state)
And the permeation threshold p c (b) in the non-occupied state (insulated state) with the probability (1-p) is p
It is known that c (b) = d / {z (d-1)}.

【0119】それゆえ、適当な格子に相当する微細溝構
造を素子電極2,3間の基板表面に付与し、該基板表面
での導電性材料の表面被覆率を、上式で決定されるp
c(b)なる値に略等しい値に制御することによって、導
電性膜4の電気的性質を浸透しきい値付近の状態にする
ことができる。ここで、表面における導電性材料の表面
被覆率とは、素子電極2,3間の基板面積に対する、導
電性材料が覆う基板表面の面積比である。
Therefore, a fine groove structure corresponding to an appropriate lattice is provided on the substrate surface between the device electrodes 2 and 3, and the surface coverage of the conductive material on the substrate surface is determined by the above equation.
By controlling the value to be substantially equal to the value of c (b), the electrical properties of the conductive film 4 can be brought to a state near the permeation threshold. Here, the surface coverage of the conductive material on the surface is the area ratio of the substrate surface covered by the conductive material to the substrate area between the element electrodes 2 and 3.

【0120】本実施例では2次元の正方格子型の微細溝
構造であるため、z=4,d=2であり、上式より、p
c(b) =0.5である。0.5なるボンド連結率は、正
方格子の全ボンド数の半分が導電状態となることで得ら
れる。それゆえ、確率0.5で正方格子型の微細溝構造
の溝を導電性材料で被覆することにより、導電性膜4の
電気的性質を、素子電極2,3間が導電状態から絶縁状
態に変化する浸透しきい値付近の状態に制御できる。こ
こで、素子を浸透しきい値付近の状態に制御すると、線
状の電界集中領域が形成されることを我々は見つけた。
Since the present embodiment has a two-dimensional square lattice type fine groove structure, z = 4 and d = 2.
c (b) = 0.5. A bond connection ratio of 0.5 is obtained when half of the total number of bonds in the square lattice is in a conductive state. Therefore, by covering the grooves of the square lattice type fine groove structure with a conductive material at a probability of 0.5, the electrical properties of the conductive film 4 are changed from the conductive state to the insulating state between the device electrodes 2 and 3. It can be controlled to a state near the changing permeation threshold. Here, we have found that a linear electric field concentration region is formed when the device is controlled to a state near the permeation threshold.

【0121】すなわち、本実施例では、前記微細溝構造
のタイプに合わせて、表面における導電性材料の表面被
覆率を制御することによって、導電性膜4の電気的性質
を素子電極2,3間が導電状態から絶縁状態に変化する
浸透しきい値付近の状態に制御し、通電フォーミングが
不用、または、通電フォーミング時の消費電力が極めて
小さく、形状のバラツキの少ない亀裂を安定して形成す
ることができ、電子放出特性等の素子特性が均一な電子
放出素子を実現できる効果がある。
That is, in this embodiment, the electric property of the conductive film 4 is controlled between the device electrodes 2 and 3 by controlling the surface coverage of the conductive material on the surface in accordance with the type of the fine groove structure. Is controlled to a state near the permeation threshold at which the conductive state changes from the conductive state to the insulative state. This has the effect of realizing an electron-emitting device having uniform device characteristics such as electron-emitting characteristics.

【0122】微細溝構造のタイプに合わせて、表面にお
ける導電性材料の表面被覆率を制御する方法としては、
例えば、(i)薄膜部分23を印刷で作成する際に、膜
厚を制御する方法、(ii)薄膜部分23を蒸着で作成
する際に、蒸着量を制御する方法、(iii)導電性材
料に絶縁性材料を混ぜて膜を形成させる方法、等があ
る。
As a method of controlling the surface coverage of the conductive material on the surface according to the type of the fine groove structure, there are the following methods.
For example, (i) a method of controlling the film thickness when forming the thin film portion 23 by printing, (ii) a method of controlling the amount of vapor deposition when forming the thin film portion 23 by vapor deposition, (iii) a conductive material And a method of forming a film by mixing an insulating material.

【0123】[実施例2]本実施例の素子は、図2に示
した構成であり、平行溝6が一次元的に形成されること
を除いて実施例1とほぼ同様である。
[Embodiment 2] The element of this embodiment has the structure shown in FIG. 2 and is almost the same as Embodiment 1 except that the parallel groove 6 is formed one-dimensionally.

【0124】1次元の浸透しきい値pc(b) は1.0で
あり、2次元の浸透しきい値より高い。また、素子電極
間隔Lが、素子電極幅Wに比べて極めて大きい帯状の
系、例えば、Nx ×Ny ,Nx ≫Ny なる帯状の正方格
子のサイト浸透問題に対して、サイトの占有確率をp,
サイトの非占有確率を(1−p)とすると、第L列が全
て非占有となる確率は(1−p)Ny となり、帯の幅Ny
が小さい程、浸透しきい値が大きくなり、1次元の浸
透しきい値(1.0)に近付く。ただし、サイト間距離
をSとするとき、Nx=L/S,Ny=W/Sである。
The one-dimensional penetration threshold p c (b) is 1.0, which is higher than the two-dimensional penetration threshold. Further, the element electrode interval L is very large band systems than the device electrode width W, for example, N x × N y, for a site penetration problems N x »N y becomes strip-shaped square lattice, occupying the site Let p be the probability
Assuming that the unoccupied probability of the site is (1-p), the probability that all the L-th columns are unoccupied is (1-p) Ny And the width of the band N y
Is smaller, the permeation threshold increases and approaches the one-dimensional permeation threshold (1.0). Here, when the inter-site distance is S, N x = L / S and N y = W / S.

【0125】本実施例は、素子電極2,3の対向面に対
して略垂直な方向に形成した微細溝構造により、素子電
極2,3間に帯状の導電経路を形成し、導電性膜4の次
元性を減少させた電子放出素子である。これによって表
面被覆率の高い状態で導電性膜4に亀裂を形成すること
を可能にした。一般に表面被覆率が低い程、寄生抵抗が
増加する。本実施例では、表面被覆率の高い状態で亀裂
を形成することができるため、亀裂部以外の導電性膜の
寄生抵抗を低く抑えることができ、寄生抵抗による電圧
降下を抑制できる効果がある。
In the present embodiment, a strip-shaped conductive path is formed between the element electrodes 2 and 3 by a fine groove structure formed in a direction substantially perpendicular to the opposing surfaces of the element electrodes 2 and 3. Is an electron-emitting device having reduced dimensionality. This makes it possible to form cracks in the conductive film 4 with a high surface coverage. In general, the lower the surface coverage, the higher the parasitic resistance. In the present embodiment, since the crack can be formed in a state where the surface coverage is high, the parasitic resistance of the conductive film other than the crack can be suppressed low, and the voltage drop due to the parasitic resistance can be suppressed.

【0126】[実施例3]本実施例の素子は、図3に示
した構成であり、素子電極2,3の対向面に対して略平
行な方向に微細溝構造が付与されていることを除いて実
施例1とほぼ同様である。また、同図(b)に示される
ように、微細溝構造が導電性膜4部分に形成され、膜厚
が周期的に変化している。それゆえ、抵抗も周期的に変
化し、先述の通電フォーミング処理を施すことにより、
最も抵抗の高い溝部に沿って、素子電極2,3の対向面
に略平行な直線的な亀裂を形成できる。
[Embodiment 3] The device of this embodiment has the structure shown in FIG. 3, and is provided with a fine groove structure in a direction substantially parallel to the opposing surfaces of the device electrodes 2 and 3. Except for this, it is almost the same as the first embodiment. Further, as shown in FIG. 3B, a fine groove structure is formed in the conductive film 4 and the film thickness changes periodically. Therefore, the resistance also changes periodically, and by performing the energization forming process described above,
Along the groove having the highest resistance, a linear crack substantially parallel to the opposing surfaces of the device electrodes 2 and 3 can be formed.

【0127】素子電極に平行な直線的にバラツキなく作
成することは困難であるが、多数の直線的な溝を用意す
ることにより、確実に亀裂を形成できる。すなわち、本
実施例では、亀裂が一定方向に沿って形成されるように
制御でき、素子特性のバラツキを抑制できる効果があ
る。 [実施例4]本実施例の素子は、図5に示した構成であ
り、素子電極2,3の対向面に対して斜めに配置された
2種の平行溝6a,6bを交差させた微細溝構造が、導
電性膜4に付与されていることを除いて、実施例1とほ
ぼ同様である。
Although it is difficult to make a straight line parallel to the element electrode without any variation, it is possible to reliably form a crack by preparing a large number of straight grooves. That is, in the present embodiment, the cracks can be controlled to be formed along a certain direction, and there is an effect that the variation in element characteristics can be suppressed. [Embodiment 4] The element of this embodiment has the configuration shown in FIG. 5, and has a fine structure in which two types of parallel grooves 6a and 6b obliquely arranged with respect to the opposing surfaces of the element electrodes 2 and 3 intersect. Except that the groove structure is provided in the conductive film 4, it is almost the same as in the first embodiment.

【0128】本実施例の微細溝構造は実施例3と同様に
導電性膜4に形成され、膜厚が斜め格子に沿って周期的
に変化している。それゆえ、抵抗も周期的に変化し、先
述の通電フォーミング処理を施すことにより、抵抗の高
い溝部に沿って、素子電極2,3の対向面に対して斜め
方向の2種類の直線からなるジグザグ型の亀裂が形成さ
れるように制御できる効果がある。特に2種の平行溝6
a,6bの交差角度を調整することにより、ジグザグの
角形状をある程度制御できる効果がある。
The fine groove structure according to the present embodiment is formed in the conductive film 4 similarly to the third embodiment, and the film thickness is periodically changed along the oblique lattice. Therefore, the resistance also changes periodically, and by performing the above-described energization forming process, a zigzag consisting of two types of straight lines oblique to the surfaces facing the element electrodes 2 and 3 along the groove having a high resistance. There is an effect that the crack can be controlled to be formed. Especially two kinds of parallel grooves 6
By adjusting the intersection angle between a and 6b, there is an effect that the angular shape of the zigzag can be controlled to some extent.

【0129】[0129]

【発明の効果】以上説明した如く、本発明によれば、電
極間の基板部分又は/及び導電性膜部分に、互いに平行
な複数の溝よりなる平行溝を付与し、導電性膜表面の微
細構造を制御することにより、亀裂形成条件を制御する
ことができ、ひいては電子放出効率等の素子特性のバラ
ツキを低減することができる。
As described above, according to the present invention, the substrate portion and / or the conductive film portion between the electrodes are provided with parallel grooves formed of a plurality of grooves parallel to each other, so that the fineness of the surface of the conductive film can be reduced. By controlling the structure, the conditions for crack formation can be controlled, and consequently, variations in device characteristics such as electron emission efficiency can be reduced.

【0130】また、特に、回転ローラーに前記電極間の
基板又は導電性膜を接触させながら、基板を回転ローラ
ーに対して相対的に移動させる処理によって前記平行溝
を形成することにより、電子放出効率等の素子特性のバ
ラツキの少ない電子放出素子を効率よく量産することが
できる。
In particular, by forming the parallel grooves by a process of moving the substrate relative to the rotating roller while bringing the substrate or the conductive film between the electrodes into contact with the rotating roller, the electron emission efficiency is improved. Electron emitting devices with little variation in device characteristics, such as, can be efficiently mass-produced.

【0131】そのため、本発明により電子放出素子を同
一基板上に多数配列形成した電子源においては、製造効
率が高いばかりでなく、素子特性のバラツキの少ない安
定した電子線発生装置となる。また、上記電子源を用い
た画像形成装置は、輝度むらの少ない高品位な画像を安
定して表示することができ、高品位なカラーフラットテ
レビ等が実現される。
Therefore, in the electron source according to the present invention, in which a large number of electron-emitting devices are arranged on the same substrate, not only the production efficiency is high, but also a stable electron beam generator with less variation in device characteristics. Further, the image forming apparatus using the electron source can stably display a high-quality image with less luminance unevenness, and realize a high-quality color flat television or the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用可能な電子放出素子の一例である
表面伝導型電子放出素子を模式的に示した平面図及び縦
断面図である。
1A and 1B are a plan view and a vertical sectional view schematically showing a surface conduction electron-emitting device which is an example of an electron-emitting device to which the present invention can be applied.

【図2】本発明の電子放出素子の一例を示す模式図であ
る。
FIG. 2 is a schematic view showing an example of the electron-emitting device of the present invention.

【図3】本発明の電子放出素子の一例を示す模式図であ
る。
FIG. 3 is a schematic view showing an example of the electron-emitting device of the present invention.

【図4】本発明の電子放出素子の一例を示す模式図であ
る。
FIG. 4 is a schematic view showing an example of the electron-emitting device of the present invention.

【図5】本発明の電子放出素子の一例を示す模式図であ
る。
FIG. 5 is a schematic view showing an example of the electron-emitting device of the present invention.

【図6】本発明の電子放出素子の製造方法の一例を説明
するための図である。
FIG. 6 is a view illustrating an example of a method for manufacturing an electron-emitting device according to the present invention.

【図7】フォーミング処理に用いる電圧波形の例であ
る。
FIG. 7 is an example of a voltage waveform used for forming processing.

【図8】本発明の電子放出素子の製造に用いることので
きる真空処理装置(測定評価装置)の一例を示す概略構
成図である。
FIG. 8 is a schematic configuration diagram showing an example of a vacuum processing apparatus (measurement evaluation apparatus) that can be used for manufacturing the electron-emitting device of the present invention.

【図9】本発明の表面伝導型電子放出素子の放出電流I
eおよび素子電流Ifと素子電圧Vfの関係の典型的な
例を示す図である。
FIG. 9 shows an emission current I of the surface conduction electron-emitting device of the present invention.
FIG. 6 is a diagram showing a typical example of a relationship between the element voltage e and the element current If and the element voltage Vf.

【図10】本発明の単純マトリクス配置の電子源の概略
構成図である。
FIG. 10 is a schematic configuration diagram of an electron source having a simple matrix arrangement according to the present invention.

【図11】本発明の単純マトリクス配置の電子源を用い
た画像形成装置に用いる表示パネルの概略構成図である
FIG. 11 is a schematic configuration diagram of a display panel used in an image forming apparatus using an electron source having a simple matrix arrangement according to the present invention.

【図12】図11の表示パネルにおける蛍光膜を示す図
である。
FIG. 12 is a diagram showing a fluorescent film in the display panel of FIG.

【図13】図11の表示パネルにNTSC方式のテレビ
信号に応じて表示を行うための駆動回路の一例を示すブ
ロック図である。
13 is a block diagram showing an example of a drive circuit for performing display on the display panel of FIG. 11 in accordance with an NTSC television signal.

【図14】本発明の梯子型配置の電子源の概略平面図で
ある。
FIG. 14 is a schematic plan view of a ladder-type electron source of the present invention.

【図15】本発明の梯子型配置の電子源を用いた画像形
成装置に用いる表示パネルの概略構成図である。
FIG. 15 is a schematic configuration diagram of a display panel used in an image forming apparatus using a ladder-type electron source according to the present invention.

【図16】実施例1に係る電子放出素子を説明するため
の模式図である。
FIG. 16 is a schematic diagram for explaining the electron-emitting device according to the first embodiment.

【図17】従来例の表面伝導型電子放出素子の平面図で
ある。
FIG. 17 is a plan view of a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2,3 素子電極 4 導電性膜 5 電子放出部 6,6a,6b 平行溝 11 回転ローラー 12 回転ローラーのコア部分 13 回転ローラーの布部分 50 導電性膜4を流れる素子電流Ifを測定するため
の電流計 51 電子放出素子に素子電圧Vfを印加するための電
源 52 電子放出部5より放出される放出電流Ieを測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部5より放出される電子を捕捉するため
のアノード電極 55 真空容器 56 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導電材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 Vx,Va 直流電圧源 110 電子源基板 111 電子放出素子 112 電子放出素子を配線するための共通配線 120 グリッド電極 121 電子が通過するための開口 161 導電状態にある溝部分 162 絶縁状態にある溝部分
DESCRIPTION OF SYMBOLS 1 Substrate 2, 3 Device electrode 4 Conductive film 5 Electron emission part 6, 6a, 6b Parallel groove 11 Rotary roller 12 Core portion of rotary roller 13 Cloth portion of rotary roller 50 Device current If flowing through conductive film 4 is measured. For applying an element voltage Vf to the electron-emitting device 52 Ammeter for measuring the emission current Ie emitted from the electron-emitting section 5 53 High-voltage power supply for applying a voltage to the anode 54 54 Anode electrode for capturing electrons emitted from the electron emission unit 5 55 Vacuum container 56 Exhaust pump 71 Electron source substrate 72 X-direction wiring 73 Y-direction wiring 74 Surface conduction electron-emitting device 75 Connection 81 Rear plate 82 Support frame 83 glass substrate 84 fluorescent film 85 metal back 86 face plate 87 high voltage terminal 88 envelope 91 black Electrical material 92 Phosphor 101 Display panel 102 Scanning circuit 103 Control circuit 104 Shift register 105 Line memory 106 Synchronous signal separating circuit 107 Modulation signal generator Vx, Va DC voltage source 110 Electron source substrate 111 Electron emitting element 112 Wiring of electron emitting element Common line 120 Grid electrode 121 Opening for passage of electrons 161 Conductive groove portion 162 Insulated groove portion

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 基板上の対向する一対の電極間に、導電
性膜を配置した電子放出素子において、前記電極間の基
板部分又は/及び導電性膜部分に、互いに略平行な複数
の溝よりなる平行溝を有することを特徴とする電子放出
素子。
1. An electron-emitting device having a conductive film disposed between a pair of opposed electrodes on a substrate, wherein a plurality of grooves substantially parallel to each other are formed in a substrate portion and / or a conductive film portion between the electrodes. An electron-emitting device having a parallel groove.
【請求項2】 上記平行溝は、該溝中の少なくとも一部
に導電性材料が充填され、該導電性材料により、上記導
電性膜に導電性を付与するものであることを特徴とする
請求項1に記載の電子放出素子。
2. The parallel groove, wherein at least a part of the parallel groove is filled with a conductive material, and the conductive material imparts conductivity to the conductive film. Item 2. The electron-emitting device according to item 1.
【請求項3】 上記平行溝は、導電性膜の当該溝の両側
の部分の間の電気抵抗を増大させる、若しくは少なくと
も一部を絶縁状態とするものであることを特徴とする請
求項1に記載の電子放出素子。
3. The method according to claim 1, wherein the parallel groove increases the electric resistance between portions of the conductive film on both sides of the groove, or at least partially insulates the conductive film. An electron-emitting device according to claim 1.
【請求項4】 上記平行溝は、導電性膜を、対向する電
極間を結び互いに平行な短冊状の部分に分割するもので
あることを特徴とする請求項1に記載の電子放出素子。
4. The electron-emitting device according to claim 1, wherein the parallel groove divides the conductive film into strips parallel to each other by connecting the electrodes facing each other.
【請求項5】 前記平行溝は、前記一対の電極の対向面
に垂直であることを特徴とする請求項1に記載の電子放
出素子。
5. The electron-emitting device according to claim 1, wherein the parallel groove is perpendicular to a facing surface of the pair of electrodes.
【請求項6】 前記平行溝は、前記一対の電極の対向面
に平行であることを特徴とする請求項1に記載の電子放
出素子。
6. The electron-emitting device according to claim 1, wherein the parallel groove is parallel to a facing surface of the pair of electrodes.
【請求項7】 前記平行溝を2種類有し、各平行溝は互
いに交差していることを特徴とする請求項1に記載の電
子放出素子。
7. The electron-emitting device according to claim 1, wherein two kinds of the parallel grooves are provided, and the parallel grooves cross each other.
【請求項8】 一方の平行溝は前記一対の電極の対向面
に垂直であり、他方の平行溝は前記一対の電極の対向面
に平行であることを特徴とする請求項7に記載の電子放
出素子。
8. The electron according to claim 7, wherein one of the parallel grooves is perpendicular to a facing surface of the pair of electrodes, and the other parallel groove is parallel to a facing surface of the pair of electrodes. Emission element.
【請求項9】 前記2種類の平行溝は、前記一対の電極
の対向面に対して斜めに形成されていることを特徴とす
る請求項7に記載の電子放出素子。
9. The electron-emitting device according to claim 7, wherein the two types of parallel grooves are formed obliquely with respect to the opposing surfaces of the pair of electrodes.
【請求項10】 前記電子放出素子が、表面伝導型電子
放出素子であることを特徴とする請求項1〜9のいずれ
かに記載の電子放出素子。
10. The electron-emitting device according to claim 1, wherein said electron-emitting device is a surface conduction electron-emitting device.
【請求項11】 請求項1〜10のいずれかに記載の電
子放出素子の製造方法において、前記平行溝を形成する
工程が、回転ローラーに前記電極間の基板又は導電性膜
を接触させながら、基板を回転ローラーに対して相対的
に移動させる工程であることを特徴とする電子放出素子
の製造方法。
11. The method for manufacturing an electron-emitting device according to claim 1, wherein the step of forming the parallel grooves includes: contacting a substrate or a conductive film between the electrodes with a rotating roller. A method for manufacturing an electron-emitting device, comprising a step of moving a substrate relative to a rotating roller.
【請求項12】 前記導電性膜を形成する工程におい
て、該導電性膜が前記平行溝のパターンに対応する表面
被覆率となるように制御することを特徴とする請求項1
1に記載の電子放出素子の製造方法。
12. The method according to claim 1, wherein, in the step of forming the conductive film, the conductive film is controlled to have a surface coverage corresponding to the pattern of the parallel grooves.
2. The method for manufacturing an electron-emitting device according to item 1.
【請求項13】 基板上に、複数の電子放出素子が配列
された電子源において、前記電子放出素子が、請求項1
〜10のいずれかに記載の電子放出素子であることを特
徴とする電子源。
13. An electron source in which a plurality of electron-emitting devices are arranged on a substrate, wherein the electron-emitting devices are arranged on a substrate.
An electron source, which is an electron-emitting device according to any one of claims 10 to 10.
【請求項14】 前記複数の電子放出素子が、マトリク
ス状に配線されていることを特徴とする請求項13に記
載の電子源。
14. The electron source according to claim 13, wherein the plurality of electron-emitting devices are wired in a matrix.
【請求項15】 前記複数の電子放出素子が、梯子状に
配線されていることを特徴とする請求項13に記載の電
子源。
15. The electron source according to claim 13, wherein the plurality of electron-emitting devices are wired in a ladder shape.
【請求項16】 基板上に、複数の電子放出素子が配列
された電子源の製造方法において、前記電子放出素子
を、請求項11又は12に記載の方法により製造するこ
とを特徴とする電子源の製造方法。
16. A method of manufacturing an electron source in which a plurality of electron-emitting devices are arranged on a substrate, wherein the electron-emitting devices are manufactured by the method according to claim 11 or 12. Manufacturing method.
【請求項17】 基板上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置において、前記電子源が、請求項13〜15のいず
れかに記載の電子源であることを特徴とする画像形成装
置。
17. An image forming apparatus comprising: an electron source having a plurality of electron-emitting devices arranged on a substrate; and an image forming member that forms an image by irradiating an electron beam emitted from the electron source. An image forming apparatus, wherein the electron source is the electron source according to claim 13.
【請求項18】 基板上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置の製造方法において、前記電子源を、請求項16に
記載の方法により製造することを特徴とする画像形成装
置の製造方法。
18. A method for manufacturing an image forming apparatus, comprising: an electron source having a plurality of electron-emitting devices arranged on a substrate; and an image forming member that forms an image by irradiating an electron beam emitted from the electron source. 17. The method according to claim 16, wherein the electron source is manufactured by the method according to claim 16.
JP21814796A 1996-08-01 1996-08-01 Electron emitting element, electron source and image formation device making use thereof, and manufacture thereof Withdrawn JPH1050203A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21814796A JPH1050203A (en) 1996-08-01 1996-08-01 Electron emitting element, electron source and image formation device making use thereof, and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21814796A JPH1050203A (en) 1996-08-01 1996-08-01 Electron emitting element, electron source and image formation device making use thereof, and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1050203A true JPH1050203A (en) 1998-02-20

Family

ID=16715387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21814796A Withdrawn JPH1050203A (en) 1996-08-01 1996-08-01 Electron emitting element, electron source and image formation device making use thereof, and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1050203A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210091A (en) * 2005-01-27 2006-08-10 Seiko Epson Corp Electron source, its manufacturing method, electro-optical device, and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210091A (en) * 2005-01-27 2006-08-10 Seiko Epson Corp Electron source, its manufacturing method, electro-optical device, and electronic equipment

Similar Documents

Publication Publication Date Title
JP3372835B2 (en) Method of manufacturing electron source and image forming apparatus
JP3323750B2 (en) Electron emitting element, electron source including the same, and image forming apparatus
JP3372759B2 (en) Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus
JPH1050203A (en) Electron emitting element, electron source and image formation device making use thereof, and manufacture thereof
JP3402891B2 (en) Electron source and display panel
JP3294487B2 (en) Method of manufacturing electron-emitting device, and method of manufacturing electron source, display panel, and image forming apparatus using the same
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH0945226A (en) Electron emitting element, electron source using it, and image forming device and those manufacture
JP2000021305A (en) Manufacture of image display device
JP2884496B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3472033B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3524278B2 (en) Image forming device
JP2884482B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH09330676A (en) Electron emitting element, electron source, and image forming device
JP2000195417A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JP3548431B2 (en) Electron source and image forming apparatus using the electron source
JP2000021291A (en) Electron emission element, electron source and image forming device using it
JPH1050208A (en) Electron emission element, electron source, image forming device, and manufacture thereof
JPH09199008A (en) Electron source and manufacture thereof, display panel and image forming device
JPH1039788A (en) Electronic original board and picture display device
JPH1055746A (en) Electron emission element, electron source and image forming device using the element, and its driving method
JPH09330649A (en) Electron emitting element, electron source and image forming device
JPH11260242A (en) Electron-emitting element, electron source using the same, image forming device and their manufacture
JPH103848A (en) Electron emission element, electron source, image forming device, and manufacture thereof
JPH11260243A (en) Electron-emitting element, electron source using the same, image forming device, and their manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007