JPH0946145A

JPH0946145A - Ｄ級電力増幅器

Info

Publication number: JPH0946145A
Application number: JP7193410A
Authority: JP
Inventors: Kazuya Iwata; 和也岩田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-07-28
Filing date: 1995-07-28
Publication date: 1997-02-14
Anticipated expiration: 2015-07-28
Also published as: JP3406427B2

Abstract

(57)【要約】【課題】スイッチング動作を抵抗器に流れる電流の方
向を切り換えることで行い、出力段をエミッタフォロア
構成としてスイッチング動作をさせないことで、高速な
スイッチング動作を行い、オーディオ出力信号が低歪率
で、出力段のトランジスタの同時導通が無く電力損失の
少ない、バイポーラトランジスタで構成できるローコス
トなＤ級電力増幅器を提供する。【解決手段】入力端子１からの入力信号に応じてスイ
ッチ２はオン・オフの動作を行い、電流源３、４から抵
抗器５に流れる電流の方向を切り換える。同時に抵抗器
５は流れる電流を電圧に変換する。そして、この電圧を
エミッタフォロア６は電流増幅する。ローパスフィルタ
９は、エミッタフォロア６の出力信号を帯域制限してオ
ーディオ信号に復調し、出力端子１２を介してスピーカ
等の負荷１３に供給する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音響機器においてスピ
ーカ等の負荷を駆動する電力増幅器に関するものであ
る。

【０００２】

【従来の技術】音響機器における電力増幅器は、直流電
源から与えられる直流電圧を入力信号に基づき変調し、
入力信号に相似な波形を負荷であるスピーカに供給する
ものが通常である。このような電力増幅器において、電
力損失を極力小さくし電力変換効率を向上したものとし
て、例えば、特開昭５６−４０３１３号公報に記載され
ているようなスイッチング増幅器がある。

【０００３】以下、上記の第１の従来例としてのスイッ
チング増幅器について説明する。図１４は従来のスイッ
チング増幅器を示すものである。１９３は比較器、１９
４〜１９７はドライブ段のトランジスタ及びエミッタ抵
抗、１９８〜２０１は出力段のベース抵抗及びスイッチ
ングトランジスタ、２０２、２０３はローパスフィルタ
を構成するコイル及びコンデンサである。

【０００４】次に、図１４の動作を説明する。ここでは
他励式ＰＷＭ（パルス幅変調）方式のスイッチング増幅
器を例にとる。まず、比較器１９３の入力には、他励式
の場合は、増幅したいオーディオ信号とＰＷＭのキャリ
ア信号である三角波信号が加えられる。そして、比較器
１９３は、オーディオ信号を方形波信号であるＰＷＭ信
号に変換する。比較器１９３の出力はトランジスタ１９
４及びトランジスタ１９５のベースに接続される。ま
ず、比較器１９３の出力信号が正の時、トランジスタ１
９４が導通し、正電源＋Ｖ₁、ベース抵抗１９８、トラ
ンジスタ１９４（コレクタ→エミッタ）、エミッタ抵抗
１９６、グランドと言う経路で電流が流れる。従って、
ベース抵抗１９８の両端には電圧降下が発生し、トラン
ジスタ２００のベース電位がエミッタ電位よりも降下す
る。そのため、トランジスタ２００は、導通する。

【０００５】また、比較器１９３の出力信号が負の時、
トランジスタ１９５が導通し、グランド、エミッタ抵抗
１９７、トランジスタ１９５（エミッタ→コレクタ）、
ベース抵抗１９９、負電源−Ｖ₁と言う経路で電流が流
れる。従って、ベース抵抗１９９の両端には電圧降下が
発生し、トランジスタ２０１のベース電位がエミッタ電
位よりも上昇する。そのため、トランジスタ２０１は、
導通する。

【０００６】以上の動作で、比較器１９３の出力信号は
増幅される。そして、コイル２０２とコンデンサ２０３
で構成されるローパスフィルタでオーディオ信号に復調
され、スピーカ等の負荷に供給される。第１の従来例で
は、出力段のトランジスタ２００及び２０１は交互にオ
ン・オフの動作を行っている。そして、このトランジス
タ２００及び２０１のオン期間には、通常大量のベース
電流が注入される。そのため、トランジスタのベースに
は少数キャリアの蓄積による大量の電荷が蓄積される。
そして、オフ期間にはこの電荷は、ベース抵抗１９８及
び１９９を介して正電源或いは負電源に引き抜かれる。
このように電荷が引き抜かれるとトランジスタ２００及
び２０１はオフする。

【０００７】すなわち、ベース電荷の引抜き時間が長く
なると、一方のトランジスタの電荷が残っている間（こ
のトランジスタはオン状態）に、他方のトランジスタが
オンになるため、トランジスタ２００及び２０１の同時
導通が起こる。そのため、電力損失が非常に増加する。
また、トランジスタ２００、２０１のコレクタ電流やコ
レクタ損失がその最大定格をオーバーすることで、トラ
ンジスタが破損する危険性がある。

【０００８】ところで、ベースの電荷蓄積は、トランジ
スタ２００及び２０１へのベース電流の供給を少なくす
れば、少なくなる。その結果、ベース電荷の引抜き時間
も短縮できる。しかし、大出力時には、出力段のトラン
ジスタを十分にオンできなくなる。更に、ベース抵抗１
９８及び１９９の値を小さくすれば、ベース電荷の引抜
き時間が短くなる。しかし、トランジスタ２００及び２
０１をオンするためには、抵抗値を小さくした分、ドラ
イブ段であるトランジスタ１９４及び１９５のコレクタ
電流を増加させる必要がある。そのため、ドライブ段の
損失が増加する。

【０００９】即ち、高速で損失が少ないスイッチング動
作ができない。その結果、オーディオ出力波形の歪率が
悪いと言う問題点を有していた。すなわち、出力段が高
速スイッチングができないため、三角波信号の周波数を
高くできない。そのため、オーディオ信号をＰＷＭ信号
に変調する際に、変調誤差が発生するためである。そこ
で、図１５に示すような第２の従来例のスイッチング増
幅器が提案されている。２０４は比較器、２０５〜２１
０は差動増幅器を構成するトランジスタ及び共通エミッ
タ抵抗、２１３〜２１６は電荷引き抜き回路を構成する
ベース抵抗及びトランジスタ、２１１及び２１２はスイ
ッチングトランジスタ、２１８及び２１９は出力段のエ
ミッタフォロア２１７を構成するトランジスタ、２２
１、２２２はローパスフィルタ２２０を構成するコイル
及びコンデンサである。

【００１０】ここでは、他励式ＰＷＭ（パルス幅変調）
方式のスイッチング増幅器を例にとって動作を説明す
る。まず、比較器２０４の入力には、他励式の場合は、
増幅したいオーディオ信号とＰＷＭのキャリア信号であ
る三角波信号が加えられる。そして、比較器２０４は、
オーディオ信号を方形波信号であるＰＷＭ信号に変換す
る。まず、比較器２０４の出力電圧が正の時、トランジ
スタ２０５と２０９がオンし、２０６と２０８はオフす
る。そのため、電荷引き抜き用トランジスタ２１６とス
イッチングトランジスタ２１１がオンする。トランジス
タ２１６がオンすることにより、トランジスタ２１２の
ベース電荷が強制的に引き抜かれるため、トランジスタ
２１１と２１２の同時導通が防止される。また、比較器
２０４の出力電圧が負の時、トランジスタ２０６と２０
８がオンし、２０５と２０９はオフする。そのため、電
荷引き抜き用トランジスタ２１４とスイッチングトラン
ジスタ２１２がオンする。トランジスタ２１４がオンす
ることにより、トランジスタ２１１のベース電荷が強制
的に引き抜かれるため、トランジスタ２１１と２１２の
同時導通が防止される。以上のようにして電圧増幅され
たパルス信号は、トランジスタ２１８と２１９で構成さ
れるエミッタフォロア２１７で電流増幅される。そし
て、コイル２２１とコンデンサ２２２で構成されるロー
パスフィルタ２２０でオーディオ信号に復調され、負荷
に供給される。

【００１１】上記第２の従来例の構成では、トランジス
タ２１１と２１２の同時導通は防止できる。しかし、ト
ランジスタ２１１と２１２はエミッタ接地増幅器であ
り、その負荷はエミッタフォロア２１７の入力抵抗であ
るため、非常に大きい。そのため、エミッタ接地増幅器
の電圧増幅率Ａ_Vは非常に大きい。また、トランジスタ
にはベースとエミッタ間には帰還容量Ｃ_obが存在するた
め、コレクタに発生した出力信号がベースに負帰還され
る。そのため、ミラー効果が発生し、トランジスタ２１
１及び２１２のベースには等価的には（１＋Ａ_V）Ｃ_ob
の容量がぶら下がり、スイッチング速度が低くなる。

【００１２】即ち、電力損失は少ないが、高速スイッチ
ング動作ができないと言う問題点を有していた。そのた
め、オーディオ出力信号の歪率が悪いという問題点を有
していた。更にそこで、図１６に示すような第３の従来
例のスイッチング増幅器が提案されている。２２３は比
較器、２２４はハーフブリッジ用ドライバ、２２５はＭ
ＯＳＦＥＴ２２６、２２７で構成されたハーフブリッ
ジ、２２８はコイル２２９及びコンデンサ２３０で構成
されるローパスフィルタである。

【００１３】ここでは、他励式ＰＷＭ（パルス幅変調）
方式のスイッチング増幅器を例にとって動作を説明す
る。まず、比較器２２３の入力には、他励式の場合は、
増幅したいオーディオ信号とＰＷＭのキャリア信号であ
る三角波信号が加えられる。そして、比較器２２３は、
オーディオ信号を方形波信号であるＰＷＭ信号に変換す
る。比較器２２３の出力はドライバ２２４に入力され
る。そして、ドライバ２２４は、入力信号に同期して、
ハーフブリッジ２２５を構成するＭＯＳＦＥＴ２２６及
び２２７のゲートを駆動する。ＭＯＳＦＥＴ２２６及び
２２７は各々のゲート信号に応じてオン・オフする。

【００１４】以上の動作で、比較器２２３の出力信号は
増幅される。そして、コイル２２９とコンデンサ２３０
で構成されるローパスフィルタ２２８でオーディオ信号
に復調され、負荷に供給される。ここでは、パワーデバ
イスにバイポーラトランジスタでは問題となった少数キ
ャリアの蓄積効果が無く、ゲートとドレイン間に存在す
る帰還容量が非常に小さいＭＯＳＦＥＴを使用すること
で、高速スイッチング動作を可能としている。

【００１５】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、以下に示す問題点を有していた。即ち、図
１４に示した第１の従来例では、出力段のトランジスタ
２００及び２０１のベース電荷蓄積（少数キャリア蓄積
効果）のため、高速スイッチング動作ができなかった。
そのため、オーディオ出力の歪率が悪いという問題点
と、オーディオ出力の歪率を改善するために、高速スイ
ッチング動作を行うと、トランジスタ２００と２０１の
同時導通が発生し、電力損失が非常に増加する。また、
トランジスタ２００、２０１のコレクタ電流やコレクタ
損失がその最大定格をオーバーすることで、トランジス
タが破損する危険性があると言う問題点を有していた。

【００１６】また、図１５に示した第２の従来例では、
トランジスタ２１１及び２１２の同時導通による電力損
失の発生を防止できるが、トランジスタ２１１及び２１
２が構成するエミッタ接地増幅器に発生するミラー効果
により高速スイッチング動作ができないと言う問題点を
有していた。そのため、オーディオ出力の歪率が悪いと
いう問題点を有していた。

【００１７】更に、図１６に示した第３の従来例では、
出力段のパワー素子にＭＯＳＦＥＴを使用することで、
高速スイッチングがパワー素子の同時導通の発生無しに
実現でき、低歪率で低損失なスイッチング増幅器が実現
できる。しかし、パワー素子であるＭＯＳＦＥＴがバイ
ポーラトランジスタと比較して非常に高価である。更
に、ＭＯＳＦＥＴの制御はゲート電圧の制御で原理的に
は可能であるが、ゲートの入力容量が大きい。そのた
め、ＭＯＳＦＥＴを高速スイッチングするには、ゲート
を制御するドライバには出力電力が大きいことが望まれ
る。そのため、ドライバもバイポーラトランジスタ用の
ドライバと比較して高価となる。従って、図１６に示し
た従来例の構成は、バイポーラトランジスタでの構成と
比較して高価となると言う問題点を有していた。

【００１８】本発明は上記従来の問題点を解決するもの
で、スイッチング動作を抵抗器に流れる電流の方向を切
り換えることで行い、出力段をエミッタフォロアで構成
してスイッチング動作をさせない構成をとることで、オ
ーディオ出力の低歪率化と高速で損失が少ないスイッチ
ング動作を可能とすることと、ローコストなバイポーラ
トランジスタで構成することを可能とすることを目的と
する。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に第１発明のＤ級電力増幅器は、入力される２値信号に
よりオン・オフする第１及び第２の端子を持つスイッチ
と、前記スイッチの第１の端子に電流を出力する第１の
電流源と、前記スイッチの第２の端子から電流を入力す
る第２の電流源と、前記第１の電流源の出力とグランド
間に接続された抵抗器と、前記第１の電流源の出力に接
続されたエミッタフォロアと、前記エミッタフォロアか
ら出力される２値信号の帯域を制限するローパスフィル
タとを備えた構成とした。

【００２０】また、第２発明のＤ級電力増幅器は、入力
される２値信号によりオン・オフする第１及び第２の端
子を持つスイッチと、前記スイッチの第１の端子に電流
を出力する電流源と、前記スイッチの第１及び第２の端
子間に接続された抵抗器と、前記電流源の出力に接続さ
れたエミッタフォロアと、前記エミッタフォロアから出
力される２値信号の帯域を制限するローパスフィルタと
を備えた構成とした。

【００２１】更に、第３発明のＤ級電力増幅器は、入力
される２値信号によりオン・オフする第１及び第２の端
子を持つ第１のスイッチと、前記２値信号により前記第
１のスイッチと逆相にオン・オフする第３及び第４の端
子を持つ第２のスイッチと、前記第１のスイッチの第１
の端子に電流を出力する第１の電流源と、前記第１のス
イッチの第１及び第２の端子間に接続された第１の抵抗
器と、前記第１の電流源の出力に接続された第１のエミ
ッタフォロアと、前記第１のエミッタフォロアの出力に
ゲートが前記第１のスイッチの第２の端子にソースが接
続された第１のＦＥＴと、前記第２のスイッチの第３の
端子に電流を出力する第２の電流源と、前記第２の電流
源の出力に接続された第２のエミッタフォロアと、前記
第２のエミッタフォロアの出力にゲートが前記第１のＦ
ＥＴのドレインにソースが接続された第２のＦＥＴと、
前記第２のスイッチの第３の端子と前記第２のＦＥＴの
ソースに接続された第２の抵抗器と、前記第１のＦＥＴ
のドレインと前記第２のＦＥＴのソースとの接続点から
出力される２値信号の帯域を制限するローパスフィルタ
とを備えた構成とした。

【００２２】（作用）第１発明では、入力される２値信
号によりスイッチはオン・オフする。スイッチがオフの
場合は、第１の電流源の出力電流は抵抗器を通じてグラ
ンドに流れ、抵抗器には正の電圧が発生する。またスイ
ッチがオンの場合は、第２の電流源に第１の電流源の出
力電流と抵抗器を通じてグランドから電流が流れる。そ
のため、抵抗器には負の電圧が発生する。即ち、抵抗器
には入力された２値信号を電圧増幅した相似な電圧が発
生する。この電圧をエミッタフォロアで電流増幅するこ
とで、入力された２値信号を電力増幅している。

【００２３】また、第２発明では、入力される２値信号
によりスイッチはオン・オフする。スイッチがオフの場
合は、電流源の出力電流は抵抗器を通じて負電源に流
れ、抵抗器には正の電圧が発生する。また、スイッチが
オンの場合は、抵抗器の両端は短絡され電流源の出力電
流は負電源に流れる。そのため、抵抗器には負の電位と
なる。即ち、抵抗器には入力された２値信号を電圧増幅
した相似な電圧が発生する。この電圧をエミッタフォロ
アで電流増幅することで、入力された２値信号を電力増
幅している。

【００２４】更に、第３発明では、入力される２値信号
により第１のスイッチと第２のスイッチは互いに逆相に
オン・オフする。第１のスイッチがオフで第２のスイッ
チがオンの場合は、第１の電流源の出力電流は第１の抵
抗器を通じて負電源に流れ、第１の抵抗器の両端には電
圧が発生する。第１のエミッタフォロアはこの電圧を電
流増幅し、第１のＦＥＴのゲートを励起する。これによ
り第１のＦＥＴはオンする。また、第２のスイッチはオ
ンであるため、第２の電流源の出力電流は負電源に流
れ、第２の抵抗器の電位は負電源電圧と同一となる。そ
のため、第２のＦＥＴのゲート・ソース間電圧はゼロと
なり第２のＦＥＴはオフとなる。次に、第１のスイッチ
がオンで第２のスイッチがオフの場合は、第１のスイッ
チはオンであるため、第１の電流源の出力電流は負電源
に流れ、第１の抵抗器の電位は負電源電圧と同一とな
る。そのため、第１のＦＥＴのゲート・ソース間電圧は
ゼロとなり第１のＦＥＴはオフとなる。

【００２５】一方、第２のスイッチがオフであるため、
第２の電流源の出力電流は第２の抵抗器を通じて第２の
ＦＥＴのソースを経て負荷抵抗に流れ、第２の抵抗器の
両端には電圧が発生する。第２のエミッタフォロアはこ
の電圧を電流増幅し、第２のＦＥＴのゲートを励起す
る。これにより第２のＦＥＴはオンする。このようにし
て、入力された２値信号に同期してＦＥＴがオン・オフ
することにより２値信号を電力増幅している。

【００２６】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は第１発明の実施例を示すＤ
級電力増幅器のブロック図である。図１において、１は
入力端子、２は入力端子１からの入力信号に応じてオン
・オフするスイッチ。３、４は第１及び第２の電流源、
５は第１の電流源３の出力とグランド間に接続された抵
抗器、６はエミッタフォロアで、抵抗器５に発生した電
圧を入力信号としている。７、８はエミッタフォロア６
を構成するトランジスタ、９はエミッタフォロア６の出
力信号を帯域制限するローパスフィルタ、１０はコイ
ル、１１はコンデンサで、ローパスフィルタ９を構成す
る。１２はローパスフィルタ９の出力端子、１３は出力
端子１２に接続された負荷である。

【００２７】図２は動作説明図で、（ａ）はスイッチ２
がオフの場合、（ｂ）はスイッチ２がオンの場合を示
す。図３は第１発明の一実施例として示した具体的な構
成図である。１４は入力端子、１５は入力端子１４から
入力される入力信号によりオン・オフするトランジス
タ、１６は第１の抵抗器、１７はトランジスタ、１８は
トランジスタ１７のベース電位を固定するツェナーダイ
オード、１９はトランジスタ、２０は抵抗器、２１はト
ランジスタ１９のベース電位を固定するツェナーダイオ
ード、２２はツェナーダイオード１８及び２１のバイア
ス電流を決定する抵抗器であり、１７〜２２によりカス
コード接続されたベース接地型増幅器を構成している。
２３は第２の抵抗器、２４、２５はトランジスタ、２６
はコイル、２７はコンデンサ、２８は出力端子である。
６はエミッタフォロア、９はローパスフィルタである。

【００２８】図４は図３の説明図である。（ａ）はトラ
ンジスタ１５がオフの場合、（ｂ）はトランジスタ１５
がオンの場合の動作を示す。図５は、第１発明の他実施
例としての具体的な構成図である。２９は入力端子、３
０は入力端子２９から入力される入力信号によりオン・
オフするトランジスタ、３１は第１の抵抗器、３２はト
ランジスタ、３３はトランジスタ３２のベース電位を固
定するツェナーダイオード、３４はトランジスタ、３５
は抵抗器、３６はトランジスタ３４のベース電位を固定
するツェナーダイオード、３７はツェナーダイオード３
３及び３６のバイアス電流を決定する抵抗器、３８は第
２の抵抗器、３９、４０はトランジスタ、４１はコイ
ル、４２はコンデンサ、４３は出力端子、４４はミュー
ティング信号を入力する入力端子、４５は入力端子４４
から入力された信号によりオン・オフするトランジスタ
である。

【００２９】以下第１発明の動作について説明する。入
力端子１から入力信号が入力される。ここでは、オーデ
ィオ用のＤ級電力増幅器を想定すれば、この入力信号
は、オーディオ信号を所定の周波数のキャリア信号（三
角波信号）で変調したＰＷＭ信号を代表とする、パルス
波形状の２値信号である。この入力された２値信号によ
りスイッチ２はオン・オフする。スイッチ２がオフの場
合を説明する。図２（ａ）に示した様に電流源３の出力
電流Ｉは、抵抗器５を介してグランドに流れる。この
時、抵抗器５の両端にはＲ・Ｉの電圧が発生する。

【００３０】また、スイッチ２がオンの場合、電流源４
の出力電流を２Ｉとすると、図２（ｂ）に示した様に、
電流源４には電流源３の出力電流Ｉとグランドから抵抗
器５を介した電流Ｉを加算した電流２Ｉが流れる。その
ため、抵抗器５の両端にはＲ・（−Ｉ）が発生する。即
ち、抵抗器５には入力端子１に入力された２値信号に相
似な振幅が±Ｒ・Ｉの信号が発生することになる。この
電圧をトランジスタ７、８で構成されるエミッタフォロ
ア６で電流増幅する。

【００３１】従って、エミッタフォロア６の出力には、
入力信号を電力増幅したパルス信号が出力される。そし
て、電力増幅されたパルス信号は、コイル１０及びコン
デンサ１１でなるローパスフィルタ９で帯域制限されて
オーディオ信号に復調される。そして、出力端子１２を
通じて負荷１３に供給される。

【００３２】次に図３を用いて、第１発明の具体的な構
成についてその動作について説明する。入力端子１４か
らオーディオ信号を２値信号に変調した入力信号が入力
される。トランジスタ１５はこの２値信号に応じてオン
・オフの動作を行う。トランジスタ１５がオフの場合を
説明する。この時、等価的に図４（ａ）に示す回路とな
る。ツェナーダイオード１８及び２１、抵抗器２２は直
列に接続されかつ正電源＋Ｖ₁及び負電源−Ｖ₁に接続
されているため、ツェナーダイオード１８及び２１は抵
抗器２２でバイアスされたことになる。従って、トラン
ジスタ１９のベース電位はツェナーダイオード２１によ
り固定される。そして、トランジスタ１９のベース・エ
ミッタ間の電圧をＶ_BEとすると、（数１）に示すように
正電源＋Ｖ₁から電流Ｉが抵抗器２０に流れる。

【００３３】

【数１】

【００３４】トランジスタ１９の直流増幅率が大きいと
すると、トランジスタ１９のコレクタ電流はＩに等し
い。即ち、トランジスタ１９、抵抗器２０、ツェナーダ
イオード２１は出力電流値がＩの電流源３を構成してい
る。今、トランジスタ１５はオフのため、図４（ａ）に
示すようにトランジスタ１９のコレクタ電流Ｉは抵抗器
２３を介してグランドに流れる。その結果、抵抗器２３
にはＲ・Ｉの電圧が発生する。

【００３５】次に、トランジスタ１５がオンの場合、図
４（ｂ）に示すように入力信号がトランジスタ１５のベ
ースと負電源−Ｖ₁間に印加される。トランジスタ１５
は、ベースに印加した入力信号がパルス信号であるため
飽和動作（スイッチング動作）する。この時、コレクタ
に電流Ｉ_cが流れる。即ち、トランジスタ１５がオンす
ることで、入力信号ｖ_i→トランジスタ１５のベース→
エミッタ→抵抗器１６→負電源−Ｖ₁→入力信号ｖ_iと
言う閉回路を形成し、エミッタに電流Ｉ_eが流れる。こ
こで、入力信号の電圧振幅をｖ_i、エミッタ抵抗１６の
抵抗値をＲ₁、トランジスタのエミッタとベース間の電
圧をＶ_BEとすれば、エミッタ電流Ｉ_eは（数２）とな
る。

【００３６】

【数２】

【００３７】ここで、トランジスタ１５の直流増幅率ｈ
_FEは充分に大きいため、コレクタ電流Ｉ_cとエミッタ電
流Ｉ_eは等しくなる。そして、Ｉ_e＝２Ｉとなるように
Ｒ₁を設定する。今、トランジスタ１５のコレクタに負
荷抵抗Ｒが接続されたエミッタ接地型の増幅器と考える
と、電圧利得Ａ_Vは（数３）となる。

【００３８】

【数３】

【００３９】ところで、トランジスタのベースとコレク
タ間には容量Ｃ_obが存在する。そして、トランジスタ１
５はエミッタ接地増幅器であるため、この容量を通して
出力（コレクタ）から入力（ベース）に信号が負帰還さ
れる。そのため、ミラー効果が発生し、等価的にトラン
ジスタのベースに（１＋Ａ_V）Ｃ_obの容量がパラレルに
接続されたことになる。そのため、トランジスタのスイ
ッチング速度が遅くなる。そこで、トランジスタ１５の
コレクタには、ベース電位がツェナーダイオード１８で
固定されているトランジスタ１７からなるベース接地型
のカスコード増幅器が接続されている。ここで、ツェナ
ーダイオード１８の出力電圧Ｖ_Z1は一定であるため、ト
ランジスタ１５のコレクタ電位Ｖ_Cは一定となり、交流
的には接地されることになる。その結果、ミラー効果が
発生しない。

【００４０】また、トランジスタ１７はベース接地増幅
器であるため。電流利得は１である。そのため、トラン
ジスタ１７のコレクタ電流はトランジスタ１５のコレク
タ電流Ｉc ＝２Ｉに等しい。即ち、トランジスタ１５、
１７、抵抗器１６、ツェナーダイオード１８は電流源４
とスイッチ２を構成している。従って、トランジスタ１
７のコレクタには、トランジスタ１９のコレクタ電流Ｉ
とグランドから抵抗器２３を介して流れる電流Ｉの和で
有る電流２Ｉが流れる。その結果、抵抗器２３には、電
圧Ｒ・（−Ｉ）が発生する。即ち、抵抗器２３には入力
端子１４に入力された２値信号に相似な振幅が±Ｒ・Ｉ
の信号が発生することになる。この電圧をトランジスタ
２４、２５で構成されるエミッタフォロア６は電流増幅
する。

【００４１】従って、エミッタフォロアの出力には、入
力信号を電力増幅したパルス信号が出力される。そし
て、電力増幅されたパルス信号は、コイル２６及びコン
デンサ２７でなるローパスフィルタ９で帯域制限されて
オーディオ信号に復調される。そして、出力端子２８を
通じて負荷に供給される。

【００４２】ここで、エミッタフォロア６の電源電圧を
±Ｖ₂、入力電圧Ｖ_d、出力端子２８に接続された負荷
に流れる負荷電流をＩ_Lとすると、エミッタフォロアで
の電力損失Ｐ_Cは、（数４）となる。

【００４３】

【数４】

【００４４】ここで、Ｖ_d＝Ｖ₂とすると損失Ｐ_Cは最
小となる。今、負荷抵抗をＲ_Lとすれば、電力効率η
は、（数５）となる。

【００４５】

【数５】

【００４６】例えば、Ｖ_BE＝１Ｖ、Ｒ_L＝６Ω、電力増
幅器の最大出力を６０Ｗとすれば（数５）より、電力効
率は９５％と非常に大きくなる。次に図５を用いて、第
１発明の他実施例として示した具体的構成について、そ
の動作について説明する。図５において、入力端子２
９、トランジスタ３０、３２、３４、３９、４０、抵抗
器３１、３５、３７、３８、ツェナーダイオード３３、
３６、コイル４１、コンデンサ４２、出力端子４３は、
それぞれ図３に示した構成と全く同一の動作を行う。

【００４７】そこで、図３と異なる動作についてのみ説
明を行う。入力端子４４から入力されるミューティング
信号によりトランジスタ４５がオンの場合、図５に示し
た構成は、図３に示した構成と全く同じ動作を行う。次
に、トランジスタ４５がオフの場合、ツェナーダイオー
ド３３、３６にバイアス電流が流れなくなる。そのた
め、トランジスタ３２のベース電位は負電源−Ｖ₁にト
ランジスタ３４のベース電位は正電源＋Ｖ₁に等しくな
り、抵抗器３８には電流が流れない。その結果、抵抗器
３８の電圧降下はゼロとなる。従って、エミッタフォロ
ア６を構成するトランジスタ３９及び４０はカットオフ
し、エミッタフォロア６の出力は開放状態となる。その
ため、出力端子４３をグランドに接続（地落）しても、
電源に接続（天落）しても、トランジスタ３９及び４０
は破壊されない。即ち、本実施例のＤ級電力増幅器に動
作のための電源を供給していないときと同じ状態とな
る。

【００４８】即ち、トランジスタ４５をオン・オフさせ
ることで、本実施例のＤ級電力増幅器の動作をオン・オ
フできる。上記の様に第１発明では、スイッチング動作
をミラー効果の発生しない小信号トランジスタで抵抗器
に流れる電流の方向を切り換ることを行い、出力段をエ
ミッタフォロア構成としてスイッチング動作を行わない
ため、高速なスイッチング動作ができる。そのため、オ
ーディオ出力信号が低歪率である。また、出力段のトラ
ンジスタの同時導通が発生しないため、電力損失が少な
い。また、バイポーラトランジスタで構成でるためロー
コストである。更に、電流源の基準電圧をオフすること
で簡単にミューティングできる。そのため、低歪率な、
電力損失の少ない、ローコストでかつミューティングが
簡易に実現できるＤ級電力増幅器を構成している。

【００４９】図６は第２発明の実施例として示したブロ
ック図である。４６は入力端子、４７は入力端子４６か
らの入力信号に応じてオン・オフするスイッチ、４８は
電流源、４９は電流源４８の出力と負電源−Ｖ₂間に接
続された抵抗器、５０は抵抗器４９に発生した電圧を入
力信号とするエミッタフォロア、５１、５２はエミッタ
フォロア５０を構成するトランジスタ、５３はエミッタ
フォロア５０の出力信号を帯域制限するローパスフィル
タ、５４はコイル、５５はコンデンサで、ローパスフィ
ルタ５３を構成する。５６はローパスフィルタ５３の出
力端子、５７は出力端子５６に接続された負荷である。

【００５０】図７は第２発明の他実施例として示したブ
ロック図である。５８は入力端子、５９は入力端子５８
からの入力信号に応じてオン・オフするスイッチ、６０
は電流源、６１は電流源６０の出力と負電源−Ｖ₂間に
接続された抵抗器、６２は抵抗器６１に発生した電圧を
入力信号とするエミッタフォロア、６３、６４はエミッ
タフォロア６２を構成するトランジスタ、６５はエミッ
タフォロア６２の出力信号を帯域制限するローパスフィ
ルタ、６６はコイル、６７はコンデンサで、ローパスフ
ィルタ６５を構成する。６８はローパスフィルタ６５の
出力端子、６９は出力端子６８に接続された負荷、７０
はダイオード、７１はコンデンサである。

【００５１】図８は図７の動作説明図で、（ａ）は入力
端子５８から入力される２値信号の時間波形、（ｂ）は
エミッタフォロア６２の出力信号の時間波形、（ｃ）は
ダイオード７０のカソードの時間波形である。図９は、
第２発明の他実施例として示した具体的な構成図であ
る。７２は入力端子、７３は入力端子７２から入力され
る入力信号によりオン・オフする第１のトランジスタ、
７４は第１の抵抗器、７５は第２のトランジスタ、７６
はトランジスタ７５のベース電位を固定するツェナーダ
イオード、７７はツェナーダイオード７６のバイアス電
流を決定する抵抗器、７８は第２の抵抗器、７９は第３
の抵抗器、８０、８１はトランジスタ、８２はコイル、
８３はコンデンサ、８４は出力端子、８５はダイオー
ド、８６はコンデンサである。６２はエミッタフォロ
ア、６５はローパスフィルタを示す。

【００５２】図１０は、第２発明のさらに他実施例とし
て示した具体的な構成図である。８７は入力端子、８８
は入力端子８７から入力される入力信号によりオン・オ
フする第１のトランジスタ、８９は第１の抵抗器、９０
は第２のトランジスタ、９１はトランジスタ９０のベー
ス電位を固定するツェナーダイオード、９２はツェナー
ダイオード９１のバイアス電流を決定する抵抗器、９３
は第２の抵抗器、９４は第３の抵抗器、９５、９６はト
ランジスタ、９７はコイル、９８はコンデンサ、９９は
出力端子、１００はダイオード、１０１はコンデンサ、
１０２はミューティング信号を入力する入力端子、１０
３はゲート、１０４は抵抗器、１０５はトランジスタで
ある。

【００５３】上記の様に構成された第２発明について、
その動作を説明する。図６に示す実施例では、入力端子
４６から入力信号が入力される。ここでは、オーディオ
用のＤ級電力増幅器を想定すれば、この入力信号は、オ
ーディオ信号を所定の周波数のキャリア信号（三角波信
号）で変調したＰＷＭ信号を代表とする、パルス波形状
の２値信号である。この入力された２値信号によりスイ
ッチ４７はオン・オフする。スイッチ４７がオフの場合
を説明する。電流源４８の出力電流Ｉは、抵抗器４９を
介して負電源−Ｖ₂に流れる。この時、抵抗器４９の両
端にはＲ・Ｉの電圧降下が発生する。

【００５４】また、スイッチ４７がオンの場合、電流源
４８の出力電流Ｉは負電源−Ｖ₂に直接流れ、抵抗器４
９への電流は流れなくなり、抵抗器４９の電圧降下はゼ
ロとなる。従って、抵抗器４９と電流源４８の出力との
接続点の電圧Ｖ_dは、スイッチ４７がオフの場合（数
６）、オンの場合（数７）となる。

【００５５】

【数６】

【００５６】

【数７】

【００５７】そして、スイッチ４７がオフの場合、Ｖ_d
＝＋Ｖ₂となるように電流源４８の出力電流と、抵抗器
４９の値が設定される。この電圧をトランジスタ５１、
５２で構成されるエミッタフォロア５０で電流増幅す
る。従って、エミッタフォロア５０の出力には、入力信
号を電力増幅したパルス信号が出力される。

【００５８】そして、電力増幅されたパルス信号は、コ
イル５４及びコンデンサ５５なるローパスフィルタ５３
で帯域制限されてオーディオ信号に復調される。そし
て、出力端子５６を通じて負荷５７に供給される。次
に、図７に示す実施例では、入力端子５８、スイッチ５
９、電流源６０、抵抗器６１、トランジスタ６３、６
４、コイル６６、コンデンサ６７、出力端子６８、負荷
６９は、図６における構成と全く同一の動作を行う。図
６と異なる部分のみ説明する。

【００５９】スイッチ５９がオフの場合エミッタフォロ
ア６２の出力を＋Ｖ₂とするには、電流源６０の入力の
電源電圧は、＋Ｖ₂に電流源６０の動作に必要な動作電
圧を加えた電圧よりも高い電圧である必要である。そこ
で、ダイオード７０とコンデンサ７１を追加することで
正電源＋Ｖ₂及び負電源−Ｖ₂の２電源で、エミッタフ
ォロア６２は＋Ｖ２の出力を可能としている。

【００６０】即ち、コンデンサ７１の一端は、エミッタ
フォロア６２の出力に接続されているため、その電圧値
は、エミッタフォロア６２の出力に応じて変化する。一
方、ダイオード７０のアノードは正電源＋Ｖ₂に、カソ
ードはコンデンサ７１のもう一端に接続される。そのた
め、ダイオード７０の順方向電圧をゼロとすれば、ダイ
オード７０のカソード電圧は図８（ｃ）に示すようにな
る。即ち、エミッタフォロア６２の出力が−Ｖ₂の場合
はダイオード７０のカソード電圧は＋Ｖ₂、エミッタフ
ォロア６２の出力が＋Ｖ₂の場合はダイオード７０のカ
ソード電圧は＋２Ｖ₂となる。

【００６１】従って、スイッチ５９がオフの場合、ダイ
オード７０のカソード電圧は＋２Ｖ ₂となり、エミッタ
フォロア６２は＋Ｖ₂の出力が可能となる。以上のよう
にして、エミッタフォロア６２の出力には、入力信号を
電力増幅したパルス信号が出力される。そして、電力増
幅されたパルス信号は、コイル６６及びコンデンサ６７
なるローパスフィルタ６５で帯域制限されてオーディオ
信号に復調される。そして、出力端子６８を通じて負荷
６９に供給される。

【００６２】次に、図９に示す実施例では、入力端子７
２からオーディオ信号を２値信号に変調した入力信号が
入力される。トランジスタ７３はこの２値信号に応じて
オン・オフの動作を行う。トランジスタ７３がオフの場
合を説明する。ツェナーダイオード７６、抵抗器７７は
直列に接続されかつ正電源＋Ｖ₁及びグランドに接続さ
れ、ツェナーダイオード７６はバイアスされる。従っ
て、トランジスタ７５のベース電位はツェナーダイオー
ド７６によりＶ_Z1に固定される。今、トランジスタ７５
のベース・エミッタ間の電圧をＶ_BEとすると、（数８）
で決定される電流Ｉが抵抗器７８に流れる。

【００６３】

【数８】

【００６４】トランジスタ７５の直流増幅率が大きいと
すると、トランジスタ７５のコレクタ電流はＩに等し
い。即ち、トランジスタ７５、抵抗器７７、７８、ツェ
ナーダイオード７６は出力電流値がＩの電流源６０を構
成している。今、トランジスタ７３はオフのため、トラ
ンジスタ７５のコレクタ電流Ｉは抵抗器７９を介して負
電源−Ｖ₂に流れる。その結果、抵抗器７９にはＲ・Ｉ
の電圧降下が発生する。

【００６５】次に、トランジスタ７３がオンの場合、入
力信号がトランジスタ７３のベースと負電源−Ｖ₂間に
印加される。トランジスタ７３は、ベースに印加した入
力信号がパルス信号であるため飽和動作（スイッチング
動作）する。この時、コレクタに電流Ｉ_Cが流れる。即
ち、トランジスタ７３がオンすることで、入力信号ｖ _i
→トランジスタ７３のベース→エミッタ→抵抗器７４→
負電源−Ｖ₂→入力信号ｖ_iと言う閉回路を形成し、エ
ミッタに電流Ｉ_eが流れる。ここで、入力信号の電圧振
幅をｖ_i、エミッタ抵抗７４の抵抗値をＲ₂、トランジ
スタのエミッタとベース間の電圧をＶ_BEとすれば、エミ
ッタ電流Ｉ_eは（数９）となる。

【００６６】

【数９】

【００６７】ここで、トランジスタ７３の直流増幅率ｈ
_FEは充分に大きいため、コレクタ電流Ｉ_Cとエミッタ電
流Ｉ_eは等しくなる。そして、Ｉ_e＝ＩとなるようにＲ
₂を設定する。その結果、トランジスタ７５にはエミッ
タ電流が流れなくなり、抵抗器７９の電圧降下はゼロと
なる。また、トランジスタ７５のベース電位はツェナー
ダイオード７６により固定されているため、トランジス
タ７３のコレクタ電位は固定され、ミラー効果が発生し
ない。従って、トランジスタ７３は高速スイッチングが
可能となる。

【００６８】即ち、抵抗器７９には入力端子７２に入力
された２値信号に相似で振幅が±Ｖ ₂の信号が発生する
ことになる。この電圧をトランジスタ８０、８１で構成
されるエミッタフォロア６２は電流増幅する。従って、
エミッタフォロア６２の出力には、入力信号を電力増幅
したパルス信号が出力される。

【００６９】そして、電力増幅されたパルス信号は、コ
イル８２及びコンデンサ８３でなるローパスフィルタ６
５で帯域制限されてオーディオ信号に復調される。そし
て、出力端子８４を通じて負荷に供給される。ここで、
エミッタフォロア６２の電源電圧を±Ｖ₂、出力端子８
４に接続された負荷に流れる負荷電流をＩ_Lとすると、
エミッタフォロアでの電力損失Ｐ_Cは、（数１０）とな
る。

【００７０】

【数１０】

【００７１】ここで、負荷抵抗をＲ_Lとすれば、電流効
率ηは、（数１１）となる。

【００７２】

【数１１】

【００７３】例えば、Ｖ_BE＝１Ｖ、Ｒ_L＝６Ω、電力増
幅器の最大出力を６０Ｗとすれば（数１１）より、電力
効率は９５％と非常に大きくなる。次に図１０に示した
他実施例につき、その動作について説明する。入力端子
８７、トランジスタ８８、９０、９５、９６、抵抗器８
９、９２、９３、９４、ツェナーダイオード９１、コイ
ル９７、コンデンサ９８、出力端子９９は、それぞれ図
９に示した構成と全く同一の動作を行う。

【００７４】そこで、図９と異なる動作についてのみ説
明を行う。ここで、入力端子８７からの入力信号、１０
２からのミューティング信号、ゲート１０３のロジック
信号の信号レベルは同一であり、負電源−Ｖ₂を基準に
発生するものとする。入力端子１０２から入力されるミ
ューティング信号によりトランジスタ１０５がオンとな
る場合、ゲート１０３の出力信号は入力端子８７から入
力される信号と同一になる。その結果、図１０に示した
構成は、図９に示した構成と全く同じ動作を行う。

【００７５】次に、トランジスタ１０５がオフとなるミ
ューティング信号が入力された場合、ゲート１０３の出
力はハイのロジックレベルとなり、トランジスタ８８は
オンする。そのため、抵抗器９３に流れる電流Ｉは、抵
抗器８９を介して負電源−Ｖ ₂に流れ、トランジスタ９
０のコレクタ電流はゼロとなる。また、トランジスタ１
０５はオフであるため抵抗器９４のトランジスタ１０５
のコレクタに接続されている側の端子は、開放状態とな
る。従って、エミッタフォロア６２を構成するトランジ
スタ９５及び９６はカットオフし、エミッタフォロア６
２の出力は開放状態となる。そのため、出力端子９９を
グランドに接続（地落）しても、電源に接続（天落）し
ても、トランジスタ９５及び９６は破壊されない。即
ち、本実施例のＤ級電力増幅器に動作のための電源を供
給していないときと同じ状態となる。

【００７６】即ち、入力端子１０２に入力するミューテ
ィング信号により、本実施例のＤ級電力増幅器の動作を
オン・オフできる。上記の様に第２発明では、スイッチ
ング動作をミラー効果の発生しない小信号トランジスタ
で抵抗器に流れる電流の方向を切り換えることで行い、
出力段をエミッタフォロア構成としてスイッチング動作
を行わないため、高速なスイッチング動作ができる。そ
のため、オーディオ出力信号が低歪率である。また、出
力段のトランジスタの同時導通が発生しないため、電力
損失が少ない。また、バイポーラトランジスタで構成で
きるためローコストである。更に、エミッタフォロアの
入力信号をゼロにすることで簡単にミューティングでき
る。そのため、低歪率な、電力損失の少ない、ローコス
トでかつミューティングが簡易に実現できるＤ級電力増
幅器を構成している。

【００７７】図１１は第３発明の実施例として示したブ
ロック図である。１０６は入力端子、１０７は入力端子
１０６からの入力信号の極性を反転するインバータ、１
０８は入力端子１０６からの入力信号に応じてオン・オ
フする第１のスイッチ、１０９は電流源、１１０は電流
源１０９の出力と負電源−Ｖ₂間に接続された抵抗器、
１１１は抵抗器１１０に発生した電圧を入力信号とする
エミッタフォロア、１１２、１１３はエミッタフォロア
１１１を構成するトランジスタ、１１４は抵抗器、１１
５はＦＥＴ、１１６はインバータ１０７の出力信号に応
じてオン・オフする第２のスイッチ、１１７は第１の電
流源、１１８は電流源１１７の出力に接続された抵抗
器、１１９は抵抗器１１８に発生した電圧を入力信号と
エミッタフォロア、１２０、１２１はエミッタフォロア
１１９を構成するトランジスタ、１２２は抵抗器、１２
３はＦＥＴ、１２４はダイオード、１２５はコンデン
サ、１２６はＦＥＴ１１５及び１２３で構成されるハー
フブリッジ、１２７はハーフブリッジ１２６の出力信号
を帯域制限するローパスフィルタ、１２８はコイル、１
２９はコンデンサで、ローパスフィルタ１２７を構成す
る。１３０はローパスフィルタ１２７の出力端子、１３
１は出力端子１３０に接続された負荷である。

【００７８】図１２は、第３発明の一実施例として示し
た具体的な構成図である。１３２は入力端子、１３３は
入力端子１３２からの入力信号に応じてオン・オフする
トランジスタ、１３４は抵抗器、１３５はトランジス
タ、１３６はトランジスタ１３５のベース電位を固定す
るツェナーダイオード、１３７はツェナーダイオード１
３６のバイアス電流を決定する抵抗器、１３８は抵抗
器、１３９は抵抗器、１４０、１４１はトランジスタで
エミッタフォロア１１１を構成する、１４２は抵抗器、
１４３はＦＥＴ、１４４は入力端子１３２からの入力信
号の極性を反転するインバータ、１４５はインバータ１
４４の出力信号に応じてオン・オフするトランジスタ、
１４６は抵抗器、１４７はトランジスタ、１４８はトラ
ンジスタ１４７のベース電位を固定するツェナーダイオ
ード、１４９はツェナーダイオード１４８のバイアス電
流を決定する抵抗器、１５０は抵抗器、１５１は抵抗
器、１５２、１５３はトランジスタでエミッタフォロア
１１９を構成する、１５４は抵抗器、１５５はＦＥＴ、
１５６はコイル、１５７はコンデンサ、１５８はコイ
ル、１５９はコンデンサでローパスフィルタ１２７を構
成する、１６０は出力端子である。

【００７９】図１３は、第３発明の他実施例として示し
た具体的構成図である。１６１は入力端子、１６２は入
力端子１６１からの入力信号に応じてオン・オフするト
ランジスタ、１６３は抵抗器、１６４はトランジスタ、
１６５はトランジスタ１６４のベース電位を固定するツ
ェナーダイオード、１６６はツェナーダイオード１６５
のバイアス電流を決定する抵抗器、１６７は抵抗器、１
６８は抵抗器、１６９、１７０はトランジスタでエミッ
タフォロア１１１を構成する、１７１は抵抗器、１７２
はＦＥＴ、１７３は入力端子１６１からの入力信号の極
性を反転するインバータ、１７４はインバータ１７３の
出力信号に応じてオン・オフするトランジスタ、１７５
は抵抗器、１７６はトランジスタ、１７７はトランジス
タ１７６のベース電位を固定するツェナーダイオード、
１７８はツェナーダイオード１７７のバイアス電流を決
定する抵抗器、１７９は抵抗器、１８０は抵抗器、１８
１、１８２はトランジスタでエミッタフォロア１１９を
構成する、１８３は抵抗器、１８４はＦＥＴ、１８５は
ダイオード、１８６はコンデンサ、１８７はコイル、１
８８はコンデンサでローパスフィルタ１２７を構成す
る、１８９は出力端子、１９０はミューティング信号を
入力する入力端子、１９１、１９２はゲートである。

【００８０】上記の様に構成された第３発明について、
その動作を説明する。図１１に示す実施例では、入力端
子１０６から入力信号が入力される。ここでは、オーデ
ィオ用のＤ級電力増幅器を想定すれば、この入力信号
は、オーディオ信号を所定の周波数のキャリア信号（三
角波信号）で変調したＰＷＭ信号を代表とする、パルス
波形状の２値信号である。この入力された２値信号によ
りスイッチ１０８はオン・オフする。また、入力端子１
０６から入力された２値信号はインバータ１０７で反転
される。スイッチ１１６はインバータ１０７の出力に基
づきオン・オフを行う。即ち、スイッチ１０８と１１６
は入力端子１０６からの入力信号に応じて互いに逆相で
オン・オフする。

【００８１】まず、スイッチ１０８がオフでスイッチ１
１６がオンの場合を説明する。スイッチ１０８がオフの
ため、電流源１０９の出力電流Ｉは、抵抗器１１０を介
して負電源−Ｖ₂に流れる。この時、抵抗器１１０の両
端にはＲ・Ｉの電圧降下が発生する。この電圧は、トラ
ンジスタ１１２、１１３で構成されるエミッタフォロア
１１１で電流増幅し、抵抗器１１４を介してＦＥＴ１１
５のゲートを励起し、ＦＥＴをオンする。

【００８２】一方、スイッチ１１６はオンのため、電流
源１１７の出力電流Ｉは負電源−Ｖ ₂に流れ、電流源１
１７の出力の電位は−Ｖ₂となる。また、ＦＥＴ１１５
はオンしているため、ＦＥＴ１１５のドレインの電位は
−Ｖ₂である。従って、抵抗器１１８には電流が流れ
ず、抵抗器１１８の両端間の電圧効果はゼロである。そ
のため、ＦＥＴ１２３のゲート・ソース間の電圧はゼロ
となり、ＦＥＴ１２３はオフとなる。従って、ハーフブ
リッジ１２６の出力は−Ｖ₂となる。

【００８３】次に、スイッチ１０８がオンでスイッチ１
１６がオフの場合を説明する。スイッチ１０８がオンの
ため、電流源１０９の出力電流Ｉは負電源−Ｖ₂に流
れ、抵抗器１１０に流れる電流がゼロとなり、抵抗器１
１０の両端に発生する電圧はゼロとなる。そのため、Ｆ
ＥＴ１１５のゲート・ソース間の電圧がゼロとなりＦＥ
Ｔ１１５はオフする。

【００８４】一方、スイッチ１１６はオフのため、電流
源１１７の出力電流Ｉは抵抗器１１８に流れ、抵抗器１
１８にはＲ・Ｉの電圧効果が発生する。この電圧をトラ
ンジスタ１２０、１２１で構成されたエミッタフォロア
１１９で電流増幅される。抵抗器１１８はＦＥＴ１２３
のソースと電流源１１７の出力間に接続されているた
め、エミッタフォロア１１９で増幅されたこの電圧は、
抵抗器１２２ほ介してＦＥＴ１２３のゲートを励起し、
ＦＥＴ１２３はオンする。ここで、抵抗器１１０及び１
１８に発生する電圧値Ｒ・ＩはＦＥＴ１１５及び１２３
をオンにするゲート・ソース間電圧Ｖ_GS以上であるとす
る。

【００８５】ところで、ＦＥＴ１２３はｎｃｈのＦＥＴ
であるため、ソース・ゲート間電圧が所定の正の電圧値
Ｖ_GS以上になるとオンする。そのため、ＦＥＴ１２３を
オンにするためにはエミッタフォロア１１９の出力電圧
はＶ₂＋Ｖ_GS以上であることが必要である。そこで、ダ
イオード１２４とコンデンサ１２５を用いることで、Ｆ
ＥＴ１２３がオンの時はダイオード１２４のカソードの
電位はほぼ＋２Ｖ₂となる。ここでの、ダイオード１２
４とコンデンサ１２５の動作は図７に示したダイオード
７０、コンデンサ７１と同一の動作を行う。従って、ハ
ーフブリッジ１２６の出力は＋Ｖ₂となる。

【００８６】以上のように、入力端子１０６から入力さ
れる２値信号により、ハーフブリッジ１２６の出力は出
力振幅が±Ｖ₂の入力信号を電力増幅したパルス信号を
出力する。そして、電力増幅されたパルス信号は、コイ
ル１２８及びコンデンサ１２９からなるローパスフィル
タ１２７で帯域制限されてオーディオ信号に復調され
る。そして、出力端子１３０を通じて負荷１３１に供給
される。

【００８７】次に、図１２に示した実施例につき動作を
説明する。入力端子１３２からオーディオ信号を２値信
号に変調した入力信号が入力される。トランジスタ１３
３はこの２値信号に応じてオン・オフの動作を行う。ま
た、入力端子１３２から入力された２値信号はインバー
タ１４４で反転される。トランジスタ１４５はインバー
タ１４４の出力に基づきオン・オフを行う。即ち、トラ
ンジスタ１３３と１４５は入力端子１３２からの入力信
号に応じて互いに逆相でオン・オフする。

【００８８】まず、トランジスタ１３３がオフでトラン
ジスタ１４５がオンの場合を説明する。ツェナーダイオ
ード１３６、抵抗器１３７は直列に接続されかつグラン
ド及び負電源−Ｖ₂に接続され、ツェナーダイオード１
３６はバイアスされる。従って、トランジスタ１３５の
ベース電位はツェナーダイオード１３６によりＶ_Z1に固
定される。今、トランジスタ１３５のベース・エミッタ
間の電圧をＶ_BEとすると、（数１２）で決定される電流
Ｉが抵抗器１３８に流れる。

【００８９】

【数１２】

【００９０】トランジスタ１３５の直流増幅率が大きい
とすると、トランジスタ１３５のコレクタ電流はＩに等
しい。即ち、トランジスタ１３５、抵抗器１３７、１３
８、ツェナーダイオード１３６は出力電流値がＩの電流
源１０９を構成している。今、トランジスタ１３３はオ
フのため、トランジスタ１３５のコレクタ電流Ｉは抵抗
器１３９を介して負電源−Ｖ₂に流れる。その結果、抵
抗器１３９にはＲ・Ｉの電圧降下が発生する。この電圧
は、トランジスタ１４０、１４１で構成されるエミッタ
フォロア１１１で電流増幅し、抵抗器１４２を介してＦ
ＥＴ１４３のゲートを励起し、ＦＥＴをオンする。

【００９１】同様に、ツェナーダイオード１４８、抵抗
器１４９は直列に接続されかつダイオード１５６を介し
て正電源＋Ｖ₂とグランドに接続され、ツェナーダイオ
ード１４８はバイアスされる。従って、トランジスタ１
４７のベース電位はツェナーダイオード１４８によりＶ
_Z1に固定される。今、トランジスタ１４７のベース・エ
ミッタ間の電圧をＶ_BEとすると、（数１３）で決定され
る電流Ｉが抵抗器１５０に流れる。

【００９２】

【数１３】

【００９３】トランジスタ１４７の直流増幅率が大きい
とすると、トランジスタ１４７のコレクタ電流はＩに等
しい。即ち、トランジスタ１４７、抵抗器１４９、１５
０、ツェナーダイオード１４８は出力電流値がＩの電流
源１１７を構成している。一方、トランジスタ１４５が
オンである。この時インバータ１４４の出力がトランジ
スタ１４５のベースと負電源−Ｖ₂間に印加される。ト
ランジスタ１４５はベースに印加した入力信号がパルス
信号であるため飽和動作（スイッチング動作）する。こ
の時、コレクタに電流Ｉ_cが流れる。即ち、トランジス
タ１４５がオンすることで、インバータ出力ｖ_i→トラ
ンジスタ１４５のベース→エミッタ→抵抗器１４６→負
電源−Ｖ₂→インバータ出力ｖ_iと言う閉回路を形成
し、エミッタに電流Ｉ_eが流れる。ここで、入力信号の
電圧振幅をｖ_i、エミッタ抵抗１４６の抵抗値をＲ₂、
トランジスタのエミッタとベース間の電圧をＶ_BEとすれ
ば、エミッタ電流Ｉ_eは（数１４）となる。

【００９４】

【数１４】

【００９５】ここで、トランジスタ１４５の直流増幅率
ｈ_FEは充分に大きいため、コレクタ電流Ｉ_Cとエミッタ
電流Ｉ_eは等しくなる。そして、Ｉ_e＝Ｉとなるように
Ｒ₂を設定する。その結果、トランジスタ１４７にはエ
ミッタ電流が流れなくなり、抵抗器１５１の電圧降下は
ゼロとなる。その結果、ＦＥＴ１５５のゲート・ソース
間電圧はゼロとなり、ＦＥＴ１５５はオフする。

【００９６】また、トランジスタ１４５のベース電位は
ツェナーダイオード１４８により固定されているため、
トランジスタ１４５のコレクタ電位は固定され、ミラー
効果が発生しない。そのため、トランジスタ１４５は高
速スイッチングが可能となる。従って、ハーフブリッジ
１２６の出力は−Ｖ₂となる。次に、トランジスタ１３
３がオンでトランジスタ１４５がオフの場合を説明す
る。トランジスタ１３３がオンである。この時入力端子
１３２からの入力信号がトランジスタ１３３のベースと
負電源−Ｖ₂間に印加される。トランジスタ１３３は、
ベースに印加した入力信号がパルス信号であるため飽和
動作（スイッチング動作）する。この時、コレクタに電
流Ｉ_Cが流れる。即ち、トランジスタ１３３がオンする
ことで、入力信号ｖ_i→トランジスタ１３３のベース→
エミッタ→抵抗器１３４→負電源−Ｖ₂→入力信号ｖ_i
と言う閉回路を形成し、エミッタに電流Ｉ_eが流れる。
ここで、入力信号の電圧振幅をｖ_i、エミッタ抵抗１３
４の抵抗値をＲ₂、トランジスタのエミッタとベース間
の電圧をＶ_BEとすれば、エミッタ電流Ｉ_eは（数１５）
となる。

【００９７】

【数１５】

【００９８】ここで、トランジスタ１３３の直流増幅率
ｈ_FEは充分に大きいため、コレクタ電流Ｉ_Cとエミッタ
電流Ｉ_eは等しくなる。そして、Ｉ_e＝Ｉとなるように
Ｒ₂を設定する。その結果、トランジスタ１３５にはエ
ミッタ電流が流れなくなり、抵抗器１３９の電圧降下は
ゼロとなる。その結果、ＦＥＴ１４３のゲート・ソース
間電圧はゼロとなり、ＦＥＴ１４３はオフする。

【００９９】また、トランジスタ１３５のベース電位は
ツェナーダイオード１３６により固定されているため、
トランジスタ１３３のコレクタ電位は固定され、ミラー
効果が発生しない。そのため、トランジスタ１３３は高
速スイッチングが可能となる。一方、トランジスタ１４
５がオフのため、トランジスタ１４７のコレクタ電流Ｉ
は抵抗器１５１に流れ、抵抗器１５１にはＲ・Ｉの電圧
降下が発生する。この電圧は、トランジスタ１５２、１
５３で構成されるエミッタフォロア１１９で電流増幅
し、抵抗器１５４を介してＦＥＴ１５５のゲートを励起
し、ＦＥＴをオンする。

【０１００】ところで、ＦＥＴ１５５はｎｃｈのＦＥＴ
であるため、ソース・ゲート間電圧が所定の正の電圧値
Ｖ_GS以上になるとオンする。そのため、ＦＥＴ１５５を
オンにするためにはエミッタフォロア１１９の出力電圧
はＶ₂＋Ｖ_GS以上であることが必要である。そこで、ダ
イオード１５６とコンデンサ１５７を用いることで、Ｆ
ＥＴ１５５がオンの時はダイオード１５６のカソードの
電位はほぼ＋２Ｖ₂となる。ここでの、ダイオード１５
６とコンデンサ１５７の動作は図１１に示したダイオー
ド１２４、コンデンサ１２５と同一の動作を行う。従っ
て、ハーフブリッジ１２６の出力は＋Ｖ₂となる。

【０１０１】以上のように、入力端子１３２から入力さ
れる２値信号により、ハーフブリッジ１２６の出力は出
力振幅が±Ｖ₂の入力信号を電力増幅したパルス信号を
出力する。そして、電力増幅されたパルス信号は、コイ
ル１５８及びコンデンサ１５９からなるローパスフィル
タ１２７で帯域制限されてオーディオ信号に復調され
る。そして、出力端子１６０を通じて負荷に供給され
る。

【０１０２】ここで、電源電圧を±Ｖ₂、ＦＥＴのオン
抵抗をＲ_ON、負荷に流れる電流をＩ _Lとすると、ハーフ
ブリッジ１２６での電力損失Ｐ_Dは（数１６）となる。

【０１０３】

【数１６】

【０１０４】ここで、負荷抵抗をＲ_Lとすれば、電力効
率ηは、（数１７）となる。

【０１０５】

【数１７】

【０１０６】例えば、Ｒ_ON＝０．２Ω、Ｒ_L＝６Ω、電
力増幅器の最大出力を６０Ｗとすれば（数１７）より、
電力効率は９７％と非常に大きくなる。次に、図１３に
示した実施例につき動作を説明する。入力端子１６１、
トランジスタ１６２、１６４、１６９、１７０、１７
４、１７６、１８１、１８２、抵抗器１６３、１６６、
１６７、１６８、１７１、１７５、１７８、１７９、１
８０、１８３、ツェナーダイオード１６５、１７７、Ｆ
ＥＴ１７２、１８４、インバータ１７３、ダイオード１
８５、コンデンサ１８６、１８８、コイル１８７、出力
端子１８９は、それぞれ図１２における構成と全く同一
の動作を行う。

【０１０７】従って、図１２と異なる動作についてのみ
を説明する。ここで、入力端子１６１からの入力信号、
入力端子１９０からのミューティング信号、ゲート１９
１、１９２のロジック信号の信号レベルは同一であり、
負電源−Ｖ₂を基準に発生するものとする。入力端子１
９０から入力されるミューティング信号がハイのロジツ
クレベルの場合、ＮＡＮＤゲート１９１、１９２の出力
信号はそれぞれ入力端子１６１から入力される信号及び
インバータ１７３からの出力信号と同一になる。その結
果、図１３に示した構成は、図１２に示した構成と全く
同じ動作を行う。

【０１０８】次に、ローのロジックレベルのミューティ
ング信号が入力された場合、ゲート１９１、１９２の出
力はハイのロジックレベルとなり、トランジスタ１６
２、１７４は共にオンする。そのため、抵抗器１６７及
び１７９に流れる電流Ｉは、それぞれ抵抗器１６３及び
１７５を介して負電源−Ｖ₂に流れ、トランジスタ１６
４及び１７６のコレクタ電流はゼロとなる。その結果、
抵抗器１６８及び１８０に流れる電流がゼロとなり、Ｆ
ＥＴ１７２、１８４は共にオフする。従って、ハーフブ
リッジ１２６の出力は開放状態となる。そのため、出力
端子１８９をグランドに接続（地落）しても、電源に接
続（天落）しても、ＦＥＴ１７２、１８４は破壊されな
い。即ち、本実施例のＤ級電力増幅器に動作のための電
源を供給していないときと同じ状態となる。

【０１０９】即ち、入力端子１９０に入力するミューテ
ィング信号により、本実施例のＤ級電力増幅器の動作を
オン・オフできる。上記の様に、第３発明の実施例で
は、（ＭＯＳ）ＦＥＴを用いたハーフブリッジ出力段を
簡単な構成のバイポーラトランジスタでドライブできる
ため、高速スイッチングがローコストにできる。そのた
め、オーディオ出力信号が低歪率であり全体がローコス
トに構成できる。また、出力段にオン抵抗の非常に小さ
なＭＯＳＦＥＴを使用できるため、電力損失が少ない。
更に、外部からの制御信号によりＦＥＴのゲート・ソー
ス間電圧をゼロにすることが簡単なため容易にミューテ
ィングできる。そのため、低歪率な、電力損失の少な
い、ローコストでかつミューティングが簡易に実現でき
るＤ級電力増幅器を構成している。

【０１１０】

【発明の効果】上記の様に本発明は、第１発明、第２発
明及び第３発明に示すように、スイッチング動作を抵抗
器に流れる電流の方向を切り換えることで行い、出力段
をエミッタフォロア構成としてスイッチング動作を行わ
ないため、高速なスイッチング動作ができる。そのた
め、オーディオ出力信号の低歪率化を可能とする効果が
得られる。

【０１１１】また、出力段のトランジスタの同時導通が
発生しないため、電力損失が少ない電力増幅器を提供で
きる効果が得られる。また、バイポーラトランジスタで
構成できるためローコスト化を可能とし、出力段をＦＥ
Ｔで構成しても、ＦＥＴのドライバ回路をバイポーラト
ランジスタで構成できるためローコスト化を可能とする
効果が得られる。

【０１１２】さらに、制御信号一つで、増幅器の動作を
オン・オフできる。その時出力段を構成するトランジス
タまたはＦＥＴ全てがカットオフとなるため、出力端子
を天落或いは地落しても出力段のトランジスタまたはＦ
ＥＴは破壊しない。即ち、制御信号一つで、増幅器が保
護できる効果が得られる。

【図面の簡単な説明】

【図１】第１発明の実施例におけるＤ級電力増幅器の構
成を示すブロック図

【図２】一実施例の動作を説明する動作説明図

【図３】第１発明のＤ級電力増幅器の具体的な構成を示
すブロック図

【図４】図３における具体的な構成の動作を説明する動
作説明図

【図５】他実施例としての具体的構成を示すブロック図

【図６】第２発明の実施例におけるＤ級電力増幅器の構
成を示すブロック図

【図７】第２発明の他実施例を示すブロック図

【図８】第２発明の他実施例の動作を説明する動作説明
図

【図９】第２発明の実施例としての具体的な構成を示す
ブロック図

【図１０】第２発明の他実施例としての具体的構成を示
すブロック図

【図１１】第３発明の実施例におけるＤ級電力増幅器の
構成を示すブロック図

【図１２】第３発明の実施例としての具体的な構成を示
すブロック図

【図１３】第３発明の他実施例としての具体的構成を示
すブロック図

【図１４】従来の第１例としてのスイッチング増幅器の
構成を示すブロック図

【図１５】従来の第２例としてのスイッチング増幅器の
構成を示すブロック図

【図１６】従来の第３例としてのスイッチング増幅器の
構成を示すブロック図

【符号の説明】

２スイッチ３第１の電流源４第２の電流源５抵抗器６エミッタフォロア９ローパスフィルタ１５トランジスタ１６第１の抵抗器１７〜２０ベース接地型増幅器２３第２の抵抗器３０トランジスタ３１第１の抵抗器３２〜３７ベース接地型増幅器３８第２の抵抗器４７スイッチ４８電流源４９抵抗器５０エミッタフォロア５３ローパスフィルタ５９スイッチ６０電流源６１抵抗器６２エミッタフォロア６５ローパスフィルタ７０ダイオード７１コンデンサ７３第１のトランジスタ７４第１の抵抗器７５第２のトランジスタ７８第２の抵抗器７９第３の抵抗器８５ダイオード８６コンデンサ８８第１のトランジスタ８９第１の抵抗器９０第２のトランジスタ９２抵抗器９３第２の抵抗器９４第３の抵抗器９８コンデンサ１００ダイオード１０８第１のスイッチ１０９第１の電流源１１０第１の抵抗器１１１第１のエミッタフォロア１１５第１のＦＥＴ１１６第２のスイッチ１１７第２の電流源１１８第２の抵抗器１１９第２のエミッタフォロア１２３第２のＦＥＴ１２７ローパスフィルタ１３３第１のトランジスタ１３４第１の抵抗器１３５第２のトランジスタ１３８第２の抵抗器１３９第３の抵抗器１４３第１のＦＥＴ１４５第３のトランジスタ１４６第４の抵抗器１４７第４のトランジスタ１５０第５の抵抗器１５１第６の抵抗器１５５第２のＦＥＴ１５６ダイオード１５７コンデンサ１６２第１のトランジスタ１６３第１の抵抗器１６４第２のトランジスタ１６７第２の抵抗器１６８第３の抵抗器１７２第１のＦＥＴ１７４第３のトランジスタ１７５第４の抵抗器１７６第４のトランジスタ１８０第６の抵抗器１８４第２のＦＥＴ１８５ダイオード１８６コンデンサ

Claims

【特許請求の範囲】

【請求項１】入力される２値信号によりオン・オフす
る第１及び第２の端子を持つスイッチと、前記スイッチ
の第１の端子に電流を出力する第１の電流源と、前記ス
イッチの第２の端子から電流を入力する第２の電流源
と、前記第１の電流源の出力とグランド間に接続された
抵抗器と、前記第１の電流源の出力に接続されたエミッ
タフォロアと、前記エミッタフォロアから出力される２
値信号の帯域を制限するローパスフィルタとを備えたこ
とを特徴とするＤ級電力増幅器。
【請求項２】入力される２値信号によりオン・オフす
るトランジスタと、前記とトランジスタのエミッタ電流
を決定する第１の抵抗器と、前記トランジスタのコレク
タにカスコード接続されたベース接地型増幅器と、前記
ベース接地型増幅器に電流を出力する電流源と、前記電
流源の出力とグランド間に接続された第２の抵抗器と、
前記第２の抵抗器に発生した電圧を電流増幅するエミッ
タフォロアと、前記エミッタフォロアから出力される２
値信号の帯域を制限するローパスフィルタとを備えたこ
とを特徴とする請求項１記載のＤ級電力増幅器。
【請求項３】入力される２値信号によりオン・オフす
るトランジスタと、前記トランジスタのエミッタ電流を
決定する第１の抵抗器と、前記トランジスタのコレクタ
にカスコード接続されたベース接地型増幅器と、前記ベ
ース接地型増幅器に電流を出力する電流源と、シリーズ
接続された前記ベース接地型増幅器のベース電位を決定
する第１のツェナーダイオードと前記電流源の基準電位
を決定する第２のツェナーダイオードとに供給している
バイアス電流をオン・オフするスイッチと、前記電流源
の出力とグランド間に接続された第２の抵抗器と、前記
第２の抵抗器に発生した電圧を電流増幅するエミッタフ
ォロアと、前記エミッタフォロアから出力される２値信
号の帯域を制限するローパスフィルタとを備えたことを
特徴とする請求項１記載のＤ級電力増幅器。
【請求項４】入力される２値信号によりオン・オフす
る第１及び第２の端子を持つスイッチと、前記スイッチ
の第１の端子に電流を出力する電流源と、前記スイッチ
の第１及び第２の端子間に接続された抵抗器と、前記電
流源の出力に接続されたエミッタフォロアと、前記エミ
ッタフォロアから出力される２値信号の帯域を制限する
ローパスフィルタとを備えたことを特徴とするＤ級電力
増幅器。
【請求項５】入力される２値信号によりオン・オフす
る第１及び第２の端子を持つスイッチと、前記スイッチ
の第１の端子に電流を出力する電流源と、前記スイッチ
の第１及び第２の端子間に接続された抵抗器と、前記電
流源の出力に接続されたエミッタフォロアと、前記エミ
ッタフォロアに供給する正電源にアノードが接続された
ダイオードと、前記エミッタフォロアの出力と前記ダイ
オードのカソード間に接続されたコンデンサと、前記エ
ミッタフォロアから出力される２値信号の帯域を制限す
るローパスフィルタとを備え、前記ダイオードのカソー
ドは前記電流源に接続されていることを特徴とする請求
項４記載のＤ級電力増幅器。
【請求項６】入力される２値信号によりオン・オフす
る第１のトランジスタと、前記第１のトランジスタのエ
ミッタ電流を決定する第１の抵抗器と、ベース電位が固
定されかつエミッタが前記第１のトランジスタのコレク
タに接続された第２のトランジスタと、前記第２のトラ
ンジスタのエミッタ電流を決定する第２の抵抗器と、前
記第２のトランジスタのコレクタと負電源間に接続され
た第３の抵抗器と、前記第３の抵抗器に発生した電圧を
電流増幅するエミッタフォロアと、前記エミッタフォロ
アに供給する正電源にアノードが接続されたダイオード
と、前記エミッタフォロアの出力と前記ダイオードのカ
ソード間に接続されたコンデンサと、前記エミッタフォ
ロアから出力される２値信号の帯域を制限するローパス
フィルタとを備え、前記第２のトランジスタのベース電
位は前記ダイオードのカソード電位を基準に固定されて
いることを特徴とする請求項４記載のＤ級電力増幅器。
【請求項７】入力される２値信号によりオン・オフす
る第１のトランジスタと、前記第１のトランジスタのエ
ミッタ電流を決定する第１の抵抗器と、ベース電位が固
定されかつエミッタが前記第１のトランジスタのコレク
タに接続された第２のトランジスタと、前記第２のトラ
ンジスタのエミッタ電流を決定する第２の抵抗器と、前
記第２のトランジスタのコレクタと負電源間に接続され
た第３の抵抗器と、前記第３の抵抗器に発生した電圧を
電流増幅するエミッタフォロアと、前記エミッタフォロ
アに供給する正電源にアノードが接続されたダイオード
と、前記エミッタフォロアの出力と前記ダイオードのカ
ソード間に接続されたコンデンサと、前記エミッタフォ
ロアから出力される２値信号の帯域を制限するローパス
フィルタと、前記第１のトランジスタが前記入力信号に
よりオン・オフする状態と前記第１のトランジスタを前
記入力信号にかかわらずオンに固定する状態とを制御信
号により切り換える第１のスイッチと、前記制御信号に
より前記第３の抵抗器と前記負電源との接続をオン・オ
フする第２のスイッチとを備え、前記第２のトランジス
タのベース電位は前記ダイオードのカソード電位を基準
に固定されていることと、前記第１のスイッチと前記第
２のスイッチは同期して動作し、前記第１のトランジス
タが前記入力信号によりオン・オフする状態と前記第３
の抵抗器と前記負電源とが接続される状態のペアと、前
記第１のトランジスタを前記入力信号にかかわらずオン
に固定する状態と前記第３の抵抗器と前記負電源とが遮
断される状態のペアとを切り換えることとを特徴とする
請求項４記載のＤ級電力増幅器。
【請求項８】入力される２値信号によりオン・オフす
る第１及び第２の端子を持つ第１のスイッチと、前記２
値信号により前記第１のスイッチと逆相にオン・オフす
る第３及び第４の端子を持つ第２のスイッチと、前記第
１のスイッチの第１の端子に電流を出力する第１の電流
源と、前記第１のスイッチの第１及び第２の端子間に接
続された第１の抵抗器と、前記第１の電流源の出力に接
続された第１のエミッタフォロアと、前記第１のエミッ
タフォロアの出力にゲートが前記第１のスイッチの第２
の端子にソースが接続された第１のＦＥＴと、前記第２
のスイッチの第３の端子に電流を出力する第２の電流源
と、前記第２の電流源の出力に接続された第２のエミッ
タフォロアと、前記第２のエミッタフォロアの出力にゲ
ートが前記第１のＦＥＴのドレインにソースが接続され
た第２のＦＥＴと、前記第２のスイッチの第３の端子と
前記第２のＦＥＴのソースに接続された第２の抵抗器
と、前記第１のＦＥＴのドレインと前記第２のＦＥＴの
ソースとの接続点から出力される２値信号の帯域を制限
するローパスフィルタとを備えたことを特徴とするＤ級
電力増幅器。
【請求項９】入力される２値信号によりオン・オフす
る第１のトランジスタと、前記第１のトランジスタのエ
ミッタ電流を決定する第１の抵抗器と、ベース電位が固
定されかつエミッタが前記第１のトランジスタのコレク
タに接続された第２のトランジスタと、前記第２のトラ
ンジスタのエミッタ電流を決定する第２の抵抗器と、前
記第２のトランジスタのコレクタと負電源間に接続され
た第３の抵抗器と、前記第３の抵抗器に発生した電圧を
電流増幅する第１のエミッタフォロアと、前記第１のエ
ミッタフォロアの出力にゲートが前記負電源にソースが
接続された第１のＦＥＴと、前記２値信号により前記第
１のトランジスタと逆相にオン・オフする第３のトラン
ジスタと、前記第３のトランジスタのエミッタ電流を決
定する第４の抵抗器と、ベース電位が固定されかつエミ
ッタが前記第３のトランジスタのコレクタに接続された
第４のトランジスタと、前記第４のトランジスタのエミ
ッタ電流を決定する第５の抵抗器と、前記第４のトラン
ジスタのコレクタに接続された第６の抵抗器と、前記第
６の抵抗器に発生した電圧を電流増幅する第２のエミッ
タフォロアと、前記第２のエミッタフォロアの出力にゲ
ートが前記第１のＦＥＴのドレインにソースが接続され
た第２のＦＥＴと、前記第２のＦＥＴのドレインに供給
する正電源にアノードが接続されたダイオードと、前記
第２のＦＥＴのソースと前記ダイオードのカソード間に
接続されたコンデンサと、前記第１のＦＥＴのドレイン
と前記第２のＦＥＴのソースとの接続点から出力される
２値信号の帯域を制限するローパスフィルタとを備え、
前記第２のトランジスタのベース電位は前記ダイオード
のカソード電位を基準に固定されていることと、前記第
６の抵抗器は前記第２のＦＥＴのソースに接続されてい
ることとを特徴とする請求項８記載のＤ級電力増幅器。
【請求項１０】入力される２値信号によりオン・オフ
する第１のトランジスタと、前記第１のトランジスタの
エミッタ電流を決定する第１の抵抗器と、ベース電位が
固定されかつエミッタが前記第１のトランジスタのコレ
クタに接続された第２のトランジスタと、前記第２のト
ランジスタのエミッタ電流を決定する第２の抵抗器と、
前記第２のトランジスタのコレクタと負電源間に接続さ
れた第３の抵抗器と、前記第３の抵抗器に発生した電圧
を電流増幅する第１のエミッタフォロアと、前記第１の
エミッタフォロアの出力にゲートが前記負電源にソース
が接続された第１のＦＥＴと、前記２値信号により前記
第１のトランジスタと逆相にオン・オフする第３のトラ
ンジスタと、前記第３のトランジスタのエミッタ電流を
決定する第４の抵抗器と、ベース電位が固定されかつエ
ミッタが前記第３のトランジスタのコレクタに接続され
た第４のトランジスタと、前記第４のトランジスタのエ
ミッタ電流を決定する第５の抵抗器と、前記第４のトラ
ンジスタのコレクタに接続された第６の抵抗器と、前記
第６の抵抗器に発生した電圧を電流増幅する第２のエミ
ッタフォロアと、前記第２のエミッタフォロアの出力に
ゲートが前記第１のＦＥＴのドレインにソースが接続さ
れた第２のＦＥＴと、前記第２のＦＥＴのドレインに供
給する正電源にアノードが接続されたダイオードと、前
記第２のＦＥＴのソースと前記ダイオードのカソード間
に接続されたコンデンサと、前記第１のＦＥＴのドレイ
ンと前記第２のＦＥＴのソースとの接続点から出力され
る２値信号の帯域を制限するローパスフィルタと、前記
第１のトランジスタが前記入力信号によりオン・オフす
る状態と前記第１のトランジスタを前記入力信号にかか
わらずオンに固定する状態とを制御信号により切り換え
る第１のスイッチと、前記第３のトランジスタが前記入
力信号によりオン・オフする状態と前記第３のトランジ
スタを前記入力信号にかかわらずオンに固定する状態と
を前記制御信号により切り換える第２のスイッチとを備
え、前記第２のトランジスタのベース電位は前記ダイオ
ードのカソード電位を基準に固定されていることと、前
記第６の抵抗器は前記第２のＦＥＴのソースに接続され
ていることと、前記第１のスイッチと前記第２のスイッ
チは同期して動作し、前記第１のトランジスタ及び第３
のトランジスタが前記入力信号により互いに逆相でオン
・オフする状態と、前記第１のトランジスタ及び前記第
３のトランジスタを前記入力信号にかかわらずオンに固
定する状態とを切り換えることとを特徴とする請求項８
記載のＤ級電力増幅器。