JPH09331214A - Current supply circuit - Google Patents

Current supply circuit

Info

Publication number
JPH09331214A
JPH09331214A JP8147590A JP14759096A JPH09331214A JP H09331214 A JPH09331214 A JP H09331214A JP 8147590 A JP8147590 A JP 8147590A JP 14759096 A JP14759096 A JP 14759096A JP H09331214 A JPH09331214 A JP H09331214A
Authority
JP
Japan
Prior art keywords
current
transistor
voltage
resistance element
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8147590A
Other languages
Japanese (ja)
Other versions
JP3671519B2 (en
Inventor
Seiichi Nishiyama
清一 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14759096A priority Critical patent/JP3671519B2/en
Publication of JPH09331214A publication Critical patent/JPH09331214A/en
Application granted granted Critical
Publication of JP3671519B2 publication Critical patent/JP3671519B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a current supplying circuit which can operate normally even under a low voltage and can reduce the capacitance of an oscillation preventing capacitor, chip area, and chip cost. SOLUTION: A reference voltage Vrefa is applied across the base of an npn transistor NT1 and a voltage Vrefb , a partial voltage obtained from the reference voltage Vrefa , is applied across the base of an npn transistor NT2 and a resistance element R1 is connected between the emitters of the transistors NT1 and NT2 . Then the emitter of the transistor NT2 is grounded through a resistance element R1 and the collectors of the transistors NT2 and NT1 are respectively connected to a power supply voltage VCC feed line 1 and a current mirror circuit. Therefore, the operation of a current supplying circuit is guaranteed even under a low voltage, because a current I0 which is inversely proportional to the resistance value of the resistance element R1 is outputted from the current mirror circuit and, at the same time, the oscillation preventing capacitance and chip area of the circuit can be reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、所定の電流を供給
する電流供給回路、特に低電圧で動作する電流供給回路
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current supply circuit that supplies a predetermined current, and more particularly to a current supply circuit that operates at a low voltage.

【0002】[0002]

【従来の技術】IC内の抵抗素子と抵抗素子に流れる電
流の積を温度変化に関わらず常に一定にする電流源がよ
く使われている。図2は一般的に使われているゲイン制
御回路の一例を示す回路図である。図示のように、本例
のゲイン制御回路はギルバート増幅回路により構成され
ている。図2において、D01,D02はダイオード、Q01
〜Q06はnpn型トランジスタ、R01〜R04は抵抗素
子、I01〜I04は電流源、V01,V02,V03は定電圧
源、V R1は可変電圧源、VINは入力信号源をそれぞれ示
している。なお、定電圧源V02の電圧値はV、可変電圧
源VR1の電圧値はΔV、入力信号源VINの信号電圧値は
IN、電流源I01,I02の電流値はI0 /2である。ま
た、抵抗素子R01の抵抗値はr、抵抗素子R03の抵抗値
はrL 、抵抗素子R04の抵抗値はrINである。
2. Description of the Related Art A resistance element in an IC and an electric current flowing through the resistance element.
There is a current source that keeps the product of the flow constant regardless of temperature changes.
It is widely used. Figure 2 shows the commonly used gain system.
It is a circuit diagram showing an example of a control circuit. As shown, this example
The gain control circuit consists of a Gilbert amplifier circuit.
ing. In FIG. 2, D01, D02Is a diode, Q01
~ Q06Is an npn-type transistor, R01~ R04Is a resistance element
Child, I01~ I04Is the current source, V01, V02, V03Is a constant voltage
Source, V R1Is a variable voltage source, VINIndicates the input signal source
doing. The constant voltage source V02Voltage value is V, variable voltage
Source VR1Voltage value is ΔV, input signal source VINThe signal voltage value of
vIN, Current source I01, I02Current value of I0/ 2. Ma
Resistance element R01Has a resistance of r and a resistance element R03Resistance value
Is rL, Resistance element R04Has a resistance of rINIt is.

【0003】図2に示すように、トランジスタQ01のベ
ースが可変電圧源VR1に接続され、エミッタは電流源I
01に接続され、コレクタはダイオードD01のカソードに
接続されている。トランジスタQ02のベースは可変電圧
源VR1と定電圧源V01との接続点に接続され、エミッタ
は電流源I02に接続され、コレクタはダイオードD02
カソードに接続されている。トランジスタQ01,Q02
エミッタ間に抵抗素子R01が接続されている。また、ダ
イオードD01,D02のアノードは定電圧源V01に接続さ
れている。
As shown in FIG. 2, the base of a transistor Q 01 is connected to a variable voltage source V R1 and the emitter is a current source I R.
01 and the collector is connected to the cathode of the diode D 01 . The base of the transistor Q 02 is connected to the connection point between the variable voltage source V R1 and the constant voltage source V 01 , the emitter is connected to the current source I 02 , and the collector is connected to the cathode of the diode D 02 . A resistance element R 01 is connected between the emitters of the transistors Q 01 and Q 02 . Further, the anodes of the diodes D 01 and D 02 are connected to the constant voltage source V 01 .

【0004】トランジスタQ03のベースはトランジスタ
01のコレクタとダイオードD01のカソードとの接続点
に接続され、エミッタはトランジスタQ04のエミッタに
接続され、コレクタは抵抗素子R02を介して電源電圧V
CCの供給線1に接続されている。トランジスタQ04のベ
ースはトランジスタQ02のコレクタとダイオードD02
カソードとの接続点に接続され、コレクタは抵抗素子R
03を介して電源電圧VCCの供給線1に接続されている。
The base of the transistor Q 03 is connected to the connection point between the collector of the transistor Q 01 and the cathode of the diode D 01 , the emitter is connected to the emitter of the transistor Q 04 , and the collector is connected to the power supply voltage via the resistance element R 02. V
Connected to CC supply line 1. The base of the transistor Q 04 is connected to the connection point between the collector of the transistor Q 02 and the cathode of the diode D 02 , and the collector is the resistive element R.
It is connected to the supply line 1 of the power supply voltage V CC via 03 .

【0005】トランジスタQ03とトランジスタQ04のエ
ミッタの接続点がトランジスタQ05のコレクタに接続さ
れ、トランジスタQ05のベースが定電圧源V03と入力信
号源VINとの接続点に接続され、エミッタが電流源I03
に接続されている。トランジスタQ06のベースが入力信
号源VINに接続され、エミッタが電流源I 04に接続さ
れ、コレクタが電源電圧VCCの供給線1に接続されてい
る。また、トランジスタQ05のエミッタとトランジスタ
06のエミッタとの間に、抵抗素子R04が接続されてい
る。
Transistor Q03And transistor Q04D
The connection point of the mitter is the transistor Q05Connected to the collector
And the transistor Q05The base is a constant voltage source V03And input message
Source VINIt is connected to the connection point with03
It is connected to the. Transistor Q06The base is the input signal
Source VINConnected to the current source I 04Connected to
The collector is the power supply voltage VCCConnected to supply line 1 of
You. Also, the transistor Q05Emitter and transistor
Q06Resistor R between the emitter of04Is connected
You.

【0006】このような構成において、可変電圧源VR1
および定電圧源V02により、コントロール電圧(ΔV+
V)がトランジスタQ01のベースに供給され、定電圧源
01により、コントロール電圧VがトランジスタQ02
ベースに供給される。このため、トランジスタQ01のコ
レクタ側に電流kI0 が現れ、トランジスタQ02側に電
流(1−k)I0 が現れる。ここで、kは(0<k<
1)を満たし、ゲイン制御回路の可変ゲインを示し、可
変電圧源VR1の電圧値ΔVにより設定される。
In such a configuration, the variable voltage source V R1
And the constant voltage source V 02 , control voltage (ΔV +
V) is supplied to the base of the transistor Q 01 , and the constant voltage source V 01 supplies the control voltage V to the base of the transistor Q 02 . Therefore, the current kI 0 appears on the collector side of the transistor Q 01 and the current (1-k) I 0 appears on the transistor Q 02 side. Here, k is (0 <k <
1) is satisfied, the variable gain of the gain control circuit is shown, and it is set by the voltage value ΔV of the variable voltage source V R1 .

【0007】トランジスタQ01およびトランジスタQ02
のコレクタ側に現れた電流差に応じた信号がトランジス
タQ03,Q04のベースに供給され、これにより、例え
ば、トランジスタQ05のコレクタ側に電流IC が流れて
いるとすると、トランジスタQ 03のコレクタ側に(1−
k)IC /2、トランジスタQ04のコレクタ側にkIC
/2の電流がそれぞれ現れる。
Transistor Q01And transistor Q02
The signal corresponding to the current difference appearing on the collector side of the
Q03, Q04Supplied to the base of the
If transistor Q05Current I on the collector side ofCIs flowing
If so, the transistor Q 03On the collector side of (1-
k) IC/ 2, transistor Q04On the collector side ofC
/ 2 currents appear respectively.

【0008】トランジスタQ05のコレクタ側に現れる電
流IC は入力信号源VINの電圧値v INにより設定され、
その変化分はvIN/rINである。このため、出力端子T
OUT では次式に示す出力信号vOUT が得られる。
Transistor Q05Appearing on the collector side of
Flow ICIs the input signal source VINVoltage value v INSet by
The change is vIN/ RINIt is. Therefore, the output terminal T
OUTThen, the output signal v shown in the following equationOUTIs obtained.

【0009】[0009]

【数1】 vOUT =k(rL /rIN)vIN …(1) 式(1)に示すように、図2に示すゲイン制御回路によ
り、入力信号vINがk倍されて、出力信号vOUT として
出力される。
## EQU1 ## v OUT = k (r L / r IN ) v IN (1) As shown in Expression (1), the gain control circuit shown in FIG. 2 multiplies the input signal v IN by k and outputs it. It is output as the signal v OUT .

【0010】上述したように、図2に示すゲイン制御回
路においては、制御電圧ΔVを制御することにより、回
路のゲインkが調整され、入力信号vINに対して、ゲイ
ンkで増幅された信号vOUT が得られる。
As described above, in the gain control circuit shown in FIG. 2, the gain k of the circuit is adjusted by controlling the control voltage ΔV, and the signal amplified by the gain k with respect to the input signal v IN is adjusted. v OUT is obtained.

【0011】[0011]

【発明が解決しようとする課題】ところで、上述した従
来のゲイン制御回路においては、温度変化に伴って、回
路のゲインkが変化するという問題がある。
By the way, the above-mentioned conventional gain control circuit has a problem that the gain k of the circuit changes with temperature change.

【0012】これを解決するために、内部抵抗素子R01
の抵抗値に反比例した電流I0 を供給する必要がある。
図2に示すように、ゲイン制御電圧ΔVは次式により求
められる。
In order to solve this, the internal resistance element R 01
It is necessary to supply a current I 0 inversely proportional to the resistance value of
As shown in FIG. 2, the gain control voltage ΔV is calculated by the following equation.

【0013】[0013]

【数2】 ΔV=r・ΔI …(2) ここで、rは抵抗素子R01の抵抗値であり、ΔIは抵抗
素子R01に流れる電流値である。ΔIは次式により求め
られる。
[Number 2] ΔV = r · ΔI ... (2 ) where, r is the resistance value of the resistance element R 01, [Delta] I is the current flowing through the resistor R 01. ΔI is calculated by the following equation.

【数3】 ΔI=(k−1/2)I0 …(3)## EQU3 ## ΔI = (k-1 / 2) I 0 (3)

【0014】このため、ゲイン制御回路に内部抵抗素子
01の温度特性に反比例した電流I 0 を供給することに
より、抵抗素子R01の温度特性がキャンセルされ、ゲイ
ン制御回路のゲインkが温度変化に依存せず、一定に保
持される。
Therefore, the gain control circuit has an internal resistance element.
R01Current I inversely proportional to the temperature characteristics of 0To supply
Therefore, the resistance element R01The temperature characteristics of the
The gain k of the control circuit does not depend on temperature changes and is kept constant.
Be held.

【0015】図3〜図6は従来一般的に使用されている
電流供給回路の回路図を示している。図3に示す電流供
給回路は定電圧源Vref 、ダイオードD01〜D04、抵抗
素子R01,R02,R03、npn型トランジスタQ01〜Q
04により構成されている。なお、抵抗素子R02の抵抗値
がRとすれば、抵抗素子R01の抵抗値が3Rに設定され
ている。また、定電圧源Vref の電圧はVr とし、ダイ
オードD01〜D04の導通電圧がともにVB とする。
FIGS. 3 to 6 show circuit diagrams of a current supply circuit which is generally used conventionally. The current supply circuit shown in FIG. 3 has a constant voltage source V ref , diodes D 01 to D 04 , resistance elements R 01 , R 02 and R 03 , and npn type transistors Q 01 to Q.
It is composed of 04 . If the resistance value of the resistance element R 02 is R, the resistance value of the resistance element R 01 is set to 3R. Further, the voltage of the constant voltage source V ref is V r, and the conduction voltages of the diodes D 01 to D 04 are both V B.

【0016】トランジスタQ01のベースが抵抗素子R01
とR02との接続点ノードND01に接続され、エミッタが
抵抗素子R03を介して、ノードND02に接続され、コレ
クタが電源電圧VCCの供給線1に接続されている。ノー
ドND01は抵抗素子R01を介して、定電圧源Vref に接
続され、さらに、抵抗素子R02を介して、ダイオードD
01のカソードに接続されている。なお、ダイオードD01
〜D04が直列に接続され、ダイオードD04のアノードが
接地線2に接続されている。
The base of the transistor Q 01 is the resistive element R 01.
And it is connected to the connection point node ND 01 with R 02, an emitter via a resistor R 03, is connected to the node ND 02, and the collector is connected to the supply line 1 of the power supply voltage V CC. The node ND 01 is connected to the constant voltage source V ref through the resistance element R 01 , and further, the diode D is connected through the resistance element R 02.
It is connected to the cathode of 01 . In addition, diode D 01
~ D 04 are connected in series, and the anode of the diode D 04 is connected to the ground line 2.

【0017】トランジスタQ02のベースがノードND02
に接続され、エミッタがトランジスタQ03,Q04のベー
スの共通の接続点に接続され、コレクタが電源電圧VCC
の供給線1に接続されている。トランジスタQ03,Q04
のベースが互いに接続され、これたのトランジスタのエ
ミッタがともに接地され、トランジスタQ03のコレクタ
がノードND02に接続され、トランジスタQ04のコレク
タが電源電圧VCCの供給線1に接続されている。
The base of the transistor Q 02 is the node ND 02.
, The emitter is connected to the common connection point of the bases of the transistors Q 03 and Q 04 , and the collector is the power supply voltage V CC.
Is connected to the supply line 1. Transistors Q 03 , Q 04
Are connected to each other, the emitters of these transistors are grounded together, the collector of the transistor Q 03 is connected to the node ND 02, and the collector of the transistor Q 04 is connected to the supply line 1 of the power supply voltage V CC . .

【0018】このような構成において、ノードND01
電位が定電圧源Vref の電圧値、ダイオードD01〜D04
の導通電圧および抵抗素子R01,R02の抵抗値の比によ
り設定される。例えば、ダイオードD01〜D04の導通電
圧がともにVB 、定電圧源Vref の電圧がVr 、抵抗素
子R01,R02の抵抗値がそれぞれ3R,Rの場合、ノー
ドND 01の電位は(Vr /4+3VB )となり、常に一
定となる。
In such a configuration, the node ND01of
Constant potential source VrefVoltage value, diode D01~ D04
Conduction voltage and resistance element R01, R02Depending on the ratio of the resistance value of
Is set. For example, diode D01~ D04Continuity of
Both pressures are VB, Constant voltage source VrefVoltage is Vr, Resistive element
Child R01, R02When the resistance values of 3R and R are
Do ND 01Potential is (Vr/ 4 + 3VB) And always one
It will be fixed.

【0019】そして、ノードND01の電位に応じて、ト
ランジスタQ01のエミッタ側に流れる電流の電流値I0
が決まる。トランジスタQ02,Q03とQ04により、カレ
ントミラー回路が構成されているので、トランジスタQ
01のエミッタ側に流れる電流I0 がカレントミラー回路
により、トランジスタQ04のコレクタ側に折り返され
る。すなわち、トランジスタQ04のコレクタ側に所定の
電流I0 が得られる。
Then, in accordance with the potential of the node ND 01 , the current value I 0 of the current flowing to the emitter side of the transistor Q 01.
Is determined. Since the current mirror circuit is composed of the transistors Q 02 , Q 03 and Q 04 , the transistor Q
The current I 0 flowing on the emitter side of 01 is returned to the collector side of the transistor Q 04 by the current mirror circuit. That is, a predetermined current I 0 is obtained on the collector side of the transistor Q 04 .

【0020】ノードND01の電位が一定のため、抵抗素
子R03の温度特性により、抵抗値が大きくなる場合、抵
抗素子R03に流れる電流、すなわち、トランジスタQ01
のエミッタ側に流れる電流I0 が小さくなり、その逆の
場合には、電流I0 が大きくなる。このため、抵抗素子
03の温度特性とは反比例した電流I0 が得られる。
[0020] Since the potential of the node ND 01 is constant, the temperature characteristic of the resistance element R 03, if the resistance value increases, the current flowing through the resistor R 03, i.e., the transistor Q 01
The current I 0 flowing to the emitter side of is decreased, and in the opposite case, the current I 0 is increased. Therefore, a current I 0 inversely proportional to the temperature characteristic of the resistance element R 03 can be obtained.

【0021】図4に示す電流供給回路は定電圧源
ref 、pnp型トランジスタP01〜P05、npn型ト
ランジスタQ01〜Q03、抵抗素子R01,R02およびキャ
パシタC01により構成されている。
The current supply circuit shown in FIG. 4 comprises a constant voltage source V ref , pnp type transistors P 01 to P 05 , npn type transistors Q 01 to Q 03 , resistance elements R 01 and R 02, and a capacitor C 01. There is.

【0022】トランジスタQ01のベースが定電圧源V
ref に接続され、エミッタがトランジスタQ02のエミッ
タと互いに接続され、コレクタがトランジスタP01のコ
レクタおよびベースの共通の接続点に接続されている。
トランジスタQ02のベースがトランジスタQ03のエミッ
タと抵抗素子R02との接続点に接続され、エミッタがト
ランジスタQ01のエミッタと共通に接続され、コレクタ
がトランジスタP02のコレクタに接続されている。
The base of the transistor Q 01 is a constant voltage source V
It is connected to ref , the emitter is connected to the emitter of the transistor Q 02 and the collector is connected to the common connection point of the collector and the base of the transistor P 01 .
The base of the transistor Q 02 is connected to a connection point between the emitter and the resistance element R 02 of the transistor Q 03, the emitter is commonly connected to the emitter of the transistor Q 01, the collector is connected to the collector of the transistor P 02.

【0023】なお、トランジスタQ01,Q02のエミッタ
の共通の接続点が抵抗素子R01を介して接地されてい
る。トランジスタP01,P02のベースが互いに接続さ
れ、さらにトランジスタP01のコレクタがこれらの接続
点に接続されている。これらのトランジスタのエミッタ
が電源電圧VCCの供給線1に接続されている。
The common connection point of the emitters of the transistors Q 01 and Q 02 is grounded via the resistance element R 01 . The bases of the transistors P 01 and P 02 are connected to each other, and the collector of the transistor P 01 is connected to these connection points. The emitters of these transistors are connected to the supply line 1 of the power supply voltage V CC .

【0024】トランジスタQ03のベースがトランジスタ
02のコレクタとトランジスタQ02のコレクタとの共通
の接続点に接続され、エミッタが抵抗素子R02を介して
接地され、コレクタがノードND03に接続されている。
The base of the transistor Q 03 is connected to a common connection point between the collector of the transistor P 02 and the collector of the transistor Q 02 , the emitter is grounded through the resistance element R 02 , and the collector is connected to the node ND 03. ing.

【0025】トランジスタP03,P04のベースが互いに
接続され、これらの接続点がトランジスタP05のエミッ
タに接続され、さらにトランジスタP03,P04のエミッ
タが電源電圧VCCの供給線1に接続されている。トラン
ジスタP05のベースがノードND03に接続され、コレク
タが接地されている。トランジスタP04のコレクタが出
力端子TOUT に接続されている。
The bases of the transistors P 03 and P 04 are connected to each other, their connection point is connected to the emitter of the transistor P 05 , and the emitters of the transistors P 03 and P 04 are connected to the supply line 1 of the power supply voltage V CC. Has been done. The base of the transistor P 05 is connected to the node ND 03 , and the collector is grounded. The collector of the transistor P 04 is connected to the output terminal T OUT .

【0026】トランジスタP03のエミッタとコレクタと
の間に、キャパシタC01が接続されている。図4に示す
電流回路においては、出力電流I0 がトランジスタQ03
のコレクタ側から取り出されるので、回路の構造上では
ループのゲインが大きく、発振しやすい問題があるた
め、発振防止のためにトランジスタP03のエミッタとコ
レクタとの間にキャパシタC01が接続される。
A capacitor C 01 is connected between the emitter and collector of the transistor P 03 . In the current circuit shown in FIG. 4, the output current I 0 is the transistor Q 03.
Since it is taken out from the collector side of the transistor, there is a problem that the loop gain is large and oscillation is likely to occur in the structure of the circuit. Therefore, in order to prevent oscillation, a capacitor C 01 is connected between the emitter and collector of the transistor P 03. .

【0027】図4に示す電流供給回路において、トラン
ジスタQ03のコレクタ側に電流I0が流れるとすると、
トランジスタP03,P04により構成されたカレントミラ
ー回路により、電流I0 が出力端子TOUT に折り返さ
れ、即ち、出力端子TOUT に所定の電流I0 が得られ
る。
In the current supply circuit shown in FIG. 4, if the current I 0 flows to the collector side of the transistor Q 03 ,
By the current mirror circuit formed by the transistors P 03 and P 04 , the current I 0 is returned to the output terminal T OUT , that is, the predetermined current I 0 is obtained at the output terminal T OUT .

【0028】抵抗素子R02の温度特性により、例えば、
抵抗素子R02の抵抗値が大きくなる場合には、抵抗素子
02に生じた電圧降下が上昇し、トランジスタQ02のベ
ースに印加された電圧が上昇する。このため、トランジ
スタQ03のベース、即ち、トランジスタQ02のコレクタ
の電位が降下し、トランジスタQ03のコレクタ側に流れ
る電流I0 の電流値が小さくなる。逆に、抵抗素子R02
の温度特性により抵抗値が小さくなる場合に、トランジ
スタQ03のコレクタ側に流れる電流I0 の電流値が大き
くなる。このように、出力端子TOUT では抵抗素子R02
の温度特性に反比例する電流I 0 が得られる。
Resistance element R02Depending on the temperature characteristics of
Resistance element R02If the resistance value of the
R02The voltage drop that occurs in the02The
The voltage applied to the base rises. Because of this,
Star Q03Base of the transistor Q02Collector of
Potential drops, and the transistor Q03Flow to the collector side of
Current I0Current value becomes smaller. On the contrary, the resistance element R02
When the resistance value decreases due to the temperature characteristics of
Star Q03Current I flowing to the collector side of0Has a large current value
It becomes. In this way, the output terminal TOUTThen the resistance element R02
Current I which is inversely proportional to the temperature characteristic of 0Is obtained.

【0029】図5に示す電流供給回路は定電圧源
ref 、pnp型トランジスタP01〜P04、npn型ト
ランジスタQ01〜Q03、抵抗素子R01,R02により構成
されている。
The current supply circuit shown in FIG. 5 comprises a constant voltage source V ref , pnp type transistors P 01 to P 04 , npn type transistors Q 01 to Q 03 , and resistance elements R 01 and R 02 .

【0030】トランジスタQ01のベースが定電圧源V
ref に接続され、エミッタがトランジスタQ02のエミッ
タと互いに接続され、コレクタがトランジスタP01のコ
レクタおよびベースの共通の接続点に接続されている。
トランジスタQ02のベースがトランジスタQ03のエミッ
タと抵抗素子R02との接続点に接続され、エミッタがト
ランジスタQ01のエミッタと共通に接続され、コレクタ
がトランジスタP02のコレクタに接続されている。
The base of the transistor Q 01 is a constant voltage source V
It is connected to ref , the emitter is connected to the emitter of the transistor Q 02 and the collector is connected to the common connection point of the collector and the base of the transistor P 01 .
The base of the transistor Q 02 is connected to a connection point between the emitter and the resistance element R 02 of the transistor Q 03, the emitter is commonly connected to the emitter of the transistor Q 01, the collector is connected to the collector of the transistor P 02.

【0031】なお、トランジスタQ01,Q02のエミッタ
の共通の接続点が抵抗素子R01を介して接地されてい
る。トランジスタP01,P02のベースが互いに接続さ
れ、さらにトランジスタP01のコレクタがこれらの接続
点に接続されている。これらのトランジスタのエミッタ
が電源電圧VCCの供給線1に接続されている。
The common connection point of the emitters of the transistors Q 01 and Q 02 is grounded via the resistance element R 01 . The bases of the transistors P 01 and P 02 are connected to each other, and the collector of the transistor P 01 is connected to these connection points. The emitters of these transistors are connected to the supply line 1 of the power supply voltage V CC .

【0032】トランジスタQ03のベースがトランジスタ
02のコレクタとトランジスタQ02のコレクタとの共通
の接続点に接続され、エミッタが抵抗素子R02を介して
接地され、コレクタがノードND04に接続されている。
The base of the transistor Q 03 is connected to a common connection point between the collector of the transistor P 02 and the collector of the transistor Q 02 , the emitter is grounded through the resistance element R 02 , and the collector is connected to the node ND 04. ing.

【0033】トランジスタP03,P04のベースが互いに
接続され、これらの接続点がトランジスタP03のコレク
タに接続され、さらにトランジスタP03,P04のエミッ
タが電源電圧VCCの供給線1に接続されている。トラン
ジスタP04のコレクタが出力端子TOUT に接続されてい
る。
The base of the transistor P 03, P 04 are connected to each other, and the connection point is connected to the collector of the transistor P 03, further connected to the transistor P 03, supply line 1 of emitter supply voltage V CC of the P 04 Has been done. The collector of the transistor P 04 is connected to the output terminal T OUT .

【0034】図4に示す電流供給回路と同様に、トラン
ジスタQ03のコレクタ側に流れる電流I0 がトランジス
タP03,P04により構成されたカレントミラー回路によ
り出力端子TOUT 側に折り返され、電流I0 ’として出
力される。
Similar to the current supply circuit shown in FIG. 4, the current I 0 flowing in the collector side of the transistor Q 03 is returned to the output terminal T OUT side by the current mirror circuit composed of the transistors P 03 and P 04 , and the current I 0 It is output as I 0 '.

【0035】抵抗素子R02の温度特性により、例えば、
抵抗素子R02の抵抗値が大きくなる場合には、抵抗素子
02に生じた電圧降下が上昇し、トランジスタQ02のベ
ースに印加された電圧が上昇する。このため、トランジ
スタQ03のベース、即ち、トランジスタQ02のコレクタ
の電位が降下し、トランジスタQ03のコレクタ側に流れ
る電流I0 の電流値が小さくなる。逆に、抵抗素子R02
の温度特性により抵抗値が小さくなる場合に、トランジ
スタQ03のコレクタ側に流れる電流I0 の電流値が大き
くなる。このように、出力端子TOUT では抵抗素子R02
の温度特性に反比例する電流I 0 ’が得られる。
Resistance element R02Depending on the temperature characteristics of
Resistance element R02If the resistance value of the
R02The voltage drop that occurs in the02The
The voltage applied to the base rises. Because of this,
Star Q03Base of the transistor Q02Collector of
Potential drops, and the transistor Q03Flow to the collector side of
Current I0Current value becomes smaller. On the contrary, the resistance element R02
When the resistance value decreases due to the temperature characteristics of
Star Q03Current I flowing to the collector side of0Has a large current value
It becomes. In this way, the output terminal TOUTThen the resistance element R02
Current I which is inversely proportional to the temperature characteristic of 0'Is obtained.

【0036】図6に示す電流供給回路は定電圧源
ref 、pnp型トランジスタP01〜P04、npn型ト
ランジスタQ01,Q02、抵抗素子R01,R02およびキャ
パシタC01により構成されている。
The current supply circuit shown in FIG. 6 comprises a constant voltage source V ref , pnp type transistors P 01 to P 04 , npn type transistors Q 01 and Q 02 , resistance elements R 01 and R 02, and a capacitor C 01. There is.

【0037】トランジスタQ01のベースが定電圧源V
ref に接続され、エミッタがトランジスタQ02のエミッ
タと互いに接続され、コレクタがトランジスタP01のコ
レクタに接続され、接続点がノードND01を形成してい
る。トランジスタQ02のベースがトランジスタP03のコ
レクタと抵抗素子R02との接続点に接続され、エミッタ
がトランジスタQ01のエミッタと共通に接続され、コレ
クタがトランジスタP02のコレクタとエミッタに共通に
接続されている。
The base of the transistor Q 01 is a constant voltage source V
It is connected to ref , the emitter is connected to the emitter of the transistor Q 02 , the collector is connected to the collector of the transistor P 01 , and the connection point forms the node ND 01 . The base of the transistor Q 02 is connected to the connection point between the collector of the transistor P 03 and the resistance element R 02 , the emitter is commonly connected to the emitter of the transistor Q 01 , and the collector is commonly connected to the collector and the emitter of the transistor P 02. Has been done.

【0038】なお、トランジスタQ01,Q02のエミッタ
の共通の接続点が抵抗素子R01を介して接地されてい
る。トランジスタP01,P02のベースが互いに接続さ
れ、さらにトランジスタP02のコレクタがこれらの接続
点に接続されている。これらのトランジスタのエミッタ
が電源電圧VCCの供給線1に接続されている。トランジ
スタP01のエミッタとコレクタとの間に、キャパシタC
01が接続されている。
The common connection point of the emitters of the transistors Q 01 and Q 02 is grounded via the resistance element R 01 . The bases of the transistors P 01 and P 02 are connected to each other, and the collector of the transistor P 02 is connected to these connection points. The emitters of these transistors are connected to the supply line 1 of the power supply voltage V CC . A capacitor C is provided between the emitter and collector of the transistor P 01.
01 is connected.

【0039】トランジスタP03のベースがノードND01
に接続され、エミッタが電源電圧V CCの供給線1に接続
され、コレクタが抵抗素子R02を介して接地されてい
る。トランジスタP04のベースがノードND01に接続さ
れ、エミッタが電源電圧V CCの供給線1に接続され、コ
レクタが出力端子TOUT に接続されている。
Transistor P03Base is node ND01
And the emitter is connected to the power supply voltage V CCConnect to supply line 1 of
And the collector is a resistive element R02Is grounded through
You. Transistor P04Base is node ND01Connected to
And the emitter is the power supply voltage V CCConnected to the supply line 1 of
Lector is output terminal TOUTIt is connected to the.

【0040】図6に示す電流供給回路において、例え
ば、トランジスタP03のコレクタ側に電流I0 が流れて
いるとすると、温度特性により、抵抗素子R02の抵抗値
が大きくなる場合、抵抗素子R02に生じた電圧降下が大
きくなり、これに応じて、ノードND01の電圧も上昇す
る。ノードND01の電圧がそれぞれトランジスタP03
04のベースに印加されているため、ノードND01の電
圧が上昇するとき、トランジスタP03,P04のコレクタ
側に流れる電流I0 の電流値が小さくなる。逆に、温度
特性により、抵抗素子R02の抵抗値が小さくなる場合、
トランジスタP03,P04のコレクタ側に流れる電流I0
の電流値が大きくなる。即ち、出力端子TOUT では、抵
抗素子R02の温度特性に反比例する電流I0 が得られ
る。
In the current supply circuit shown in FIG. 6, assuming that the current I 0 is flowing to the collector side of the transistor P 03 , if the resistance value of the resistance element R 02 becomes large due to the temperature characteristics, the resistance element R 02 becomes large. The voltage drop generated at 02 increases, and the voltage of the node ND 01 also increases accordingly. The voltage of the node ND 01 is the transistor P 03 ,
Since it is applied to the base of P 04 , when the voltage of the node ND 01 rises, the current value of the current I 0 flowing through the collector side of the transistors P 03 and P 04 becomes smaller. On the contrary, when the resistance value of the resistance element R 02 becomes small due to the temperature characteristic,
Current I 0 flowing on the collector side of the transistors P 03 , P 04
Current value becomes large. That is, at the output terminal T OUT , a current I 0 inversely proportional to the temperature characteristic of the resistance element R 02 is obtained.

【0041】なお、図6に示す電流供給回路では、トラ
ンジスタP01,P03のコレクタから電流を取り出し、こ
の構造上では回路のゲインが高く、発振しやすい問題が
ある。発振防止のため、トランジスタP01のエミッタと
コレクタとの間に接続されているキャパシタC01の容量
値が大きく設定する必要があり、例えば、数10pF〜
100pFの容量が必要である。
In the current supply circuit shown in FIG. 6, current is taken out from the collectors of the transistors P 01 and P 03 , and there is a problem that the circuit has a high gain and is apt to oscillate. In order to prevent oscillation, it is necessary to set the capacitance value of the capacitor C 01 connected between the emitter and collector of the transistor P 01 to a large value, for example, several tens of pF or more.
A capacitance of 100 pF is needed.

【0042】これらの電流供給回路により、内部抵抗素
子の温度特性に反比例した電流I0が発生され、それを
上述したゲイン制御回路に供給することにより、内部抵
抗素子の温度特性がキャンセルされ、温度変化に依存せ
ず、一定に保持されるゲインが得られる。
These current supply circuits generate a current I 0 inversely proportional to the temperature characteristic of the internal resistance element, and by supplying it to the above-described gain control circuit, the temperature characteristic of the internal resistance element is canceled and the temperature It is possible to obtain a gain that is held constant regardless of changes.

【0043】しかし、これらの電流供給回路にはそれぞ
れ欠点があり、特に低電圧の場合には満足に適用できる
ものはないのが現状である。例えば、図3および図4に
示す電流供給回路は電源電圧VCCが3V以下の低電圧の
場合には動作しないという問題がある。
However, these current supply circuits have their respective drawbacks, and in the present situation, none of them can be applied satisfactorily, especially in the case of low voltage. For example, there is a problem that the current supply circuits shown in FIGS. 3 and 4 do not operate when the power supply voltage V CC is a low voltage of 3 V or less.

【0044】図5に示す電流供給回路は電源電圧VCC
3V以下の低電圧の場合でも動作可能である。しかし、
この回路において、トランジスタQ01のエミッタに流れ
る電流I0 は、I0 =Vr /Rで決まる。ここでは、R
は抵抗素子R02の抵抗値である。すなわち、内部抵抗素
子の抵抗値Rに反比例した電流I0 が得られる。しか
し、電流I0 はpnpトランジスタP03,P04から構成
されたカレントミラー回路により出力する場合には、ト
ランジスタP04のコレクタから得られる電流I0’が通
常pnp型トランジスタのhFEが低いので、トランジス
タP04のコレクタから出力された電流I0 ’=I0 とは
ならず、しかもpnpトランジスタのバラツキにより、
電流I0 ’が変化してしまう。
The current supply circuit shown in FIG. 5 can operate even when the power supply voltage V CC is a low voltage of 3 V or less. But,
In this circuit, the current I 0 flowing through the emitter of the transistor Q 01 is determined by I 0 = V r / R. Here, R
Is the resistance value of the resistance element R 02 . That is, a current I 0 inversely proportional to the resistance value R of the internal resistance element is obtained. However, when the current I 0 is output by the current mirror circuit composed of the pnp transistors P 03 and P 04 , the current I 0 ′ obtained from the collector of the transistor P 04 is usually low in h FE of the pnp type transistor. , The current I 0 '= I 0 output from the collector of the transistor P 04 does not hold, and due to variations in the pnp transistor,
The current I 0 'changes.

【0045】図6に示す電流供給回路が電源電圧VCC
3V以下の低電圧の場合でも動作可能である。しかし、
この回路においては、トランジスタP01,P03のコレク
タで電流I0 を取り出す構造上、ループゲインが高く、
発振しやすいという問題がある。
The current supply circuit shown in FIG. 6 can operate even when the power supply voltage V CC is a low voltage of 3 V or less. But,
In this circuit, the loop gain is high because of the structure in which the current I 0 is taken out by the collectors of the transistors P 01 and P 03 .
There is a problem that it easily oscillates.

【0046】上述したように、発振防止のためトランジ
スタP01のエミッタ、コレクタ間に接続されているキャ
パシタC1 の容量が数10pF〜100pFと大きく要
求され、これを実現するために、チップ面積を大きくし
なければならず、ICチップのコスト増加を招く。
As described above, in order to prevent oscillation, the capacitance of the capacitor C 1 connected between the emitter and collector of the transistor P 01 is required to be as large as several tens of pF to 100 pF, and in order to realize this, the chip area is reduced. The size of the IC chip must be increased, which causes an increase in the cost of the IC chip.

【0047】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、低電圧でも正常に動作し、所定
の電流を供給でき、かつ発振防止用のキャパシタの容量
を小さくでき、チップ面積およびチップコストを低減で
きる電流供給回路を提供することにある。
The present invention has been made in view of such circumstances, and an object thereof is to operate normally even at a low voltage, to supply a predetermined current, and to reduce the capacitance of an oscillation preventing capacitor, and An object of the present invention is to provide a current supply circuit that can reduce the area and chip cost.

【0048】[0048]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、ベースが第1の基準電源および第2の基
準電源にそれぞれ接続され、エミッタが第1の抵抗素子
を介して相互に接続されている第1および第2のトラン
ジスタと、上記第2のトランジスタのエミッタと基準電
位との間に接続されている第2の抵抗素子と、上記第1
のトランジスタのコレクタに接続され、当該コレクタ電
流に応じた電流を外部に出力する電流出力回路とを有す
る。
In order to achieve the above object, according to the present invention, bases are connected to a first reference power source and a second reference power source, respectively, and emitters are mutually connected via a first resistance element. First and second transistors connected to each other, a second resistance element connected between the emitter of the second transistor and a reference potential, and the first resistor
A current output circuit that is connected to the collector of the transistor and outputs a current according to the collector current to the outside.

【0049】また、本発明では、好適には上記第2の基
準電源電圧は上記第1の基準電源に基づき、抵抗素子で
分圧して得た電圧であり、上記第1の基準電源は温度変
化に依存性のない電源により構成されている。さらに、
上記第2の抵抗素子の抵抗値が上記第1の抵抗素子の抵
抗値の半分に設定されている。
Further, in the present invention, preferably, the second reference power supply voltage is a voltage obtained by dividing the voltage with a resistance element based on the first reference power supply, and the first reference power supply changes in temperature. It is composed of a power supply that does not depend on. further,
The resistance value of the second resistance element is set to half the resistance value of the first resistance element.

【0050】本発明によれば、第1のトランジスタのベ
ースに第1の基準電圧、例えば、温度変化に依存しない
定電圧が印加され、第2のトランジスタのベースに、例
えば、第1の基準電圧に基づき、抵抗素子で分圧して得
た第2の基準電圧が印加される。この結果、第1と第2
のトランジスタのベース/エミッタ電圧が等しい場合、
これらのトランジスタのエミッタ間の電圧差が第1と第
2の基準電圧の電圧差に等しくなり、エミッタ間に接続
された第1の抵抗素子の抵抗値に反比例する電流を得る
ことができ、電流出力回路により外部に出力される。
According to the present invention, a first reference voltage, for example, a constant voltage which does not depend on temperature change is applied to the base of the first transistor, and a first reference voltage, for example, is applied to the base of the second transistor. The second reference voltage obtained by voltage division by the resistance element is applied based on As a result, the first and second
If the base / emitter voltages of the transistors are equal,
The voltage difference between the emitters of these transistors becomes equal to the voltage difference between the first and second reference voltages, and a current that is inversely proportional to the resistance value of the first resistance element connected between the emitters can be obtained. It is output to the outside by the output circuit.

【0051】[0051]

【発明の実施の形態】図1は本発明に係る電流供給回路
の一実施形態を示す回路図である。図示のように、本実
施形態の電流供給回路は抵抗素子R1 ,R2 ,R3 ,R
4、pnpトランジスタPT1 ,PT2 ,PT3 、np
nトランジスタNT1 ,NT2 により構成されている。
1 is a circuit diagram showing an embodiment of a current supply circuit according to the present invention. As shown in the figure, the current supply circuit according to the present embodiment has resistance elements R 1 , R 2 , R 3 and R.
4 , pnp transistors PT 1 , PT 2 , PT 3 , np
It is composed of n transistors NT 1 and NT 2 .

【0052】pnpトランジスタPT1 ,PT2 のエミ
ッタが電源電圧VCCの供給線1に接続され、ベースが共
通に接続され、接続点がpnpトランジスタPT3 のエ
ミッタに接続されている。pnpトランジスタPT3
ベースがpnpトランジスタPT1 のコレクタと共通に
ノードND3 に接続され、コレクタが接地されている。
pnpトランジスタPT2 のコレクタが出力端子TO
接続されている。
The emitters of the pnp transistors PT 1 and PT 2 are connected to the supply line 1 of the power supply voltage V CC , the bases are connected in common, and the connection point is connected to the emitter of the pnp transistor PT 3 . base of the pnp transistor PT 3 is connected in common with the collector of the pnp transistor PT 1 to node ND 3, and the collector is grounded.
The collector of the pnp transistor PT 2 is connected to the output terminal T O.

【0053】npnトランジスタNT1 のコレクタがノ
ードND3 に接続され、ベースが基準電圧Vrefaの入力
端子Tref に接続されている。また、入力端子Tref
接地線2との間に、抵抗素子R3 ,R4 が直列接続さ
れ、抵抗素子R3 ,R4 の接続点がノードND1 を形成
している。
The collector of the npn transistor NT 1 is connected to the node ND 3 , and the base is connected to the input terminal T ref of the reference voltage V refa . Further, the resistance elements R 3 and R 4 are connected in series between the input terminal T ref and the ground line 2, and the connection point of the resistance elements R 3 and R 4 forms a node ND 1 .

【0054】npnトランジスタNT1 のエミッタが抵
抗素子R1 を介してノードND2 に接続されている。n
pnトランジスタNT2 のコレクタが電源電圧VCCの供
給線1に接続され、ベースがノードND1 に接続され、
エミッタがノードND2 に接続されている。さらにノー
ドND2 が抵抗素子R2 を介して接地されている。な
お、抵抗素子R1 の抵抗値がr、抵抗素子R2 の抵抗値
がr/2にそれぞれ設定されている。
The emitter of the npn transistor NT 1 is connected to the node ND 2 via the resistance element R 1 . n
The collector of the pn transistor NT 2 is connected to the supply line 1 of the power supply voltage V CC , the base is connected to the node ND 1 ,
The emitter is connected to the node ND 2 . Further, the node ND 2 is grounded via the resistance element R 2 . The resistance value of the resistance element R 1 is set to r, and the resistance value of the resistance element R 2 is set to r / 2.

【0055】以下、図1を参照しながら、本電流供給回
路の動作を説明する。回路動作時に、入力端子Tref
基準電圧Vrefaが入力され、npnトランジスタNT1
のベースに印加される。基準電圧Vrefaの電圧値は、例
えば、1.3〜1.5Vであり、かつ温度変化によら
ず、一定に保持されている。
The operation of the current supply circuit will be described below with reference to FIG. During circuit operation, the reference voltage V refa is input to the input terminal T ref , and the npn transistor NT 1
Applied to the base. The voltage value of the reference voltage V refa is, for example, 1.3 to 1.5 V and is kept constant regardless of temperature change.

【0056】基準電圧Vrefaは直列に接続されている抵
抗素子R3 ,R4 により分圧され、ノードND1 に分圧
電圧Vrefbが発生される。分圧電圧Vrefbが第2の基準
電圧として、npnトランジスタNT2 のベースに印加
される。なお、分圧電圧Vrefbの電圧値はnpnトラン
ジスタNT2 のベース/エミッタ電圧VBE2 より高く設
定されている。
The reference voltage V refa is divided by the resistance elements R 3 and R 4 connected in series, and the divided voltage V refb is generated at the node ND 1 . The divided voltage V refb is applied to the base of the npn transistor NT 2 as the second reference voltage. The voltage value of the divided voltage V refb is set higher than the base / emitter voltage V BE2 of the npn transistor NT 2 .

【0057】このため、基準電圧Vrefaと分圧電圧V
refbの電圧差(Vrefa−Vrefb)は温度依存性がなく、
npnトランジスタNT1 ,NT2 に流れる電流を等し
くすれば、これらのnpnトランジスタのベース/エミ
ッタ電圧も等しくなる。すなわち、(VBE1 =VBE2
である。ここで、VBE1 はnpnトランジスタNT1
ベース/エミッタ電圧である。
Therefore, the reference voltage V refa and the divided voltage V
voltage difference refb (V refa -V refb) has no temperature dependency,
If the currents flowing through the npn transistors NT 1 and NT 2 are equalized, the base / emitter voltages of these npn transistors are also equalized. That is, (V BE1 = V BE2 )
It is. Here, V BE1 is the base / emitter voltage of the npn transistor NT 1 .

【0058】さらに、npnトランジスタNT1 ,NT
2 のエミッタ電圧をそれぞれVa ,Vb とすると、その
電圧差(Va −Vb )も温度変化に依存せず、一定に保
持される。npnトランジスタNT1 に流れる電流をI
0 とすると、電流I0 の電流値i0 は、次式で与えられ
る。
Further, the npn transistors NT 1 and NT
Second emitter voltages, respectively V a, when the V b, voltage difference (V a -V b) also does not depend on the temperature change is held constant. The current flowing through the npn transistor NT 1 is I
When the value is 0 , the current value i 0 of the current I 0 is given by the following equation.

【0059】[0059]

【数4】 i0 =(Va −Vb )/r …(4)I 0 = (V a −V b ) / r (4)

【0060】すなわち、npnトランジスタNT1 に流
れる電流I0 の電流値が内部抵抗素子Rに反比例する。
また、pnpトランジスタPT1 ,PT2 ,PT3 によ
り構成されたカレントミラー回路により、電流I0 が出
力端子TO に出力される。
That is, the current value of the current I 0 flowing through the npn transistor NT 1 is inversely proportional to the internal resistance element R.
In addition, the current I 0 is output to the output terminal T O by the current mirror circuit configured by the pnp transistors PT 1 , PT 2 , and PT 3 .

【0061】なお、本回路例においては、抵抗素子
1 ,R2 の抵抗値をr,r/2に設定したのは、常温
時にnpnトランジスタNT1 ,NT2 に流れる電流が
ほぼ同じ電流I0 に保持するためであり、これに限定す
る必要はない。
In the present circuit example, the resistance values of the resistance elements R 1 and R 2 are set to r and r / 2 because the current I flowing through the npn transistors NT 1 and NT 2 is almost the same. This is for holding at 0 , and it is not necessary to limit to this.

【0062】本回路例においては、基準電圧Vrefaと分
圧電圧Vrefbとの電圧差(Vrefa−Vrefb)の値が大き
いほど精度がよいが、電圧差には制限がある。以下、本
実施形態における基準電圧Vrefaと分圧電圧Vrefbとの
電圧差(Vrefa−Vrefb)の決め方および誤差について
説明する。
In the present circuit example, the larger the value of the voltage difference (V refa -V refb ) between the reference voltage V refa and the divided voltage V refb , the higher the accuracy, but the voltage difference is limited. Hereinafter, how to determine the voltage difference (V refa −V refb ) between the reference voltage V refa and the divided voltage V refb and the error thereof will be described.

【0063】電圧差(Vrefa−Vrefb)を大きくとるた
めに、常温時では基準電圧Vrefaおよび分圧電圧Vrefb
は次式を満たすように設定されている。
[0063] In order to obtain a large voltage difference (V refa -V refb), the reference voltage V REFA and divided voltage V refb at normal temperature
Is set to satisfy the following equation.

【0064】[0064]

【数5】 2(Vrefa−Vrefb)+VBE=Vrefa …(5) ここで、npnトランジスタNT1 とNT2 のベース/
エミッタ電圧をともにVBEとする。
## EQU5 ## 2 (V refa −V refb ) + V BE = V refa (5) Here, the base of the npn transistors NT 1 and NT 2 /
Let both emitter voltages be V BE .

【0065】例えば、常温時に基準電圧Vrefa=1.3
V、VBE=0.7V、ベース/エミッタ電圧の温度特性
は2mV/℃とする。さらに、電流I0 の電流値i0
100μAとすると、抵抗素子R1 の抵抗値rはr=3
kΩである。さらに、分圧電圧Vrefb=1.0V、(V
refa−Vrefb)=0.3Vとなる。
For example, the reference voltage V refa = 1.3 at room temperature
V, V BE = 0.7V, and the temperature characteristic of the base / emitter voltage is 2 mV / ° C. Further, the current value of the current I 0 i 0 =
Assuming 100 μA, the resistance value r of the resistance element R 1 is r = 3
kΩ. Further, the divided voltage V refb = 1.0V, (V
refa −V refb ) = 0.3V.

【0066】また、内部抵抗素子の温度特性を無視し
て、高温(50℃)および低温(−50℃)の二つの異
なる条件において、npnトランジスタNT2 に流れる
電流について計算結果を示す。常温(25℃)時にnp
nトランジスタNT2 に流れる電流値が100μAとす
ると、50℃の高温時に、npnトランジスタNT2
流れる電流I2HT が約33μA、−50°の低温時に、
npnトランジスタNT2 に流れる電流I2LTが約16
7μAと大きい。このように、npnトランジスタNT
2 においては、高温時に、常温時の約倍の電流が流れ、
低温時に常温状態に半分以下の電流が流れる。npnト
ランジスタNT1 ,NT2 のベース/エミッタ電圧VBE
の差は約±18mVになる。
Further, calculation results are shown for the current flowing through the npn transistor NT 2 under two different conditions of high temperature (50 ° C.) and low temperature (-50 ° C.), ignoring the temperature characteristic of the internal resistance element. Np at normal temperature (25 ℃)
Assuming that the current value flowing through the n-transistor NT 2 is 100 μA, the current I 2HT flowing through the npn transistor NT 2 is about 33 μA at a high temperature of 50 ° C., and the low temperature is −50 °.
The current I 2LT flowing through the npn transistor NT 2 is about 16
It is as large as 7 μA. In this way, the npn transistor NT
In No. 2 , at high temperature, about twice the current at normal temperature flows,
At low temperature, less than half the current flows at room temperature. Base / emitter voltage V BE of npn transistors NT 1 and NT 2
Difference is about ± 18 mV.

【0067】本回路例においては、抵抗素子R1 に生じ
た電圧降下は(Va −Vb )=(V refa−Vrefb)=
0.3Vであるので、ほぼ±6%の精度で出力電流I0
を得ることが可能である。さらに、抵抗素子の温度特性
を考えると、抵抗素子はポリシリコンにより構成され、
通常の抵抗素子とは異なり、高温になると抵抗値が小さ
くなる、いわゆる負の温度特性を持つ。ただし、抵抗素
子の温度特性はnpnトランジスタNT1,NT2 のベ
ース/エミッタ電圧VBEの温度特性より小さいものであ
る。
In this circuit example, the resistance element R1Occur in
The voltage drop is (Va-Vb) = (V refa-Vrefb) =
Since it is 0.3V, the output current I is accurate to about ± 6%.0
It is possible to obtain In addition, the temperature characteristics of the resistance element
Considering, the resistance element is composed of polysilicon,
Unlike ordinary resistance elements, the resistance value is small at high temperatures.
It has a so-called negative temperature characteristic. However, the resistance element
The temperature characteristics of the child are npn transistor NT1, NT2The
Source / emitter voltage VBEIs smaller than the temperature characteristics of
You.

【0068】上述したことを考慮すると、高温になる
と、抵抗素子R1 に生じた電圧降下は小さくなるが、抵
抗素子R1 の抵抗値rも小さくなるので、npnトラン
ジスタNT1 に流れる電流、すなわち、出力端子TO
出力される電流I0 の電流値が温度変化に依存して大き
く変動することはなく、npnトランジスタNT2 のコ
レクタに流れる電流も上述した計算結果の33μA〜1
67μAより変化量が小さい。
In consideration of the above, at high temperature, the voltage drop generated in the resistance element R 1 becomes small, but the resistance value r of the resistance element R 1 also becomes small. Therefore, the current flowing in the npn transistor NT 1 , that is, , The current value of the current I 0 output to the output terminal T O does not fluctuate greatly depending on the temperature change, and the current flowing through the collector of the npn transistor NT 2 is 33 μA to 1 of the calculation result described above.
The change amount is smaller than 67 μA.

【0069】また、本例においては、電源電圧VCCが高
い場合に出力電流I0 の精度が高いが、低電圧の場合、
例えば、電源電圧VCCが3V以下の場合でも動作でき、
上述したことにより、温度が大きく変化した場合でも、
出力電流I0 の精度が±6%の範囲内に十分保持されて
いる。さらに、図1に示す回路においては、カレントミ
ラー回路を構成するpnpトランジスタPT2 のコレク
タから電流I0 が出力され、回路のループゲインが低
く、発振防止用のキャパシタの容量が小さく、例えば、
1〜2pF以下の程度でよく、ICチップの面積が小さ
くて済む。
In this example, the accuracy of the output current I 0 is high when the power supply voltage V CC is high, but when the voltage is low,
For example, it can operate even when the power supply voltage V CC is 3 V or less,
Due to the above, even if the temperature changes significantly,
The accuracy of the output current I 0 is sufficiently kept within the range of ± 6%. Further, in the circuit shown in FIG. 1, the current I 0 is output from the collector of the pnp transistor PT 2 forming the current mirror circuit, the loop gain of the circuit is low, and the capacitance of the oscillation preventing capacitor is small.
It may be 1 to 2 pF or less, and the area of the IC chip may be small.

【0070】以上説明したように、本実施形態によれ
ば、基準電圧VrefaをnpnトランジスタNT1 のベー
スに印加し、基準電圧Vrefaにより分圧して得られた分
圧電圧VrefbをnpnトランジスタNT2 のベースに印
加し、npnトランジスタNT 1 ,NT2 のエミッタ間
に抵抗素子R1 を接続し、npnトランジスタNT2
エミッタを抵抗素子R2 を介して接地し、npnトラン
ジスタNT2 のコレクタを電源電圧VCCの供給線1に接
続し、npnトランジスタNT1 のコレクタをカレント
ミラー回路に接続するので、抵抗素子R1 の抵抗値に反
比例した電流I0がカレントミラー回路により出力さ
れ、低電圧時でも動作が保証され、かつ発振防止用の容
量が小さくて済み、チップ面積を小さくすることができ
る。
As described above, according to this embodiment,
Reference voltage VrefaNpn transistor NT1Bee
Applied to the reference voltage VrefaObtained by partial pressure by
Pressure voltage VrefbNpn transistor NT2Mark on base
In addition, npn transistor NT 1, NT2Between the emitters of
Resistance element R1To connect the npn transistor NT2of
The emitter is a resistance element R2Grounded through the npn tran
Vista NT2Power supply voltage VCCConnect to supply line 1
Continue, npn transistor NT1Current collector
Since it is connected to the mirror circuit, the resistance element R1Against the resistance value of
Proportional current I0Is output by the current mirror circuit.
Operation is guaranteed even at low voltage, and a capacitor for oscillation prevention is used.
Small amount, small chip area
You.

【0071】[0071]

【発明の効果】以上説明したように、本発明の電流供給
回路によれば、低電圧回路、特に電源電圧VCCが3V以
下の場合でも動作が保証され、広範囲にわたって用いら
れる電源電圧VCCに対応でき、安定した電流を発生でき
る。さらに、本発明によれば、発振防止用の容量が小さ
くて済み、パターン面積が小さくでき、ICチップのコ
ストを低減できる利点がある。
As described above, according to the current supply circuit of the present invention, the operation is guaranteed even in the low voltage circuit, especially when the power supply voltage V CC is 3 V or less, and the power supply voltage V CC used in a wide range is obtained. It can respond and generate a stable current. Further, according to the present invention, there is an advantage that the capacity for preventing oscillation is small, the pattern area can be reduced, and the cost of the IC chip can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る電流供給回路の一実施形態を示す
回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a current supply circuit according to the present invention.

【図2】ギルバート式ゲイン制御回路の回路図である。FIG. 2 is a circuit diagram of a Gilbert type gain control circuit.

【図3】従来の電流供給回路の一例を示す回路図であ
る。
FIG. 3 is a circuit diagram showing an example of a conventional current supply circuit.

【図4】従来の電流供給回路の一例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing an example of a conventional current supply circuit.

【図5】従来の電流供給回路の一例を示す回路図であ
る。
FIG. 5 is a circuit diagram showing an example of a conventional current supply circuit.

【図6】従来の電流供給回路の一例を示す回路図であ
る。
FIG. 6 is a circuit diagram showing an example of a conventional current supply circuit.

【符号の説明】[Explanation of symbols]

1 ,R2 ,R3 ,R4 …抵抗素子、PT1 ,PT2
PT3 …pnpトランジスタ、NT1 ,NT2 …npn
トランジスタ、Tref …基準電圧入力端子、V CC…電源
電圧、GND…接地電位、1…電源電圧VCCの供給線、
2…接地線。
 R1, R2, RThree, RFour... Resistance element, PT1, PT2,
PTThree... pnp transistor, NT1, NT2... npn
Transistor, Tref... Reference voltage input terminal, V CC…Power supply
Voltage, GND ... Ground potential, 1 ... Power supply voltage VCCSupply line,
2 ... Ground wire.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ベースが第1の基準電源および第2の基
準電源にそれぞれ接続され、エミッタが第1の抵抗素子
を介して相互に接続されている第1および第2のトラン
ジスタと、 上記第2のトランジスタのエミッタと基準電位との間に
接続されている第2の抵抗素子と、 上記第1のトランジスタのコレクタに接続され、当該コ
レクタ電流に応じた電流を外部に出力する電流出力回路
とを有する電流供給回路。
1. A first transistor and a second transistor whose bases are connected to a first reference power source and a second reference power source, respectively, and whose emitters are connected to each other via a first resistance element, and the above-mentioned first and second transistors. A second resistance element connected between the emitter of the second transistor and the reference potential; and a current output circuit connected to the collector of the first transistor and outputting a current according to the collector current to the outside. Current supply circuit having a.
【請求項2】 上記第2の基準電源電圧は上記第1の基
準電源に基づき、抵抗素子で分圧して得た電圧である請
求項1記載の電流供給回路。
2. The current supply circuit according to claim 1, wherein the second reference power supply voltage is a voltage obtained by dividing the voltage with a resistance element based on the first reference power supply.
【請求項3】 上記第1の基準電源は温度変化に依存性
のない電源により構成されている請求項1記載の電流供
給回路。
3. The current supply circuit according to claim 1, wherein the first reference power supply is composed of a power supply independent of temperature change.
【請求項4】 上記第2の抵抗素子の抵抗値が上記第1
の抵抗素子の抵抗値の半分に設定されている請求項1記
載の電流供給回路。
4. The resistance value of the second resistance element is the first resistance value.
The current supply circuit according to claim 1, wherein the resistance value is set to half of the resistance value of the resistance element.
【請求項5】 上記電流出力回路はカレントミラー回路
により構成されている請求項1記載の電流供給回路。
5. The current supply circuit according to claim 1, wherein the current output circuit comprises a current mirror circuit.
【請求項6】 上記カレントミラー回路はウィルソンカ
レントミラー回路により構成されている請求項5記載の
電流供給回路。
6. The current supply circuit according to claim 5, wherein the current mirror circuit is a Wilson current mirror circuit.
JP14759096A 1996-06-10 1996-06-10 Current supply circuit Expired - Fee Related JP3671519B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14759096A JP3671519B2 (en) 1996-06-10 1996-06-10 Current supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14759096A JP3671519B2 (en) 1996-06-10 1996-06-10 Current supply circuit

Publications (2)

Publication Number Publication Date
JPH09331214A true JPH09331214A (en) 1997-12-22
JP3671519B2 JP3671519B2 (en) 2005-07-13

Family

ID=15433801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14759096A Expired - Fee Related JP3671519B2 (en) 1996-06-10 1996-06-10 Current supply circuit

Country Status (1)

Country Link
JP (1) JP3671519B2 (en)

Also Published As

Publication number Publication date
JP3671519B2 (en) 2005-07-13

Similar Documents

Publication Publication Date Title
US7514987B2 (en) Bandgap reference circuits
US4578633A (en) Constant current source circuit
US4556805A (en) Comparator circuit having hysteresis voltage substantially independent of variation in power supply voltage
US4725770A (en) Reference voltage circuit
JP4433790B2 (en) Constant voltage circuit
US5155429A (en) Threshold voltage generating circuit
JPH11258065A (en) Temperature detecting circuit
JPH09331214A (en) Current supply circuit
KR100569555B1 (en) Temperature detecting circuit
JP3736077B2 (en) Voltage comparison circuit
JP2721100B2 (en) Current limiting device
JP3105716B2 (en) Current mirror circuit
JP3526484B2 (en) High input impedance circuit
JP3400354B2 (en) Current source circuit
JPH0413692Y2 (en)
JPH01288911A (en) Bicmos reference voltage generator
JPH022545B2 (en)
JP2980783B2 (en) Current detection circuit and constant voltage power supply circuit using the same
JPH03226809A (en) Constant-voltage circuit
JP3066803B2 (en) Bias power supply circuit
JP2900688B2 (en) Limiter circuit
JP2574200Y2 (en) Voltage comparison circuit
JPH073692Y2 (en) Clamp circuit
JP2581163B2 (en) Direct connection type amplifier
JPS63173107A (en) Constant current circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050411

LAPS Cancellation because of no payment of annual fees