JPH09326532A - 面発光素子の実装方法と面発光素子実装基板 - Google Patents
面発光素子の実装方法と面発光素子実装基板Info
- Publication number
- JPH09326532A JPH09326532A JP14165496A JP14165496A JPH09326532A JP H09326532 A JPH09326532 A JP H09326532A JP 14165496 A JP14165496 A JP 14165496A JP 14165496 A JP14165496 A JP 14165496A JP H09326532 A JPH09326532 A JP H09326532A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light emitting
- emitting element
- pad
- surface light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 少ないコストの増加で特性が安定し寿命の長
い面発光素子の実装方法と、面発光素子実装基板を提供
する。 【解決手段】 複数の面発光素子１２を配線基板２１に
実装する工程において、面発光素子１２の形成された基
板１１に設けられた面発光素子の電極パッド１７に隣接
して、該電極パッド１７と電気的に接続する接合用パッ
ド１８を形成し、配線基板上の接合用パッド１８と対応
する位置に設けられたはんだバンプ２２と、接合用パッ
ド１８とを接合させることにより、面発光素子１２が配
線用基板２１に実装される。また、面発光素子１２の形
成された基板１１の電極パッド１７の設けられた面上
に、接合用パッド１８上面を除いて誘電体膜１９が形成
されていることが好ましい。
い面発光素子の実装方法と、面発光素子実装基板を提供
する。 【解決手段】 複数の面発光素子１２を配線基板２１に
実装する工程において、面発光素子１２の形成された基
板１１に設けられた面発光素子の電極パッド１７に隣接
して、該電極パッド１７と電気的に接続する接合用パッ
ド１８を形成し、配線基板上の接合用パッド１８と対応
する位置に設けられたはんだバンプ２２と、接合用パッ
ド１８とを接合させることにより、面発光素子１２が配
線用基板２１に実装される。また、面発光素子１２の形
成された基板１１の電極パッド１７の設けられた面上
に、接合用パッド１８上面を除いて誘電体膜１９が形成
されていることが好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は面発光素子の実装方
法と面発光素子実装基板に関する。
法と面発光素子実装基板に関する。
【０００２】
【従来の技術】光のもつ並列性、および空間伝播性をボ
ード間のデータリンク、情報処理などに応用するために
は、面方向に発光素子を二次元的に集積化することが望
まれる。面発光素子はこうした要請を満たすことが可能
であり、並列情報処理容量の増大が期待できる。また、
面発光素子の形成には劈開工程が不要であることや、ウ
エーハの状態で特性テストが可能であることなどから端
面型発光素子に比ベて量産に向くため、低コストな光源
として産業利用面でも有利となる。
ード間のデータリンク、情報処理などに応用するために
は、面方向に発光素子を二次元的に集積化することが望
まれる。面発光素子はこうした要請を満たすことが可能
であり、並列情報処理容量の増大が期待できる。また、
面発光素子の形成には劈開工程が不要であることや、ウ
エーハの状態で特性テストが可能であることなどから端
面型発光素子に比ベて量産に向くため、低コストな光源
として産業利用面でも有利となる。
【０００３】こうした面型半導体素子については、伊賀
らによって先駆的な研究が行われ、彼等の一連の研究成
果は１９８８年発行の伊賀他著のジャーナル・オブ・カ
ンタム・エレクトロニクス（Ｊｏｕｒｎａｌ ｏｆ Ｑ
ｕａｎｔｎｍ Ｅｌｅｃｔｒｏｎｉｃｓ）第２４巻１８
４５〜１８５５ページ記載の論文に歴史的な経緯を含め
てまとめられている。
らによって先駆的な研究が行われ、彼等の一連の研究成
果は１９８８年発行の伊賀他著のジャーナル・オブ・カ
ンタム・エレクトロニクス（Ｊｏｕｒｎａｌ ｏｆ Ｑ
ｕａｎｔｎｍ Ｅｌｅｃｔｒｏｎｉｃｓ）第２４巻１８
４５〜１８５５ページ記載の論文に歴史的な経緯を含め
てまとめられている。
【０００４】上記面発光素子を実際のシステムなどに組
み入れる際には、何らかの形で面発光素子を配線基板上
に実装し、駆動回路などと併せて用いる必要がある。面
発光素子を配線基板に実装する方法としては、これまで
駆動回路などが形成される基板上に直接面発光素子も形
成してしまう方法と、駆動回路などと面発光素子とを別
々に作製し、ハイブリッドに実装する方法とが提案され
てきた。
み入れる際には、何らかの形で面発光素子を配線基板上
に実装し、駆動回路などと併せて用いる必要がある。面
発光素子を配線基板に実装する方法としては、これまで
駆動回路などが形成される基板上に直接面発光素子も形
成してしまう方法と、駆動回路などと面発光素子とを別
々に作製し、ハイブリッドに実装する方法とが提案され
てきた。
【０００５】図３は従来例の面発光素子が駆動回路など
と同一の基板上に形成された面発光素子実装基板の模式
的断面図であり、図中符号３０は電子回路、３１は基
板、３２は面発光素子である。前者の例としては、図３
に示すようなＳｉ基板３１上に面発光レーザである面発
光素子３２を結晶成長させて作製し、Ｓｉ基板３１をプ
ロセスしてＣＭＯＳなどの駆動回路である電子回路３０
を形成するものがある。この方法はモノリシックにレー
ザ、回路類を形成してしまうため両者の間のアライメン
トが不要となる。
と同一の基板上に形成された面発光素子実装基板の模式
的断面図であり、図中符号３０は電子回路、３１は基
板、３２は面発光素子である。前者の例としては、図３
に示すようなＳｉ基板３１上に面発光レーザである面発
光素子３２を結晶成長させて作製し、Ｓｉ基板３１をプ
ロセスしてＣＭＯＳなどの駆動回路である電子回路３０
を形成するものがある。この方法はモノリシックにレー
ザ、回路類を形成してしまうため両者の間のアライメン
トが不要となる。
【０００６】図４は従来例の面発光素子を形成した基板
と配線基板とをはんだで接合した面発光素子実装基板の
模式的断面図であり、符号４１は基板、４２は面発光素
子、４７はｐ型電極パッド、５１は配線基板、５２はは
んだバンプである。後者の例としては、図４に示すよう
な配線基板５１にそれぞれが面発光レーザである面発光
素子４２の位置に対応したはんだバンプ５２を形成して
おき、面発光素子４２の位置に金メッキしたｐ型電極パ
ッド４７を形成した面発光レーザアレイ基板４１を配線
基板５１上に大まかに位置決めてしておいてリフローす
ると、溶融したはんだバンプ５２に引っ張られて面発光
素子４２のｐ型電極パッド４７とはんだバンプ５２とが
セルフアライメントするものがある。アライメントは始
めに大まかに行うだけなので、サブミクロンのような高
い精度は要求されず、コストに与える影響は少ない。
と配線基板とをはんだで接合した面発光素子実装基板の
模式的断面図であり、符号４１は基板、４２は面発光素
子、４７はｐ型電極パッド、５１は配線基板、５２はは
んだバンプである。後者の例としては、図４に示すよう
な配線基板５１にそれぞれが面発光レーザである面発光
素子４２の位置に対応したはんだバンプ５２を形成して
おき、面発光素子４２の位置に金メッキしたｐ型電極パ
ッド４７を形成した面発光レーザアレイ基板４１を配線
基板５１上に大まかに位置決めてしておいてリフローす
ると、溶融したはんだバンプ５２に引っ張られて面発光
素子４２のｐ型電極パッド４７とはんだバンプ５２とが
セルフアライメントするものがある。アライメントは始
めに大まかに行うだけなので、サブミクロンのような高
い精度は要求されず、コストに与える影響は少ない。
【０００７】
【発明が解決しようとする課題】しかしながら上述の従
来の実施例においては、いくつかの問題点が指摘され
る。まず最初の従来の実施例では、面発光レーザの材料
系が主にＧａＡｓ系で、基板となるＳｉとは格子定数が
不整合であるため、その結晶成長が技術的にかなり困難
になる。格子の不整合は欠陥を生じさせるため、この欠
陥がレーザの寿命を著しく低下させることになるし、レ
ーザの特性そのものも実用レベルには至っていない。レ
ーザの寿命は事業化の上で極めて重要なファクターであ
り、長期間の使用に耐え得るものを保証しなければなら
ないので上記の難点は致命的なものとなる。
来の実施例においては、いくつかの問題点が指摘され
る。まず最初の従来の実施例では、面発光レーザの材料
系が主にＧａＡｓ系で、基板となるＳｉとは格子定数が
不整合であるため、その結晶成長が技術的にかなり困難
になる。格子の不整合は欠陥を生じさせるため、この欠
陥がレーザの寿命を著しく低下させることになるし、レ
ーザの特性そのものも実用レベルには至っていない。レ
ーザの寿命は事業化の上で極めて重要なファクターであ
り、長期間の使用に耐え得るものを保証しなければなら
ないので上記の難点は致命的なものとなる。
【０００８】また、第二の従来の実施例でも、面発光素
子の電極として用いている金パッドと配線基板側のはん
だバンプおよび配線用基板との熱膨張係数が大きく異な
るため、リフローの際の温度上昇により両者の間の熱膨
張差による歪みが面発光素子にかかることになり、素子
特性、あるいは素子の寿命の低下を招いていた。また、
はんだバンプの代わりに金スズを用いた場合には、熱膨
張係数の差はわずかで歪みによる影響は回避できる可能
性があるが、依然として配線用基板との熱膨張係数との
差は残るし、リフロー時の温度上昇がはんだバンプの時
の２００℃に対し、３００℃とかなり高温になるため、
熱による素子劣化が起きるという問題点がある。こうし
た素子の寿命、特性を保証できなければ安定した光源と
しての役割を担っていくことは難しく、これらを安定し
て供給できる面発光素子の実装方法と面発光素子実装基
板が広く望まれていた。
子の電極として用いている金パッドと配線基板側のはん
だバンプおよび配線用基板との熱膨張係数が大きく異な
るため、リフローの際の温度上昇により両者の間の熱膨
張差による歪みが面発光素子にかかることになり、素子
特性、あるいは素子の寿命の低下を招いていた。また、
はんだバンプの代わりに金スズを用いた場合には、熱膨
張係数の差はわずかで歪みによる影響は回避できる可能
性があるが、依然として配線用基板との熱膨張係数との
差は残るし、リフロー時の温度上昇がはんだバンプの時
の２００℃に対し、３００℃とかなり高温になるため、
熱による素子劣化が起きるという問題点がある。こうし
た素子の寿命、特性を保証できなければ安定した光源と
しての役割を担っていくことは難しく、これらを安定し
て供給できる面発光素子の実装方法と面発光素子実装基
板が広く望まれていた。
【０００９】本発明の目的は、少ないコストの増加で特
性が安定し寿命の長い面発光素子の実装方法と、面発光
素子実装基板を提供することにある。
性が安定し寿命の長い面発光素子の実装方法と、面発光
素子実装基板を提供することにある。
【００１０】
【課題を解決するための手段】本発明の面発光素子の実
装方法は、複数の面発光素子を配線基板に実装する工程
において、面発光素子の形成された基板に設けられた面
発光素子の電極パッドに隣接して、該電極パッドと電気
的に接続する接合用パッドを形成し、配線基板上の接合
用パッドと対応する位置に設けられたアライメント用合
金と、接合用パッドとを接合させることにより、面発光
素子が配線用基板に実装される。
装方法は、複数の面発光素子を配線基板に実装する工程
において、面発光素子の形成された基板に設けられた面
発光素子の電極パッドに隣接して、該電極パッドと電気
的に接続する接合用パッドを形成し、配線基板上の接合
用パッドと対応する位置に設けられたアライメント用合
金と、接合用パッドとを接合させることにより、面発光
素子が配線用基板に実装される。
【００１１】また、面発光素子の形成された基板の電極
パッドの設けられた面上に、接合用パッド上面を除いて
誘電体膜が形成されていることが好ましく、接合用パッ
ドと配線用基板とを接合させるアライメント用合金がは
んだバンプであってもよい。
パッドの設けられた面上に、接合用パッド上面を除いて
誘電体膜が形成されていることが好ましく、接合用パッ
ドと配線用基板とを接合させるアライメント用合金がは
んだバンプであってもよい。
【００１２】本発明の面発光素子実装基板は、複数の面
発光素子が形成され、面発光素子の電極パッドと該電極
パッドと隣接し該電極パッドと電気的に接続する接合用
パッドとが同一面に設けられた基板と、接合用パッドと
対応する位置に基板に形成された電子回路のパッドと接
続するアライメント用合金が配設された配線用基板とを
備え、接合用パッドとアライメント用合金とが接合され
ている。
発光素子が形成され、面発光素子の電極パッドと該電極
パッドと隣接し該電極パッドと電気的に接続する接合用
パッドとが同一面に設けられた基板と、接合用パッドと
対応する位置に基板に形成された電子回路のパッドと接
続するアライメント用合金が配設された配線用基板とを
備え、接合用パッドとアライメント用合金とが接合され
ている。
【００１３】本発明によれば、面発光素子の電極パッド
とはんだバンプとの接合用パッドとを各々独立して設け
るため、面発光素子のある電極パッドの位置と、配線基
板側にあるはんだバンプの位置とが異なり、熱膨張係数
差による歪みを面発光素子が直接受けることはなく、歪
みによる悪影響を回避することができる。
とはんだバンプとの接合用パッドとを各々独立して設け
るため、面発光素子のある電極パッドの位置と、配線基
板側にあるはんだバンプの位置とが異なり、熱膨張係数
差による歪みを面発光素子が直接受けることはなく、歪
みによる悪影響を回避することができる。
【００１４】また、面発光素子のパッドはヒートシンク
および熱の逃げ道としてのみ機能することができるし、
その回りをはんだバンプが流れてしまうのを防ぐ目的を
かねて誘電体膜で覆ってしまうことにより、その誘電体
膜がパッド自体のパッシベーション膜としての役割も受
け持つことが可能となる。
および熱の逃げ道としてのみ機能することができるし、
その回りをはんだバンプが流れてしまうのを防ぐ目的を
かねて誘電体膜で覆ってしまうことにより、その誘電体
膜がパッド自体のパッシベーション膜としての役割も受
け持つことが可能となる。
【００１５】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照しながら詳細に説明する。図１は本発明の一
実施の形態の面発光素子が形成された基板の模式的断面
図であり、図２は面発光素子が形成された基板と配線基
板との接合の工程を説明するための模式的断面図であ
り、（ａ）は両基板を対向させた状態、（ｂ）は両基板
の位置合わせの状態、（ｃ）ははんだバンプをリフロー
させた状態を示す。図中符号１０はレーザ光、１１は基
板、１２は面発光素子、１３は活性層、１４はｎ型ＤＢ
Ｒ、１５はｐ型ＤＢＲ、１６はｎ型電極、１７はｐ型電
極パッド、１８は接合用パッド、１９は誘電体膜、２１
は配線基板、２２ははんだバンプである。
図面を参照しながら詳細に説明する。図１は本発明の一
実施の形態の面発光素子が形成された基板の模式的断面
図であり、図２は面発光素子が形成された基板と配線基
板との接合の工程を説明するための模式的断面図であ
り、（ａ）は両基板を対向させた状態、（ｂ）は両基板
の位置合わせの状態、（ｃ）ははんだバンプをリフロー
させた状態を示す。図中符号１０はレーザ光、１１は基
板、１２は面発光素子、１３は活性層、１４はｎ型ＤＢ
Ｒ、１５はｐ型ＤＢＲ、１６はｎ型電極、１７はｐ型電
極パッド、１８は接合用パッド、１９は誘電体膜、２１
は配線基板、２２ははんだバンプである。
【００１６】面発光アレイ素子が二次元的に並ぶ基板１
１側の面発光素子１２は図１に示されるような構造であ
り、活性層１３がｎ型ＤＢＲ１４およびｐ型ＤＢＲ１５
で挟まれて共振器を形成している。ＤＢＲ（多層膜反射
鏡、ＤｉｓｔｒｉｂｕｔｅｄＢｒａｇｇ Ｒｅｆｌｅｃ
ｔｏｒ）は例えばＡｌＡｓとＧａＡｓのλ／４厚で交互
に１５〜２０周期程度積層したものである。各面発光素
子はプロトン注入などで形成された高抵抗領域により電
気的に分離されており、ｎ型電極１６にも表面からエッ
チングし、金メッキすることで、ｐ型電極パッド１７と
ともに表面に電極パッドとして形成されている。電極パ
ッド１７を金メッキ工程にて形成する際に、同時にその
隣に配線基板２１側のはんだバンプ２２と接合するため
の接合用パッド１８を形成する。電極パッド１７は例え
ば３０ミクロン角、接合用パッド１８は例えば５０ミク
ロン角の大きさがあれば、ｐ型電極パッド１７はヒート
シンクの機能を果たすのに十分であり、接合用パッド１
８ははんだバンプ２２とセルフアラインするのに十分な
大きさである。メッキ厚は３ミクロンから１０ミクロン
でよい。ｐ型電極パッド１７および接合用パッド１８を
形成後、ｐ型電極パッド１７のバッシベーシヨンおよび
接合用パッド１８とはんだバンプ２２との接合時のはん
だの流れ込み防止を兼ねてまず基板１１の面発光素子側
全面にＳｉＯ2 などの誘電体膜１９を熱ＣＶＤ装置など
で蒸着する。その後、接合用パッド１８の部分のみバフ
ァードフッ酸で除去する。他方、配線基板２１の方で
は、図２（ａ）に示すように基板１１１側の接合用パッ
ド１８の位置に合わせて、はんだバンプ２２を形成す
る。はんだバンプ２２の大きさは面発光素子１２の素子
間ピッチが２５０ミクロンであれば、直径５０ミクロン
あればよい。小さすぎるとセルフアラインしないし、大
きすぎると隣同士で短絡してしまう可能性がでてくる。
配線基板側には面発光素子駆動に必要な種々の回路類が
配置されている。例えば駆動回路であるとか、システム
にもよるが面発光素子選択回路などが挙げられる。こう
して得られた基板１１と配線基板２１とを赤外線顕微鏡
の下で図２（ｂ）に示すように接合用パッド１８がほぼ
はんだバンプ２２の上に来るように配置する。その後、
両者を２００℃の温度でリフローすると、図２（ｃ）に
示すようにはんだバンプ２２の張力に引き込まれて接合
用パッド１８とはんだバンプ２２とがセルフアラインし
て接合する。この際、フラックスをはんだバンプ２２に
塗布しておくと、接合が滑らかに行える。あるいは完全
に酸素を遮断した雰囲気中で接合を行なってもよい。そ
して温度上昇後、約３０秒経ったら温度を降下させ室温
に戻す。接合後は可能ならアセトンなどの有機溶剤にて
フラックスを洗い流す。
１側の面発光素子１２は図１に示されるような構造であ
り、活性層１３がｎ型ＤＢＲ１４およびｐ型ＤＢＲ１５
で挟まれて共振器を形成している。ＤＢＲ（多層膜反射
鏡、ＤｉｓｔｒｉｂｕｔｅｄＢｒａｇｇ Ｒｅｆｌｅｃ
ｔｏｒ）は例えばＡｌＡｓとＧａＡｓのλ／４厚で交互
に１５〜２０周期程度積層したものである。各面発光素
子はプロトン注入などで形成された高抵抗領域により電
気的に分離されており、ｎ型電極１６にも表面からエッ
チングし、金メッキすることで、ｐ型電極パッド１７と
ともに表面に電極パッドとして形成されている。電極パ
ッド１７を金メッキ工程にて形成する際に、同時にその
隣に配線基板２１側のはんだバンプ２２と接合するため
の接合用パッド１８を形成する。電極パッド１７は例え
ば３０ミクロン角、接合用パッド１８は例えば５０ミク
ロン角の大きさがあれば、ｐ型電極パッド１７はヒート
シンクの機能を果たすのに十分であり、接合用パッド１
８ははんだバンプ２２とセルフアラインするのに十分な
大きさである。メッキ厚は３ミクロンから１０ミクロン
でよい。ｐ型電極パッド１７および接合用パッド１８を
形成後、ｐ型電極パッド１７のバッシベーシヨンおよび
接合用パッド１８とはんだバンプ２２との接合時のはん
だの流れ込み防止を兼ねてまず基板１１の面発光素子側
全面にＳｉＯ2 などの誘電体膜１９を熱ＣＶＤ装置など
で蒸着する。その後、接合用パッド１８の部分のみバフ
ァードフッ酸で除去する。他方、配線基板２１の方で
は、図２（ａ）に示すように基板１１１側の接合用パッ
ド１８の位置に合わせて、はんだバンプ２２を形成す
る。はんだバンプ２２の大きさは面発光素子１２の素子
間ピッチが２５０ミクロンであれば、直径５０ミクロン
あればよい。小さすぎるとセルフアラインしないし、大
きすぎると隣同士で短絡してしまう可能性がでてくる。
配線基板側には面発光素子駆動に必要な種々の回路類が
配置されている。例えば駆動回路であるとか、システム
にもよるが面発光素子選択回路などが挙げられる。こう
して得られた基板１１と配線基板２１とを赤外線顕微鏡
の下で図２（ｂ）に示すように接合用パッド１８がほぼ
はんだバンプ２２の上に来るように配置する。その後、
両者を２００℃の温度でリフローすると、図２（ｃ）に
示すようにはんだバンプ２２の張力に引き込まれて接合
用パッド１８とはんだバンプ２２とがセルフアラインし
て接合する。この際、フラックスをはんだバンプ２２に
塗布しておくと、接合が滑らかに行える。あるいは完全
に酸素を遮断した雰囲気中で接合を行なってもよい。そ
して温度上昇後、約３０秒経ったら温度を降下させ室温
に戻す。接合後は可能ならアセトンなどの有機溶剤にて
フラックスを洗い流す。
【００１７】以上の工程にて面発光素子の劣化の起きな
い実装が行える。アライメント精度も高精度なものは不
要であるのでコストには殆ど響かないし、面発光素子作
製の上での工程も誘電体蒸着と―部剥離という精度のい
らない工程が増えるだけなので、コストに大きく影響し
ない。
い実装が行える。アライメント精度も高精度なものは不
要であるのでコストには殆ど響かないし、面発光素子作
製の上での工程も誘電体蒸着と―部剥離という精度のい
らない工程が増えるだけなので、コストに大きく影響し
ない。
【００１８】以上の本発明の実施の形態で述ベた面発光
素子の構成は必ずしも、本例に従う必要はなく、任意に
選ぶことが可能である。また、各構成物のスケールも適
宜変更が可能である。リフローの温度もはんだバンプの
合金構成により異なってくる。
素子の構成は必ずしも、本例に従う必要はなく、任意に
選ぶことが可能である。また、各構成物のスケールも適
宜変更が可能である。リフローの温度もはんだバンプの
合金構成により異なってくる。
【００１９】
【発明の効果】以上に説明したように、本発明によれば
面発光素子モジュール作製コストをほとんど変更せず
に、簡単な手法により、面発光素子の特性・寿命を安定
して供給できる面発光素子の実装方法を提供できる。
面発光素子モジュール作製コストをほとんど変更せず
に、簡単な手法により、面発光素子の特性・寿命を安定
して供給できる面発光素子の実装方法を提供できる。
【図１】本発明の一実施の形態の面発光素子が形成され
た基板の模式的断面図である。
た基板の模式的断面図である。
【図２】面発光素子が形成された基板と配線基板との接
合の工程を説明するための模式的断面図である。（ａ）
は両基板を対向させた状態を示す。（ｂ）は両基板の位
置合わせの状態を示す。（ｃ）ははんだバンプをリフロ
ーさせた状態を示す。
合の工程を説明するための模式的断面図である。（ａ）
は両基板を対向させた状態を示す。（ｂ）は両基板の位
置合わせの状態を示す。（ｃ）ははんだバンプをリフロ
ーさせた状態を示す。
【図３】従来例の面発光素子が駆動回路などと同一の基
板上に形成された面発光素子実装基板の模式的断面図で
ある。
板上に形成された面発光素子実装基板の模式的断面図で
ある。
【図４】従来例の面発光素子を形成した基板と配線基板
とをはんだで接合した面発光素子実装基板の模式的断面
図である。
とをはんだで接合した面発光素子実装基板の模式的断面
図である。
１０ レーザ光 １１、３１、４１ 基板 １２、３２、４２ 面発光素子 １３ 活性層 １４ ｎ型ＤＢＲ １５ ｐ型ＤＢＲ １６ ｎ型電極 １７、４７ ｐ型電極パッド １８ 接合用パッド １９ 誘電体膜 ２１、５１ 配線基板 ２２、５２ はんだバンプ ３０ 電子回路
Claims (4)
- 【請求項１】 複数の面発光素子を配線基板に実装する
工程において、 前記面発光素子の形成された基板に設けられた前記面発
光素子の電極パッドに隣接して、該電極パッドと電気的
に接続する接合用パッドを形成し、 前記配線基板上の前記接合用パッドと対応する位置に設
けられたアライメント用合金と、前記接合用パッドとを
接合させることにより、前記面発光素子が前記配線用基
板に実装されることを特徴とする面発光素子の実装方
法。 - 【請求項２】前記面発光素子の形成された基板の前記電
極パッドの設けられた面上に、前記接合用パッド上面を
除いて誘電体膜が形成されている、請求項１に記載の面
発光素子の実装方法。 - 【請求項３】前記接合用パッドと前記配線用基板とを接
合させる前記アライメント用合金がはんだバンプである
請求項１または請求項２に記載の面発光素子の実装方
法。 - 【請求項４】複数の面発光素子が形成され、前記面発光
素子の電極パッドと該電極パッドと隣接し該電極パッド
と電気的に接続する接合用パッドとが同一面に設けられ
た基板と、 前記接合用パッドと対応する位置に、基板に形成された
電子回路のパッドと接続するアライメント用合金が配設
された配線用基板とを備え、 前記接合用パッドと前記アライメント用合金とが接合さ
れていることを特徴とする面発光素子実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8141654A JP2830841B2 (ja) | 1996-06-04 | 1996-06-04 | 面発光素子の実装方法と面発光素子実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8141654A JP2830841B2 (ja) | 1996-06-04 | 1996-06-04 | 面発光素子の実装方法と面発光素子実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09326532A true JPH09326532A (ja) | 1997-12-16 |
| JP2830841B2 JP2830841B2 (ja) | 1998-12-02 |
Family
ID=15297078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8141654A Expired - Fee Related JP2830841B2 (ja) | 1996-06-04 | 1996-06-04 | 面発光素子の実装方法と面発光素子実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830841B2 (ja) |
-
1996
- 1996-06-04 JP JP8141654A patent/JP2830841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830841B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836579B2 (en) | Surface optical device apparatus, method of fabricating the same, and apparatus using the same | |
| US6597713B2 (en) | Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same | |
| JPH11168262A (ja) | 面型光デバイス、その製造方法、および表示装置 | |
| US6912333B2 (en) | Optical interconnection apparatus and interconnection module | |
| JP5959484B2 (ja) | 半導体レーザ素子、及び半導体レーザ装置 | |
| JP2002314184A (ja) | 光半導体モジュール | |
| JP5282605B2 (ja) | 半導体レーザ装置、及びその製造方法 | |
| WO2003003421A2 (en) | Optical chip packaging via through hole | |
| US7684459B2 (en) | Semiconductor laser apparatus and fabrication method of the same | |
| EP1417712B1 (en) | Integrated arrays of modulators and lasers on electronics | |
| US8153507B2 (en) | Method of manufacturing high power array type semiconductor laser device | |
| JPH11220204A (ja) | アレイ型半導体レーザ装置およびその製造方法 | |
| JP2008205326A (ja) | サブマウント及びこれを用いた半導体装置 | |
| JPS6223163A (ja) | ハイブリツド光ｉｃ装置 | |
| JP2830841B2 (ja) | 面発光素子の実装方法と面発光素子実装基板 | |
| EP1410425A1 (en) | Topside active optical device apparatus and method | |
| JP2004014993A (ja) | 面発光型発光素子およびその製造方法、面発光型発光素子の実装構造、光モジュール、光伝達装置 | |
| WO2015033633A1 (ja) | 垂直共振面発光レーザ素子、それを備えた半導体ウエハおよび発光モジュール、ならびに垂直共振面発光レーザ素子の製造方法 | |
| JP2001203427A (ja) | 波長多重面型発光素子装置、その製造方法およびこれを用いた波長多重伝送システム | |
| JP2004031455A (ja) | 光インタコネクション装置 | |
| KR102338179B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| JP2002344081A (ja) | 面発光型半導体レーザおよびその製造方法、光モジュール、光伝達装置 | |
| Roscher et al. | Low thermal resistance Flip-chip bonding of 850nm 2-D VCSEL arrays capable of 10Gbit/s/ch operation | |
| JP3894607B2 (ja) | 半導体レーザおよびその製法 | |
| JPH07321412A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120925 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130925 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |