JPH09312520A - 逓倍型電圧制御水晶発振回路 - Google Patents

Abstract

(57)【要約】 【課題】この発明は、使用状況が変化しても位相シフト
量を予め設定された周波数可変範囲が変動することがな
く、逓倍回路の実現が可能であり、さらにＩＣ化に好適
し得る逓倍型電圧制御水晶発振回路を提供することを課
題としている。 【解決手段】第２の位相シフト手段は、第１の位相シフ
ト手段61の出力を所定位相量だけシフトする第３の位相
シフト手段62と、第１の位相シフト手段61の出力の利得
を制御し、反転する利得可変型反転増幅手段63と、第３
の位相シフト手段の出力と、利得可変型反転増幅手段63
の出力とを加算する加算手段66と、この加算手段66の出
力と、第１の位相シフト手段61の出力とを乗算する乗算
手段64と、乗算手段64の出力を積分し、この積分結果を
利得制御信号として利得可変型反転増幅手段に出力する
積分手段70,71 とから構成されており、乗算手段64の出
力から２逓倍信号を得るようにしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パーソナルコン
ピュータやテレビ・ＶＴＲ(Video Tape Recorder) 等の
画像情報処理装置における、約３０ＭＨｚ〜１００ＭＨ
ｚ程度の電圧制御水晶発振回路に関し、特に基本波モー
ドの水晶を用いた発振器の出力を２逓倍して出力する逓
倍型電圧制御水晶発振回路に関する。

【０００２】

【従来の技術】周知のように、例えばカラーテレビジョ
ン受像機においては、色同期回路として自動位相制御回
路が用いられている。この自動位相制御回路では、精度
の高い電圧制御発振回路が必要とされている。この電圧
制御発振回路には、高い周波数精度及び周囲環境変化に
対して安定な特性が得られる水晶発振回路が使用されて
いる。また、ＰＬＬ(Phase Locked Loop) 回路に使用さ
れる、周波数を電圧で制御する発振回路にも、水晶を用
いた発振回路形式が広く用いられ、電圧制御水晶発振回
路（以下ＶＣＸＯとする）と呼ばれている。しかし、昨
今のデジタル機器の動作速度の高速化に伴い、高い周波
数のＶＣＸＯを容易に構成する回路技術が望まれてい
る。

【０００３】一方、図９（ａ），（ｂ）は、水晶発振回
路に使用されている水晶振動子の記号とその電気的等価
回路を示している。この水晶振動子１１は、図９（ｂ）
に示すように、損失が極めて小さく、ほぼ純粋なリアク
タンス２端子とみなせる。コンデンサＣ12は、電極間の
静電容量に端子間の浮遊容量を加えた容量を表してお
り、並列容量と呼ばれている。抵抗Ｒ13は水晶片の振動
の損失を表す定数であり、水晶片の加工方法及び保持方
法等で決定される。コイルＬ14及びコンデンサＣ15は、
モーショナルインダクタンス及びモーショナルキャパシ
タンスと呼ばれ、水晶振動子１１の電気的機械振動系の
としての等価定数を表している。

【０００４】この水晶振動子１１では、その２端子イン
ピーダンスを求めると、図１０に示すような特性が得ら
れる。図１０において、ｆs は抵抗Ｒ13，コイルＬ14及
びコンデンサＣ15による直列共振周波数、ｆp は水晶振
動子１１全体の並列共振周波数と称される。ｆs とｆp
との間で水晶振動子１１の等価リアクタンスは誘導性
（インダクティブ領域）で、その値も零から無限大の間
で急激に変化している。したがって、発振回路に水晶振
動子を使用する場合には一般にｆs とｆp との間のイン
ダクティブ領域で使用する。ｆs とｆp との間の周波数
は非常に狭く、水晶振動子の等価リアクタンスはこの間
で０から無限大までのインダクタンスをとるため、回路
定数の変化に対して非常に周波数精度の高い発振回路が
構成できる。

【０００５】図１１は、基本波モードの水晶発振回路の
例を示している。トランジスタＱ16は、抵抗Ｒ17、抵抗
Ｒ18及び抵抗Ｒ19でバイアスされてエミッタフォロワを
構成している。端子２０には電源が供給されており、コ
ンデンサＣ21は、電源及びトランジスタＱ16のコレクタ
を交流的にグランドへ短絡している。ここで、端子２０
から電源が与えられることにより、トランジスタＱ16の
コレクタに直流バイアスが与えられることになる。水晶
振動子２２から発生された発振出力は、トランジスタＱ
16のベースに与えられ、トランジスタＱ16のエミッタか
ら端子２０１を介して取り出される。

【０００６】水晶振動子２２、コンデンサＣ23、コンデ
ンサＣ24及びコンデンサＣ25からなる共振回路は１８０
°の移相回路を構成しており、変形クラップ発振回路の
一例である。今、水晶振動子２２の等価リアクタンスを
Ｘe 、等価直列抵抗をＲe とし、水晶振動子２２から見
た回路側のリアクタンスをＸL 、負性抵抗を−ＲL とす
れ１ば、この回路の発振条件は式（１）、（２）で表さ
れる。 Ｘe ＝−ＸL ・・・・・（１） Ｒe ≦ＲL ・・・・・・（２） そして、式（１）を角周波数ωについて解くことにより
発振周波数が求められるが、このときの発振周波数をｆ
L 、図１０で示した水晶振動子の直列共振周波数をｆs
とすれば、

【０００７】

【数１】 の関係が成り立つ。ただしここでＣp ，Ｃs ，ＣL は下
記で定義することとする。 Ｃp ：図９における並列容量（コンデンサＣ12） Ｃs ：図９におけるモーショナルキャパシタンス（コン
デンサＣ15） ＣL ：図１１において水晶振動子から回路側を見た全容
量であり、トランジスタＱ16の端子間容量を無視すれば
コンデンサＣ23、コンデンサＣ24、コンデンサＣ25を直
列接続した容量である。（以下負荷容量とする） なお、負荷容量ＣL は、回路全体の発振周波数を決定し
ている。

【０００８】ここで、ＶＣＸＯを構成する場合には、負
荷容量を、電圧により容量値を変えることのできる可変
容量ダイオード等に置き代えて発振周波数を変化させる
が、一般的にはコンデンサＣ23に並列に可変容量ダイオ
ードを接続する場合が多い。これは、トランジスタＱ16
の特性が発振周波数に及ぼす影響を少なくするため、コ
ンデンサＣ24及びコンデンサＣ25の容量を、コンデンサ
Ｃ23に対して十分大きく設定するからである。

【０００９】今、仮に２つの負荷容量ＣL1及びＣL2を定
義し、それぞれの負荷容量での発振周波数をｆL1及びｆ
L2とすれば、負荷容量をＣL1からＣL2まで可変した時の
周波数の変化幅を直列共振周波数ｆs に対する比で表す
と、式（３）から

【００１０】

【数２】 が求められる。

【００１１】一般に、水晶発振回路は水晶片の持つ厚み
滑り振動の固有振動周波数を利用して、発振を起こさせ
る場合が多いが、水晶片の振動モードには１次の基本波
モード以外に３次・５次等の奇数次のオーバートーンモ
ードがある。現在の水晶加工技術において、基本波モー
ドの固有振動周波数は、３０ＭＨｚが上限である。この
ため、３０ＭＨｚ以上の水晶発振回路を構成する場合に
は、水晶の３次・５次等のオーバートーンモードを用い
た発振回路を構成する必要がある。しかし、オーバート
ーンモードで使用した場合の水晶振動子のモーショナル
キャパシタンスＣs は、おおよそオーバートーン次数の
２乗に反比例する事が分かっている。よってＶＣＸＯを
水晶振動子２２の３次オーバートーンモードで発振させ
る場合、その周波数可変幅は式（４）より約１／９にな
ることがわかる。

【００１２】図１２は、従来の３次オーバートーンモー
ドＶＣＸＯの回路構成を示している。図１２は、図１１
の基本波モード発振回路を一部変更した回路である。す
なわち、トランジスタＱ26は、抵抗Ｒ27、抵抗Ｒ28及び
抵抗Ｒ29でバイアスされてエミッタフォロワを構成して
いる。そして、端子３０には電源が供給されており、コ
ンデンサＣ31は、電源及びトランジスタＱ26のコレクタ
を交流的にグランドへ短絡している。水晶振動子３２、
コイルＬ33、コイルＬ34、コンデンサＣ35、コンデンサ
Ｃ36、コンデンサＣ37、コンデンサＣ38、コンデンサＣ
39及び可変容量タイオードＤ40は、１８０°の移相回路
を構成しているが、抵抗Ｒ41の一端を接続した端子４２
に可変容量ダイオードＤ40の制御電圧としての直流電圧
が与えられることにより、可変容量ダイオードＤ40の端
子間容量が変化されて、これにより発振周波数が制御さ
れる。また、コンデンサＣ38は、その容量値が発振周波
数に影響を及ぼさないように、コンデンサＣ35、コンデ
ンサＣ36、コンデンサＣ37及びコンデンサＣ39に対して
容量値を十分大きく設定され、単に抵抗Ｒ29を交流的に
短絡するものとする。

【００１３】ここで、回路側の負荷インダクタンスＬa
が追加された時に、水晶振動子３２から見た回路側の負
荷容量をＣL ′、及びその時の発振周波数をｆL ′とす
れば、（ｆL ′−ｆs ）／ｆs は、

【００１４】

【数３】 となる。よってインダクタンスの追加により（ｆL ′−
ｆs ）／ｆs の値が大きくなり、負荷容量の変化に対し
て周波数の変化量を大きく設定することができる。図１
２におけるコイルＬ33は、本役割を成すもので、３次オ
ーバートーンモードで水晶振動子を使用するために周波
数可変幅が狭くなった分を補正している。また、コイル
Ｌ34とコンデンサＣ39との共振周波数を、水晶振動子３
２の基本波モードの周波数に設定することにより、基本
波モードの発振を起こさないように対策を施している。

【００１５】一方、上記３次オーバートーンモードＶＣ
ＸＯの発振出力をデジタル回路のクロック等で用いる場
合には、低レベル及び高レベルの電位がそれぞれグラン
ドと電源電圧である方形波に波形整形する必要がある。
すなわち、水晶振動子３２から発生された発振出力は、
トランジスタＱ26のベースに与えられ、トランジスタＱ
26のエミッタから取り出される。このような場合には、
トランジスタＱ26のエミッタから出力される発振出力
を、コンデンサＣ43を介して、非常に大きい定数の抵抗
Ｒ44でバイアスされているインバータ４５に供給して、
波形整形を行なって端子４６から出力する。

【００１６】このように構成される３次オーバートーン
モードのＶＣＸＯにおいては、周波数の温度変化に対す
る安定度が悪化するという問題がある。（４）式から分
かるようにコイルＬ33のインダクタンスは発振周波数を
決定するパラメータになっており、通常コイルのインダ
クタンスは温度に対して正の温度係数を持っているた
め、本回路の発振周波数は温度に対して負の温度特性を
持つことになる。また、この回路には２点のコイル、可
変容量ダイオード、及び大容量のコンデンサを必要とす
るため、集積（ＩＣ）化には適していない。

【００１７】そこで、図１３は、ＩＣ化に適した基本波
モードＶＣＸＯ回路を示している。すなわち、コンデン
サＣ51、水晶振動子５２、コンデンサＣ53及び抵抗Ｒ54
は−９０°の移相回路５００を構成しており、非常に狭
い周波数領域でリアクタンスが大きく変化する水晶振動
子のインダクティブ領域を利用して、希望する発振周波
数近傍の微小な周波数変動に対して移相量が−４５°〜
−１３５°程度変化する特性を持たせる。符号５５は−
９０°の固定移相量を持つ−９０°移相回路であり、符
号５６は利得がＡ倍の反転増幅回路、符号５７はｋの値
が−１〜１まで変化する利得可変増幅回路である。ま
た、反転増幅回路５６及び増幅回路５７の出力には、加
算器５８が接続されており、加算器５８の出力は−９０
°移相回路を構成する抵抗５４に帰還されている。

【００１８】すなわち、水晶振動子５２から発生された
発振出力信号Ｓ１は、−９０°移相回路５５及び利得可
変増幅回路５７にそれぞれ供給される。このうち、−９
０°移相回路５５は、発振出力信号Ｓ１を−９０°位相
シフトし、この位相シフトされた信号Ｓ２を反転増幅回
路５６に出力している。この位相シフトされた信号Ｓ２
は、反転増幅回路５６にて利得がＡ倍に増幅されて反転
され、この信号Ｓ３が加算器５８の一方の入力端に供給
される。加算器５８の他方の入力端には、発振出力信号
Ｓ１が利得可変増幅回路５７にて利得がｋＡ倍に増幅さ
れた信号Ｓ４が供給される。なお、利得可変増幅回路５
７は、その制御端に供給される制御電圧によって、利得
が可変される。そして、加算器５８は、反転増幅回路５
６から出力された信号Ｓ３と利得可変増幅回路５７から
出力された信号Ｓ４とを加算し、この加算結果を９０°
移相回路５００に帰還している。

【００１９】図１４は、上記基本波モードＶＣＸＯ回路
におけるベクトル関係図を示している。図１４におい
て、−９０°移相回路５５の入力信号をＶx ，−９０°
移相回路５５の出力信号をＶy ，及び加算回路５８の出
力信号をＶz としている。−９０°移相回路５５の出力
信号Ｖy は、反転増幅回路５６にて１８０°位相シフト
されて振幅をＡ倍に増幅され信号-AＶy となる。また、
入力信号Ｖx は、増幅回路５７にて振幅をｋＡ倍に増幅
され信号kAＶx となる。そして、信号-AＶy 及び利得可
変増幅回路５７から出力された信号kAＶx は、加算器５
８にて加算され、出力信号Ｖz となる。この出力信号Ｖ
z は、ｋの値が−１〜１まで変化されることにより、そ
の位相が信号Ｖx に対して＋４５°〜＋１３５°まで変
化させることができる。ここで、信号Ｖz の信号Ｖx に
対する進み位相角をθ1 として、コンデンサＣ51、水晶
振動子５２、コンデンサＣ53及び抵抗Ｒ54からなる移相
回路５００の遅れ位相角をθ2 とすれば、θ1 ＝θ2 と
なる周波数で図１３に示す回路は発振することになる。
また、利得可変増幅器５７の他方の入力端に供給される
制御電圧によりθ1 を可変すれば、コンデンサＣ51、水
晶振動子５２、コンデンサＣ53及び抵抗Ｒ54からなる移
相回路５００の周波数対位相特性において、θ1＝θ2
となる周波数が発振周波数となり、発振周波数を可変す
ることができる。

【００２０】しかしながら、上記−９０°移相回路５５
では、通常抵抗とコンデンサで構成される１次の積分回
路等の固定移相器が用いられるため、温度等の環境変化
によりその位相シフト量が−９０°から変動し、結果と
して発振周波数がずれるという問題が生じている。

【００２１】

【発明が解決しようとする課題】以上のように、従来の
逓倍型電圧制御水晶発振回路では、ＩＣ化として−９０
°移相回路を用いた場合に、温度等の環境変化により位
相シフト量が−９０°から変動するため、発振周波数が
ずれるという問題を有している。

【００２２】この発明の目的は、使用状況が変化しても
位相シフト量を予め設定された周波数可変範囲が変動す
ることがなく、逓倍回路の実現が可能であり、さらにＩ
Ｃ化に好適し得る逓倍型電圧制御水晶発振回路を提供す
ることにある。

【００２３】

【課題を解決するための手段】この発明に係る逓倍型電
圧制御水晶発振回路は、基本波モードで使用する共振子
を含み、所定周波数を有する入力信号もしくは共振子か
ら発生された発振出力のいずれか一方を所定位相量だけ
シフトする第１の位相シフト手段と、第１の位相シフト
手段の出力の利得を制御し、増幅する利得可変増幅手段
と、共振子を含まずに、第１の位相シフト手段の出力を
所定位相量だけ位相シフトする第２の位相シフト手段
と、第２の位相シフト手段の出力を反転させ、増幅する
反転増幅手段と、第１の利得可変増幅手段の出力と反転
増幅手段の出力とを合成し、その合成信号を出力端子ま
たは第１の位相シフト手段に出力する合成手段とを具備
し、第２の位相シフト手段は、第１の位相シフト手段の
出力を所定位相量だけシフトする第３の位相シフト手段
と、第１の位相シフト手段の出力の利得を制御し、反転
する利得可変型反転増幅手段と、第３の位相シフト手段
の出力と、利得可変型反転増幅手段の出力とを加算する
加算手段と、この加算手段の出力と、第１の位相シフト
手段の出力とを乗算する乗算手段と、乗算手段の出力を
積分し、この積分結果を利得制御信号として利得可変型
反転増幅手段に出力する積分手段とから構成されてお
り、乗算手段の出力から２逓倍信号を得るようにしたも
のである。

【００２４】この構成によれば、非常に安定した基本波
モード発振回路を構成できるとともに、常に５０％であ
る２逓倍信号が得られ、さらにコイルを用いずに２逓倍
信号を得ることができるため、ＩＣ化に好適される。

【００２５】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して詳細に説明する。図１は、この発明
の一実施の形態を示している。図１において、図中符号
６１は−９０°移相回路で、コンデンサＣ61a 、水晶振
動子６１ｂ、コンデンサＣ61c 及び抵抗Ｒ61d により構
成されている。なお、コンデンサＣ61a は、その一端が
グランドに接続されている。水晶振動子６１ｂは基本波
モードで使用し、抵抗Ｒ61d からコンデンサＣ61a の非
接地端子までの位相回りは発振周波数でおおむね−９０
°となっている。水晶振動子６１ｂを通った信号Ｓ２１
は、−４５°移相回路６２、ゲインが−α（ただしαは
正の変数）の利得可変反転増幅回路６３、乗算器６４及
び利得可変増幅回路６５にそれぞれ供給される。−４５
°移相回路６２は、供給された信号Ｓ２１を−４５°位
相をずらし、この位相がずらされた信号Ｓ２２を加算器
６６の一方の入力端に出力する。加算器６６の他方の入
力端には、信号Ｓ２１を利得可変反転増幅回路６３にて
反転された信号Ｓ２３が供給される。

【００２６】加算器６６は、信号Ｓ２２と信号Ｓ２３と
を加算し、この加算結果に対応する信号Ｓ２４を乗算器
６４の他方の入力端及び反転増幅回路６７にそれぞれ供
給される。反転増幅回路６７は、加算器６６から出力さ
れた信号Ｓ２４を−Ａ倍に増幅し、この増幅した信号Ｓ
２５を加算器６８の一方の入力端に出力している。この
加算器６８の他方の入力端には、−９０°移相回路６１
から出力された信号Ｓ２１を、利得可変増幅回路６５に
てｋＡ倍に増幅された信号Ｓ２６が供給される。なお、
利得可変増幅回路６５は、制御電圧が与えられることに
よって利得が制御されている。

【００２７】加算器６８は、反転増幅回路６７から出力
された信号Ｓ２５と利得可変増幅回路６５から出力され
た信号Ｓ２６とを加算し、この加算結果に対応する信号
Ｓ２７は、出力端子６９から取り出され、さらに−９０
°移相回路６１の抵抗Ｒ61d側に帰還されることにな
る。なお、出力端子６９からは、基本波の発振出力とし
ての信号Ｓ２７が取り出されることとなる。

【００２８】一方、乗算器６４は、−９０°移相回路か
ら出力された信号Ｓ２１と加算器６６から出力された信
号Ｓ２４とを乗算し、この乗算結果に対応する信号Ｓ２
８を積分回路７０及び出力端子７１に出力している。な
お、出力端子７１からは、信２逓倍信号としての信号Ｓ
２８が取り出される。

【００２９】そして、積分回路７０の出力は、基準電圧
発生回路７２の出力とともに差動増幅回路７３に供給さ
れる。差動増幅回路７３は、積分回路７０の出力と基準
電圧発生回路７２の出力とを比較し、この比較結果に対
応する制御信号Ｓ２９を増幅して利得可変反転増幅回路
６３の制御端に出力している。すなわち、利得可変反転
増幅回路６３は、差動増幅回路７３からの制御信号Ｓ２
９によって、その出力が予め設定された基準電圧に近づ
くように制御されることとなる。

【００３０】なお、上記の構成では、従来の図１３に示
した−９０°移相回路５５を、−４５°移相回路６２、
利得可変反転増幅回路６３、加算器６６、乗算器６４、
積分回路７０、基準電圧発生回路７２及び差動増幅回路
７３で実現したものである。よって、これら以外の回路
つまり抵抗Ｒ61d 、コンテンサＣ61c 、水晶振動子６１
ｂ及びコンデンサＣ61a からなる−９０°移相回路６
１、利得可変増幅回路６５、反転増幅回路６７、加算器
６８で構成されるＶＣＸＯとしての動作は、従来と全く
同一である。

【００３１】ここで、−４５°移相回路６２は、図２に
示す積分回路で容易に構成できる。すなわち、入力端子
６２１と出力端子６２２との間には、抵抗Ｒ623 （定数
Ｒ1）が介挿接続されており、出力端子６２２とグラン
ド間にはコンデンサＣ624 （定数Ｃ1 ）が接続されてい
る。この積分回路の振幅特性は、式（６）で表される周
波数ｆc で３ｄＢの減衰量を持つ。

【００３２】

【数４】

【００３３】また、この積分回路の位相特性は、周波数
ｆc で−４５°となる。よって、ｆc が発振周波数にな
るようにＲ1 及びＣ1 を決定すればよい。次に、図３
は、上記加算器６６の動作を説明するためのベクトル関
係図を示している。−４５°移相回路６２の入力信号Ｓ
２１及び出力信号Ｓ２２をそれぞれＶa 、Ｖb とし、加
算器６６の出力信号Ｓ２４をＶc とすれば、Ｖb の振幅
はＶa に対して３ｄＢ減衰しており、かつその位相は４
５°遅れている。反転増幅回路６３のゲインαを式
（７）の値に設定すれば、加算器６６の出力Ｖc の位相
はＶa に対して９０°遅れることになる。

【００３４】

【数５】

【００３５】このようにして、従来のＶＣＸＯ回路にお
ける−９０°移相回路を構成することができるが、−４
５°移相回路６２を構成しているコンデンサの温度特性
及び利得可変反転増幅回路６３のゲインの温度ドリフト
により、信号Ｖc の位相が−９０°からずれるという問
題が残っている。

【００３６】この問題に対する対策として、この実施の
形態では以下のような回路を構成する。すなわち、加算
器６６の出力信号Ｓ２４と−４５°移相回路６２の入力
信号Ｓ２１とを乗算器６４で乗算処理して２逓倍信号を
得ることである。この乗算器６４の具体的な回路構成例
を図４に示している。

【００３７】図４に示す回路は、２重差動増幅回路の構
成であり、トランジスタＱ71のコレクタにはトランジス
タＱ72及びトランジスタＱ73のそれぞれのエミッタが接
続されており、トランジスタＱ74のコレクタにはトラン
ジスタＱ75及びトランジスタＱ76のエミッタが接続され
ており、トランジスタＱ71及びトランジスタＱ74のそれ
ぞれのエミッタは短絡されて定電流源Ｉ77を介してグラ
ンドに接続される。また、トランジスタＱ72とトランジ
スタＱ75のそれぞれのコレクタ、及びトランジスタＱ73
とトランジスタＱ76のそれぞれのコレクタはそれぞれ短
絡されており、抵抗Ｒ78及び抵抗Ｒ79を介して電源端子
８０に接続される。抵抗Ｒ79の一端とトランジスタＱ76
のコレクタとの接続点は、出力端子８１に接続される。
さらに、トランジスタＱ72とトランジスタＱ76とのベー
ス間、及びトランジスタＱ73とトランジスタＱ75とのベ
ース間はそれぞれ短絡されており、抵抗Ｒ82及び抵抗Ｒ
83を介して定電圧源Ｖ84からバイアスされている。ま
た、トランジスタＱ71とトランジスタＱ74とのベース間
は、抵抗Ｒ85及び抵抗Ｒ86を介して定電圧源Ｖ87からバ
イアスされている。

【００３８】すなわち、端子９０には、−９０°移相回
路６１の出力である信号Ｖａが供給される。この端子９
０に供給された信号Ｖａは、コンデンサＣ89を介してト
ランジスタＱ71のベースに与えられる。また、信号Ｖａ
は、抵抗Ｒ85，Ｒ86を介してトランジスタＱ74のベース
に与えられる。

【００３９】また、端子９１には、加算器６６からの出
力号Ｖｃが供給される。端子９１に供給された加算器６
６からの出力号Ｖｃは、コンデンサＣ88を介してトラン
ジスタＱ72，Ｑ76のベースに与えられる。トランジスタ
Ｑ72，Ｑ73，Ｑ75，Ｑ76のベースには、定電圧源Ｖ84よ
り抵抗Ｒ82，Ｒ83を介して直流バイアスが与えられてい
る。

【００４０】また、トランジスタＱ71，Ｑ74のベースに
は、定電圧源Ｖ87より抵抗Ｒ85，Ｒ86を介して直流バイ
アスが与えられている。トランジスタＱ71，Ｑ74は、Ｉ
77を定電流源とする差動増幅回路を成す。したがって、
−９０°移相回路６１から出力される信号Ｖａは、上記
差動増幅回路の振幅制限作用により、一定振幅の信号と
してトランジスタＱ71，Ｑ74のコレクタに出力される。
つまり、トランジスタＱ71，Ｑ74のコレクタに現れる信
号の振幅レベルは定電流源Ｉ77の電流量に比例し、−９
０°移相回路６１の振幅レベルには依存しない。振幅制
限作用を受けた−９０°移相回路６１の出力信号Ｖａ
は、トランジスタＱ71のコレクタより、トランジスタＱ
72，Ｑ73のエミッタに供給され、さらにトランジスタＱ
74のコレクタより、トランジスタＱ75，Ｑ76のエミッタ
に供給される。

【００４１】トランジスタＱ72，Ｑ73，Ｑ75，Ｑ76のコ
レクタに現れる−９０°移相回路６１の出力信号Ｖａ、
加算器６６の出力信号Ｖｃの合成信号Ｖｄは、端子８１
から取り出される。

【００４２】ここで、信号Ｖd は、図５に示すような出
力となる。すなわち、信号Ｖc が信号Ｖa に対して９０
°位相が遅れている場合、信号Ｖd は信号Ｖa 及び信号
Ｖcの２倍の周波数の直流分が存在しない信号となり、
信号Ｖc の信号Ｖa に対する位相遅れが０°〜９０°の
場合、信号Ｖd に含まれる２倍の周波数の成分は減少し
正の直流分が発生し、信号Ｖa に対する位相遅れが９０
°〜１８０°の場合、信号Ｖd には負の直流分が発生し
てやはり２倍の周波数の成分は減少する。よって信号Ｖ
d に含まれる高周波成分を積分回路７０で除去すれば、
その出力には信号Ｖa と信号Ｖc との−９０°に対する
位相誤差が直流電圧として得られることになる。よっ
て、この直流電圧を差動増幅回路７３にて適切なレベル
に増幅して利得可変反転増幅回路６３の利得を制御する
信号とすれば、信号Ｖa と信号Ｖcとの位相差を常に−
９０°に保つことができる。ただし、差動増幅回路７３
の入出力間の極性は、入力電圧が増加した時に反転増幅
回路のゲインαが大きくなるような極性の直流電圧を出
力するものとする。また、差動増幅回路７３に供給され
ている基準電圧発生回路７２からの基準電圧は、信号Ｖ
a と信号Ｖc の位相差が−９０°の時に積分回路７０か
ら出力される直流電圧と等しくなるように設定される。

【００４３】また、上記第１の実施の形態における利得
可変型の反転増幅回路６３は、図６に示す２重差動増幅
回路で容易に構成できる。図６の２重差動増幅回路は、
図４に示す回路と基本的動作は全く同一である。つまり
差動対であるトランジスタＱ101 ，Ｑ102 のエミッタは
トランジスタＱ105 のコレクタに接続され、差動対であ
るトランジスタＱ103 ，Ｑ104 のエミッタはトランジス
タＱ106 のコレクタに接続されている。トランジスタＱ
105 ，Ｑ106 のベースには抵抗Ｒ107 ，Ｒ108を介して
定電圧源Ｖ109 から直流バイアスがかけられており、ト
ランジスタＱ105 ，Ｑ106 のエミッタとグランド間には
それぞれ抵抗Ｒ110 ，Ｒ111 が接続されている。

【００４４】端子１１２には交流である信号Ｖa が供給
される。この信号Ｖa はコンデンサＣ113 を介してトラ
ンジスタＱ105 のベースに供給される。トランジスタＱ
102，Ｑ103 のベースには定電圧源Ｖ114 より直流バイ
アスが与えられており、トランジスタＱ101 ，Ｑ104 の
ベースには端子１１５が接続され、利得を制御する直流
電圧が供給される。

【００４５】また、トランジスタＱ101 ，Ｑ103 のコレ
クタは、抵抗Ｒ116 を介して電源端子１１７に接続され
ており、さらに、トランジスタＱ102 ，Ｑ104 のコレク
タは抵抗Ｒ118 を介して電源端子１１７に接続されてい
る。なお、トランジスタＱ101 ，Ｑ102 ，Ｑ103 ，Ｑ10
4 のコレクタの出力は、端子１１９から取り出される。

【００４６】ここで、端子１１５に供給される直流電圧
とゲインの特性を図７に示す。この回路の出力信号の極
性は、端子１１５の電圧にかかわらず常に負極性であ
る。また、抵抗Ｒ110 の定数はＲ2 とし、電源端子１１
７とトランジスタＱ102 ，Ｑ104 のコレクタ間に接続さ
れている抵抗Ｒ118 の定数は、Ｒ4 とすれば、最大ゲイ
ンＧは式（８）で求められ、端子１１５の電圧と定電圧
源Ｖ114 の電圧とが等しい時のゲインはＧ／２になる。
また、ゲインが最大から最小まで変化する端子１１５の
電圧幅は、２Δｖ、つまり数百mV程度である。

【００４７】

【数６】

【００４８】この最大ゲインは、端子１１５に供給され
る直流電圧がＬ（ロー）レベルのとき、トランジスタＱ
101 ，Ｑ104 がオフ状態になり、定電圧源Ｖ114 より直
流バイアスがかけられているトランジスタＱ102 ，Ｑ10
3 がオン状態となるため、抵抗Ｒ118 の定数Ｒ4 と抵抗
Ｒ110 の定数Ｒ2 とにより求められることとなる。

【００４９】よって式（７）及び式（８）から、式
（９）を満足するようにＲ4 及びＲ2 の定数を設定すれ
ば、端子１１５の電圧と定電圧源Ｖ114 の電圧とが等し
い時に、加算器６６の出力信号Ｖc の位相は、入力信号
Ｖa の位相に対して９０°遅れることになる。

【００５０】

【数７】

【００５１】以上のように、−４５°移相回路６２、反
転増幅回路６３、加算器６６、乗算器６４、積分回路７
０、差動増幅回路７３及び基準電圧発生回路７２を構成
することにより、移相量、つまり位相シフト量が常に安
定した−９０°移相回路が実現できる。また、この回路
を反転増幅回路６７、利得可変増幅回路６５、加算器６
８、及び抵抗Ｒ61d 、コンデンサＣ61c 、水晶振動子６
１ｂ及びコンデンサＣ61a からなる−９０°移相回路６
１と組合わせることにより、周波数の安定した基本波モ
ードＶＣＸＯ回路が構成でき、かつ乗算器６４の出力に
設けられた端子７１からは基本波モードの２逓倍出力が
得られる。ここで、乗算器６４には安定した９０°位相
差の信号が入力されるため、２逓倍出力信号のデュティ
ーは安定して５０％になる。

【００５２】さらに、端子７１の２逓倍出力をデジタル
回路のクロック等で使用する場合には、波形整形及びレ
ベルシフトを行なう必要があるため、図１２に示す従来
例の一部であるインバータアンプを用いる。

【００５３】このインバータアンプを用いた回路を図８
に示している。すなわち、インバータ１２１の入出力間
には、定数の大きい抵抗Ｒ122 が並列に接続され、その
入力端子１２３側にはコンデンサＣ124 が容量結合され
ている。このような回路で信号の波形整形を行なう場
合、入力信号の波形の傾きが急峻であるほうが出力端子
１２５から出力される出力信号のジッターが減少する。
乗算器６４の出力信号Ｓ２８は、図５に示すように、信
号Ｖc と信号Ｖa との位相差が９０°の時は波形の立ち
上がりが非常に急峻になる。よって、インバータ１２１
の出力波形は、ジッターが少ない立ち下がりとなる。

【００５４】なお、−４５°移相回路６２、反転増幅回
路６３、乗算器６４、加算器６６、積分回路７０、差動
増幅回路７３、及び基準電圧発生回路７２で構成される
移相回路と全く同じ構成の−９０°移相回路を、端子７
１に接続することにより、基本波発振周波数の４逓倍信
号も得ることができる。

【００５５】以上のような構成によれば、非常に周波数
の安定した基本波モード発振回路を構成できると共に、
デュティーが常に５０％である２逓倍出力が得られる。
また、逓倍の方法として時定数遅延回路等を用いていな
いため、高周波での回路が実現しやすく、水晶振動子の
基本波モードでは発振不可能な３０ＭＨｚ以上の周波数
においても、逓倍回路の実現が可能となる。さらに、こ
の回路は、コイルを用いずに２逓倍信号を得ることがで
きるため、ＩＣ化に好適できる。なお、この発明は、−
９０°を対象に位相をシフトしているが、−９０°以外
にも、この発明に逸脱しない範囲であれば、この他にも
適用できる。

【００５６】

【発明の効果】以上詳述したようにこの発明によれば、
使用状況が変化しても位相シフト量を予め設定された周
波数可変範囲が変動することがなく、逓倍回路の実現が
可能であり、さらにＩＣ化に好適し得る逓倍型電圧制御
水晶発振回路を提供することにある。

【図面の簡単な説明】

【図１】この発明に係る逓倍型電圧制御水晶発振回路の
一実施の形態を示すブロック構成図。

【図２】同実施の形態における−４５°移相回路の詳細
を示す回路構成図。

【図３】同実施の形態における加算器の動作を説明する
ためのベクトル図。

【図４】同実施の形態における乗算器の詳細を説明する
ために示す回路構成図。

【図５】同実施の形態における乗算器の入出力特性を説
明するために示す図。

【図６】同実施の形態における利得可変型の反転増幅回
路の詳細を説明するために示す回路構成図。

【図７】同実施の形態における利得可変型の反転増幅回
路の利得制御特性を示す図。

【図８】同実施の形態におけるインバータアンプを用い
た場合を示す回路構成図。

【図９】従来における水晶振動子の等価回路を説明する
ために示す回路構成図。

【図１０】同従来における水晶振動子のリアクタンス特
性を示す特性図。

【図１１】同従来における基本波モードの水晶発振回路
を示す回路構成図。

【図１２】同従来における３次オーバートーンモードの
電圧制御水晶発振回路を示す回路構成図。

【図１３】同従来におけるＩＣ化に適した基本波モード
電圧制御水晶発振回路を示すブロック構成図。

【図１４】同従来におけるＩＣ化に適した基本波モード
電圧制御水晶発振回路の動作を説明するために示すベク
トル図。

【符号の説明】

６１…移相回路。 Ｃ61a …コンデンサ、 ６１ｂ…水晶振動子、 Ｃ61c …コンデンサ、 Ｒ61d …抵抗、 ６２…−４５°移相回路、 ６３…利得可変反転増幅回路、 ６４…乗算器、 ６５…利得可変増幅回路、 ６６…加算器、 ６７…反転増幅回路、 ６８…加算器、 ６９…出力端子、 ７０…積分回路、 ７１…出力端子、 ７３…差動増幅回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基本波モードで使用する共振子を含み、
   所定周波数を有する入力信号もしくは上記共振子から発
   生された発振出力のいずれか一方を所定位相量だけシフ
   トする第１の位相シフト手段と、 前記第１の位相シフト手段の出力の利得を制御し、増幅
   する利得可変増幅手段と、 前記共振子を含まずに、前記第１の位相シフト手段の出
   力を所定位相量だけ位相シフトする第２の位相シフト手
   段と、 前記第２の位相シフト手段の出力を反転させ、増幅する
   反転増幅手段と、 前記第１の利得可変増幅手段の出力と前記反転増幅手段
   の出力とを合成し、その合成信号を出力端子または前記
   第１の位相シフト手段に出力する合成手段とを具備し、 前記第２の位相シフト手段は、前記第１の位相シフト手
   段の出力を所定位相量だけシフトする第３の位相シフト
   手段と、前記第１の位相シフト手段の出力の利得を制御
   し、反転する利得可変型反転増幅手段と、前記第３の位
   相シフト手段の出力と、前記利得可変型反転増幅手段の
   出力とを加算する加算手段と、この加算手段の出力と、
   前記第１の位相シフト手段の出力とを乗算する乗算手段
   と、前記乗算手段の出力を積分し、この積分結果を利得
   制御信号として前記利得可変型反転増幅手段に出力する
   積分手段とから構成されており、前記乗算手段の出力か
   ら２逓倍信号を得るようにしたことを特徴とする逓倍型
   電圧制御水晶発振回路。
2. 【請求項２】 前記第１の位相シフト手段は、前記入力
   信号の位相を−９０°シフトする手段を有し、 前記第２の位相シフト手段は、前記第１の位相シフト手
   段の出力の位相を−９０°シフトする手段を有し、 前記第３の位相シフト手段は、前記第１の位相シフト手
   段の出力の位相を−４５°シフトする手段を有してなる
   ことを特徴とする請求項１記載の逓倍型電圧制御水晶発
   振回路。
3. 【請求項３】 前記第１の位相シフト手段は、前記共振
   子の一端に接続された抵抗性インピーダンス素子とリア
   クタンス性インピーダンス素子との直列回路と、前記共
   振子の他端と基準電位点との間に接続された第１のリア
   クタンス性インピーダンス素子とを含み、前記共振子の
   他端と前記第１のリアクタンス性インピーダンス素子と
   の接続点に前記入力信号もしくは前記発振出力のいずれ
   か一方を所定位相量だけ位相シフトした出力を得る手段
   を有し、 前記第３の位相シフト手段は、その入力端子に一端が接
   続された抵抗性もしくはリアクタンス性のいずれか一方
   を有する第１のインピーダンス素子と、この第１のイン
   ピーダンス素子と基準電位点との間に接続された第２の
   リアクタンス性インピーダンス素子とを含み、前記第１
   のインピーダンス素子と前記第２のリアクタンス性イン
   ピーダンス素子との接続点に前記第１の位相シフト手段
   の出力を所定位相量だけ位相シフトした出力を得る手段
   を有してなることを特徴とする請求項１記載の逓倍型電
   圧制御水晶発振回路。