JPH09306950A - 半導体装置、実装基板及び実装方法 - Google Patents

半導体装置、実装基板及び実装方法

Info

Publication number
JPH09306950A
JPH09306950A JP8148449A JP14844996A JPH09306950A JP H09306950 A JPH09306950 A JP H09306950A JP 8148449 A JP8148449 A JP 8148449A JP 14844996 A JP14844996 A JP 14844996A JP H09306950 A JPH09306950 A JP H09306950A
Authority
JP
Japan
Prior art keywords
metal bumps
mounting
semiconductor device
vias
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8148449A
Other languages
English (en)
Inventor
Kenji Araki
健次 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8148449A priority Critical patent/JPH09306950A/ja
Publication of JPH09306950A publication Critical patent/JPH09306950A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は、電気的特性を向上させ得ると共に、
配線基板に対する位置合わせを容易にし得る半導体装
置、実装基板及び実装方法を実現しようとするものであ
る。 【解決手段】半導体装置は、所定の電極パターンが形成
された配線基板の実装面に実装され、電極パターンに対
応して実装面との対向面に複数の第１の金属バンプが形
成されてなる半導体装置において、半導体素子から引き
出されると共に各第１の金属バンプに対応する所定数の
配線と、所定パターンで形成された所定数の第２の金属
バンプとを対向面に形成し、対向面を絶縁層として、当
該絶縁層及び半導体素子間に導体層を介挿して形成する
と共に、各第２の金属バンプに対応して導通接続される
ビアをそれぞれ絶縁層を介して導体層と導通接続するよ
うに形成したことにより、絶縁層に形成された各配線と
導体層とのカツプリングを強めることができ、かくして
電気的特性を向上させ得る半導体装置並びにその実装基
板及び実装方法を実現し得る。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術（図６〜図８） 発明が解決しようとする課題 課題を解決するための手段（図１〜図５） 発明の実施の形態（図１〜図５） 発明の効果
【０００２】
【発明の属する技術分野】本発明は半導体装置、実装基
板及び実装方法に関し、例えばＩＣチツプがパツケージ
内に封止された半導体装置並びにその実装基板及び実装
方法に適用して好適なものである。
【０００３】
【従来の技術】従来、この種の半導体装置として、ＩＣ
チツプと同等又はわずかに大きいパツケージの総称とし
てのＣＳＰ（Chip Sized Package）があり、当該ＣＳＰ
はＢＧＡ（Ball Grid Array ）タイプ、ＬＧＡ（Land G
rid Array ）タイプ及びＳＯＮ（Small Outline Nonlea
ded package ）タイプ等の複数の種類に分類される。こ
のうちＢＧＡタイプのＣＳＰは、ＩＣチツプを封止する
パツケージの裏面（すなわちプリント配線板との接合
面）側に外部接続用の端子として所定数のボール電極が
格子状に配設された構成からなる。
【０００４】すなわち図６に示すように、ＣＳＰ１は、
半導体集積回路（図示せず）を複数形成したウエハから
分離して得られる個別のＩＣチツプ２を有し、当該ＩＣ
チツプ２の一面には周端部に沿つて所定ピツチで複数の
電極３が当該ＩＣチツプ２から引き出された所定の配線
パターンと導通して形成されると共に、当該周端部以外
の面上には弾性接着剤４が接着されている。
【０００５】この弾性接着剤４の表面には、縦列及び横
列それぞれ同数ずつ格子状に所定パターンで当該表面の
中央部を除くように複数の電極端子５が接着されてい
る。これら複数の電極端子５はそれぞれ対応する配線ラ
イン６Ａに導通接続され、さらに当該各配線ライン６Ａ
はそれぞれ例えば銅（Ｃｕ）でなるリード線６Ｂを介し
て各電極３と導通接続されている。また当該各電極端子
５には、それぞれはんだバンプ（以下、これを内部バン
プと呼ぶ）７を介して第１の金属バンプとしてのはんだ
ボール（以下、これをボール電極と呼ぶ）８が積層形成
されている。
【０００６】また弾性接着剤４の表面は、各ボール電極
８を除いて例えばエポキシ樹脂でなるテープ状部材９で
封止されると共に、ＩＣチツプ２の一面の周端部は、各
電極３及び対応するリード線６Ｂをそれぞれ覆うように
例えばエポキシ樹脂でなる封止部材１０で封止されてい
る。実際上図７に示すように、ＣＳＰ１の接合面には、
当該接合面の周端部に沿つて所定ピツチで複数の電極３
が形成されていると共に、当該接合面の中央部を除く部
分には各電極３に対応してそれぞれ所定パターンで複数
のボール電極８が形成されている。この場合、各電極３
及び対応するボール電極８間には、それぞれリード線６
Ｂ及び配線ライン６Ａが導通接続されている。
【０００７】一方、図８に示すように、プリント配線板
１２の実装面１２Ａには、ＣＳＰ１の各ボール電極８の
配列パターンと同じパターンで複数のランド１３が格子
状に縦列及び横列それぞれ同数ずつ形成されている。こ
れら各ランド１３は全て同一の大きさの正方形でなる。
実用上、このようなＣＳＰ１をプリント配線板１２と電
気的に接続する場合には、当該ＣＳＰ１の各ボール電極
８をそれぞれプリント配線板１２の実装面１２Ａに形成
された各ランド１３と相対的に位置合わせしてマウント
した後、これらをリフローすることによつて接合するよ
うになされている。
【０００８】
【発明が解決しようとする課題】ところで、一般的に、
２本以上の配線が隣接して配置された場合に、一方の配
線を伝搬している信号が他の配線に電気的に漏洩してノ
イズを発生する現象（以下、これをクロストークノイズ
（Crosstalk Noise ）と呼ぶ）が生じる。従来、このク
ロストークノイズを低減する方法としては、隣り合う線
路間の距離を広げる方法、隣り合う線路間にグランドを
設ける方法、又は一方の線路側にグランド層を設けて当
該線路とグランド層とのカツプリングを強める方法等が
ある。
【０００９】また一般的に半導体集積回路（図示せず）
では、グランド端子及び電源端子の数はそれぞれ信号線
の数に対して非常に少なく、それぞれ全端子数に対して
20〔％〕程度である。すなわち図６に示すＣＳＰ１にお
いて、当該ＣＳＰ１内部に配設された所定数の配線ライ
ン６Ａから得られるグランド端子及び電源端子の数は、
それぞれ全端子数に対して20〔％〕程度である。
【００１０】さらにＣＳＰ１内部には、寄生インダクタ
ンスが非常に小さいグランド層が設けられておらず、こ
のため全体的にＣＳＰ１内部における各グランド端子及
び各電源端子はそれぞれ全ての配線ライン６Ａに対して
基準となる電位をほとんど有することがない。従つて、
ＣＳＰ１内部における各配線ライン６Ａを高周波用の伝
送線路として用いる場合、当該各配線ライン６Ａの特性
インピーダンスを検出することが困難となる。このため
当該ＣＳＰ１を高周波用のプリント配線板の実装対象と
することが困難となる問題があつた。
【００１１】実際上、このＣＳＰ１を高周波用のプリン
ト配線板に実装した場合には、クロストークノイズが発
生し易い問題があると共に、ＣＳＰ１内部における各配
線ライン６Ａから放射ノイズが発生するという問題があ
つた。
【００１２】また一般的にＣＳＰ１の各ボール電極８間
のピツチは 0.5〔mm〕程度と非常に狭く、当該各ボール
電極８間に配線ライン６Ａを設ける場合、当該配線ライ
ン６Ａの本数は２〜３本程度が上限となることから、複
数の電極３をＣＳＰ１の中央部に形成することは非常に
困難となる。従つて各ボール電極８は上述したようにＣ
ＳＰ１の接合面の周端部に沿つて配列されている。
【００１３】ところで、ＣＳＰ１の各ボール電極８をそ
れぞれプリント配線板１２の実装面１２Ａに形成された
各ランド１３と相対的に位置合わせする一つの方法とし
て、Ｘ線ビームを照射してその透過像によつてＣＳＰ１
とプリント配線板１２との相対位置関係を画像認識する
方法がある。この方法によれば、複数のボール電極８が
ＣＳＰ１の接合面の周端部に沿つて配列されていること
から、当該周端部の全てに亘つて順次画像認識を行うの
には非常に時間がかかるという問題があつた。
【００１４】このことは各ボール電極８をそれぞれプリ
ント配線板１２の実装面１２Ａに形成された複数のラン
ド１３と対応させて位置合わせする時間がかかることと
なり、この結果、ＣＳＰ１のプリント配線板１２に対す
る実装速度が遅くなるという問題があつた。
【００１５】本発明は以上の点を考慮してなされたもの
で、電気的特性を向上させ得ると共に、配線基板に対す
る位置合わせを容易にし得る半導体装置、実装基板及び
実装方法を提案しようとするものである。
【００１６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、所定の電極パターンが形成された
配線基板の実装面に実装され、電極パターンに対応して
実装面との対向面に複数の第１の金属バンプが形成され
てなる半導体装置において、半導体素子から引き出され
ると共に各第１の金属バンプに対応する所定数の配線
と、所定パターンで形成された所定数の第２の金属バン
プとを対向面に形成する。さらに対向面を絶縁層とし
て、当該絶縁層及び半導体素子間に導体層を介挿して形
成すると共に、各第２の金属バンプに対応して導通接続
されるビアをそれぞれ絶縁層を介して導体層と導通接続
するように形成する。
【００１７】また本発明においては、所定の電極パター
ンが形成された配線基板の実装面に、電極パターンに対
応して実装面との対向面に複数の第１の金属バンプが形
成されてなる半導体装置が実装されてなる実装基板にお
いて、半導体素子から引き出されると共に各第１の金属
バンプに対応する所定数の配線と、所定パターンで形成
された所定数の第２の金属バンプとを対向面に形成す
る。さらに対向面を絶縁層として、当該絶縁層及び半導
体素子間に導体層を介挿して形成すると共に、各第２の
金属バンプに対応して導通接続されるビアをそれぞれ絶
縁層を介して導体層と導通接続するように形成する。ま
た配線基板は、各第２の金属バンプに対応して実装面に
形成され、それぞれグランド又は電源が導通接続されて
なる所定数の電極を形成する。
【００１８】このようにして半導体装置内において、絶
縁層に形成された各配線と導体層とのカツプリングを強
めることができ、この結果、隣り合う各配線間に発生す
るクロストークノイズ及び放射ノイズを低減させること
ができる。
【００１９】さらに本発明においては、所定の電極パタ
ーンが形成された配線基板の実装面に、電極パターンに
対応して実装面との対向面の周端部に複数の第１の金属
バンプが形成されてなる半導体装置を実装する実装方法
において、対向面の中央部に所定パターンで所定数の第
２の金属バンプを形成すると共に、配線基板の実装面に
各第２の金属バンプに対応してそれぞれ電極を形成し、
半導体装置を配線基板の実装面にマウントしたとき、所
定数の第２の金属バンプのうち少なくとも２以上の第２
の金属バンプと、当該２以上の第２の金属バンプに対応
する各電極との位置関係に基づいて、半導体装置を配線
基板の実装面に位置合わせするようにする。
【００２０】このようにして半導体装置を配線基板の実
装面にマウントする際、当該半導体装置に形成された各
第１の金属バンプ及び各第２の金属バンプと、配線基板
の実装面に形成された電極パターン及び各電極とを相対
的に位置合わせする時間を格段と短縮することができ
る。
【００２１】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【００２２】図６との対応部分に同一符号を付して示す
図１において、ＣＳＰ２０は、ＩＣチツプ２の一面に被
着された弾性接着剤４に導体ベタ層２１及び絶縁膜２２
が順次積層された構成からなる。この絶縁膜２２の表面
には所定パターンで複数の電極端子５が接着されると共
に、当該各電極端子５はそれぞれ配線ライン２３Ａ及び
リード線２３Ｂを介してＩＣチツプ２の一面周端部に形
成された複数の電極３と導通接続されている。
【００２３】また図７との対応部分に同一符号を付した
図２に示すように、絶縁膜２２の表面中央部には、上述
した複数の電極端子５とそれぞれ同一形状でなる複数の
電極端子２４が縦列及び横列それぞれ同数ずつ格子状に
所定パターンで接着されている。これら各電極端子２４
には、それぞれ内部バンプ２５を介して第２の金属バン
プとしてのボール電極２６が対応して積層形成されてい
る。
【００２４】また図３に示すように、これら複数の電極
端子２４には、それぞれ所定径でなる貫通孔２４Ａが形
成されると共に、当該貫通孔２４Ａと連通するように絶
縁膜２２及び導体ベタ層２１にもそれぞれ連通孔２２Ａ
及び連通穴２１Ａが対応して形成されている（以下、貫
通孔２４Ａ、連通孔２２Ａ及び連通穴２１Ａを一体とし
て貫通ビア（Via ）２７と呼ぶ）。これら各貫通ビア２
７の内壁面にはそれぞれ例えばメツキ処理が施されると
共に、例えばエポキシ樹脂でなる絶縁体２８が充填され
ている。さらに各絶縁体２８が充填された貫通ビア２７
は、メツキ処理によつて閉塞され、これにより各ボール
電極２６を形成する際のリフロー時に、各貫通ビア２７
内にそれぞれボール電極２６が陥入するのを回避し得
る。
【００２５】ここで、本発明によるＣＳＰ２０の製造工
程について説明する。まず所定の厚みでなる導体ベタ層
２１の一面に絶縁膜２２の一面を被着させる。この導体
ベタ層２１は、各配線ライン２３Ａの厚み（約30〔μ
ｍ〕）の約３倍程度（約 100〔μｍ〕）の厚みを有す
る。続いてこの絶縁膜２２の他面に例えば銅（Ｃｕ）で
なるテープ状の導電性膜を接着し、当該導電性膜にエツ
チング法による処理を施すことにより所定パターンの電
極端子５及び２４（共に直径約0.2 〔mm〕) 並びに対応
する配線ライン２３Ａを形成する。
【００２６】この後、絶縁膜２２の他面全体に亘つてレ
ジスト（図示せず）を塗布した後、ドリル等を用いて各
電極端子２４の中央部を穿設加工することにより、それ
ぞれ上述した貫通ビア２７（孔径約0.1 〔mm〕) を形成
する。続いて各貫通ビア２７の内壁面にそれぞれメツキ
処理を施した後、それぞれ例えばエポキシ樹脂でなる絶
縁体２８を充填する。この後、当該各貫通ビア２７をメ
ツキ処理によつて内部に充填された絶縁体２８を閉塞す
ることにより、各電極端子２４はそれぞれ貫通ビア２７
を介して導体ベタ層２１と導通接続される。この後、絶
縁膜２２の全面に亘つて塗布されているレジストのうち
各電極端子５及び２４並びに対応する配線ライン２３Ａ
以外の部分を除去する。
【００２７】この後、導体ベタ層２１及び絶縁膜２２か
らなるブロツクを、当該導体ベタ層２１の他面がＩＣチ
ツプ２の一面に被着された弾性接着剤４に当接押圧させ
たまま加熱することにより、当該ブロツクを弾性接着剤
４に固着させる。この場合、導体ベタ層２１、絶縁膜２
２及び弾性接着剤４の平面形状はほぼ同一でなり、ＩＣ
チツプ２の一面の周端部を除いた当該一面の中心部で積
層される。
【００２８】次いで各配線ライン２３Ａをそれぞれ例え
ば銅（Ｃｕ）でなるリード線２３Ｂを介して各電極３と
導通接続した後、ＩＣチツプ２の一面の周端部に、各電
極３及び対応するリード線２３Ｂをそれぞれ覆うように
例えばエポキシ樹脂でなる封止部材１０で封止する。
【００２９】次いで絶縁膜２２の他面に形成された各電
極端子５及び２４に、それぞれ内部バンプ７及び２５を
形成した後、当該各内部バンプ７及び２５に対応してそ
れぞれボール電極８及び２６を積層形成する。この後、
絶縁膜２２の表面に、各ボール電極８及び２６を除いて
例えばエポキシ樹脂でなるテープ状部材９を樹脂封止す
る。
【００３０】一方、図８との対応部分に同一符号を付し
て示す図４において、プリント配線板３０の実装面３０
Ａには、各ボール電極８の配列パターンに対応して形成
された複数のランド１３のみならず、各ボール電極２６
の配列パターンに対応して複数のランド３１が格子状に
縦列及び横列それぞれ同数ずつ形成されている。なお、
これら各ランド３１は、それぞれ実装面３０Ａに配設さ
れた配線ライン（図示せず）を介してグランド接地され
ている。
【００３１】以上の構成において、ＣＳＰ２０では、Ｉ
Ｃチツプ２の一面に導体ベタ層２１及び絶縁膜２２を順
次積層形成した後、当該絶縁膜２２に所定パターンでな
る複数の電極端子２４及び対応する各配線ライン２３Ａ
を形成する。またこれら各電極端子２４から絶縁膜２２
を介して導体ベタ層２１に到達するようにそれぞれ貫通
ビア２７を形成した後、当該各貫通ビア２７にそれぞれ
内部バンプ２５を介してボール電極２６を形成する。こ
れにより各電極端子２４及び導体ビア層２１間はそれぞ
れ対応する貫通ビア２７を介して導通接続される。
【００３２】一方、プリント配線板３０の実装面３０Ａ
において、ＣＳＰ２０の各ボール電極２６に対応してそ
れぞれグランド接地されたランド３１を形成する。この
ＣＳＰ２０をプリント配線板３０の実装面３０Ａに実装
したとき、ＣＳＰ２０の各ボール電極２６はそれぞれプ
リント配線板３０の実装面３０Ａに形成された各ランド
３１と導通接続される。これによりＣＳＰ２０内部に設
けられた導体ベタ層２１は各貫通ビア２７及び対応する
ボール電極２６並びにランド３１を介してグランド接地
される。
【００３３】従つてＩＣチツプ２及び各配線ライン２３
Ａ間に設けられた導体ベタ層２１は、ＩＣチツプ２の一
面側で寄生インダクタンスが非常に小さいグランド層と
なり、これにより当該各配線ライン２３Ａと導体ベタ層
２１とのカツプリングを強めることができる。この結
果、ＣＳＰ２０内部において各配線ライン２３Ａの特性
インピーダンスが小さくなり、かくして隣り合う各配線
ライン２３Ａ間に発生するクロストークノイズ及び放射
ノイズを低減させることができる。従つて、ＣＳＰ１内
部における各配線ライン２３Ａを高周波用の伝送線路と
して用いることができる。
【００３４】また図５に示すようにＣＳＰ２０の上方に
Ｘ線カメラ４０を配置しておき、ＣＳＰ２０をプリント
配線板３０の実装面３０Ａにマウントしたとき、ＣＳＰ
２０の接合面の中央部に形成された複数のボール電極２
６の中から互いに対角線上にある２箇所の隣り合うボー
ル電極２６Ａ及び２６Ｂを任意に選択して、これらをＸ
線カメラ４０による画像認識の対象とする（図２）。こ
れによりＣＳＰ２０の各ボール電極８及び２６をそれぞ
れプリント配線板３０の実装面３０Ａに形成された各ラ
ンド１３及び３１と相対的に位置合わせする際、プリン
ト配線板３０の実装面３０Ａでは、複数のランド３１の
うちランド３１Ａ及び３１Ｂがそれぞれボール電極２６
Ａ及び２６Ｂに対応してＸ線カメラ４０による画像認識
の対象となる（図４）。
【００３５】このようにしてＸ線カメラ４０の撮像結果
はモニタ４１に表示され、当該モニタ４１においては、
ボール電極２６Ａ及び２６Ｂ並びにこれらに対応するラ
ンド３１Ａ及び３１Ｂのみを画像認識の対象とすれば良
いこととなる。従つて、従来のようにＣＳＰ１の接合面
の周端部に沿つて配列されている複数のボール電極８を
全てに亘つて順次画像認識を行う場合と比較して、格段
と画像認識する時間を短縮させることができる。この結
果、ＣＳＰ２０のプリント配線板３０の実装面３０Ａに
対する実装速度を向上させることができる。
【００３６】以上の構成によれば、ＣＳＰ２０内部にお
いてＩＣチツプ２及び各配線ライン２３Ａ間に導体ベタ
層２１及び絶縁膜２２を順次積層形成し、当該各配線ラ
イン２３Ａと導通形成されたボール電極２６をそれぞれ
貫通ビア２７を介して導体ベタ層２１と導通接続させる
と共に、プリント配線板３０の実装面３０ＡにＣＳＰ２
０の各ボール電極２６に対応してそれぞれグランド接地
されたランド３１を形成するようにしたことにより、Ｃ
ＳＰ２０をプリント配線板３０の実装面３０Ａに実装し
た際にＩＣチツプ２及び各配線ライン２３Ａ間に寄生イ
ンダクタンスが非常に小さいグランド層を形成すること
ができ、この結果、隣り合う各配線ライン２３Ａ間に発
生するクロストークノイズ及び放射ノイズを低減させる
ことができ、かくしてＣＳＰ１内部における各配線ライ
ン２３Ａを高周波用の伝送線路として用いることができ
る。
【００３７】またＣＳＰ２０をプリント配線板３０の実
装面３０Ａにマウントする際、ＣＳＰ２０の接合面の中
央部に形成された複数のボール電極２６のうち、互いに
対角線上にある２箇所の隣り合うボール電極２６Ａ及び
２６Ｂを任意に選択して、これらをＸ線ビームによる画
像認識の対象としたことにより、ＣＳＰ２０の各ボール
電極８及び２６をそれぞれプリント配線板３０の実装面
３０Ａに形成された各ランド１３及び３１と相対的に位
置合わせする時間を従来よりも格段と短縮させることが
でき、この結果、ＣＳＰ２０のプリント配線板３０の実
装面３０Ａに対する実装速度を向上させることができ
る。
【００３８】なお上述の実施例においては、第２の金属
バンプとして複数のボール電極２６を縦列及び横列それ
ぞれ同数ずつ格子状に所定パターンで形成した場合につ
いて述べたが、本発明はこれに限らず、Ｘ線ビームによ
る画像認識の対象となる互いに対角線上にある２箇所の
隣り合うボール電極２６Ａ及び２６Ｂのみ形成するよう
にしても良い。この場合、ボール電極２６Ａ及び２６Ｂ
に対応する各電極端子２４にそれぞれ貫通ビア２７を形
成すれば良い。
【００３９】また上述の実施例においては、Ｘ線ビーム
による画像認識の対象として、ＣＳＰ２０の接合面の中
央部に形成された複数のボール電極２６のうち互いに対
角線上にある２箇所の隣り合うボール電極２６Ａ及び２
６Ｂを任意に選択した場合について述べたが、本発明は
これに限らず、当該ボール電極２６Ａ及び２６Ｂ以外の
種々の組合せで選択しても良く、さらに３個以上を任意
に選択しても良い。この場合、任意に選択する複数個の
ボール電極２６は、できるだけＣＳＰ２０の接合面の中
央部にある方がＸ線による画像認識の対象として効率が
良い。
【００４０】さらに上述の実施例においては、ＣＳＰ２
０の接合面に複数の電極端子２４を縦列及び横列それぞ
れ同数ずつ格子状に所定パターンで形成した場合につい
て述べたが、本発明はこれに限らず、複数の電極端子２
４を複数の環状に配列するようにしても良い。この場
合、Ｘ線ビームによる画像認識の対象として２個以上の
電極端子に対応するボール電極を任意に選択することに
より、ＣＳＰをプリント配線板の実装面に対して完全に
位置合わせすれば良い。
【００４１】さらに上述の実施例においては、ＣＳＰ２
０内部にグランド層として導体ベタ層２１を設けた場合
について述べたが、本発明はこれに限らず、導体ベタ層
２１を電源層として設けるようにしても良い。この場
合、プリント配線板３０の実装面３０Ａに形成された複
数のランド３１はそれぞれグランド接地することなく、
所定の交流電源（図示せず）とそれぞれ導通接続すれば
良い。
【００４２】また単層でなる導体ベタ層２１をグランド
層及び電源層をそれぞれ半々で構成するようにしても良
い。この場合、プリント配線板３０の実装面３０Ａに形
成された複数のランド３１は、グランド層としての導体
ベタ層２１と導通接続されたボール電極２６に対応する
ランドはグランド接地すれば良く、一方、電源層として
の導体ベタ層２１と導通接続されたボール電極２６に対
応するランドは所定の交流電源（図示せず）と導通接続
すれば良い。
【００４３】さらに上述の実施例においては、ＣＳＰ２
０内部に単層でなる導体ベタ層２１を設けた場合につい
て述べたが、本発明においては、２層以上の複数層でな
る導体ベタ層２１を積層して設けるようにしても良い。
この場合、導体ベタ層２１をグランド層及び電源層と交
互に積層することにより、単層でなるグランド層又は電
源層として導体ベタ層２１を設けた場合よりも隣り合う
各配線ライン２３Ａ間に発生するクロストークノイズ及
び放射ノイズを格段と低減させることができる。
【００４４】さらに上述の実施例においては、半導体装
置としてＣＳＰ２０を用いた場合について述べたが、本
発明はこれに限らず、一面に複数のボール電極が所定パ
ターンで配設されてなる半導体装置であれば種々のもの
を適用し得る。
【００４５】
【発明の効果】上述のように本発明によれば、所定の電
極パターンが形成された配線基板の実装面に実装され、
電極パターンに対応して実装面との対向面に複数の第１
の金属バンプが形成されてなる半導体装置において、半
導体素子から引き出されると共に各第１の金属バンプに
対応する所定数の配線と、所定パターンで形成された所
定数の第２の金属バンプとを対向面に形成し、対向面を
絶縁層として、当該絶縁層及び半導体素子間に導体層を
介挿して形成すると共に、各第２の金属バンプに対応し
て導通接続されるビアをそれぞれ絶縁層を介して導体層
と導通接続するように形成したことにより、絶縁層に形
成された各配線と導体層とのカツプリングを強めること
ができ、かくして電気的特性を向上させ得る半導体装置
を実現することができる。
【００４６】また本発明によれば、所定の電極パターン
が形成された配線基板の実装面に半導体装置が実装され
てなる実装基板において、半導体装置は、半導体素子か
ら引き出されると共に各第１の金属バンプに対応する所
定数の配線と、所定パターンで形成された所定数の第２
の金属バンプとを対向面に形成し、対向面を絶縁層とし
て、当該絶縁層及び半導体素子間に導体層を介挿して形
成すると共に、各第２の金属バンプに対応して導通接続
されるビアをそれぞれ絶縁層を介して導体層と導通接続
するように形成し、一方、配線基板は、各第２の金属バ
ンプに対応して実装面に形成され、それぞれグランド又
は電源が導通接続されてなる所定数の電極を形成するよ
うにしたことにより、絶縁層に形成された各配線と導体
層とのカツプリングを強めることができ、かくして半導
体装置の電気的特性を向上させ得る実装基板を実現する
ことができる。
【００４７】さらに本発明によれば、所定の電極パター
ンが形成された配線基板の実装面に、電極パターンに対
応して実装面との対向面の周端部に複数の第１の金属バ
ンプが形成されてなる半導体装置を実装する実装方法に
おいて、対向面の中央部に所定パターンで所定数の第２
の金属バンプを形成すると共に、配線基板の実装面に各
第２の金属バンプに対応してそれぞれ電極を形成し、半
導体装置を配線基板の実装面にマウントしたとき、所定
数の第２の金属バンプのうち少なくとも２以上の第２の
金属バンプと、当該２以上の第２の金属バンプに対応す
る各電極との位置関係に基づいて、半導体装置を配線基
板の実装面に位置合わせするようにしたことにより、半
導体装置に形成された各第１の金属バンプ及び各第２の
金属バンプと、配線基板の実装面に形成された電極パタ
ーン及び各電極とを相対的に位置合わせする時間を格段
と短縮することができ、かくして配線基板に対する位置
合わせを容易にし得る実装方法を実現することができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例によるＣＳＰの構成を示す部
分的断面図である。
【図２】図１に示すＣＳＰの接合面の構成を示す平面図
である。
【図３】図１に示す貫通ビアの構造を示す断面図であ
る。
【図４】本発明の一実施例によるプリント配線板の実装
面の構成を示す平面図である。
【図５】Ｘ線カメラによるＣＳＰ及びプリント配線板の
撮像状態の説明に供する略線的な部分的断面図である。
【図６】従来のＣＳＰの構成を示す部分的断面図であ
る。
【図７】図６に示すＣＳＰの接合面の構成を示す平面図
である。
【図８】従来のプリント配線板の実装面の構成を示す平
面図である。
【符号の説明】
１、２０……ＣＳＰ、２……ＩＣチツプ、３……電極、
４……弾性接着剤、５、２４……電極端子、６Ａ、２３
Ａ……配線ライン、６Ｂ、２３Ｂ……リード線、７、２
５……内部バンプ、８、２６……ボール電極、９……テ
ープ状部材、１０……封止部材、１２、３０……プリン
ト配線板、１２Ａ、３０Ａ……実装面、１３、３１……
ランド、２１……導体ベタ層、２２……絶縁膜、２７…
…貫通ビア、２８……絶縁体、４０……Ｘ線カメラ、４
１……モニタ。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】所定の電極パターンが形成された配線基板
    の実装面に実装され、上記電極パターンに対応して上記
    実装面との対向面に複数の第１の金属バンプが形成され
    てなる半導体装置において、 半導体素子から引き出されると共に、上記各第１の金属
    バンプに対応して上記対向面に形成された所定数の配線
    と、 上記対向面に所定パターンで形成された所定数の第２の
    金属バンプと、 上記対向面は絶縁層でなり、当該絶縁層及び上記半導体
    素子間に介挿して形成された導体層と、 上記各第２の金属バンプに対応して導通接続されると共
    に、上記絶縁層を介して上記導体層と導通接続された所
    定数のビアとを具えたことを特徴とする半導体装置。
  2. 【請求項２】上記各第２の金属バンプは、上記対向面の
    中央部に形成されてなることを特徴とする請求項１に記
    載の半導体装置。
  3. 【請求項３】上記導体層は、互いに電気的に分離された
    複数の領域に分割され、 上記各ビアは、上記各第２の金属バンプに対応してそれ
    ぞれ上記絶縁層を介して上記導体層の上記各領域と導通
    接続されてなることを特徴とする請求項１に記載の半導
    体装置。
  4. 【請求項４】上記実装面との対向面及び上記半導体素子
    間に介挿して複数の上記絶縁層及び上記導体層がそれぞ
    れ交互に積層形成され、 上記各ビアは、上記各第２の金属バンプに対応してそれ
    ぞれ各上記絶縁層を介して対応する各上記導体層と導通
    接続されてなることを特徴とする請求項１に記載の半導
    体装置。
  5. 【請求項５】上記各第２の金属バンプは、上記各第１の
    金属バンプと同じバンプ高さでなることを特徴とする請
    求項１に記載の半導体装置。
  6. 【請求項６】所定の電極パターンが形成された配線基板
    の実装面に、上記電極パターンに対応して上記実装面と
    の対向面に複数の第１の金属バンプが形成されてなる半
    導体装置が実装されてなる実装基板において、 半導体素子から引き出されると共に、上記各第１の金属
    バンプに対応して上記対向面に形成された所定数の配線
    と、 上記対向面に所定パターンで形成された所定数の第２の
    金属バンプと、 上記対向面は絶縁層でなり、当該絶縁層及び上記半導体
    素子間に介挿して形成された導体層と、 上記各第２の金属バンプに対応して導通接続されると共
    に、上記絶縁層を介して上記導体層と導通接続された所
    定数のビアとを具え、 上記配線基板は、上記各第２の金属バンプに対応して上
    記実装面に形成され、それぞれグランド又は電源が導通
    接続されてなる所定数の電極を具えることを特徴とする
    実装基板。
  7. 【請求項７】上記導体層は、互いに電気的に分離された
    複数の領域に分割され、 上記各ビアは、上記各第２の金属バンプに対応してそれ
    ぞれ上記絶縁層を介して上記導体層の上記各領域と導通
    接続されてなることを特徴とする請求項６に記載の実装
    基板。
  8. 【請求項８】上記実装面との対向面及び上記半導体素子
    間に介挿して複数の上記絶縁層及び上記導体層がそれぞ
    れ交互に積層形成され、 上記各ビアは、上記各第２の金属バンプに対応してそれ
    ぞれ各上記絶縁層を介して対応する各上記導体層と導通
    接続されてなることを特徴とする請求項６に記載の実装
    基板。
  9. 【請求項９】所定の電極パターンが形成された配線基板
    の実装面に、上記電極パターンに対応して上記実装面と
    の対向面の周端部に複数の第１の金属バンプが形成され
    てなる半導体装置を実装する実装方法において、 上記対向面の中央部に所定パターンで所定数の第２の金
    属バンプを形成すると共に、 上記配線基板の上記実装面に上記各第２の金属バンプに
    対応してそれぞれ電極を形成し、 上記半導体装置を上記配線基板の上記実装面にマウント
    したとき、 所定数の上記第２の金属バンプのうち少なくとも２以上
    の上記第２の金属バンプと、当該２以上の第２の金属バ
    ンプに対応する上記各電極との位置関係に基づいて、上
    記半導体装置を上記配線基板の上記実装面に位置合わせ
    することを特徴とする実装方法。
  10. 【請求項１０】上記各第１の金属バンプは、半導体素子
    から引き出され、かつ上記対向面に形成された所定数の
    配線にそれぞれ導通接続され、 上記対向面は絶縁層でなり、当該絶縁層及び上記半導体
    素子間に介挿して導体層が形成され、 上記各第２の金属バンプは、上記絶縁層を介して上記導
    体層と導通接続された所定数のビアと導通接続され、 上記各電極は、それぞれグランド又は電源が導通接続さ
    れてなることを特徴とする請求項９に記載の実装方法。
  11. 【請求項１１】上記導体層は、互いに電気的に分離され
    た複数の領域に分割され、 上記各ビアは、上記各第２の金属バンプに対応してそれ
    ぞれ上記絶縁層を介して上記導体層の上記各領域と導通
    接続されてなることを特徴とする請求項９に記載の実装
    方法。
  12. 【請求項１２】上記実装面との対向面及び上記半導体素
    子間に介挿して複数の上記絶縁層及び上記導体層がそれ
    ぞれ交互に積層形成され、 上記各ビアは、上記各第２の金属バンプに対応してそれ
    ぞれ各上記絶縁層を介して対応する各上記導体層と導通
    接続されてなることを特徴とする請求項９に記載の実装
    方法。
  13. 【請求項１３】上記各第２の金属バンプは、上記各第１
    の金属バンプと同じバンプ高さでなることを特徴とする
    請求項９に記載の実装方法。
JP8148449A 1996-05-16 1996-05-16 半導体装置、実装基板及び実装方法 Pending JPH09306950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8148449A JPH09306950A (ja) 1996-05-16 1996-05-16 半導体装置、実装基板及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8148449A JPH09306950A (ja) 1996-05-16 1996-05-16 半導体装置、実装基板及び実装方法

Publications (1)

Publication Number Publication Date
JPH09306950A true JPH09306950A (ja) 1997-11-28

Family

ID=15453040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8148449A Pending JPH09306950A (ja) 1996-05-16 1996-05-16 半導体装置、実装基板及び実装方法

Country Status (1)

Country Link
JP (1) JPH09306950A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345075B1 (ko) * 1999-12-16 2002-07-20 주식회사 하이닉스반도체 칩 사이즈 패키지
WO2005082087A3 (en) * 2004-02-26 2007-02-01 Sae Magnetics Hk Ltd Method and apparatus for connecting metal structures on opposing sides of a circuit
US20220028844A1 (en) * 2020-07-27 2022-01-27 Stmicroelectronics (Grenoble 2) Sas Voltage regulating device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345075B1 (ko) * 1999-12-16 2002-07-20 주식회사 하이닉스반도체 칩 사이즈 패키지
WO2005082087A3 (en) * 2004-02-26 2007-02-01 Sae Magnetics Hk Ltd Method and apparatus for connecting metal structures on opposing sides of a circuit
US7286325B2 (en) * 2004-02-26 2007-10-23 Sae Magnetics (H.K.) Ltd Method and apparatus for connecting metal structures on opposing sides of a circuit
US20220028844A1 (en) * 2020-07-27 2022-01-27 Stmicroelectronics (Grenoble 2) Sas Voltage regulating device

Similar Documents

Publication Publication Date Title
US11462483B2 (en) Wire bond wires for interference shielding
US6731009B1 (en) Multi-die assembly
US6037665A (en) Mounting assembly of integrated circuit device and method for production thereof
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US7176506B2 (en) High frequency chip packages with connecting elements
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US6594891B1 (en) Process for forming multi-layer electronic structures
US20070096160A1 (en) High frequency chip packages with connecting elements
US20080157295A1 (en) Methods and apparatus for multichip module packaging
JPH08213543A (ja) マルチダイパッケージ装置
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2001244293A (ja) 半導体素子及びこれを用いた半導体装置
JP2007502015A (ja) マルチチップ回路モジュールおよびその製造法
WO2004080134A2 (en) High frequency chip packages with connecting elements
US6437436B2 (en) Integrated circuit chip package with test points
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
JP2005150443A (ja) 積層型半導体装置およびその製造方法
JPH07142283A (ja) コンデンサ及びこれを用いた実装構造
JPH09306950A (ja) 半導体装置、実装基板及び実装方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
US6630628B2 (en) High-performance laminate for integrated circuit interconnection
JP3394479B2 (ja) 半導体装置
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法