JPH09305509A - データ転送装置およびデータ転送方法 - Google Patents
データ転送装置およびデータ転送方法Info
- Publication number
- JPH09305509A JPH09305509A JP8121286A JP12128696A JPH09305509A JP H09305509 A JPH09305509 A JP H09305509A JP 8121286 A JP8121286 A JP 8121286A JP 12128696 A JP12128696 A JP 12128696A JP H09305509 A JPH09305509 A JP H09305509A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- stuffing
- byte
- hdlc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 データ処理端末等に使用されるＨＤＬＣ処理
機能に於いて、フレーム化されたデータをＨＤＬＣ処理
する際にある程度の時間、データ入力中断が発生しても
エラーにならないデータ転送装置およびデータ転送方法
を提供することを目的とする。 【解決手段】 データ転送装置１１を、第１スタッフィ
ングフォーマット変換部１２、データ蓄積部１３、デー
タ検索部１４、データサイズ演算部１５、データ転送部
１６、第２スタッフィングフォーマット変換部１７、Ｈ
ＤＬＣフォーマット変換部１８で構成することにより、
フラグシーケンスの途中でデータ切れが発生しない手段
が得られる。
機能に於いて、フレーム化されたデータをＨＤＬＣ処理
する際にある程度の時間、データ入力中断が発生しても
エラーにならないデータ転送装置およびデータ転送方法
を提供することを目的とする。 【解決手段】 データ転送装置１１を、第１スタッフィ
ングフォーマット変換部１２、データ蓄積部１３、デー
タ検索部１４、データサイズ演算部１５、データ転送部
１６、第２スタッフィングフォーマット変換部１７、Ｈ
ＤＬＣフォーマット変換部１８で構成することにより、
フラグシーケンスの途中でデータ切れが発生しない手段
が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＨＤＬＣフォーマ
ット変換手段を用いてデータ転送を行うデータ転送装置
およびデータ転送方法に関するものである。
ット変換手段を用いてデータ転送を行うデータ転送装置
およびデータ転送方法に関するものである。
【０００２】
【従来の技術】従来、ＨＤＬＣフォーマット変換手段へ
入力されるＨＤＬＣフレーム化データは、フラグシーケ
ンス以外で途切れることのない連続したビットスタッフ
ィングデータであり、フラグシーケンスの途中でデータ
が途切れることが発生するとフレームエラーと判断され
ていた。
入力されるＨＤＬＣフレーム化データは、フラグシーケ
ンス以外で途切れることのない連続したビットスタッフ
ィングデータであり、フラグシーケンスの途中でデータ
が途切れることが発生するとフレームエラーと判断され
ていた。
【０００３】
【発明が解決しようとする課題】この種データ転送装置
に於いては、ＨＤＬＣフォーマット変換手段へ入力する
データがフラグシーケンス以外で一時的に途切れても、
問題なくＨＤＬＣフレーム解除（フラグシーケンス削
除、０ビット削除）処理が行えることが要求される。
に於いては、ＨＤＬＣフォーマット変換手段へ入力する
データがフラグシーケンス以外で一時的に途切れても、
問題なくＨＤＬＣフレーム解除（フラグシーケンス削
除、０ビット削除）処理が行えることが要求される。
【０００４】そこで本発明は、データ処理端末等に使用
されるＨＤＬＣ処理機能に於いて、フレーム化されたデ
ータをＨＤＬＣ処理する際にある程度の時間、データ入
力中断が発生してもエラーにならないデータ転送装置お
よびデータ転送方法を提供することを目的とする。
されるＨＤＬＣ処理機能に於いて、フレーム化されたデ
ータをＨＤＬＣ処理する際にある程度の時間、データ入
力中断が発生してもエラーにならないデータ転送装置お
よびデータ転送方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１の発明は、ビッ
ト単位データとしてのビットスタッフィングデータであ
るＨＤＬＣフレーム化データをバイト単位データとして
のバイトスタッフィングデータへ変換する第１スタッフ
ィングフォーマット変換部と、変換後のデータを一時格
納するデータ蓄積部と、データ蓄積部のデータ列の中か
らフラグシーケンスパターンを含むバイト列を検索する
データ検索部と、検索した２つのアドレスからフラグシ
ーケンスを含むデータ列のサイズを算出するデータサイ
ズ演算部と、転送開始アドレスと転送サイズから再度ビ
ットスタッフィングデータへ変換する第２スタッフィン
グフォーマット変換部へ転送するデータ転送部と、再度
ビットスタッフィング化されたデータを非フレーム化デ
ータへ変換するＨＤＬＣフォーマット変換部を具備し
た。
ト単位データとしてのビットスタッフィングデータであ
るＨＤＬＣフレーム化データをバイト単位データとして
のバイトスタッフィングデータへ変換する第１スタッフ
ィングフォーマット変換部と、変換後のデータを一時格
納するデータ蓄積部と、データ蓄積部のデータ列の中か
らフラグシーケンスパターンを含むバイト列を検索する
データ検索部と、検索した２つのアドレスからフラグシ
ーケンスを含むデータ列のサイズを算出するデータサイ
ズ演算部と、転送開始アドレスと転送サイズから再度ビ
ットスタッフィングデータへ変換する第２スタッフィン
グフォーマット変換部へ転送するデータ転送部と、再度
ビットスタッフィング化されたデータを非フレーム化デ
ータへ変換するＨＤＬＣフォーマット変換部を具備し
た。
【０００６】請求項２の発明は、前記データ転送部をＤ
ＭＡコントローラによるＤＭＡ転送部とした。
ＭＡコントローラによるＤＭＡ転送部とした。
【０００７】請求項３の発明は、ビット単位データとし
てのビットスタッフィングデータであるＨＤＬＣフレー
ム化データをバイト単位データとしてのバイトスタッフ
ィングデータへ変換し、その変換されたデータを一時格
納し、格納しているデータ列からフラグシーケンスを含
むバイト列を検索し、２つの検索したバイト列のアドレ
スとその間のデータサイズを算出し、１つ目のアドレス
から２つ目までのデータサイズ分だけバイトスタッフィ
ングからビットスタッフィング変換してＨＤＬＣフォー
マット変換部へ転送し非フレーム化データを得るように
した。
てのビットスタッフィングデータであるＨＤＬＣフレー
ム化データをバイト単位データとしてのバイトスタッフ
ィングデータへ変換し、その変換されたデータを一時格
納し、格納しているデータ列からフラグシーケンスを含
むバイト列を検索し、２つの検索したバイト列のアドレ
スとその間のデータサイズを算出し、１つ目のアドレス
から２つ目までのデータサイズ分だけバイトスタッフィ
ングからビットスタッフィング変換してＨＤＬＣフォー
マット変換部へ転送し非フレーム化データを得るように
した。
【０００８】請求項４の発明は、前記ＨＤＬＣフォーマ
ット変換部が双方向対応ＨＤＬＣフォーマット変換部で
あって、逆方向のデータ処理を同時に行うようにした。
ット変換部が双方向対応ＨＤＬＣフォーマット変換部で
あって、逆方向のデータ処理を同時に行うようにした。
【０００９】
【発明の実施の形態】請求項１の発明によれば、完全な
ビット同期でないＨＤＬＣフレーム化されているビット
スタッフィングデータから非フレーム化データを生成出
来る。
ビット同期でないＨＤＬＣフレーム化されているビット
スタッフィングデータから非フレーム化データを生成出
来る。
【００１０】請求項２の発明によれば、データ転送部の
データ転送をより高速に動作させることが出来る。
データ転送をより高速に動作させることが出来る。
【００１１】請求項３の発明によれば、完全なビット同
期でないＨＤＬＣフレーム化されているビットスタッフ
ィングデータから非フレーム化データを生成出来る。
期でないＨＤＬＣフレーム化されているビットスタッフ
ィングデータから非フレーム化データを生成出来る。
【００１２】請求項４の発明によれば、データ転送部の
データ転送をより高速で行うことができる。
データ転送をより高速で行うことができる。
【００１３】以下、本発明の実施の形態について、図面
を参照して説明する。 （実施の形態１）図１は、本発明の実施の形態１による
データ転送装置のブロック図である。このデータ転送装
置１１は、入力されるビットスタッフィングデータ（ビ
ット単位データ）であるＨＤＬＣフレーム化データをバ
イトスタッフィングデータ（バイト単位データ）へ変換
する第１スタッフィングフォーマット変換部１２と、変
換後のデータを一時格納するデータ蓄積部１３と、デー
タ蓄積部１３のデータ列の中からフラグシーケンスパタ
ーンを含むバイト列を検索するデータ検索部１４と、検
索した２つのアドレスからフラグシーケンスを含むデー
タ列のサイズを算出するデータサイズ演算部１５と転送
開始アドレスと転送サイズから第２スタッフィングフォ
ーマット変換部１７へデータ転送するデータ転送部１６
と、従来と同様のＨＤＬＣフォーマット変換部１８で構
成される。
を参照して説明する。 （実施の形態１）図１は、本発明の実施の形態１による
データ転送装置のブロック図である。このデータ転送装
置１１は、入力されるビットスタッフィングデータ（ビ
ット単位データ）であるＨＤＬＣフレーム化データをバ
イトスタッフィングデータ（バイト単位データ）へ変換
する第１スタッフィングフォーマット変換部１２と、変
換後のデータを一時格納するデータ蓄積部１３と、デー
タ蓄積部１３のデータ列の中からフラグシーケンスパタ
ーンを含むバイト列を検索するデータ検索部１４と、検
索した２つのアドレスからフラグシーケンスを含むデー
タ列のサイズを算出するデータサイズ演算部１５と転送
開始アドレスと転送サイズから第２スタッフィングフォ
ーマット変換部１７へデータ転送するデータ転送部１６
と、従来と同様のＨＤＬＣフォーマット変換部１８で構
成される。
【００１４】次に実際の動作について説明する。まず、
ユーザはデータ転送装置１１に対し、その前段の処理ブ
ロックから出力されたＨＤＬＣフレーム化データを入力
する。この時、入力するＨＤＬＣフレーム化データはビ
ットスタッフィングデータであり、その中に含まれるフ
ラグシーケンスパターン（ビット列、０１１１１１１
０）は、ビット同期であるために８ビットの区切り毎に
存在するとは限らず、当然そのフラグシーケンスパター
ンで入力データが区切られているとも限らない。そこで
データ転送装置１１に入力されたＨＤＬＣフレーム化デ
ータを第１スタッフィングフォーマット変換部１２に於
いてバイトスタッフィングデータすなわち８ビットで１
単位とするデータフォーマットに変換する。
ユーザはデータ転送装置１１に対し、その前段の処理ブ
ロックから出力されたＨＤＬＣフレーム化データを入力
する。この時、入力するＨＤＬＣフレーム化データはビ
ットスタッフィングデータであり、その中に含まれるフ
ラグシーケンスパターン（ビット列、０１１１１１１
０）は、ビット同期であるために８ビットの区切り毎に
存在するとは限らず、当然そのフラグシーケンスパター
ンで入力データが区切られているとも限らない。そこで
データ転送装置１１に入力されたＨＤＬＣフレーム化デ
ータを第１スタッフィングフォーマット変換部１２に於
いてバイトスタッフィングデータすなわち８ビットで１
単位とするデータフォーマットに変換する。
【００１５】次に複数のバイトに分断されている可能性
があるフラグシーケンスパターンを検索するために、一
時バッファとするデータ蓄積部１３にバイト単位でデー
タを蓄積していく。蓄積されたデータは、データ検索部
１４に於いて、バイト単位でフラグシーケンスパターン
と１ビットずつずらすことを繰り返しながら比較を行
う。この結果、フラグシーケンスパターンを含んだバイ
トのアドレスが判明するので、このアドレスが２回検出
された時点で２つのアドレスの差分からフラグシーケン
スで挟まれたバイト数をデータサイズ演算部１５にて算
出する。そして、データ転送部１６では、１つ目のアド
レスからデータサイズ演算部１５にて算出したバイト数
分だけデータ蓄積部１３から第２スタッフィングフォー
マット変換部１７に対しデータ転送を繰り返す。
があるフラグシーケンスパターンを検索するために、一
時バッファとするデータ蓄積部１３にバイト単位でデー
タを蓄積していく。蓄積されたデータは、データ検索部
１４に於いて、バイト単位でフラグシーケンスパターン
と１ビットずつずらすことを繰り返しながら比較を行
う。この結果、フラグシーケンスパターンを含んだバイ
トのアドレスが判明するので、このアドレスが２回検出
された時点で２つのアドレスの差分からフラグシーケン
スで挟まれたバイト数をデータサイズ演算部１５にて算
出する。そして、データ転送部１６では、１つ目のアド
レスからデータサイズ演算部１５にて算出したバイト数
分だけデータ蓄積部１３から第２スタッフィングフォー
マット変換部１７に対しデータ転送を繰り返す。
【００１６】第２スタッフィングフォーマット変換部１
７にて再びビットスタッフィング化されたデータは、Ｈ
ＤＬＣフォーマット変換部１８にて公知のＨＤＬＣ非フ
レーム化処理すなわちフラグシーケンス削除および０削
除（５個１が続いた後に１個０がありまた１個以上１が
あるパターンのときに１で挟まれた０をはずす）処理を
行う。以上の各処理部での処理によってデータ転送装置
１１からは生データ（非フレーム化データ）を抽出する
ことが出来る。
７にて再びビットスタッフィング化されたデータは、Ｈ
ＤＬＣフォーマット変換部１８にて公知のＨＤＬＣ非フ
レーム化処理すなわちフラグシーケンス削除および０削
除（５個１が続いた後に１個０がありまた１個以上１が
あるパターンのときに１で挟まれた０をはずす）処理を
行う。以上の各処理部での処理によってデータ転送装置
１１からは生データ（非フレーム化データ）を抽出する
ことが出来る。
【００１７】（実施の形態２）図２は、本発明の実施の
形態２によるデータ転送装置のブロック図である。この
データ転送装置２１は、入力されるビットスタッフィン
グデータ（ビット単位データ）であるＨＤＬＣフレーム
化データをバイトスタッフィングデータ（バイト単位デ
ータ）へ変換する第１スタッフィングフォーマット変換
部１２と、変換後のデータを一時格納するデータ蓄積部
１３と、データ蓄積部１３のデータ列の中からフラグシ
ーケンスパターンを含むバイト列を検索するデータ検索
部１４と検索した２つのアドレスからフラグシーケンス
を含むデータ列のサイズを算出するデータサイズ演算部
１５と、転送開始アドレスと転送サイズから第２スタッ
フィングフォーマット変換部１７へデータ転送するＤＭ
Ａ転送部２６と、ＨＤＬＣフォーマット変換部１８で構
成される。
形態２によるデータ転送装置のブロック図である。この
データ転送装置２１は、入力されるビットスタッフィン
グデータ（ビット単位データ）であるＨＤＬＣフレーム
化データをバイトスタッフィングデータ（バイト単位デ
ータ）へ変換する第１スタッフィングフォーマット変換
部１２と、変換後のデータを一時格納するデータ蓄積部
１３と、データ蓄積部１３のデータ列の中からフラグシ
ーケンスパターンを含むバイト列を検索するデータ検索
部１４と検索した２つのアドレスからフラグシーケンス
を含むデータ列のサイズを算出するデータサイズ演算部
１５と、転送開始アドレスと転送サイズから第２スタッ
フィングフォーマット変換部１７へデータ転送するＤＭ
Ａ転送部２６と、ＨＤＬＣフォーマット変換部１８で構
成される。
【００１８】次に実際の動作について説明する。まず、
ユーザはデータ転送装置２１に対し、その前段の処理ブ
ロックから出力されたＨＤＬＣフレーム化データを入力
する。この時、入力するＨＤＬＣフレーム化データはビ
ットスタッフィングデータであり、その中に含まれるフ
ラグシーケンスパターン（ビット列、０１１１１１１
０）は、ビット同期であるために８ビットの区切り毎に
存在するとは限らず、当然そのフラグシーケンスパター
ンで入力データが区切られているとも限らない。
ユーザはデータ転送装置２１に対し、その前段の処理ブ
ロックから出力されたＨＤＬＣフレーム化データを入力
する。この時、入力するＨＤＬＣフレーム化データはビ
ットスタッフィングデータであり、その中に含まれるフ
ラグシーケンスパターン（ビット列、０１１１１１１
０）は、ビット同期であるために８ビットの区切り毎に
存在するとは限らず、当然そのフラグシーケンスパター
ンで入力データが区切られているとも限らない。
【００１９】そこでデータ転送装置２１に入力されたＨ
ＤＬＣフレーム化データを第１スタッフィングフォーマ
ット変換部１２に於いてバイトスタッフィングデータす
なわち８ビットで１単位とするデータフォーマットに変
換する。次に複数のバイトに分断されている可能性があ
るフラグシーケンスパターンを検索するために、一時バ
ッファとするデータ蓄積部１３にバイト単位でデータを
蓄積していく。蓄積されたデータは、データ検索部１４
に於いて、バイト単位でフラグシーケンスパターンと１
ビットずつずらすことを繰り返しながら比較を行う。こ
の結果、フラグシーケンスパターンを含んだバイトのア
ドレスが判明するので、このアドレスが２回検出された
時点で２つのアドレスの差分からフラグシーケンスで挟
まれたバイト数をデータサイズ演算部１５にて算出す
る。そして、公知のＤＭＡコントローラで実現するＤＭ
Ａ転送部２６では、１つ目のアドレスからデータサイズ
演算部１５にて算出したバイト数分だけデータ蓄積部１
３から第２スタッフィングフォーマット変換部１７に対
しデータ転送を繰り返す。
ＤＬＣフレーム化データを第１スタッフィングフォーマ
ット変換部１２に於いてバイトスタッフィングデータす
なわち８ビットで１単位とするデータフォーマットに変
換する。次に複数のバイトに分断されている可能性があ
るフラグシーケンスパターンを検索するために、一時バ
ッファとするデータ蓄積部１３にバイト単位でデータを
蓄積していく。蓄積されたデータは、データ検索部１４
に於いて、バイト単位でフラグシーケンスパターンと１
ビットずつずらすことを繰り返しながら比較を行う。こ
の結果、フラグシーケンスパターンを含んだバイトのア
ドレスが判明するので、このアドレスが２回検出された
時点で２つのアドレスの差分からフラグシーケンスで挟
まれたバイト数をデータサイズ演算部１５にて算出す
る。そして、公知のＤＭＡコントローラで実現するＤＭ
Ａ転送部２６では、１つ目のアドレスからデータサイズ
演算部１５にて算出したバイト数分だけデータ蓄積部１
３から第２スタッフィングフォーマット変換部１７に対
しデータ転送を繰り返す。
【００２０】第２スタッフィングフォーマット変換部１
７にて再びビットスタッフィング化されたデータは、Ｈ
ＤＬＣフォーマット変換部１８にて公知のＨＤＬＣ非フ
レーム化処理すなわちフラグシーケンス削除および０削
除（５個１が続いた後に１個０がありまた１個以上１が
あるパターンのときに１で挟まれた０をはずす）処理を
行う。以上の各処理部での処理によってデータ転送装置
１１からは生データ（非フレーム化データ）を抽出する
ことが出来る。
７にて再びビットスタッフィング化されたデータは、Ｈ
ＤＬＣフォーマット変換部１８にて公知のＨＤＬＣ非フ
レーム化処理すなわちフラグシーケンス削除および０削
除（５個１が続いた後に１個０がありまた１個以上１が
あるパターンのときに１で挟まれた０をはずす）処理を
行う。以上の各処理部での処理によってデータ転送装置
１１からは生データ（非フレーム化データ）を抽出する
ことが出来る。
【００２１】（実施の形態３）図３は、本発明の実施の
形態３によるデータ転送装置のブロック図である。この
データ転送装置３１は、入力されるビットスタッフィン
グデータ（ビット単位データ）であるＨＤＬＣフレーム
化データをバイトスタッフィングデータ（バイト単位デ
ータ）へ変換する機能とバイトスタッフィングデータを
ビット同期のビットスタッフィングデータへ変換する機
能を合わせ持つ第１スタッフィングフォーマット変換部
１２と、変換後のデータおよび逆方向のデータを一時格
納するデータ蓄積部１３と、データ蓄積部１３のデータ
列の中からフラグシーケンスパターンを含むバイト列を
検索するデータ検索部１４と、検索した２つのアドレス
からフラグシーケンスを含むデータ列のサイズを算出す
るデータサイズ演算部１５と、転送開始アドレスと転送
サイズに基づいてデータ蓄積部１３から第２スタッフィ
ングフォーマット変換部１７へデータを転送するＤＭＡ
転送部２６と、第２スタッフィングフォーマット変換部
１７で再びビットスタッフィング化されたデータを非フ
レーム化データへ変換させる機能と非フレーム化データ
をフレーム化データする双方向対応ＨＤＬＣフォーマッ
ト変換部３８で構成される。
形態３によるデータ転送装置のブロック図である。この
データ転送装置３１は、入力されるビットスタッフィン
グデータ（ビット単位データ）であるＨＤＬＣフレーム
化データをバイトスタッフィングデータ（バイト単位デ
ータ）へ変換する機能とバイトスタッフィングデータを
ビット同期のビットスタッフィングデータへ変換する機
能を合わせ持つ第１スタッフィングフォーマット変換部
１２と、変換後のデータおよび逆方向のデータを一時格
納するデータ蓄積部１３と、データ蓄積部１３のデータ
列の中からフラグシーケンスパターンを含むバイト列を
検索するデータ検索部１４と、検索した２つのアドレス
からフラグシーケンスを含むデータ列のサイズを算出す
るデータサイズ演算部１５と、転送開始アドレスと転送
サイズに基づいてデータ蓄積部１３から第２スタッフィ
ングフォーマット変換部１７へデータを転送するＤＭＡ
転送部２６と、第２スタッフィングフォーマット変換部
１７で再びビットスタッフィング化されたデータを非フ
レーム化データへ変換させる機能と非フレーム化データ
をフレーム化データする双方向対応ＨＤＬＣフォーマッ
ト変換部３８で構成される。
【００２２】次に実際の動作について説明する。まず、
ユーザはデータ転送装置３１に対し、その前段の処理ブ
ロックから出力されたＨＤＬＣフレーム化データを入力
する。この時、入力するＨＤＬＣフレーム化データはビ
ットスタッフィングデータであり、その中に含まれるフ
ラグシーケンスパターン（ビット列、０１１１１１１
０）は、ビット同期であるために８ビットの区切り毎に
存在するとは限らず、当然そのフラグシーケンスパター
ンで入力データが区切られているとも限らない。そこで
データ転送装置３１に入力されたＨＤＬＣフレーム化デ
ータを第１スタッフィングフォーマット変換部１２に於
いてバイトスタッフィングデータすなわち８ビットで１
単位とするデータフォーマットに変換する。
ユーザはデータ転送装置３１に対し、その前段の処理ブ
ロックから出力されたＨＤＬＣフレーム化データを入力
する。この時、入力するＨＤＬＣフレーム化データはビ
ットスタッフィングデータであり、その中に含まれるフ
ラグシーケンスパターン（ビット列、０１１１１１１
０）は、ビット同期であるために８ビットの区切り毎に
存在するとは限らず、当然そのフラグシーケンスパター
ンで入力データが区切られているとも限らない。そこで
データ転送装置３１に入力されたＨＤＬＣフレーム化デ
ータを第１スタッフィングフォーマット変換部１２に於
いてバイトスタッフィングデータすなわち８ビットで１
単位とするデータフォーマットに変換する。
【００２３】次に複数のバイトに分断されている可能性
があるフラグシーケンスパターンを検索するために一時
バッファとするデータ蓄積部１３にバイト単位でデータ
を蓄積していく。蓄積されたデータは、データ検索部１
４に於いて、バイト単位でフラグシーケンスパターンと
１ビットずつずらすことを繰り返しながら比較を行う。
この結果、フラグシーケンスパターンを含んだバイトの
アドレスが判明するので、このアドレスが２回検出され
た時点で２つのアドレスの差分からフラグシーケンスで
挟まれたバイト数をデータサイズ演算部１５にて算出す
る。そして、公知のＤＭＡコントローラで実現するＤＭ
Ａ転送部１６では、１つ目のアドレスすなわち転送開始
アドレスからデータサイズ演算部１５にて算出したバイ
ト数すなわち転送バイト数分だけ双方向対応ＨＤＬＣフ
ォーマット変換部３８に対しデータ転送を繰り返す。
があるフラグシーケンスパターンを検索するために一時
バッファとするデータ蓄積部１３にバイト単位でデータ
を蓄積していく。蓄積されたデータは、データ検索部１
４に於いて、バイト単位でフラグシーケンスパターンと
１ビットずつずらすことを繰り返しながら比較を行う。
この結果、フラグシーケンスパターンを含んだバイトの
アドレスが判明するので、このアドレスが２回検出され
た時点で２つのアドレスの差分からフラグシーケンスで
挟まれたバイト数をデータサイズ演算部１５にて算出す
る。そして、公知のＤＭＡコントローラで実現するＤＭ
Ａ転送部１６では、１つ目のアドレスすなわち転送開始
アドレスからデータサイズ演算部１５にて算出したバイ
ト数すなわち転送バイト数分だけ双方向対応ＨＤＬＣフ
ォーマット変換部３８に対しデータ転送を繰り返す。
【００２４】双方向対応ＨＤＬＣフォーマット変換部３
８では、公知のＨＤＬＣ非フレーム化処理すなわちフラ
グシーケンス削除および０削除（５個１は続いた後に１
個０がありまた１個以上１があるパターンのときに１で
挟まれた０をはずす）処理を行う。以上の各処理部での
処理によってデータ転送装置３１からは生データ（非フ
レーム化データ）を抽出することが出来る。
８では、公知のＨＤＬＣ非フレーム化処理すなわちフラ
グシーケンス削除および０削除（５個１は続いた後に１
個０がありまた１個以上１があるパターンのときに１で
挟まれた０をはずす）処理を行う。以上の各処理部での
処理によってデータ転送装置３１からは生データ（非フ
レーム化データ）を抽出することが出来る。
【００２５】次に逆方向について説明する。フレーム化
されていない生データを前述の出力とは逆方向に入力す
ると、まず双方向対応ＨＤＬＣフォーマット変換部３８
に於いて、公知のＨＤＬＣフレーム化処理である０挿入
（６個以上１が連続して存在した場合、５個目の１の後
に０を挿入する）およびフラグシーケンス挿入処理を行
う。上記で記述した双方向の処理をタイムスライス化し
て実行することで、全二重の転送を行うことが出来る。
されていない生データを前述の出力とは逆方向に入力す
ると、まず双方向対応ＨＤＬＣフォーマット変換部３８
に於いて、公知のＨＤＬＣフレーム化処理である０挿入
（６個以上１が連続して存在した場合、５個目の１の後
に０を挿入する）およびフラグシーケンス挿入処理を行
う。上記で記述した双方向の処理をタイムスライス化し
て実行することで、全二重の転送を行うことが出来る。
【００２６】図４は、本発明の実施の形態１、２、３に
よるデータ転送装置のデータ検索部およびデータサイズ
演算部の処理フロー図であって、実施の形態１、２、３
に於いて共通であるデータ検索部１４とデータサイズ演
算部１５の処理フロー例を示している。図４では、前段
のデータ蓄積部１３ではある決まったサイズ毎に蓄積処
理を行い、データ検索部１４ではデータ蓄積部１３から
蓄積開始位置と蓄積最終位置を得ることが出来るとす
る。また、データ検索部１４は最後に蓄積されたデータ
から順にフラグシーケンスパターンを検索することとす
る。
よるデータ転送装置のデータ検索部およびデータサイズ
演算部の処理フロー図であって、実施の形態１、２、３
に於いて共通であるデータ検索部１４とデータサイズ演
算部１５の処理フロー例を示している。図４では、前段
のデータ蓄積部１３ではある決まったサイズ毎に蓄積処
理を行い、データ検索部１４ではデータ蓄積部１３から
蓄積開始位置と蓄積最終位置を得ることが出来るとす
る。また、データ検索部１４は最後に蓄積されたデータ
から順にフラグシーケンスパターンを検索することとす
る。
【００２７】ところで、実施の形態１、２、３では最小
処理単位をバイト単位としたが、ワード単位（１６ビッ
ト）、ロング単位（３２ビット）等のその他の単位で処
理しても処理速度の向上を除き、基本的に同様な作用が
得られる。
処理単位をバイト単位としたが、ワード単位（１６ビッ
ト）、ロング単位（３２ビット）等のその他の単位で処
理しても処理速度の向上を除き、基本的に同様な作用が
得られる。
【００２８】
【発明の効果】以上のように本発明によれば、ＨＤＬＣ
フレーム／非フレーム変換を行いたい場合に、従来のＨ
ＤＬＣコントローラではフレーム化データが途切れると
エラー処理になっていたものが、データ蓄積部のバッフ
ァリング効果によりある程度の時間データが途切れても
エラーにはならないとう有利な効果が得られる。
フレーム／非フレーム変換を行いたい場合に、従来のＨ
ＤＬＣコントローラではフレーム化データが途切れると
エラー処理になっていたものが、データ蓄積部のバッフ
ァリング効果によりある程度の時間データが途切れても
エラーにはならないとう有利な効果が得られる。
【図１】本発明の実施の形態１によるデータ転送装置の
ブロック図
ブロック図
【図２】本発明の実施の形態２によるデータ転送装置の
ブロック図
ブロック図
【図３】本発明の実施の形態３によるデータ転送装置の
ブロック図
ブロック図
【図４】本発明の実施の形態１、２、３によるデータ転
送装置のデータ検索部およびデータサイズ演算部の処理
フロー図
送装置のデータ検索部およびデータサイズ演算部の処理
フロー図
１１ データ転送装置 １２ 第１スタッフィングフォーマット変換部 １３ データ蓄積部 １４ データ検索部 １５ データサイズ演算部 １６ データ転送部 １７ 第２スタッフィングフォーマット変換部 １８ ＨＤＬＣフォーマット変換部 ２１ データ転送装置 ２６ ＤＭＡ転送部 ３１ データ転送装置 ３８ 双方向対応ＨＤＬＣフォーマット変換部
Claims (4)
- 【請求項１】ビット単位データとしてのビットスタッフ
ィングデータであるＨＤＬＣフレーム化データをバイト
単位データとしてのバイトスタッフィングデータへ変換
する第１スタッフィングフォーマット変換部と、変換後
のデータを一時格納するデータ蓄積部と、データ蓄積部
のデータ列の中からフラグシーケンスパターンを含むバ
イト列を検索するデータ検索部と、検索した２つのアド
レスからフラグシーケンスを含むデータ列のサイズを算
出するデータサイズ演算部と、転送開始アドレスと転送
サイズから再度ビットスタッフィングデータへ変換する
第２スタッフィングフォーマット変換部へ転送するデー
タ転送部と、再度ビットスタッフィング化されたデータ
を非フレーム化データへ変換するＨＤＬＣフォーマット
変換部を具備することを特徴とするデータ転送装置。 - 【請求項２】前記データ転送部をＤＭＡコントローラに
よるＤＭＡ転送部としたことを特徴とする請求項１記載
のデータ転送装置。 - 【請求項３】ビット単位データとしてのビットスタッフ
ィングデータであるＨＤＬＣフレーム化データをバイト
単位データとしてのバイトスタッフィングデータへ変換
し、その変換されたデータを一時格納し、格納している
データ列からフラグシーケンスを含むバイト列を検索
し、２つの検索したバイト列のアドレスとその間のデー
タサイズを算出し、１つ目のアドレスから２つ目までの
データサイズ分だけバイトスタッフィングからビットス
タッフィング変換してＨＤＬＣフォーマット変換部へ転
送し非フレーム化データを得ることを特徴とするデータ
転送方法。 - 【請求項４】前記ＨＤＬＣフォーマット変換部が双方向
対応ＨＤＬＣフォーマット変換部であって、逆方向のデ
ータ処理を同時に行うことを特徴とする請求項３記載の
データ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8121286A JPH09305509A (ja) | 1996-05-16 | 1996-05-16 | データ転送装置およびデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8121286A JPH09305509A (ja) | 1996-05-16 | 1996-05-16 | データ転送装置およびデータ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09305509A true JPH09305509A (ja) | 1997-11-28 |
Family
ID=14807506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8121286A Pending JPH09305509A (ja) | 1996-05-16 | 1996-05-16 | データ転送装置およびデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09305509A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674770B1 (en) | 1998-07-08 | 2004-01-06 | Telefonaktiebolaget Lm Ericsson | Bit stuffing for synchronous HDLC |
| JP2011234284A (ja) * | 2010-04-30 | 2011-11-17 | Fujitsu Ltd | 伝送装置および伝送方法 |
-
1996
- 1996-05-16 JP JP8121286A patent/JPH09305509A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674770B1 (en) | 1998-07-08 | 2004-01-06 | Telefonaktiebolaget Lm Ericsson | Bit stuffing for synchronous HDLC |
| JP2011234284A (ja) * | 2010-04-30 | 2011-11-17 | Fujitsu Ltd | 伝送装置および伝送方法 |
| US8488630B2 (en) | 2010-04-30 | 2013-07-16 | Fujitsu Limited | Transmission device and transmitting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8291150B2 (en) | Table device, variable length coding apparatus, variable length decoding apparatus, and variable length coding and decoding apparatus | |
| JPH0799812B2 (ja) | 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置 | |
| WO2005104456A1 (ja) | 固定長データの検索装置および検索管理方法 | |
| JPH09305509A (ja) | データ転送装置およびデータ転送方法 | |
| JPH0815262B2 (ja) | データ圧縮復元処理装置 | |
| JP3131863B2 (ja) | データ速度変換装置 | |
| JP4026255B2 (ja) | データ伝送方法及び装置 | |
| EP0721699B1 (en) | Method and apparatus for a unique and efficient use of a data structure for compressing data | |
| JP2648546B2 (ja) | 非同期型時分割多重方式による伝送リンク上で可変長データブロックにより通信情報を伝送する方法及び装置 | |
| JPS60140979A (ja) | 画信号符号化および復号化の並列処理装置 | |
| JP2003332886A (ja) | デジタルマッチドフィルタ | |
| JP2699754B2 (ja) | フレーム同期式データ転送システム | |
| JPH04171579A (ja) | ビット列検索装置 | |
| JP2000209164A (ja) | デ―タ伝送方式 | |
| JPH0720100B2 (ja) | フレーム同期装置 | |
| JP2001274763A (ja) | データ処理装置およびデータ処理方法 | |
| JPH08286889A (ja) | データファイル圧縮復元方法 | |
| CN104113344B (zh) | 解压缩电路与相关的压缩方法与解压缩方法 | |
| JP2002176417A (ja) | データ伝送方式 | |
| JPH0527945A (ja) | レコード変換装置 | |
| JPH0720099B2 (ja) | フレーム同期方法及び装置 | |
| JP2001156860A (ja) | データ伝送方法及びデータ伝送装置 | |
| JPH05167617A (ja) | フレーム長識別方法および装置 | |
| JPH0686251A (ja) | 可変長符号化装置 | |
| JPH04286084A (ja) | データ圧縮および復元方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041221 |