JPH09298170A - 半導体装置用電極配線およびその製造方法 - Google Patents

半導体装置用電極配線およびその製造方法

Info

Publication number
JPH09298170A
JPH09298170A JP10964196A JP10964196A JPH09298170A JP H09298170 A JPH09298170 A JP H09298170A JP 10964196 A JP10964196 A JP 10964196A JP 10964196 A JP10964196 A JP 10964196A JP H09298170 A JPH09298170 A JP H09298170A
Authority
JP
Japan
Prior art keywords
film
metal
silicon
electrode wiring
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10964196A
Other languages
English (en)
Inventor
Naoki Yamamoto
直樹 山本
Makoto Yoshida
吉田  誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10964196A priority Critical patent/JPH09298170A/ja
Publication of JPH09298170A publication Critical patent/JPH09298170A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】低抵抗かつ下地との密着性がすぐれた半導体装
置用電極配線およびその製造方法を提供する。 【解決手段】低抵抗金属膜9と下地であるシリコン4の
間に、クロムの電気陰性度より小さい金属の化合物から
なり、水および酸素を捕獲できる捕獲層7を設けて電極
配線を構成する。 【効果】捕獲層によってシリコン表面の自然酸化膜が消
失し、さらに金属膜中の水や酸素が捕獲されて、低抵抗
かつ密着性のすぐれた半導体装置用電極配線が得られ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置用電極
配線およびその製造方法に関し、詳しくは、金属−絶縁
膜−半導体型トランジスタ(MOSトランジスタ)にお
ける低抵抗のゲート電極や配線に特に好適な、抵抗が極
めて低い半導体装置用電極配線およびこのような半導体
装置用電極配線を容易に形成できる半導体装置用電極配
線の製造方法に関する。
【0002】
【従来の技術】半導体装置の高集積化が進むとともに、
それを構成する電極配線も微細化されている。しかし、
電極配線の微細化にともなって配線幅が極めて小さくな
るため、電極配線の抵抗が増大し、高速で高性能な集積
回路を形成するのが難しくなってきている。特に、単結
晶シリコン基板内に設けられたn型やp型の不純物拡散
層あるいは多結晶シリコン薄膜からなる電極配線は抵抗
が高いため、これらを低抵抗化する技術が、高速高集積
回路を実現するための一つの鍵となっている。
【0003】従来、これらの拡散層や多結晶シリコン膜
を低抵抗化するために、チタンやコバルトなどの金属を
多結晶シリコン膜の表面上に蒸着し、これらの金属を電
極配線部において露出されたシリコンと反応させて、低
抵抗の金属珪化物(シリサイド)を電極配線部のみに選
択的に形成する技術、すなわち自己整合シリサイド技術
が広く検討されてきた。
【0004】しかし、近年、電極配線の幅が0.5μm
程度以下になると、シリサイドの抵抗自体が、配線幅が
広い場合に得られていたほどには低くはならないことが
明らかになり、この問題への対策、あるいはこれらのシ
リサイドよりもさらに低抵抗の電極配線を実現できる技
術の開発が必要になってきた。
【0005】そのため、上記シリコン膜上に導電膜とし
て設ける金属膜としてタングステン膜を用い、かつタン
グステン膜をシリコン膜と反応させず、タングステン自
体の低抵抗を利用する目的で、タングステン膜とシリコ
ン膜の間にシリサイド反応を防止するためのタングステ
ン窒化物膜を設けた、タングステン−タングステン窒化
物−シリコン構造を有する電極配線が提案されている
(中島、他;アドバンスド・メタライゼイション・コン
フアレンス、日本セクション、51、1995年;K.N
akajima, et al.; Advaced Metallization Confere
nce, Japan Seccion, 51,(1995))。
【0006】
【発明が解決しようとする課題】上記タングステンータ
ングステン窒化物ーシリコン構造を有する従来の電極配
線を、実際のMOS型超高集積回路素子に適用すると、
次の二つの問題が生じる。
【0007】第一の問題は、タングステン窒化物膜とシ
リコン膜の間の密着力が弱いことである。そのため、集
積回路の製造において、タングステン窒化物膜の上層で
あるタングステン膜、およびさらにその上層である厚い
絶縁膜やアルミニウム膜などの配線層が持つ内部応力、
あるいは熱工程の際における収縮や膨張によって加わる
力が、上記タングステン窒化物膜とシリコン膜の間の密
着力より大きくなり、タングステン窒化物膜やタングス
テン膜の一部が剥離する恐れがある。
【0008】第二の問題は、還元性雰囲気中での熱処理
によっても、タングステン窒化物膜とシリコン膜の間に
シリコン酸化物が形成され、これらの層間の電気的導通
が悪くなることである。
【0009】すなわち、図2に示したように、多結晶シ
リコン膜4をゲート電極10として用いた従来のMOS
トランジスタの製造においては、ゲート電極10の形成
のための多結晶シリコン膜4(図2(a))をドライエ
ッチングする工程(図2(b))やn型あるいはp型拡
散層11を形成するためのイオン打ち込み工程(図2
(c))によって、ゲート電極10の周辺のシリコン酸
化膜13に導入された汚染を除去するため、これらのシ
リコン酸化膜13を一旦除去(図2(d))した後、再
酸化して清浄なシリコン酸化膜14を形成して清浄化す
る(図2(e))工程が一般に行なわれている。
【0010】この再酸化工程は、素子の信頼性を確保す
るために不可欠であるといわれているが、ゲート電極と
してタングステン膜を用いた場合は、タングステンが酸
素雰囲気中では非常に酸化されやすいので、容易にタン
グステン酸化物を形成し、極端な場合は昇華してしまう
ので、酸素雰囲気中での通常のシリコン再酸化法は適用
できない。
【0011】タングステンなどの金属の酸化を防ぐ有効
な方法として、シリコンに対しては酸化性であるが、タ
ングステンなどの金属に対しては還元性雰囲気となるよ
うに、水素雰囲気中に水蒸気を適量含有させることによ
って、これらの金属を酸化させないでシリコンのみ選択
的に酸化できる熱処理技術が提案されている。
【0012】この方法は、図3に示したように、水分を
含んだ水素雰囲気では、酸化、還元に関する平衡蒸気圧
曲線の水素中水分濃度が、シリコンよりタングステンの
方が高いことを利用したものである。図3においては、
平衡蒸気圧曲線の上側の領域では対象元素が酸化され、
その下の領域では還元される。すなわち、同じ熱処理温
度の場合、シリコンが酸化される条件の雰囲気での熱処
理でも上記金属にとっては還元性となる水素雰囲気中水
分濃度があるため、シリコンのみが選択的に酸化され
る。
【0013】この方法は、ゲート電極であるタングステ
ンなどの金属膜が、ゲート酸化膜であるシリコン酸化膜
上に形成されている場合には有効である。しかし、タン
グステン膜などの金属膜がシリコン膜の露出された表面
上に直接形成されている構造では、水蒸気成分がタング
ステン膜内を容易に拡散して金属膜の表面が酸化され
て、金属膜とシリコン膜の間にシリコン酸化物膜が形成
され、金属膜とシリコン膜の間が電気的に導通不良にな
ってしまうという欠点がある。このような水分の拡散
は、上記タングステン窒化物が、これら金属膜とシリコ
ン膜の間に介在しても十分には防止できず、図4に示し
たように、下地シリコン膜と金属膜の界面にシリコン酸
化物が形成されてしまう。
【0014】本発明の目的は、上記従来の問題を解決
し、下地からの剥離が起こり難く、かつ低抵抗の半導体
装置用電極配線を提供することである。
【0015】本発明の他の目的は、上記水分を含む水素
雰囲気中において熱処理を行なっても、シリコン膜と金
属膜の界面にシリコン酸化物膜が形成されることのない
半導体装置用電極配線を提供することである。
【0016】本発明のさらに他の目的は、すぐれた特性
を有する上記半導体装置用電極配線を容易に形成するこ
とができる半導体装置用電極配線の製造方法を提供する
ことである。
【0017】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置用電極配線は、半導体基板若しく
はシリコン膜の露出された表面上に形成された第1の金
属膜と、上記半導体基板若しくはシリコン膜の露出され
た表面と上記第1の金属膜の間に介在する低抵抗の金属
酸化物を少なくとも有することを特徴としている。
【0018】すなわち、下地であるシリコンの露出され
た表面には、通常自然酸化膜と呼ばれる極めて薄いシリ
コン酸化膜が存在し、この自然酸化膜によって電極配線
と下地との接着性が低下するが、本発明の電極配線によ
れば、この自然酸化物が還元され、自然酸化物の有する
酸素によって低抵抗の金属酸化物が形成されている。そ
のため、自然酸化物による接着性の低下および抵抗の増
大がない、すぐれた電極配線が得られる。
【0019】上記半導体基板若しくはシリコン膜の露出
された表面と上記第1の金属膜の間には、第2の金属を
含む化合物からなり、酸素および水(遊離した水および
組成として化合物に含まれる水)を捕獲し得る導電性の
捕獲膜を介在させることが有効である。
【0020】上記自然酸化膜中の酸素や熱処理工程にお
いて上記第1の金属膜を通過した水蒸気は、上記捕獲膜
中に捕獲されて、低抵抗の金属酸化物が形成され、上記
のように自然酸化物による抵抗がなく、しかも接着性の
すぐれた電極配線が得られる。
【0021】上記第2の金属としては、電気陰性度が
1.5より小さい金属を用いることによって好ましい結
果が得られる。
【0022】すなわち、上記のように、シリコン膜の露
出面に存在する自然酸化膜が、窒化物や炭化物あるいは
ほう化物とシリコンの間の密着性を低下させ、また、こ
の自然酸化膜が化合物膜とシリコン膜の間に存在する
と、電気的な導通不良の原因となる。したがって、密着
性および電気導通の面から、上記化合物あるいはそれを
構成する元素がシリコン酸化膜と反応するとともに、さ
らに、この反応が下地であるシリコンまで到達すること
が望ましい。このために、化合物を構成する材料あるい
は化合物への添加材として、シリコンの酸化物生成自由
エネルギーより低い酸化物生成エネルギーを持つ材料を
用いることが考えられる。しかし、シリコン酸化物と同
様に同じ金属でもその酸化物形態は種々あるため、金属
とシリコン酸化物の反応式を考えた場合、反応に伴う自
由エネルギー変化には幅がある。このため、自由エネル
ギー変化が0に近い金属材料では、シリコン酸化膜と反
応するか否かを、酸化物生成自由エネルギーのみから判
断するのは困難である。そこで、シリコン酸化膜上に種
々の金属を蒸着し、熱処理を行なった後、蒸着された金
属を除去し、走査型電子顕微鏡で表面を観察するととも
にオージェ電子分光で試料の面内および深さ方向の反応
金属元素の分布を測定した。そして、反応の有無と、考
えられる金属とシリコン酸化膜の反応にともなう標準自
由エネルギー変化ならびに金属の電気陰性度との関係を
求めた。
【0023】その結果、表1に示すように電気陰性度が
クロムの1.5より小さい金属で反応が観察され、1.
5以上では観察されなかった。これらの実験結果より窒
化物、硼化物あるいは炭化物を構成する材料として、ク
ロムの電気陰性度1.5より小さい金属を含有させれば
よいことがわかった。
【0024】
【表1】
【0025】また、上記第2の金属の酸化物生成自由エ
ネルギーが、上記第1の金属の酸化物生成自由エネルギ
ーより低いことが好ましいことが確認された。
【0026】すなわち、ゲート電極周辺部にシリコン酸
化膜を形成するための熱処理工程において、上層金属膜
とシリコン膜の間にシリコン酸化膜が生成する問題は、
これら層間に設ける上記捕獲膜を構成する、窒素化合
物、硼素化合物あるいは炭素化合物を構成する材料とし
て、その上層膜を構成する金属が酸化物を生成するため
の自由エネルギーより低い酸化物生成自由エネルギーを
有し、かつこの酸化物が導電性を示す材料を用いること
によって解決される。
【0027】上記化合物を、このような自由エネルギー
条件を満たす材料から構成できない場合は、この化合物
膜内に、上記エネルギー条件を満足できる材料を添加し
ておくことによっても達成することができ、たとえば、
この添加材としてシリコンが有効である。
【0028】金属膜の形成時および熱処理時には、上層
の金属膜中に含有されていた酸素や水分は、それらの濃
度勾配を駆動力として熱処理の間に拡散する。上面に到
達した酸素や水分は外方拡散し、一方、下地である捕獲
膜に到達した成分は、上記化合物を構成する金属によっ
て捕獲される。捕獲された酸素は化合物を構成している
金属と反応してその酸化物が形成される。なお、この捕
獲作用は、上記上層の金属膜内に含有されていた不純物
酸素を減少させるため、電極配線の低抵抗化に役立つ。
また、上記水分が添加された水素雰囲気中での熱処理に
対しては、上層である金属膜とシリコン膜との間に設け
た捕獲膜の構成元素の少なくとも一種類の金属として、
酸化−還元反応平衡烝気圧曲線における水分添加量が、
上層を構成する金属における平衡蒸気圧曲線での水分添
加量より少なくなる元素を用いることにより、上層の金
属は酸化されないでこの金属のみが酸化される。さらに
この金属は、上記のように密着力を高める目的で、シリ
コン酸化膜と反応してその酸素を捕獲する機能持たせて
いるため、結果的に、ゲート電極周辺のシリコンを選択
的に酸化するための水分添加水素雰囲気熱処理でも該窒
素化合物もしくは炭素化合物膜内にのみ、導電性の金属
酸化膜が形成され、その下層のシリコンは酸化されな
い。
【0029】なお、水分が添加された水素雰囲気中での
熱処理における平衡蒸気圧曲線の例として、タングステ
ン、モリブデン、タンタル、チタンおよびシリコンの場
合を、図3に示した。この例では、上層金属としてモリ
ブデンやタングステンが好ましく、捕獲膜にはチタンを
含有させることが有効であることがわかる。
【0030】上記捕獲膜としては、上記第2の金属の窒
化物、硼化物若しくは炭化物からなる膜を用いることが
でき、好ましい結果が得られた。
【0031】すなわち、シリコンの露出面の上に金属膜
を形成して、金属膜−シリコン膜の重ね合わせ電極配線
を実現するには、これら金属膜とシリコンの間の反応を
防止する必要があり、そのためには、これらの間に導電
性を持つ金属の窒素化合物膜、炭素化合物膜あるいは硼
素化合物膜などの化合物膜を設けることが有効でる。多
結晶シリコン膜とタングステン膜の間にチタン膜を介在
させてゲート電極を構成すれば、多結晶シリコン膜とタ
ングステン膜の間の反応は防止される。
【0032】上記シリコンの露出された表面との界面近
傍における上記捕獲膜中の窒素、炭素若しくは硼素の濃
度は、化学両論的組成より低いことが好ましい。
【0033】すなわち、窒化物、硼化物あるいは炭化物
などの化合物膜は、上記自然酸化膜によって剥離が生じ
る可能性が高い。特に、これら化合物膜が下地シリコン
と全く反応しない場合は密着性が弱くなる。上記化合物
膜とシリコン表面の自然酸化膜を積極的に反応させて剥
離を防止するためには、シリコンの自然酸化膜側の界面
近傍における窒化物、硼化物あるいは炭化物の組成を、
窒素、硼素あるいは炭素の量が化学量論的組成より少な
い組成とすることが効果的であり、このようにすること
によって、極めて効果的に自然酸化膜を除去することが
できる。
【0034】上記捕獲膜の所望部分にシリコンを添加す
ることが好ましく、上記シリコンの露出された表面との
界面近傍における濃度が、上記第2の金属の硅素化合物
におけるシリコンの化学両論的組成より低くなるように
添加すれば、剥離の防止に極めて有効である。
【0035】上記第1の金属膜としては、タングステ
ン、モリブデン、コバルト、ニッケル、ロジウム、ルテ
シウム、レジウム、白金および銅からなる群から選択さ
れた材料を主要構成元素とする膜を用いることができ、
好ましい結果が得られる。
【0036】また、上記第2の金属としては、ジルコニ
ウム、ハフニウム、チタン、タンタル、ニオブ、スカン
ジウム、ランタンおよびイットリウムからなる群から選
択された金属を用いることができ、好ましい結果が得ら
れる。
【0037】上記半導体装置用電極配線は、半導体基板
若しくはシリコン膜の露出された表面上に第2の金属膜
を形成した後、窒素を含む雰囲気中で熱処理を行なっ
て、上記第2の金属膜の表面を上記第2の金属の窒化物
に変化させ、さらに当該第2の金属の窒化物膜の上に、
第1の金属膜を形成することによって形成することがで
きる。この場合熱処理の時間や温度あるいは雰囲気中の
窒素濃度を変えることによって、窒化物層の厚さを適宜
調節できる。
【0038】また、上記第2の金属の硼化物膜もしくは
炭化物膜は、スパッタリングによって形成することがで
き、上記第1の金属膜は、第2の金属の硼化物膜もしく
は炭化物膜の上に形成すればよい。上記スパッタリング
の後、上記第1の金属膜を形成する前にさらにイオン打
ち込みを行なってもよい。
【0039】
【発明の実施の形態】上記第1の金属膜の膜厚は広い範
囲で変えることができ、上記捕獲膜の膜厚は、0.7〜
100nmの範囲内とすれば極めて好ましい結果が得ら
れる。
【0040】上記捕獲膜内において、窒素、硼素あるい
は炭素の量がが化学量論的組成より少ない領域の厚さが
過度に大きいと、シリコンとの反応によって生成された
硅素化合物膜が厚さも大きくなってしまう。この硅素化
合物の生成にともなう体積変化は10ないし30%に達
するため、この反応によって大きな応力が発生し、かえ
って剥離を引き起こす恐れがある。したがって、窒素、
硼素あるいは炭素の不足した領域の厚さには限界があ
り、化合物膜の種類およびシリコン膜の表面状態によっ
て異なるが、0.7nmから約50nmとすることが好
ましい。
【0041】
【実施例】
〈実施例1〉図1(a)に示したように、p型シリコン
基板1上にSiO2からなる素子間分離領域2を、周知
の選択熱酸化法を用いて形成した後、MOS素子形成領
域3のシリコン基板1の表面を熱酸化して、厚さ10n
mのゲートSiO2膜20を形成した。
【0042】次に周知のCVD(化学蒸着法)により、
りんを含有させた多結晶シリコン膜4(厚さ100n
m)を形成した。この多結晶シリコン膜4の露出面上に
生成されたシリコン自然酸化膜6をフッ酸水溶液を用い
て除去した後、水洗した。
【0043】電気陰性度が1.21と極めて小さいジル
コニウムの膜(厚さ10nm)を、アルゴンガスを用い
たスパッタ蒸着法によって形成した後、アンモニアガス
雰囲気中、700度、1分間の瞬間熱処理を行って、上
記ジルコニウム膜を窒化し、図1(b)に示したよう
に、窒化ジルコニウムからなる捕獲膜7を形成した。こ
のとき形成された化合物をX線回折とラザフォードバッ
クスキャタリング分析装置で解析したところ、表面領域
ではZrNなどの窒化物が形成されているが、多結晶シ
リコン膜4との界面近傍では窒素濃度が低いため、下地
の多結晶シリコン膜4と反応して、厚さ数ナノメータの
ZrSiなどのジルコニウム硅素化合物膜が形成されて
いるのが認められた。また、熱処理前には多結晶シリコ
ン膜4との界面に認められた、シリコンの自然酸化膜の
存在を示す高濃度酸素域は消滅し、ジルコニウム硅素化
合物およびジルコニウム窒化物域内に高濃度酸素域が観
察された。これは上記シリコンの自然酸化膜の酸素がこ
れらジルコニウム化合物内に取り込まれ、自然酸化膜は
除去されたことを示している。
【0044】次に、アルゴンガスを用いたスパッタ蒸着
法によって、厚さ100nmのタングステン膜からなる
金属膜9を形成した後、タングステン膜からなる金属
9、窒化ジルコニウム膜からなる捕獲膜7および多結晶
シリコン膜4を、紫外線のi線を用いた周知のホトリソ
グラフィ技術とフッ素系反応ガスを用いたドライエッチ
ング技術によってパターニングして、図1(c)に示し
たように、配線幅が0.3のゲート電極10を形成し
た。
【0045】図1(d)に示したように、ゲート電極1
0をマスクとして用い、加速電圧60keV、ドーズ量
5×1015/cm2という条件で、シリコン酸化膜13
を通してひ素イオン12をイオン打ち込みして、図1
(e)に示したように、MOSトランジスターのソー
ス、ドレインとなる不純物拡散層領域11を、シリコン
基板1に形成した。
【0046】上記ドライエッチングとイオン打ち込み工
程の際に汚染された、ゲート電極10周辺のシリコン酸
化膜13を、フッ酸系のエッチング液によって除去した
後、0.1%の水分を添加した水素ガス雰囲気中で90
0度、10分間の熱処理を行った。この処理によってゲ
ート電極10の周辺の露出されていたシリコンの表面は
再酸化され、厚さがほぼ10nmの清浄なシリコン酸化
膜14が形成された。このシリコン酸化膜14は、MO
Sトランジスターのしきい値電圧などの電気特性の安定
化に役立つとともに、ゲート絶縁膜20の絶縁耐圧劣化
を防ぐ効果を有している。
【0047】上記熱処理の後、ゲート電極10の配線抵
抗および多結晶シリコン膜4とタングステンからなる金
属膜9の間の電流−電圧特性を測定した。その結果、タ
ングステンからなる金属膜9の抵抗は、熱処理前の13
μΩ・cmから9μΩ・cmに低下し、また、膜間の電
流ー電圧特性は、上記タングステン膜−タングステン窒
化物膜−多結晶シリコンゲート構造の電極で見られた絶
縁特性ではなく、良好なオーミック特性を示した。
【0048】本実施例で得られたゲート電極10の深さ
方向における元素分布をオージェ電子分光装置で分析し
たところ、水分を添加した水素雰囲気中での熱処理前
に、タングステン膜9内に認められた酸素不純物は検出
されず、ジルコニウム窒化物膜7内にのみ酸素が検出さ
れた。上記タングステン膜9をH22液で除去した後、
光電子分光装置で分析したところ、ZrOおよびZrO
2が形成されていることが確認された。先に調べた電流
ー電圧特性がオーミック特性を示すことから、これらの
ZrOおよびZrO2が導電性を有していることは明ら
かである。
【0049】これらの結果から、本実施例によれば、水
分を添加した水素雰囲気中で熱処理を行うことにより、
電気特性に影響を与えるような絶縁層をゲート電極配線
内に形成することなしに、ゲート電極周辺のシリコンを
選択的に酸化できることが確認された。
【0050】上記水分添加水素雰囲気中での熱処理後の
分析結果によると、ジルコニウム硅素化合物膜の厚さ
は、先のアンモニア雰囲気の熱処理で形成された層より
厚くなっておらず、タングステンとシリコン膜との反応
もほとんど観察されなかった。これによりジルコニウム
窒化物は、タングステン膜とシリコン膜の反応を抑止す
る効果があることが確認された。
【0051】本実施例では、酸素および水分を捕獲する
ための膜としてジルコニウム窒化物膜7を用いたが、ジ
ルコニウムの代わりハフニウム、チタン、スカンジウ
ム、ランタンまたはイットリウムなどを用いることがで
き、低抵抗を実現するために設けられた上層のタングス
テン膜9としては、タングステンのみではなくモリブデ
ン、コバルト、ニッケル、ロジウム、ルテシウム、レニ
ウム、パラジウム、白金および銅などの金属膜を用いる
ことができる。このように材料の種類を変えても、金属
膜や捕獲膜の抵抗は、用いた材料によってそれぞれ異な
るが、金属膜と多結晶シリコン膜の間でオーミック特性
が得られ、しかも熱処理による剥離などの問題は生じな
かった。これは捕獲膜に用いた金属の電気陰性度がクロ
ムの1.5より小さく、かつこれらの金属の酸化物生成自
由エネルギーが−110kcal/g・atom以下で
あり、また、上層の金属膜の酸化物生成エネルギーが約
−70kcal/g・atom以上と高いため、これら
の材料間の平衡蒸気圧曲線の関係が、ジルコニウムとタ
ングステンの場合と同様の関係にあるためである。
【0052】一方、電気陰性度が1.3から1.4である
バナジウム、ニオブまたはタンタルを捕獲膜材料として
用いた場合、下地であるシリコン膜との密着性は確保で
きたが、熱処理を長時間行うと導電性が低下した。これ
は、水分添加水素雰囲気での平衡蒸気圧曲線が第3図の
タンタルの例で示したように、シリコンの平衡蒸気圧曲
線より少し上になるためと考えられる。ただし、熱処理
が数分程度の短時間であれば、オーミック特性は低下す
るが、電極配線に適用できる程度の導電性は得られた。
なお、タンタルを用いた場合は、長時間熱処理すると多
結晶シリコン膜と上層金属膜の間に導電性の非常に悪い
5酸化タンタルが生成した。
【0053】〈実施例2〉実施例1における捕獲膜7の
材料として、本実施例では電気陰性度が1.17、酸化
物生成自由エネルギーが−134kcal/g・ato
mであるハフニウムを用いた。膜形成は、ハフニウムと
グラファイトの2源ターゲットを有するスパッター蒸着
装置を用い、膜厚が約3nmになるまでは、炭素の堆積
速度がハフニウムの30%になるようにし、それ以後は
両者が同じ堆積速度になるようにスパッターターゲット
への投入電力を調整し、膜厚15nmのハフニウム膜を
形成した。このハフニウム膜のうち、下の3nmの部分
は、下地である多結晶シリコン膜4と反応して密着性を
確保するためのものであり、その上の部分は、上層であ
る低抵抗金属膜9と多結晶シリコン膜4の反応を防止す
ることを目的としている。
【0054】アルゴンガス中で750度、1分間の熱処
理を行った後、アルゴンガスを用いたスパッター法を用
いて厚さ100nmのモリブデン膜を形成し、低抵抗膜
とした。以下、上記実施例1と同様に水分添加水素熱処
理、加工そして分析ならびに電気特性の測定を行った。
【0055】その結果、多結晶シリコン膜4近傍の捕獲
膜7は、主にHfSi2で構成されており、これより上
の部分には、HfC、HfO2およびHfOが混在して
いることがわかった。本実施例でも膜の剥離は生ぜず、
また多結晶シリコン膜とモリブデン膜間では良好なオー
ミック特性が得られ、配線内での信号伝達特性には問題
がないことがわかった。なお、本実施例では低抵抗の金
属膜9としてモリブデン膜を用いたので、実施例1より
さらに抵抗の低い7μΩ・cmの電極配線を実現でき
た。また、実施例1で捕獲膜の材料として用いた種々の
金属についても、それらの炭素化合物を形成し、これら
金属の炭素化合物によって多結晶シリコン膜4と上層で
ある金属膜9の間の反応を防止できることが確認され
た。
【0056】〈実施例3〉本実施例では、上記実施例1
および実施例2で用いた窒素化合物および炭素化合物の
代わりに、電気陰性度が1.32で酸化物生成自由エネ
ルギーが−110ないし−135kcal/g・ato
mであるチタンの硼素化合物を捕獲膜材料として用い
た。捕獲膜7の形成には上記実施例2で用いたと同じス
パッター装置を用い、チタンと硼素のターゲットを装着
して2源蒸着を行った。
【0057】本実施例においても、上記実施例1、2と
同様に、多結晶シリコン膜4の近傍ではチタンより硼素
の濃度が低くなるようにし、以後の工程は上上記実施例
1、2と同様にした。上層の金属膜としてはタングステ
ン膜を用いた。
【0058】本実施例によれば、上記実施例1、2の場
合よりも、多結晶シリコン膜4と上層であるタングステ
ンからなる金属膜9の間の、電流−電圧特性の傾斜がさ
らに急であった。そのため、硼素化合物膜からなる捕獲
膜7の抵抗を、窒素化合物や炭素化合物で捕獲膜を形成
した場合の、約半分に低減することができた。このよう
な効果は、チタン硅素化合物(TiSi2)およびチタン
硼素化合物の比抵抗が15〜25μΩ・cmであり、モ
リブンデンやタングステンなどの単体金属と同程度に低
いために得られたものと考えられる。
【0059】〈実施例4〉本実施例は、チタン含有タン
グステン膜を用いて捕獲膜を形成した例である。まず、
チタン5%を含有したタングステンターゲットを用い
て、チタン含有タングステン膜(厚さ8nm)を多結晶
シリコン膜の上に形成した後、膜厚5nmのチタン膜を
さらに積層して形成した。
【0060】次に、窒素雰囲気中、650度、3分の熱
処理を行って、上記多結晶シリコン膜の近傍の上記チタ
ン含有タングステン膜を、上記多結晶シリコン膜と反応
させるとともに、上記チタン膜の表面を窒化させてチタ
ン窒化物膜を形成した。このようにして形成されたタン
グステン珪化物膜とチタン窒化物膜の2層を酸素および
水分の捕獲膜とした。
【0061】周知の化学蒸着法を用いて、膜厚100n
mのタングステン膜からなる低抵抗膜を形成し、以下、
上記実施例1、2と同様に処理して電極配線を形成し
た。
【0062】本実施例で得られた電極配線を、5%の水
分を添加した水素雰囲気中で熱処理を行った後、ゲート
電極内における酸素の深さ方向分布を測定した。その結
果、上記熱処理中にタングステン膜を通過して拡散して
きた酸素は、上記チタン窒化物膜およびその下のタング
ステン膜に含有されたチタンに捕獲され、多結晶シリコ
ン膜との界面には、シリコン酸化物膜が形成されていな
いことが確認された。なお、この場合も、他の実施例と
同様に、剥離や多結晶シリコン膜と低抵抗タングステン
膜間の導通不良は生じなかった。
【0063】〈実施例5〉上記実施例4ではタングステ
ン膜にチタンを添加して捕獲膜としたが、本実施例は、
チタンの代わりの元素としてシリコンを用いた例であ
る。シリコンの添加量は10%、シリコン添加タングス
テン膜の膜厚さは15nmとした。
【0064】上記シリコン添加タングステン膜を多結晶
シコン膜上に周知のスパッタリング法によって形成した
後、周知の化学蒸着法を用いて厚さ100nmのタング
ステン膜を積層して形成した。同一のエッチングマスク
を用いたドライエッチング法によって、上記タングステ
ン膜、シリコン添加タングステン膜およおび多結晶シリ
コン膜を順次してエッチングして、ゲート電極の形状に
パターニングした。
【0065】得られた形状を走査型電子顕微鏡によって
観察したところ、図5(a)に示したように、図5
(b)およびず5(c)に示した捕獲膜7でのくびれ1
5や突出部16の発生がなく、上層であるタングステン
膜9から下層である多結晶シリコン膜4まで、側面がほ
ぼ垂直に加工されているのが確認された。
【0066】次に水分を10%添加した水素雰囲気中
で、900度、10分の熱処理を行い、ゲート電極10
周辺のシリコン基板1の表面を酸化した。ゲート電極1
0の膜厚方向の酸素分布をオージェ電子分光装置により
測定し、熱処理前および熱処理後の元素分布を、それぞ
れ図6(a)および図6(b)に示した。これらの図か
ら明らかなように、酸素の分布は捕獲膜4内のシリコン
の分布と対応しており、タングステン膜7に添加された
シリコンによって、タングステン膜9を通過して拡散し
てきた酸素が、効率よく捕獲されたことがわかる。ま
た、多結晶シリコン膜4と捕獲膜7の界面には酸素の偏
析層が認められず、この界面にはシリコン酸化膜の絶縁
層が形成されていないことがわかる。酸化膜がこの界面
に形成されていないことは、多結晶シリコン膜4と低抵
抗膜であるタングステン膜9の間の電流−電圧特性を測
定したところ、オーミック特性が得られたことからも確
認された。なお、この特性から求められる層間の抵抗
は、上記実施例よりもやや高かった。これは捕獲膜とし
てのタングステン膜内にシリコン酸化物が不連続に存在
し、これらのシリコン酸化物が電気抵抗を高める要因に
なっているものと推定される。また、ひっかき試験など
種々の測定法によって、密着力を評価したところ、本実
施例において形成れた電極配線は、LSIの製造プロセ
スでは剥離することはほとんどないことが認められた。
【0067】本実施例および上記実施例1〜4では、捕
獲膜4であるタングステン膜内にシリコンやチタンを添
加するのにスパッター法を用いたが、これらの元素をイ
オン打ち込み法により添加することもできる。この場合
は、イオンの打ち込みエネルギーを適宜選ぶことによ
り、膜内の任意の深さに種々の元素を添加できるので、
密着力向上と酸素捕獲という両目的を最も効果的に達成
できる。
【0068】〈実施例6〉上記実施例は、いずれもMO
Sトランジスターのゲート電極の形成に本発明を適用し
た例であるが、本実施例は、ソースやドレインなど、シ
リコン基板からの信号取り出し用電極配線に本発明を適
用した例である。
【0069】図7(a)に示したように、上記各実施例
に従ってゲート電極10を形成した後、周知の化学蒸着
法を用いて、厚さ200nmのシリコン酸化膜を層間絶
縁膜17として形成した。この層間絶縁膜17の所定部
分を周知のドライエッチング技術で除去して開口部を形
成し、ソース、ドレインなどの拡散層11の表面を露出
された。なお、上記拡散層11の表面上には、極めて薄
い自然酸化膜6が形成された。
【0070】次に、図7(b)に示したように、厚さ8
nmのジルコニウム層を全面に形成した後、アンモニア
ガス雰囲気で600度、1分の瞬間熱処理を行って、図
7(c)に示したように、上記拡散層11との界面のジ
ルコニウム層をジルコニウム硅素化合物膜8にするとと
もに、表面近傍のジルコニウムを窒化してジルコニウム
窒化物膜7を形成し、さらに、配線用の厚さ200nm
のタングステン膜9を、化学蒸着法によって形成した。
【0071】周知のドライエッチング技術を用いて、図
7(d)に示したように、上記タングステン膜9とジル
コニウム窒化物膜7を所定の配線形状にパターニングし
た後、水分5%を添加した水素雰囲気中で700度、3
0分の熱処理を行った。この熱処理は、タングステン膜
9内でタングステンの酸化物を形成している不純物酸素
を還元除去して、配線を低抵抗化するとともに、層間絶
縁膜17に設けたコンタクト孔と電極配線の合わせずれ
によって露出されたシリコン基板の表面18を酸化し
て、図7(e)に示したように、シリコン酸化膜19を
形成し、後の工程においてこの部分からシリコン基板1
内に不純物が侵入するのを防ぐことを目的としている。
なお、この熱処理によって、タングステン膜9の抵抗を
8μΩ・cmまで低減できた。
【0072】さらにこの熱処理は、ドライエッチングに
よってゲート電極10を形成する工程など、種々の工程
によってMOS構造のゲート酸化膜界面に生じた界面準
位などの電荷成分を低減する効果がある。また、熱処理
後もタングステン膜9とソース、ドレイン拡散層11の
間の反応は全く観察されず、ジルコニウム窒化物膜7
が、タングステン膜9とソース、ドレイン拡散層11の
間の反応を抑止するうえで非常に有効であることが確認
された。また、ジルコニウム層と反応したシリコン基板
の深さは5nm程度であり、浅接合のMOSトランジス
ターを実現するうえでも、本実施例の電極配線は有効で
あることが確認された。
【0073】
【発明の効果】上記説明から明らかなように、本発明に
よれば、低抵抗の金属膜とシリコンの露出面の間の反応
は効果的に抑止される。しかも、この反応を抑止するた
めに設けられた層が、下地のシリコン膜と深さ数ナノメ
ーター程度反応して密着力が高くなるため、上層である
金属膜の低抵抗を損なうことなしに、これらの膜の剥離
が生ずる恐れがない電極配線を実現できる。
【0074】さらに、上記反応を抑止するための層は、
上層である金属膜および下地であるシリコンの内部や界
面に存在する酸素、および熱処理工程の際に外部から拡
散してくる酸素や水分を捕獲できる機能を有している。
そのため、従来の多結晶シリコンゲート電極と同様に、
ゲート電極を形成する際のドライエッチングや、ソー
ス、ドレインをイオン打ち込みによって形成する工程な
どにおいて導入された汚染を含むゲート電極周辺のシリ
コン酸化膜を除去し、その露出したシリコンを再酸化で
きるため、汚染による信頼性低下の少ない素子を実現で
きる。さらに本発明の電極配線は、下地であるシリコン
との反応を深さ数ナノメーター程度に抑制できるため、
極めて浅い拡散層の信号取り出し用電極として好適であ
る。
【図面の簡単な説明】
【図1】本発明の実施例1のを説明するための工程図、
【図2】従来の多結晶シリコンゲートMOSトランジス
ターの作製工程を示す図、
【図3】水分添加水素雰囲気での熱処理における、温度
と蒸気圧の関係を示す図、
【図4】熱処理前後のゲート電極内深さとオージェ電子
強度の関係を示す図、
【図5】本発明の実施例5および従来のゲート電極の加
工形状を比較した図、
【図6】熱処理前後におけるゲート電極深さ方向の酸素
およびシリコンの分布を示す図、
【図7】実施例6を説明するための工程図。
【符号の説明】
1……シリコン基板、2……素子間分離領域、3……素
子形成領域、4……多結晶シリコン膜、5……露出面、
6……自然酸化膜、7……捕獲膜、9……金属膜、10
……ゲート電極、11……不純物拡散層、12……ひ素
イオン、13……シリコン酸化膜、14……シリコン酸
化膜、15……くびれ、16……突出部、17……層間
絶縁膜、18……露出面、19……酸化膜、20……ゲ
−ト酸化膜、21……コンタクト孔。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】半導体基板若しくはシリコン膜の露出され
    た表面上に形成された第1の金属膜と、上記半導体基板
    若しくはシリコン膜の露出された表面と上記第1の金属
    膜の間に介在する低抵抗の金属酸化物を少なくとも有す
    ることを特徴とする半導体装置用電極配線。
  2. 【請求項2】上記半導体基板若しくはシリコン膜の露出
    された表面と上記第1の金属膜の間には、第2の金属を
    含む化合物からなり、酸素および水を捕獲し得る導電性
    の捕獲膜を介在され、上記低抵抗の金属酸化物は上記捕
    獲膜の上記シリコン側に形成されることを特徴とする請
    求項1に記載の半導体装置用電極配線。
  3. 【請求項3】上記第2の金属の電気陰性度は、1.5よ
    り小さいことを特徴とする請求項2に記載の半導体装置
    用電極配線。
  4. 【請求項4】上記第2の金属の酸化物生成自由エネルギ
    ーは、上記第1の金属の酸化物生成自由エネルギーより
    低いことを特徴とする請求項2若しくは3に記載の半導
    体装置用電極配線。
  5. 【請求項5】上記捕獲膜は、上記第2の金属の窒化物、
    硼化物若しくは炭化物からなることを特徴とする請求項
    2から4のいずれか一に記載の半導体装置用電極配線。
  6. 【請求項6】上記シリコンの露出された表面との界面近
    傍における上記捕獲膜中の窒素、炭素若しくはほう素の
    濃度は、化学両論的組成より低いことを特徴とする請求
    項5に記載の半導体装置用電極配線。
  7. 【請求項7】上記捕獲膜の所望部分にはシリコンが添加
    されていることを特徴とする請求項2から6のいずれか
    一に記載の半導体装置用電極配線。
  8. 【請求項8】上記添加されたシリコンの、上記シリコン
    の露出された表面との界面近傍における濃度は、上記第
    2の金属の硅素化合物におけるシリコンの化学両論的組
    成より低いことを特徴とする請求項7に記載の半導体装
    置用電極配線。
  9. 【請求項9】上記第1の金属膜は、タングステン、モリ
    ブデン、コバルト、ニッケル、ロジウム、ルテシウム、
    レジウム、白金および銅からなる群から選択された材料
    を主要構成元素とすることを特徴とする請求項1から8
    のいずれか一に記載の半導体装置用電極配線。
  10. 【請求項10】上記第2の金属は、ジルコニウム、ハフ
    ニウム、チタン、タンタル、ニオブ、スカンジウム、ラ
    ンタンおよびイットリウムからなる群から選択されるこ
    とを特徴とすると請求項2から9のいずれか一に記載の
    半導体装置用電極配線。
  11. 【請求項11】半導体基板若しくはシリコン膜の露出さ
    れた表面上に第2の金属膜を形成する工程と、窒素を含
    む雰囲気中で熱処理を行なって、上記第2の金属膜の表
    面を上記第2の金属の窒化物に変化させる工程と、当該
    第2の金属の窒化物膜の上に、第1の金属膜を形成する
    工程を少なくとも含むことを特徴とする電極配線の製造
    方法。
  12. 【請求項12】半導体基板若しくはシリコン膜の露出さ
    れた表面上に、第2の金属の硼化物膜もしくは炭化物膜
    をスパッタリングによって形成する工程と、上記第2の
    金属の硼化物膜もしくは炭化物膜の上に、第1の金属膜
    を形成する工程を少なくとも含むことを特徴とする電極
    配線に製造方法。
JP10964196A 1996-04-30 1996-04-30 半導体装置用電極配線およびその製造方法 Pending JPH09298170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10964196A JPH09298170A (ja) 1996-04-30 1996-04-30 半導体装置用電極配線およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10964196A JPH09298170A (ja) 1996-04-30 1996-04-30 半導体装置用電極配線およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09298170A true JPH09298170A (ja) 1997-11-18

Family

ID=14515439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10964196A Pending JPH09298170A (ja) 1996-04-30 1996-04-30 半導体装置用電極配線およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09298170A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737341B1 (en) 1999-06-04 2004-05-18 Renesas Technology Corporation Semiconductor integrated circuit device and method for manufacturing the same
US7300833B2 (en) 2001-03-12 2007-11-27 Renesas Technology Corp. Process for producing semiconductor integrated circuit device
US7375013B2 (en) 2001-03-12 2008-05-20 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
JP2009135483A (ja) * 2007-11-07 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737341B1 (en) 1999-06-04 2004-05-18 Renesas Technology Corporation Semiconductor integrated circuit device and method for manufacturing the same
US6936550B2 (en) 1999-06-04 2005-08-30 Hitachi, Ltd. Semiconductor integrated circuit device and method for manufacturing the same
US7300833B2 (en) 2001-03-12 2007-11-27 Renesas Technology Corp. Process for producing semiconductor integrated circuit device
US7375013B2 (en) 2001-03-12 2008-05-20 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7632744B2 (en) 2001-03-12 2009-12-15 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
JP2009135483A (ja) * 2007-11-07 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Similar Documents

Publication Publication Date Title
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
CN101395701B (zh) 电力用半导体器件
Xie et al. High-k gate stack on germanium substrate with fluorine incorporation
JP5221112B2 (ja) 半導体装置の製造方法および半導体装置
JP2006024880A (ja) 半導体装置及びその製造方法
JPH10284732A (ja) 2つのキャッピング層を用いて集積回路構造上に改良型ケイ化コバルト層を形成する方法
WO2003047000A1 (fr) Dispositif à semi-conducteur et procédé de fabrication
US7323381B2 (en) Semiconductor device and manufacturing method thereof
US20060071282A1 (en) Semiconductor device and manufacturing method thereof
JP4768788B2 (ja) 半導体装置およびその製造方法
WO2007060797A1 (ja) 半導体装置およびその製造方法
JP3626773B2 (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
US7642155B2 (en) Semiconductor device with metal nitride barrier layer between gate dielectric and silicided, metallic gate electrodes
WO2008018342A1 (fr) Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication
JP5171363B2 (ja) 半導体装置の製造方法
US7344978B2 (en) Fabrication method of semiconductor device
US20050285206A1 (en) Semiconductor device and manufacturing method thereof
JP2004207481A (ja) 半導体装置およびその製造方法
JP3152739B2 (ja) 半導体集積回路装置の製造方法
JP3655013B2 (ja) 半導体装置の製造方法
JP5342903B2 (ja) 半導体装置
JP2007150285A (ja) 半導体装置のデュアルゲート構造物及びその形成方法
JPH09298170A (ja) 半導体装置用電極配線およびその製造方法
US5877085A (en) Method of manufacturing semiconductor device
JPH03119763A (ja) 半導体装置の製造方法