JPH09298165A - 半導体素子の製造方法及び半導体素子の製造装置 - Google Patents
半導体素子の製造方法及び半導体素子の製造装置Info
- Publication number
- JPH09298165A JPH09298165A JP11356796A JP11356796A JPH09298165A JP H09298165 A JPH09298165 A JP H09298165A JP 11356796 A JP11356796 A JP 11356796A JP 11356796 A JP11356796 A JP 11356796A JP H09298165 A JPH09298165 A JP H09298165A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- manufacturing
- charged particles
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 スループットや歩留まりを低減する事なく、
低価格にて、半導体素子の電界緩和領域に所望の不純物
濃度分布を形成する。 【解決手段】 イオンドーピング時、基板ホルダ２０上
の制御電気端子２１から、ゲートメタル１４に、制御電
圧Ｖ（ｔ）を印加し、リン（Ｐ）イオン１７をゲートメ
タル１４から遠ざかる方向に曲げ、基板１０に照射され
るリン（Ｐ）イオンに濃度分布を持たせる。
低価格にて、半導体素子の電界緩和領域に所望の不純物
濃度分布を形成する。 【解決手段】 イオンドーピング時、基板ホルダ２０上
の制御電気端子２１から、ゲートメタル１４に、制御電
圧Ｖ（ｔ）を印加し、リン（Ｐ）イオン１７をゲートメ
タル１４から遠ざかる方向に曲げ、基板１０に照射され
るリン（Ｐ）イオンに濃度分布を持たせる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下ＴＦＴと称する。）等にて用いられる半導体材料
に不純物濃度領域を形成する半導体素子の製造方法及び
半導体素子の製造装置に関する。
（以下ＴＦＴと称する。）等にて用いられる半導体材料
に不純物濃度領域を形成する半導体素子の製造方法及び
半導体素子の製造装置に関する。
【０００２】
【従来の技術】液晶表示装置の画素電極等電子部品を駆
動するため、半導体材料としてポリシリコンを用いたＴ
ＦＴ等に在っては、一般にＴＦＴがオフ状態の時に生じ
るリーク電流を低減するため、ソース及びドレイン間に
かかる電界を緩和する様、チャネル層と高濃度の不純物
を有するドレイン領域との間に、微量に不純物を添加し
たサブドレイン領域を有するＬｉｇｈｔｌｙ Ｄｏｐｅ
ｄ Ｄｒａｉｎ（以下ＬＤＤと称する。）構造を採用し
ている。
動するため、半導体材料としてポリシリコンを用いたＴ
ＦＴ等に在っては、一般にＴＦＴがオフ状態の時に生じ
るリーク電流を低減するため、ソース及びドレイン間に
かかる電界を緩和する様、チャネル層と高濃度の不純物
を有するドレイン領域との間に、微量に不純物を添加し
たサブドレイン領域を有するＬｉｇｈｔｌｙ Ｄｏｐｅ
ｄ Ｄｒａｉｎ（以下ＬＤＤと称する。）構造を採用し
ている。
【０００３】このＬＤＤ構造において、ポリシリコンに
不純物の濃度分布を持たせるには、従来は、図１４
（ａ）に示す様に、ポリシリコン１上にゲート酸化膜２
を成膜し更に、ゲートメタル３をパターン形成した後、
イオン注入によりリン（Ｐ）イオン５をゲートメタル３
により自己整合的にライトドープし、ゲート酸化膜２を
通して、チャネル層４を除いた領域に低濃度を形成す
る。次いで図１４（ｂ）に示す様に、低濃度の電界緩和
領域６にレジスト７をパターン形成し、この電界緩和領
域６以外に、ゲート酸化膜２を通してリン（Ｐ）をイオ
ン注入によりハイドープし、高濃度のソース領域８ａ、
ドレイン領域８ｂを形成する。この後、図１４（ｃ）に
示す様にレジスト７を除去し、注入イオンの活性化、配
線を経て、不純物が低濃度注入される電界緩和領域６を
有するＬＤＤ構造のＴＦＴを完成していた。
不純物の濃度分布を持たせるには、従来は、図１４
（ａ）に示す様に、ポリシリコン１上にゲート酸化膜２
を成膜し更に、ゲートメタル３をパターン形成した後、
イオン注入によりリン（Ｐ）イオン５をゲートメタル３
により自己整合的にライトドープし、ゲート酸化膜２を
通して、チャネル層４を除いた領域に低濃度を形成す
る。次いで図１４（ｂ）に示す様に、低濃度の電界緩和
領域６にレジスト７をパターン形成し、この電界緩和領
域６以外に、ゲート酸化膜２を通してリン（Ｐ）をイオ
ン注入によりハイドープし、高濃度のソース領域８ａ、
ドレイン領域８ｂを形成する。この後、図１４（ｃ）に
示す様にレジスト７を除去し、注入イオンの活性化、配
線を経て、不純物が低濃度注入される電界緩和領域６を
有するＬＤＤ構造のＴＦＴを完成していた。
【０００４】
【発明が解決しようとする課題】ここでＴＦＴにあって
は、電界緩和領域が長すぎると抵抗が大きくなり、電流
が小さくなって液晶の駆動に不十分となる反面、電界緩
和領域が短すぎると電界緩和効果が無くなってしまう事
から、従来、電界緩和領域の不純物濃度の制御と共に、
電界緩和領域長の微細な調整が要求されていた。
は、電界緩和領域が長すぎると抵抗が大きくなり、電流
が小さくなって液晶の駆動に不十分となる反面、電界緩
和領域が短すぎると電界緩和効果が無くなってしまう事
から、従来、電界緩和領域の不純物濃度の制御と共に、
電界緩和領域長の微細な調整が要求されていた。
【０００５】しかしながら上記従来の方法にあっては、
フォトリソグラフィ技術を用いて電界緩和領域を形成し
ているため、その領域長の微細な調整が難しく、液晶の
より適性な駆動制御を得られず、表示画像の一層の高精
細化が妨げられるという問題を生じていた。しかも近
年、表示画像の大面積化に伴い電界緩和領域長の微細な
調整がより困難になると共に、低濃度領域と高濃度領域
の間に濃度傾斜を設けようとすると、その形成工程が複
雑となり、スループットや歩留まりを著しく低下し、コ
ストの上昇を招くという問題も有していた。
フォトリソグラフィ技術を用いて電界緩和領域を形成し
ているため、その領域長の微細な調整が難しく、液晶の
より適性な駆動制御を得られず、表示画像の一層の高精
細化が妨げられるという問題を生じていた。しかも近
年、表示画像の大面積化に伴い電界緩和領域長の微細な
調整がより困難になると共に、低濃度領域と高濃度領域
の間に濃度傾斜を設けようとすると、その形成工程が複
雑となり、スループットや歩留まりを著しく低下し、コ
ストの上昇を招くという問題も有していた。
【０００６】そこで本発明は上記課題を除去するもの
で、半導体材料中における電界緩和領域長の微細な調整
が可能であると共に、スループット及び歩留まりを低減
する事無く電界緩和領域において不純物の濃度分布を得
る事が出来る半導体素子の製造方法及び半導体素子の製
造装置を提供することを目的とする。
で、半導体材料中における電界緩和領域長の微細な調整
が可能であると共に、スループット及び歩留まりを低減
する事無く電界緩和領域において不純物の濃度分布を得
る事が出来る半導体素子の製造方法及び半導体素子の製
造装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記課題を解決
するため、基板に形成される半導体素子に荷電粒子を用
いて濃度分布を有する不純物領域を形成する半導体素子
の製造方法において、前記半導体素子への荷電粒子添加
時、前記荷電粒子に前記半導体素子面上にてエネルギー
分布を生ぜしめるようにしたものである。
するため、基板に形成される半導体素子に荷電粒子を用
いて濃度分布を有する不純物領域を形成する半導体素子
の製造方法において、前記半導体素子への荷電粒子添加
時、前記荷電粒子に前記半導体素子面上にてエネルギー
分布を生ぜしめるようにしたものである。
【０００８】又本発明は上記課題を解決するため、基板
に形成される半導体素子に荷電粒子を用いて濃度分布を
有する不純物領域を形成する半導体素子の製造方法にお
いて、前記半導体素子への荷電粒子添加時、前記荷電粒
子に前記半導体素子面上にて密度分布を生ぜしめるよう
にしたものである。
に形成される半導体素子に荷電粒子を用いて濃度分布を
有する不純物領域を形成する半導体素子の製造方法にお
いて、前記半導体素子への荷電粒子添加時、前記荷電粒
子に前記半導体素子面上にて密度分布を生ぜしめるよう
にしたものである。
【０００９】又本発明は上記課題を解決するため、基板
に形成される半導体素子に荷電粒子を用いて濃度分布を
有する様不純物を添加する半導体素子の製造装置におい
て、前記不純物添加時に前記基板に電位分布を生ぜしめ
る電位制御手段を設けるものである。
に形成される半導体素子に荷電粒子を用いて濃度分布を
有する様不純物を添加する半導体素子の製造装置におい
て、前記不純物添加時に前記基板に電位分布を生ぜしめ
る電位制御手段を設けるものである。
【００１０】又本発明は上記課題を解決するため、基板
に形成される半導体素子に荷電粒子を用いて濃度分布を
有する様不純物を添加する半導体素子の製造装置におい
て、前記不純物添加時に前記基板に電荷分布を生ぜしめ
る電荷制御手段を設けるものである。
に形成される半導体素子に荷電粒子を用いて濃度分布を
有する様不純物を添加する半導体素子の製造装置におい
て、前記不純物添加時に前記基板に電荷分布を生ぜしめ
る電荷制御手段を設けるものである。
【００１１】上記構成により、所望の不純物濃度分布を
有する所望の長さの電界緩和領域を、スループット及び
歩留まりを低減する事無く得ることができ、半導体素子
の性能向上及び製造コストの低減を図るものである。
有する所望の長さの電界緩和領域を、スループット及び
歩留まりを低減する事無く得ることができ、半導体素子
の性能向上及び製造コストの低減を図るものである。
【００１２】
【発明の実施の形態】以下、本発明の第１の実施の形態
を図１乃至図９を参照して説明する。図１は、大面積の
基板１０にてＴＦＴ１１のポリシリコン層１２にＬＤＤ
構造を作成するためのイオンドーピング装置１３の概略
図であり、ガス導入口１４ａを有する容器１４内の磁界
発生器１６ａを有するプラズマ室１６にて生成されたイ
オン１７を、引き出し電極１８の引き出し電圧により引
き出し、電位制御手段の支持手段であり、イオン照射時
回転される基板ホルダ２０上の基板１０に照射する事に
より基板１０に不純物を添加するものである。
を図１乃至図９を参照して説明する。図１は、大面積の
基板１０にてＴＦＴ１１のポリシリコン層１２にＬＤＤ
構造を作成するためのイオンドーピング装置１３の概略
図であり、ガス導入口１４ａを有する容器１４内の磁界
発生器１６ａを有するプラズマ室１６にて生成されたイ
オン１７を、引き出し電極１８の引き出し電圧により引
き出し、電位制御手段の支持手段であり、イオン照射時
回転される基板ホルダ２０上の基板１０に照射する事に
より基板１０に不純物を添加するものである。
【００１３】基板ホルダ２０は、印加手段である複数の
制御電位端子２１を有し、金属からなる接続部品２１ａ
により、基板１０端部にそれぞれ電気的に絶縁されて設
けられる制御電極パッド２２に、それぞれ独立に任意の
制御電圧Ｖ（ｔ）を印加可能とされている。一方基板１
０は、ポリシリコン層１２上にゲート酸化膜１３が成膜
され、更にゲートメタル１４がパターン形成されてい
る。このゲートメタル１４は、制御電位端子２１からの
制御電圧Ｖ（ｔ）が印加される電位制御電極を兼ねてお
り、全てのゲートメタル１４は、制御電圧Ｖ（ｔ）印加
に用いられる回路（図示せず）に接続され、基板１０周
囲のいずれかの制御電極パッド２２に繋がっている。尚
この回路（図示せず）は、ＴＦＴ製造後の後工程にて、
不都合なメタル部分をエッチング除去されるものであ
る。
制御電位端子２１を有し、金属からなる接続部品２１ａ
により、基板１０端部にそれぞれ電気的に絶縁されて設
けられる制御電極パッド２２に、それぞれ独立に任意の
制御電圧Ｖ（ｔ）を印加可能とされている。一方基板１
０は、ポリシリコン層１２上にゲート酸化膜１３が成膜
され、更にゲートメタル１４がパターン形成されてい
る。このゲートメタル１４は、制御電位端子２１からの
制御電圧Ｖ（ｔ）が印加される電位制御電極を兼ねてお
り、全てのゲートメタル１４は、制御電圧Ｖ（ｔ）印加
に用いられる回路（図示せず）に接続され、基板１０周
囲のいずれかの制御電極パッド２２に繋がっている。尚
この回路（図示せず）は、ＴＦＴ製造後の後工程にて、
不都合なメタル部分をエッチング除去されるものであ
る。
【００１４】又制御電圧Ｖ（ｔ）は図５に示すようなパ
ルス電圧であり、パルスのデューティ比τ1 ／（τ1 ＋
τ2 ）及びパルスの高さＶ１、Ｖ２を制御する事により
ポリシリコン層１２に形成される電界緩和領域１２ａの
不純物の濃度及びその濃度傾斜度を制御している。
ルス電圧であり、パルスのデューティ比τ1 ／（τ1 ＋
τ2 ）及びパルスの高さＶ１、Ｖ２を制御する事により
ポリシリコン層１２に形成される電界緩和領域１２ａの
不純物の濃度及びその濃度傾斜度を制御している。
【００１５】尚２４は、基板１０のゲートメタル１４を
有していない領域にて、イオン照射により表面電圧が上
昇されるのを防ぎ、ゲートメタル１４の電位を制御する
ため、基板１０面上に電子シャワーを均一に当てるニュ
ートラライザであり、アルゴン（Ａｒ）ガスをイオン化
して脱離した電子を、基板１４に向けてシャワー状に吹
き出すものである。
有していない領域にて、イオン照射により表面電圧が上
昇されるのを防ぎ、ゲートメタル１４の電位を制御する
ため、基板１０面上に電子シャワーを均一に当てるニュ
ートラライザであり、アルゴン（Ａｒ）ガスをイオン化
して脱離した電子を、基板１４に向けてシャワー状に吹
き出すものである。
【００１６】次にイオンドーピング装置１３にて基板１
０のポリシリコン層１２に電界緩和領域１２を形成する
形成方法について述べる。先ず基板ホルダ２０に基板１
０を載置し、接続部品２１ａにより基板１０を基板ホル
ダに固定すると共に、制御電位端子２１と制御電極パッ
ド２２を電気的に接続する。
０のポリシリコン層１２に電界緩和領域１２を形成する
形成方法について述べる。先ず基板ホルダ２０に基板１
０を載置し、接続部品２１ａにより基板１０を基板ホル
ダに固定すると共に、制御電位端子２１と制御電極パッ
ド２２を電気的に接続する。
【００１７】次いで、ガス導入口１４ａから５％水素
（Ｈ）希釈のホスフィン（ＰＨ3 ）をプラズマ室１６に
導入し、磁界発生器１６ａにより励起されたプラズマか
ら、引き出し電極１８によりリン（Ｐ）イオン１７を引
き出し基板１０方向に照射する。又この時、各ゲートメ
タル１４には、制御電位端子２１より制御電圧Ｖ（ｔ）
が印加されており、基板１０方向に照射されるリン
（Ｐ）イオン１７は、図３に示す様にゲートメタル１４
から遠ざかる方向に曲げられる。従って、基板１０上に
照射されるリン（Ｐ）イオン１７の濃度は、ゲートメタ
ル１４から遠ざかるにつれ高くなり、ポリシリコン層１
２には、リン（Ｐ）イオン１７の濃度傾斜を有する電界
緩和領域１２ａが形成される事となる。尚この後、後工
程にてショートリングカットと同様にして、制御電極パ
ッド２２及びゲートメタル１４間の不要な回路をエッチ
ングし除去する。
（Ｈ）希釈のホスフィン（ＰＨ3 ）をプラズマ室１６に
導入し、磁界発生器１６ａにより励起されたプラズマか
ら、引き出し電極１８によりリン（Ｐ）イオン１７を引
き出し基板１０方向に照射する。又この時、各ゲートメ
タル１４には、制御電位端子２１より制御電圧Ｖ（ｔ）
が印加されており、基板１０方向に照射されるリン
（Ｐ）イオン１７は、図３に示す様にゲートメタル１４
から遠ざかる方向に曲げられる。従って、基板１０上に
照射されるリン（Ｐ）イオン１７の濃度は、ゲートメタ
ル１４から遠ざかるにつれ高くなり、ポリシリコン層１
２には、リン（Ｐ）イオン１７の濃度傾斜を有する電界
緩和領域１２ａが形成される事となる。尚この後、後工
程にてショートリングカットと同様にして、制御電極パ
ッド２２及びゲートメタル１４間の不要な回路をエッチ
ングし除去する。
【００１８】次にこのイオンドーピング装置１３にて、
各ゲートメタル１４に制御電圧Ｖ（ｔ）として直流５０
Ｖを印加し、１価のリンイオン（Ｐ+ ）を１０ｋｅＶの
エネルギーで照射しドーピングを行なった所、図６に示
すように、制御電圧Ｖ（ｔ）の影響を受け、ゲートメタ
ル１４の中心に近いほど、リンイオン（Ｐ+ ）の曲げが
大きく、その照射エネルギーが低下され、ゲートメタル
１４に近いほどイオン濃度が低くなる事が判明した。
各ゲートメタル１４に制御電圧Ｖ（ｔ）として直流５０
Ｖを印加し、１価のリンイオン（Ｐ+ ）を１０ｋｅＶの
エネルギーで照射しドーピングを行なった所、図６に示
すように、制御電圧Ｖ（ｔ）の影響を受け、ゲートメタ
ル１４の中心に近いほど、リンイオン（Ｐ+ ）の曲げが
大きく、その照射エネルギーが低下され、ゲートメタル
１４に近いほどイオン濃度が低くなる事が判明した。
【００１９】又、イオンドーピング装置１３にて、各ゲ
ートメタル１４に制御電圧Ｖ（ｔ）として直流５０Ｖを
印加し、リンイオン（Ｐ+ ）にかける初期イオン加速電
圧を変えて、イオン散乱長（△ｘ）及び、ゲートメタル
１４周囲におけるイオンのエネルギーロスを測定したと
ころ、図７に示す様に成り、初期イオン加速電圧が大き
いほど、制御電圧Ｖ（ｔ）の影響を受け難く、イオン散
乱長（△ｘ）が小さく又、エネルギーロスが少なく、初
期イオン加速電圧に対する基板照射エネルギー比が大き
い事が判明した。ここでイオン散乱長（△ｘ）とは、図
８に示す様に、照射イオン２７が基板１０に到達するま
でに曲げられる距離とする。
ートメタル１４に制御電圧Ｖ（ｔ）として直流５０Ｖを
印加し、リンイオン（Ｐ+ ）にかける初期イオン加速電
圧を変えて、イオン散乱長（△ｘ）及び、ゲートメタル
１４周囲におけるイオンのエネルギーロスを測定したと
ころ、図７に示す様に成り、初期イオン加速電圧が大き
いほど、制御電圧Ｖ（ｔ）の影響を受け難く、イオン散
乱長（△ｘ）が小さく又、エネルギーロスが少なく、初
期イオン加速電圧に対する基板照射エネルギー比が大き
い事が判明した。ここでイオン散乱長（△ｘ）とは、図
８に示す様に、照射イオン２７が基板１０に到達するま
でに曲げられる距離とする。
【００２０】更に、イオンドーピング装置１３にて、各
ゲートメタル１４に印加する制御電圧Ｖ（ｔ）を直流０
〜３００Ｖに変えて、イオン散乱長（△ｘ）及び、ゲー
トメタル１４周囲におけるイオンの照射エネルギーを測
定したところ、図９に示す様に成り、制御電圧Ｖ（ｔ）
が大きいほど、リンイオン（Ｐ+ ）は影響を受け易く、
イオン散乱長（△ｘ）が大きく成り又、照射エネルギー
が低減される事が判明した。
ゲートメタル１４に印加する制御電圧Ｖ（ｔ）を直流０
〜３００Ｖに変えて、イオン散乱長（△ｘ）及び、ゲー
トメタル１４周囲におけるイオンの照射エネルギーを測
定したところ、図９に示す様に成り、制御電圧Ｖ（ｔ）
が大きいほど、リンイオン（Ｐ+ ）は影響を受け易く、
イオン散乱長（△ｘ）が大きく成り又、照射エネルギー
が低減される事が判明した。
【００２１】従って実際には、これ等実験結果に基ずき
イオン加速電圧と共に制御電圧Ｖ（ｔ）を設定し、所望
の不純物濃度分布を得る事となる。
イオン加速電圧と共に制御電圧Ｖ（ｔ）を設定し、所望
の不純物濃度分布を得る事となる。
【００２２】このように構成すれば、イオンドーピング
時、基板ホルダ２０上の制御電位端子２１よりＴＦＴ１
１の基板１０に形成されるゲートメタル１４に、適宜設
定される制御電圧Ｖ（ｔ）を印加する事により所望の不
純物濃度分布を有する電界緩和領域１２ａを得られ、フ
ォトリソグラフィ技術を用いる従来の装置に比し、その
電界緩和領域長制御をより微細に行なえ、ＴＦＴの性能
を向上可能にすると共に、そのスループットや歩留まり
を低減する事なく所望の不純物濃度分布を得られ、製造
コストの上昇を招くこと無く高性能のＴＦＴを得られ
る。
時、基板ホルダ２０上の制御電位端子２１よりＴＦＴ１
１の基板１０に形成されるゲートメタル１４に、適宜設
定される制御電圧Ｖ（ｔ）を印加する事により所望の不
純物濃度分布を有する電界緩和領域１２ａを得られ、フ
ォトリソグラフィ技術を用いる従来の装置に比し、その
電界緩和領域長制御をより微細に行なえ、ＴＦＴの性能
を向上可能にすると共に、そのスループットや歩留まり
を低減する事なく所望の不純物濃度分布を得られ、製造
コストの上昇を招くこと無く高性能のＴＦＴを得られ
る。
【００２３】次に、本発明の第２の実施の形態を図１０
乃至図１２を参照して説明する。尚本第２の実施の形態
は、不純物濃度傾斜を形成する基板が異なり、電位制御
電極をゲートメタルに変えてガードリングを用いるもの
であり、その他イオンドーピング装置等は第１の実施の
形態と同様である事から、第１の実施の形態と同一部分
については同一符号を付しその説明を省略する。但しイ
オンドーピング装置１３はガードリング２８を有するイ
ンジウム・リン／インジウム・ガリウム・砒素（ＩｎＰ
／ＩｎＧａＡｓ）アバランシェフォトダイオード３０を
有する大面積の基板３１に、不純物濃度傾斜を作成する
ものである。
乃至図１２を参照して説明する。尚本第２の実施の形態
は、不純物濃度傾斜を形成する基板が異なり、電位制御
電極をゲートメタルに変えてガードリングを用いるもの
であり、その他イオンドーピング装置等は第１の実施の
形態と同様である事から、第１の実施の形態と同一部分
については同一符号を付しその説明を省略する。但しイ
オンドーピング装置１３はガードリング２８を有するイ
ンジウム・リン／インジウム・ガリウム・砒素（ＩｎＰ
／ＩｎＧａＡｓ）アバランシェフォトダイオード３０を
有する大面積の基板３１に、不純物濃度傾斜を作成する
ものである。
【００２４】ガードリング２８は、高電圧で素子がブレ
ークダウンしない様に傾斜結合を設けて電界の集中を防
止するために設けられ、特に化合物半導体のＩｎＰ／Ｉ
ｎＧａＡｓアバランシェフォトダイオードや大電流をオ
ン／オフするパワー半導体等に多用される。
ークダウンしない様に傾斜結合を設けて電界の集中を防
止するために設けられ、特に化合物半導体のＩｎＰ／Ｉ
ｎＧａＡｓアバランシェフォトダイオードや大電流をオ
ン／オフするパワー半導体等に多用される。
【００２５】基板ホルダ２０は接続部品２１ａを介し、
制御電位端子２１の１つから、基板３１端部に設けられ
る制御電極パッド３４に、任意の制御電圧Ｖ（ｔ）を印
加可能とされている。一方基板３１は、ＩｎＧａＡｓ吸
収層３６、インジウム・ガリウム・砒素・リン（ＩｎＧ
ａＡｓＰ）層３７、ＩｎＰ層３８、電界緩和領域４０が
形成されるＩｎＰ増倍層４１、チッ化シリコン（Ｓｉ
Ｎ）からなる無反射膜４２、が積層成膜され、更にガー
ドリング２８がパターン形成されている。このガードリ
ング２８は、制御電位端子２１からの制御電圧Ｖ（ｔ）
が印加される電位制御電極を兼ねており、全てのガード
リング２８は、接続部４４にて電気的に接続され、制御
電圧Ｖ（ｔ）が印加される制御電極パッド３４に繋がっ
ている。尚各ガードリング２８間の接続部４４は、Ｉｎ
Ｐ／ＩｎＧａＡｓアバランシェフォトダイオード３０製
造後の後工程にて、スクライブして切り離されるもので
ある。
制御電位端子２１の１つから、基板３１端部に設けられ
る制御電極パッド３４に、任意の制御電圧Ｖ（ｔ）を印
加可能とされている。一方基板３１は、ＩｎＧａＡｓ吸
収層３６、インジウム・ガリウム・砒素・リン（ＩｎＧ
ａＡｓＰ）層３７、ＩｎＰ層３８、電界緩和領域４０が
形成されるＩｎＰ増倍層４１、チッ化シリコン（Ｓｉ
Ｎ）からなる無反射膜４２、が積層成膜され、更にガー
ドリング２８がパターン形成されている。このガードリ
ング２８は、制御電位端子２１からの制御電圧Ｖ（ｔ）
が印加される電位制御電極を兼ねており、全てのガード
リング２８は、接続部４４にて電気的に接続され、制御
電圧Ｖ（ｔ）が印加される制御電極パッド３４に繋がっ
ている。尚各ガードリング２８間の接続部４４は、Ｉｎ
Ｐ／ＩｎＧａＡｓアバランシェフォトダイオード３０製
造後の後工程にて、スクライブして切り離されるもので
ある。
【００２６】又制御電圧Ｖ（ｔ）も第１の実施の形態に
て印加するパルス電圧と同じものを使用する。
て印加するパルス電圧と同じものを使用する。
【００２７】次にイオンドーピング装置１３にて基板３
１のＩｎＰ増倍層４１に電界緩和領域４０を形成する形
成方法について述べる。接続部品２１ａにて基板ホルダ
２０に基板３１を固定すると共に、制御電位端子２１と
制御電極パッド３４を電気的に接続し、ガス導入口１４
ａからマグネシウム（Ｍｇ２＋）イオン生成ガスをプラ
ズマ室１６に導入し、磁界発生器１６ａにより励起され
たプラズマから、引き出し電極１８によりマグネシウム
（Ｍｇ２＋）イオン４６を引き出し基板３１方向に照射
する。この時、各ガードリング２８には、制御電位端子
２１より制御電圧Ｖ（ｔ）が印加されており、基板３１
方向に照射されるマグネシウム（Ｍｇ２＋）イオン４６
は、図１２に示す様にガードリング２８から遠ざかる円
形中央部方向に曲げられ、ガードリング２８の円形中央
部４０ａは、基板３１上に照射されるマグネシウム（Ｍ
ｇ２＋）イオン４６濃度が高くなる一方、円形周辺部４
０ｂは、制御電圧Ｖ（ｔ）の影響を強く受け、基板３１
に照射されるマグネシウム（Ｍｇ２＋）イオン４６濃度
が低く成り、ＩｎＰ増倍層４１には、マグネシウム（Ｍ
ｇ２＋）イオン４６の濃度傾斜を有する電界緩和領域４
０が形成される事となる。尚この後、後工程にてショー
トリングカットと同様にして、ガードリング２８間の不
要な接続部４４をエッチングし除去する。
１のＩｎＰ増倍層４１に電界緩和領域４０を形成する形
成方法について述べる。接続部品２１ａにて基板ホルダ
２０に基板３１を固定すると共に、制御電位端子２１と
制御電極パッド３４を電気的に接続し、ガス導入口１４
ａからマグネシウム（Ｍｇ２＋）イオン生成ガスをプラ
ズマ室１６に導入し、磁界発生器１６ａにより励起され
たプラズマから、引き出し電極１８によりマグネシウム
（Ｍｇ２＋）イオン４６を引き出し基板３１方向に照射
する。この時、各ガードリング２８には、制御電位端子
２１より制御電圧Ｖ（ｔ）が印加されており、基板３１
方向に照射されるマグネシウム（Ｍｇ２＋）イオン４６
は、図１２に示す様にガードリング２８から遠ざかる円
形中央部方向に曲げられ、ガードリング２８の円形中央
部４０ａは、基板３１上に照射されるマグネシウム（Ｍ
ｇ２＋）イオン４６濃度が高くなる一方、円形周辺部４
０ｂは、制御電圧Ｖ（ｔ）の影響を強く受け、基板３１
に照射されるマグネシウム（Ｍｇ２＋）イオン４６濃度
が低く成り、ＩｎＰ増倍層４１には、マグネシウム（Ｍ
ｇ２＋）イオン４６の濃度傾斜を有する電界緩和領域４
０が形成される事となる。尚この後、後工程にてショー
トリングカットと同様にして、ガードリング２８間の不
要な接続部４４をエッチングし除去する。
【００２８】このように構成すれば、第１の実施の形態
と同様、イオンドーピング時、基板ホルダ２０上の制御
電位端子２１よりＩｎＰ／ＩｎＧａＡｓアバランシェフ
ォトダイオード３０の基板３１に形成されるガードリン
グ２８に、適宜設定される制御電圧Ｖ（ｔ）を印加する
事によりスループットや歩留まりを低減する事無く所望
の不純物濃度分布を有する電界緩和領域４０を得られ、
製造コストの上昇を招くこと無く性能を向上出来る。
と同様、イオンドーピング時、基板ホルダ２０上の制御
電位端子２１よりＩｎＰ／ＩｎＧａＡｓアバランシェフ
ォトダイオード３０の基板３１に形成されるガードリン
グ２８に、適宜設定される制御電圧Ｖ（ｔ）を印加する
事によりスループットや歩留まりを低減する事無く所望
の不純物濃度分布を有する電界緩和領域４０を得られ、
製造コストの上昇を招くこと無く性能を向上出来る。
【００２９】次に、本発明の第３の実施の形態を図１３
を参照して説明する。尚本第３の実施の形態は、基板を
４つの領域に分け、各領域毎に各ガードリングにそれぞ
れ異なる制御電圧を印加するものであり、その他は第２
の実施の形態と同様である事から、第２の実施の形態と
同一部分については同一符号を付しその説明を省略す
る。
を参照して説明する。尚本第３の実施の形態は、基板を
４つの領域に分け、各領域毎に各ガードリングにそれぞ
れ異なる制御電圧を印加するものであり、その他は第２
の実施の形態と同様である事から、第２の実施の形態と
同一部分については同一符号を付しその説明を省略す
る。
【００３０】即ちＩｎＧａＡｓ吸収層３６、インジウム
・ガリウム・砒素・リン（ＩｎＧａＡｓＰ）層３７、Ｉ
ｎＰ層３８、電界緩和領域４０が形成されるＩｎＰ増倍
層４１、チッ化シリコン（ＳｉＮ）からなる無反射膜４
２、が積層成膜され、更にガードリング２８ａ〜２８ｄ
がパターン形成される基板４７は、ガードリング２８ａ
〜２８ｄがそれぞれ電気的に絶縁されるＡ領域〜Ｄ領域
４７ａ〜４７ｄの４つの領域に分けられている。そして
基板ホルダ２０の制御電位端子２１により、各領域４７
ａ〜４７ｄのガードリング２８ａ〜２８ｄ端部に設けら
れる制御電極パッド４８ａ〜４８ｄには、それぞれ異な
る制御電圧Ｖ（ｔ）が印加され、基板４７は、各領域４
７ａ〜４７ｄ毎に電界緩和領域長や不純物濃度傾斜等の
パラメータの異なる電界緩和領域を有するように作成さ
れるものである。この様にして同一基板４７上に同時に
特性の異なる４種類のＩｎＰ／ＩｎＧａＡｓアバランシ
ェフォトダイオードを形成した後、各領域４７ａ〜４７
ｄ内にてガードリング２８間の電気的接続を除去し、更
に基板４７を各領域４７ａ〜４７ｄ毎に切断し、４種類
の基板４７ａ〜４７ｄを得る事となる。
・ガリウム・砒素・リン（ＩｎＧａＡｓＰ）層３７、Ｉ
ｎＰ層３８、電界緩和領域４０が形成されるＩｎＰ増倍
層４１、チッ化シリコン（ＳｉＮ）からなる無反射膜４
２、が積層成膜され、更にガードリング２８ａ〜２８ｄ
がパターン形成される基板４７は、ガードリング２８ａ
〜２８ｄがそれぞれ電気的に絶縁されるＡ領域〜Ｄ領域
４７ａ〜４７ｄの４つの領域に分けられている。そして
基板ホルダ２０の制御電位端子２１により、各領域４７
ａ〜４７ｄのガードリング２８ａ〜２８ｄ端部に設けら
れる制御電極パッド４８ａ〜４８ｄには、それぞれ異な
る制御電圧Ｖ（ｔ）が印加され、基板４７は、各領域４
７ａ〜４７ｄ毎に電界緩和領域長や不純物濃度傾斜等の
パラメータの異なる電界緩和領域を有するように作成さ
れるものである。この様にして同一基板４７上に同時に
特性の異なる４種類のＩｎＰ／ＩｎＧａＡｓアバランシ
ェフォトダイオードを形成した後、各領域４７ａ〜４７
ｄ内にてガードリング２８間の電気的接続を除去し、更
に基板４７を各領域４７ａ〜４７ｄ毎に切断し、４種類
の基板４７ａ〜４７ｄを得る事となる。
【００３１】このように構成すれば、イオンドーピング
時、各領域４７ａ〜４７ｄ毎にそれぞれ異なる制御電圧
Ｖ（ｔ）を印加するのみで、同一基板上に同時に異なる
電界緩和領域を有するＩｎＰ／ＩｎＧａＡｓアバランシ
ェフォトダイオードを、スループットや歩留まりを低減
する事無く、低コストにて形成出来る。
時、各領域４７ａ〜４７ｄ毎にそれぞれ異なる制御電圧
Ｖ（ｔ）を印加するのみで、同一基板上に同時に異なる
電界緩和領域を有するＩｎＰ／ＩｎＧａＡｓアバランシ
ェフォトダイオードを、スループットや歩留まりを低減
する事無く、低コストにて形成出来る。
【００３２】尚本発明は上記実施の形態に限られるもの
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えば、第１の実施の形態において、複数の制御電
位端子２１により印加される制御電圧Ｖ（ｔ）は単一で
なく複数種類とし、同一基板上にて電界緩和領域長や不
純物濃度傾斜等パラメータの異なる電界緩和領域を同時
に作成する等しても良い。
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えば、第１の実施の形態において、複数の制御電
位端子２１により印加される制御電圧Ｖ（ｔ）は単一で
なく複数種類とし、同一基板上にて電界緩和領域長や不
純物濃度傾斜等パラメータの異なる電界緩和領域を同時
に作成する等しても良い。
【００３３】又半導体材料に不純物を添加するための装
置もプラズマドーピング法による装置に限定されず、荷
電粒子による不純物添加を行なうものであればイオン注
入法や微細加工応用の集束イオンビーム（ＦＢＩ）によ
る装置等であっても良い。
置もプラズマドーピング法による装置に限定されず、荷
電粒子による不純物添加を行なうものであればイオン注
入法や微細加工応用の集束イオンビーム（ＦＢＩ）によ
る装置等であっても良い。
【００３４】更に基板上に照射される不純物濃度に傾斜
を持たせるための手段も任意であり、基板に制御電圧を
印加する事無く、荷電粒子発生装置内にて、荷電粒子の
通過位置に、メタルマスクの様な、荷電粒子に電位分布
を生じさせるものを配置したり、あるいは荷電粒子の通
過位置にグリッドの様なエネルギー分布を生じさせるも
のを配置し、荷電粒子を曲げる等しても良い。この場合
は、基板上の電位制御電極等は不要と成る事から、これ
に代え、レジスト等の絶縁性材料をパターン形成し、基
板の必要部分にのみ不純物を添加した後、レジストを除
去するようにしてもよい。
を持たせるための手段も任意であり、基板に制御電圧を
印加する事無く、荷電粒子発生装置内にて、荷電粒子の
通過位置に、メタルマスクの様な、荷電粒子に電位分布
を生じさせるものを配置したり、あるいは荷電粒子の通
過位置にグリッドの様なエネルギー分布を生じさせるも
のを配置し、荷電粒子を曲げる等しても良い。この場合
は、基板上の電位制御電極等は不要と成る事から、これ
に代え、レジスト等の絶縁性材料をパターン形成し、基
板の必要部分にのみ不純物を添加した後、レジストを除
去するようにしてもよい。
【００３５】
【発明の効果】以上説明したように本発明によれば、半
導体素子への不純物添加時、基板に照射される不純物に
濃度分布を持たせる事により、フォトリソグラフィ工程
を繰り返す事無く、半導体素子中に傾斜濃度を有する不
純物領域を形成出来、スループットや歩留まりを向上出
来、良好な特性を有する半導体素子を低コストで得る事
も可能と成る。
導体素子への不純物添加時、基板に照射される不純物に
濃度分布を持たせる事により、フォトリソグラフィ工程
を繰り返す事無く、半導体素子中に傾斜濃度を有する不
純物領域を形成出来、スループットや歩留まりを向上出
来、良好な特性を有する半導体素子を低コストで得る事
も可能と成る。
【図１】本発明の第１の実施の形態のイオンドーピング
装置を示す概略説明図である。
装置を示す概略説明図である。
【図２】本発明の第１の実施の形態の基板ホルダ上の基
板を示す概略説明図である。
板を示す概略説明図である。
【図３】本発明の第１の実施の形態の基板を示す一部概
略断面図である。
略断面図である。
【図４】本発明の第１の実施の形態の電界緩和領域のイ
オン濃度分布を示すグラフである。
オン濃度分布を示すグラフである。
【図５】本発明の第１の実施の形態の制御電圧Ｖ（ｔ）
を示すグラフである。
を示すグラフである。
【図６】本発明の第１の実施の形態の照射エネルギーの
位置依存性を示すグラフである。
位置依存性を示すグラフである。
【図７】本発明の第１の実施の形態の初期イオン加速電
圧とイオン散乱長、エネルギー比を示すグラフである。
圧とイオン散乱長、エネルギー比を示すグラフである。
【図８】イオン散乱長を示す説明図である。
【図９】本発明の第１の実施の形態の制御電圧Ｖ（ｔ）
とイオン散乱長、照射エネルギーを示すグラフである。
とイオン散乱長、照射エネルギーを示すグラフである。
【図１０】本発明の第２の実施の形態の基板を示す一部
を省略した概略平面図である。
を省略した概略平面図である。
【図１１】本発明の第２の実施の形態の基板を示す一部
拡大平面図である。
拡大平面図である。
【図１２】本発明の第２の実施の形態の基板を示す一部
概略断面図である。
概略断面図である。
【図１３】本発明の第３の実施の形態の基板を示す一部
を省略した概略平面図である。
を省略した概略平面図である。
【図１４】従来の電界緩和領域の形成方法を示し、
（ａ）はそのライトドープ領域形成時を示す概略説明
図、（ｂ）はそのヘビードープ領域形成時を示す概略説
明図、（ｃ）はそのレジストを除去した状態を示す概略
説明図である。
（ａ）はそのライトドープ領域形成時を示す概略説明
図、（ｂ）はそのヘビードープ領域形成時を示す概略説
明図、（ｃ）はそのレジストを除去した状態を示す概略
説明図である。
【符号の説明】 １０…基板 １１…ＴＦＴ １２…ポリシリコン層 １２ａ…電界緩和領域 １３…イオンドーピング装置 １４…ゲートメタル １６…プラズマ室 １７…イオン ２０…基板ホルダ ２１…制御電位端子 ２２…制御電極パッド
Claims (13)
- 【請求項１】 基板に形成される半導体素子に荷電粒子
を用いて濃度分布を有する不純物領域を形成する半導体
素子の製造方法において、 前記半導体素子への荷電粒子添加時、前記荷電粒子に前
記半導体素子面上にてエネルギー分布を生ぜしめるよう
にした事を特徴とする半導体素子の製造方法。 - 【請求項２】 基板に形成される半導体素子に荷電粒子
を用いて濃度分布を有する不純物領域を形成する半導体
素子の製造方法において、 前記半導体素子への荷電粒子添加時、前記荷電粒子に前
記半導体素子面上にて密度分布を生ぜしめるようにした
事を特徴とする半導体素子の製造方法。 - 【請求項３】 基板に形成される半導体素子に荷電粒子
を用いて濃度分布を有する不純物領域を形成する半導体
素子の製造方法において、 前記半導体素子への荷電粒子添加時、前記基板に電位分
布を生ぜしめるようにした事を特徴とする半導体素子の
製造方法。 - 【請求項４】 基板に形成される半導体素子に荷電粒子
を用いて濃度分布を有する不純物領域を形成する半導体
素子の製造方法において、 前記半導体素子への荷電粒子添加時、前記基板に電荷分
布を生ぜしめるようにした事を特徴とする半導体素子の
製造方法。 - 【請求項５】 基板に形成される半導体素子に荷電粒子
を用いて濃度分布を有する様不純物を添加する半導体素
子の製造装置において、 前記不純物添加時に前記基板に電位分布を生ぜしめる電
位制御手段を具備する事を特徴とする半導体素子の製造
装置。 - 【請求項６】 電位制御手段が、基板を支持すると共に
前記基板に電位分布を生ぜしめる制御電位を印加する事
を特徴とする請求項５に記載の半導体素子の製造装置。 - 【請求項７】 電位制御手段が、基板を支持する支持手
段と、前記基板に制御電位を印加する印加手段とを具備
する事を特徴とする請求項５に記載の半導体素子の製造
装置。 - 【請求項８】 電位制御手段が、端部の電極まで電気的
に接続されるゲートメタルを有する基板を支持する支持
手段と、前記電極に制御電位を印加する印加手段とを具
備する事を特徴とする請求項７に記載の半導体素子の製
造装置。 - 【請求項９】 電位制御手段が、端部の電極まで電気的
に接続されるガードリングを有する基板を支持する支持
手段と、前記電極に制御電位を印加する印加手段とを具
備する事を特徴とする請求項７に記載の半導体素子の製
造装置。 - 【請求項１０】 電位制御手段が、基板を支持すると共
に前記基板の任意の位置に複数の異なる電位分布を生ぜ
しめる様複数の異なる制御電位を印加する事を特徴とす
る請求項５に記載の半導体素子の製造装置。 - 【請求項１１】 電位制御手段が、基板を支持する支持
手段と、前記基板に複数の異なる制御電位を印加する複
数の印加手段とを具備する事を特徴とする請求項５に記
載の半導体素子の製造装置。 - 【請求項１２】 基板に形成される半導体素子に荷電粒
子を用いて濃度分布を有する様不純物を添加する半導体
素子の製造装置において、 前記不純物添加時に前記基板に電荷分布を生ぜしめる電
荷制御手段を具備する事を特徴とする半導体素子の製造
装置。 - 【請求項１３】 電荷制御手段が、荷電粒子の通過位置
に設けられるグリッドである事を特徴とする請求項１２
に記載の半導体素子の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11356796A JPH09298165A (ja) | 1996-05-08 | 1996-05-08 | 半導体素子の製造方法及び半導体素子の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11356796A JPH09298165A (ja) | 1996-05-08 | 1996-05-08 | 半導体素子の製造方法及び半導体素子の製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09298165A true JPH09298165A (ja) | 1997-11-18 |
Family
ID=14615535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11356796A Pending JPH09298165A (ja) | 1996-05-08 | 1996-05-08 | 半導体素子の製造方法及び半導体素子の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09298165A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109760A (ja) * | 2005-10-12 | 2007-04-26 | Sharp Corp | 能動素子、能動素子の製造方法および能動素子の製造装置 |
| JP2008060524A (ja) * | 2006-08-31 | 2008-03-13 | Sharp Corp | 自己整合型の低不純物濃度ドレインを備えたリセスゲート薄膜トランジスタ、および当該トランジスタの形成方法 |
| WO2022205169A1 (zh) * | 2021-03-31 | 2022-10-06 | 华为技术有限公司 | 一种场效应晶体管、其制作方法、开关电路及电路板 |
-
1996
- 1996-05-08 JP JP11356796A patent/JPH09298165A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109760A (ja) * | 2005-10-12 | 2007-04-26 | Sharp Corp | 能動素子、能動素子の製造方法および能動素子の製造装置 |
| JP2008060524A (ja) * | 2006-08-31 | 2008-03-13 | Sharp Corp | 自己整合型の低不純物濃度ドレインを備えたリセスゲート薄膜トランジスタ、および当該トランジスタの形成方法 |
| WO2022205169A1 (zh) * | 2021-03-31 | 2022-10-06 | 华为技术有限公司 | 一种场效应晶体管、其制作方法、开关电路及电路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Rimini | Ion implantation: basics to device fabrication | |
| US5851861A (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| JP2796175B2 (ja) | 薄膜トランジスターの製造方法 | |
| JPH04196409A (ja) | 荷電粒子ビーム偏向装置およびその製造方法 | |
| JPH04188633A (ja) | 半導体装置およびその製造方法 | |
| US5834343A (en) | Method of manufacturing thin film transistor | |
| US7858155B2 (en) | Plasma processing method and plasma processing apparatus | |
| US5141880A (en) | Manufacturing method of a junction gate field effect transistor | |
| JPS6136589B2 (ja) | ||
| JPH09298165A (ja) | 半導体素子の製造方法及び半導体素子の製造装置 | |
| KR102455749B1 (ko) | 산화물 에칭 선택도를 증가시키기 위한 방법 | |
| JPS5889826A (ja) | バイアスされた伸張部材を有する無線周波エツチテ−ブル | |
| JPS58111324A (ja) | 半導体装置の製造方法 | |
| JP3413704B2 (ja) | 薄膜半導体装置の製造方法 | |
| Tanjyo et al. | RF ion source for low energy ion implantation—beam profile control of a large-area ion source using 500-MHz discharge | |
| JPS6068617A (ja) | 半導体装置のイオンミリング方法 | |
| JP3071450B2 (ja) | マイクロ波プラズマ処理装置 | |
| JPH0982661A (ja) | 半導体装置の製造方法及びイオンドーピング装置 | |
| JP2005026189A (ja) | イオンビーム照射装置 | |
| JPS61163635A (ja) | 半導体不純物添加装置 | |
| KR100620225B1 (ko) | 반도체 소자 제조 방법 | |
| JP2776866B2 (ja) | マイクロ波プラズマ処理装置 | |
| JP2670393B2 (ja) | イオン注入方法 | |
| DE102009015712A1 (de) | Materialentfernung in Halbleiterbauelementen durch Verdampfen |