JPH09293853A - ホット・エレクトロン量子効果半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明の課題は相互コンダクタンスの大きなホ
ット・エレクトロン半導体装置を得ることである。 【解決手段】電荷二重層をなす整流性接合（３）に電界
印加手段（６）から電界を加えることにより、前記電荷
二重層の上部を透過するホット・エレクトロンを制御す
る量子効果半導体装置。

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は新規な電界効果半導
体装置である。また本発明の半導体装置は接合における
電子の量子効果を利用した量子効果半導体装置に関す
る。また本発明は接合の上部を透過するホット・エレク
トロン半導体装置である。本発明の半導体装置は半導体
能動素子、半導体記憶素子、半導体センサーに有用な半
導体装置である。

【従来の技術】

【０００１】電界効果能動素子（例えばＭＯＳ−ＦＥ
Ｔ）の電界印加手段として強誘電体のヒステリシス現象
による残留電荷を用いれば、書き換え回数に制限がな
く、しかも高速動作する不揮発性記憶素子が得られる。
この試みはアバランシェ書き込み記憶素子に比べれば高
速記憶書き込みおよび低電圧での動作が期待される。た
とえば、Ｓｉ−ＭＯＳ ＦＥＴのゲート絶縁膜の代わり
にＰｂＴｉＯ３スパッタ膜をつけた構造の不揮発性記憶
素子が提案されており、この強誘電体−電界効果記憶素
子は強誘電体記憶素子（ＦｅＲＡＭ）などと命名されて
いる。この強誘電体記憶素子では相互コンダクタンスの
大きい電界効果素子が重要な構成要素である。しかしな
がら、従来のＭＯＳ素子はチャンネルとなる反転層の断
面積を電界により変化させるという動作原理から、必然
的に相互コンダクタンスは小さい。

【０００２】本発明の半導体装置に、いくぶん類似する
半導体装置は日本国特許公開／平４−３７０９７７、日
本国特許公開／平４−３７０９７８である。この二つの
半導体装置は高濃度にドープされたＰＮ接合におけるト
ンネル電流を利用したものであり、動作原理に起因する
理由により、期待されるほど大きな相互コンダクタンス
は得られない。さらに、これらトンネル電流を利用する
半導体装置はトンネル電流に必然的に伴う局部的発熱、
および局部的発熱による熱歪み、熱歪みによる素子寿命
の問題などの欠陥を持っている。

【本発明が解決しようとする課題】本発明の目的は新規
な動作原理にもとずく半導体装置を得ることであり、特
に相互コンダクタンスにおいて性能の優れた半導体装置
を得ることである。

【課題を解決するための手段】

【０００３】 （ポテンシャルの構造物の上部を透過す
る電子）本発明は接合に形成されるポテンシャルの井戸
とポテンシャルの障壁の上部（エネルギー値において）
を透過する電子が完全透過また完全反射される量子現象
を電界印加手段により制御する事を解決のための手段と
する。

【０００４】（構造について）本発明の半導体装置は整
流性接合（３）をなす半導体（１）と導電性固体（２）
および前記半導体（１）と前記導電性固体（３）のそれ
ぞれにオーム性接触をなして接続された電極（４）と電
極（５）を有してなり、さらに前記接合（３）に電界を
及ぼし得る位置に電界印加手段（６）を有して構成され
ている。

【０００５】 （接合の種類について）本発明の半導体
装置において、半導体（１）とこれに接する導電性固体
（２）がなす整流性接合（３）の実施形態とは、ｐｎ接
合、ショットキー接合、およびヘテロ接合である。導電
性固体（２）とは金属、半金属、半導体、または導電性
高分子化合物などである。接合（３）をなす二つの導電
性を有する固体のうち少なくとも一つは半導体でなけれ
ばならない。これは電界印加手段から加えられた電界に
よってポテンシャルの障壁またはポテンシャルの井戸の
内、少なくともいずれかのポテンシャル形状（帯電状
態）を操作するための必須要件である。

【０００６】 （接合がなす電荷二重層の厚み）整流性
接合（３）は接合部分に電荷二重層（電気二重層とも称
される）を形成する。電荷二重層はポテンシャルの障壁
とポテンシャルの井戸をなす。前記接合（３）に形成さ
れる電荷二重層の厚みは、その上部を電子が波動性を維
持し透過できる厚みであって、さらに前記電荷二重層を
なすポテンシャルの井戸（１１）または前記ポテンシャ
ルの障壁（１２）の厚みはトンネル電流の流れ得る厚み
より大きい厚みである。したがって、接合（３）をトン
ネル電流が流れ得る程度まで不純物濃度の大きな半導体
によって本発明の半導体装置は形成されていてはならな
い。これはホット・エレクトロンの量子効果を利用する
についての必須要件である。

【０００７】 （電界印加手段）本発明の半導体装置は
接合（３）に電界を及ぼし得る位置に電界印加手段
（６）を具備する。電界印加手段（６）の一例は、常誘
電体からなる絶縁体膜（７）によって絶縁されたゲート
電極（８）である。いわゆる絶縁ゲート電極である。こ
の場合、本発明の半導体装置は半導体能動素子をなす。

【０００８】 （ソース電極、ドレイン電極について）
本発明の半導体装置は半導体（１）と導電性固体（２）
のそれぞれにオーム性接触をなして接続された電極
（４）と電極（５）を有してなる。電極（４）と電極
（５）とはＭＯＳ電界効果素子におけるソース電極、ド
レーン電極と称せられるものである。

【０００９】これらの電極（４）と電極（５）は接合
（３）をなす二つの導電性を有する固体と共通の物質と
することも可能な場合がある。例えば二つの導電性を有
する固体の一方が金属の場合である。

【００１０】 （半導体材料）本発明の半導体装置にお
いて、接合（３）が形成する電荷二重層の範囲で、大部
分の電子が波動性を維持している事は量子効果を利用す
るについての必須要件である。逆に言えば、電荷二重層
の短い距離範囲において大部分の電子が波動性を維持し
ておれば本発明の半導体装置は動作する。したがって再
結合中心、または散乱中心を多く持つアモルファス半導
体材料によって本発明の半導体装置を構成することも可
能である。言うまでもなく、単結晶半導体材料であれば
バルク部分の結晶欠陥による電子の散乱が少なく、性能
の良い素子が得られる。本発明の半導体装置が能動素子
として機能するための第二の要件は接合（３）を形成す
るバルク部分の抵抗値が逆バイアスされた接合（３）の
等価的抵抗値に比べ十分小さいことである。接合（３）
に形成される電荷二重層が小さい場合、またはバルク部
分の抵抗値が大きい場合このような事態が発生する。こ
のようにバルク部分の抵抗値が逆バイアスされた接合
（３）の抵抗値よりも大きな材料を選ぶ事は不適当であ
る。このような半導体材料を選べば、当然の事ながら外
部から見れば単なる抵抗体に見える。

【作用または動作原理】

【００１１】 （ポテンシャルの構造物の上部を透過す
る電子）本発明の半導体装置は接合に形成される電荷二
重層の上部を透過する電子の量子効果を利用した素子で
ある。また本発明の半導体装置は接合に形成される電荷
二重層のポテンシャル形状（帯電状態）を電界印加手段
より加えられた電界により変化させる電界効果素子であ
り、電荷二重層に形成されるポテンシャルの井戸および
ポテンシャルの障壁の上部（エネルギー値において）を
透過する電子を制御する量子効果半導体装置である。

【００１２】（量子理論から）量子粒子として振る舞う
電子はポテンシャルの井戸の上部を透過するときにも、
その境界から反射される。また同様に量子粒子として振
る舞う電子はポテンシャルの障壁の上部を透過するとき
にも、その障壁の境界から反射される。

【００１３】 （完全透過する電子はスペクトルをな
す）電荷二重層を形成した接合はポテンシャルの井戸と
ポテンシャルの障壁を形成している。このとき３つの境
界が形成される。ポテンシャルの井戸の上部およびポテ
ンシャルの障壁の上部を透過する電子はこれら３つの境
界によって反射される。電子の進行波と反射波は干渉し
て、電荷二重層の上部を完全透過する電子は特定のエネ
ルギー条件を満たすものとなる。ポテンシャルの井戸の
上部およびポテンシャルの障壁の上部を波動性を維持し
透過する電子はこれら３つの境界によって反射され、そ
の結果、透過スペクトル群と反射スペクトル群を持つ。

【００１４】本発明の半導体装置は接合に形成される電
荷二重層の上部を透過する電子の量子効果を利用した装
置である。別の表現をすれば、波動性を維持しつつ接合
に形成されるポテンシャルの井戸（１１）とポテンシャ
ルの障壁（１２）の上部を透過する電子の量子効果を利
用した装置であり、ポテンシャルの井戸（１１）とポテ
ンシャルの障壁（１２）の形状を電界印加手段によって
変化させ、その上部を透過する電子を制御する。以上は
本発明の作用の要約である。

【００１５】 （電荷二重層の形成）一般に二つの異な
る固体が接触すると電子の熱運動と物質の電気陰性度の
差による電子の捕捉の結果として、接触面に電荷二重層
が発生する。半導体と導電性固体の接触の場合には整流
性接触または非整流性接触を形成する。仕事関数が特定
の条件を満たすときには整流接合となる。本発明の半導
体装置では整流性接合を利用する。

【００１６】（電荷二重層は外部から加えた電界によっ
て操作可能である）この電荷二重層は電子の熱運動によ
る移動と捕捉によって発生したものであり、電荷二重層
は外部から加えた電界によっても帯電状態を変える。

【００１７】（バイアス電圧の方向）本発明の半導体装
置のソース電極とドレイン電極の間には逆バイアス電圧
が加えられて、使用される。逆バイアス電圧はブレーク
ダウンを発生させない大きさの電圧範囲である。逆バイ
アスされた接合の空乏層内で熱励起されたキャリアは漏
れ電流をなす。漏れ電流が接合を加熱させ、さらに空乏
層内の熱励起キャリアを増大させる。このような電圧範
囲は本発明の使用範囲ではない。

【００１８】（電荷二重層の上部を透過する電子）本発
明の半導体装置は半導体と導電性を有する固体との接合
面に発生する電荷二重層（すなわちポテンシャルの障壁
およびポテンシャルの井戸）の上部を横切って流れるキ
ャリアを電界印加手段から加えた電界によって操作し制
御する。電界印加手段によって操作されるものは電荷二
重層の形状（即ち帯電状態）である。

【００１９】（電流の大きさは透過反射のスペクトル位
置と関係する。）常温では、電子のエネルギー分布はボ
ルツマン分布に近似される。ところで、ポテンシャルの
障壁の上部およびポテンシャルの井戸の上部を横切って
流れる電子は、ポテンシャルの障壁のエネルギー高さを
上まわるエネルギー値を持っていれば、単純にその全て
が障壁または井戸を透過するという訳ではない。

【００２０】（量子理論から）量子粒子として振る舞う
電子はポテンシャルの障壁の高さを上まわるエネルギー
値を持つ場合にも、障壁の境界によって反射される。同
様にポテンシャルの井戸の上部を透過する電子も井戸の
境界によって反射される。

【００２１】（注目すべき点）電荷二重層の上部を透過
する特定のスペクトル条件を満たす電子は完全反射さ
れ、また特定のスペクトル条件を満たす電子は完全透過
する。この二つの状態だけにより理想的に電子が輸送ま
たは遮断されるならば発熱は最小になる。

【００２２】 （境界による反射と電子のスペクトル）
完全透過、完全反射は電子のエネルギー・スペクトルと
関連している。本発明の半導体装置は電界印加手段から
加えた電界により、このスペクトルを変化させる。

【００２３】（完全透過、完全反射を発生させるスペク
トル）量子粒子として振る舞う電子の挙動はシュレーデ
ィンガー波動方程式を解析することによって知れる。

【００２４】（完全透過、完全反射が発生する条件）単
一のポテンシャルの井戸、または単一のポテンシャル障
壁の解析については量子力学の入門書（例えばＢＡＳＩ
Ｃ ＱＵＡＮＴＵＭ ＭＥＣＨＡＮＩＣＳ−Ｏｘｆｏｒ
ｄ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ−ｂｙ Ｊ．
Ｌ．Ｍａｒｔｉｎ）など多くの入門書に記されている。
接合（３）にはポテンシャルの障壁とポテンシャルの井
戸からなる電荷二重層が形成される。接合（３）に形成
されるポテンシャルの障壁とポテンシャルの井戸が矩形
ポテンシャルモデルで近似できるものとする。この解析
のプロセスも基本的に同一手法で解析できる。本発明の
半導体装置の解析では、ポテンシャルの障壁（１２）と
ポテンシャルの井戸（１１）がなす３つの境界において
反射または透過する波動関数の連続の条件式を書き下
し、これを物理的に意味あらしめる条件を求める。完全
透過をする電子の波動関数を物理的に意味あらしめる条
件を求めるには、６次の行列式を展開すること、及びそ
れを整理することが必要になる。この解析は項数が多く
なり煩雑であり、コンピュータの少々の助けを得て完全
透過する条件式を整理する。整理された結果は（数１）
式から（数３）式に示されるごとく単純になる。

【００２５】矩形ポテンシャルモデルの場合、完全透過
が発生する条件は（数１）で記述される関係を満たす電
子である。

【数１】 ここにＰ，Ｑは（数２）で示される。

【数２】 またＢはポテンシャル障壁の厚みであり、Ｗはポテンシ
ャル井戸の幅である。ｎ、ｋは自然数であり、ｍは電子
の質量である。ここにＶはポテンシャル障壁の高さであ
り、Ｄは井戸の底から測ったポテンシャルの井戸の深さ
でありプラスの価を持つ。（井戸の上面から計ればマイ
ナスの価を持つ。）

【００２６】これらの式を電子のエネルギー値Ｅについ
て整理すると、ポテンシャルの井戸およびポテンシャル
の障壁の上部を完全透過する電子のエネルギー値Ｅは
（数３）式で示される。

【数３】

【００２７】ここにおいてＥは電荷二重層の上部を完全
透過する電子のエネルギー値であり、Ｅ≧Ｖの関係を有
する。ｎ、ｋは自然数であるので、この式は完全透過す
るエネルギーが群をなすこと、すなわち完全透過する電
子のエネルギー値がスペクトルをなすことを示す。

【００２８】また、（数３）式は完全透過する電子のエ
ネルギー値をＢ／Ｗを制御することにより、またＶ、Ｄ
を制御することにより電流の大きさを操作できることを
示している。本発明の半導体装置はゲート電極から加え
た電界によりＢ／ＷまたはＶまたはＤを制御することに
より、ポテンシャルの障壁およびポテンシャルの井戸の
上部を透過する電子を操作する。

【００２９】（数３）式はまた、スペクトルの位置が
（Ｂ／Ｗ）の二乗と関連しており、相互コンダクタンス
の大きな素子が得られることを示している。

【００３０】（モノポーラー動作）本発明の装置は接合
を逆バイアス状態にして使用されるので、電流輸送に関
与するのは小数キャリアである。接合（３）がＰＮ接合
である場合、ＰＮ接合を構成する二つの領域のうち、電
流は希薄にドープされた領域の小数キャリアの挙動によ
って支配される。ソース電極をキャリアの注入電極と呼
ぶならば、希薄に不純物がドープされている領域に接続
された電極がソース電極となる。注入されたキャリアは
他の領域では多数キャリアであり、再結合による動作の
遅れはない。このように、ＰＮ接合のいずれか一方のみ
を希薄にドープすることにより、本発明の素子はモノポ
ーラー動作と見なしえる。

【００３１】（相補素子）（数３）式はまた、その分母
（数４）をプラスまたはマイナスに設計することによ
り、同一の極性のゲート電界に対して透過する電流の増
減は正反対の挙動を示す素子を構成することができる。
すなわち、Ｖ、Ｄ、または（Ｂ／Ｗ）の変化に対して正
反対の挙動を示す相補素子を構成できる。

【数４】 また接合がｐｎ接合である実施形態では、相補的動作を
する素子はｐ型ｎ型のいずれを強く不純物ドープするか
によって相補動作する素子が得られる。電界印加手段か
ら加えられた電界が接合に作用したとき、電子から見た
ポテンシャルの井戸が正孔から見たポテンシャルの障壁
に相当する。すなわち（Ｂ／Ｗ）は電子から見たときと
正孔から見たときは逆の関係にある。

【００３２】（ディプレッション型とエンハンスメント
型素子）また（数３）式の分母（数４）を大きくまたは
小さく設計することにより、Ｅの値をフェルミ準位から
離れた位置に設計することも、またフェルミ準位の近く
に設計できることも可能なことを示している。すなわ
ち、Ｅの値は障壁の高さよりも大きくなければならない
が、その範囲内で完全透過する電子のエネルギー値は
（数３）式にしたがって設計できる。完全透過するスペ
クトル群をフェルミ準位の近くに設計すれば、ディプレ
ッション型の素子になり、フェルミ準位から離れた位置
に完全透過するスペクトル群があるように設計すれば、
本発明の素子はエンハンスメント型の素子になる。

【００３３】（バイアス電圧）本発明の素子を使用する
に際しては逆バイアスを加えて使用するべきである。も
ちろん、順方向にバイアスを加えて使用することを妨げ
るものではない。

【００３４】以上の作用の説明において、キャリアが正
孔であっても可である事は半導体工学の経験的に知られ
るとおりである。

【発明の実施の形態】

【００３５】 （能動素子）電界印加手段（６）が常誘
電体からなる絶縁体薄膜（７）によって接合から絶縁さ
れたゲート電極（８）である実施形態。この実施形態
（いわゆる絶縁ゲート電極）では本発明は半導体能動素
子をなす。ゲート電界はゲート電極と電極（４）または
電極（５）との間、に電圧を加える。またはゲート電極
とサブストレートの間に電圧が加えられる。

【００３６】（電界印加手段が強誘電体のヒステリシス
現象を利用してなる記憶素子）半導体能動素子における
電界印加手段（６）が強誘電体からなる絶縁体薄膜
（９）によって接合から絶縁された書き込み電極（１
０）からなる実施形態。この実施形態では本発明は不揮
発性記憶装置をなす。一般的に、誘電体とは電気伝導を
示さない絶縁体の総称として用いられる。強誘電体（Ｆ
ｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ）はある温度範囲にお
いて自発分極を有し、大きな比誘電率のほか履歴現象
（電界にたいしヒステリシス曲線を描く）、非直線特性
を持っている。強誘電体を電極ではさみ電圧を加え充電
し、その後この電極を短絡し電荷を放電し、さらに両電
極を開放すると両電極間に残留電荷が現われる。この現
象は誘電体ヒステリシスと呼ばれている。この誘電体ヒ
ステリシスを電界効果素子と組み合わせることにより記
憶素子を作ることができる。本発明は大きな相互コンダ
クタンスを持つ電界効果素子である。電界印加手段
（６）が強誘電体からなる絶縁体膜（９）を介した書き
込み電極（１０）である実施形態では本発明は不揮発性
記憶素子となる。

【００３７】（電界印加手段が浮遊ゲート構造である実
施形態）電界印加手段（６）を公知のアバランシェ書き
込み帯電電極（例えば、浮遊ゲート構造）としても不揮
発性記憶装置を構成することができる。

【００３８】（電界印加手段の他の実施形態）電界印加
手段（６）が焦電材料からなる実施形態。この実施形態
は赤外線検出素子をなす。

【００３９】（電界印加手段が圧電材料からなる実施形
態）この実施形態は応力検出素子、押し釦スイッチを形
成する。

【００４０】（接合の実施形態）本発明の半導体装置は
導電性固体（２）と半導体（１）との接触がなす整流性
接合（３）をソース電極とドレイン電極の間に有してな
る。ここに言う導電性固体（２）とは金属、半金属、半
導体、および導電性高分子化合物などである。これらに
より形成される接合（３）と、これに対する電界印加手
段（６）を有してなる半導体装置は本発明の実施形態で
ある。それらの接合（３）の実施形態とは接合（３）が
ショットキー接合である実施形態。接合（３）がヘテロ
接合よりなる実施形態。接合（３）がＰＮ接合である実
施形態である。

【００４１】（ＰＮ接合と相補素子）本発明の半導体装
置は小数キャリアにより動作する。ＰＮ接合においてＰ
型領域を強くドープし、Ｎ型領域を希薄にドープした素
子はＮ型領域の小数キャリアである正孔が電荷運搬の主
役となる。またＰＮ接合においてＮ型領域を強くドープ
し、Ｐ型領域を希薄にドープした素子はＰ型領域の小数
キャリアである電子が電荷運搬の主役となる。正孔と電
子から見た井戸と障壁の関係は反対の関係にあり、電子
から見た障壁は正孔から見ると井戸に相当する。本発明
の半導体装置は（Ｂ／Ｗ）を電界により操作する。電子
から見た障壁幅Ｂは正孔から見ると井戸幅Ｗに相当し、
同一の電界に対して反対方向の動作をすることになる。
すなわち、主たるキャリアが正孔である本発明の半導体
装置と、主たるキャリアが電子である本発明の半導体装
置は同一のゲート電界に対し反対の挙動をなす。すなわ
ち相袖的動作をする。

【００４２】接合（３）がショットキー接合である実施
形態について。金属と半導体が接触するとその界面に空
間電荷領域が発生し、エネルギーバンドが曲がり、電位
障壁（ショットキー障壁）が現れる。金属とＮ型半導体
の接触の場合、金属の仕事関数＞半導体の仕事関数の条
件を満たすとき整流接触となる。また、金属とＰ型半導
体の接触の場合、金属の仕事関数＜半導体の仕事関数の
条件を満たすとき整流接触となる。これらの接触におい
て、金属側の界面にも帯電層が現れる事に注意すること
が必要である。ただし金属側の電子濃度が究めて大きい
ため、金属側にできる帯電層の厚みは小さい。このた
め、ショットキー接合の場合には大きな耐圧の半導体装
置を構成することは難い。主たるキャリアが正孔である
素子と、主たるキャリアが電子である本発明の半導体装
置は相補的動作をする。ショットキー接合によって形成
された実施形態の場合にも相補素子が可能である。

【００４３】（電極材料と接合をなす導電性固体材料が
共通である実施形態）本発明の半導体装置において、接
合がショットキー接合（金属半導体接合）である実施形
態では、電極材料と接合をなす金属材料は共通であって
も可である。この実施形態は構造と製造が単純になる。

【００４４】本発明の半導体装置は接合に形成される電
荷二重層（電気二重層）の上部を透過する電子を制御す
ることによって動作する。（数３）は電荷二重層の上部
を完全透過する電子のエネルギー値が電荷二重層の形状
によって規定されるスペクトル群に分れる事を示してお
り、さらに電荷二重層の形状によって完全透過するスペ
クトル群をフェルミ準位の近くに作る実施形態も、また
完全透過するスペクトル群をフェルミ準位から離れた位
置に作る実施形態も可能である事を示している。この二
つの実施形態は、いわゆるディプレッション動作する能
動素子とエンハンスメント動作する能動素子である。

【００４５】（複数の絶縁ゲートを有する実施形態）論
理素子を形成する場合、ゲート電極を複数設けた実施形
態も素子の占有面積を小さくするのに有益である。ゲー
トを複数個設けた実施形態とエンハンスメント型もしく
はディプレッション型とを組み合わせて、各種の論理素
子を作ることが可能である。

【００４６】（電力素子としての実施形態）本発明の半
導体装置は導電性固体と半導体との接触が形成する電荷
二重層（接合によって形成される）をソース電極とドレ
イン電極の間に有してなる。当然の事ながら、これら電
極がそれぞれ単数の電極からなる実施形態であっても複
数の電極から構成されていても可である。本発明の素子
を大電流素子とすることもできる。この場合、電流がピ
ンチ効果によって集中するのを避けるため、これらの電
極を複数の分散された電極からなる実施形態として可で
ある。

【００４７】（縦型、横型）本発明の半導体装置を電力
素子とする場合、縦型構造とする事は電力素子の場合、
有用な実施形態である。

【００４８】（半導体材料）本発明の半導体装置は半導
体層が単結晶半導体材料からなる実施形態であってもよ
い。本発明の半導体装置では、電子が波動性を維持して
いなければならない範囲は接合に形成される電荷二重層
の範囲のみである。この範囲は究めて小さく、本発明の
半導体装置をなす半導体材料にアモルファス半導体材料
を使用することも可である。これは薄膜素子（ＴＦＴ）
を構成する場合、本発明の素子が有用であることを意味
している。第７図および第８図は絶縁物基板上に薄膜に
よって本発明が構成可能であることを示すものである。
電界を印加する手段としてのゲート電極の配置などはこ
れらの図に限定されるものではない。

【００４９】以上の実施形態は本発明の半導体装置の下
位概念に属する最小の範囲を記したものである。したが
って、本発明の半導体装置がこれらの実施形態にのみ制
限されるものではない。

【実施例】

【００５０】本発明の半導体装置の動作原理はシュレー
ディンガー方程式を解析するという数学的シミュレイシ
ョンによって支持されている。ところで、追実験のため
の半導体素子製造装置を持たない場合には、市販のダイ
オードと絶縁体膜として紙、または高分子フィルムを用
い、金属電極をゲート電極として能動素子としての実施
形態の動作を確認することもできる。たとえば、市販の
高耐圧整流用ダイオード（耐圧１０００Ｖ）の接合面を
削りだし、ゲート絶縁体膜として高分子フイルムまたは
紙、これにゲート電極をつけて本発明の半導体能動素子
の一つの実施例を作ることができる。この実施例によ
り、本発明の半導体装置の実施形態の一つについで動作
原理が機能することを確認できる。即ち接合を形成する
半導体に強い不純物ドーピングが不要であること、また
大きな相互コンダクタンスを得るには有害であることを
確認できる。また耐圧１０００Ｖ程度の電力用素子が得
られることを確認できる。この実施例は半導体素子製造
装置を持たない場合に、本発明の半導体装置の動作原理
を確認するための窮余の手段である。紙、または高分子
フィルムを絶縁体膜とする方法が最良の最良の実施形態
と考えられるべきでもない。しかしながら、この実施例
は本発明の半導体装置の動作原理を確認するに十分であ
る。当然ながら本発明がこの実施例に限定されるもので
はない。

【発明の効果】

【００５１】（相互コンダクタンスが大きい）本発明の
半導体装置は接合に形成されるポテンシャルの障壁とポ
テンシャルの井戸の上部を透過する電子（ホットエレク
トロン）の量子効果を利用した素子である。接合に形成
されるポテンシャルの井戸およびポテンシャルの障壁の
上部を透過する電子は進行波と反射波が干渉する結果、
完全透過するスペクトルまたは完全反射するスペクトル
を有するようになる。このスペクトルの位置は電界印加
手段から加えられた電界により、容易に変化させること
ができる。完全透過するスペクトルの位置は（数３）式
が示す。これによれば（Ｂ／Ｗ）の二乗と関連してお
り、相互コンダクタンスの大きな素子が得られる。本発
明の半導体装置はこのような動作原理によるものであ
り、能動素子の場合には大きな相互コンダクタンス特性
の素子が得られる。また大きな相互コンダクタンスを持
つという特性は強誘電体のヒステリシス記憶素子を構成
するのに都合がよい。また論理素子を形成するには非直
線的特性の素子の方が都合がよい。ここに言う相互コン
ダクタンスとは真空管またはＦＥＴで言う相互コンダク
タンスと同様の定義であり、電極（４）と電極（５）の
間に流れる電流を出力電流とし、ゲート電極と電極
（４）または電極（５）の間に加えられる電圧を入力電
圧とし、電極（４）と電極（５）の間に加えられた電圧
を一定とした場合の出力電流と入力電圧についての偏微
分係数である。入力電圧はゲート電極とサブストレート
の間に加えられていてもよい。ＭＯＳ・ＦＥＴの欠点は
相互コンダクタンスを大きくするためにはゲート絶縁体
膜を薄くしなければならない点である。これはゲート絶
縁体膜の静電破壊という問題を作り出す。

【００５２】（完全反射、完全透過と発熱）本発明の半
導体装置はポテンシャルの障壁とポテンシャルの井戸の
上部を透過する電子のうち完全透過または完全反射する
電子の量子現象を利用する。このため電流が透過すると
きの発熱は最小限に抑制される。トンネル電流には完全
透過、完全反射がない。このため従来のトンネル電流を
利用した素子では局部的な発熱と熱ひずみおよび素子寿
命の問題を必然的に伴う。

【００５３】（耐圧の大きな素子が得られる）従来のト
ンネル効果素子では、トンネル電流を発生させるために
強い不純物ドーピングを施す。これは耐圧の低下の問題
を発生させる。

【００５４】本発明の半導体装置は強い不純物ドーピン
グを必要としない。これによって耐圧１０００Ｖ程度の
電力用素子を容易に得ることができる。市販の高耐圧整
流用ダイオードの接合面を削りだし、絶縁膜を介してゲ
ート電極を設け、本発明の半導体能動素子の耐圧動作を
確認できる。

【００５５】（高速素子が得られる）本発明の素子はモ
ノポーラー動作させることができる。すなわち再結合プ
ロセスがなく高速素子に適している。

【００５６】（ゲート静電容量を小さくできる）本発明
の素子はソース電極とドレイン電極の電極間距離を最小
にできる。また本発明の素子はゲート静電容量を最小に
できる。これらは高速素子を作る場合に有利な条件とな
る。

【００５７】（相補素子）本発明の素子は相補素子を構
成することができる。これにより、電力消費の小さな論
理素子を作れる。

【００５８】（ゲート絶縁体膜厚みを大きくすることが
可能）本発明の半導体装置は大きな相互コンダクタンス
を持っているので小さなゲート電界で動作する。これは
ゲート絶縁膜厚みを大きくすることを可能にする。ゲー
ト絶縁膜の静電破壊の問題を引き起こしにくい素子が得
られる。従来のチャンネルの導電形を反転させるという
原理にもとずくＦＥＴは大きなゲート電界を加えること
が必要であり、したがって、ゲート絶縁膜を極めて薄く
製作することが必須要件となる。その結果、ゲート絶縁
膜が破壊され易いという問題を発生させる。

【００５９】（多様な半導体材料が使用できる）本発明
の装置は電子の量子効果を利用するものであるが、電子
が波動性を維持していなければならない範囲は接合に形
成されるポテンシャル障壁およびポテンシャルの井戸の
範囲である。これは極めて短い範囲であり、多様な半導
体材料（例えば平均自由工程が短く、従来使用できなか
った半導体材料）により本発明の装置を構成することが
可能になる。本発明の半導体装置は薄膜トランジスタを
製造するのに最適である。また本発明の半導体装置は半
導体材料として単結晶であることを必要としないので、
多層構造とすることができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の概念図。

【図２】電界印加手段（６）が常誘電体からなる絶縁膜
（７）とゲート電極（８）からなる実施形態の概念図。
能動素子となる実施形態である。

【図３】電界印加手段（６）が強誘電体からなる絶縁膜
（９）と書き込み電極（１０）からなる実施形態の概念
図。記憶素子となる実施形態である。

【図４】接合（３）における電荷二重層のポテンシャル
図。電荷二重層は矩形で近似できるとしている。また
（数３）式で引用したポテンシャルの形状と符号との関
係を示す。

【図５】接合（３）がｐｎ接合である横型能動素子の実
施形態の断面図。

【図６】接合（３）がｐｎ接合で形成され、電流が半導
体基板を縦方向に流れる本発明による能動素子の実施形
態の断面図。

【図７】接合（３）が金属／半導体接合である横型能動
素子の実施形態の断面図。

【図８】接合（３）が金属／半導体接合である横型能動
素子の実施形態の断面図。半導体基板上に金属半導体接
合を形成したゲート電極配置が異なっていても差し支え
ないことを示す。

【図９】絶縁基板上に薄膜素子を形成した実施形態の断
面図。

【図１０】絶縁基板上に薄膜素子を形成した別の配置の
実施形態の断面図。

【符号の説明】

（１）‥半導体 （２）‥導電性固体 （３）‥整流性接合 （４）と（５）‥制御される電流が流れる二つの電極 （６）‥電界印加手段 （７）‥常誘電体からなる絶縁物 （８）‥ゲート電極 （９）‥強誘電体からなる絶縁物 （１０）‥書き込み電極 （１１）‥ポテンシャルの井戸 （１２）‥ポテンシャルの障壁 （１３）‥半導体基板 （１４）‥半導体基板（１３）と反対の伝導形の半導体 （１５）‥オーム性接触を得るための半導体基板（１
３）と同一伝導形の高濃度不純物ドーピング部分 （１６）‥オーム性接触を得るための（１４）と同一伝
導形の高濃度不純物ドーピング部分 （１７）‥絶縁基板

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9447−4Ｍ Ｈ０１Ｌ 29/80 Ａ

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体（１）と前記半導体（１）に接して
   整流性接合（３）をなす導電性固体（２）を有し、さら
   に前記半導体（１）と前記導電性固体（２）のそれぞれ
   にオーム性接触をなして接続された電極（４）と電極
   （５）、および前記接合（３）に電界を及ぼし得る位置
   に電界印加手段（６）を有してなる半導体装置であっ
   て、 前記接合（３）に形成される電荷二重層の厚みは、その
   上部を電子が波動性を維持し透過できる厚みであって、
   さらに前記電荷二重層をなすポテンシャルの井戸（１
   １）または前記ポテンシャルの障壁（１２）の厚みはト
   ンネル電流の流れ得る厚みより大きい厚みであり、 前記電界印加手段（６）から前記接合（３）に加えた電
   界により前記電荷二重層の帯電状態を操作することによ
   り、前記電荷二重層の上部を透過する電子を制御し、前
   記電極（４）と前記電極（５）の間に流れる電流を制御
   する量子効果半導体装置。