JPH09292640A - 全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法 - Google Patents

全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法

Info

Publication number
JPH09292640A
JPH09292640A JP10253296A JP10253296A JPH09292640A JP H09292640 A JPH09292640 A JP H09292640A JP 10253296 A JP10253296 A JP 10253296A JP 10253296 A JP10253296 A JP 10253296A JP H09292640 A JPH09292640 A JP H09292640A
Authority
JP
Japan
Prior art keywords
light
image
superlattice
intensity
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10253296A
Other languages
English (en)
Other versions
JP2905739B2 (ja
Inventor
Batsukaro Paburo
パブロ・バッカロ
Kazuhisa Fujita
藤田　　和久
Makoto Hosoda
誠 細田
Toshihide Watanabe
敏英 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATR Optical and Radio Communications Research Laboratories
Original Assignee
ATR Optical and Radio Communications Research Laboratories
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATR Optical and Radio Communications Research Laboratories filed Critical ATR Optical and Radio Communications Research Laboratories
Priority to JP10253296A priority Critical patent/JP2905739B2/ja
Priority to US08/837,473 priority patent/US6081470A/en
Priority to EP97106435A priority patent/EP0803914A3/en
Publication of JPH09292640A publication Critical patent/JPH09292640A/ja
Application granted granted Critical
Publication of JP2905739B2 publication Critical patent/JP2905739B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F3/00—Optical logic elements; Optical bistable devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F3/00—Optical logic elements; Optical bistable devices
    • G02F3/02—Optical bistable devices
    • G02F3/022—Optical bistable devices based on electro-, magneto- or acousto-optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F3/00—Optical logic elements; Optical bistable devices
    • G02F3/02—Optical bistable devices
    • G02F3/028—Optical bistable devices based on self electro-optic effect devices [SEED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/355—Non-linear optics characterised by the materials used
    • G02F1/3556—Semiconductor materials, e.g. quantum wells

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 従来例に比較して画素の大きさを小さくする
ことができ、しかも処理応答速度も速くすることができ
る全光型半導体画像記憶装置とその画像記憶及び消去方
法、並びに全光型半導体論理演算装置とその論理演算方
法を提供する。 【解決手段】 半導体基板の表面上にキャリア閉じ込め
層間に障壁層と量子井戸層とが交互に積層されてなる超
格子層を形成挟設してなり、超格子層を形成したときの
ひずみによるピエゾ効果によって発生する内部電界を、
外部から入射する光によって発生したキャリアにより打
ち消すことにより、光吸収端付近の光吸収率を変調する
効果を有する。素子に入射する光の入力強度を変化した
ときに、素子から出射する光の出力強度において、しき
い値Ｐ１，Ｐ２との間の安定点入力強度に対して高い第
１の光透過率を有する第１の安定点と低い第２の光透過
率を有する第２の安定点とが存在するヒステリシス特性
を有して画像記憶又は論理演算を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、超格子構造を有す
る半導体ダイオード素子を用いてすべて光信号で画像を
記憶する全光型半導体画像記憶装置とその画像記憶及び
消去方法、並びに、超格子構造を有する半導体ダイオー
ド素子を用いてすべて光信号で論理演算する全光型半導
体論理演算装置とその論理演算方法に関する。
【０００２】
【従来の技術】第１の従来例の全光型記憶装置が、例え
ば、従来技術文献１「T.H.Barnes etal.,“Bistable op
tically writable image memory using optical feedba
ck",Optical Review,Vol.2,No.2,pp.103-105,1995年」
において提案されている。この第１の従来例において
は、液晶画面に対して光を照射したときにその配向が変
化することを利用して画像を記憶することが開示されて
いる。この記憶装置においては、しきい値動作、ヒステ
リシス動作、及び２安定動作を示す、光学的な帰還を有
する２つのビームの干渉計を用いる。
【０００３】また、第２の従来例の全光型論理演算装置
が、例えば、従来技術文献２「D.C.Burns et al.,“A 2
56×256 SRAM-XOR pixel ferroelectric liquid crysta
l over silicon spatial light modulator",Optics Com
munications Vol.119,pp.623-632,1995年」において提
案されている。この第２の従来例は、電気的にアドレス
指定された空間的な光の変調器であり、当該光変調器
は、シリコン基板上に強誘電体液晶を載置するハイブリ
ッド技術に基づいて形成され、最大２．１ｋＨｚの電荷
平衡化されたフレームレートで動作する２５６×２５６
画素のアレーを備える。スタティックランダムアクセス
メモリ（以下、ＳＲＡＭという。）のラッチ回路と排他
的論理和（以下、ＸＯＲという。）ゲートとを備えた画
素回路は、一般に用いられている１個のトランジスタ設
計において非常に良好な性能を有する。
【０００４】
【発明が解決しようとする課題】第１の従来例において
は、その装置の構成が複雑で、画素の大きさも３３μｍ
×３３μｍのように比較的大きく、応答速度も５０ｍｓ
ｅｃないし１００ｍｓｅｃのように比較的遅いという問
題点があった。また、第２の従来例においては、外部電
極が必要であって、画素の大きさも４０μｍ×４０μｍ
のように大きく、応答速度も５０ｍｓｅｃないし１００
ｍｓｅｃのように比較的遅いという問題点があった。
【０００５】本発明の第１の目的は以上の問題点を解決
し、従来例に比較して画素の大きさを小さくすることが
でき、しかも処理応答速度も速くすることができる全光
型半導体画像記憶装置とその画像記憶及び消去方法を提
供することにある。また、本発明の第２の目的は以上の
問題点を解決し、従来例に比較して画素の大きさを小さ
くすることができ、しかも処理応答速度も速くすること
ができる全光型半導体論理演算装置とその論理演算方法
を提供することにある。
【０００６】
【課題を解決するための手段】本発明に係る請求項１記
載の全光型半導体画像記憶装置は、面方位（１００）と
は異なる半導体基板の面方位の表面上であって、２つの
キャリア閉じ込め層間に、障壁層と量子井戸層とが交互
に積層されてなる超格子層を形成挟設してなり、上記超
格子層を形成したときのひずみによるピエゾ効果によっ
て発生する内部電界を、外部から超格子半導体素子に入
射する光によって発生したキャリアにより打ち消すこと
により、光吸収端付近の光吸収率を変調する効果を有す
る超格子半導体素子を備えた全光型半導体画像記憶装置
であって、上記超格子半導体素子は、上記超格子半導体
素子に入射する光の入力強度を変化したときに、上記超
格子半導体素子から出射する光の出力強度において、所
定の第１と第２のしきい値Ｐ１，Ｐ２との間の安定点入
力強度に対して第１の光透過率を有する第１の安定点
と、上記第１の光透過率よりも低い第２の光透過率を有
する第２の安定点とが存在するヒステリシス特性を有
し、上記第１の安定点に設定された上記超格子半導体素
子の第１の領域において上記超格子半導体素子に入射す
る光を実質的に透過させる一方、上記第２の安定点に設
定された上記超格子半導体素子の第２の領域において上
記超格子半導体素子に入射する光を実質的に透過させな
いように画像を記憶することを特徴とする。
【０００７】また、請求項２記載の全光型半導体画像記
憶装置は、請求項１記載の全光型半導体画像記憶装置に
おいて、第１のしきい値Ｐ１を超えかつ第２のしきい値
Ｐ２未満の強度を有するバイアス光を上記超格子半導体
素子に対して入射させるバイアス光発生手段と、上記バ
イアス光発生手段がバイアス光を上記超格子半導体素子
に対して入射しているときに、上記バイアス光の強度と
画像書込光の強度の和が第２のしきい値Ｐ２を超えるよ
うに画像書込光を上記超格子半導体素子に対して入射さ
せることにより、上記画像書込光に対応する画像を上記
全光型半導体画像記憶装置に記憶させる画像書込光発生
手段とを備えたことを特徴とする。
【０００８】さらに、請求項３記載の全光型半導体画像
記憶装置は、請求項１記載の全光型半導体画像記憶装置
において、上記バイアス光発生手段がバイアス光を上記
超格子半導体素子に対して入射させかつ上記画像書込光
発生手段によって画像が記憶されたときに、上記バイア
ス光の上記超格子半導体素子への入射を停止させて、上
記記憶された画像を消去するようにバイアス光発生手段
を制御する画像消去制御手段をさらに備えたことを特徴
とする。
【０００９】また、請求項４記載の全光型半導体画像記
憶装置は、請求項１記載の全光型半導体画像記憶装置に
おいて、しきい値Ｐ２を超える強度を有するバイアス光
を上記超格子半導体素子に対して入射させた後、第１の
しきい値Ｐ１を超えかつ第２のしきい値Ｐ２未満の強度
を有するバイアス光を上記超格子半導体素子に対して入
射させるバイアス光発生手段と、上記バイアス光発生手
段がバイアス光を上記超格子半導体素子に対して入射し
ているときに、上記バイアス光の強度と画像書込光の強
度の和が第２のしきい値Ｐ２を超えるように画像書込光
を上記超格子半導体素子に対して入射させるとともに、
上記画像書込光の発生期間の一部の時間に上記バイアス
光の上記超格子半導体素子への入射を停止させることに
より、上記画像書込光に対応する画像を上記全光型半導
体画像記憶装置に記憶させる画像書込光発生手段とを備
えたことを特徴とする。
【００１０】さらに、請求項５記載の全光型半導体画像
記憶装置は、請求項１記載の全光型半導体画像記憶装置
において、上記バイアス光発生手段がバイアス光を上記
超格子半導体素子に対して入射させかつ上記画像書込光
発生手段によって画像が記憶されたときに、上記バイア
ス光の強度と画像消去光の強度の和が第２のしきい値Ｐ
２を超えるように画像消去光を上記超格子半導体素子に
対して入射させて、上記記憶された画像を消去するよう
にバイアス光発生手段を制御する画像消去制御手段をさ
らに備えたことを特徴とする。
【００１１】本発明に係る請求項６記載の全光型半導体
画像記憶装置は、面方位（１００）とは異なる半導体基
板の面方位の表面上であって、２つのキャリア閉じ込め
層間に、障壁層と量子井戸層とが交互に積層されてなる
超格子層を形成挟設してなり、上記超格子層を形成した
ときのひずみによるピエゾ効果によって発生する内部電
界を、外部から超格子半導体素子に入射する光によって
発生したキャリアにより打ち消すことにより、光吸収端
付近の光吸収率を変調する効果をそれぞれ有する第１と
第２の超格子半導体素子を備え、上記第１の超格子半導
体素子が上記第２の超格子半導体素子上に形成されてな
る全光型半導体画像記憶装置であって、上記第１の超格
子半導体素子は、上記第１の超格子半導体素子に入射す
る光の入力強度を変化したときに、上記第１の超格子半
導体素子から出射する光の出力強度において、所定の第
２と第４のしきい値Ｐ１１，Ｐ１２との間の安定点入力
強度に対して第１の光透過率を有する第１の安定点と、
上記第１の光透過率よりも低い第２の光透過率を有する
第２の安定点とが存在するヒステリシス特性を有し、上
記第２の超格子半導体素子は、上記第２の超格子半導体
素子に入射する光の入力強度を変化したときに、上記第
２の超格子半導体素子から出射する光の出力強度におい
て、第２のしきい値Ｐ１１よりも小さい第１のしきい値
Ｐ２１と、第２のしきい値Ｐ１１を超え第４のしきい値
Ｐ１２未満のしきい値Ｐ２２との間の安定点入力強度に
対して第１の光透過率を有する第１の安定点と、上記第
１の光透過率よりも低い第２の光透過率を有する第２の
安定点とが存在するヒステリシス特性を有し、上記第１
の安定点に設定された上記第１の超格子半導体素子の第
１の領域において上記第１の超格子半導体素子に入射す
る光を実質的に透過させる一方、上記第２の安定点に設
定された上記第１の超格子半導体素子の第２の領域にお
いて上記第１の超格子半導体素子に入射する光を実質的
に透過させないように、かつ上記第２の安定点に設定さ
れた上記第２の超格子半導体素子の第１の領域において
上記第２の超格子半導体素子に入射する光を実質的に透
過させる一方、上記第２の安定点に設定された上記第２
の超格子半導体素子の第２の領域において上記第２の超
格子半導体素子に入射する光を実質的に透過させないよ
うに設定されることにより、上記第１と第２の超格子半
導体素子の全体の光透過率を少なくとも３段階の第１、
第２又は第３の光透過率に設定してグレースケールの画
像を記憶することを特徴とする。
【００１２】また、請求項７記載の全光型半導体画像記
憶装置は、請求項６記載の全光型半導体画像記憶装置に
おいて、第２のしきい値Ｐ１１を超えかつ第３のしきい
値Ｐ２２未満の強度を有するバイアス光を上記超格子半
導体素子に対して入射させるバイアス光発生手段と、上
記バイアス光発生手段がバイアス光を上記超格子半導体
素子に対して入射しているときに、上記バイアス光の強
度と第１の画像書込光の強度の和が第４のしきい値Ｐ１
２を超えるように第１の画像書込光を上記超格子半導体
素子に対して入射させることにより、上記第１の画像書
込光に対応する画像を第１の光透過率で上記全光型半導
体画像記憶装置に記憶させる一方、上記バイアス光発生
手段がバイアス光を上記超格子半導体素子に対して入射
しているときに、上記バイアス光の強度と第２の画像書
込光の強度の和が第３のしきい値Ｐ２２を超え第４のし
きい値Ｐ１２未満であるように第２の画像書込光を上記
超格子半導体素子に対して入射させることにより、上記
第２の画像書込光に対応する画像を第２の光透過率で上
記全光型半導体画像記憶装置に記憶させる画像書込光発
生手段とを備えたことを特徴とする。
【００１３】さらに、請求項８記載の全光型半導体画像
記憶装置は、請求項７記載の全光型半導体画像記憶装置
において、上記バイアス光発生手段がバイアス光を上記
超格子半導体素子に対して入射させかつ上記画像書込光
発生手段によって画像が記憶されたときに、上記バイア
ス光の上記超格子半導体素子への入射を停止させて、上
記記憶された画像を消去するようにバイアス光発生手段
を制御する画像消去制御手段をさらに備えたことを特徴
とする。
【００１４】また、請求項９記載の全光型半導体画像記
憶装置は、請求項１乃至８のうちの１つに記載の全光型
半導体画像記憶装置において、上記超格子半導体素子の
一方のキャリア閉じ込め層上に位置する超格子層と他方
のキャリア閉じ込め層とを厚さ方向に貫通しかつ複数の
画素領域が形成されるように溝を形成したことを特徴と
する。
【００１５】さらに、請求項１０記載の全光型半導体画
像記憶装置は、請求項１乃至８のうちの１つに記載の全
光型半導体画像記憶装置において、上記超格子半導体素
子の一方のキャリア閉じ込め層と上記超格子層との間
に、第１のバッファ層と、量子ドット層と、第２のバッ
ファ層とを挟設し、上記量子ドット層は複数の画素領域
に対応する複数の量子ドットを有することを特徴とす
る。
【００１６】本発明に係る請求項１１記載の全光型半導
体画像記憶装置の画像記憶方法は、請求項１記載の全光
型半導体画像記憶装置に画像を記憶させるための記憶方
法であって、第１のしきい値Ｐ１を超えかつ第２のしき
い値Ｐ２未満の強度を有するバイアス光を上記超格子半
導体素子に対して入射させることと、バイアス光を上記
超格子半導体素子に対して入射しているときに、上記バ
イアス光の強度と画像書込光の強度の和が第２のしきい
値Ｐ２を超えるように画像書込光を上記超格子半導体素
子に対して入射させることにより、上記画像書込光に対
応する画像を上記全光型半導体画像記憶装置に記憶させ
ることとを含むことを特徴とする。
【００１７】本発明に係る請求項１２記載の全光型半導
体画像記憶装置の画像消去方法は、請求項１記載の全光
型半導体画像記憶装置に記憶された画像を消去するため
の消去方法であって、バイアス光を上記超格子半導体素
子に対して入射させかつ画像が記憶されたときに、上記
バイアス光の上記超格子半導体素子への入射を停止させ
て、上記記憶された画像を消去することを含むことを特
徴とする。
【００１８】本発明に係る請求項１３記載の全光型半導
体画像記憶装置の画像記憶方法は、請求項１記載の全光
型半導体画像記憶装置に画像を記憶させるための記憶方
法であって、しきい値Ｐ２を超える強度を有するバイア
ス光を上記超格子半導体素子に対して入射させた後、第
１のしきい値Ｐ１を超えかつ第２のしきい値Ｐ２未満の
強度を有するバイアス光を上記超格子半導体素子に対し
て入射させることと、バイアス光を上記超格子半導体素
子に対して入射しているときに、上記バイアス光の強度
と画像書込光の強度の和が第２のしきい値Ｐ２を超える
ように画像書込光を上記超格子半導体素子に対して入射
させるとともに、上記画像書込光の発生期間の一部の時
間に上記バイアス光の上記超格子半導体素子への入射を
停止させることにより、上記画像書込光に対応する画像
を上記全光型半導体画像記憶装置に記憶させることとを
含むことを特徴とする。
【００１９】本発明に係る請求項１４記載の全光型半導
体画像記憶装置の画像消去方法は、請求項１記載の全光
型半導体画像記憶装置に記憶された画像を消去するため
の消去方法であって、バイアス光を上記超格子半導体素
子に対して入射させかつ画像が記憶されたときに、上記
バイアス光の強度と画像消去光の強度の和が第２のしき
い値Ｐ２を超えるように画像消去光を上記超格子半導体
素子に対して入射させて、上記記憶された画像を消去す
ることを含むことを特徴とする。
【００２０】本発明に係る請求項１５記載の全光型半導
体画像記憶装置の画像記憶方法は、請求項６記載の全光
型半導体画像記憶装置に画像を記憶させるための記憶方
法であって、第２のしきい値Ｐ１１を超えかつ第３のし
きい値Ｐ２２未満の強度を有するバイアス光を上記超格
子半導体素子に対して入射させることと、バイアス光を
上記超格子半導体素子に対して入射しているときに、上
記バイアス光の強度と第１の画像書込光の強度の和が第
４のしきい値Ｐ１２を超えるように第１の画像書込光を
上記超格子半導体素子に対して入射させることにより、
上記第１の画像書込光に対応する画像を第１の光透過率
で上記全光型半導体画像記憶装置に記憶させる一方、バ
イアス光を上記超格子半導体素子に対して入射している
ときに、上記バイアス光の強度と第２の画像書込光の強
度の和が第３のしきい値Ｐ２２を超え第４のしきい値Ｐ
１２未満であるように第２の画像書込光を上記超格子半
導体素子に対して入射させることにより、上記第２の画
像書込光に対応する画像を第２の光透過率で上記全光型
半導体画像記憶装置に記憶させることとを含むことを特
徴とする。
【００２１】本発明に係る請求項１６記載の全光型半導
体画像記憶装置の画像消去方法は、請求項６記載の全光
型半導体画像記憶装置に記憶された画像を消去するため
の消去方法であって、バイアス光を上記超格子半導体素
子に対して入射させかつ画像が記憶されたときに、上記
バイアス光の上記超格子半導体素子への入射を停止させ
て、上記記憶された画像を消去することを含むことを特
徴とする。
【００２２】本発明に係る請求項１７記載の全光型半導
体論理演算装置は、面方位（１００）とは異なる半導体
基板の面方位の表面上であって、２つのキャリア閉じ込
め層間に、障壁層と量子井戸層とが交互に積層されてな
る超格子層を形成挟設してなり、上記超格子層を形成し
たときのひずみによるピエゾ効果によって発生する内部
電界を、外部から超格子半導体素子に入射する光によっ
て発生したキャリアにより打ち消すことにより、光吸収
端付近の光吸収率を変調する効果を有する超格子半導体
素子を備えた全光型半導体論理演算装置であって、上記
超格子半導体素子は、上記超格子半導体素子に入射する
光の入力強度を変化したときに、上記超格子半導体素子
から出射する光の出力強度において、所定の第１と第２
のしきい値Ｐ１，Ｐ２との間の安定点入力強度に対して
第１の光透過率を有する第１の安定点と、上記第１の光
透過率よりも低い第２の光透過率を有する第２の安定点
とが存在するヒステリシス特性を有し、それぞれ論理値
を有する少なくとも２つの入力光を上記超格子半導体素
子に入射させることにより所定の論理演算を実行して、
上記論理演算の結果を示す出力光を上記超格子半導体素
子から出力することを特徴とする。
【００２３】また、請求項１８記載の全光型半導体論理
演算装置は、請求項１７記載の全光型半導体論理演算装
置において、第１の入力光と第２の入力光の各強度は第
２のしきい値Ｐ２未満であり、上記第１の入力光の強度
と第２の入力光の強度との和は第２のしきい値Ｐ２を超
えるように設定され、第１との第２の入力光を上記超格
子半導体素子に対して入力したときに、排他的論理和の
演算結果を示す出力光を上記超格子半導体素子から出力
することを特徴とする。
【００２４】さらに、請求項１９記載の全光型半導体論
理演算装置は、請求項１７記載の全光型半導体論理演算
装置において、第１の入力光と、第２の入力光と、ゲー
ト光とのうちの２つの光の強度の和は第２のしきい値Ｐ
２未満であり、第１の入力光と、第２の入力光と、ゲー
ト光との３つの光の強度の和は第２のしきい値Ｐ２を超
えるように設定され、ゲート光を上記超格子半導体素子
に入力しているときに、第１との第２の入力光を上記超
格子半導体素子に対して入力したときに、ゲート付きＮ
ＡＮＤ素子の演算結果を示す出力光を上記超格子半導体
素子から出力することを特徴とする。
【００２５】また、請求項２０記載の全光型半導体論理
演算装置は、請求項１７記載の全光型半導体論理演算装
置において、第１の入力光と第２の入力光とゲート光の
各強度は第２のしきい値Ｐ２未満であり、ゲート光の強
度と第１の入力光又は第２の入力光との和は第２のしき
い値Ｐ２を超えるように設定され、ゲート光を上記超格
子半導体素子に入力しているときに、第１との第２の入
力光を上記超格子半導体素子に対して入力したときに、
ゲート付きＮＯＲ素子の演算結果を示す出力光を上記超
格子半導体素子から出力することを特徴とする。
【００２６】さらに、請求項２１記載の全光型半導体論
理演算装置の論理演算方法は、請求項１７記載の全光型
半導体論理演算装置の論理演算方法であって、第１の入
力光と第２の入力光の各強度は第２のしきい値Ｐ２未満
であり、上記第１の入力光の強度と第２の入力光の強度
との和は第２のしきい値Ｐ２を超えるように設定され、
第１との第２の入力光を上記超格子半導体素子に対して
入力したときに、排他的論理和の演算結果を示す出力光
を上記超格子半導体素子から出力することを特徴とす
る。
【００２７】また、請求項２２記載の全光型半導体論理
演算装置の論理演算方法は、請求項１７記載の全光型半
導体論理演算装置の論理演算方法であって、第１の入力
光と、第２の入力光と、ゲート光とのうちの２つの光の
強度の和は第２のしきい値Ｐ２未満であり、第１の入力
光と、第２の入力光と、ゲート光との３つの光の強度の
和は第２のしきい値Ｐ２を超えるように設定され、ゲー
ト光を上記超格子半導体素子に入力しているときに、第
１との第２の入力光を上記超格子半導体素子に対して入
力したときに、ゲート付きＮＡＮＤ素子の演算結果を示
す出力光を上記超格子半導体素子から出力することを特
徴とする。
【００２８】さらに、請求項２３記載の全光型半導体論
理演算装置の論理演算方法は、請求項１７記載の全光型
半導体論理演算装置の論理演算方法であって、第１の入
力光と第２の入力光とゲート光の各強度は第２のしきい
値Ｐ２未満であり、ゲート光の強度と第１の入力光又は
第２の入力光との和は第２のしきい値Ｐ２を超えるよう
に設定され、ゲート光を上記超格子半導体素子に入力し
ているときに、第１との第２の入力光を上記超格子半導
体素子に対して入力したときに、ゲート付きＮＯＲ素子
の演算結果を示す出力光を上記超格子半導体素子から出
力することを特徴とする。
【００２９】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施形態について説明する。
【００３０】＜第１の実施形態＞図１は、本発明に係る
第１の実施形態である超格子半導体素子１０を用いた全
光型半導体画像記憶装置の縦断面図及びブロック図であ
る。この実施形態の全光型半導体画像記憶装置は、面方
位（１００）とは異なる半導体基板２０の面方位の表面
上であって、２つのキャリア閉じ込め層１４，１６間
に、障壁層２１−０乃至２１−Ｎと量子井戸層２２−０
乃至２２−Ｎとが交互に積層されてなる超格子層１５を
形成挟設してなり、超格子層１５を形成したときのひず
みによるピエゾ効果によって発生する内部電界を、外部
から超格子半導体素子１０に入射する光によって発生し
たキャリアにより打ち消すことにより、光吸収端付近の
光吸収率を変調する効果を有する超格子半導体素子１０
を備え、超格子半導体素子１０に入射する光の入力強度
を変化したときに、当該超格子半導体素子１０から出射
する光の出力強度において、所定の第１と第２のしきい
値Ｐ１，Ｐ２との間の安定点入力強度に対して第１の光
透過率を有する第１の安定点（Ｂ点）と、上記第１の光
透過率よりも低い第２の光透過率を有する第２の安定点
（Ｅ点）とが存在するヒステリシス特性を有し、第１の
安定点（Ｂ点）に設定された上記超格子半導体素子１０
の第１の領域において上記超格子半導体素子１０に入射
する光を実質的に透過させる一方、上記第２の安定点
（Ｅ点）に設定された上記超格子半導体素子の第２の領
域において上記超格子半導体素子に入射する光を実質的
に透過させないように画像を記憶することを特徴として
いる。
【００３１】第１の実施形態の超格子半導体素子１０
は、図１に示すように、ＧａＡｓ半導体基板２０の（１
１１）Ａ表面上にＧａＡｓバッファ層１７とＡｌ0.5Ｇ
ａ0.5Ａｓキャリア閉じ込め層１６とを形成した後、Ａ
ｌ0.5Ｇａ0.5Ａｓの障壁層２１−０乃至２１−Ｎ（以
下、総称する場合は２１と示す。）とＩｎ0.1Ｇａ0.9Ａ
ｓの量子井戸層２２−０乃至２２−Ｎ（以下、総称する
場合は２２と示す。）とが交互に繰り返して積層されて
なる超格子層１５を形成し、さらに、Ａｌ0.5Ｇａ0.5Ａ
ｓキャリア閉じ込め層１４とＧａＡｓキャップ層１３と
を形成することにより形成される。
【００３２】ここで、ＧａＡｓ半導体基板２０の（１０
０）表面とは異なる（１１１）Ａ表面上にＧａＡｓバッ
ファ層１７とＡｌ0.5Ｇａ0.5Ａｓキャリア閉じ込め層１
６とを介して、Ｉｎ0.1Ｇａ0.9Ａｓの量子井戸層２２−
０乃至２２−ＮとＡｌ0.5Ｇａ0.5Ａｓの障壁層２１−０
乃至２１−Ｎとを交互に繰り返して積層することによ
り、すなわち、ＧａＡｓに対して歪層となるＩｎ0.1Ｇ
ａ0.9Ａｓの量子井戸層２２を形成することにより、図
２（ａ）に示すように、ＧａＡｓの結晶がひずみ応力に
よるピエゾ効果により内部電界が発生し、図２（ｂ）に
示すようにミニバンド２３が解けて個々の量子井戸層２
２−０乃至２２−Ｎに局在するようになる。これが、公
知のワニエ・シュタルク局在効果（例えば、従来技術文
献３「J.Bleuse et al.,“Blue shift of the absorpti
on edge in AlGaInAs-GaInAs superlattices: Proposal
for an original electro-optical modulator",Applie
d Physics Letter,Vol.53,No.26,pp.2632-2634,1988
年」参照。）である。このとき、超格子層１５におい
て、光吸収端付近の光吸収率を超格子層１５に入射する
光の強度の変化によって変調することができる。さら
に、光吸収率を変化させるために、公知のＱＣＳＥ（Qu
antum Confirned Stak Effect）効果を用いることもで
きる。
【００３３】次いで、半導体素子１０の元々の光吸収端
の波長よりも長く設定された励起波長を有し半導体素子
１０を励起するための励起光が超格子構造を有する真性
半導体ｉ層１５に入射されたとき、当該励起光により発
生された多数のキャリアは、キャリア閉じ込め層１６と
キャリア閉じ込め層１４との間の超格子層１５に閉じ込
められ、図２（ｂ）に示すように上記内部電界を打つ消
すように作用する。すなわち、当該半導体素子１０は、
電荷誘起自己帰還型デバイス（Charge-inducedself-fee
dback device）となる。ここで、内部電界が打ち消され
た時、各量子井戸層２２に局在していた電子の波動関数
は他の量子井戸層２２にも広がり、図２（ｂ）に示すよ
うに、２３で示されるミニバンド構造が回復される。こ
れによって、光吸収端は、図３に示すように、より低い
赤い波長側にシフト（レッド・シフト）して光ビーム波
長の吸収を増加させる。もし励起光の光ビームが空間電
荷のスクリーニング（space charge screening）を起こ
すことができるしきい値より大きい強度を有するなら
ば、図３に示すように当該超格子半導体素子１０はより
高い吸収状態にスイッチする。次に、励起光の光ビーム
強度が減少すると、当該超格子半導体素子１０の光学遷
移は図４に見られるように、ヒステリシスループを描い
て、当該素子１０は双安定状態を示す。
【００３４】図４において、励起光の強度を０から増大
させてゆくと、例えば光透過率が９０％である直線の特
性線上をＡ点からＢ点へと進む。そして、２安定範囲の
最大のしきい値Ｐ２を超えると、より高い吸収状態、言
い換えれば、より低い光透過状態に切り換えられる。す
なわち、動作点はＣ点からＤ点に進む。この状態のもと
で、励起光の強度を下げると、動作点は、例えば光透過
率が３０％である直線の特性線上で、Ｄ点からＥ点に戻
る。さらに、励起光の強度を２安定範囲の最小のしきい
値Ｐ１以下になると、動作点はＥ点からＦ点を介して、
光透過率が９０％である直線の特性線上のＡ点に戻るこ
とになる。従って、印加される励起光の強度ＰがＰ１＜
Ｐ＜Ｐ２の間であるとき、Ｂ点とＥ点という２つの動作
安定点が存在することになる。
【００３５】次いで、当該超格子半導体素子１０の製造
方法について説明する。図１に示すように、厚さ３００
μｍのＧａＡｓ半導体基板２０の面方位（１１１）Ａの
表面上に、以下の各層が順次、半導体基板２０から近接
した側から金属有機物化学的蒸着法（ＭＯＣＶＤ法）又
は分子線エピタキシャル成長法（ＭＢＥ法）により積層
されて形成される。 （ａ）厚さ３００ｎｍのＧａＡｓバッファ層１７； （ｂ）厚さ１００ｎｍのＡｌ0.5Ｇａ0.5Ａｓキャリア閉
じ込め層１６； （ｃ）厚さ２ｎｍのＩｎ0.1Ｇａ0.9Ａｓの量子井戸層２
２と厚さ１．５ｎｍのＡｌ0.5Ｇａ0.5Ａｓの障壁層２１
とを互いに交互に１００周期だけ繰り返して超格子構造
を有する厚さ約３５０μｍの超格子層１５； （ｄ）厚さ１００ｎｍのＡｌ0.5Ｇａ0.5Ａｓのキャリア
閉じ込め層１４；並びに、 （ｅ）厚さ１００ｎｍのＧａＡｓキャップ層１３。
【００３６】ここで、超格子層１５は、量子井戸層２２
−Ｎがキャリア閉じ込め層１６に隣接するように、当該
キャリア閉じ込め層１６上に、量子井戸層２２と障壁層
２１とを交互に、例えば１００周期（すなわち１００
対）で積層されて形成される。なお、各層１３乃至１７
及び２０とも不純物をドープしていない。以上のように
構成することにより、９００μｍから９５０μｍまでの
動作波長で動作する。本実施形態において、ＧａＡｓ又
はＡｌＧａＡｓにてなる各層１３，１４，１６，１７及
び２０の非透過波長は８５０ないし９００μｍであるの
で、超格子層１５が透過状態にあれば、上記動作波長の
光信号は当該装置を透過伝達して出射される。
【００３７】本実施形態においては、上述のピエゾ効果
の内部電界として、８０ｋＶ／ｃｍ以上を必要とする。
また、上記量子井戸層２２はＩｎxＧａ1-xＡｓにてな
り、障壁層２１はＡｌyＧａ1-yＡｓにてなるように構成
してもよい。ここで、量子井戸層２２におけるひずみに
よる欠陥発生を抑制することが好ましく、ｘは０．０１
＜ｘ＜０．２０の範囲が好ましい。より好ましくは、ｘ
は０．１＜ｘ＜０．２０の範囲が好ましい。本実施形態
においては、ＧａＡｓ半導体基板２０の面方位（１１
１）Ａの表面上にバッファ層１７を形成しているが、本
発明はこれに限らず、量子井戸層２２による歪によりピ
エゾ効果が発生するように、ＧａＡｓ半導体基板２０の
面方位（１１１）Ｂの表面、面方位（２１１）、（３１
１）、（２２１）、（３３１）、（４４１）又は（５５
１）の表面上にバッファ層１７を形成してもよい。
【００３８】図５は、図１の全光型半導体画像記憶装置
における画像記憶動作Ｉを示す縦断面図及びグラフであ
って、（ａ）はバイアス光を印加したときの動作を示す
図であり、（ｂ）は画像書き込みのときの動作を示す図
であり、（ｃ）は画像記憶のときの動作を示す図であ
り、（ｄ）は画像消去のときの動作を示す図である。
【００３９】図１において、発光制御回路１は、バイア
ス光を発光するレーザダイオード２の発光強度又は発光
強度及び発光時刻を制御するとともに、画像書込光を発
光するレーザダイオード４の発光強度又は発光強度及び
発光時間を制御する。レーザダイオード２から出力され
たバイアス光は、例えば凸レンズである光学レンズ３に
よって素子１０のキャップ層１３の入射面全体に放射さ
れるようにコリメートされた後、当該入射面に対して垂
直に入射する。一方、レーザダイオード４は、発光して
いる画像書込光を入力される画像信号に応じて強度変調
して、強度変調された画像書込光を、例えば回転するポ
リゴンミラーなどの光学的走査機構５により主走査方向
又は副走査方向に走査して上記入射面に対して入射させ
る。
【００４０】図６は図５の画像記憶動作Ｉにおけるバイ
アス強度、画像書込強度及び出力強度の印加タイミング
を示すタイミングチャートである。以下、２次元で画像
を記憶することができる画像記憶動作Ｉについて図５及
び図６を参照して説明する。
【００４１】まず、時刻ｔ１で、超格子半導体素子１０
のキャップ層１３の上面の全面から超格子層１５に向か
って、上記２安定範囲の間の強度、すなわちＰ１を超え
Ｐ２未満の強度を有する励起波長のバイアス光を照射す
る。このとき、図５（ａ）に示すように、入出力強度の
グラフ上のＢ点に保持され、バイアス光は当該素子１０
を透過して出力される。この状態で、時刻ｔ２で、図５
（ｂ）に示すように、バイアス光と同一波長の濃淡のイ
メージを有する画像書込光の書込パルスを照射する。こ
の時光の強度は高い透過の状態から低い透過の状態（吸
収状態）に遷移させるために、バイアス光の強度と当該
画像書込光の強度の和がしきい値Ｐ２を超えるように十
分強くしており、画像書込光の照射時には動作点は図５
（ｂ）に示すようにＤ点となる。ここで、濃淡のイメー
ジを有する画像書込光は、例えば、複写機のレーザプリ
ンタのように、原稿に対して印加した光が原稿によって
反射された後の反射光であり、画像書込光が照射された
領域は、図５（ｂ）に示すように光透過率が比較的低く
なって透過せず（図６の暗領域（画像領域）に対応す
る。）、一方、画像書込光が照射されていない領域は、
図５（ｂ）に示すように光透過率が高い状態（図６の明
領域（非画像領域）に対応する。）で保持され、すなわ
ち動作点がＢ点で保持される。すなわち、ここで読み出
した画像は入力した画像のネガ画像（negative image）
である。
【００４２】画像書込光の光パルスの後に、光吸収の動
作点は図４（ｃ）のＥ点になり、当該画像書込光の画像
は当該素子１０に記憶される。ここで、画像書込光が入
射していなかった領域の動作点Ｂ点となっている。この
状態では、バイアス光を照射しているので、図５（ｃ）
に示すように画像を読み出すことができるとともに、記
憶された画像をそのまま保持しながら画像書込光を入射
したときは、先に記憶された領域に加えて次の画像を記
憶することができる。従って、次の画像の入力としても
使用できる。さらに、時刻ｔ３でバイアス光を除去する
ことにより、図５（ｄ）に示すように、動作点はＦ点か
らＡ点を介して原点に戻るので、記憶されていた画像は
消去され、当該素子１０の全体が再び透過の状態に戻る
ことになる。
【００４３】図７は、図１の全光型半導体画像記憶装置
における画像記憶動作IIを示す縦断面図及びグラフであ
って、（ａ）はバイアス光を印加したときの動作を示す
図であり、（ｂ）は画像書き込みのときの動作を示す図
であり、（ｃ）は画像記憶のときの動作を示す図であ
り、（ｄ）は画像消去のときの動作を示す図である。ま
た、図８は、図７の画像記憶動作IIにおけるバイアス強
度、画像書込強度及び出力強度の印加タイミングを示す
タイミングチャートである。以下、画像記憶動作IIにつ
いて図７及び図８を参照して説明する。図８において、
時刻経過を明確にするために、時刻経過につれてｔ１１
からｔ１８の時刻番号を付している。
【００４４】まず、図７（ａ）に示すように、時刻ｔ１
１で当該素子１０全体に、しきい値Ｐ２を超える強度を
有しかつ励起波長を有するバイアス光を照射する。この
時光の強度は高い透過の状態から低い透過の状態（吸収
状態）に遷移させるために十分強くしている。その後、
強度をしきい値Ｐ１を超えるがしきい値Ｐ２未満の値に
設定して、動作点をＥ点に保持する。従って、このとき
の動作点はＡ点からＢ点、Ｃ点を介してＥ点に到達し、
当該素子１０全体は非透過状態となり、出力光は出力さ
れない。次いで、図７（ｂ）に示すように、時刻ｔ１３
から時刻ｔ１６までの間にしきい値Ｐ２を超える強い画
像書込光の書込パルスを印加しているときに、時刻ｔ１
４から時刻ｔ１５までの短時間のみバイアス光を消去す
る。すなわち、図８に示すように画像書込光が照射され
ていない領域の画像を消去するための短時間の記憶用ゲ
ートパルスが印加される。従って、バイアス光を短時間
でオフすることにより、画像書込光が入力されなかった
領域は透過状態（動作点がＢ点）にスイッチし、明領域
（非画像領域）となる。一方、画像書込光が入力された
領域は非透過状態（動作点がＥ点）のままであり、暗領
域（画像領域）のままである。すなわち、図７（ｃ）に
示すように、消去用ゲートパルスの後にバイアス光を元
に戻すことにより、明領域と暗領域の２つの領域が存在
して入力された画像がネガ画像（negative image）のま
まで保持されて記憶される。さらに、バイアス光に加え
て当該バイアス光に強度と消去光の強度の和がしきい値
Ｐ２を超えるような消去光を印加することにより、図７
（ｄ）に示すように、画像が記憶されていた領域の動作
点はＢ点からＣ点を介してＥ点となる。これによって、
素子１０の全体の領域が暗領域となり画像が消去され
る。
【００４５】さらに、以上の実施形態における２安定範
囲の最大入力強度Ｐ２（図４参照。）に対する光励起し
きい値Ｉｔｈを設定するための方法について述べる。こ
こで、光励起しきい値Ｉｔｈは、図４に示すように光透
過率が９０％から３０％に変化するときのフォトンの数
であり、すなわち、入力しきい値強度Ｐ２に対するフォ
トンの数である。ここで、当該超格子半導体素子１０を
切り換えるために、しきい値個数Ｎｔｈ個のキャリアが
定常状態であることが要求される。当該しきい値個数Ｎ
ｔｈは分極電荷Ｐに概略等しい。例えば、第１の実施形
態において、量子井戸層２２がＩｎ0.10Ｇａ0.90Ａｓに
てなり障壁層２１がＧａＡｓにてなるとき、分極電荷Ｐ
（キャリアの個数）は約１．１×１０12キャリア／ｃｍ
2となり、これは電界強度Ｅとして１５０ｋＶ／ｃｍに
相当する。定常状態にあるキャリア密度は次式で表わす
ことができる。
【００４６】
【数１】ｄｎ／ｄｔ＝ｇ−ｒ＝０ ここで、
【数２】ｇ＝Ｉ・α
【数３】ｒ＝ｎ／τrec
【００４７】ここで、Ｉは光励起強度であり、αは光透
過率と逆比例の関係にある光吸収係数であり、ｎはキャ
リアの個数であり、τrecは再結合時間である。従っ
て、これらの式から、光励起しきい値Ｉｔｈは次式で表
される。
【００４８】
【数４】 Ｉｔｈ ＝Ｎｔｈ／（α・τrec） ≒Ｐ／（α・τrec）
【００４９】ここで、動作光波長λ＝９５０ｎｍである
とき、エネルギー値ｈν＝１．３ｅＶとなり、これは約
２．１×１０-19Ｊ／フォトンに対応する。もし光吸収
係数α＝１０％であって、再結合時間τrec＝１００ｎ
ｓｅｃであるとき、光励起しきい値Ｉｔｈは次式のよう
になる。
【００５０】
【数５】 Ｉｔｈ ＝１．１×１０20フォトン／ｃｍ2 ＝２３Ｗ／ｃｍ2
【００５１】数４から明らかなように、光励起しきい値
Ｉｔｈは上記再結合時間τrecが変化することによって
変化する。ここで、再結合時間τrecは超格子層１５を
結晶成長させるときの成長温度又はヒ素（Ａｓ）圧力を
変化することによって変化させることができる。従っ
て、当該超格子半導体素子１０の光励起しきい値Ｉｔｈ
は上記成長温度又は設定圧力を変化することによって変
更して設定することができる。
【００５２】以上の実施形態において、ＧａＡｓ半導体
基板２０と、ＧａＡｓバッファ層１７と、Ａｌ0.5Ｇａ
0.5Ａｓキャリア閉じ込め層１６と、Ｉｎ0.1Ｇａ0.9Ａ
ｓの量子井戸層２２とＡｌ0.5Ｇａ0.5Ａｓの障壁層２１
とを互いに交互に１００周期だけ繰り返して超格子構造
を有する超格子層１５と、Ａｌ0.5Ｇａ0.5Ａｓのキャリ
ア閉じ込め層１４と、ＧａＡｓキャップ層１３とを備え
て超格子半導体素子１０を構成しているが、次の材料組
成を用いてもよい。
【００５３】（ａ）ＧａＡｓ半導体基板２０と、ＧａＡ
ｓバッファ層１７と、Ａｌ0.5Ｇａ0.5Ａｓキャリア閉じ
込め層１６と、厚さ１００ÅのＩｎ0.15Ｇａ0.85Ａｓの
量子井戸層２２と厚さ１５０ÅのＧａＡｓの障壁層２１
とを互いに交互に１００周期だけ繰り返して超格子構造
を有する超格子層１５と、Ａｌ0.5Ｇａ0.5Ａｓのキャリ
ア閉じ込め層１４と、ＧａＡｓキャップ層１３とを備え
て、動作波長９８０ないし９９０ｎｍを有する超格子半
導体素子１０を構成する。 （ｂ）ＧａＡｓ半導体基板２０と、ＧａＡｓバッファ層
１７と、Ａｌ0.5Ｇａ0.5Ａｓキャリア閉じ込め層１６
と、厚さ７５ÅのＣｄＴｅの量子井戸層２２と厚さ１０
０ÅのＺｎ0.14Ｃｄ0.86Ｔｅの障壁層２１とを互いに交
互に１００周期だけ繰り返して超格子構造を有する超格
子層１５と、Ａｌ0.5Ｇａ0.5Ａｓのキャリア閉じ込め層
１４と、ＧａＡｓキャップ層１３とを備えて、動作波長
７００ないし７７５ｎｍを有する超格子半導体素子１０
を構成する。 （ｃ）ＩｎＰ半導体基板２０と、ＩｎＰバッファ層１７
と、ＩｎＰキャリア閉じ込め層１６と、厚さ５０ÅのＩ
ｎ0.63Ｇａ0.37Ａｓの量子井戸層２２と厚さ１２５Åの
ＩｎＰの障壁層２１とを互いに交互に１００周期だけ繰
り返して超格子構造を有する超格子層１５と、ＩｎＰの
キャリア閉じ込め層１４と、ＧａＡｓキャップ層１３と
を備えて、動作波長１５１５ないし１５３０ｎｍを有す
る超格子半導体素子１０を構成する。 （ｄ）ＺｎＳｅ半導体基板２０と、ＺｎＳｅバッファ層
１７と、ＺｎＳｅキャリア閉じ込め層１６と、厚さ６０
ÅのＺｎ0.88Ｃｄ0.12Ｓｅの量子井戸層２２と厚さ１５
０ÅのＺｎＳｅの障壁層２１とを互いに交互に１００周
期だけ繰り返して超格子構造を有する超格子層１５と、
ＺｎＳｅのキャリア閉じ込め層１４と、ＺｎＳｅキャッ
プ層１３とを備えて、動作波長４００ないし４８０ｎｍ
を有する超格子半導体素子１０を構成する。
【００５４】以上の実施形態においては、当該超格子半
導体素子１０はヒステリシスによる双安定状態を得るた
めに、ワニエシュタルク効果を用いているが、以下に説
明する量子閉じ込めシュタルク効果（ＱＣＳＥ）を用い
ても本発明に係る超格子半導体素子１０を実現してもよ
い。
【００５５】素子はＧａＡｓ（１１１）Ａ又は（１１
１）Ｂ基板上に結晶成長したＧａＡｓ，ＩｎＡｓ，Ａｌ
Ａｓ混晶から成っている。図１の構成と同様に、（ａ）
厚さ３００ｎｍを有するＧａＡｓのバッファ層１７と、
（ｂ）厚さ１００ｎｍを有するＡｌ0.5Ｇａ0.5Ａｓのキ
ャリア閉じ込め層１６と、（ｃ）厚さ９ｎｍを有するＩ
ｎ0.05Ｇａ0.95Ａｓの量子井戸層２２と、厚さ１０ｎｍ
を有するＡｌ0.2Ｇａ0.8Ａｓの障壁層２１とを交互に１
００周期だけ繰り返して積層することによって形成され
た超格子層１５と、（ｄ）厚さ１００ｎｍを有するＡｌ
0.5Ｇａ0.5Ａｓのキャリア閉じ込め層１４と、（ｅ）厚
さ１００ｎｍを有するＧａＡｓキャップ層１３とを備え
て構成される。ここで、すべての層１３乃至１７及び２
０には不純物はドープされない。ここで、励起光の波長
は吸収が起こる波長より短く設定している。励起光が超
格子層１５に入射することにより発生した多くのキャリ
アは、量子井戸層２２から流れ出てピエゾ効果によって
発生した電界を打ち消すように働く。電界が打ち消され
た時、エキシトンピークのＱＣＳＥ効果による長波長へ
のシフトが減少し、光ビーム波長での吸収が増加する。
もし励起光がしきい値より大きい強度を持てば、超格子
半導体素子１０は高い吸収状態にスイッチする。さら
に、励起光の強度が減少すると、素子の光学遷移はヒス
テリシスループを描いて双安定状態を示す。
【００５６】以上の実施形態において、キャリア閉じ込
め層１４，１６としているが、それぞれクラッド層と名
付けてもよい。
【００５７】＜第２の実施形態＞図９は、本発明に係る
第２の実施形態である超格子半導体素子を用いた全光型
半導体画像記憶装置の縦断面図である。この第２の実施
形態は、第１の実施形態の超格子半導体素子を２個備
え、ここで、各超格子半導体素子１０ａ，１０ｂは支持
装置４０によって、各入出力面が互いに平行となるよう
に保持されて支持され、超格子半導体素子１０ａの入出
力強度特性と超格子半導体素子１０ｂのそれとは、上述
の光励起しきい値Ｉｔｈを変化させる方法を用いて、図
１０に示すように異ならせたことを特徴とする。すなわ
ち、素子１０ａは第１の実施形態のしきい値Ｐ１に対応
するしきい値Ｐ１１と、第１の実施形態のしきい値Ｐ２
に対応するしきい値Ｐ１２とを有する一方、素子１０ｂ
は第１の実施形態のしきい値Ｐ１に対応するしきい値Ｐ
２１と、第１の実施形態のしきい値Ｐ２に対応するしき
い値Ｐ２２とを有する。ここで、バイアス光の強度をＰ
１０とし、Ｐ２１＜Ｐ１１＜Ｐ１０＜Ｐ２２＜Ｐ１２で
ある。なお、図９の第２の実施形態においては、入射側
の素子を１０ａとし出射側の素子を１０ｂとしている
が、本発明はこれに限らず、これらを入れ替えてもよ
い。また、素子１０ｂ上に直接に素子１０ａを形成して
もよい。
【００５８】図１１は、図９の全光型半導体画像記憶装
置の画像記憶動作IIIにおけるバイアス強度、画像書込
強度及び出力強度の印加タイミングを示すタイミングチ
ャートである。以下、画像記憶動作IIIについて図１０
及び図１１を参照して説明する。
【００５９】時刻ｔ２１で強度Ｐ１０を有するバイアス
光を照射しながら、バイアス光の強度と第１の画像書込
光の書込パルスとの和がしきい値Ｐ１２を超えるように
時刻ｔ２２で第１の画像書込光の書込パルスを印加した
とき、図１１の破線で示すように、２つの素子１０ａ，
１０ｂの両方の動作点はＥ点となる。すなわち、素子１
０ａ，１０ｂのそれぞれの光透過率は３０％未満となっ
て、出力側で素子１０ｂをみたとき暗領域となってお
り、これをデータ“０”の書き込みとする。また、時刻
ｔ２１で強度Ｐ１０を有するバイアス光を照射しなが
ら、バイアス光の強度と第２の画像書込光の書込パルス
との和がしきい値Ｐ２２を超えるがしきい値Ｐ１２を超
えないように時刻ｔ２２で第２の画像書込光の書込パル
スを印加したとき、図１１の１点鎖線で示すように、素
子１０ｂのみの動作点がＥ点となる。すなわち、素子１
０ａは光透過率は９０％のままであるが、素子１０ｂの
光透過率は３０％未満となって、出力側で素子１０ｂを
みたときデータ“０”のときに比較して少し暗領域とな
っており、これをデータ“１”の書き込みとする。さら
に、画像書込光の書込パルスを印加しないときは、図１
１の実線で示すように、素子１０ａ，１０ｂの両方の動
作点がＢ点となる。すなわち、素子１０ａ，１０ｂの光
透過率は９０％のままであるので、出力側で素子１０ｂ
をみたとき非常に明領域となっており、これをデータ
“２”の書き込みとする。
【００６０】さらに、時刻ｔ２３でバイアス光を消去す
る消去パルスを印加することにより、素子１０ａ及び／
又は１０ｂに記憶されていた画像は消去され、各素子１
０ａ，１０ｂの動作点はＡ点を介して原点に戻る。再度
バイアス光が印加されても、しきい値Ｐ１２又はＰ２２
を超える画像書込光を印加しない限りは、暗領域である
画像は表示されない。従って、図９及び図１１に示すよ
うに３段階のグレースケールを有した画像を記憶するこ
とができる。例えば、当該第２の実施形態において図１
２（ａ）に示す画像書込光を印加して記憶したときは、
図１２（ｂ）に示すようなネガ画像（negative image）
を、出力側で素子１０ｂをみたときに見ることができ
る。図１２において、６１，６２は画像の黒部分であ
り、６３，６４は画像のグレー部分であり、６５は画像
の白部分である。図１３においては、６１ｎ，６２ｎは
画像の黒部分のネガ部分であり、６３ｎ，６４ｎは画像
のグレー部分のネガ部分であり、６５ｎは画像の白部分
のネガ部分である。
【００６１】＜第３の実施形態＞図１３は、図９の全光
型半導体画像記憶装置において格子状の複数の画素を形
成するためのキャリア封じ込め構造を示す第３の実施形
態の平面図であり、図１４は図１３のＡ−Ａ’線につい
ての縦断面図である。この第３の実施形態は、第１と第
２の実施形態において用いられる素子１０において、図
１３に示すように、格子形状に複数の画素が形成される
ように、少なくともキャップ層１３とバッファ層１４と
超格子層１５とをそれらの厚さ方向に貫通するように
（キャリア閉じ込め層１６には溝５０を形成しない。）
ウエットエッチング法又はドライエッチング法により溝
５０を形成したことを特徴としている。溝５０について
は、その後、例えばポリイミド、ＳｉＮなどの誘電体を
結晶成長法により充填させて保護膜としてもよい。ここ
で、隣接する２つの溝５０間の距離は１乃至１０μｍで
あり溝５０の幅は約５０ｎｍ乃至１００ｎｍである。以
上のように構成することにより、溝５０によって囲まれ
た各画素領域８０にそれぞれ同一の動作点を有するキャ
リアが閉じ込められるので、第１及び第２の実施形態に
比較して記憶する画像の解像度を向上させることができ
る。
【００６２】なお、第３の実施形態のような溝５０を形
成しない第１又は第２の実施形態のときは、記憶すべき
濃淡の画像パターンの画素が、例えば、１００ｎｍだけ
離れていれば実質的にキャリア閉じ込め効果は独立であ
るので、従来例に比較してより小さい画素を形成するこ
とができ、記憶する画像の解像度を向上させることがで
きる。
【００６３】＜第４の実施形態＞図１５は、本発明に係
る第４の実施形態である超格子半導体素子１０を用いた
全光型半導体論理演算装置の縦断面図及びブロック図で
ある。素子１０は第１及び第２の実施形態の素子と同様
に構成される。この第４の実施形態の全光型半導体論理
演算装置は、それぞれ論理値を有する少なくとも２つの
入力光を上記超格子半導体素子１０に入射させることに
より所定の論理演算を実行して、上記論理演算の結果を
示す出力光を上記超格子半導体素子１０から出力するこ
とを特徴とする。
【００６４】図１５において、発光制御回路１は、パル
ス光Ａ及びＢをそれぞれ発光するレーザダイオード５２
ａ，５２ｂの発光強度又は発光強度及び発光時間を制御
するとともに、ゲートパルス光を発光するレーザダイオ
ード５２ｃの発光強度又は発光強度及び発光時間を制御
する。レーザダイオード５２ａから出力されたパルス光
Ａは、例えば凸レンズである光学レンズ５３ａによって
素子１０のキャップ層１３の入射面全体に放射されるよ
うにコリメートされた後、当該入射面に対して垂直に入
射する。また、レーザダイオード５２ｂから出力された
パルス光Ｂは、例えば凸レンズである光学レンズ５３ｂ
によって素子１０のキャップ層１３の入射面全体に放射
されるようにコリメートされた後、当該入射面に対して
垂直に入射する。さらに、レーザダイオード５２ｃから
出力されたゲートパルス光は、例えば凸レンズである光
学レンズ５３ｃによって素子１０のキャップ層１３の入
射面全体に放射されるようにコリメートされた後、当該
入射面に対して垂直に入射する。
【００６５】上記素子１０を利用して光だけで２次元の
論理ゲートを作製することが可能であり、第４の実施形
態の全光型半導体論理演算装置を用いて論理演算素子と
して動作させるときの条件及び動作について以下説明す
る。
【００６６】図１６は、図１５の全光型半導体論理演算
装置を用いた排他的論理和素子（以下、ＸＯＲ素子とい
う。）の動作を示す縦断面図であり、図１７は、図１６
のＸＯＲ素子の動作におけるパルス光Ａ，Ｂの強度、及
び出力光の強度の印加タイミングを示すタイミングチャ
ートである。ここで、パルス光Ａ又はＢの強度ｈは素子
１０のしきい値Ｐ２よりも小さいが、２つのパルス光Ａ
及びＢの強度の和２ｈはしきい値Ｐ２よりも大きいよう
に設定される。このように設定された条件のもとでの全
光型半導体論理演算装置の動作は図１７及び表１のよう
になる。ここで、Ｒは出力光の論理値であり、以下同様
である。
【００６７】
【表１】 ─────────── Ａ Ｂ Ｒ ─────────── ０ ０ ０ ０ １ １ １ ０ １ １ １ ０ ───────────
【００６８】図１７に示すように、２つのパルス光Ａ及
びＢを同時に照射しておく。それぞれのパルス光単体で
は素子１０を透過状態から吸収状態に変えることはでき
ない。しかしながら、２つのパルス光Ａ及びＢを同時に
照射したときは、強度の和がしきい値Ｐ２を超えるの
で、動作点がＥ点となる。すなわち、１つのパルス光Ａ
又はＢだけが印加された領域は光を透過させ、２つのパ
ルス光Ａ及びＢが同時に印加された領域は吸収状態にな
り、光は透過しない。すなわち、これは図１７及び表１
に示すようにＸＯＲ論理ゲートを構成する。
【００６９】図１８は、図１５の全光型半導体論理演算
装置を用いたゲート付きＮＡＮＤ素子の動作を示す縦断
面図であり、図１９は、図１８のゲート付きＮＡＮＤ素
子の動作におけるゲートパルス光、パルス光Ａ，Ｂの強
度、及び出力光の強度の印加タイミングを示すタイミン
グチャートである。ここで、２つのパルス光の強度の和
２ｈは素子１０のしきい値Ｐ２よりも小さいが、３つの
パルス光の強度の和３ｈはしきい値Ｐ２よりも大きいよ
うに設定される。このように設定された条件のもとでの
全光型半導体論理演算装置の動作は図１９及び表２のよ
うになる。
【００７０】
【表２】ゲートパルス＝“１”のとき ─────────── Ａ Ｂ Ｒ ─────────── ０ ０ １ ０ １ １ １ ０ １ １ １ ０ ───────────
【００７１】この場合は、基本的にはＸＯＲゲートと同
じであるが、この場合にはさらにゲートパルス光を照射
しておく。それぞれのパルス光単体では素子１０を透過
状態から吸収状態に変えることはできない。そして、ゲ
ートパルス光だけの領域も透過状態になる。２つのパル
ス光が同時に照射された領域は吸収状態になり、光は透
過できなくなる。すなわち、これは図１０及び表３に示
すようにゲート付きＮＡＮＤ論理ゲートである。
【００７２】図２０は、図１５の全光型半導体論理演算
装置を用いたゲート付きＮＯＲ素子の動作を示す縦断面
図であり、図２１は、図２０のゲート付きＮＯＲ素子の
動作におけるゲートパルス光、パルス光Ａ，Ｂの強度、
及び出力光の強度の印加タイミングを示すタイミングチ
ャートである。ここで、１つのパルス光Ａ又はＢの強度
ｈもしくはゲート光の強度ｈｇは素子１０のしきい値Ｐ
２よりも小さいが、ゲートパルス光の強度ｈｇとパルス
光Ａ又はＢの強度ｈとの和はしきい値Ｐ２よりも大きい
ように設定される。このように設定された条件のもとで
の全光型半導体論理演算装置の動作は図２１及び表３の
ようになる。
【００７３】
【表３】ゲートパルス＝“１”のとき ─────────── Ａ Ｂ Ｒ ─────────── ０ ０ １ ０ １ ０ １ ０ ０ １ １ ０ ───────────
【００７４】この場合は、基本的にはゲート付きＮＡＮ
Ｄゲートと同じであるが、ゲートパルスの強度は１つの
パルス光を印加するだけでスイッチングできるように強
くしている。１つ又は２つのパルス光Ａ又は／及びＢが
照射されている領域において光は当該素子１０を透過で
きない。ゲートパルス光だけが印加されている領域にお
いて光は当該素子１０を透過することができる。すなわ
ち、これは図２１及び表３に示すようにゲート付きＮＯ
Ｒ論理ゲートである。
【００７５】以上の３つの論理ゲートを用いれば、すべ
ての論理回路を構成することができるので、光信号のみ
で論理演算することができる全光型論理演算回路を構成
することができる。
【００７６】＜変形例＞以上の実施形態の超格子半導体
素子１０において、励起光によって発生したキャリアが
その密度の高い部分と周りの密度の低い部分とのポテン
シャル差による横方向へのドリフトを減らすために、碁
盤の目又はタイル張り（tile）形式のようにパターニン
グされたＧａＡｓ半導体２０上に成長してもよいし、あ
るいは成長後に碁盤の目又はタイル張り（tile）形式の
ようにパターニングしてもよい。上記ドリフトの減少に
より、当該超格子半導体素子１０のスイッチングに必要
な光励起を減少させることができる。
【００７７】また、１つの誘電体基板上に第１の実施形
態、第２の実施形態及び／又は第３の実施形態の素子１
０を複数個並置させて形成してもよい。さらに、以上の
実施形態においては光の強度で表示しているが、光電力
（optical power）で表示してもよい。
【００７８】図２２は、本発明に係る変形例である超格
子半導体素子１０ａの量子ドットを用いた全光型半導体
画像記憶装置の縦断面図及びブロック図である。この変
形例が図１の第１の実施形態と異なるのは、キャリア閉
じ込め層１６と、超格子層１５との間に、２つのバッフ
ァ層７１，７３によって挟設された量子ドット層７２を
形成したことである。
【００７９】この製造方法は以下の通りである。キャリ
ア閉じ込め層１６上に、厚さ５０Åを有するＧａＡｓの
バッファ層７１を形成した後、基板温度が５６０°Ｃの
高温の状態で、ＩｎＡｓにてなる２つの単一層を形成す
ると、当該２つの単一層は瞬時的に直径が約２０ないし
５０ｎｍの小さな島形状の複数の量子ドットに変換さ
れ、バッファ層７１の平面上に２次元的に広がり、好ま
しくは、格子形状に分布する量子ドットからなる量子ド
ット層７２が形成される。さらに、量子ドット層７２上
に平坦面を形成するための厚さ１００Åを有するＧａＡ
ｓバッファ層７３が形成された後、上述の超格子層１５
が形成される。この製造方法は公知であって、例えば、
従来技術文献４「J.-Y.Marzin et al.,“Photoluminesc
ence of single InAs quantum dots obtained by self-
organized growth on GaAs",Physical Review Letters,
Vol.73,pp.716,1994年」において開示されている。
【００８０】以上のように構成された量子ドットを有す
る超格子半導体素子１０ａにおいては、電子は各量子ド
ットにトラップされる一方、正孔はクーロン力によって
キャリア閉じ込め層１４に近接する超格子層１５中に蓄
積して動作することになる。従って、各量子ドットが画
像の画素データを記憶する１つの画素として動作するこ
とができ、これによって、画像を記憶するときの解像度
を著しく向上させることができる。当該変形例は、第１
の実施形態及び第２の実施形態にともに適用することが
できる。第２の実施形態においては、論理演算するとき
のビット数を増大させることができる。
【００８１】以上説明したように、本実施形態の超格子
半導体素子１０，１０ａはピエゾ効果による内部電界を
利用しているため、電界を印加するための外部電源の不
要なウエハのままで、多くのイメージを並列にスイッチ
ング、記憶することができ、情報の並列処理用光素子が
実現できる。また、半導体超格子を用い、光の透過・吸
収を利用しているためスイッチング速度が速い。さら
に、量子ドット層７２の複数の量子ドットを用いること
により、画像を記憶するときの解像度を大幅に向上させ
ることができる。
【００８２】
【発明の効果】以上詳述したように本発明に係る請求項
１記載の全光型半導体画像記憶装置によれば、面方位
（１００）とは異なる半導体基板の面方位の表面上であ
って、２つのキャリア閉じ込め層間に、障壁層と量子井
戸層とが交互に積層されてなる超格子層を形成挟設して
なり、上記超格子層を形成したときのひずみによるピエ
ゾ効果によって発生する内部電界を、外部から超格子半
導体素子に入射する光によって発生したキャリアにより
打ち消すことにより、光吸収端付近の光吸収率を変調す
る効果を有する超格子半導体素子を備えた全光型半導体
画像記憶装置であって、上記超格子半導体素子は、上記
超格子半導体素子に入射する光の入力強度を変化したと
きに、上記超格子半導体素子から出射する光の出力強度
において、所定の第１と第２のしきい値Ｐ１，Ｐ２との
間の安定点入力強度に対して第１の光透過率を有する第
１の安定点と、上記第１の光透過率よりも低い第２の光
透過率を有する第２の安定点とが存在するヒステリシス
特性を有し、上記第１の安定点に設定された上記超格子
半導体素子の第１の領域において上記超格子半導体素子
に入射する光を実質的に透過させる一方、上記第２の安
定点に設定された上記超格子半導体素子の第２の領域に
おいて上記超格子半導体素子に入射する光を実質的に透
過させないように画像を記憶する。従って、電気信号を
使用せず、すべて光信号を用いて画像を記憶することが
でき、しかも従来例に比較して高速で画像を記憶するこ
とができる。また、従来例に比較して画像記憶の解像度
を向上させることができる。
【００８３】また、請求項２記載の全光型半導体画像記
憶装置によれば、請求項１記載の全光型半導体画像記憶
装置において、第１のしきい値Ｐ１を超えかつ第２のし
きい値Ｐ２未満の強度を有するバイアス光を上記超格子
半導体素子に対して入射させるバイアス光発生手段と、
上記バイアス光発生手段がバイアス光を上記超格子半導
体素子に対して入射しているときに、上記バイアス光の
強度と画像書込光の強度の和が第２のしきい値Ｐ２を超
えるように画像書込光を上記超格子半導体素子に対して
入射させることにより、上記画像書込光に対応する画像
を上記全光型半導体画像記憶装置に記憶させる画像書込
光発生手段とを備える。従って、電気信号を使用せず、
すべて光信号を用いて画像を当該装置に書き込むことが
でき、しかも従来例に比較して高速で画像を記憶するこ
とができる。また、従来例に比較して画像記憶の解像度
を向上させることができる。
【００８４】さらに、請求項３記載の全光型半導体画像
記憶装置によれば、請求項１記載の全光型半導体画像記
憶装置において、上記バイアス光発生手段がバイアス光
を上記超格子半導体素子に対して入射させかつ上記画像
書込光発生手段によって画像が記憶されたときに、上記
バイアス光の上記超格子半導体素子への入射を停止させ
て、上記記憶された画像を消去するようにバイアス光発
生手段を制御する画像消去制御手段をさらに備える。従
って、電気信号を使用せず、すべて光信号を用いて記憶
された画像を当該装置から消去することができ、しかも
従来例に比較して高速で画像を記憶することができる。
また、従来例に比較して画像記憶の解像度を向上させる
ことができる。
【００８５】また、請求項４記載の全光型半導体画像記
憶装置によれば、請求項１記載の全光型半導体画像記憶
装置において、しきい値Ｐ２を超える強度を有するバイ
アス光を上記超格子半導体素子に対して入射させた後、
第１のしきい値Ｐ１を超えかつ第２のしきい値Ｐ２未満
の強度を有するバイアス光を上記超格子半導体素子に対
して入射させるバイアス光発生手段と、上記バイアス光
発生手段がバイアス光を上記超格子半導体素子に対して
入射しているときに、上記バイアス光の強度と画像書込
光の強度の和が第２のしきい値Ｐ２を超えるように画像
書込光を上記超格子半導体素子に対して入射させるとと
もに、上記画像書込光の発生期間の一部の時間に上記バ
イアス光の上記超格子半導体素子への入射を停止させる
ことにより、上記画像書込光に対応する画像を上記全光
型半導体画像記憶装置に記憶させる画像書込光発生手段
とを備える。従って、電気信号を使用せず、すべて光信
号を用いて画像を当該装置に書き込むことができ、しか
も従来例に比較して高速で画像を記憶することができ
る。また、従来例に比較して画像記憶の解像度を向上さ
せることができる。
【００８６】さらに、請求項５記載の全光型半導体画像
記憶装置によれば、請求項１記載の全光型半導体画像記
憶装置において、上記バイアス光発生手段がバイアス光
を上記超格子半導体素子に対して入射させかつ上記画像
書込光発生手段によって画像が記憶されたときに、上記
バイアス光の強度と画像消去光の強度の和が第２のしき
い値Ｐ２を超えるように画像消去光を上記超格子半導体
素子に対して入射させて、上記記憶された画像を消去す
るようにバイアス光発生手段を制御する画像消去制御手
段をさらに備える。従って、電気信号を使用せず、すべ
て光信号を用いて記憶された画像を当該装置から消去す
ることができ、しかも従来例に比較して高速で画像を記
憶することができる。また、従来例に比較して画像記憶
の解像度を向上させることができる。
【００８７】本発明に係る請求項６記載の全光型半導体
画像記憶装置によれば、面方位（１００）とは異なる半
導体基板の面方位の表面上であって、２つのキャリア閉
じ込め層間に、障壁層と量子井戸層とが交互に積層され
てなる超格子層を形成挟設してなり、上記超格子層を形
成したときのひずみによるピエゾ効果によって発生する
内部電界を、外部から超格子半導体素子に入射する光に
よって発生したキャリアにより打ち消すことにより、光
吸収端付近の光吸収率を変調する効果をそれぞれ有する
第１と第２の超格子半導体素子を備え、上記第１の超格
子半導体素子が上記第２の超格子半導体素子上に形成さ
れてなる全光型半導体画像記憶装置であって、上記第１
の超格子半導体素子は、上記第１の超格子半導体素子に
入射する光の入力強度を変化したときに、上記第１の超
格子半導体素子から出射する光の出力強度において、所
定の第２と第４のしきい値Ｐ１１，Ｐ１２との間の安定
点入力強度に対して第１の光透過率を有する第１の安定
点と、上記第１の光透過率よりも低い第２の光透過率を
有する第２の安定点とが存在するヒステリシス特性を有
し、上記第２の超格子半導体素子は、上記第２の超格子
半導体素子に入射する光の入力強度を変化したときに、
上記第２の超格子半導体素子から出射する光の出力強度
において、第２のしきい値Ｐ１１よりも小さい第１のし
きい値Ｐ２１と、第２のしきい値Ｐ１１を超え第４のし
きい値Ｐ１２未満のしきい値Ｐ２２との間の安定点入力
強度に対して第１の光透過率を有する第１の安定点と、
上記第１の光透過率よりも低い第２の光透過率を有する
第２の安定点とが存在するヒステリシス特性を有し、上
記第１の安定点に設定された上記第１の超格子半導体素
子の第１の領域において上記第１の超格子半導体素子に
入射する光を実質的に透過させる一方、上記第２の安定
点に設定された上記第１の超格子半導体素子の第２の領
域において上記第１の超格子半導体素子に入射する光を
実質的に透過させないように、かつ上記第２の安定点に
設定された上記第２の超格子半導体素子の第１の領域に
おいて上記第２の超格子半導体素子に入射する光を実質
的に透過させる一方、上記第２の安定点に設定された上
記第２の超格子半導体素子の第２の領域において上記第
２の超格子半導体素子に入射する光を実質的に透過させ
ないように設定されることにより、上記第１と第２の超
格子半導体素子の全体の光透過率を少なくとも３段階の
第１、第２又は第３の光透過率に設定してグレースケー
ルの画像を記憶する。従って、電気信号を使用せず、す
べて光信号を用いてグレースケールの画像を記憶するこ
とができ、しかも従来例に比較して高速で画像を記憶す
ることができる。また、従来例に比較して画像記憶の解
像度を向上させることができる。
【００８８】また、請求項７記載の全光型半導体画像記
憶装置によれば、請求項６記載の全光型半導体画像記憶
装置において、第２のしきい値Ｐ１１を超えかつ第３の
しきい値Ｐ２２未満の強度を有するバイアス光を上記超
格子半導体素子に対して入射させるバイアス光発生手段
と、上記バイアス光発生手段がバイアス光を上記超格子
半導体素子に対して入射しているときに、上記バイアス
光の強度と第１の画像書込光の強度の和が第４のしきい
値Ｐ１２を超えるように第１の画像書込光を上記超格子
半導体素子に対して入射させることにより、上記第１の
画像書込光に対応する画像を第１の光透過率で上記全光
型半導体画像記憶装置に記憶させる一方、上記バイアス
光発生手段がバイアス光を上記超格子半導体素子に対し
て入射しているときに、上記バイアス光の強度と第２の
画像書込光の強度の和が第３のしきい値Ｐ２２を超え第
４のしきい値Ｐ１２未満であるように第２の画像書込光
を上記超格子半導体素子に対して入射させることによ
り、上記第２の画像書込光に対応する画像を第２の光透
過率で上記全光型半導体画像記憶装置に記憶させる画像
書込光発生手段とを備える。従って、電気信号を使用せ
ず、すべて光信号を用いてグレースケールの画像を当該
装置に書き込むことができ、しかも従来例に比較して高
速で画像を記憶することができる。また、従来例に比較
して画像記憶の解像度を向上させることができる。
【００８９】さらに、請求項８記載の全光型半導体画像
記憶装置によれば、請求項７記載の全光型半導体画像記
憶装置において、上記バイアス光発生手段がバイアス光
を上記超格子半導体素子に対して入射させかつ上記画像
書込光発生手段によって画像が記憶されたときに、上記
バイアス光の上記超格子半導体素子への入射を停止させ
て、上記記憶された画像を消去するようにバイアス光発
生手段を制御する画像消去制御手段をさらに備える。従
って、電気信号を使用せず、すべて光信号を用いて記憶
されたグレースケールの画像を当該装置から消去するこ
とができ、しかも従来例に比較して高速で画像を記憶す
ることができる。また、従来例に比較して画像記憶の解
像度を向上させることができる。
【００９０】また、請求項９記載の全光型半導体画像記
憶装置によれば、請求項１乃至８のうちの１つに記載の
全光型半導体画像記憶装置において、上記超格子半導体
素子の一方のキャリア閉じ込め層上に位置する超格子層
と他方のキャリア閉じ込め層とを厚さ方向に貫通しかつ
複数の画素領域が形成されるように溝を形成した。従っ
て、従来例に比較して画像記憶の解像度を大幅に向上さ
せることができる。
【００９１】さらに、請求項１０記載の全光型半導体画
像記憶装置によれば、請求項１乃至８のうちの１つに記
載の全光型半導体画像記憶装置において、上記超格子半
導体素子の一方のキャリア閉じ込め層と上記超格子層と
の間に、第１のバッファ層と、量子ドット層と、第２の
バッファ層とを挟設し、上記量子ドット層は複数の画素
領域に対応する複数の量子ドットを有する。従って、従
来例に比較して画像記憶の解像度を大幅に向上させるこ
とができる。
【００９２】本発明に係る請求項１１記載の全光型半導
体画像記憶装置の画像記憶方法によれば、請求項１記載
の全光型半導体画像記憶装置に画像を記憶させるための
記憶方法であって、第１のしきい値Ｐ１を超えかつ第２
のしきい値Ｐ２未満の強度を有するバイアス光を上記超
格子半導体素子に対して入射させることと、バイアス光
を上記超格子半導体素子に対して入射しているときに、
上記バイアス光の強度と画像書込光の強度の和が第２の
しきい値Ｐ２を超えるように画像書込光を上記超格子半
導体素子に対して入射させることにより、上記画像書込
光に対応する画像を上記全光型半導体画像記憶装置に記
憶させることとを含む。従って、電気信号を使用せず、
すべて光信号を用いて画像を当該装置に書き込むことが
でき、しかも従来例に比較して高速で画像を記憶するこ
とができる。また、従来例に比較して画像記憶の解像度
を向上させることができる。
【００９３】本発明に係る請求項１２記載の全光型半導
体画像記憶装置の画像消去方法によれば、請求項１記載
の全光型半導体画像記憶装置に記憶された画像を消去す
るための消去方法であって、バイアス光を上記超格子半
導体素子に対して入射させかつ画像が記憶されたとき
に、上記バイアス光の上記超格子半導体素子への入射を
停止させて、上記記憶された画像を消去することを含
む。従って、電気信号を使用せず、すべて光信号を用い
て記憶された画像を当該装置から消去することができ、
しかも従来例に比較して高速で画像を記憶することがで
きる。また、従来例に比較して画像記憶の解像度を向上
させることができる。
【００９４】本発明に係る請求項１３記載の全光型半導
体画像記憶装置の画像記憶方法によれば、請求項１記載
の全光型半導体画像記憶装置に画像を記憶させるための
記憶方法であって、しきい値Ｐ２を超える強度を有する
バイアス光を上記超格子半導体素子に対して入射させた
後、第１のしきい値Ｐ１を超えかつ第２のしきい値Ｐ２
未満の強度を有するバイアス光を上記超格子半導体素子
に対して入射させることと、バイアス光を上記超格子半
導体素子に対して入射しているときに、上記バイアス光
の強度と画像書込光の強度の和が第２のしきい値Ｐ２を
超えるように画像書込光を上記超格子半導体素子に対し
て入射させるとともに、上記画像書込光の発生期間の一
部の時間に上記バイアス光の上記超格子半導体素子への
入射を停止させることにより、上記画像書込光に対応す
る画像を上記全光型半導体画像記憶装置に記憶させるこ
ととを含む。従って、電気信号を使用せず、すべて光信
号を用いて画像を記憶することができ、しかも従来例に
比較して高速で画像を記憶することができる。また、従
来例に比較して画像記憶の解像度を向上させることがで
きる。
【００９５】本発明に係る請求項１４記載の全光型半導
体画像記憶装置の画像消去方法によれば、請求項１記載
の全光型半導体画像記憶装置に記憶された画像を消去す
るための消去方法であって、バイアス光を上記超格子半
導体素子に対して入射させかつ画像が記憶されたとき
に、上記バイアス光の強度と画像消去光の強度の和が第
２のしきい値Ｐ２を超えるように画像消去光を上記超格
子半導体素子に対して入射させて、上記記憶された画像
を消去することを含む。従って、電気信号を使用せず、
すべて光信号を用いて記憶された画像を当該装置から消
去することができ、しかも従来例に比較して高速で画像
を記憶することができる。また、従来例に比較して画像
記憶の解像度を向上させることができる。
【００９６】本発明に係る請求項１５記載の全光型半導
体画像記憶装置の画像記憶方法によれば、請求項６記載
の全光型半導体画像記憶装置に画像を記憶させるための
記憶方法であって、第２のしきい値Ｐ１１を超えかつ第
３のしきい値Ｐ２２未満の強度を有するバイアス光を上
記超格子半導体素子に対して入射させることと、バイア
ス光を上記超格子半導体素子に対して入射しているとき
に、上記バイアス光の強度と第１の画像書込光の強度の
和が第４のしきい値Ｐ１２を超えるように第１の画像書
込光を上記超格子半導体素子に対して入射させることに
より、上記第１の画像書込光に対応する画像を第１の光
透過率で上記全光型半導体画像記憶装置に記憶させる一
方、バイアス光を上記超格子半導体素子に対して入射し
ているときに、上記バイアス光の強度と第２の画像書込
光の強度の和が第３のしきい値Ｐ２２を超え第４のしき
い値Ｐ１２未満であるように第２の画像書込光を上記超
格子半導体素子に対して入射させることにより、上記第
２の画像書込光に対応する画像を第２の光透過率で上記
全光型半導体画像記憶装置に記憶させることとを含む。
従って、電気信号を使用せず、すべて光信号を用いてグ
レースケールの画像を当該装置に書き込むことができ、
しかも従来例に比較して高速で画像を記憶することがで
きる。また、従来例に比較して画像記憶の解像度を向上
させることができる。
【００９７】本発明に係る請求項１６記載の全光型半導
体画像記憶装置の画像消去方法によれば、請求項６記載
の全光型半導体画像記憶装置に記憶された画像を消去す
るための消去方法であって、バイアス光を上記超格子半
導体素子に対して入射させかつ画像が記憶されたとき
に、上記バイアス光の上記超格子半導体素子への入射を
停止させて、上記記憶された画像を消去することを含
む。従って、電気信号を使用せず、すべて光信号を用い
て記憶されたグレースケールの画像を当該装置から消去
することができ、しかも従来例に比較して高速で画像を
記憶することができる。また、従来例に比較して画像記
憶の解像度を向上させることができる。
【００９８】本発明に係る請求項１７記載の全光型半導
体論理演算装置によれば、面方位（１００）とは異なる
半導体基板の面方位の表面上であって、２つのキャリア
閉じ込め層間に、障壁層と量子井戸層とが交互に積層さ
れてなる超格子層を形成挟設してなり、上記超格子層を
形成したときのひずみによるピエゾ効果によって発生す
る内部電界を、外部から超格子半導体素子に入射する光
によって発生したキャリアにより打ち消すことにより、
光吸収端付近の光吸収率を変調する効果を有する超格子
半導体素子を備えた全光型半導体論理演算装置であっ
て、上記超格子半導体素子は、上記超格子半導体素子に
入射する光の入力強度を変化したときに、上記超格子半
導体素子から出射する光の出力強度において、所定の第
１と第２のしきい値Ｐ１，Ｐ２との間の安定点入力強度
に対して第１の光透過率を有する第１の安定点と、上記
第１の光透過率よりも低い第２の光透過率を有する第２
の安定点とが存在するヒステリシス特性を有し、それぞ
れ論理値を有する少なくとも２つの入力光を上記超格子
半導体素子に入射させることにより所定の論理演算を実
行して、上記論理演算の結果を示す出力光を上記超格子
半導体素子から出力する。従って、電気信号を使用せ
ず、すべて光信号を用いて論理演算することができ、し
かも従来例に比較して高速で論理演算することができ
る。
【００９９】また、請求項１８記載の全光型半導体論理
演算装置によれば、請求項１７記載の全光型半導体論理
演算装置において、第１の入力光と第２の入力光の各強
度は第２のしきい値Ｐ２未満であり、上記第１の入力光
の強度と第２の入力光の強度との和は第２のしきい値Ｐ
２を超えるように設定され、第１との第２の入力光を上
記超格子半導体素子に対して入力したときに、排他的論
理和の演算結果を示す出力光を上記超格子半導体素子か
ら出力する。従って、電気信号を使用せず、すべて光信
号を用いて排他的論理和の演算をすることができ、しか
も従来例に比較して高速で排他的論理和の演算をするこ
とができる。
【０１００】さらに、請求項１９記載の全光型半導体論
理演算装置によれば、請求項１７記載の全光型半導体論
理演算装置において、第１の入力光と、第２の入力光
と、ゲート光とのうちの２つの光の強度の和は第２のし
きい値Ｐ２未満であり、第１の入力光と、第２の入力光
と、ゲート光との３つの光の強度の和は第２のしきい値
Ｐ２を超えるように設定され、ゲート光を上記超格子半
導体素子に入力しているときに、第１との第２の入力光
を上記超格子半導体素子に対して入力したときに、ゲー
ト付きＮＡＮＤ素子の演算結果を示す出力光を上記超格
子半導体素子から出力する。従って、電気信号を使用せ
ず、すべて光信号を用いてゲート付きＮＡＮＤの演算を
することができ、しかも従来例に比較して高速でゲート
付きＮＡＮＤの演算をすることができる。
【０１０１】また、請求項２０記載の全光型半導体論理
演算装置によれば、請求項１７記載の全光型半導体論理
演算装置において、第１の入力光と第２の入力光とゲー
ト光の各光電力は第２のしきい値Ｐ２未満であり、ゲー
ト光の光電力と第１の入力光又は第２の入力光との和は
第２のしきい値Ｐ２を超えるように設定され、ゲート光
を上記超格子半導体素子に入力しているときに、第１と
の第２の入力光を上記超格子半導体素子に対して入力し
たときに、ゲート付きＮＯＲ素子の演算結果を示す出力
光を上記超格子半導体素子から出力する。従って、電気
信号を使用せず、すべて光信号を用いてゲート付きＮＯ
Ｒの演算をすることができ、しかも従来例に比較して高
速でゲート付きＮＯＲの演算をすることができる。
【０１０２】さらに、請求項２１記載の全光型半導体論
理演算装置の論理演算方法によれば、請求項１７記載の
全光型半導体論理演算装置の論理演算方法であって、第
１の入力光と第２の入力光の各強度は第２のしきい値Ｐ
２未満であり、上記第１の入力光の強度と第２の入力光
の強度との和は第２のしきい値Ｐ２を超えるように設定
され、第１との第２の入力光を上記超格子半導体素子に
対して入力したときに、排他的論理和の演算結果を示す
出力光を上記超格子半導体素子から出力する。従って、
電気信号を使用せず、すべて光信号を用いて排他的論理
和の演算をすることができ、しかも従来例に比較して高
速で排他的論理和の演算をすることができる。
【０１０３】また、請求項２２記載の全光型半導体論理
演算装置の論理演算方法によれば、請求項１７記載の全
光型半導体論理演算装置の論理演算方法であって、第１
の入力光と、第２の入力光と、ゲート光とのうちの２つ
の光の強度の和は第２のしきい値Ｐ２未満であり、第１
の入力光と、第２の入力光と、ゲート光との３つの光の
強度の和は第２のしきい値Ｐ２を超えるように設定さ
れ、ゲート光を上記超格子半導体素子に入力していると
きに、第１との第２の入力光を上記超格子半導体素子に
対して入力したときに、ゲート付きＮＡＮＤ素子の演算
結果を示す出力光を上記超格子半導体素子から出力す
る。従って、電気信号を使用せず、すべて光信号を用い
てゲート付きＮＡＮＤの演算をすることができ、しかも
従来例に比較して高速でゲート付きＮＡＮＤの演算をす
ることができる。
【０１０４】さらに、請求項２３記載の全光型半導体論
理演算装置の論理演算方法によれば、請求項１７記載の
全光型半導体論理演算装置の論理演算方法であって、第
１の入力光と第２の入力光とゲート光の各光電力は第２
のしきい値Ｐ２未満であり、ゲート光の光電力と第１の
入力光又は第２の入力光との和は第２のしきい値Ｐ２を
超えるように設定され、ゲート光を上記超格子半導体素
子に入力しているときに、第１との第２の入力光を上記
超格子半導体素子に対して入力したときに、ゲート付き
ＮＯＲ素子の演算結果を示す出力光を上記超格子半導体
素子から出力する。従って、電気信号を使用せず、すべ
て光信号を用いてゲート付きＮＯＲの演算をすることが
でき、しかも従来例に比較して高速でゲート付きＮＯＲ
の演算をすることができる。
【図面の簡単な説明】
【図１】 本発明に係る第１の実施形態である超格子半
導体素子を用いた全光型半導体画像記憶装置の縦断面図
及びブロック図である。
【図２】 図１の全光型半導体画像記憶装置の動作を示
す準位エネルギー図であって、（ａ）はピエゾ効果によ
り内部電界が発生したときの準位エネルギー図であり、
（ｂ）は光照射により内部電界が打ち消されミニバンド
構造が回復したときの準位エネルギー図である。
【図３】 図１の全光型半導体画像記憶装置における光
吸収率の波長特性を示すグラフである。
【図４】 図１の全光型半導体画像記憶装置における入
力強度に対する出力強度を示すグラフである。
【図５】 図１の全光型半導体画像記憶装置における画
像記憶動作Ｉを示す縦断面図及びグラフであって、
（ａ）はバイアス光を印加したときの動作を示す図であ
り、（ｂ）は画像書き込みのときの動作を示す図であ
り、（ｃ）は画像記憶のときの動作を示す図であり、
（ｄ）は画像消去のときの動作を示す図である。
【図６】 図５の画像記憶動作Ｉにおけるバイアス強
度、画像書込強度及び出力強度の印加タイミングを示す
タイミングチャートである。
【図７】 図１の全光型半導体画像記憶装置における画
像記憶動作IIを示す縦断面図及びグラフであって、
（ａ）はバイアス光を印加したときの動作を示す図であ
り、（ｂ）は画像書き込みのときの動作を示す図であ
り、（ｃ）は画像記憶のときの動作を示す図であり、
（ｄ）は画像消去のときの動作を示す図である。
【図８】 図７の画像記憶動作IIにおけるバイアス強
度、画像書込強度及び出力強度の印加タイミングを示す
タイミングチャートである。
【図９】 本発明に係る第２の実施形態である超格子半
導体素子を用いた全光型半導体画像記憶装置の縦断面図
である。
【図１０】 （ａ）は図９の素子１０ａの入出力強度特
性を示すグラフであり、（ｂ）は図９の素子１０ｂの入
出力強度特性を示すグラフである。
【図１１】 図９の全光型半導体画像記憶装置の画像記
憶動作IIIにおけるバイアス強度、画像書込強度及び出
力強度の印加タイミングを示すタイミングチャートであ
る。
【図１２】 （ａ）は図９の全光型半導体画像記憶装置
において入力された画像書込光の画像を示す正面図であ
り、（ｂ）は図９の全光型半導体画像記憶装置において
記憶された画像書込光の画像を示す正面図である。
【図１３】 図９の全光型半導体画像記憶装置において
格子状の複数の画素を形成するためのキャリア封じ込め
構造を示す第３の実施形態の平面図である。
【図１４】 図１３のＡ−Ａ’線についての縦断面図で
ある。
【図１５】 本発明に係る第４の実施形態である超格子
半導体素子を用いた全光型半導体論理演算装置の縦断面
図及びブロック図である。
【図１６】 図１５の全光型半導体論理演算装置を用い
たＸＯＲ素子の動作を示す縦断面図である。
【図１７】 図１６のＸＯＲ素子の動作におけるパルス
光Ａ，Ｂの強度、及び出力光の強度の印加タイミングを
示すタイミングチャートである。
【図１８】 図１５の全光型半導体論理演算装置を用い
たゲート付きＮＡＮＤ素子の動作を示す縦断面図であ
る。
【図１９】 図１８のゲート付きＮＡＮＤ素子の動作に
おけるゲートパルス光、パルス光Ａ，Ｂの強度、及び出
力光の強度の印加タイミングを示すタイミングチャート
である。
【図２０】 図１５の全光型半導体論理演算装置を用い
たゲート付きＮＯＲ素子の動作を示す縦断面図である。
【図２１】 図２０のゲート付きＮＯＲ素子の動作にお
けるゲートパルス光、パルス光Ａ，Ｂの強度、及び出力
光の強度の印加タイミングを示すタイミングチャートで
ある。
【図２２】 本発明に係る変形例である超格子半導体素
子の量子ドットを用いた全光型半導体画像記憶装置の縦
断面図及びブロック図である。
【符号の説明】
１，５１…発光制御回路、 ２，４，５２ａ，５２ｂ，５２ｃ…レーザダイオード、 ３，５３ａ，５３ｂ，５３ｃ…光学レンズ、 ５…光学走査機構、 １０，１０ａ，１０ｂ…超格子半導体素子、 １３…キャップ層、 １４…キャリア閉じ込め層、 １５…超格子層、 １６…キャリア閉じ込め層、 １７…バッファ層、 ２０…半導体基板、 ２１−０乃至２１−Ｎ…障壁層、 ２２−０乃至２２−Ｎ…量子井戸層、 ５０…グルーブ、 ６１，６２…黒部分、 ６３，６４…グレー部分、 ６５…白部分、 ６１ｎ，６２ｎ…黒部分のネガ部分、 ６３ｎ，６４ｎ…グレー部分のネガ部分、 ６５ｎ…白部分のネガ部分、 ７１，７３…バッファ層、 ７２…量子ドット層、 ＳＷ…スイッチ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年４月２３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】さらに、請求項３記載の全光型半導体画像
記憶装置は、請求項２記載の全光型半導体画像記憶装置
において、上記バイアス光発生手段がバイアス光を上記
超格子半導体素子に対して入射させかつ上記画像書込光
発生手段によって画像が記憶されたときに、上記バイア
ス光の上記超格子半導体素子への入射を停止させて、上
記記憶された画像を消去するようにバイアス光発生手段
を制御する画像消去制御手段をさらに備えたことを特徴
とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】さらに、請求項５記載の全光型半導体画像
記憶装置は、請求項４記載の全光型半導体画像記憶装置
において、上記バイアス光発生手段がバイアス光を上記
超格子半導体素子に対して入射させかつ上記画像書込光
発生手段によって画像が記憶されたときに、上記バイア
ス光の強度と画像消去光の強度の和が第２のしきい値Ｐ
２を超えるように画像消去光を上記超格子半導体素子に
対して入射させて、上記記憶された画像を消去するよう
にバイアス光発生手段を制御する画像消去制御手段をさ
らに備えたことを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】本発明に係る請求項６記載の全光型半導体
画像記憶装置は、面方位（１００）とは異なる半導体基
板の面方位の表面上であって、２つのキャリア閉じ込め
層間に、障壁層と量子井戸層とが交互に積層されてなる
超格子層を形成挟設してなり、上記超格子層を形成した
ときのひずみによるピエゾ効果によって発生する内部電
界を、外部から超格子半導体素子に入射する光によって
発生したキャリアにより打ち消すことにより、光吸収端
付近の光吸収率を変調する効果をそれぞれ有する第１と
第２の超格子半導体素子を備え、上記第１の超格子半導
体素子が上記第２の超格子半導体素子上に形成されてな
る全光型半導体画像記憶装置であって、上記第１の超格
子半導体素子は、上記第１の超格子半導体素子に入射す
る光の入力強度を変化したときに、上記第１の超格子半
導体素子から出射する光の出力強度において、所定の第
２と第４のしきい値Ｐ１１，Ｐ１２との間の安定点入力
強度に対して第１の光透過率を有する第１の安定点と、
上記第１の光透過率よりも低い第２の光透過率を有する
第２の安定点とが存在するヒステリシス特性を有し、上
記第２の超格子半導体素子は、上記第２の超格子半導体
素子に入射する光の入力強度を変化したときに、上記第
２の超格子半導体素子から出射する光の出力強度におい
て、第２のしきい値Ｐ１１よりも小さい第１のしきい値
Ｐ２１と、第２のしきい値Ｐ１１を超え第４のしきい値
Ｐ１２未満の第３のしきい値Ｐ２２との間の安定点入力
強度に対して第１の光透過率を有する第１の安定点と、
上記第１の光透過率よりも低い第２の光透過率を有する
第２の安定点とが存在するヒステリシス特性を有し、上
記第１の安定点に設定された上記第１の超格子半導体素
子の第１の領域において上記第１の超格子半導体素子に
入射する光を実質的に透過させる一方、上記第２の安定
点に設定された上記第１の超格子半導体素子の第２の領
域において上記第１の超格子半導体素子に入射する光を
実質的に透過させないように、かつ上記第２の安定点に
設定された上記第２の超格子半導体素子の第３の領域に
おいて上記第２の超格子半導体素子に入射する光を実質
的に透過させる一方、上記第２の安定点に設定された上
記第２の超格子半導体素子の第４の領域において上記第
２の超格子半導体素子に入射する光を実質的に透過させ
ないように設定されることにより、上記第１と第２の超
格子半導体素子の全体の光透過率を少なくとも３段階の
第１、第２又は第３の光透過率に設定してグレースケー
ルの画像を記憶することを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】ここで、ＧａＡｓ半導体基板２０の（１０
０）表面とは異なる（１１１）Ａ表面上にＧａＡｓバッ
ファ層１７とＡｌ0.5Ｇａ0.5Ａｓキャリア閉じ込め層１
６とを介して、Ｉｎ0.1Ｇａ0.9Ａｓの量子井戸層２２−
０乃至２２−ＮとＡｌ0.5Ｇａ0.5Ａｓの障壁層２１−０
乃至２１−Ｎとを交互に繰り返して積層することによ
り、すなわち、ＧａＡｓに対して歪層となるＩｎ0.1Ｇ
ａ0.9Ａｓの量子井戸層２２を形成することにより、図
２（ａ）に示すように、ＧａＡｓの結晶がひずみ応力に
よるピエゾ効果により内部電界が発生し、図２（ｂ）に
示すようにミニバンド２３が解けて個々の量子井戸層２
２−０乃至２２−Ｎに局在するようになる。これが、公
知のワニエ・シュタルク局在効果（例えば、従来技術文
献３「J.Bleuse et al.,“Blue shift of the absorpti
on edge in AlGaInAs-GaInAs superlattices: Proposal
for an original electro-optical modulator",Applie
d Physics Letter,Vol.53,No.26,pp.2632-2634,1988
年」参照。）である。このとき、超格子層１５におい
て、光吸収端付近の光吸収率を超格子層１５に入射する
光の強度の変化によって変調することができる。さら
に、光吸収率を変化させるために、公知のＱＣＳＥ（Qu
antum Confined Stark Effect）効果を用いることもで
きる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正内容】
【００６４】図１５において、発光制御回路５１は、パ
ルス光Ａ及びＢをそれぞれ発光するレーザダイオード５
２ａ，５２ｂの発光強度又は発光強度及び発光時間を制
御するとともに、ゲートパルス光を発光するレーザダイ
オード５２ｃの発光強度又は発光強度及び発光時間を制
御する。レーザダイオード５２ａから出力されたパルス
光Ａは、例えば凸レンズである光学レンズ５３ａによっ
て素子１０のキャップ層１３の入射面全体に放射される
ようにコリメートされた後、当該入射面に対して垂直に
入射する。また、レーザダイオード５２ｂから出力され
たパルス光Ｂは、例えば凸レンズである光学レンズ５３
ｂによって素子１０のキャップ層１３の入射面全体に放
射されるようにコリメートされた後、当該入射面に対し
て垂直に入射する。さらに、レーザダイオード５２ｃか
ら出力されたゲートパルス光は、例えば凸レンズである
光学レンズ５３ｃによって素子１０のキャップ層１３の
入射面全体に放射されるようにコリメートされた後、当
該入射面に対して垂直に入射する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正内容】
【００８４】さらに、請求項３記載の全光型半導体画像
記憶装置によれば、請求項２記載の全光型半導体画像記
憶装置において、上記バイアス光発生手段がバイアス光
を上記超格子半導体素子に対して入射させかつ上記画像
書込光発生手段によって画像が記憶されたときに、上記
バイアス光の上記超格子半導体素子への入射を停止させ
て、上記記憶された画像を消去するようにバイアス光発
生手段を制御する画像消去制御手段をさらに備える。従
って、電気信号を使用せず、すべて光信号を用いて記憶
された画像を当該装置から消去することができ、しかも
従来例に比較して高速で画像を記憶することができる。
また、従来例に比較して画像記憶の解像度を向上させる
ことができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正内容】
【００８６】さらに、請求項５記載の全光型半導体画像
記憶装置によれば、請求項４記載の全光型半導体画像記
憶装置において、上記バイアス光発生手段がバイアス光
を上記超格子半導体素子に対して入射させかつ上記画像
書込光発生手段によって画像が記憶されたときに、上記
バイアス光の強度と画像消去光の強度の和が第２のしき
い値Ｐ２を超えるように画像消去光を上記超格子半導体
素子に対して入射させて、上記記憶された画像を消去す
るようにバイアス光発生手段を制御する画像消去制御手
段をさらに備える。従って、電気信号を使用せず、すべ
て光信号を用いて記憶された画像を当該装置から消去す
ることができ、しかも従来例に比較して高速で画像を記
憶することができる。また、従来例に比較して画像記憶
の解像度を向上させることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正内容】
【００８７】本発明に係る請求項６記載の全光型半導体
画像記憶装置によれば、面方位（１００）とは異なる半
導体基板の面方位の表面上であって、２つのキャリア閉
じ込め層間に、障壁層と量子井戸層とが交互に積層され
てなる超格子層を形成挟設してなり、上記超格子層を形
成したときのひずみによるピエゾ効果によって発生する
内部電界を、外部から超格子半導体素子に入射する光に
よって発生したキャリアにより打ち消すことにより、光
吸収端付近の光吸収率を変調する効果をそれぞれ有する
第１と第２の超格子半導体素子を備え、上記第１の超格
子半導体素子が上記第２の超格子半導体素子上に形成さ
れてなる全光型半導体画像記憶装置であって、上記第１
の超格子半導体素子は、上記第１の超格子半導体素子に
入射する光の入力強度を変化したときに、上記第１の超
格子半導体素子から出射する光の出力強度において、所
定の第２と第４のしきい値Ｐ１１，Ｐ１２との間の安定
点入力強度に対して第１の光透過率を有する第１の安定
点と、上記第１の光透過率よりも低い第２の光透過率を
有する第２の安定点とが存在するヒステリシス特性を有
し、上記第２の超格子半導体素子は、上記第２の超格子
半導体素子に入射する光の入力強度を変化したときに、
上記第２の超格子半導体素子から出射する光の出力強度
において、第２のしきい値Ｐ１１よりも小さい第１のし
きい値Ｐ２１と、第２のしきい値Ｐ１１を超え第４のし
きい値Ｐ１２未満の第３のしきい値Ｐ２２との間の安定
点入力強度に対して第１の光透過率を有する第１の安定
点と、上記第１の光透過率よりも低い第２の光透過率を
有する第２の安定点とが存在するヒステリシス特性を有
し、上記第１の安定点に設定された上記第１の超格子半
導体素子の第１の領域において上記第１の超格子半導体
素子に入射する光を実質的に透過させる一方、上記第２
の安定点に設定された上記第１の超格子半導体素子の第
２の領域において上記第１の超格子半導体素子に入射す
る光を実質的に透過させないように、かつ上記第２の安
定点に設定された上記第２の超格子半導体素子の第３の
領域において上記第２の超格子半導体素子に入射する光
を実質的に透過させる一方、上記第２の安定点に設定さ
れた上記第２の超格子半導体素子の第４の領域において
上記第２の超格子半導体素子に入射する光を実質的に透
過させないように設定されることにより、上記第１と第
２の超格子半導体素子の全体の光透過率を少なくとも３
段階の第１、第２又は第３の光透過率に設定してグレー
スケールの画像を記憶する。従って、電気信号を使用せ
ず、すべて光信号を用いてグレースケールの画像を記憶
することができ、しかも従来例に比較して高速で画像を
記憶することができる。また、従来例に比較して画像記
憶の解像度を向上させることができる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/06 Ｈ０１Ｌ 29/06 29/66 29/66 (72)発明者 藤田 和久 京都府相楽郡精華町大字乾谷小字三平谷５ 番地 株式会社エイ・ティ・アール光電波 通信研究所内 (72)発明者 細田 誠 京都府相楽郡精華町大字乾谷小字三平谷５ 番地 株式会社エイ・ティ・アール光電波 通信研究所内 (72)発明者 渡辺 敏英 京都府相楽郡精華町大字乾谷小字三平谷５ 番地 株式会社エイ・ティ・アール光電波 通信研究所内

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 面方位（１００）とは異なる半導体基板
    の面方位の表面上であって、２つのキャリア閉じ込め層
    間に、障壁層と量子井戸層とが交互に積層されてなる超
    格子層を形成挟設してなり、上記超格子層を形成したと
    きのひずみによるピエゾ効果によって発生する内部電界
    を、外部から超格子半導体素子に入射する光によって発
    生したキャリアにより打ち消すことにより、光吸収端付
    近の光吸収率を変調する効果を有する超格子半導体素子
    を備えた全光型半導体画像記憶装置であって、 上記超格子半導体素子は、上記超格子半導体素子に入射
    する光の入力強度を変化したときに、上記超格子半導体
    素子から出射する光の出力強度において、所定の第１と
    第２のしきい値Ｐ１，Ｐ２との間の安定点入力強度に対
    して第１の光透過率を有する第１の安定点と、上記第１
    の光透過率よりも低い第２の光透過率を有する第２の安
    定点とが存在するヒステリシス特性を有し、 上記第１の安定点に設定された上記超格子半導体素子の
    第１の領域において上記超格子半導体素子に入射する光
    を実質的に透過させる一方、上記第２の安定点に設定さ
    れた上記超格子半導体素子の第２の領域において上記超
    格子半導体素子に入射する光を実質的に透過させないよ
    うに画像を記憶することを特徴とする全光型半導体画像
    記憶装置。
  2. 【請求項２】 請求項１記載の全光型半導体画像記憶装
    置において、 第１のしきい値Ｐ１を超えかつ第２のしきい値Ｐ２未満
    の強度を有するバイアス光を上記超格子半導体素子に対
    して入射させるバイアス光発生手段と、 上記バイアス光発生手段がバイアス光を上記超格子半導
    体素子に対して入射しているときに、上記バイアス光の
    強度と画像書込光の強度の和が第２のしきい値Ｐ２を超
    えるように画像書込光を上記超格子半導体素子に対して
    入射させることにより、上記画像書込光に対応する画像
    を上記全光型半導体画像記憶装置に記憶させる画像書込
    光発生手段とを備えたことを特徴とする全光型半導体画
    像記憶装置。
  3. 【請求項３】 請求項１記載の全光型半導体画像記憶装
    置において、 上記バイアス光発生手段がバイアス光を上記超格子半導
    体素子に対して入射させかつ上記画像書込光発生手段に
    よって画像が記憶されたときに、上記バイアス光の上記
    超格子半導体素子への入射を停止させて、上記記憶され
    た画像を消去するようにバイアス光発生手段を制御する
    画像消去制御手段をさらに備えたことを特徴とする全光
    型半導体画像記憶装置。
  4. 【請求項４】 請求項１記載の全光型半導体画像記憶装
    置において、 しきい値Ｐ２を超える強度を有するバイアス光を上記超
    格子半導体素子に対して入射させた後、第１のしきい値
    Ｐ１を超えかつ第２のしきい値Ｐ２未満の強度を有する
    バイアス光を上記超格子半導体素子に対して入射させる
    バイアス光発生手段と、 上記バイアス光発生手段がバイアス光を上記超格子半導
    体素子に対して入射しているときに、上記バイアス光の
    強度と画像書込光の強度の和が第２のしきい値Ｐ２を超
    えるように画像書込光を上記超格子半導体素子に対して
    入射させるとともに、上記画像書込光の発生期間の一部
    の時間に上記バイアス光の上記超格子半導体素子への入
    射を停止させることにより、上記画像書込光に対応する
    画像を上記全光型半導体画像記憶装置に記憶させる画像
    書込光発生手段とを備えたことを特徴とする全光型半導
    体画像記憶装置。
  5. 【請求項５】 請求項１記載の全光型半導体画像記憶装
    置において、 上記バイアス光発生手段がバイアス光を上記超格子半導
    体素子に対して入射させかつ上記画像書込光発生手段に
    よって画像が記憶されたときに、上記バイアス光の強度
    と画像消去光の強度の和が第２のしきい値Ｐ２を超える
    ように画像消去光を上記超格子半導体素子に対して入射
    させて、上記記憶された画像を消去するようにバイアス
    光発生手段を制御する画像消去制御手段をさらに備えた
    ことを特徴とする全光型半導体画像記憶装置。
  6. 【請求項６】 面方位（１００）とは異なる半導体基板
    の面方位の表面上であって、２つのキャリア閉じ込め層
    間に、障壁層と量子井戸層とが交互に積層されてなる超
    格子層を形成挟設してなり、上記超格子層を形成したと
    きのひずみによるピエゾ効果によって発生する内部電界
    を、外部から超格子半導体素子に入射する光によって発
    生したキャリアにより打ち消すことにより、光吸収端付
    近の光吸収率を変調する効果をそれぞれ有する第１と第
    ２の超格子半導体素子を備え、上記第１の超格子半導体
    素子が上記第２の超格子半導体素子上に形成されてなる
    全光型半導体画像記憶装置であって、 上記第１の超格子半導体素子は、上記第１の超格子半導
    体素子に入射する光の入力強度を変化したときに、上記
    第１の超格子半導体素子から出射する光の出力強度にお
    いて、所定の第２と第４のしきい値Ｐ１１，Ｐ１２との
    間の安定点入力強度に対して第１の光透過率を有する第
    １の安定点と、上記第１の光透過率よりも低い第２の光
    透過率を有する第２の安定点とが存在するヒステリシス
    特性を有し、 上記第２の超格子半導体素子は、上記第２の超格子半導
    体素子に入射する光の入力強度を変化したときに、上記
    第２の超格子半導体素子から出射する光の出力強度にお
    いて、第２のしきい値Ｐ１１よりも小さい第１のしきい
    値Ｐ２１と、第２のしきい値Ｐ１１を超え第４のしきい
    値Ｐ１２未満のしきい値Ｐ２２との間の安定点入力強度
    に対して第１の光透過率を有する第１の安定点と、上記
    第１の光透過率よりも低い第２の光透過率を有する第２
    の安定点とが存在するヒステリシス特性を有し、 上記第１の安定点に設定された上記第１の超格子半導体
    素子の第１の領域において上記第１の超格子半導体素子
    に入射する光を実質的に透過させる一方、上記第２の安
    定点に設定された上記第１の超格子半導体素子の第２の
    領域において上記第１の超格子半導体素子に入射する光
    を実質的に透過させないように、かつ上記第２の安定点
    に設定された上記第２の超格子半導体素子の第１の領域
    において上記第２の超格子半導体素子に入射する光を実
    質的に透過させる一方、上記第２の安定点に設定された
    上記第２の超格子半導体素子の第２の領域において上記
    第２の超格子半導体素子に入射する光を実質的に透過さ
    せないように設定されることにより、上記第１と第２の
    超格子半導体素子の全体の光透過率を少なくとも３段階
    の第１、第２又は第３の光透過率に設定してグレースケ
    ールの画像を記憶することを特徴とする全光型半導体画
    像記憶装置。
  7. 【請求項７】 請求項６記載の全光型半導体画像記憶装
    置において、 第２のしきい値Ｐ１１を超えかつ第３のしきい値Ｐ２２
    未満の強度を有するバイアス光を上記超格子半導体素子
    に対して入射させるバイアス光発生手段と、 上記バイアス光発生手段がバイアス光を上記超格子半導
    体素子に対して入射しているときに、上記バイアス光の
    強度と第１の画像書込光の強度の和が第４のしきい値Ｐ
    １２を超えるように第１の画像書込光を上記超格子半導
    体素子に対して入射させることにより、上記第１の画像
    書込光に対応する画像を第１の光透過率で上記全光型半
    導体画像記憶装置に記憶させる一方、上記バイアス光発
    生手段がバイアス光を上記超格子半導体素子に対して入
    射しているときに、上記バイアス光の強度と第２の画像
    書込光の強度の和が第３のしきい値Ｐ２２を超え第４の
    しきい値Ｐ１２未満であるように第２の画像書込光を上
    記超格子半導体素子に対して入射させることにより、上
    記第２の画像書込光に対応する画像を第２の光透過率で
    上記全光型半導体画像記憶装置に記憶させる画像書込光
    発生手段とを備えたことを特徴とする全光型半導体画像
    記憶装置。
  8. 【請求項８】 請求項７記載の全光型半導体画像記憶装
    置において、 上記バイアス光発生手段がバイアス光を上記超格子半導
    体素子に対して入射させかつ上記画像書込光発生手段に
    よって画像が記憶されたときに、上記バイアス光の上記
    超格子半導体素子への入射を停止させて、上記記憶され
    た画像を消去するようにバイアス光発生手段を制御する
    画像消去制御手段をさらに備えたことを特徴とする全光
    型半導体画像記憶装置。
  9. 【請求項９】 上記超格子半導体素子の一方のキャリア
    閉じ込め層上に位置する超格子層と他方のキャリア閉じ
    込め層とを厚さ方向に貫通しかつ複数の画素領域が形成
    されるように溝を形成したことを特徴とする請求項１乃
    至８のうちの１つに記載の全光型半導体画像記憶装置。
  10. 【請求項１０】 上記超格子半導体素子の一方のキャリ
    ア閉じ込め層と上記超格子層との間に、第１のバッファ
    層と、量子ドット層と、第２のバッファ層とを挟設し、
    上記量子ドット層は複数の画素領域に対応する複数の量
    子ドットを有することを特徴とする請求項１乃至８のう
    ちの１つに記載の全光型半導体画像記憶装置。
  11. 【請求項１１】 請求項１記載の全光型半導体画像記憶
    装置に画像を記憶させるための記憶方法であって、 第１のしきい値Ｐ１を超えかつ第２のしきい値Ｐ２未満
    の強度を有するバイアス光を上記超格子半導体素子に対
    して入射させることと、 バイアス光を上記超格子半導体素子に対して入射してい
    るときに、上記バイアス光の強度と画像書込光の強度の
    和が第２のしきい値Ｐ２を超えるように画像書込光を上
    記超格子半導体素子に対して入射させることにより、上
    記画像書込光に対応する画像を上記全光型半導体画像記
    憶装置に記憶させることとを含むことを特徴とする全光
    型半導体画像記憶装置の画像記憶方法。
  12. 【請求項１２】 請求項１記載の全光型半導体画像記憶
    装置に記憶された画像を消去するための消去方法であっ
    て、 バイアス光を上記超格子半導体素子に対して入射させか
    つ画像が記憶されたときに、上記バイアス光の上記超格
    子半導体素子への入射を停止させて、上記記憶された画
    像を消去することを含むことを特徴とする全光型半導体
    画像記憶装置の画像消去方法。
  13. 【請求項１３】 請求項１記載の全光型半導体画像記憶
    装置に画像を記憶させるための記憶方法であって、 しきい値Ｐ２を超える強度を有するバイアス光を上記超
    格子半導体素子に対して入射させた後、第１のしきい値
    Ｐ１を超えかつ第２のしきい値Ｐ２未満の強度を有する
    バイアス光を上記超格子半導体素子に対して入射させる
    ことと、 バイアス光を上記超格子半導体素子に対して入射してい
    るときに、上記バイアス光の強度と画像書込光の強度の
    和が第２のしきい値Ｐ２を超えるように画像書込光を上
    記超格子半導体素子に対して入射させるとともに、上記
    画像書込光の発生期間の一部の時間に上記バイアス光の
    上記超格子半導体素子への入射を停止させることによ
    り、上記画像書込光に対応する画像を上記全光型半導体
    画像記憶装置に記憶させることとを含むことを特徴とす
    る全光型半導体画像記憶装置の画像記憶方法。
  14. 【請求項１４】 請求項１記載の全光型半導体画像記憶
    装置に記憶された画像を消去するための消去方法であっ
    て、 バイアス光を上記超格子半導体素子に対して入射させか
    つ画像が記憶されたときに、上記バイアス光の強度と画
    像消去光の強度の和が第２のしきい値Ｐ２を超えるよう
    に画像消去光を上記超格子半導体素子に対して入射させ
    て、上記記憶された画像を消去することを含むことを特
    徴とする全光型半導体画像記憶装置の画像消去方法。
  15. 【請求項１５】 請求項６記載の全光型半導体画像記憶
    装置に画像を記憶させるための記憶方法であって、 第２のしきい値Ｐ１１を超えかつ第３のしきい値Ｐ２２
    未満の強度を有するバイアス光を上記超格子半導体素子
    に対して入射させることと、 バイアス光を上記超格子半導体素子に対して入射してい
    るときに、上記バイアス光の強度と第１の画像書込光の
    強度の和が第４のしきい値Ｐ１２を超えるように第１の
    画像書込光を上記超格子半導体素子に対して入射させる
    ことにより、上記第１の画像書込光に対応する画像を第
    １の光透過率で上記全光型半導体画像記憶装置に記憶さ
    せる一方、バイアス光を上記超格子半導体素子に対して
    入射しているときに、上記バイアス光の強度と第２の画
    像書込光の強度の和が第３のしきい値Ｐ２２を超え第４
    のしきい値Ｐ１２未満であるように第２の画像書込光を
    上記超格子半導体素子に対して入射させることにより、
    上記第２の画像書込光に対応する画像を第２の光透過率
    で上記全光型半導体画像記憶装置に記憶させることとを
    含むことを特徴とする全光型半導体画像記憶装置の画像
    記憶方法。
  16. 【請求項１６】 請求項６記載の全光型半導体画像記憶
    装置に記憶された画像を消去するための消去方法であっ
    て、 バイアス光を上記超格子半導体素子に対して入射させか
    つ画像が記憶されたときに、上記バイアス光の上記超格
    子半導体素子への入射を停止させて、上記記憶された画
    像を消去することを含むことを特徴とする全光型半導体
    画像記憶装置の画像消去方法。
  17. 【請求項１７】 面方位（１００）とは異なる半導体基
    板の面方位の表面上であって、２つのキャリア閉じ込め
    層間に、障壁層と量子井戸層とが交互に積層されてなる
    超格子層を形成挟設してなり、上記超格子層を形成した
    ときのひずみによるピエゾ効果によって発生する内部電
    界を、外部から超格子半導体素子に入射する光によって
    発生したキャリアにより打ち消すことにより、光吸収端
    付近の光吸収率を変調する効果を有する超格子半導体素
    子を備えた全光型半導体論理演算装置であって、 上記超格子半導体素子は、上記超格子半導体素子に入射
    する光の入力強度を変化したときに、上記超格子半導体
    素子から出射する光の出力強度において、所定の第１と
    第２のしきい値Ｐ１，Ｐ２との間の安定点入力強度に対
    して第１の光透過率を有する第１の安定点と、上記第１
    の光透過率よりも低い第２の光透過率を有する第２の安
    定点とが存在するヒステリシス特性を有し、 それぞれ論理値を有する少なくとも２つの入力光を上記
    超格子半導体素子に入射させることにより所定の論理演
    算を実行して、上記論理演算の結果を示す出力光を上記
    超格子半導体素子から出力することを特徴とする全光型
    半導体論理演算装置。
  18. 【請求項１８】 請求項１７記載の全光型半導体論理演
    算装置において、 第１の入力光と第２の入力光の各強度は第２のしきい値
    Ｐ２未満であり、上記第１の入力光の強度と第２の入力
    光の強度との和は第２のしきい値Ｐ２を超えるように設
    定され、第１との第２の入力光を上記超格子半導体素子
    に対して入力したときに、排他的論理和の演算結果を示
    す出力光を上記超格子半導体素子から出力することを特
    徴とする全光型半導体論理演算装置。
  19. 【請求項１９】 請求項１７記載の全光型半導体論理演
    算装置において、 第１の入力光と、第２の入力光と、ゲート光とのうちの
    ２つの光の強度の和は第２のしきい値Ｐ２未満であり、
    第１の入力光と、第２の入力光と、ゲート光との３つの
    光の強度の和は第２のしきい値Ｐ２を超えるように設定
    され、ゲート光を上記超格子半導体素子に入力している
    ときに、第１との第２の入力光を上記超格子半導体素子
    に対して入力したときに、ゲート付きＮＡＮＤ素子の演
    算結果を示す出力光を上記超格子半導体素子から出力す
    ることを特徴とする全光型半導体論理演算装置。
  20. 【請求項２０】 請求項１７記載の全光型半導体論理演
    算装置において、 第１の入力光と第２の入力光とゲート光の各強度は第２
    のしきい値Ｐ２未満であり、ゲート光の強度と第１の入
    力光又は第２の入力光との和は第２のしきい値Ｐ２を超
    えるように設定され、ゲート光を上記超格子半導体素子
    に入力しているときに、第１との第２の入力光を上記超
    格子半導体素子に対して入力したときに、ゲート付きＮ
    ＯＲ素子の演算結果を示す出力光を上記超格子半導体素
    子から出力することを特徴とする全光型半導体論理演算
    装置。
  21. 【請求項２１】 請求項１７記載の全光型半導体論理演
    算装置の論理演算方法であって、 第１の入力光と第２の入力光の各強度は第２のしきい値
    Ｐ２未満であり、上記第１の入力光の強度と第２の入力
    光の強度との和は第２のしきい値Ｐ２を超えるように設
    定され、第１との第２の入力光を上記超格子半導体素子
    に対して入力したときに、排他的論理和の演算結果を示
    す出力光を上記超格子半導体素子から出力することを特
    徴とする全光型半導体論理演算装置の論理演算方法。
  22. 【請求項２２】 請求項１７記載の全光型半導体論理演
    算装置の論理演算方法であって、 第１の入力光と、第２の入力光と、ゲート光とのうちの
    ２つの光の強度の和は第２のしきい値Ｐ２未満であり、
    第１の入力光と、第２の入力光と、ゲート光との３つの
    光の強度の和は第２のしきい値Ｐ２を超えるように設定
    され、ゲート光を上記超格子半導体素子に入力している
    ときに、第１との第２の入力光を上記超格子半導体素子
    に対して入力したときに、ゲート付きＮＡＮＤ素子の演
    算結果を示す出力光を上記超格子半導体素子から出力す
    ることを特徴とする全光型半導体論理演算装置の論理演
    算方法。
  23. 【請求項２３】 請求項１７記載の全光型半導体論理演
    算装置の論理演算方法であって、 第１の入力光と第２の入力光とゲート光の各強度は第２
    のしきい値Ｐ２未満であり、ゲート光の強度と第１の入
    力光又は第２の入力光との和は第２のしきい値Ｐ２を超
    えるように設定され、ゲート光を上記超格子半導体素子
    に入力しているときに、第１との第２の入力光を上記超
    格子半導体素子に対して入力したときに、ゲート付きＮ
    ＯＲ素子の演算結果を示す出力光を上記超格子半導体素
    子から出力することを特徴とする全光型半導体論理演算
    装置の論理演算方法。
JP10253296A 1996-04-24 1996-04-24 全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法 Expired - Lifetime JP2905739B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10253296A JP2905739B2 (ja) 1996-04-24 1996-04-24 全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法
US08/837,473 US6081470A (en) 1996-04-24 1997-04-18 All optics type semiconductor image storage apparatus, and all optics type semiconductor logical operation apparatus
EP97106435A EP0803914A3 (en) 1996-04-24 1997-04-18 Semiconductor image storage apparatus and semiconductor apparatus using logical operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10253296A JP2905739B2 (ja) 1996-04-24 1996-04-24 全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法

Publications (2)

Publication Number Publication Date
JPH09292640A true JPH09292640A (ja) 1997-11-11
JP2905739B2 JP2905739B2 (ja) 1999-06-14

Family

ID=14329913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10253296A Expired - Lifetime JP2905739B2 (ja) 1996-04-24 1996-04-24 全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法

Country Status (3)

Country Link
US (1) US6081470A (ja)
EP (1) EP0803914A3 (ja)
JP (1) JP2905739B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002049171A1 (en) 2000-12-15 2002-06-20 Stanford University Laser diode with nitrogen incorporating barrier
US6462865B1 (en) 2001-06-29 2002-10-08 Super Light Wave Corp. All-optical logic with wired-OR multi-mode-interference combiners and semiconductor-optical-amplifier inverters
US7241437B2 (en) * 2004-12-30 2007-07-10 3M Innovative Properties Company Zirconia particles
US7409131B2 (en) 2006-02-14 2008-08-05 Coveytech, Llc All-optical logic gates using nonlinear elements—claim set V
WO2012089739A2 (de) * 2010-12-28 2012-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Informationsspeicher, optischer informationsträger, vorrichtung zum speichern von informationen in informationsspeicher, verwendung eines informationsspeichers als passives display und sensoranordung
CN111146320A (zh) * 2018-11-02 2020-05-12 华为技术有限公司 硅基衬底、衬底基板及其制造方法、光电器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04110834A (ja) * 1990-08-31 1992-04-13 Nippon Telegr & Teleph Corp <Ntt> 光ゲートアレイ
JPH05297421A (ja) * 1992-04-15 1993-11-12 Mitsubishi Electric Corp 光非線形素子及びその使用方法
JPH0682868A (ja) * 1992-09-04 1994-03-25 Mitsubishi Electric Corp 光双安定素子を用いた光処理装置
JPH0743757A (ja) * 1993-07-29 1995-02-14 Olympus Optical Co Ltd 半導体量子井戸光学素子
JPH0743767A (ja) * 1993-07-30 1995-02-14 Mitsubishi Electric Corp 光スイッチング装置
JPH07253601A (ja) * 1994-03-16 1995-10-03 Olympus Optical Co Ltd 光変調器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222262A (ja) * 1985-03-28 1986-10-02 Toshiba Corp 半導体画像記憶装置
KR910008460B1 (ko) * 1986-12-25 1991-10-15 가부시키가이샤 도시바 정보처리장치
EP0483388B1 (de) * 1990-10-20 1993-08-18 Ibm Deutschland Gmbh Optischer Speicher mit wahlfreiem Zugriff

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04110834A (ja) * 1990-08-31 1992-04-13 Nippon Telegr & Teleph Corp <Ntt> 光ゲートアレイ
JPH05297421A (ja) * 1992-04-15 1993-11-12 Mitsubishi Electric Corp 光非線形素子及びその使用方法
JPH0682868A (ja) * 1992-09-04 1994-03-25 Mitsubishi Electric Corp 光双安定素子を用いた光処理装置
JPH0743757A (ja) * 1993-07-29 1995-02-14 Olympus Optical Co Ltd 半導体量子井戸光学素子
JPH0743767A (ja) * 1993-07-30 1995-02-14 Mitsubishi Electric Corp 光スイッチング装置
JPH07253601A (ja) * 1994-03-16 1995-10-03 Olympus Optical Co Ltd 光変調器

Also Published As

Publication number Publication date
JP2905739B2 (ja) 1999-06-14
EP0803914A3 (en) 1999-03-24
US6081470A (en) 2000-06-27
EP0803914A2 (en) 1997-10-29

Similar Documents

Publication Publication Date Title
Garmire Resonant optical nonlinearities in semiconductors
JP3866836B2 (ja) 非線形光学装置
US5909303A (en) Optical modulator and optical modulator array
US6856433B2 (en) Holographic recording medium and holographic recording/reproducing apparatus using the same
US5047822A (en) Electro-optic quantum well device
US7038827B2 (en) Variable semiconductor all-optical buffer using slow light based on electromagnetically induced transparency
US4597638A (en) Nonlinear optical apparatus
US4872744A (en) Single quantum well optical modulator
JP2698394B2 (ja) 非線形光学素子
US5175739A (en) Semiconductor optical device having a non-linear operational characteristic
US5561301A (en) Opto-semiconductor device with piezoelectric
US5307200A (en) Semiconductor optical device having an optical confinement structure
US5166766A (en) Thick transparent semiconductor substrate heterojunction acoustic charge transport multiple quantum well spatial light modulator
JPH09292640A (ja) 全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法
US4822992A (en) Wavelength conversion using self electrooptic effect devices
US6172793B1 (en) Apparatus for coherently controlling an optical transition
US5001522A (en) Optical semiconductor device
US5734174A (en) Photo hole burning memory
JP2757996B2 (ja) 空間光変調素子
Cunningham Recent developments and applications in electroabsorption semiconductor modulators
JPH0687107B2 (ja) 非線型光学素子用半導体
JP3358770B2 (ja) 光制御物質及び光制御方法
JP3751423B2 (ja) 半導体素子
US6768131B2 (en) Semiconductor device with gigantic photon-photon interactions
JP3138831B2 (ja) 半導体非線型光学装置