JPH09289493A - 光送信器 - Google Patents
光送信器Info
- Publication number
- JPH09289493A JPH09289493A JP8101229A JP10122996A JPH09289493A JP H09289493 A JPH09289493 A JP H09289493A JP 8101229 A JP8101229 A JP 8101229A JP 10122996 A JP10122996 A JP 10122996A JP H09289493 A JPH09289493 A JP H09289493A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- emitting element
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】発光素子の発光効率低下や電源投入、および断
時における回路のサージ電流発生に対して安定した最大
電流制限がかけることができる光送信器を提供する。 【解決手段】発光素子と、発光素子に駆動電流を供給す
る駆動回路と、発光素子に流れる電流をモニタするモニ
タ回路と、モニタ回路によりモニタされる発光素子に流
れる電流が該所定の電流最大値を越えない様、駆動回路
を帰還制御する帰還回路を有し、帰還回路は、発光素子
の発光の一部を電流に変換する受光素子と、受光素子に
より変換された電流を前記モニタ回路に流す第一のトラ
ンジスタを有する。
時における回路のサージ電流発生に対して安定した最大
電流制限がかけることができる光送信器を提供する。 【解決手段】発光素子と、発光素子に駆動電流を供給す
る駆動回路と、発光素子に流れる電流をモニタするモニ
タ回路と、モニタ回路によりモニタされる発光素子に流
れる電流が該所定の電流最大値を越えない様、駆動回路
を帰還制御する帰還回路を有し、帰還回路は、発光素子
の発光の一部を電流に変換する受光素子と、受光素子に
より変換された電流を前記モニタ回路に流す第一のトラ
ンジスタを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザダイオード
等の発光素子の温度変動による光出力変動を安定化する
ために発光素子駆動電流を制御するＡＰＣ（Automatic
Power Control)回路において、サージ電流に対応する回
路構成を有する光送信器に関する。
等の発光素子の温度変動による光出力変動を安定化する
ために発光素子駆動電流を制御するＡＰＣ（Automatic
Power Control)回路において、サージ電流に対応する回
路構成を有する光送信器に関する。
【０００２】
【従来の技術】上記ＡＰＣ（Automatic Power Control)
回路を有する光送信器の従来例を図１３に示す。図１３
においてＬＤは、レーザダイオード等の発光素子であ
り、駆動回路１により所定の大きさの閾値電流と入力信
号に対応する信号電流を有する駆動電流が発光素子ＬＤ
に流される。これにより、発光素子ＬＤは閾値電流を越
える信号電流相当分の光出力を発する。
回路を有する光送信器の従来例を図１３に示す。図１３
においてＬＤは、レーザダイオード等の発光素子であ
り、駆動回路１により所定の大きさの閾値電流と入力信
号に対応する信号電流を有する駆動電流が発光素子ＬＤ
に流される。これにより、発光素子ＬＤは閾値電流を越
える信号電流相当分の光出力を発する。
【０００３】一方、発光素子ＬＤからの発光出力は、そ
の一部が受光ダイオードＰＤに入力される。受光ダイオ
ードＰＤは、入力される発光出力を対応する電流に変換
し、その変換電流が抵抗Ｒ1 に流れる。したがって、受
光ダイオードＰＤのカソード側に対応する検出電圧ＶBP
が生じる。
の一部が受光ダイオードＰＤに入力される。受光ダイオ
ードＰＤは、入力される発光出力を対応する電流に変換
し、その変換電流が抵抗Ｒ1 に流れる。したがって、受
光ダイオードＰＤのカソード側に対応する検出電圧ＶBP
が生じる。
【０００４】この検出電圧は、圧縮増幅器ＡＭＰ1 によ
り基準電圧Ｖref との差分Ｖａに圧縮されて出力され
る。更に、電圧制限回路２により圧縮増幅器ＡＭＰ1 の
差分出力Ｖａに比例するＬＤ駆動回路１の制御電圧Ｖli
m を出力する。
り基準電圧Ｖref との差分Ｖａに圧縮されて出力され
る。更に、電圧制限回路２により圧縮増幅器ＡＭＰ1 の
差分出力Ｖａに比例するＬＤ駆動回路１の制御電圧Ｖli
m を出力する。
【０００５】ＬＤ駆動回路１は、制御電圧Ｖlim を電流
に変換して発光素子ＬＤの駆動電流とする。
に変換して発光素子ＬＤの駆動電流とする。
【０００６】上記のように、発光素子ＬＤの発光の一部
を受光ダイオードＰＤで受光し、その平均値を抵抗Ｒ1
で電圧ＶBPに変換している。増幅器ＡＭＰ1 は、上記電
圧ＶBPが基準電圧Ｖref と等しくなるように差分Ｖａを
制御し、この結果光出力を一定に保つように帰還制御さ
れる。
を受光ダイオードＰＤで受光し、その平均値を抵抗Ｒ1
で電圧ＶBPに変換している。増幅器ＡＭＰ1 は、上記電
圧ＶBPが基準電圧Ｖref と等しくなるように差分Ｖａを
制御し、この結果光出力を一定に保つように帰還制御さ
れる。
【０００７】ここで、発光素子ＬＤは、温度変動や経年
劣化により発光効率が低下することがある。このとき、
ＡＰＣ回路は発光素子ＬＤの駆動電流を増加させ、光出
力を安定させるように動作するが、発光効率の低下が更
に進行した場合、発光素子ＬＤ駆動回路１に定格を超え
た駆動電流が流れてしまうことがある。
劣化により発光効率が低下することがある。このとき、
ＡＰＣ回路は発光素子ＬＤの駆動電流を増加させ、光出
力を安定させるように動作するが、発光効率の低下が更
に進行した場合、発光素子ＬＤ駆動回路１に定格を超え
た駆動電流が流れてしまうことがある。
【０００８】また、電源投入、および電源断時におい
て、回路にサージ電流が発生した場合にも、ＬＤ駆動回
路１や発光素子ＬＤに定格を超えた発光素子駆動電流が
流れてしまうことがある。
て、回路にサージ電流が発生した場合にも、ＬＤ駆動回
路１や発光素子ＬＤに定格を超えた発光素子駆動電流が
流れてしまうことがある。
【０００９】したがって、発光素子駆動電流の最大値を
規定し、ＬＤ駆動回路１の保護、及び発光素子ＬＤの保
護を行う必要がある。電圧制限回路２は、制御電圧Ｖli
m の最大値を制限し、発光素子駆動電流の最大値を制限
するものである。
規定し、ＬＤ駆動回路１の保護、及び発光素子ＬＤの保
護を行う必要がある。電圧制限回路２は、制御電圧Ｖli
m の最大値を制限し、発光素子駆動電流の最大値を制限
するものである。
【００１０】
【発明が解決しようとする課題】上記のように、図１３
に示す従来の回路構成において、電圧制限回路２は、発
光素子ＬＤの発光効率低下や電圧制限回路２より前段に
発生源を有するサージ電流に対する保護としては有効で
あるが、電圧制限回路２より後段に発生源を有するサー
ジ電流に対しては保護することができない。
に示す従来の回路構成において、電圧制限回路２は、発
光素子ＬＤの発光効率低下や電圧制限回路２より前段に
発生源を有するサージ電流に対する保護としては有効で
あるが、電圧制限回路２より後段に発生源を有するサー
ジ電流に対しては保護することができない。
【００１１】したがって、本発明の目的は、上記の従来
技術の問題点であった電圧制限回路２より後段の回路を
発生源とするサージ電流に対して制限をかけることがで
きる光送信器を提供することにある。
技術の問題点であった電圧制限回路２より後段の回路を
発生源とするサージ電流に対して制限をかけることがで
きる光送信器を提供することにある。
【００１２】更に、本発明は、発光素子の発光効率低下
や電源投入、および断時における回路のサージ電流発生
に対して安定した最大電流制限がかけることができる光
送信器を提供することにある。
や電源投入、および断時における回路のサージ電流発生
に対して安定した最大電流制限がかけることができる光
送信器を提供することにある。
【００１３】
【課題を解決するための手段】上記の本発明の課題を達
成する、請求項１に記載の本発明の光送信器は、発光素
子と、該発光素子に駆動電流を供給する駆動回路と、該
発光素子に流れる電流をモニタするモニタ回路と、該モ
ニタ回路によりモニタされる該発光素子に流れる電流が
該所定の電流最大値を越えない様、該駆動回路を帰還制
御する帰還回路を有して構成される。
成する、請求項１に記載の本発明の光送信器は、発光素
子と、該発光素子に駆動電流を供給する駆動回路と、該
発光素子に流れる電流をモニタするモニタ回路と、該モ
ニタ回路によりモニタされる該発光素子に流れる電流が
該所定の電流最大値を越えない様、該駆動回路を帰還制
御する帰還回路を有して構成される。
【００１４】更に請求項２に記載の光送信器は、請求項
１に記載の光送信器において、前記帰還回路は、前記発
光素子の発光の一部を電流に変換する受光素子と、該受
光素子により変換された電流を前記モニタ回路に流す第
一のトランジスタを有する。
１に記載の光送信器において、前記帰還回路は、前記発
光素子の発光の一部を電流に変換する受光素子と、該受
光素子により変換された電流を前記モニタ回路に流す第
一のトランジスタを有する。
【００１５】また、請求項３に記載の光送信器は、請求
項２に記載の光送信器において、前記駆動回路は、電流
源トランジスタを有し、前記モニタ回路は、前記第一の
トランジスタに直列に接続され、前記発光素子に流れる
電流に比例する、前記受光素子により変換された電流が
流れる電流検出抵抗を有し、該電流検出抵抗に生じる電
圧降下が所定以上になる時、該電流源トランジスタを飽
和又はしゃ断して該発光素子に流れる電流を制限する。
項２に記載の光送信器において、前記駆動回路は、電流
源トランジスタを有し、前記モニタ回路は、前記第一の
トランジスタに直列に接続され、前記発光素子に流れる
電流に比例する、前記受光素子により変換された電流が
流れる電流検出抵抗を有し、該電流検出抵抗に生じる電
圧降下が所定以上になる時、該電流源トランジスタを飽
和又はしゃ断して該発光素子に流れる電流を制限する。
【００１６】更にまた、請求項４に記載の光送信器は、
請求項３に記載の光送信器において、前記抵抗をＦＥＴ
により構成したことを特徴とする。
請求項３に記載の光送信器において、前記抵抗をＦＥＴ
により構成したことを特徴とする。
【００１７】更に、請求項５に記載の光送信器は、請求
項４に記載の光送信器において、更に前記ＦＥＴの温度
及び電圧変動特性に対し、補償する変動補償回路を有す
る。
項４に記載の光送信器において、更に前記ＦＥＴの温度
及び電圧変動特性に対し、補償する変動補償回路を有す
る。
【００１８】また、請求項６に記載の光送信器は、請求
項３に記載の光送信器において、前記電流源トランジス
タは、カレントミラー回路を構成し、前記発光素子に直
列接続される第２のトランジスタと前記第１のトランジ
スタに直列接続される第３のトランジスタを有し、前記
電流検出抵抗が該第１のトランジスタと該第３のトラン
ジスタに直列接続され、該電流検出抵抗に生じる電圧降
下が所定値以下となる時、該第３のトランジスタを飽和
又はしゃ断する様に構成される。
項３に記載の光送信器において、前記電流源トランジス
タは、カレントミラー回路を構成し、前記発光素子に直
列接続される第２のトランジスタと前記第１のトランジ
スタに直列接続される第３のトランジスタを有し、前記
電流検出抵抗が該第１のトランジスタと該第３のトラン
ジスタに直列接続され、該電流検出抵抗に生じる電圧降
下が所定値以下となる時、該第３のトランジスタを飽和
又はしゃ断する様に構成される。
【００１９】更にまた、請求項７に記載の光送信器は、
請求項３記載の光送信器において、前記電流源トランジ
スタは、カレントミラー回路を構成し、前記発光素子に
直列接続される第２のトランジスタと前記第１のトラン
ジスタに直列接続される第３のトランジスタを有し、前
記電流検出抵抗が該第２のトランジスタに直列接続さ
れ、該電流検出抵抗に生じる電圧降下が所定値以下とな
る時、該第２のトランジスタを飽和又はしゃ断する様に
構成される。
請求項３記載の光送信器において、前記電流源トランジ
スタは、カレントミラー回路を構成し、前記発光素子に
直列接続される第２のトランジスタと前記第１のトラン
ジスタに直列接続される第３のトランジスタを有し、前
記電流検出抵抗が該第２のトランジスタに直列接続さ
れ、該電流検出抵抗に生じる電圧降下が所定値以下とな
る時、該第２のトランジスタを飽和又はしゃ断する様に
構成される。
【００２０】また、請求項８に記載の光送信器は、請求
項６に記載の光送信器において、前記電流検出抵抗が前
記第１のトランジスタと前記第３のトランジスタの間に
直列接続されていることを特徴とする。
項６に記載の光送信器において、前記電流検出抵抗が前
記第１のトランジスタと前記第３のトランジスタの間に
直列接続されていることを特徴とする。
【００２１】更に、請求項９に記載の光送信器は、請求
項６に記載の光送信器において、前記第１のトランジス
タが前記電流検出抵抗と前記第３のトランジスタの間に
直列接続されていることを特徴とする。
項６に記載の光送信器において、前記第１のトランジス
タが前記電流検出抵抗と前記第３のトランジスタの間に
直列接続されていることを特徴とする。
【００２２】更にまた、請求項１０に記載の光送信器
は、請求項６に記載の光送信器において、前記第３のト
ランジスタが前記第１のトランジスタと前記電流検出抵
抗の間に直列接続される。
は、請求項６に記載の光送信器において、前記第３のト
ランジスタが前記第１のトランジスタと前記電流検出抵
抗の間に直列接続される。
【００２３】さらに、請求項１１に記載の光送信器は、
請求項２乃至１０に記載の光送信器において、更に前記
電流検出抵抗に生じる電圧降下が所定以上の時、アラー
ム信号を出力する過電流アラーム回路を備えたことを特
徴とする。
請求項２乃至１０に記載の光送信器において、更に前記
電流検出抵抗に生じる電圧降下が所定以上の時、アラー
ム信号を出力する過電流アラーム回路を備えたことを特
徴とする。
【００２４】
【発明の実施の形態】以下本発明の実施の形態を図面を
参照しながら説明する。尚、図において同一または類似
のものには同一の参照番号または参照記号を付して説明
する。
参照しながら説明する。尚、図において同一または類似
のものには同一の参照番号または参照記号を付して説明
する。
【００２５】図１は、本発明の基本概念構成を説明する
図である。図に示されるように、本発明回路は、レーザ
ダイオード等の発光素子ＬＤの駆動電流をモニタする駆
動電流モニタ回路３を設けている。更に、この駆動電流
モニタ回路３のモニタ情報に基づき、発光素子ＬＤの駆
動電流を制限するように、ＬＤ駆動回路１を制御する制
御回路４を有している。
図である。図に示されるように、本発明回路は、レーザ
ダイオード等の発光素子ＬＤの駆動電流をモニタする駆
動電流モニタ回路３を設けている。更に、この駆動電流
モニタ回路３のモニタ情報に基づき、発光素子ＬＤの駆
動電流を制限するように、ＬＤ駆動回路１を制御する制
御回路４を有している。
【００２６】ここで図１において、制御電圧Ｖａは、Ｌ
Ｄ駆動回路１の制御電圧であり、ＬＤ駆動回路１は、制
御電圧Ｖａに比例する大きさの駆動電流を発光素子に流
し、発光させる。発光素子ＬＤから出力される光の一部
を受光ダイオードＰＤで受光し、その平均値を抵抗Ｒ1
で電圧ＶBPに変換する。圧縮増幅器ＡＭＰ1 は上記電圧
ＶBPが基準電圧Ｖref と等しくなるように制御電圧Ｖａ
を出力し、発光素子ＬＤの光出力を一定に保っている。
Ｄ駆動回路１の制御電圧であり、ＬＤ駆動回路１は、制
御電圧Ｖａに比例する大きさの駆動電流を発光素子に流
し、発光させる。発光素子ＬＤから出力される光の一部
を受光ダイオードＰＤで受光し、その平均値を抵抗Ｒ1
で電圧ＶBPに変換する。圧縮増幅器ＡＭＰ1 は上記電圧
ＶBPが基準電圧Ｖref と等しくなるように制御電圧Ｖａ
を出力し、発光素子ＬＤの光出力を一定に保っている。
【００２７】制御回路４は、発光素子ＬＤの駆動電流を
モニタし、設定電流以上の駆動電流が流れないようにＬ
Ｄ駆動回路１を制御する。
モニタし、設定電流以上の駆動電流が流れないようにＬ
Ｄ駆動回路１を制御する。
【００２８】このような構成により本発明においては、
駆動電流をモニタし、ＬＤ駆動回路１を帰還制御するこ
とにより、発光素子の発光効率低下や電源投入、および
断時における回路のサージ電流発生に対して安定した最
大電流制限がかけられる。
駆動電流をモニタし、ＬＤ駆動回路１を帰還制御するこ
とにより、発光素子の発光効率低下や電源投入、および
断時における回路のサージ電流発生に対して安定した最
大電流制限がかけられる。
【００２９】図２は、上記図１の本発明の概念構成に対
応する第１の実施の形態である。図２において、トラン
ジスタＱ2 、Ｑ3 はカレントミラー回路を構成し、トラ
ンジスタＱ2 に流れる電流に比例する電流がトランジス
タＱ3 に流れる。
応する第１の実施の形態である。図２において、トラン
ジスタＱ2 、Ｑ3 はカレントミラー回路を構成し、トラ
ンジスタＱ2 に流れる電流に比例する電流がトランジス
タＱ3 に流れる。
【００３０】発光素子ＬＤにサージ電流が流れる時、ト
ランジスタＱ3 にも同じサージ電流が流れる。この時、
トランジスタＱ3 とミラー回路を構成するトランジスタ
Ｑ2にも比例する大きさの電流が流れる。
ランジスタＱ3 にも同じサージ電流が流れる。この時、
トランジスタＱ3 とミラー回路を構成するトランジスタ
Ｑ2にも比例する大きさの電流が流れる。
【００３１】したがって、発光素子ＬＤにサージ電流が
流れる状態において、トランジスタＱ2 に流れる電流を
制限することにより発光素子ＬＤ及びトランジスタＱ3
に流れる電流を制限することができる。
流れる状態において、トランジスタＱ2 に流れる電流を
制限することにより発光素子ＬＤ及びトランジスタＱ3
に流れる電流を制限することができる。
【００３２】即ち、図２において、増幅器ＡＭＰ２、抵
抗Ｒ２及びトランジスタＱ１により電圧電流変換回路が
構成される。この電圧電流変換回路は、入力電圧Ｖa に
より制御された電流Ｉa を出力する。
抗Ｒ２及びトランジスタＱ１により電圧電流変換回路が
構成される。この電圧電流変換回路は、入力電圧Ｖa に
より制御された電流Ｉa を出力する。
【００３３】トランジスタＱ2 、及びトランジスタＱ3
より構成されるカレントミラー回路は電流Ｉa がｎ倍さ
れた電流ＩLDを発光素子ＬＤに流し、発光させる。発光
素子ＬＤから出力される光の一部を受光ダイオードＰＤ
で受光し、その平均値を抵抗Ｒ１で電圧ＶBPに変換して
いる。
より構成されるカレントミラー回路は電流Ｉa がｎ倍さ
れた電流ＩLDを発光素子ＬＤに流し、発光させる。発光
素子ＬＤから出力される光の一部を受光ダイオードＰＤ
で受光し、その平均値を抵抗Ｒ１で電圧ＶBPに変換して
いる。
【００３４】増幅器ＡＭＰ１は上記電圧ＶBPが基準電圧
Ｖref と等しくなるように電圧Ｖaを制御し、光出力を
一定に保っている。ここで発光素子ＬＤの劣化・電源投
入などにより電流Ｉa が増加した場合、電流制限抵抗Ｒ
lim に生じる電圧降下が大きくなる。
Ｖref と等しくなるように電圧Ｖaを制御し、光出力を
一定に保っている。ここで発光素子ＬＤの劣化・電源投
入などにより電流Ｉa が増加した場合、電流制限抵抗Ｒ
lim に生じる電圧降下が大きくなる。
【００３５】即ち、電流制限抵抗Ｒlim が言わば、図１
の基本構成図における発光素子ＬＤに流れる電流のモニ
タ回路と等価の機能を有すると考えることができる。
の基本構成図における発光素子ＬＤに流れる電流のモニ
タ回路と等価の機能を有すると考えることができる。
【００３６】したがって、検出される電流Ｉa の増加分
だけ電圧降下Ｖlim が増大し、電流Ｉa が増加した場
合、下記式（１）で規定される制限電流値Ｉalimに達し
た時、トランジスタＱ2 が飽和し、電流Ｉa の増加が抑
えられる。
だけ電圧降下Ｖlim が増大し、電流Ｉa が増加した場
合、下記式（１）で規定される制限電流値Ｉalimに達し
た時、トランジスタＱ2 が飽和し、電流Ｉa の増加が抑
えられる。
【００３７】 Ｉalim＝（ＶEE−ＶBEQ2）／（Ｒ2 ＋Ｒlim) ・・・・（１） カレントミラー回路により、Ｉa をミラーしている受光
素子電流ＩLDも、制限値ＩLDlim ＝ｎ×Ｉalimにより最
大電流が規定される。図３は、この様子を示すグラフで
あり、電圧降下Ｖlim が所定値（ＶEE−ＶBEQ2）以上に
なるとＩLDは、制限値ＩLDlim に飽和する様子が示され
る。
素子電流ＩLDも、制限値ＩLDlim ＝ｎ×Ｉalimにより最
大電流が規定される。図３は、この様子を示すグラフで
あり、電圧降下Ｖlim が所定値（ＶEE−ＶBEQ2）以上に
なるとＩLDは、制限値ＩLDlim に飽和する様子が示され
る。
【００３８】尚、上記図２の回路において電流制限抵抗
はＦＥＴを使用し、そのソース・ドレイン間インピーダ
ンスを用いて構成することが可能である。図４は、第２
の実施の形態であり、図２の実施の形態に対し、ＦＥＴ
変動補償回路５を有している。増幅器ＡＭＰ２、抵抗Ｒ
2 、及びトランジスタＱ1 により構成される電圧電流変
換回路は入力電圧Ｖa により制御された電流Ｉa を出力
する。
はＦＥＴを使用し、そのソース・ドレイン間インピーダ
ンスを用いて構成することが可能である。図４は、第２
の実施の形態であり、図２の実施の形態に対し、ＦＥＴ
変動補償回路５を有している。増幅器ＡＭＰ２、抵抗Ｒ
2 、及びトランジスタＱ1 により構成される電圧電流変
換回路は入力電圧Ｖa により制御された電流Ｉa を出力
する。
【００３９】トランジスタＱ2 、及びトランジスタＱ3
により構成されるカレントミラー回路はＩa がｎ倍され
た電流ＩLDを発光素子ＬＤに流し、発光させる。発光素
子ＬＤから出力される光の一部を受光素子ＰＤで受光
し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換している。
により構成されるカレントミラー回路はＩa がｎ倍され
た電流ＩLDを発光素子ＬＤに流し、発光させる。発光素
子ＬＤから出力される光の一部を受光素子ＰＤで受光
し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換している。
【００４０】増幅器ＡＭＰ１は、上記ＶBPが基準電圧Ｖ
ref と等しくなるようにＶa を制御し光出力を一定に保
っている。
ref と等しくなるようにＶa を制御し光出力を一定に保
っている。
【００４１】本実施例において、発光素子ＬＤの劣化・
電源投入などによりＩa が増加した場合、図２の電流制
限抵抗Ｒlim に相当するＦＥＴＱlim がこれを検出し、
式（２）で規定される制限値Ｉalimに達した時、トラン
ジスタＱ2 が飽和し、 電流Ｉa の増加が抑えられる。こ
こでトランジスタＱ２をしゃ断するようにしても同様で
ある。
電源投入などによりＩa が増加した場合、図２の電流制
限抵抗Ｒlim に相当するＦＥＴＱlim がこれを検出し、
式（２）で規定される制限値Ｉalimに達した時、トラン
ジスタＱ2 が飽和し、 電流Ｉa の増加が抑えられる。こ
こでトランジスタＱ２をしゃ断するようにしても同様で
ある。
【００４２】 Ｉalim＝ＩDSS （１−ＶGS／Ｖp)2 ＝ＩDSS ｛１−（Ｖcnt-ＶEE＋ＶBEQ2) ／Ｖp ｝2 ・・・（２） ここで、Ｖcnt は、ＦＥＴ変動補償回路５からの制御電
圧であり、ＩDSS は制御電圧Ｖcnt が、０の時の電流で
ある。この様子は、図５に示されるごとくである。した
がって、カレントミラー回路により、Ｉa をミラーして
いる発光素子ＬＤの電流ＩLDも制限値ＩLDlim ＝ｎ×Ｉ
alimにより最大電流が規定される。
圧であり、ＩDSS は制御電圧Ｖcnt が、０の時の電流で
ある。この様子は、図５に示されるごとくである。した
がって、カレントミラー回路により、Ｉa をミラーして
いる発光素子ＬＤの電流ＩLDも制限値ＩLDlim ＝ｎ×Ｉ
alimにより最大電流が規定される。
【００４３】更に、この実施の形態ではＩalimが、ＦＥ
Ｔ変動補償回路５からの制御電圧Ｖcnt により制御可能
である。したがって、ＦＥＴ変動補償回路５をＦＥＴＱ
limの静特性の温度・バラツキ変動に対して、これを補
償すべく、サーミスタ、ダイオード、可変抵抗等を用い
た補償回路とすることが可能である。かかる点におい
て、図２の実施の形態に対して有利である。
Ｔ変動補償回路５からの制御電圧Ｖcnt により制御可能
である。したがって、ＦＥＴ変動補償回路５をＦＥＴＱ
limの静特性の温度・バラツキ変動に対して、これを補
償すべく、サーミスタ、ダイオード、可変抵抗等を用い
た補償回路とすることが可能である。かかる点におい
て、図２の実施の形態に対して有利である。
【００４４】図６は、更に第３の実施の形態である。図
６において、増幅器ＡＭＰ２、電流制限抵抗Ｒlim 、及
びトランジスタＱ1 より構成される電圧電流変換回路は
入力電圧Ｖa により制御された電流Ｉa を出力する。
６において、増幅器ＡＭＰ２、電流制限抵抗Ｒlim 、及
びトランジスタＱ1 より構成される電圧電流変換回路は
入力電圧Ｖa により制御された電流Ｉa を出力する。
【００４５】トランジスタＱ2 、及びトランジスタＱ3
より構成されるカレントミラー回路はＩa がｎ倍された
電流ＩLDを発光素子ＬＤに流し発光させる。発光素子Ｌ
Ｄから出力される増幅器ＡＭＰ１から出力される光の一
部を受光ダイオードＰＤで受光し、その平均値を抵抗Ｒ
1 で電圧ＶBPに変換している。
より構成されるカレントミラー回路はＩa がｎ倍された
電流ＩLDを発光素子ＬＤに流し発光させる。発光素子Ｌ
Ｄから出力される増幅器ＡＭＰ１から出力される光の一
部を受光ダイオードＰＤで受光し、その平均値を抵抗Ｒ
1 で電圧ＶBPに変換している。
【００４６】増幅器ＡＭＰ１は上記ＶBPが基準電圧Ｖre
f と等しくなるようにＶa を制御し光出力を一定に保っ
ている。本実施例において、発光素子ＬＤの劣化・電源
投入などによりＩa が増加した場合、抵抗Ｒlim がこれ
を検出し、電圧降下Ｖlim が増大する。
f と等しくなるようにＶa を制御し光出力を一定に保っ
ている。本実施例において、発光素子ＬＤの劣化・電源
投入などによりＩa が増加した場合、抵抗Ｒlim がこれ
を検出し、電圧降下Ｖlim が増大する。
【００４７】さらに電流Ｉa が増加し、式（３）で規定
される制限値Ｉalimに達した時、トランジスタＱlim が
オン状態となる。 トランジスタＱlim がオン状態となる
ことにより電圧Ｖa が強制的にＨｉｇｈ側に上昇し、Ｉ
a は制限値Ｉalimに抑えられる。
される制限値Ｉalimに達した時、トランジスタＱlim が
オン状態となる。 トランジスタＱlim がオン状態となる
ことにより電圧Ｖa が強制的にＨｉｇｈ側に上昇し、Ｉ
a は制限値Ｉalimに抑えられる。
【００４８】Ｉalim＝ＶBEQlim／Ｒlim ・・・・（３） したがって、 カレントミラー回路により、Ｉa をミラー
しているＩLDも制限値ＩLDlim ＝ｎ×Ｉalimにより最大
電流が規定される。この最大電流の規定の様子は、図３
に示す特性と同様である。
しているＩLDも制限値ＩLDlim ＝ｎ×Ｉalimにより最大
電流が規定される。この最大電流の規定の様子は、図３
に示す特性と同様である。
【００４９】さらに、本実施例においては、図に破線で
囲まれた回路により過電流アラーム機能を持たせること
も可能である。即ち、電圧降下Ｖlim によりトランジス
タＱ4 がオン、Ｖb が強制的にＨｉｇｈ側に持ち上げら
れる。
囲まれた回路により過電流アラーム機能を持たせること
も可能である。即ち、電圧降下Ｖlim によりトランジス
タＱ4 がオン、Ｖb が強制的にＨｉｇｈ側に持ち上げら
れる。
【００５０】Ｖb の変動は閾値Ｖth、及び比較器ＣＭＰ
１より構成される過電流アラーム回路により検出され、
閾値Ｖthを越える時、過電流アラームＶALM を発出させ
る。本実施の形態ではトランジスタＱ1 〜Ｑ2 間に検出
抵抗を挿入しないため低電圧電源による対応が可能な
点、及び過電流アラーム機能を持たせることが出来る点
で図２、図４の第１、第２の実施の形態に対して有利で
ある。
１より構成される過電流アラーム回路により検出され、
閾値Ｖthを越える時、過電流アラームＶALM を発出させ
る。本実施の形態ではトランジスタＱ1 〜Ｑ2 間に検出
抵抗を挿入しないため低電圧電源による対応が可能な
点、及び過電流アラーム機能を持たせることが出来る点
で図２、図４の第１、第２の実施の形態に対して有利で
ある。
【００５１】図７は、更に第４の実施の形態である。図
７において、増幅器ＡＭＰ２、抵抗Ｒ2 及びトランジス
タＱ1 より構成される電圧電流変換回路は入力電圧Ｖa
により制御された電流Ｉa を出力する。
７において、増幅器ＡＭＰ２、抵抗Ｒ2 及びトランジス
タＱ1 より構成される電圧電流変換回路は入力電圧Ｖa
により制御された電流Ｉa を出力する。
【００５２】トランジスタＱ2 、及びトランジスタＱ3
により構成されるカレントミラー回路は電流Ｉa がｎ倍
された電流ＩLDを発光素子ＬＤに流し、発光させる。発
光素子ＬＤから出力される光の一部を受光ダイオードＰ
Ｄで受光し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換し
ている。
により構成されるカレントミラー回路は電流Ｉa がｎ倍
された電流ＩLDを発光素子ＬＤに流し、発光させる。発
光素子ＬＤから出力される光の一部を受光ダイオードＰ
Ｄで受光し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換し
ている。
【００５３】増幅器ＡＭＰ１は、上記ＶBPが基準電圧Ｖ
ref と等しくなるようにＶa を制御し光出力を一定に保
っている。本実施例において、発光素子ＬＤの劣化・電
源投入などによりＩa が増加した場合、抵抗Ｒlim がこ
れを検出し、 電圧降下Ｖlimが増大する。
ref と等しくなるようにＶa を制御し光出力を一定に保
っている。本実施例において、発光素子ＬＤの劣化・電
源投入などによりＩa が増加した場合、抵抗Ｒlim がこ
れを検出し、 電圧降下Ｖlimが増大する。
【００５４】さらに、 Ｉa が増加し、式（４）で規定さ
れる制限値Ｉalimに達した時、 トランジスＱlim がオン
となる。トランジスタＱlim がオンとなることにより、
電流Ｉa を吸い込み、トランジスタＱ2 に流れる電流分
が制限値に抑えられる。
れる制限値Ｉalimに達した時、 トランジスＱlim がオン
となる。トランジスタＱlim がオンとなることにより、
電流Ｉa を吸い込み、トランジスタＱ2 に流れる電流分
が制限値に抑えられる。
【００５５】 Ｉalim＝ＶBEQlim／Ｒlim ・・・・（４） カレントミラー回路により、トランジスタＱ2 に流れる
電流をミラーしているＩLDも制限値ＩLDlim ＝ｎ×Ｉal
imにより最大電流が規定される。
電流をミラーしているＩLDも制限値ＩLDlim ＝ｎ×Ｉal
imにより最大電流が規定される。
【００５６】さらに、本実施の形態においては、以下に
示す過電流アラーム機能を持たせることも可能である。
尚、最大電流の特性は、図３に示すものと同様である。
示す過電流アラーム機能を持たせることも可能である。
尚、最大電流の特性は、図３に示すものと同様である。
【００５７】即ち、電圧降下Ｖlim によりトランジスタ
Ｑ4 がオンし、Ｖb が強制的にＬｏｗ側に引き下げられ
る。Ｖb の変動は閾値Ｖth、及び比較器ＣＭＰ１より構
成される過電流アラーム回路により検出される。、過電
流アラーム回路は、Ｖb の変動は閾値Ｖthを越えると
き、過電流アラームＶALM を発出させる本実施の形態で
は、図６の第３の実施の形態と同様にトランジスタＱ1
とＱ2の間に検出抵抗を挿入しないため低電源電圧設計
に対応可能な点、及び過電流アラーム機能を持たせるこ
との出来る点で上記の第１、第２の実施の形態に対して
有利である。
Ｑ4 がオンし、Ｖb が強制的にＬｏｗ側に引き下げられ
る。Ｖb の変動は閾値Ｖth、及び比較器ＣＭＰ１より構
成される過電流アラーム回路により検出される。、過電
流アラーム回路は、Ｖb の変動は閾値Ｖthを越えると
き、過電流アラームＶALM を発出させる本実施の形態で
は、図６の第３の実施の形態と同様にトランジスタＱ1
とＱ2の間に検出抵抗を挿入しないため低電源電圧設計
に対応可能な点、及び過電流アラーム機能を持たせるこ
との出来る点で上記の第１、第２の実施の形態に対して
有利である。
【００５８】図８は、本発明の第５の実施の形態であ
る。増幅器ＡＭＰ２、抵抗Ｒ2 及びトランジスタＱ1 よ
り構成される電圧電流変換回路は入力電圧Ｖa により制
御された電流Ｉa を出力する。
る。増幅器ＡＭＰ２、抵抗Ｒ2 及びトランジスタＱ1 よ
り構成される電圧電流変換回路は入力電圧Ｖa により制
御された電流Ｉa を出力する。
【００５９】トランジスタＱ2 、及びトランジスタＱ3
により構成されるカレントミラー回路は電流Ｉa がｎ倍
された電流ＩLDを発光素子ＬＤに流し、発光させる。発
光素子ＬＤから出力される光の一部を受光ダイオードＰ
Ｄで受光し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換し
ている。増幅器ＡＭＰ１は、上記ＶBPが基準電圧Ｖref
と等しくなるようにＶa を制御し光出力を一定に保って
いる。
により構成されるカレントミラー回路は電流Ｉa がｎ倍
された電流ＩLDを発光素子ＬＤに流し、発光させる。発
光素子ＬＤから出力される光の一部を受光ダイオードＰ
Ｄで受光し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換し
ている。増幅器ＡＭＰ１は、上記ＶBPが基準電圧Ｖref
と等しくなるようにＶa を制御し光出力を一定に保って
いる。
【００６０】本実施例において、発光素子ＬＤの劣化・
電源投入などによりＩa が増加した場合、抵抗Ｒlim が
これを検出し、 電圧降下Ｖlim が増大する。
電源投入などによりＩa が増加した場合、抵抗Ｒlim が
これを検出し、 電圧降下Ｖlim が増大する。
【００６１】さらにＩLDが増加し、式（５）で規定され
る制限値ＩLDlim に達した時、トランジスタＱlim がオ
ンする。トランジスタＱlim がオンすることによりトラ
ンジスタＱlim が電流Ｉa を吸い込み、トランジスタＱ
3 に流れる電流ＩLDが制限値ＩLDlim に抑えられる。
る制限値ＩLDlim に達した時、トランジスタＱlim がオ
ンする。トランジスタＱlim がオンすることによりトラ
ンジスタＱlim が電流Ｉa を吸い込み、トランジスタＱ
3 に流れる電流ＩLDが制限値ＩLDlim に抑えられる。
【００６２】 ＩLDlim ＝ＶBEQlim／Ｒlim ・・・・（５） さらに、本実施例においては以下に示す過電流アラーム
機能を持たせることも可能である。電圧降下Ｖlim によ
りトランジスタＱ4 がオンし、Ｖb が強制的にＬＯＷ側
に引き下げられる。
機能を持たせることも可能である。電圧降下Ｖlim によ
りトランジスタＱ4 がオンし、Ｖb が強制的にＬＯＷ側
に引き下げられる。
【００６３】Ｖｂの変動は閾値Ｖth、及び比較費ＣＭＰ
１より構成される過電流アラーム回路により検出され、
過電流アラームを発出させる。本実施の形態はトランジ
スタＱ1 、Ｑ2 間に検出抵抗を挿入しないため低電源電
圧設計に対応可能な点、及び過電流アラーム機能を持た
せることの出来る点で先の第１、第２の実施の形態と同
様に有利である。
１より構成される過電流アラーム回路により検出され、
過電流アラームを発出させる。本実施の形態はトランジ
スタＱ1 、Ｑ2 間に検出抵抗を挿入しないため低電源電
圧設計に対応可能な点、及び過電流アラーム機能を持た
せることの出来る点で先の第１、第２の実施の形態と同
様に有利である。
【００６４】図９は、更に第６の実施の形態であり、図
６の第３の実施の形態を拡張したものである。本実施例
においても増幅器ＡＭＰ２、抵抗Ｒlim 、基準電圧Ｖre
f2、及びトランジスタＱ1 より構成される電圧電流変換
回路は入力電圧Ｖa により制御された電流Ｉa を出力す
る。
６の第３の実施の形態を拡張したものである。本実施例
においても増幅器ＡＭＰ２、抵抗Ｒlim 、基準電圧Ｖre
f2、及びトランジスタＱ1 より構成される電圧電流変換
回路は入力電圧Ｖa により制御された電流Ｉa を出力す
る。
【００６５】トランジスタＱ2 、及びトランジスタＱ3
により構成されるカレントミラー回路は電流Ｉa がｎ倍
された電流ＩLDを発光素子ＬＤに流し、発光させる。発
光素子ＬＤから出力される光の一部を受光ダイオードＰ
Ｄで受光し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換し
ている。増幅器ＡＭＰ１は、上記ＶBPが基準電圧Ｖref
と等しくなるようにＶa を制御し光出力を一定に保って
いる。
により構成されるカレントミラー回路は電流Ｉa がｎ倍
された電流ＩLDを発光素子ＬＤに流し、発光させる。発
光素子ＬＤから出力される光の一部を受光ダイオードＰ
Ｄで受光し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換し
ている。増幅器ＡＭＰ１は、上記ＶBPが基準電圧Ｖref
と等しくなるようにＶa を制御し光出力を一定に保って
いる。
【００６６】本実施例において、発光素子ＬＤの劣化・
電源投入などによりＩa が増加した場合、抵抗Ｒlim が
これを検出し、電圧降下Ｖlim が増大する。
電源投入などによりＩa が増加した場合、抵抗Ｒlim が
これを検出し、電圧降下Ｖlim が増大する。
【００６７】更に電流Ｉa が増加し、式（６）で規定さ
れる制限値Ｉalimに達した時、トランジスタＱlim がオ
ンする。更にトランジスタＱlim がオンすることによ
り、Ｖa ＝Ｈｉｇｈとなり、したがってＶc ＝Ｌｏｗと
なりＩa は制限値に抑えられる。
れる制限値Ｉalimに達した時、トランジスタＱlim がオ
ンする。更にトランジスタＱlim がオンすることによ
り、Ｖa ＝Ｈｉｇｈとなり、したがってＶc ＝Ｌｏｗと
なりＩa は制限値に抑えられる。
【００６８】 Ｉalim＝ＶBEQlim／Ｒlim ・・・・（６） カレントミラー回路により、トランジスタＱ2 に流れる
電流をミラーしているＩLDも制限値ＩLDlim ＝ｎ×Ｉal
imにより最大電流が規定される。
電流をミラーしているＩLDも制限値ＩLDlim ＝ｎ×Ｉal
imにより最大電流が規定される。
【００６９】さらに、本実施例においては、以下に示す
過電流アラーム機能を持たせることも可能である。即
ち、電圧降下Ｖlim によりトランジスタＱ4 オンし、Ｖ
b が強制的にＨｉｇｈ側に持ち上げられる。
過電流アラーム機能を持たせることも可能である。即
ち、電圧降下Ｖlim によりトランジスタＱ4 オンし、Ｖ
b が強制的にＨｉｇｈ側に持ち上げられる。
【００７０】Ｖb の変動は閾値Ｖth、及び比較器ＣＭＰ
１より構成される過電流アラーム回路により検出され、
過電流アラームＶALM を発出させる。
１より構成される過電流アラーム回路により検出され、
過電流アラームＶALM を発出させる。
【００７１】本実施の形態はトランジスＱ1 〜Ｑ2 間に
検出抵抗を挿入しないため、 低電源電圧設計に対応可能
な点、及び過電流アラーム機能を持たせることの出来る
点で上記ノ 第３乃至第５の実施の形態と同様に有利であ
る。
検出抵抗を挿入しないため、 低電源電圧設計に対応可能
な点、及び過電流アラーム機能を持たせることの出来る
点で上記ノ 第３乃至第５の実施の形態と同様に有利であ
る。
【００７２】図１０は、本発明の更に別の第７の実施の
形態である。増幅器ＡＭＰ２、抵抗Ｒlim 、基準電圧Ｖ
ref2、及びトランジスタＱ1 より構成される電圧電流変
換回路は入力電圧Ｖa により制御された電流Ｉa を出力
する。
形態である。増幅器ＡＭＰ２、抵抗Ｒlim 、基準電圧Ｖ
ref2、及びトランジスタＱ1 より構成される電圧電流変
換回路は入力電圧Ｖa により制御された電流Ｉa を出力
する。
【００７３】トランジスタＱ2 、及びトランジスタＱ3
により構成されるカレントミラー回路は電流Ｉa がｎ倍
された電流ＩLDを発光素子ＬＤに流し、発光させる。発
光素子ＬＤから出力される光の一部を受光ダイオードＰ
Ｄで受光し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換し
ている。増幅器ＡＭＰ１は、上記ＶBPが基準電圧Ｖref1
と等しくなるようにＶa を制御し、光出力を一定に保っ
ている。
により構成されるカレントミラー回路は電流Ｉa がｎ倍
された電流ＩLDを発光素子ＬＤに流し、発光させる。発
光素子ＬＤから出力される光の一部を受光ダイオードＰ
Ｄで受光し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換し
ている。増幅器ＡＭＰ１は、上記ＶBPが基準電圧Ｖref1
と等しくなるようにＶa を制御し、光出力を一定に保っ
ている。
【００７４】本実施の形態において、発光素子ＬＤの劣
化・電源投入などによりＩa が増加した場合、抵抗Ｒli
m がこれを検出し、電圧降下Ｖlim が増大する。
化・電源投入などによりＩa が増加した場合、抵抗Ｒli
m がこれを検出し、電圧降下Ｖlim が増大する。
【００７５】さらに電流Ｉa が増加し、式（７）で規定
される制限値Ｉalimに達した時、トランジスタＱlim1が
オンとなる。トランジスタＱlim1がオンの時、トランジ
スタＱlim2がオンとなる。したがって、Ｖc が強制的に
Ｌｏｗ側に引き下げられ、電流Ｉa は制限値Ｉalimに抑
えられる。
される制限値Ｉalimに達した時、トランジスタＱlim1が
オンとなる。トランジスタＱlim1がオンの時、トランジ
スタＱlim2がオンとなる。したがって、Ｖc が強制的に
Ｌｏｗ側に引き下げられ、電流Ｉa は制限値Ｉalimに抑
えられる。
【００７６】 Ｉalim＝ＶBEQlim1 ／Ｒlim1 ・・・・（７） カレントミラー回路により、トランジスタＱ2 に流れる
電流をミラーしているＩLDも制限値ＩLDlim ＝ｎ×Ｉal
imにより最大電流が規定される。
電流をミラーしているＩLDも制限値ＩLDlim ＝ｎ×Ｉal
imにより最大電流が規定される。
【００７７】さらに、本実施の形態においても、以下に
示す過電流アラーム機能を持たせることが可能である。
電圧降下Ｖlim によりトランジスタＱ4 がオンし、Ｖb
が強制的にＬｏｗ側に引き下げられる。Ｖb の変動は閾
値Ｖth、及び比較器ＣＭＰ１より構成される過電流アラ
ームにより検出され、過電流アラームＶalm を発出させ
る。
示す過電流アラーム機能を持たせることが可能である。
電圧降下Ｖlim によりトランジスタＱ4 がオンし、Ｖb
が強制的にＬｏｗ側に引き下げられる。Ｖb の変動は閾
値Ｖth、及び比較器ＣＭＰ１より構成される過電流アラ
ームにより検出され、過電流アラームＶalm を発出させ
る。
【００７８】本実施の形態もトランジスタＱ1 〜Ｑ2 間
に検出抵抗を挿入しないため低電源電圧設計に対応可能
な点、及び過電流アラーム機能を持たせることの出来る
点で第１、第２の実施の形態に比して有利である。
に検出抵抗を挿入しないため低電源電圧設計に対応可能
な点、及び過電流アラーム機能を持たせることの出来る
点で第１、第２の実施の形態に比して有利である。
【００７９】また、増幅器ＡＭＰ２の出力電圧Ｖc を直
接制御するために、増幅器ＡＭＰ２の異常動作による過
電流に対しても電流制限可能である点で図９の実施の形
態にに対して有利である。
接制御するために、増幅器ＡＭＰ２の異常動作による過
電流に対しても電流制限可能である点で図９の実施の形
態にに対して有利である。
【００８０】図１１は、本発明の第８の実施の形態であ
る。この実施の形態は、図２と図４の実施の形態の関係
と同様に図１０の実施の形態に対し、更にＦＥＴ変動補
償回路５を備えたものである。
る。この実施の形態は、図２と図４の実施の形態の関係
と同様に図１０の実施の形態に対し、更にＦＥＴ変動補
償回路５を備えたものである。
【００８１】増幅器ＡＭＰ２、ＦＥＴＱlim3、基準電圧
Ｖref2、及びトランジスタＱ1 より構成される電圧電流
変換回路は入力電圧Ｖa により制御された電流Ｉa を出
力する。
Ｖref2、及びトランジスタＱ1 より構成される電圧電流
変換回路は入力電圧Ｖa により制御された電流Ｉa を出
力する。
【００８２】トランジスタＱ2 、及びトランジスタＱ3
により構成されるカレントミラー回路は電流Ｉa がｎ倍
された電流ＩLDを発光素子ＬＤに流し、発光させる。発
光素子ＬＤから出力される光の一部を受光ダイオードＰ
Ｄで受光し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換し
ている。増幅器ＡＭＰ１は、上記ＶBPが基準電圧Ｖref1
と等しくなるようにＶa を制御し、光出力を一定に保っ
ている。
により構成されるカレントミラー回路は電流Ｉa がｎ倍
された電流ＩLDを発光素子ＬＤに流し、発光させる。発
光素子ＬＤから出力される光の一部を受光ダイオードＰ
Ｄで受光し、その平均値を抵抗Ｒ1 で電圧ＶBPに変換し
ている。増幅器ＡＭＰ１は、上記ＶBPが基準電圧Ｖref1
と等しくなるようにＶa を制御し、光出力を一定に保っ
ている。
【００８３】本実施の形態において、発光素子ＬＤの劣
化・電源投入などによりＩa が増加した場合、ＦＥＴＱ
lim3がこれを検出し、電圧降下Ｖlim が増大する。
化・電源投入などによりＩa が増加した場合、ＦＥＴＱ
lim3がこれを検出し、電圧降下Ｖlim が増大する。
【００８４】さらに電流Ｉa が増加し、式（８）で規定
される制限値Ｉalimに達した時、トランジスタＱlim1が
オンとなる。トランジスタＱlim1がオンの時、トランジ
スタＱlim2がオンとなる。したがって、Ｖc が強制的に
Ｌｏｗ側に引き下げられ、電流Ｉa は制限値Ｉalimに抑
えられる。
される制限値Ｉalimに達した時、トランジスタＱlim1が
オンとなる。トランジスタＱlim1がオンの時、トランジ
スタＱlim2がオンとなる。したがって、Ｖc が強制的に
Ｌｏｗ側に引き下げられ、電流Ｉa は制限値Ｉalimに抑
えられる。
【００８５】 Ｉalim＝ＶBEQlim1 ／Ｒonlim ・・・・（８） 但し、式（８）において、Ｒonlim は、ＦＥＴＱlim3の
オン抵抗値である。
オン抵抗値である。
【００８６】カレントミラー回路により、トランジスタ
Ｑ2 に流れる電流Ｉa をミラーしているＩLDも制限値Ｉ
LDlim ＝ｎ×Ｉalimにより最大電流が規定される。
Ｑ2 に流れる電流Ｉa をミラーしているＩLDも制限値Ｉ
LDlim ＝ｎ×Ｉalimにより最大電流が規定される。
【００８７】又、本実施の形態においてＦＥＴＱlim3の
オン抵抗値Ｒonlim の温度・バラツキ変動に対しては、
サーミスタダイオード、、可変抵抗等を用いた補償回路
５を設け補償している。
オン抵抗値Ｒonlim の温度・バラツキ変動に対しては、
サーミスタダイオード、、可変抵抗等を用いた補償回路
５を設け補償している。
【００８８】さらに、本実施の形態においても以下に示
す過電流アラーム機能を持たせることも可能である。電
圧降下Ｖlim によりトランジスタＱ4 がオンし、Ｖb が
強制的にＬｏｗ側に引き下げられる。
す過電流アラーム機能を持たせることも可能である。電
圧降下Ｖlim によりトランジスタＱ4 がオンし、Ｖb が
強制的にＬｏｗ側に引き下げられる。
【００８９】Ｖb の変動は閾値Ｖth、及び比較器ＣＭＰ
１より構成される過電流アラーム回路により検出され、
過電流アラームＶALM を発出させる。本実施の形態はト
ランジスタＱ1 〜Ｑ2 間に検出抵抗を挿入しないため低
電源電圧設計に対応可能な点、及び過電流アラーム機能
を持たせることが出来る点で図２〜図４の実施の形態に
対して有利である。
１より構成される過電流アラーム回路により検出され、
過電流アラームＶALM を発出させる。本実施の形態はト
ランジスタＱ1 〜Ｑ2 間に検出抵抗を挿入しないため低
電源電圧設計に対応可能な点、及び過電流アラーム機能
を持たせることが出来る点で図２〜図４の実施の形態に
対して有利である。
【００９０】本実施の形態はＦＥＴＱlim3のオン抵抗値
Ronlimが電圧Ｖcnt により制御可能であるため、オン抵
抗値Ronlimの温度・バラツキ変動に対する補償回路５を
設けている点で図１０の実施の形態に対して有利であ
る。
Ronlimが電圧Ｖcnt により制御可能であるため、オン抵
抗値Ronlimの温度・バラツキ変動に対する補償回路５を
設けている点で図１０の実施の形態に対して有利であ
る。
【００９１】尚、図１２は、ＦＥＴＱlim3のオン抵抗値
Ronlimと制御電圧Ｖcnt の関係を示す図である。
Ronlimと制御電圧Ｖcnt の関係を示す図である。
【００９２】
【発明の効果】以上、実施の形態に従い説明したよう
に、発光素子ＬＤの電流ＩLDをモニタしＬＤ駆動回路を
帰還制御することにより、発光素子ＬＤの発光効率低下
や電源投入時等の回路の異常動作に対し、安定した最大
電流制限がかけられ光送信器の信頼度を向上させること
が可能である。
に、発光素子ＬＤの電流ＩLDをモニタしＬＤ駆動回路を
帰還制御することにより、発光素子ＬＤの発光効率低下
や電源投入時等の回路の異常動作に対し、安定した最大
電流制限がかけられ光送信器の信頼度を向上させること
が可能である。
【図１】本発明の基本構成を説明する図である。
【図２】本発明の第１の実施の形態を示す図である。
【図３】図２の最大制限電流の特性図である。
【図４】本発明の第２の実施の形態を示す図である。
【図５】図４におけるアラーム電流特性を示す図であ
る。
る。
【図６】本発明の第３の実施の形態を示す図である。
【図７】本発明の第４の実施の形態を示す図である。
【図８】本発明の第５の実施の形態を示す図である。
【図９】本発明の第６の実施の形態を示す図である。
【図１０】本発明の第７の実施の形態を示す図である。
【図１１】本発明の第８の実施の形態を示す図である。
【図１２】図１１のＦＥＴの特性図を示す図である。
【図１３】従来例を示す図である。
ＡＭＰ１、ＡＭＰ２ 増幅器 ＬＤ 発光素子 ＰＤ 受光素子 Ｑ1 〜Ｑ4 トランジスタ ５ ＦＥＴ変動補償回路 Ｒ1 〜Ｒ4 抵抗 Ｖref 基準電圧
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/26 (72)発明者 宮木 裕司 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 安齋 朋子 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 大隈 義則 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (11)
- 【請求項１】発光素子と、 該発光素子に駆動電流を供給する駆動回路と、 該発光素子に流れる電流をモニタするモニタ回路と、 該モニタ回路によりモニタされる該発光素子に流れる電
流が該所定の電流最大値を越えない様、該駆動回路を帰
還制御する帰還回路を有して構成されることを特徴とす
る光送信器。 - 【請求項２】請求項１において、前記帰還回路は、 前記発光素子の発光の一部を電流に変換する受光素子
と、 該受光素子により変換された電流を前記モニタ回路に流
す第一のトランジスタを有することを特徴とする光送信
器。 - 【請求項３】請求項２において、 前記駆動回路は、電流源トランジスタを有し、 前記モニタ回路は、前記第一のトランジスタに直列に接
続され、前記発光素子に流れる電流に比例する、前記受
光素子により変換された電流が流れる電流検出抵抗を有
し、 該電流検出抵抗に生じる電圧降下が所定以上になる時、
該電流源トランジスタを飽和又はしゃ断して該発光素子
に流れる電流を制限することを特徴とする光送信器。 - 【請求項４】請求項３において、 前記抵抗をＦＥＴにより構成したことを特徴とする光送
信器。 - 【請求項５】請求項４において、更に前記ＦＥＴの温度
及び電圧変動特性に対し、補償する変動補償回路を有す
ることを特徴とする光送信器。 - 【請求項６】請求項３において、 前記電流源トランジスタは、カレントミラー回路を構成
し、前記発光素子に直列接続される第２のトランジスタ
と前記第１のトランジスタに直列接続される第３のトラ
ンジスタを有し、 前記電流検出抵抗が該第１のトランジスタと該第３のト
ランジスタに直列接続され、該電流検出抵抗に生じる電
圧降下が所定値以下となる時、該第３のトランジスタを
飽和又はしゃ断する様に構成されたことを特徴とする光
送信器。 - 【請求項７】請求項３において、 前記電流源トランジスタは、カレントミラー回路を構成
し、前記発光素子に直列接続される第２のトランジスタ
と前記第１のトランジスタに直列接続される第３のトラ
ンジスタを有し、 前記電流検出抵抗が該第２のトランジスタに直列接続さ
れ、 該電流検出抵抗に生じる電圧降下が所定値以下となる
時、該第２のトランジスタを飽和又はしゃ断する様に構
成されたことを特徴とする光送信器。 - 【請求項８】請求項６において、 前記電流検出抵抗が前記第１のトランジスタと前記第３
のトランジスタの間に直列接続されていることを特徴と
する光送信器。 - 【請求項９】請求項６において、 前記第１のトランジスタが前記電流検出抵抗と前記第３
のトランジスタの間に直列接続されていることを特徴と
する光送信器。 - 【請求項１０】請求項６において、 前記第３のトランジスタが前記第１のトランジスタと前
記電流検出抵抗の間に直列接続されていることを特徴と
する光送信器。 - 【請求項１１】請求項２乃至１０において、更に前記電
流検出抵抗に生じる電圧降下が所定以上の時、アラーム
信号を出力する過電流アラーム回路を備えたことを特徴
とする光送信器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8101229A JPH09289493A (ja) | 1996-04-23 | 1996-04-23 | 光送信器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8101229A JPH09289493A (ja) | 1996-04-23 | 1996-04-23 | 光送信器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09289493A true JPH09289493A (ja) | 1997-11-04 |
Family
ID=14295076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8101229A Pending JPH09289493A (ja) | 1996-04-23 | 1996-04-23 | 光送信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09289493A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8804784B2 (en) | 2009-08-21 | 2014-08-12 | Ricoh Company, Ltd. | Semiconductor laser driving device and image forming apparatus having the semiconductor laser driving device |
-
1996
- 1996-04-23 JP JP8101229A patent/JPH09289493A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8804784B2 (en) | 2009-08-21 | 2014-08-12 | Ricoh Company, Ltd. | Semiconductor laser driving device and image forming apparatus having the semiconductor laser driving device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5761230A (en) | Laser-diode driving circuit with temperature compensation | |
| CA2284259C (en) | Laser modulation control method and apparatus | |
| JP3449898B2 (ja) | 発光素子駆動回路 | |
| JP3432620B2 (ja) | 光送信機及びレーザダイオードモジュール | |
| JP3636411B2 (ja) | レーザーダイオードの駆動回路および駆動方法 | |
| JP3320900B2 (ja) | レーザダイオードの自動温度制御回路及びこれを用いた電気／光信号変換ユニット | |
| US20060088070A1 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
| JP3423115B2 (ja) | 光信号送信装置 | |
| KR100286399B1 (ko) | 반도체 레이저 장치 및 그에 따른 펌핑 회로 | |
| US5107362A (en) | Optical transmission apparatus | |
| EP0540331A2 (en) | Electric field absorption light modulation driving apparatus and method | |
| JPH09289493A (ja) | 光送信器 | |
| JP3130825B2 (ja) | Ｌｄ駆動回路 | |
| JPH07273388A (ja) | 光送信器 | |
| KR100272403B1 (ko) | 반도체 레이저 다이오드의 안정화 구동장치 | |
| JPH11121851A (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
| KR20030078687A (ko) | 발광소자 구동장치와 화상형성장치 | |
| KR0144327B1 (ko) | 레이저 다이오드의 직류바이어스 회로 | |
| US20040240133A1 (en) | Laser diode protection circuit | |
| JP4803005B2 (ja) | 光受信器 | |
| JPH05190950A (ja) | Ｌｄ劣化検出回路 | |
| JPH088478A (ja) | Ｌｄ駆動電流制限回路 | |
| JP4213945B2 (ja) | 半導体レーザ駆動装置 | |
| JP4733944B2 (ja) | 光送信器 | |
| JPH0983051A (ja) | レーザダイオード劣化検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030128 |