JPH09283444A - Planar dope hemt semiconductor wafer and planar dope hemt - Google Patents

Planar dope hemt semiconductor wafer and planar dope hemt

Info

Publication number
JPH09283444A
JPH09283444A JP8614796A JP8614796A JPH09283444A JP H09283444 A JPH09283444 A JP H09283444A JP 8614796 A JP8614796 A JP 8614796A JP 8614796 A JP8614796 A JP 8614796A JP H09283444 A JPH09283444 A JP H09283444A
Authority
JP
Japan
Prior art keywords
layer
doped
planar
semiconductor wafer
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8614796A
Other languages
Japanese (ja)
Inventor
Masakiyo Ikeda
正清 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP8614796A priority Critical patent/JPH09283444A/en
Publication of JPH09283444A publication Critical patent/JPH09283444A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase the electron mobility of a two-dimensional electron gas in the case where metal organic vapor phase growth is used, to the same level as in the case where molecular beam epitaxy is used. SOLUTION: A channel layer is formed on a plane slightly inclined from a (100) plane of a GaAs substrate. An non-dope Alx Ga1-x As layer which is a first layer of a carrier supply layer is formed on the channel layer, and a high-density n-type planar dope layer which is a second layer of the supply layer is formed on the first layer. Then, a Aly Ga1-y As layer which is a third layer of the supply layer is formed on the second layer, thereby constituting a semiconductor wafer. In this case, the Al mixed crystal ratio x of the non- dope Alx Ga1-x As layer is set to 0.4 or greater. Using this semiconductor wafer, an HEMT is manufactured.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、プレーナドープH
EMTを製造するために使用されるプレーナドープHE
MT用半導体ウェーハとこのプレーナドープHEMT用
半導体ウェーハを使用して製造されたプレーナドープH
EMTとに関する。
TECHNICAL FIELD The present invention relates to a planar-doped H
Planar-doped HE used to manufacture EMT
Planar-doped H manufactured by using the semiconductor wafer for MT and the semiconductor wafer for HEMT
Regarding EMT.

【0002】[0002]

【従来の技術】HEMTとは、絶縁性の基板と、この絶
縁性の基板上に形成されるノンドープの半導体層よりな
るチャンネル層と、このチャンネル層上に形成され、チ
ャンネル層を形成する半導体が有する電子親和力より小
さな電子親和力を有しn型の導電型を有する不純物を含
有する半導体層よりなるキャリヤ供給層と、このキャリ
ヤ供給層の表面の一部に設けられる制御電極と、前記の
キャリヤ供給層の表面の他の一部に制御電極をまたいで
互いに対向する領域に設けられる2個の電極とを有し、
前記のキャリヤ供給層の厚さは、前記の制御電極と対向
する領域に前記のキャリヤ供給層の表層に発生する空乏
層と前記のキャリヤ供給層の裏層に発生する空乏層とが
相互に繋がり前記の制御電極の電界効果が前記のキャリ
ヤ供給層と前記のチャンネル層との界面に及ぶような厚
さとされている半導体装置であり、前記のキャリヤ供給
層の電子親和力と前記のチャンネル層の電子親和力との
差に起因して前記のキャリヤ供給層と前記のチャンネル
層との界面近傍の空間に発生する二次元電子ガスがイオ
ン化不純物散乱に影響されないので特に低温において得
ることができる高い電子移動度を有する前記の二次元電
子ガスを、電流伝送媒体として積極的に活用した半導体
装置である。
2. Description of the Related Art HEMT means an insulating substrate, a channel layer made of a non-doped semiconductor layer formed on the insulating substrate, and a semiconductor formed on the channel layer and forming the channel layer. A carrier supply layer made of a semiconductor layer containing an impurity having an electron affinity smaller than the electron affinity and having an n-type conductivity type, a control electrode provided on a part of the surface of the carrier supply layer, and the carrier supply described above. The other part of the surface of the layer has two electrodes provided in regions facing each other across the control electrode,
The thickness of the carrier supply layer is such that a depletion layer generated in a surface layer of the carrier supply layer and a depletion layer generated in a back layer of the carrier supply layer are connected to each other in a region facing the control electrode. A semiconductor device having a thickness such that the electric field effect of the control electrode extends to the interface between the carrier supply layer and the channel layer, wherein the electron affinity of the carrier supply layer and the electrons of the channel layer are The two-dimensional electron gas generated in the space near the interface between the carrier supply layer and the channel layer due to the difference in affinity is not affected by ionized impurity scattering, so that high electron mobility can be obtained especially at low temperature. A semiconductor device in which the above-mentioned two-dimensional electron gas having: is positively utilized as a current transmission medium.

【0003】プレーナドープHEMTとは、キャリヤ供
給層が、高濃度にn型の不純物を含有するプレーナドー
プ層を含む積層体とされており、チャンネル層への不純
物の移動を防止しながら、キャリヤ供給層とチャンネル
層との界面近傍の空間に十分な量のキャリヤを供給する
機能を有し、そのため、二次元電子ガスがイオン化不純
物散乱の影響を受けにくいので、二次元電子ガスは高い
電子移動度を得ることができ、スイッチング速度がさら
に向上しているHEMTである。
In the planar-doped HEMT, the carrier supply layer is a laminated body including a planar-doped layer containing a high concentration of n-type impurities, and carrier supply is performed while preventing the movement of impurities to the channel layer. The two-dimensional electron gas has a high electron mobility because it has a function of supplying a sufficient amount of carriers to the space near the interface between the layer and the channel layer, and therefore the two-dimensional electron gas is less susceptible to ionized impurity scattering. Is obtained, and the switching speed is further improved in the HEMT.

【0004】プレーナドープHEMT用半導体ウェーハ
の1例の層構造を図2に示す。図において、1は半絶縁
性GaAs基板である。2〜4はバッファ層であり、2
〜4のそれぞれは、300nm厚のGaAs層2と、5
00nm厚のAl0.25Ga0. 75As層3と、50nm厚
のGaAs層4とである。5はチャンネル層であり、厚
さが10〜15nmのノンドープのInz Ga1-z As
層(但し、zは0.15〜0.3)よりなる。チャンネ
ル層5に含有される不純物は、原理的には、キャリヤ供
給層6・7・8から供給される電子の全量をキャンセル
するほど高濃度のp型でなければ支障ないが、一般にノ
ンドープまたは低濃度のn型である。6〜8はキャリヤ
供給層であり、6〜8のそれぞれは、3nm厚のノンド
ープのAlx Ga1-x As層(但し、xは0.2〜0.
3)よりなるスペーサ層6と、5×1012cm-2にSi
を吸着させて形成したプレーナドープ層7と、6×10
17cm-3にn型の不純物を含有し30nm厚のAly
1-y As層(但し、yは0.2〜0.3)よりなるキ
ャップ層8とである。9は電極形成層であり、4×10
8 cm-3以上にn型不純物を含有し50nm厚のGaA
s層よりなる。電極形成層9が高不純物濃度である理由
は低抵抗を得るためである。
FIG. 2 shows a layer structure of an example of a semiconductor wafer for planar-doped HEMT. In the figure, 1 is a semi-insulating GaAs substrate. 2 to 4 are buffer layers, and 2
4 to 300 are GaAs layers 2 and 5 having a thickness of 300 nm, respectively.
And Al 0.25 Ga 0. 75 As layer 3 of 00nm thickness, a GaAs layer 4 Doo of 50nm thickness. Reference numeral 5 denotes a channel layer, which is a non-doped In z Ga 1-z As layer having a thickness of 10 to 15 nm.
It is composed of layers (where z is 0.15 to 0.3). In principle, the impurities contained in the channel layer 5 are not problematic unless they are p-type having a high concentration so as to cancel the total amount of electrons supplied from the carrier supply layers 6, 7, and 8, but are generally undoped or low-doped. The concentration is n-type. 6 to 8 are carrier supply layers, and 6 to 8 are non-doped Al x Ga 1-x As layers with a thickness of 3 nm (where x is 0.2 to 0.
3) Spacer layer 6 made of Si and 5 × 10 12 cm −2 of Si
A planar dope layer 7 formed by adsorbing
Aly G having a thickness of 30 nm and containing n-type impurities at 17 cm -3
a 1-y As layer (where y is 0.2 to 0.3). 9 is an electrode forming layer, 4 × 10
GaA containing n-type impurities at 8 cm -3 or more and having a thickness of 50 nm
It consists of s layers. The reason why the electrode forming layer 9 has a high impurity concentration is to obtain low resistance.

【0005】このような、層構造のプレーナドープHE
MT用半導体ウェーハを製造する方法は二つ知られてお
り、その一つは、GaAs基板の(100)面から僅か
に傾斜した面の上に、有機金属気相成長法を使用して、
上記の層構造を形成する方法であり、他の一つは、Ga
As基板の(100)面上に、分子線エピタキシー法を
使用して、上記の層構造を形成する方法である。有機金
属気相成長法の場合(100)面を使用出来ない理由
は、(100)面の場合避けがたいヒロックの発生を防
止しなければならないためである。
Such a layered planar doped HE
There are two known methods for manufacturing a semiconductor wafer for MT, one of which is a method of using a metal organic chemical vapor deposition method on a surface slightly inclined from the (100) surface of a GaAs substrate.
The other is a method of forming the above layer structure, and the other is Ga
This is a method of forming the above layer structure on the (100) plane of an As substrate by using the molecular beam epitaxy method. The reason why the (100) plane cannot be used in the case of the metalorganic vapor phase epitaxy is that hillocks, which are unavoidable in the case of the (100) plane, must be prevented.

【0006】[0006]

【発明が解決しようとする課題】有機金属気相成長法は
分子線エピタキシー法より量産性が優れているが、有機
金属気相成長法を使用して製造したプレーナドープHE
MT用半導体ウェーハに発生する二次元電子ガスの電子
移動度は、分子線エピタキシー法を使用して製造したプ
レーナドープHEMT用半導体ウェーハに発生する二次
元電子ガスの電子移動度より低い。
The metal-organic vapor phase epitaxy method is superior in mass productivity to the molecular beam epitaxy method, but is planar-doped HE manufactured by using the metal-organic vapor phase epitaxy method.
The electron mobility of the two-dimensional electron gas generated in the MT semiconductor wafer is lower than the electron mobility of the two-dimensional electron gas generated in the planar-doped HEMT semiconductor wafer manufactured using the molecular beam epitaxy method.

【0007】この欠点を確認するため、図3に層構造を
示す擬似プレーナドープHEMT用半導体ウェーハを、
有機金属気相成長法と分子線エピタキシー法との双方を
使用して製造した。図において、1aはノンドープのG
aAs基板である。2〜4はバッファであり、2〜4の
それぞれは、300nm厚のGaAs層2と、500n
m厚のAl0.25Ga0.75As層3と、50nm厚のGa
As層4とである。5はチャンネル層であり、厚さが1
5nmのノンドープのIn0.18Ga0.82As層である。
6・7・8aはキャリヤ供給層であり、6・7・8aの
それぞれは、3nm厚のノンドープのAlx Ga1-x
s層(但し、xは0.2〜0.3)よりなるスペーサ層
6と、5×1012cm-2にSiを吸着させて形成したプ
レーナドープ層7と、30nm厚のノンドープのAly
Ga1-y As層(但し、yは0.2〜0.3)よりなる
キャップ層8aとである。9aはノンドープのGaAs
層よりなる電極形成層である。プレーナドープ層7以外
の層をノンドープ層としてある理由は、二次元電子ガス
の電子移動度と電子濃度とを正確に測定することを可能
にするためである。
In order to confirm this drawback, a pseudo-planar-doped HEMT semiconductor wafer having a layer structure shown in FIG.
It was manufactured by using both the metal organic chemical vapor deposition method and the molecular beam epitaxy method. In the figure, 1a is undoped G
aAs substrate. 2 to 4 are buffers, and each of 2 to 4 is a 300 nm thick GaAs layer 2 and 500 n
m 0.25 Ga 0.75 As layer 3 and 50 nm Ga
As layer 4. 5 is a channel layer and has a thickness of 1
It is a 5 nm non-doped In 0.18 Ga 0.82 As layer.
6.7.8 a is a carrier supply layer, and each of 6.7.8 a is a non-doped Al x Ga 1 -x A layer with a thickness of 3 nm.
A spacer layer 6 made of an s layer (where x is 0.2 to 0.3), a planar doped layer 7 formed by adsorbing Si to 5 × 10 12 cm −2 , and a non-doped Al y layer having a thickness of 30 nm.
And a cap layer 8a made of a Ga 1-y As layer (where y is 0.2 to 0.3). 9a is undoped GaAs
It is an electrode forming layer composed of layers. The reason why the layers other than the planar-doped layer 7 are non-doped layers is that the electron mobility and the electron concentration of the two-dimensional electron gas can be accurately measured.

【0008】これらの2種類の擬似プレーナドープHE
MT用半導体ウェーハを使用して、二次元電子ガスの電
子移動度と電子濃度とを、77Kと室温とにおいて測定
した。測定の結果を下記に表記する。
These two types of pseudo-planar doped HE
The electron mobility and the electron concentration of the two-dimensional electron gas were measured at 77 K and room temperature using the MT semiconductor wafer. The measurement results are shown below.

【0009】[0009]

【表1】 77Kにおける測定結果 有機金属気相成長法 分子線エピタキシー法 電子移動度 (cm2 /V・sec) 5,800 14,000 電子濃度 (1012cm-2) 2.9 2.8[Table 1] Measurement results at 77K Metalorganic vapor phase epitaxy Molecular beam epitaxy Electron mobility (cm 2 / V · sec) 5,800 14,000 Electron concentration (10 12 cm -2 ) 2.9 2.8

【0010】[0010]

【表2】 室温における測定結果 有機金属気相成長法 分子線エピタキシー法 電子移動度 (cm2 /V・sec) 3,200 5,600 電子濃度 (1012cm-2) 2.8 2.8 有機金属気相成長法を使用して製造したウェーハと分子
線エピタキシー法を使用して製造したウェーハとのそれ
ぞれに対して、電子濃度には大きな差は見られないが、
電子移動度は有機金属気相成長法を使用して製造した場
合が悪いことが明らかである。
[Table 2] Measurement results at room temperature Metalorganic vapor phase epitaxy Molecular beam epitaxy Electron mobility (cm 2 / V · sec) 3,200 5,600 Electron concentration (10 12 cm -2 ) 2.8 2.8 For each of the wafer manufactured using the metal organic chemical vapor deposition method and the wafer manufactured using the molecular beam epitaxy method, there is no significant difference in the electron concentration,
It is clear that the electron mobility is poor when manufactured using metalorganic vapor phase epitaxy.

【0011】ところで、有機金属気相成長法は、分子線
エピタキシー法に比して、量産性が優れているので、分
子線エピタキシー法を使用して、有機金属気相成長法を
使用して製造したウェーハに比肩するウェーハを製造す
ることができれば、極めて有意義である。
By the way, since the metal organic chemical vapor deposition method is superior in mass productivity to the molecular beam epitaxy method, the metal organic chemical vapor deposition method is used to manufacture the metal organic chemical vapor deposition method. It would be extremely meaningful if a wafer comparable to the above-mentioned wafer could be manufactured.

【0012】本発明の目的は、量産性が優れている有機
金属気相成長法を使用して製造した場合、二次元電子ガ
スの電子移動度が、分子線エピタキシー法を使用して製
造した場合と同程度に高くなるプレーナドープHEMT
用半導体ウェーハを提供することゝ、このプレーナドー
プHEMT用半導体ウェーハを使用して製造するプレー
ナドープHEMTを提供することゝにある。
An object of the present invention is to manufacture the organic metal vapor phase epitaxy method, which has excellent mass productivity, when the electron mobility of a two-dimensional electron gas is manufactured using the molecular beam epitaxy method. Planar-doped HEMT as high as
Another object of the present invention is to provide a semiconductor wafer for use in manufacturing, and to provide a planar doped HEMT manufactured by using the semiconductor wafer for use in planar doping HEMT.

【0013】[0013]

【課題を解決するための手段】上記の目的の内、第1の
目的(有機金属気相成長法を使用して製造した場合でも
二次元電子ガスの電子移動度が高くなるプレーナドープ
HEMT用半導体ウェーハの提供)を達成するために、
本発明に係るプレーナドープHEMT用半導体ウェーハ
は、GaAs基板の(100)面から僅かに傾斜する面
上にチャンネル層をなすノンドープのInGaAs層が
バッファ層を介して形成され、このノンドープのInG
aAs層上にキャリヤ供給層の第1層であるスペーサ層
をなすノンドープのAlx Ga1-x As層が形成され、
このノンドープのAlx Ga1-xAs層上にキャリヤ供
給層の第2層である高濃度n型のプレーナドープ層が形
成され、このプレーナドープ層の上にキャリヤ供給層の
第3層であるキャップ層をなすAly Ga1-y As層が
形成されてなるプレーナドープHEMT用半導体ウェー
ハにおいて、前記のノンドープのAlx Ga1-x As層
のAl混晶比xが0.4以上、好ましくは、0.7以上
とされている。
Among the above objects, the first object (a semiconductor for a planer-doped HEMT in which the electron mobility of a two-dimensional electron gas is high even when manufactured by using a metal organic chemical vapor deposition method) Wafer delivery)
In the semiconductor wafer for planar doped HEMT according to the present invention, a non-doped InGaAs layer forming a channel layer is formed on a surface slightly inclined from the (100) surface of a GaAs substrate via a buffer layer.
On the aAs layer, a non-doped Al x Ga 1-x As layer that forms a spacer layer that is the first layer of the carrier supply layer is formed,
On the non-doped Al x Ga 1-x As layer, a high-concentration n-type planar-doped layer that is the second layer of the carrier supply layer is formed, and on this planar-doped layer is the third layer of the carrier supply layer. In a semiconductor wafer for a planer-doped HEMT in which an Al y Ga 1-y As layer forming a cap layer is formed, the Al mixed crystal ratio x of the non-doped Al x Ga 1-x As layer is 0.4 or more, preferably Is 0.7 or more.

【0014】上記の目的の内、第2の目的(二次元電子
ガスの電子移動度が高くスイッチング速度がさらに優れ
ているプレーナドープHEMTの提供)を達成するため
に、本発明に係るプレーナドープHEMTは、上記のプ
レーナドープHEMT用半導体ウェーハを使用して製造
することゝされている。
In order to achieve the second of the above objects (the provision of a planar-doped HEMT in which the electron mobility of a two-dimensional electron gas is high and the switching speed is further excellent), a planar-doped HEMT according to the present invention is provided. Is manufactured using the above-mentioned semiconductor wafer for planar-doped HEMT.

【0015】有機金属気相成長法を使用して製造したプ
レーナドープHEMT用半導体ウェーハの場合、二次元
電子ガスの電子移動度が低い理由を検討するために、図
4にTEM写真の模写図を示す半導体積層体を製造し
た。
In the case of the semiconductor wafer for planar-doped HEMT manufactured by using the metalorganic vapor phase epitaxy method, in order to examine the reason why the electron mobility of the two-dimensional electron gas is low, a copy of the TEM photograph is shown in FIG. The semiconductor laminated body shown was manufactured.

【0016】このTEM写真の模写図において注意すべ
きことは、In0.18Ga0.82As層にステップ(GaA
s基板1aの表面の微傾斜にもとづくステップバンチン
グ)があり、AlAs層の厚さが均一であることであ
る。
It should be noted that in this TEM photograph copy, the step (GaA) is formed on the In 0.18 Ga 0.82 As layer.
There is a step bunching based on a slight inclination of the surface of the substrate 1a, and the thickness of the AlAs layer is uniform.

【0017】一方、図5に示すように、i−In0.18
0.82As層の上層が、AlAs層ではなく、Al混晶
比が0.25と低くされて、Al0.25Ga0.75As層と
されていると、Al0.25Ga0.75As層の厚さが不均一
になり、厚い部分と薄い部分とができる。したがって、
図3の構造において、スペーサ層6の厚さが図5と同様
に厚い部分と薄い部分とが形成されていると推定され
る。Al0.25Ga0.75As層の厚さが薄い部分では、イ
オン化不純物散乱の影響が大きくなり、電子移動度が低
下することになる。
On the other hand, as shown in FIG. 5, i-In 0.18 G
If the upper layer of the a 0.82 As layer is not the AlAs layer but the Al mixed crystal ratio is lowered to 0.25 to form the Al 0.25 Ga 0.75 As layer, the thickness of the Al 0.25 Ga 0.75 As layer is not uniform. The result is a thick part and a thin part. Therefore,
In the structure of FIG. 3, it is estimated that the spacer layer 6 has a thick portion and a thin portion as in FIG. In the portion where the thickness of the Al 0.25 Ga 0.75 As layer is thin, the influence of ionized impurity scattering becomes large, and the electron mobility decreases.

【0018】そこで、図2において、i−Alx Ga
1-x As層よりなるスペーサ層6のAl混晶比xを大き
くすると、おゝむね一様な厚さでチャンネル層5をスペ
ーサ層6が覆うことになり、イオン化不純物散乱の影響
を小さくすることができる。
Therefore, in FIG. 2, i-Al x Ga is used.
If the Al mixed crystal ratio x of the spacer layer 6 made of 1-x As layer is increased, the spacer layer 6 covers the channel layer 5 with a substantially uniform thickness, and the influence of ionized impurity scattering is reduced. be able to.

【0019】発明の実施の形態の項に述べる実験の結果
によれば、スペーサ層6のAl混晶比xの値が0.4よ
り大きい場合、本発明の効果が確認され、Al混晶比x
の値が0.7以上において本発明の効果は極めて顕著で
ある。
According to the results of the experiments described in the embodiments of the invention, the effect of the present invention was confirmed when the Al mixed crystal ratio x of the spacer layer 6 was larger than 0.4. x
When the value of is 0.7 or more, the effect of the present invention is extremely remarkable.

【0020】Al混晶比xの値が大きいとAlGaAs
は酸化されやすいという欠点があるが、本発明に係るプ
レーナドープHEMT用半導体ウェーハの場合、キャッ
プ層8や電極形成層9がその上面に形成されているの
で、スペーサ層が酸化されやすいという欠点は補完され
る。
If the value of Al mixed crystal ratio x is large, AlGaAs
However, in the case of the semiconductor wafer for planar-doped HEMT according to the present invention, since the cap layer 8 and the electrode forming layer 9 are formed on the upper surface of the semiconductor wafer, the disadvantage that the spacer layer is easily oxidized is Will be complemented.

【0021】[0021]

【発明の実施の形態】本発明の効果を確認するため、図
3に層構造を示す擬似プレーナドープHEMT用半導体
ウェーハと同一の層構造を有する半導体積層体の複数
を、キャップ層8aのAl混晶比yの値を0.25に固
定し、スペーサ層6のAl混晶比xの値を0.25から
1.00まで変化して、有機金属気相成長法を使用して
製造した。そして、スペーサ層6とチャンネル層5との
界面近傍の空間に発生する二次元電子ガスの電子移動度
と電子濃度とを、77Kと室温とにおいて測定した。そ
の測定結果を下記に表記する。
In order to confirm the effect of the present invention, a plurality of semiconductor laminates having the same layer structure as the semiconductor wafer for pseudo-planar-doped HEMT whose layer structure is shown in FIG. The value of the crystal ratio y was fixed to 0.25, the value of the Al mixed crystal ratio x of the spacer layer 6 was changed from 0.25 to 1.00, and the organic metal vapor phase epitaxy method was used for the production. Then, the electron mobility and electron concentration of the two-dimensional electron gas generated in the space near the interface between the spacer layer 6 and the channel layer 5 were measured at 77K and room temperature. The measurement results are shown below.

【0022】[0022]

【表3】 77Kにおける測定結果 スペーサ層の 電子移動度 電子濃度 Al混晶比x (cm2 /V・sec) (1012cm-2 0.25 5,800 2.9 0.50 6,600 2.9 0.60 9,200 2.8 0.70 12,000 2.8 0.80 12,500 3.0 1.00 12,600 2.9[Table 3] Measurement results at 77 K Electron mobility of spacer layer Electron concentration Al mixed crystal ratio x (cm 2 / V · sec) (10 12 cm -2 ) 0.25 5,800 2.9 0.50 6, 600 2.9 0.60 9,200 2.8 0.70 12,000 2.8 0.80 12,500 3.0 1.00 12,600 2.9

【0023】[0023]

【表4】 室温における測定結果 スペーサ層の 電子移動度 電子濃度 Al混晶比x (cm2 /V・sec) (1012cm-2 0.25 3,200 2.8 0.50 3,700 2.9 0.60 4,100 2.9 0.70 5,000 2.8 0.80 5,200 2.9 1.00 5,000 2.9 この結果をグラフに示して、図1に示す。スペーサ層の
Al混晶比xの値が0.4以上において効果が認めら
れ、0.7以上において効果が顕著であることが認めら
れる。
[Table 4] Measurement results at room temperature Electron mobility of spacer layer Electron concentration Al mixed crystal ratio x (cm 2 / V · sec) (10 12 cm -2 ) 0.25 3,200 2.8 0.50 3, 700 2.9 0.60 4,100 2.9 0.70 5,000 2.8 0.80 5,200 2.9 1.00 5,000 2.9 The results are shown in a graph and shown in FIG. Shown in. It is recognized that the effect is recognized when the Al mixed crystal ratio x of the spacer layer is 0.4 or more, and the effect is remarkable when the value is 0.7 or more.

【0024】特に、スペーサ層のAl混晶比xの値が
0.7以上においては、分子線エピタキシー法を使用し
て製造した場合と、二次元電子ガスの電子移動度が同等
であることは注目に値する。
In particular, when the value of the Al mixed crystal ratio x of the spacer layer is 0.7 or more, the electron mobility of the two-dimensional electron gas is similar to that in the case of manufacturing using the molecular beam epitaxy method. Worth noting.

【0025】このプレーナドープHEMT用半導体ウェ
ーハを使用して、HEMTを製造すれば、その二次元電
子ガスの電子移動度が優れているので、優れた性能のH
EMTを製造することが出来ることは明らかである。
When a HEMT is manufactured by using this semiconductor wafer for planar-doped HEMT, since the electron mobility of the two-dimensional electron gas is excellent, the HMT of excellent performance is obtained.
It is clear that EMT can be manufactured.

【0026】[0026]

【発明の効果】以上説明したとおり、本発明に係るプレ
ーナドープHEMT用半導体ウェーハのスペーサ層のA
l混晶比xの値は0.4以上好ましくは0.7以上とさ
れているので、量産性が優れている有機金属気相成長法
を使用しても、二次元電子ガスの電子移動度が優れてお
り、電子濃度も高い。
As described above, the spacer layer A of the semiconductor wafer for planar doped HEMT according to the present invention is
Since the value of the mixed crystal ratio x is 0.4 or more, preferably 0.7 or more, the electron mobility of the two-dimensional electron gas can be obtained even if the metal-organic vapor phase epitaxy method which is excellent in mass productivity is used. Is excellent, and the electron concentration is also high.

【0027】また、本発明に係るプレーナドープHEM
Tは、上記の半導体ウェーハを使用して製造されている
ので、スイッチング速度が優れている。
Further, the planar-doped HEM according to the present invention
Since T is manufactured using the above semiconductor wafer, it has an excellent switching speed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の効果確認試験の結果を示すグラフであ
る。
FIG. 1 is a graph showing the results of an effect confirmation test of the present invention.

【図2】プレーナドープHEMT用半導体ウェーハの層
構造図である。
FIG. 2 is a layer structure diagram of a semiconductor wafer for planar doped HEMT.

【図3】本発明が解決した欠点を確認するために製造し
た擬似プレーナドープHEMT用半導体ウェーハの層構
造図である。
FIG. 3 is a layer structure diagram of a semiconductor wafer for pseudo-planar-doped HEMT manufactured to confirm the drawbacks solved by the present invention.

【図4】有機金属気相成長法を使用して製造したプレー
ナドープHEMT用半導体ウェーハの二次元電子ガスの
電子移動度が低い理由を検討するために製造した半導体
積層体のTEM写真の模写図である。
FIG. 4 is a copy diagram of a TEM photograph of a semiconductor laminate manufactured to study the reason why the electron mobility of a two-dimensional electron gas of a semiconductor wafer for planar-doped HEMT manufactured by using the metal organic chemical vapor deposition method is low. Is.

【図5】有機金属気相成長法を使用して製造したプレー
ナドープHEMT用半導体ウェーハの二次元電子ガスの
電子移動度が低い理由を検討するために製造した半導体
積層体のTEM写真の模写図である。
FIG. 5 is a copy diagram of a TEM photograph of a semiconductor laminate manufactured to study the reason why the electron mobility of a two-dimensional electron gas of a semiconductor wafer for planar-doped HEMT manufactured by using the metal organic chemical vapor deposition method is low. Is.

【符号の説明】[Explanation of symbols]

1 半絶縁性GaAs基板 2 バッファ層をなすGaAs層 3 バッファ層をなすAl0.25Ga0.75As層 4 バッファ層をなすGaAs層 5 チャンネル層をなすi−Inz Ga1-z As層
(但し、zは0.15〜0.3) 6 キャリヤ供給層の第1層であるスペーサ層をなす
i−Alx Ga1-x As層(但し、xは0.2〜0.
3) 7 キャリヤ供給層の第2層である高濃度n型のプレ
ーナドープ層 8 キャリヤ供給層の第3層であるキャップ層をなす
n型のAly Ga1-yAs層(但し、yは0.2〜0.
3) 9 電極形成層 1a ノンドープのGaAs基板 8a キャップ層をなすノンドープのAly Ga1-y A
s層(但し、yは0.2〜0.3) 9a ノンドープのGaAs層よりなる電極形成層
1 semi-insulating GaAs substrate 2 GaAs layer forming a buffer layer 3 Al 0.25 Ga 0.75 As layer forming a buffer layer 4 GaAs layer forming a buffer layer 5 i-In z Ga 1-z As layer forming a channel layer (however, z Is 0.15 to 0.3) 6 i-Al x Ga 1-x As layer forming a spacer layer which is the first layer of the carrier supply layer (provided that x is 0.2 to 0.
3) 7 High-concentration n-type planar doped layer that is the second layer of the carrier supply layer 8 n-type AlyGa 1- yAs layer that forms the cap layer that is the third layer of the carrier supply layer (where y is 0. 2-0.
3) 9 Electrode forming layer 1a Non-doped GaAs substrate 8a Non-doped Aly Ga 1- y A forming a cap layer
s layer (where y is 0.2 to 0.3) 9a Electrode forming layer made of non-doped GaAs layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】GaAs基板の(100)面から僅かに傾
斜する面上にチャンネル層をなすノンドープのInGa
As層がバッファ層を介して形成され、該ノンドープの
InGaAs層上にキャリヤ供給層の第1層であるスペ
ーサ層をなすノンドープのAlx Ga1-x As層が形成
され、該ノンドープのAlx Ga1-xAs層上にキャリ
ヤ供給層の第2層である高濃度n型のプレーナドープ層
が形成され、該プレーナドープ層上にキャリヤ供給層の
第3層であるキャップ層をなすAly Ga1-y As層が
形成されてなるプレーナドープHEMT用半導体ウェー
ハにおいて、 前記ノンドープのAlx Ga1-x As層のAl混晶比x
は0.4以上であることを特徴とするプレーナドープH
EMT用半導体ウェーハ。
1. A non-doped InGa forming a channel layer on a surface slightly inclined from the (100) surface of a GaAs substrate.
As layer is formed via a buffer layer, undoped Al x Ga 1-x As layer constituting the spacer layer is a first layer of the carrier supply layer on the undoped InGaAs layer is formed, the non-doped Al x Ga 1-x as layer in a second layer of the carrier supply layer high concentration n-type planar doped layer is formed, Al y forming the capping layer is a third layer of carrier supply layer on the planar-doped layer In a semiconductor wafer for planar-doped HEMT having a Ga 1 -y As layer formed thereon, the Al mixed crystal ratio x of the non-doped Al x Ga 1-x As layer
Is 0.4 or more, and the planar dope H is characterized by
Semiconductor wafer for EMT.
【請求項2】GaAs基板の(100)面から僅かに傾
斜する面上にチャンネル層をなすノンドープのInGa
As層がバッファ層を介して形成され、該ノンドープの
InGaAs層上にキャリヤ供給層の第1層であるスペ
ーサ層をなすノンドープのAlx Ga1-x As層が形成
され、該ノンドープのAlx Ga1-xAs層上にキャリ
ヤ供給層の第2層である高濃度n型のプレーナドープ層
が形成され、該プレーナドープ層上にキャリヤ供給層の
第3層であるキャップ層をなすAly Ga1-y As層が
形成されてなるプレーナドープHEMT用半導体ウェー
ハにおいて、 前記ノンドープのAlx Ga1-x As層のAl混晶比x
は0.7以上であることを特徴とするプレーナドープH
EMT用半導体ウェーハ。
2. A non-doped InGa forming a channel layer on a surface slightly inclined from the (100) surface of a GaAs substrate.
As layer is formed via a buffer layer, undoped Al x Ga 1-x As layer constituting the spacer layer is a first layer of the carrier supply layer on the undoped InGaAs layer is formed, the non-doped Al x Ga 1-x as layer in a second layer of the carrier supply layer high concentration n-type planar doped layer is formed, Al y forming the capping layer is a third layer of carrier supply layer on the planar-doped layer In a semiconductor wafer for planar-doped HEMT having a Ga 1 -y As layer formed thereon, the Al mixed crystal ratio x of the non-doped Al x Ga 1-x As layer
Is 0.7 or more, and the planar doped H is characterized by
Semiconductor wafer for EMT.
【請求項3】請求項1または請求項2記載のプレーナド
ープHEMT用半導体ウェーハを使用して製造されたこ
とを特徴とするプレーナドープHEMT。
3. A planar-doped HEMT manufactured by using the semiconductor wafer for planar-doped HEMT according to claim 1 or 2.
JP8614796A 1996-04-09 1996-04-09 Planar dope hemt semiconductor wafer and planar dope hemt Pending JPH09283444A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8614796A JPH09283444A (en) 1996-04-09 1996-04-09 Planar dope hemt semiconductor wafer and planar dope hemt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8614796A JPH09283444A (en) 1996-04-09 1996-04-09 Planar dope hemt semiconductor wafer and planar dope hemt

Publications (1)

Publication Number Publication Date
JPH09283444A true JPH09283444A (en) 1997-10-31

Family

ID=13878633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8614796A Pending JPH09283444A (en) 1996-04-09 1996-04-09 Planar dope hemt semiconductor wafer and planar dope hemt

Country Status (1)

Country Link
JP (1) JPH09283444A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351000B1 (en) * 1999-06-03 2002-02-26 Nec Corporation Semiconductor having a heterojunction formed between a plurality of semiconductor layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351000B1 (en) * 1999-06-03 2002-02-26 Nec Corporation Semiconductor having a heterojunction formed between a plurality of semiconductor layers

Similar Documents

Publication Publication Date Title
JP3224437B2 (en) III-V compound semiconductor device
US4673959A (en) Heterojunction FET with doubly-doped channel
JPH04318919A (en) Manufacture of gaas device and device manufactured by this method
EP2416353A1 (en) Semiconductor device
JPH09283444A (en) Planar dope hemt semiconductor wafer and planar dope hemt
US5828087A (en) AlInAs semiconductor device contaning Si and P
JP2557373B2 (en) Compound semiconductor device
JPH098285A (en) Hetero-junction semiconductor device
JPS62144365A (en) Laminated structure
JP2621854B2 (en) High mobility transistor
JP2679127B2 (en) Field effect transistor
JPH0817241B2 (en) Thin wire field effect transistor and method of manufacturing the same
JPS6012773A (en) Manufacture of semiconductor element
JPH0468775B2 (en)
JPH02285682A (en) Semiconductor hetero junction and semiconductor device using it
JP3299188B2 (en) Semiconductor device
JP2712252B2 (en) High resistance AlInAs crystal film and transistor
JPS61210678A (en) Compound semiconductor device
JPH06252175A (en) Transistor having high electron mobility
JPH11111927A (en) Semiconductor device and manufacture thereof
JPS6052055A (en) Semiconductor device
JPH11111964A (en) Semiconductor device
JPH04273447A (en) Semiconductor device
JPH01223773A (en) Field effect transistor
JPH07283396A (en) Heterojunction field-effect transistor