JPH09283363A - Chip part and its manufacturing method - Google Patents

Chip part and its manufacturing method

Info

Publication number
JPH09283363A
JPH09283363A JP8094376A JP9437696A JPH09283363A JP H09283363 A JPH09283363 A JP H09283363A JP 8094376 A JP8094376 A JP 8094376A JP 9437696 A JP9437696 A JP 9437696A JP H09283363 A JPH09283363 A JP H09283363A
Authority
JP
Japan
Prior art keywords
chip
parallel body
external electrode
parallel
monolithic ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8094376A
Other languages
Japanese (ja)
Inventor
Shunichi Kato
俊一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP8094376A priority Critical patent/JPH09283363A/en
Publication of JPH09283363A publication Critical patent/JPH09283363A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a chip part having a large electrostatic capacitance and high reliability on quality, also facilitating automatic packaging. SOLUTION: A plurality of the first outer electrodes 3A and the second outer electrodes 3B of the chip laminated ceramic capacitors 1 having the first outer electrodes 3A and the second outer electrodes 3B are arranged to be adjacent to one another for the formation of a parallel body 8. Besides, the surface of the parallel body 8 leaving a part of the lower side thereof is covered with an exterior resin to form an exterior resin film 9 thereby enabling the parallel body 8 to be integrally structured. Furthermore, the parts of the base substance of each chip laminated ceramic capacitor and the parts of the first outer electrodes 3A and the second outer electrodes 3B are exposed. Finally, the chip part is packaged on a circuit substrate through the intermediary of the first and second exposed electrodes 3A and 3B.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、複数のいわゆるチ
ップ型積層セラミックコンデンサを一体構造にまとめた
チップ部品およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip part in which a plurality of so-called chip type monolithic ceramic capacitors are integrated into a single structure and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、電子機器の小型化をはかるため、
電子回路を構成する電子部品の高密度度化が飛躍的に進
んでいる。このため、コンデンサとして、小形ながら比
較的大きな静電容量を有するチップ型積層セラミックコ
ンデンサの使用が主流となっている。
2. Description of the Related Art In recent years, in order to reduce the size of electronic devices,
The density of electronic components that make up electronic circuits has increased dramatically. For this reason, chip type monolithic ceramic capacitors, which are small but have a relatively large electrostatic capacity, are mainly used as capacitors.

【0003】図6(a)乃至(c)を用いて、チップ型
積層セラミックコンデンサ1について説明する。
The chip type monolithic ceramic capacitor 1 will be described with reference to FIGS. 6 (a) to 6 (c).

【0004】チップ型積層セラミックコンデンサ1は、
素体2と、第一の外部電極3Aおよび第二の外部電極3
Bとから構成される。
The chip type monolithic ceramic capacitor 1 is
Element body 2, first external electrode 3A and second external electrode 3
B and.

【0005】素体2は、セラミック体4および内部電極
5A、5Bとから一体に形成される。セラミック体4
は、例えばチタン酸バリウム(BaTiO3)のような
誘電率の大きい材料で形成された長方体である。セラミ
ック体4は、表面に内部電極5Aを設けたセラミック板
4Aと、内部電極5Bを設けたセラミック板4Aを積層
して形成される。内部電極5Aは、セラミック板4Aの
一方の短辺中央部から他方の短辺中央部近傍にかけて配
置された長方形の厚膜導体である。また、内部電極5B
は、セラミック板4Aの他方の短辺中央部から一方の短
辺中央部近傍にかけて配置された長方形の厚膜導体であ
る。この場合、セラミック板4Aの長辺縁、すなわち長
辺から一定範囲L1には内部電極5A、5Bは形成され
ない。なお、内部電極5A、5Bは、例えば銀−パラジ
ウム(Ag−Pd)系の合金を用いて形成される。この
結果、素体2は直方体形状に形成され、内部電極5Aの
一方の短辺が素体2の短辺側面F1において露出し、内
部電極5Bの一方の短辺が素体2の短辺側面F2におい
て露出する。
The element body 2 is formed integrally with the ceramic body 4 and the internal electrodes 5A and 5B. Ceramic body 4
Is a rectangular parallelepiped formed of a material having a large dielectric constant, such as barium titanate (BaTiO3). The ceramic body 4 is formed by laminating a ceramic plate 4A having an internal electrode 5A provided on the surface thereof and a ceramic plate 4A having an internal electrode 5B provided thereon. The internal electrode 5A is a rectangular thick film conductor arranged from the central portion of one short side of the ceramic plate 4A to the vicinity of the central portion of the other short side. Also, the internal electrode 5B
Is a rectangular thick film conductor arranged from the central portion of the other short side of the ceramic plate 4A to the vicinity of the central portion of the one short side. In this case, the internal electrodes 5A and 5B are not formed in the long side edge of the ceramic plate 4A, that is, in the fixed range L1 from the long side. The internal electrodes 5A and 5B are formed using, for example, a silver-palladium (Ag-Pd) -based alloy. As a result, the element body 2 is formed in a rectangular parallelepiped shape, one short side of the internal electrode 5A is exposed at the short side surface F1 of the element body 2, and one short side of the internal electrode 5B is the short side surface of the element body 2. Exposed at F2.

【0006】第一の外部電極3Aは、素体2の短辺側面
F1、短辺側面F1に近接した長辺側面F3、表面F
4、裏面F5の一部分を覆うように形成される。また、
第二の外部電極3Bは、素体2の短辺側面F2、短辺側
面F2に近接した長辺側面F3、表面F4、裏面F5の
一部分を覆うように形成される。この結果、短辺側面F
1において露出した内部電極5Aは、第一の外部電極3
Aと電気的に接続される。また、短辺側面F2において
露出した内部電極5Bは、第二の外部電極3Bと電気的
に接続される。従って、内部電極5Aと5Bの間の静電
容量は、第一の外部電極3Aと第二の外部電極3Bを介
して取り出される。なお、第一の外部電極3Aと第二の
外部電極3Bは、例えば銀(Ag)の表面にニッケル
(Ni)およびスズ(Sn)のメッキを施して形成され
る。
The first external electrode 3A has a short side face F1 of the element body 2, a long side face F3 close to the short side face F1, and a front face F.
4, formed so as to cover a part of the back surface F5. Also,
The second external electrode 3B is formed so as to cover a part of the short side face F2 of the element body 2, the long side face F3 close to the short side face F2, the front face F4, and the rear face F5. As a result, the short side surface F
The internal electrode 5A exposed at 1 is the first external electrode 3
A is electrically connected. The internal electrode 5B exposed on the short side surface F2 is electrically connected to the second external electrode 3B. Therefore, the electrostatic capacitance between the internal electrodes 5A and 5B is taken out via the first external electrode 3A and the second external electrode 3B. The first external electrode 3A and the second external electrode 3B are formed, for example, by plating the surface of silver (Ag) with nickel (Ni) and tin (Sn).

【0007】このようなチップ型積層セラミックコンデ
ンサ1は、セラミック板4の厚みを薄くすることによ
り、また内部電極5A、5Bを積み重ねて電極面積を広
くすることにより、単層構造のセラミックコンデンサに
比較して小形に形成することができ、また大きな静電容
量を得ることができる。
The chip type monolithic ceramic capacitor 1 as described above is compared with a ceramic capacitor having a single layer structure by reducing the thickness of the ceramic plate 4 and widening the electrode area by stacking the internal electrodes 5A and 5B. Can be formed into a small size, and a large capacitance can be obtained.

【0008】しかし、電子回路を設計する上で静電容量
が大きなコンデンサを必要とする場合は、一つのチップ
型積層セラミックコンデンサ1の静電容量では不充分で
ある。このため、図7(a)のように複数のチップ型積
層セラミックコンデンサ1を段積みし、この後図7
(b)のように第一の外部電極3Aどうしを、また第二
の外部電極3Bどうしを高温半田6を用いて相互に並列
接続して使用していた。なお、第一の外部電極3Aと第
二の外部電極3Bに銀ペ−ストをそれぞれ焼き付けて複
数のチップ型積層セラミックコンデンサ1を並列接続す
る場合もあった。また、図7(c)のように高温半田を
用いて第一の外部電極3Aと第二の外部電極3Bに金属
端子7をそれぞれ接続し、複数のチップ型積層セラミッ
クコンデンサ1を並列接続する場合もあった。
However, when a capacitor having a large electrostatic capacity is required for designing an electronic circuit, the electrostatic capacity of one chip type monolithic ceramic capacitor 1 is insufficient. For this reason, a plurality of chip type monolithic ceramic capacitors 1 are stacked in layers as shown in FIG.
As shown in (b), the first external electrodes 3A are used and the second external electrodes 3B are used in parallel connection with each other using the high temperature solder 6. In some cases, a plurality of chip type monolithic ceramic capacitors 1 are connected in parallel by baking silver paste on the first external electrode 3A and the second external electrode 3B, respectively. Further, as shown in FIG. 7C, when the metal terminals 7 are respectively connected to the first external electrode 3A and the second external electrode 3B by using high temperature solder, and a plurality of chip type multilayer ceramic capacitors 1 are connected in parallel. There was also.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、高温半
田を用いて複数のチップ型積層セラミックコンデンサ1
を並列接続する場合や、銀ペ−ストを焼き付けて複数の
チップ型積層セラミックコンデンサ1を並列接続する場
合には、チップ型積層セラミックコンデンサ1の内部に
熱歪みが発生する。このため、熱歪みに起因する内部応
力がセラミック板4の強度を上回るとセラミック板4に
クラックが発生し、内部電極5A、5Bの間にショ−ト
等の不具合が発生することがあった。
However, a plurality of chip type monolithic ceramic capacitors 1 using high temperature solder are used.
When connecting in parallel with each other or when a plurality of chip type monolithic ceramic capacitors 1 are connected in parallel by baking a silver paste, thermal distortion occurs in the chip type monolithic ceramic capacitor 1. Therefore, when the internal stress caused by the thermal strain exceeds the strength of the ceramic plate 4, cracks may occur in the ceramic plate 4 and defects such as shorts may occur between the internal electrodes 5A and 5B.

【0010】また、金属端子7を第一の外部電極3Aと
第二の外部電極3Bにそれぞれ接続した場合は、チップ
型積層セラミックコンデンサ1を段積みした状態の外形
寸法が一定しないという問題があった。このため、自動
実装機を用いて回路基板に実装しようとするとセンタリ
ング工程が難しく、自動実装することができなかった。
従って、人手を介して一つ一つ実装しなければならず、
コストアップの要因となっていた。
Further, when the metal terminals 7 are connected to the first external electrode 3A and the second external electrode 3B, respectively, there is a problem that the outer dimensions of the chip type monolithic ceramic capacitors 1 stacked are not constant. It was For this reason, when attempting to mount on a circuit board using an automatic mounting machine, the centering process is difficult and automatic mounting cannot be performed.
Therefore, you have to manually implement each one,
It was a factor of cost increase.

【0011】そこで、本発明は、上記目的を解決するた
めのチップ部品およびその製造方法の提供を目的とす
る。
Therefore, an object of the present invention is to provide a chip part and a manufacturing method thereof for solving the above-mentioned object.

【0012】[0012]

【課題を解決するための手段】本発明は、上記目的を達
成するため、次のように構成される。すなわち、第一
に、第一の外部電極および第二の外部電極を有するチッ
プ型積層セラミックコンデンサが第一の外部電極どうし
および第二の外部電極どうしを相互に密着して複数並べ
られた並列体と、該並列体の各第一の外部電極および各
第二の外部電極の一部を露出するように該並列体を一体
構造に固定する手段とからなるものである。
The present invention is configured as follows to achieve the above object. That is, first, a parallel body in which a plurality of chip type monolithic ceramic capacitors having a first external electrode and a second external electrode are arranged so that the first external electrodes and the second external electrodes are in close contact with each other. And means for fixing the parallel body in an integral structure so as to expose a part of each of the first and second external electrodes of the parallel body.

【0013】この構成により、複数のチップ型積層セラ
ミックコンデンサは、第一の外部電極どうしおよび第二
の外部電極どうしが接触した状態で一つの構造体として
まとめられ、チップ型積層セラミックコンデンサ1個の
個数倍の静電容量を持ったチップ部品となる。また、並
列体の下部側の各第一の外部電極および各第二の外部電
極が露出しており、回路基板への接続はこの露出した各
第一の外部電極および各第二の外部電極を介して行われ
る。
With this structure, a plurality of chip type monolithic ceramic capacitors are grouped as one structure with the first external electrodes and the second external electrodes being in contact with each other. It becomes a chip component with a capacitance that is several times as large as that of the chip component. Further, each first external electrode and each second external electrode on the lower side of the parallel body are exposed, and connection to the circuit board is performed by connecting each exposed first external electrode and each second external electrode. Done through.

【0014】第二に、第一の発明において、固定する手
段は、並列体を被覆する外装樹脂被覆からなるものであ
る。
Secondly, in the first invention, the fixing means comprises an exterior resin coating for coating the parallel body.

【0015】並列体の表面は下部側の一部を除いて成型
された外装樹脂被覆によって覆われ、複数の積層セラミ
ックコンデンサは一体構造にまとめられる。
The surface of the parallel body is covered with an exterior resin coating molded except a part of the lower side, and the plurality of laminated ceramic capacitors are integrated into an integrated structure.

【0016】第三に、第一の発明において、固定する手
段は、並列体を束ねる熱収縮チュ−ブからなるものであ
る。
Thirdly, in the first invention, the fixing means comprises a heat-shrink tube for bundling the parallel bodies.

【0017】並列体の側面の下部側の一部を除いて熱収
縮チュ−ブが被せられ、熱を加えることにより複数の積
層セラミックコンデンサが束ねられる。この結果、並列
体は、一体構造にまとめられる。
A heat shrinkable tube is covered except a part of the lower side of the side surface of the parallel body, and a plurality of laminated ceramic capacitors are bundled by applying heat. As a result, the parallel body is integrated into a unitary structure.

【0018】第四に、複数のチップ型積層セラミックコ
ンデンサを基板上に並べて仮固定する工程と、該並列体
の外形を形成する型部材を設け、その型部材内に液状の
樹脂を注入する工程と、基板上に仮固定された前記並列
体の基板側の一部を残して液状の樹脂に侵浸する工程
と、前記液状の樹脂を前記並列体が侵浸した状態で乾燥
・硬化させる工程とからなるものである。
Fourth, a step of arranging and temporarily fixing a plurality of chip type monolithic ceramic capacitors on a substrate, and a step of providing a mold member for forming the outer shape of the parallel body and injecting a liquid resin into the mold member. And a step of infiltrating the liquid resin while leaving a part of the parallel body temporarily fixed on the substrate on the substrate side, and a step of drying and curing the liquid resin in the state of the parallel body infiltrating. It consists of and.

【0019】複数個のチップ型積層セラミックコンデン
サを一つにまとめたチップ部品が容易に量産できる。型
部材内に充填された液状の樹脂に並列体を侵浸した状態
で、樹脂を乾燥・硬化する結果として、並列体の表面は
下部側の一部を除いて寸法精度良く外装樹脂被覆で覆わ
れる。
A chip component in which a plurality of chip type monolithic ceramic capacitors are integrated can be easily mass-produced. As a result of drying and curing the resin while the parallel body is immersed in the liquid resin filled in the mold member, the surface of the parallel body is covered with the exterior resin coating with good dimensional accuracy except for a part on the lower side. Be seen.

【0020】[0020]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施例1)図1を用いて、本発明に係るチップ部品に
ついて説明する。なお、チップ型積層セラミックコンデ
ンサ1は、従来例で説明したので説明は省略し、同じ構
成部分は同じ番号を用いる。
(Embodiment 1) A chip part according to the present invention will be described with reference to FIG. Since the chip type monolithic ceramic capacitor 1 has been described in the conventional example, the description thereof is omitted, and the same components have the same numbers.

【0021】チップ部品は、並列体8と、外装樹脂被覆
9とから構成される。
The chip part is composed of a parallel body 8 and an exterior resin coating 9.

【0022】並列体8は、三個のチップ型積層セラミッ
クコンデンサ1から形成される。並列体8の形成に際し
て、一のチップ型積層セラミックコンデンサ1の素体2
の表面F4と、他のチップ型積層セラミックコンデンサ
1の素体2の裏面F5とを対向させ、また、一のチップ
型積層セラミックコンデンサ1の第一の外部電極3Aと
第二の外部電極3Bが、他のチップ型積層セラミックコ
ンデンサ1の第一の外部電極3Aと第二の外部電極3B
にそれぞれ密着するように並べられる。このように形成
された並列体8は、各チップ型積層セラミックコンデン
サ1の素体2の一方の長辺側面F3を上側に、また他方
の長辺側面F3を下側にして載置される。
The parallel body 8 is formed of three chip type monolithic ceramic capacitors 1. When forming the parallel body 8, the element body 2 of one chip type monolithic ceramic capacitor 1 is formed.
The front surface F4 of the other chip type multilayer ceramic capacitor 1 and the back surface F5 of the element body 2 of the other chip type multilayer ceramic capacitor 1 are opposed to each other, and the first external electrode 3A and the second external electrode 3B of one chip type multilayer ceramic capacitor 1 are , A first external electrode 3A and a second external electrode 3B of another chip type monolithic ceramic capacitor 1
Are arranged so that they are in close contact with each other. The parallel body 8 thus formed is placed with one long side surface F3 of the element body 2 of each chip type monolithic ceramic capacitor 1 on the upper side and the other long side surface F3 on the lower side.

【0023】並列体8の表面は、下部側の一部を残して
外装樹脂によって覆われる。この結果、並列体8は、外
装樹脂被覆9により一つの構造体としてまとめられる。
また、並列体8の下部側は外装樹脂被覆9から露出し、
各チップ型積層セラミックコンデンサ1の素体2の一部
と、第一の外部電極3Aおよび第二の外部電極3Bの一
部が露出する。この場合、素体2は、下側の長辺側面F
3から一定幅L2だけ露出したとすると、L2はL1よ
りも短く設定される。この結果、素体2の露出した内部
には内部電極5A、5Bは形成されない。一般的に、並
列体8の高さの約80から90%が外装樹脂被覆9によ
って覆われる。
The surface of the parallel body 8 is covered with an exterior resin, leaving a part of the lower side. As a result, the parallel bodies 8 are put together as one structure by the exterior resin coating 9.
Also, the lower side of the parallel body 8 is exposed from the exterior resin coating 9,
A part of the element body 2 of each chip type monolithic ceramic capacitor 1 and a part of the first external electrode 3A and the second external electrode 3B are exposed. In this case, the element body 2 has a lower long side surface F.
Assuming that a constant width L2 is exposed from 3, L2 is set shorter than L1. As a result, the internal electrodes 5A and 5B are not formed inside the exposed body 2. Generally, about 80 to 90% of the height of the parallel body 8 is covered with the exterior resin coating 9.

【0024】このように形成されたチップ部品は、回路
基板に形成された配線パタ−ンの所定端子に、外装樹脂
被覆9から露出した第一の外部電極3Aおよび第二の外
部電極3Bを介して搭載される。この後、外部から加熱
して所定端子に塗布されたクリ−ム半田を溶融すると、
チップ部品は回路基板に実装される。また、同時に、各
チップ型積層セラミックコンデンサ1の第一の外部電極
3Aどうし、および第二の外部電極3Bどうしが半田を
介して電気的に接続される。この結果、三個のチップ型
積層セラミックコンデンサ1は、確実に電気的に並列接
続される。なお、半田は外装樹脂被覆9に付着せず、露
出した第一の外部電極3Aおよび第二の外部電極3Bに
のみ付着する。このため、配線パタ−ンの所定端子と、
露出した第一の外部電極3Aおよび第二の外部電極3B
の間に形成される半田フィレットの高さは低くおさえら
れる。従って、半田フィレットと各積層セラミックコン
デンサ1の間に発生する応力が小さくなり、各積層セラ
ミックコンデンサ1の素体2に発生するクラックを防ぐ
ことができる。また、クラックが発生したとしても、素
体2の外装樹脂被覆9から露出した部分、すなわち内部
電極5A、5Bが形成されていない部分に発生するの
で、内部電極5Aと5Bの間のショ−トは発生しない。
In the chip component thus formed, the first external electrode 3A and the second external electrode 3B exposed from the exterior resin coating 9 are provided to the predetermined terminals of the wiring pattern formed on the circuit board. Will be installed. After that, if the cream solder applied to the predetermined terminals is melted by heating from the outside,
The chip component is mounted on the circuit board. At the same time, the first external electrodes 3A and the second external electrodes 3B of each chip type monolithic ceramic capacitor 1 are electrically connected via solder. As a result, the three chip type monolithic ceramic capacitors 1 are surely electrically connected in parallel. The solder does not adhere to the exterior resin coating 9, but adheres only to the exposed first external electrode 3A and second exposed external electrode 3B. Therefore, the predetermined terminals of the wiring pattern,
Exposed first external electrode 3A and second external electrode 3B
The height of the solder fillet formed between them is kept low. Therefore, the stress generated between the solder fillet and each monolithic ceramic capacitor 1 is reduced, and the crack generated in the element body 2 of each monolithic ceramic capacitor 1 can be prevented. Even if cracks are generated, they are generated in the portion of the element body 2 exposed from the exterior resin coating 9, that is, the portion where the internal electrodes 5A and 5B are not formed. Therefore, the short circuit between the internal electrodes 5A and 5B is performed. Does not occur.

【0025】なお、上述した実施例では、三つの積層セ
ラミックコンデンサからなるチップ部品を例示したが、
チップ型積層セラミックコンデンサは少なくとも二個以
上あれば良い。
In the above-mentioned embodiment, the chip component composed of three monolithic ceramic capacitors is exemplified.
At least two chip type multilayer ceramic capacitors may be used.

【0026】また、外装樹脂被覆9の外形は必ずしも直
方体形状に限られることなく、図2のように、外装樹脂
被覆9の天面に面取り部9Aを設けても良い。この面取
り部9Aを設けた場合は、チップ部品をエンボス穴を設
けたエンボステ−プに収納したとしても、取り出す場合
に引っ掛かりがなくなりスム−スに取り出すことができ
る。
The outer shape of the exterior resin coating 9 is not necessarily limited to the rectangular parallelepiped shape, and a chamfered portion 9A may be provided on the top surface of the exterior resin coating 9 as shown in FIG. When the chamfered portion 9A is provided, even if the chip component is stored in the embossed tape having the embossed hole, the chip component is not caught when it is taken out and can be taken out smoothly.

【0027】さらに、上述した実施例では、外装樹脂被
覆9を用いて並列体8を一つの構造体としてまとめる場
合を例示したが、これに限られることはない。図3
(a)および(b)を用いて、外装樹脂被覆9の代わり
に熱収縮チュ−ブ10を用いた場合について説明する。
熱収縮チュ−ブ10は加熱すると、半径方向に縮む特徴
を有する。このため、並列体8の下部側が露出するよう
に被せられた熱収縮チュ−ブ10を加熱すると、熱収縮
チュ−ブ10は並列体8を束ねるように収縮する。この
結果、並列体8は、熱収縮チュ−ブ10を介して一体構
造にまとめられる。なお、外装樹脂被覆9を用いた場合
と同様、並列体8の下部側の露出した素体2の内部には
内部電極5A、5Bが形成されないようにする。また、
半田は熱収縮チュ−ブ10に付着しないため、外装樹脂
被覆9を用いた場合と同様、半田フィレットの高さは低
くおさえられる。このため、各積層セラミックコンデン
サ1の素体2に発生するクラックを防ぐことができる。
また、クラックが発生したとしても、素体2の熱収縮チ
ュ−ブ10から露出した部分、すなわち内部電極5A、
5Bが形成されていない部分に発生するので、内部電極
5Aと5Bの間のショ−トを防ぐことができる。
Further, in the above-mentioned embodiment, the case where the parallel body 8 is integrated into one structure by using the exterior resin coating 9 is illustrated, but the present invention is not limited to this. FIG.
The case where the heat shrinkable tube 10 is used instead of the exterior resin coating 9 will be described with reference to (a) and (b).
The heat shrink tube 10 has the feature of shrinking radially when heated. Therefore, when the heat shrinkable tube 10 covered so that the lower side of the parallel body 8 is exposed is heated, the heat shrinkable tube 10 shrinks so as to bundle the parallel body 8. As a result, the parallel body 8 is integrated into a unitary structure through the heat shrink tube 10. As in the case of using the exterior resin coating 9, the internal electrodes 5A and 5B are not formed inside the exposed element body 2 on the lower side of the parallel body 8. Also,
Since the solder does not adhere to the heat shrinkable tube 10, the height of the solder fillet can be kept low, as in the case of using the exterior resin coating 9. Therefore, it is possible to prevent cracks occurring in the element body 2 of each monolithic ceramic capacitor 1.
Even if a crack occurs, the portion of the element body 2 exposed from the heat-shrinkable tube 10, that is, the internal electrode 5A,
Since it occurs in the portion where 5B is not formed, it is possible to prevent the short between the internal electrodes 5A and 5B.

【0028】(実施例2)図4(a)乃至(e)を用い
て、本発明に係るチップ部品の製造方法について説明す
る。なお、チップ型積層セラミックコンデンサ1は、従
来例で説明したので説明は省略し、同じ構成部分は同じ
番号を用いる。
(Embodiment 2) A method of manufacturing a chip component according to the present invention will be described with reference to FIGS. 4 (a) to 4 (e). Since the chip type monolithic ceramic capacitor 1 has been described in the conventional example, the description thereof is omitted, and the same components have the same numbers.

【0029】平板11の表面に粘着層12を設けた基板
13が用意される。粘着層12は、例えば表裏面に粘着
剤を塗布した両面テ−プが用いられる。この後、三個の
チップ型積層セラミックコンデンサ1は、素体2の一方
の長辺側面F3側が粘着層12に貼り付けられる。三個
のチップ型積層セラミックコンデンサ1は、一のチップ
型積層セラミックコンデンサ1の第一の外部電極3Aと
第二の外部電極3Bが、他のチップ型積層セラミックコ
ンデンサ1の第一の外部電極3Aと第二の外部電極3B
とそれぞれ密着するように並べられ、並列体8が形成さ
れる。
A substrate 13 having an adhesive layer 12 on the surface of a flat plate 11 is prepared. As the adhesive layer 12, for example, a double-sided tape having front and back surfaces coated with an adhesive is used. After that, in the three chip type monolithic ceramic capacitors 1, one long side surface F3 side of the element body 2 is attached to the adhesive layer 12. In the three chip type monolithic ceramic capacitors 1, the first external electrode 3A and the second external electrode 3B of one chip type monolithic ceramic capacitor 1 are the first external electrodes 3A of the other chip type monolithic ceramic capacitor 1. And the second external electrode 3B
And the parallel body 8 are formed so as to be in close contact with each other.

【0030】次に、開口形が四角形のキャビティ−14
が形成された樹脂成型用の型部材15が用意される。キ
ャビティ−14の開口形の寸法は、基板13に貼り付け
られた並列体8の縦横の寸法L3、L4よりやや大きく
形成される。また、キャビティ−14の深さは、並列体
8の高さの寸法L5よりやや大きく形成される。なお、
型部材15は、金属あるいは、加熱した際に寸法変化が
少ない材料を用いて形成される。キャビティ−14の内
部には、ディスペンサノズル16を用いて液状の樹脂1
7が充填される。
Next, a cavity 14 having a square opening shape
A mold member 15 for resin molding in which is formed is prepared. The opening-shaped dimension of the cavity 14 is formed to be slightly larger than the vertical and horizontal dimensions L3 and L4 of the parallel body 8 attached to the substrate 13. Further, the depth of the cavity 14 is formed to be slightly larger than the height dimension L5 of the parallel body 8. In addition,
The mold member 15 is formed using a metal or a material whose dimensional change is small when heated. A liquid resin 1 is provided inside the cavity 14 by using a dispenser nozzle 16.
7 is filled.

【0031】次に、基板13をひっくり返して並列体8
をキャビティ−14の内部に挿入し、液状の樹脂17の
中に侵浸する。なお、並列体8は、キャビティ−14の
中央に位置するように配置される。この後、この状態の
まま加熱して液状の樹脂17を乾燥・硬化させ、並列体
8の表面に外装樹脂被覆9を形成する。
Next, the substrate 13 is turned over and the parallel body 8 is formed.
Is inserted into the cavity 14 and immersed in the liquid resin 17. The parallel body 8 is arranged so as to be located at the center of the cavity-14. After that, the liquid resin 17 is dried and cured by heating in this state, and the exterior resin coating 9 is formed on the surface of the parallel body 8.

【0032】次に、基板13を型部材15の上方に引き
上げ、外装樹脂被覆9で覆われた並列体8をキャビティ
−14から引き抜く。
Next, the substrate 13 is pulled up above the die member 15, and the parallel body 8 covered with the exterior resin coating 9 is pulled out from the cavity 14.

【0033】次に、外装樹脂被覆9で覆われた並列体8
を粘着層12から剥がすと、チップ部品が完成する。
Next, the parallel body 8 covered with the exterior resin coating 9 is formed.
Is peeled off from the adhesive layer 12, the chip part is completed.

【0034】なお、上述の実施例における型部材15に
設けられたキャビティ−14は開口形が四角形の直方体
であったが、図5のようにキャビティ−14の穴底の周
囲には穴中心部側に向けて下り傾斜状になったテ−パ−
面14Aを設けても良い。キャビティ−14の内部に並
列体8を挿入する際、テ−パ−面14Aを案内にして並
列体8は位置決めされるので、凹部13の中央部に並列
体8が位置精度良く配置される。また、テ−パ−面14
Aと対応する外装樹脂被覆9には、面取り部9Aが形成
される。
The cavity 14 provided in the mold member 15 in the above-mentioned embodiment is a rectangular parallelepiped having an opening shape, but as shown in FIG. 5, the hole center is formed around the hole bottom of the cavity 14. Tapered downward toward the side
The surface 14A may be provided. When the parallel body 8 is inserted into the cavity 14, the parallel body 8 is positioned with the taper surface 14A as a guide, so that the parallel body 8 is arranged in the central portion of the recess 13 with high positional accuracy. Also, the taper surface 14
A chamfered portion 9A is formed on the exterior resin coating 9 corresponding to A.

【0035】なお、上述の実施例の説明においてチップ
部品を一つ形成する場合を例示したが、多数のチップ部
品を同時に形成する製造方法とすることができる。この
場合は、基板13に複数の並列体8が形成される。ま
た、型部材15には、複数の並列体8をそれぞれ挿入す
るための複数のキャビティ−14が設けられる。この結
果、多数個のチップ部品を一度に製造することができ
る。
Although the case of forming one chip component has been illustrated in the above description of the embodiment, a manufacturing method in which a large number of chip components are simultaneously formed can be used. In this case, a plurality of parallel bodies 8 are formed on the substrate 13. In addition, the mold member 15 is provided with a plurality of cavities 14 into which the plurality of parallel bodies 8 are respectively inserted. As a result, a large number of chip components can be manufactured at once.

【0036】[0036]

【発明の効果】本発明のチップ部品は、次のような効果
を有する。
The chip component of the present invention has the following effects.

【0037】(1)複数のチップ型積層セラミックコン
デンサを外装樹脂被覆等の手段を用いて一体構造にまと
めることにより、大きな静電容量を有するチップ部品を
簡便に形成することができる。
(1) By integrating a plurality of chip-type monolithic ceramic capacitors into an integrated structure by using a means such as exterior resin coating, a chip component having a large capacitance can be easily formed.

【0038】(2)チップ部品の寸法精度が良いため、
自動装着が可能となる。また、チップ部品は外装樹脂被
覆等で覆われているため、自動実装機を用いて自動実装
する際のセンタリング時に押圧されても衝撃が緩和さ
れ、チップ型積層セラミックコンデンサの割れ、欠けの
発生を防ぐことができる。
(2) Since the chip parts have good dimensional accuracy,
Automatic mounting is possible. In addition, since the chip components are covered with the exterior resin coating, etc., the impact is mitigated even when pressed during centering during automatic mounting using an automatic mounting machine, and the chip-type monolithic ceramic capacitors are not cracked or chipped. Can be prevented.

【0039】(3)従来の段積みしたチップ型積層セラ
ミックコンデンサのように高温半田等を用いて並列接続
しないので、チップ型積層セラミックコンデンサの内部
に熱歪みが発生しない。また、複数のチップ型積層セラ
ミックコンデンサからなる並列体を外装樹脂被覆等で覆
うので、各チップ型積層セラミックコンデンサの第一の
外部電極と第二の外部電極の露出面積が小さくなる。こ
のため、チップ部品を回路基板の所定端子に実装する際
に形成される半田フィレットの高さが低くおさえられ、
半田フィレットとチップ型積層セラミックコンデンサに
発生する応力が小さくなる。これらの結果、チップ型積
層セラミックコンデンサのセラミック体にクラックが発
生しにくくなる。従って、たわみ強度、およびヒ−トサ
イクルを行った際の限界強度が向上する。また、クラッ
クが発生したとしても、外装樹脂被覆等から露出した内
部電極が形成されていない素体部分であるので、内部電
極間のショ−トが防げ、発火の危険等が回避される。こ
の結果、品質上の信頼性が高まる。
(3) Since the chips are not connected in parallel using high-temperature solder or the like unlike the conventional stacked chip-type monolithic ceramic capacitors, thermal distortion does not occur inside the chip-type monolithic ceramic capacitors. Further, since the parallel body composed of a plurality of chip type multilayer ceramic capacitors is covered with the exterior resin coating or the like, the exposed area of the first external electrode and the second external electrode of each chip type multilayer ceramic capacitor is reduced. Therefore, the height of the solder fillet formed when the chip component is mounted on the predetermined terminal of the circuit board is kept low,
The stress generated in the solder fillet and the chip type monolithic ceramic capacitor is reduced. As a result, cracks are less likely to occur in the ceramic body of the chip type monolithic ceramic capacitor. Therefore, the flexural strength and the critical strength after heat cycle are improved. Further, even if a crack occurs, since it is the body portion where the internal electrodes exposed from the exterior resin coating and the like are not formed, the short between internal electrodes can be prevented, and the risk of ignition can be avoided. As a result, quality reliability is improved.

【0040】チップ部品の製造方法は、次のような効果
を有する。
The method of manufacturing a chip part has the following effects.

【0041】(1)複数のチップ型積層セラミックコン
デンサからなる並列体をキャビティ−に充填された液状
の樹脂に侵浸した後、そのままの状態で硬化する。この
ため、極めて簡便に並列体を一体構造にまとめることが
できる。また、チップ部品は寸法精度良く形成されるの
で、自動実装が可能となる。
(1) A parallel body composed of a plurality of chip type monolithic ceramic capacitors is soaked in a liquid resin filled in a cavity and then cured as it is. Therefore, it is possible to extremely easily combine the parallel bodies into an integrated structure. Moreover, since the chip components are formed with high dimensional accuracy, automatic mounting becomes possible.

【0042】(2)製造方法が簡便なため、多数個取
り、すなわちマルチ処理への展開がしやすく、チップ部
品の生産性を高めることができる。
(2) Since the manufacturing method is simple, it is easy to take a large number of chips, that is, to develop a multi-process, and the productivity of chip parts can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る第一のチップ部品であり、図1
(a)は外観斜視図であり、図1(b)は図1(a)に
おけるA−A´での断面図である。
1 is a first chip component according to the present invention, and FIG.
1A is an external perspective view, and FIG. 1B is a cross-sectional view taken along the line AA ′ in FIG.

【図2】本発明に係る第二のチップ部品の外観斜視図で
ある。
FIG. 2 is an external perspective view of a second chip part according to the present invention.

【図3】本発明に係る第三のチップ部品であり、図3
(a)は外観斜視図であり、図3(b)は図3(a)に
おけるA−A´での断面図である。
3 is a third chip part according to the present invention, and FIG.
3A is an external perspective view, and FIG. 3B is a cross-sectional view taken along the line AA ′ in FIG.

【図4】本発明に係る第一のチップ部品の製造工程概略
図である。
FIG. 4 is a schematic view of the manufacturing process of the first chip part according to the present invention.

【図5】本発明に係る第二のチップ部品の製造工程で使
用する型部材の断面図である。
FIG. 5 is a cross-sectional view of a mold member used in a second chip part manufacturing process according to the present invention.

【図6】一般的な積層セラミックコンデンサを示す図で
あり、図6(a)は一部に切欠を設けた外観斜視図であ
り、図6(b)は積層コンデンサを構成する素体の分解
斜視図であり、図6(c)は素体の外観斜視図である。
FIG. 6 is a view showing a general monolithic ceramic capacitor, FIG. 6 (a) is an external perspective view in which a notch is partially provided, and FIG. 6 (b) is an exploded view of an element body forming the monolithic capacitor. It is a perspective view, and FIG.6 (c) is an external appearance perspective view of an element body.

【図7】図7(a)は一般的な積層セラミックコンデン
サを段積みした状態を示す外観斜視図であり、図7
(b)は段積みした積層セラミックコンデンサの外部電
極を半田付けした状態を示す断面図であり、図7(c)
は段積みした積層セラミックコンデンサの外部電極に金
属端子を接続した状態を示す断面図である。
FIG. 7A is an external perspective view showing a state in which general monolithic ceramic capacitors are stacked.
FIG. 7B is a sectional view showing a state in which external electrodes of stacked ceramic capacitors are soldered, and FIG.
FIG. 3 is a cross-sectional view showing a state in which metal terminals are connected to the external electrodes of the stacked ceramic capacitors.

【符号の説明】[Explanation of symbols]

1 チップ型積層セラミックコンデンサ 2 素体 3A 第一の外部電極 3B 第二の外部電極 4 セラミック体 4A セラミック板 5A、5B 内部電極 8 並列体 9 外装樹脂被覆 9A 面取り部 10 熱収縮チュ−ブ 11 平板 12 粘着層 13 基板 14 キャビティ− 14A テ−パ−面 15 型部材 16 ディスペンサノズル 17 液状の樹脂 1 Chip Type Multilayer Ceramic Capacitor 2 Element 3A First External Electrode 3B Second External Electrode 4 Ceramic Body 4A Ceramic Plate 5A, 5B Internal Electrode 8 Parallel Body 9 Exterior Resin Coating 9A Chamfer 10 Heat Shrink Tube 11 Flat Plate 12 Adhesive Layer 13 Substrate 14 Cavity 14A Tapered Surface 15 Mold Member 16 Dispenser Nozzle 17 Liquid Resin

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第一の外部電極および第二の外部電極を
有する複数のチップ型積層セラミックコンデンサが第一
の外部電極どうしおよび第二の外部電極どうしを相互に
密着して並べられた並列体と、該並列体の各第一の外部
電極および各第二の外部電極の一部を露出するように該
並列体を一体構造に固定する手段とからなることを特徴
とするチップ部品。
1. A parallel body in which a plurality of chip type monolithic ceramic capacitors having a first external electrode and a second external electrode are arranged so that the first external electrodes and the second external electrodes are in close contact with each other. And a means for fixing the parallel body in an integral structure so as to expose a part of each first external electrode and each second external electrode of the parallel body.
【請求項2】 固定する手段は、並列体を被覆する外装
樹脂被覆であることを特徴とする請求項1記載のチップ
部品。
2. The chip component according to claim 1, wherein the fixing means is an exterior resin coating for coating the parallel body.
【請求項3】 固定する手段は、並列体を束ねる熱収縮
チュ−ブであることを特徴とする請求項1記載のチップ
部品。
3. The chip component according to claim 1, wherein the fixing means is a heat shrink tube for bundling the parallel bodies.
【請求項4】 複数のチップ型積層セラミックコンデン
サを基板上に並べて仮固定する工程と、該並列体の外形
を形成する型部材を設け、その型部材内に液状の樹脂を
注入する工程と、基板上に仮固定された前記並列体の基
板側の一部を残して液状の樹脂に侵浸する工程と、前記
液状の樹脂を前記並列体が侵浸した状態で乾燥・硬化さ
せる工程とからなるチップ部品の製造方法。
4. A step of arranging and temporarily fixing a plurality of chip type monolithic ceramic capacitors on a substrate, a step of providing a die member that forms the outer shape of the parallel body, and injecting a liquid resin into the die member. From the step of infiltrating into the liquid resin leaving a part of the parallel body temporarily fixed on the substrate on the substrate side, and the step of drying and curing the liquid resin in the state where the parallel body is infiltrated. Method of manufacturing different chip parts.
JP8094376A 1996-04-16 1996-04-16 Chip part and its manufacturing method Pending JPH09283363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8094376A JPH09283363A (en) 1996-04-16 1996-04-16 Chip part and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8094376A JPH09283363A (en) 1996-04-16 1996-04-16 Chip part and its manufacturing method

Publications (1)

Publication Number Publication Date
JPH09283363A true JPH09283363A (en) 1997-10-31

Family

ID=14108608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8094376A Pending JPH09283363A (en) 1996-04-16 1996-04-16 Chip part and its manufacturing method

Country Status (1)

Country Link
JP (1) JPH09283363A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012301A (en) * 1998-06-24 2000-01-14 Murata Mfg Co Ltd Method for mounting electronic part
JP2013232606A (en) * 2012-05-02 2013-11-14 Murata Mfg Co Ltd Electronic component
JP2017103321A (en) * 2015-12-01 2017-06-08 太陽誘電株式会社 Electronic component and manufacturing method thereof, and circuit board
KR20200042860A (en) * 2018-10-16 2020-04-24 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic electronic component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012301A (en) * 1998-06-24 2000-01-14 Murata Mfg Co Ltd Method for mounting electronic part
JP2013232606A (en) * 2012-05-02 2013-11-14 Murata Mfg Co Ltd Electronic component
JP2017103321A (en) * 2015-12-01 2017-06-08 太陽誘電株式会社 Electronic component and manufacturing method thereof, and circuit board
CN107045937A (en) * 2015-12-01 2017-08-15 太阳诱电株式会社 Electronic unit and its manufacture method and circuit substrate
KR20200042860A (en) * 2018-10-16 2020-04-24 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic electronic component
US11501921B2 (en) 2018-10-16 2022-11-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component

Similar Documents

Publication Publication Date Title
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2001267453A (en) Laminated ceramic electronic component, method of manufacturing the same, and electronic device
TW556236B (en) Ceramic electronic component having lead wires
JPH09283363A (en) Chip part and its manufacturing method
JP4284782B2 (en) Multilayer ceramic substrate and manufacturing method thereof
TW201205731A (en) Substrate with built-in electronic component, and composite module
JP2004247334A (en) Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure
JP4627891B2 (en) Ceramic circuit board
EP0196229A2 (en) A capacitor for surface mounting
JPS61142728A (en) Monolithic capacitor
JPS6041847B2 (en) Manufacturing method for chip-type electronic components
JPH0631137U (en) Multiple electronic components
JP4605945B2 (en) Multi-circuit board and method for manufacturing electronic device
JPH06251993A (en) Chip type electronic part assembly
JPH06112091A (en) Layered electronic part and manufacture thereof
JP2806802B2 (en) Chip resistor
JPH05283280A (en) Chip-shaped laminated ceramic capacitor
JPS6038843A (en) Semiconductor device and manufacture thereof
JPS603577Y2 (en) cylindrical chip capacitor
US4532572A (en) Decoupling capacitor and method of manufacture thereof
JPH0447949Y2 (en)
JPS6250980B2 (en)
JPH0945830A (en) Chip electronic component
JPH03252193A (en) Wiring board
JP2001144227A (en) Electronic component package and ite manufacturing method