JPH09279337A - スパッタリング方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】 直流スパッタ電源を用いたスパッタリング装
置において、プラズマ着火時のアーク放電などによる突
入電流の発生を防止し、この突入電流パルスのシールド
や基板への衝撃によるパーティクルの発生を抑制する。 【解決手段】 スパッタ電極６とスパッタ電源８との間
にインピーダンス（抵抗）１０を直列に接続し、プラズ
マ放電の開始時にターゲット（カソード）７に供給され
る電流を定常的な成膜時の電流以下に制御することによ
り、突入電流の発生を防止するようにしたスパッタリン
グ装置である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子デバイスの製
造工程において薄膜の形成に使用されるスパッタリング
技術に関し、特に、スパッタリング装置の真空槽内で発
生するパーティクルの低減に適用して有効な技術に関す
るものである。

【０００２】

【従来の技術】スパッタリング装置は、半導体集積回路
や薄膜トランジスタ（ＴＦＴ）などの電子デバイスの製
造工程における薄膜形成手段として広く使用されてい
る。

【０００３】スパッタリング装置は、一般に適当な真空
排気手段を備えた真空槽（スパッタリング室）、真空槽
内にプラズマを形成するためのガス導入手段、成膜材料
であるターゲット、ターゲットを装着し、適当な磁場を
発生させるスパッタ電極、ターゲットに負の高電圧を印
加するスパッタ電源、成膜対象である基板（ウエハ）を
保持する基板ホルダ、基板を搬送するロボット水平搬送
機構などからなり、スパッタ電源としては主に直流マグ
ネトロン方式が採用されている。

【０００４】真空槽内でのプラズマ放電は、上記ターゲ
ットに印加した負の高電圧により発生し、維持される。
すなわち、真空中に存在する電子が電場および磁場によ
り加速され、高速となった電子は真空槽内に導入された
ガスに衝突してガスをイオン化する。その際新たな電子
が生じ、その電子もまた電場および磁場により加速され
てガスに衝突し、ガスをイオン化する。この繰り返しに
より、ガスのイオン化は、負電極（カソード）、陽電極
（アノード）および上記磁場によって制限された空間に
雪崩現象的に広がる。

【０００５】負にバイアスされたターゲットはカソード
として機能し、電場により移動してターゲットに到着し
た正イオンに電子を与え、この正イオンを中性分子ある
いは原子にする。逆に電子はアノード側に流れ込む。通
常、アノードとしては導電性材料によるダークスペース
シールドや防着シールドが用いられ、一般には接地した
真空槽に電気的に接続される。

【０００６】なお、この種の直流マグネトロン・スパッ
タリング装置については、株式会社プレスジャーナル、
平成７年９月８日発行の「'96 最新半導体プロセス技
術」p260〜p271などに記載がある。

【０００７】

【発明が解決しようとする課題】前述したスパッタリン
グ装置の真空槽内でのプラズマ放電は、カソードやアノ
ードにおいて電荷の授受および流れが理想的にスムーズ
に行われる場合には、その開始や維持が容易に行われ
る。しかしながら、実際のスパッタリング装置において
は、防着シールドなどのアノードとターゲット（カソー
ド）の間隔が場所によって片寄っていたり、ターゲット
の表面に電子を容易に放出できるような突起などが存在
していたりする場合があるために、放電開始時（以下、
着火時という）に大きな突入電流が発生することがあ
る。

【０００８】このような突入電流が発生するとシールド
や基板が衝撃を受け、その表面に堆積していた膜が剥離
してパーティクルとなり、これが基板上に異物として付
着して製造歩留まりの低下を引き起こす。

【０００９】上記突入電流の発生原因は種々存在する
が、真空槽に導入されたガスや真空槽内の残留ガスによ
ってカソードやアノードのいずれか一方または両方が酸
化あるいは窒化されるなどして表面が絶縁物化すると、
電極からの電荷の補給が無くなるので、前述したイオン
化の雪崩現象が持続せず、電源電圧印加の後、瞬時には
プラズマが発生できないために電極の弱点部分から不所
望な突入電流が発生するものと考えられる。

【００１０】直流マグネトロンによるスパッタ放電は、
放電インピーダンスが数Ω（オーム）程度と非常に小さ
いので、通常、放電電力の制御には図８に示すような定
電流制御の電源が用いられる。すなわち、真空槽１０１
内のターゲット（カソード）１０２から流れ出した電流
を電流検出器１０３によりモニタし、定電流制御回路１
０４からの信号によって、商用電力を例えばインバータ
チョッパ１０５によりチョッピングを受けた波形を滑ら
かにする目的で平滑回路１０８が設けられている。平滑
回路には通常何らかの静電容量Ｃを用いている。

【００１１】図９は、プラズマ放電が開始し難い場合、
すなわち電源投入から時間的な遅れによる放電発生時の
電流、電圧推移を示したグラフである。定常放電が持続
している場合には、電圧は電流値を制御することにより
従属的にある値に安定に定まる。しかしながら、電源を
投入しても放電が発生し難い、すなわち電源投入から時
間的な遅れをもって放電が発生する場合には、電源は設
定された電流値にその出力をするために、より高い電圧
を発生させる。最終的にはその定電流電源が出力できる
最大の電圧（以下、限界電圧と呼ぶ）に達する。そのた
め、定電流電源の出力端に接続された静電容量Ｃはこの
限界電圧にまで充電される。そして、放電が開始した際
にはこの静電容量Ｃから瞬時にして放電電流が供給され
るため、これは定電流電源が本来持っている定電流に制
御する機能とは全く無関係で、全く制御されない電流と
なる。

【００１２】上記したように、時間的な遅れをもって放
電が開始する場合には、放電が起こる条件が整うまでの
時間が必要であることを意味しており、また放電が開始
した瞬間においては、放電の開始条件を満たす場所はタ
ーゲットの面積全体ではなく、そのときに条件が揃った
場所であり、そのために放電を開始した瞬間の放電電流
は１点に集中する。そのため、放電される電荷量は小さ
いものの、その場所での電流密度は定常的な放電電流密
度よりも非常に大きな値になる。また、この電流密度は
上記したように、定電流電源に設定した電流値とは全く
無関係である。本発明者が観測した例では、放電開始時
の瞬時電流値は５０〜６０アンペアにも達した。放電開
始領域が小さいことを考え合わせると、放電開始時に
は、放電開始点を溶融させるに十分な値であると考えら
れる。

【００１３】通常、スパッタ電源には、上記のような突
入電流が電源自身の中を流れて回路を破壊しないよう
に、保護回路が設けられている。この保護回路は、アー
ク放電を検知した後、図８に示す電流遮断制御回路１０
６からの信号によって遮断スイッチ１０７をＯＦＦと
し、一時的に印加電圧を落としてターゲット１０２に電
力を投入しないように作動する。

【００１４】突入電流は、平滑回路１０８中の静電容量
Ｃに蓄えられた電荷が上記ターゲット１０２への電圧印
加時に急激に放電を開始することによって発生する。図
９に示すように、この突入電流の発生と同時に電圧が降
下し、所定時間の経過後に再び電流が上記遮断スイッチ
１０７をＯＮとし、電圧を上昇させる。この電圧無印加
時間が保護回路の作動している時間である。電流遮断制
御回路１０６が動作することにより静電容量Ｃ以上には
過度の電荷を流出させることはなくなるが、図９に示す
電荷の時間微分である突入電流をくい止めることはでき
ない。

【００１５】また、上記電流遮断制御回路１０６が動作
している間は電源がＯＦＦの状態と等価であるため、当
然放電は発生しない。従って、このプラズマ着火時の突
入電流は繰り返し発生することもあり、極端な場合には
設定した成膜時間内にプラズマが発生し得ないこともあ
る。何れにしても、現状では上記突入電流を抑止できる
スパッタ電源は存在しない。

【００１６】このように、従来の直流スパッタ電源を用
いたスパッタリング装置を使ったスパッタ成膜において
は、パーティクルの発生原因の一つであるプラズマ着火
時のアーク放電などによる突入電流の発生を抑止するに
は限界がある。すなわち、従来の電流遮断制御回路では
この突入電流パルスのシールドや基板への衝撃によるパ
ーティクルの発生を十全に低減することはできない。

【００１７】また、プラズマ着火時の突入電流に対して
電源内部の保護機能が働き、一時的にターゲットへの投
入電力を遮断してしまうので、プラズマが容易に発生せ
ず、実際の定常放電時間が短くなる場合があり、設定時
間内に所定の膜厚に成膜できない場合もある。

【００１８】本発明の目的は、直流スパッタ電源を用い
たスパッタリング装置において、プラズマ着火時のアー
ク放電などによる突入電流の発生を抑制することのでき
る技術を提供することにある。

【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００２０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００２１】（１）本発明のスパッタリング方法は、高
電圧が印加されたターゲットと基板との間の真空領域に
プラズマ放電を形成して前記基板の表面に所望の薄膜を
堆積するスパッタリング方法において、前記プラズマ放
電の開始時に前記ターゲットに供給する電流を定常的な
成膜時の電流以下に制御するものである。

【００２２】（２）本発明のスパッタリング装置は、成
膜対象である基板を収容する真空槽と、成膜材料である
ターゲットを装着するスパッタ電極と、前記スパッタ電
極を通じて前記ターゲットに負の高電圧を印加する直流
スパッタ電源とを備え、前記負の高電圧の印加によって
前記真空槽内にプラズマ放電を形成して前記基板の表面
に所望の薄膜を堆積するスパッタリング装置において、
前記直流スパッタ電源の出力端とアノードおよびカソー
ドとで形成される閉回路の一部にインピーダンスを接続
し、前記プラズマ放電の開始時に前記カソードに供給さ
れる電流を定常的な成膜時の電流以下に制御できるよう
にしたものである。

【００２３】（３）本発明のスパッタリング装置は、成
膜対象である基板を収容する真空槽と、成膜材料である
ターゲットを装着するスパッタ電極と、前記スパッタ電
極を通じて前記ターゲットに負の高電圧を印加する直流
スパッタ電源とを備え、前記負の高電圧の印加によって
前記真空槽内にプラズマ放電を形成して前記基板の表面
に所望の薄膜を形成するスパッタリング装置であって、
前記直流電源を、定常的な成膜時の電流以下にその出力
電流が制御される第１電源と、前記定常的な成膜時の電
流を出力するように設定された第２電源とで構成し、前
記第１電源と前記第２電源とを順次切り替える切り替え
手段を設けることにより、プラズマ放電をスムーズに制
御できるようにしたものである。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳述する。

【００２５】図１は、本実施の形態のスパッタリング装
置の要部構成図である。このスパッタリング装置の真空
槽１は、クライオポンプなどの真空排気手段２によって
その内部が真空排気されるようになっている。成膜時に
は、ガス導入管３を通じて真空槽１にＡｒガスが導入さ
れ、内部の圧力が５mTorr 程度に維持される。

【００２６】成膜対象である基板（半導体ウエハ）４
は、ロボットアームなどの基板搬送手段（図示せず）に
よって一枚ずつ真空槽１に搬入され、基板ホルダ５の上
に載置される。基板ホルダ５の上方には、スパッタ電極
６に取り付けられたターゲット７が基板４に対向して配
置されており、このターゲット７に接続された直流マグ
ネトロン方式のスパッタ電源８が動作して定常放電が形
成されると、シールド１４で囲まれたターゲット７と基
板４との間の空間にプラズマ９が形成される。そして、
このプラズマ９から発し、ターゲット７に向かって加速
されたイオンがターゲット７を衝撃し、ターゲット７を
構成している材料を分子（原子）レベルで飛散させるこ
とにより、基板４の表面に薄膜が形成される。

【００２７】本実施の形態のスパッタリング装置の一つ
の特徴は、上記スパッタ電極６とスパッタ電源８との間
にインピーダンス（抵抗）１０を直列に接続したことに
ある。スパッタ電極６とスパッタ電源８との間には、こ
のインピーダンス１０を短絡させるためのバイパススイ
ッチ１１がインピーダンス１０と並列に接続されてい
る。また、真空槽１の内部が観察できる窓には、プラズ
マ放電が発生した際に発光の検知を行うプラズマ検出器
１２が設置されている。このプラズマ検出器１２には、
プラズマ放電の発光を検知する光電素子が内蔵されてい
る。

【００２８】スパッタ電極６に直列に接続された上記イ
ンピーダンス１０によって、プラズマ着火時に発生する
突入電流を所定の値以下に低減する方法を説明する。

【００２９】着火時の突入電流はできるだけ小さいこと
が望ましい。定常的な放電状態では、突入電流を制限す
るインピーダンスは短絡されるために、この着火時の電
流は独立に定めることができる。

【００３０】しかしながら、突入電流を余りに小さく制
限すると、放電が起こった直後に起こる電圧降下が顕著
となり、折角発生した放電を局部的にも維持できなくな
る虞がある。実際には、安定に放電を開始できる最高の
抵抗値を実験により選定する必要がある。

【００３１】例えば定常放電時に直径十数インチ(inch)
のターゲット７に対して数〜数１０Ａのスパッタ電流を
流してスパッタするとする。最大0.５Ａだけ流れるよう
にインピーダンス１０を設定した場合、このインピーダ
ンス１０を接続したままの状態では当然のことながら定
常放電時には最大0.５Ａのスパッタ電流しかターゲット
７に供給されないので、生産性が極めて悪くなる。

【００３２】そこで、例えば真空槽１の内部を観察でき
る窓に設置された前記プラズマ検出器１２によりプラズ
マ放電の開始を確認した後、遅延タイマ１３を使って定
常放電が充分安定に持続できるまでの間遅延させ、その
後にバイパススイッチ１１をＯＦＦとし、インピーダン
ス１０を短絡する。これにより、定常的な成膜中にイン
ピーダンス１０が存在することによって生じる最大放電
電流の制限機能を無くすることができ、定常放電時は通
常のスパッタ電源と等価な動作を行うことが可能とな
る。基板４への成膜が終了した時はバイパススイッチ１
１を再びＯＮとし、次の基板４への成膜時まで待機させ
る。

【００３３】一方、スパッタ電源８を動作させても定常
放電が発生しない場合、スパッタ電源８の帰還回路は電
流を設定値にまで上昇させようとして電圧を増加させ
る。最終的に安定放電が発生しない時は、アノード、カ
ソード間にスパッタ電源８の限界電圧までの電圧が印加
されることとなる。その最大電圧を例えば１０００Ｖと
すると、アノード、カソード間には最大１０００Ｖの高
電圧が印加される。従って、この印加電圧下で回路に流
れる電流値を0.５Ａとするためには、オームの法則から
単純にインピーダンス１０を２ｋΩとすればよい。本実
施の形態では、例えば直流抵抗値５００Ω、耐圧５００
Ｖのホーロー抵抗を４本直列に接続し、全体として抵抗
値２ｋΩ、耐圧２ｋＶのインピーダンス１０とした。

【００３４】図２は、上記インピーダンス１０を設置し
た時の電流、電圧推移を示したグラフである。着火時の
電流は最大0.５Ａ、パルス幅0.５マイクロ秒と突入電流
の値が低減され、小さく緩やかなパルス電流に抑えられ
ている。これにより、電源保護のために従来の電源自身
が持つ電力投入遮断機構が作動することはないので、上
記パルス電流の発生の後、電流が途絶えること無く連続
して定常的な放電へスムーズに移行することができた。

【００３５】前記のように、突入電流のパルス幅は高々
１００マイクロ秒以下であるので、インピーダンス１０
を短絡させるのは、突入電流のパルス発生後１ミリ秒後
程度に制御すれば十分である。また一方で、放電が開始
してから定電流電源はややゆっくりと放電電流を設定値
までに上昇する。このような動作をランプアップと呼ん
でいるが、定電流回路の応答速度によって定まる。また
さらに、このランプアップを故意に緩慢に行い、放電が
発生した際にターゲットに急激な熱的衝撃が加わらない
ようにすることも行われている。繰り返しになるが、こ
のようなランプアップの動作時間の領域は前述したよう
にミリ秒以上であり、本発明が目的としているマイクロ
秒オーダの放電開始に伴う電流の制御とは無関係であ
る。

【００３６】いずれにしても、ランプアップによって放
電電流が設定値に達するまでの時間の中で、放電電流が
未だ設定値に比べて小さい間にバイパススイッチ１１を
ＯＦＦとして、定常放電での電流を効率良く流せる通常
の状態に遷移させる必要がある。具体的には、バイパス
スイッチ１１をＯＦＦとする時間は、放電が開始してか
ら１ミリ秒から数十ミリ秒程度である。

【００３７】バイパススイッチ１１には定常放電で設定
されている電流値（具体的には数アンペア〜数十アンペ
ア）を連続して流すことができ、かつ高電圧を扱えるも
のを選択する必要がある。半導体素子による電子的なス
イッチでもこの機能を実現することは比較的容易である
が、発明者らは、高速な動作が必要ないことから、一般
に市販されている高電圧の真空リレーを使用した。この
ようなリレーは、駆動コイルに電圧が印加されてからス
イッチが動作する（接点が閉じる）までに１０ミリ秒程
度が必要であることを考慮し、パルス発生からインピー
ダンス回路を短絡するまでの遅延時間を１０ミリ秒に設
定した。また、スパッタ成膜時間は４０秒、スパッタパ
ワーは８ｋＷに設定した。その際の定常放電の電流値は
１３Ａ、電圧値は６２０Ｖであった。

【００３８】成膜処理が終了し、充分に定常放電が停止
した後、再びバイパススイッチ１１をＯＮとし、インピ
ーダンス回路を直列に接続した状態で次のスパッタ成膜
まで待機させた。

【００３９】図３は、成膜後の基板４の表面に付着した
異物数の推移を本実施の形態のスパッタリング装置を使
用した場合（×印）と、プラズマ着火時の電流を低減す
る機構を備えていないスパッタリング装置を使用した場
合（○印）とで比較した結果を示すグラフである。

【００４０】図示のように、本実施の形態のスパッタリ
ング装置を使用した場合は、着火時に発生する突入電流
が低減できたために、シールド１４や基板４などへの突
入電流の衝撃が緩和され、これによりシールド１４など
に堆積した不要な堆積膜の剥離によるパーティクルの発
生が抑制された結果、基板４の表面に付着する異物数を
１／５以下と大幅に低減することができた。

【００４１】インピーダンス１０を設ける場所は、前述
したスパッタ電源８とターゲット７の間に限られるもの
ではなく、例えば図４、図５または図６に示すように、
スパッタ電源８の出力端とアノード（真空槽１またはシ
ールド１４）およびカソード（ターゲット７）とで形成
される閉回路の任意の箇所に設けることができる。

【００４２】図４に示す実施の形態は、インピーダンス
１０をシールド１１と真空槽１の間に設けている。図５
に示す実施の形態は、真空槽１とアース接地間にインピ
ーダンス１０を設けている。但しこの場合は着火の際に
限界電圧が真空槽１全体に発生するため、安全を確保す
る対策が必要となる。図６に示す実施の形態は、インピ
ーダンス１０をスパッタ電源８とアース接地間に設けて
いるが、この場合は着火時の限界電圧がインピーダンス
１０に発生するため、スパッタ電源８をアース接地に対
し、瞬間的にではあるがフローティングする必要があ
る。

【００４３】なお、放電が開始したことを確認するには
前述したように、放電光を検出する他に、制限された突
入電流の流れ始めを微分回路によって強調して検出する
ことも可能である。また、インピーダンス１０の両端の
電圧は、電流が制限されていても大きく変化するため検
出は容易である。ただし、インピーダンスを本実施例の
ように複数の抵抗器を分割して、その一部の電圧を検出
するので十分である。しかし、このインピーダンスは高
電圧に浮いているので、検出回路からの出力はフォトカ
ップラーなどで絶縁する必要がある。

【００４４】本発明の別の実施の形態を図７に示す。放
電を発生しないと、両方の定電流電源１０９、１１０は
その電源スイングまでの大きな電圧を出力する。高い出
力電圧によって放電が開始すると出力端子電圧が低下
し、定電流電源１（１０９）からの電源供給が停止する
ため、定電流電源２（１１０）からの大電流の供給が始
まる。この回路構成によれば、特に電流制限用のインピ
ーダンス１０、すなわち抵抗器を短絡することなく、ス
ムーズな放電の立ち上がりを実現することできる。

【００４５】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【００４６】前記実施の形態では、プラズマ放電の開始
を確認する手段として、光電素子を内蔵したプラズマ検
出器を用いたが、スパッタ電源の出力端とアノードおよ
びカソードとで形成される閉回路の電圧変化あるいはス
パッタ電流の変動を電流プローブなどを使ってモニタす
ることでプラズマ放電の開始を確認することもできる。
また、定常放電であることを確認する場合には、放電電
流と電圧のモニタ値より放電インピーダンスを計算し
（あるいは放電電流と電圧の積により電圧を計算し）、
その値が予め調査しておいた定常状態時の値と一致する
か否かを判定する方法を用いてもよい。

【００４７】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【００４８】本発明のスパッタリング装置によれば、プ
ラズマ着火時に発生する突入電流パルスを抑制すること
ができるので、この突入電流による真空槽内のシールド
や基板などへの衝撃を緩和することができる。これによ
り、突入電流の衝撃によるパーティクルの発生を抑制す
ることができるので、成膜対象である基板の表面に付着
する異物の数を減らすことができ、ＬＳＩなどの電子デ
バイスの製造歩留まりを向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態であるスパッタリング装
置の要部構成図である。

【図２】本発明の一実施の形態であるスパッタリング装
置におけるプラズマ放電の電流、電圧推移を示するグラ
フである。

【図３】成膜後の基板（ウエハ）の表面に付着した異物
数の推移を示すグラフである。

【図４】本発明の他の実施の形態であるスパッタリング
装置の要部構成図である。

【図５】本発明の他の実施の形態であるスパッタリング
装置の要部構成図である。

【図６】本発明の他の実施の形態であるスパッタリング
装置の要部構成図である。

【図７】本発明の他の実施の形態であるスパッタリング
装置の要部構成図である。

【図８】定電流制御電源の構成の一例を示す回路図であ
る。

【図９】異常放電時の電流、電圧推移を示すグラフであ
る。

【符号の説明】

１ 真空槽 ２ 真空排気手段 ３ ガス導入管 ４ 基板（半導体ウエハ） ５ 基板ホルダ ６ スパッタ電極 ７ ターゲット ８ スパッタ電源 ９ プラズマ １０ インピーダンス（抵抗） １１ バイパススイッチ １２ プラズマ検出器 １３ 遅延タイマ １４ シールド １０１ 真空槽 １０２ ターゲット（カソード） １０３ 電流検出器 １０４ 定電流制御回路 １０５ インバータチョッパ １０６ 電流遮断制御回路 １０７ 遮断スイッチ １０８ 平滑回路 １０９ 定電流電源１ １１０ 定電流電源２

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸本 里志 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 小林 秀 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 西原 晋治 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 高電圧が印加されたターゲットと基板と
   の間の真空領域にプラズマ放電を形成して前記基板の表
   面に所望の薄膜を堆積するスパッタリング方法であっ
   て、前記プラズマ放電の開始時に前記ターゲットに供給
   する電流を定常的な成膜時の電流以下に制御することを
   特徴とするスパッタリング方法。
2. 【請求項２】 請求項１記載のスパッタリング方法であ
   って、前記定常的な成膜時の電流以下にその出力電流を
   制御された第１電源と、前記定常的な成膜時の電流を出
   力するように設定された第２電源とを順次切り替える工
   程を含むことを特徴とするスパッタリング方法。
3. 【請求項３】 成膜対象である基板を収容する真空槽
   と、成膜材料であるターゲットを装着するスパッタ電極
   と、前記スパッタ電極を通じて前記ターゲットに負の高
   電圧を印加する直流スパッタ電源とを備え、前記負の高
   電圧の印加によって前記真空槽内にプラズマ放電を形成
   して前記基板の表面に所望の薄膜を堆積するスパッタリ
   ング装置であって、前記直流スパッタ電源の出力端とア
   ノードおよびカソードとで形成される閉回路にインピー
   ダンスを接続し、前記プラズマ放電の開始時に前記カソ
   ードに供給される電流を定常的な成膜時の電流以下に制
   御するようにしたことを特徴とするスパッタリング装
   置。
4. 【請求項４】 請求項３記載のスパッタリング装置であ
   って、前記インピーダンスを前記スパッタ電源と前記タ
   ーゲットの間に直列に接続したことを特徴とするスパッ
   タリング装置。
5. 【請求項５】 請求項３または４記載のスパッタリング
   装置であって、前記インピーダンスにバイパス回路を並
   列に接続し、前記プラズマ放電の開始を確認した後、前
   記バイパス回路を通じて前記カソードに定常的な成膜時
   の電流を供給するようにしたことを特徴とするスパッタ
   リング装置。
6. 【請求項６】 請求項５記載のスパッタリング装置であ
   って、前記プラズマ放電の発光を検知することにより、
   前記プラズマ放電の開始を確認するようにしたことを特
   徴とするスパッタリング装置。
7. 【請求項７】 請求項５記載のスパッタリング装置であ
   って、前記直流スパッタ電源の出力端とアノードおよび
   カソードとで形成される閉回路の電圧変化をモニタする
   ことにより、前記プラズマ放電の開始を確認するように
   したことを特徴とするスパッタリング装置。
8. 【請求項８】 請求項５記載のスパッタリング装置であ
   って、前記直流スパッタ電源の出力端とアノードおよび
   カソードとで形成される閉回路の電流変動をモニタする
   ことにより、前記プラズマ放電の開始を確認するように
   したことを特徴とするスパッタリング装置。
9. 【請求項９】 成膜対象である基板を収容する真空槽
   と、成膜材料であるターゲットを装着するスパッタ電極
   と、前記スパッタ電極を通じて前記ターゲットに負の高
   電圧を印加する直流スパッタ電源とを備え、前記負の高
   電圧の印加によって前記真空槽内にプラズマ放電を形成
   して前記基板の表面に所望の薄膜を形成するスパッタリ
   ング装置であって、前記直流スパッタ電源を、定常的な
   成膜時の電流以下にその出力電流が制御される第１電源
   と、前記定常的な成膜時の電流を出力するように設定さ
   れた第２電源とで構成し、前記第１電源と前記第２電源
   とを順次切り替える切り替え手段を設けたことを特徴と
   するスパッタリング装置。
10. 【請求項１０】 請求項９記載のスパッタリング装置で
    あって、前記切り替え手段は、ダイオードを備えている
    ことを特徴とするスパッタリング装置。