JPH0927794A - データ多重化伝送装置 - Google Patents

データ多重化伝送装置

Info

Publication number
JPH0927794A
JPH0927794A JP17383095A JP17383095A JPH0927794A JP H0927794 A JPH0927794 A JP H0927794A JP 17383095 A JP17383095 A JP 17383095A JP 17383095 A JP17383095 A JP 17383095A JP H0927794 A JPH0927794 A JP H0927794A
Authority
JP
Japan
Prior art keywords
data
channel
buffer
packet
scheduler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17383095A
Other languages
English (en)
Inventor
Tatsu Sukigara
竜 鋤柄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17383095A priority Critical patent/JPH0927794A/ja
Publication of JPH0927794A publication Critical patent/JPH0927794A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【課題】 パケットバッファの管理が簡単で、且つ、チ
ャンネル数の増加にも簡単な回路変更で対応できる。 【解決手段】 チャンネル数と同じ数のチャンネルユニ
ット回路CH0〜CH4を、スケジュールバス5を介して
スケジューラ7にそれぞれ接続し、各チャンネルユニッ
ト回路CH0〜CH4にパケットバッファ1とこのバッフ
ァ占有量を検出するバッファ占有量カウンタ4とデータ
のパケット化処理を行うパケッタイザ3とをそれぞれ設
け、スケジューラ7が各チャンネルのバッファ占有量デ
ータに基づき各チャンネルのデータ出力順位を制御す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数のチャンネル
のデータを時分割多重化するデータ多重化伝送装置に関
する。
【0002】
【従来の技術】複数の異なるチャンネルのデータ列を1
つの伝送路によって伝送することをマルチプレクスとい
い、このマルチプレクスの一つとしてパケットによる多
重方式がある。これは、それぞれのチャンネルのデータ
列を特定の長さのパケットに分割し、このパケットを適
宜時分割で伝送するもので、その従来例が図4に示され
ている。
【0003】図4において、チャンネルA、チャンネル
B、チャンネルCという3つのチャンネルを以下の条件
でマルチプレクスする場合を考える。
【0004】チャンネルA:1.0Mbps チャンネルB:3.0Mbps チャンネルC:4.0Mbps パケット長:100Bytes(1Byte=8bit
s) 出力する伝送路:7.5Mbps チャンネルA〜Cの各データ列は各パケットバッファ2
0a〜20cに随時それぞれ供給され、各パケットバッ
ファ20a〜20cは容量の半分以上のデータが入力さ
れたときにハーフフラグをスケジューラ21にそれぞれ
出力する。スケジューラ21は各パケットバッファ20
a〜20cのハーフフラグに基づき各パケットバッファ
20a〜20cを監視し、制御アルゴリズムに基づき
A:B:C=4:3:1の割合でパケットが伝送路に出
力されるべく、次に出力するパケットのチャンネルをパ
ケッタイザ22に指示する。パケッタイザ22はスケジ
ューラ21の指示したパケットバッファ20a〜20c
からデータ列を読み出し、この読み出したデータ列にパ
ケット化処理を施して出力する。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の構成によれば、以下のような問題があった。第1
に、スケジューラ21は各パケットバッファ20a〜2
0cからのハーフフラグでしか各バッファ占有量を認識
できない。そのため、チャンネル数が多いときや細かい
制御をしたいときには情報が不足していた。例えば、全
てのチャンネルのハーフフラグが出力されているときに
は、どのチャンネルが1番バッファ占有量が多いかを知
ることができなかった。
【0006】また、パケットバッファ20a〜20cの
中に入っているデータ量が、許容容量を越える(オーバ
ーフロー)とデータ列の一部が欠落することになるた
め、スケジューラ21は全てのパケットバッファ20a
〜20cがオーバーフローしないようにパケットの出力
順番を制御する必要がある。しかし、各パケットバッフ
ァ20a〜20cからの情報がハーフフラグしかない上
に、各チャンネルはビットレートが異なり、バッファ占
有量も時々刻々と変化するので、スケジューラ21の制
御アルゴリズムが複雑にならざるを得ない。例えば10
MbpsのチャンネルAと100Kbpsのチャンネル
Bがあり、チャンネルAはデータのバッファ占有量が半
分以上あり、チャンネルBはオーバーフローしそうな場
合、オーバーフローしそうだからといってチャンネルB
のパケットだけを何度も出力すると、ビットレートの高
いチャンネルAはすぐにオーバーフローしてしまう。
【0007】第2に、各チャンネルはデータの種類が異
なり、例えばチャンネルAはビデオ、チャンネルBはオ
ーディオであったりするので、パケットヘッドの内容も
異なり、その作り方も異なることがある。このような場
合にパケッタイザ22の構成がチャンネル数に応じて複
雑化することになる。
【0008】第3に、チャンネル数を増設したいときに
は、ハードウェアの構成を大きく変更する必要がある。
先ず、パケットバッファの数が増えるので、スケジュー
ラ21に入るハーフフラグの数も増え、スケジューラ2
1のハードウェアと制御アルゴリズムを変更しなければ
ならない。このとき、上記第1の理由により、スケジュ
ーラ21の制御アルゴリズムは更に複雑なものになる。
又、パケッタイザ22においてもチャンネル数の増加に
よって全面的にハードウェアの変更が必要となり、上記
第2の理由により、パケッタイザ22の構成は更に複雑
なものになる。
【0009】そこで、本発明は、パケットバッファの破
綻防止等の管理が簡単で、チャンネル数が増加しても回
路構成等の変更を著しく少なくできるデータ多重化伝送
装置を提供することを課題とする。
【0010】
【課題を解決するための手段】上記課題を達成するため
の本発明のデータ多重化伝送装置は、複数の異なるチャ
ンネルのデータ列を1つの伝送路によって伝送するデー
タ多重化伝送装置において、複数の各チャンネル毎にチ
ャンネルユニット回路を設け、この各チャンネルユニッ
ト回路を、入力データを記憶するパケットバッファと、
このパケットバッファのバッファ占有量を検出するバッ
ファ占有量検出手段と、前記パケットバッファから読み
出されたデータにパケット化処理を施して出力するパケ
ッタイザとから構成し、各チャンネルの前記バッファ占
有量検出手段の出力するバッファ占有量データに基づき
複数の前記チャンネルユニット回路のデータ出力順位を
制御するスケジューラを設けたものである。
【0011】従って、スケジューラは各チャンネルのバ
ッファ占有量を認識でき、チャンネル数を増やすときに
は基本的には新しいチャンネルユニット回路を付加する
だけで良く、既存のチャンネルユニット回路の構成は全
く変更する必要がない。
【0012】
【発明の実施の形態】以下、本発明を具体的に実施しう
る形態について図面を用いて説明する。図1及び図2に
は実施の一形態が示され、図1にはデータ多重化伝送装
置の回路ブロック図が示されている。図1において、0
から4までの5チャンネルをマルチプレクス可能な装置
として構成され、各チャンネルのデータ列がそれぞれ入
力される5つのチャンネルユニット回路CH0〜CH4
有している。このチャンネルユニット回路CH0〜CH4
の構成を次に説明する。
【0013】パケットバッファ1には当該チャンネルの
データ列が入力され、このデータ列は書き込み用イネー
ブル信号によってパケットバッファ1に取り込まれる。
このパケットバッファ1に記憶されたデータ列は下記す
る読み出し用イネーブル信号によってパケッタイザ3に
出力されるよう構成されている。バッファ占有量検出手
段であるバッファ占有量カウンタ4は、パケットバッフ
ァ1に入力する書き込み用イネーブル信号と読み出し用
イネーブル信号の数をそれぞれカウントすることによっ
て入力したデータ数と出力したデータ数を認識し、その
差をとることによりパケットバッファ1のバッファ占有
量を計算する。算出したバッファ占有量を全占有量に対
する比率を表す2ビットのデータ(フラグ)に変換して
スケジュールバスデコーダ2に出力する。即ち、フラグ
のビット数に合わせて量子化を行い、例えば占有量が0
〜1/4のとき「00」、占有量が3/4〜1のとき
「11」のデータとする。このデータのビット数を上げ
れば上げるほど細かなバッファ占有量を表現でき、下記
するスケジューリングが適正にできる。
【0014】スケジュールバスデコーダ2は、スケジュ
ールバス5を介して指定されたときにバッファ占有量を
出力する。又、スケジュールバス5を介して送られてく
るデータの中から、次にパケットを出力するチャンネル
ナンバーをデコードし、自分のチャンネルナンバーであ
れば、パケットバッファ1及びパケッタイザ3に読み出
し用イネーブル信号を出力する。
【0015】パケッタイザ3は、読み出し用イネーブル
信号に従ってパケットバッファ1からデータ列を読み出
し、読み出されたデータ列に対してパケット化処理を施
して出力する。パケットはパケットの先頭を表すシンク
バイト、パケットの属するチャンネルを示すIDなどの
パケットヘッダと、パケットに含まれるデータ列などか
ら成る。このパケッタイザ3の出力はバッファ6を介し
て出力される。このバッファ6は当該チャンネルが選択
されていないときには、その出力がハイ・インピーダン
スとされ他のチャンネルからのパケット出力とぶつから
ないようにするためのものである。
【0016】このように構成された各チャンネルユニッ
ト回路CH0〜CH4のスケジュールバスデコーダ2はス
ケジュールバス5を介してスケジューラ7と接続されて
いる。このスケジューラ7は、スケジュールバス5のア
ドレスを指定し、リード・ライトフラグをハイ(リー
ド)にすることにより、各チャンネルのバッファ占有量
のデータを順に読み取りながら、バッファ占有量の一番
多いチャンネルを探す。全てのチャンネルのバッファ占
有量のデータを読み取った時点でバッファ占有量の一番
多いチャンネルが確定するので、そのチャンネルのパケ
ットを次に出力することに決定する。そして、スケジュ
ールバス5のアドレスを、次に出力するチャンネルのア
ドレスにし、リード・ライトフラグをロウ(ライト)に
することで、次に出力するチャンネルの指定を行う。こ
のスケジューリングについては図2に基づき下記に詳述
する。
【0017】ダミーパケッタイザ8はスケジュールバス
5を介してスケジューラ7に接続され、スケジューラ7
のダミー出力指令によってダミーパケットを出力する。
スケジューラ7は、どのチャンネルのパケットバッファ
1にもデータが十分に貯えられていないときにはダミー
出力指令を出力する。
【0018】図2にはスケジューリングする場合のタイ
ムチャートが示されている。図2において、時刻0から
時刻7までの間、パケット・ナンバー1(どのチャンネ
ルのパケットかは、その前の時間にスケジューラ7から
指定されているものとする)が出力されているときに、
スケジューラ7は、時刻8から出力するパケットのチャ
ンネルを決定する。
【0019】即ち、スケジューラ7は、時刻1で、チャ
ンネル0のバッファ占有量を読み出すために、アドレス
0を指定し、アドレスが確定したかどうかをアドレスス
トローブ信号で示し、リード・ライト信号をハイにす
る。すると、チャンネル0のスケジュールバスデコーダ
2からその時点でのチャンネル0のバッファ占有量デー
タが出力される。同様に、時刻2でアドレス1を指定
し、チャンネル1のバッファ占有量を読み出す。それと
同時に、時刻1で得たチャンネル0のバッファ占有量と
比較し、占有量の多い方のチャンネル番号を記憶してお
く。時刻3から時刻5まで同様に、チャンネル2からチ
ャンネル4のバッファ占有量を読み出し、バッファ占有
量の一番多いチャンネルを探す。
【0020】時刻6で、バッファ占有量の一番多いチャ
ンネルのスケジュールバスデコーダ2にイネーブル信号
を出力するべく指令を送る。そして、時刻7で、指定さ
れたチャンネル(この場合、チャンネル3)のチャンネ
ルユニット回路CH3がパケット化したデータをパケッ
ト・ナンバー2として出力する。
【0021】時刻8から、パケット・ナンバー3を出力
するチャンネルを時刻1からと同様に探す。ここで、時
刻1ではアドレス0から読み始めたので、時刻8ではア
ドレス1から読み始める。これは、読み始めのアドレス
を変えることによって、パケットの出力が特定のチャン
ネルに偏らないようにするためである。
【0022】上記構成によれば、パケッタイザ3は各チ
ャンネル毎に独立して存在するので、パケットのフォー
マットがチャンネル毎に異なる場合でも簡単に対応でき
る。また、チャンネル数を増設したいときには、チャン
ネル単位でチャンネルユニット回路を増設するだけで良
く、他のチャンネルユニット回路のパケッタイザの設計
を変更する必要はなく、又、スケジューラ7のアルゴリ
ズムをわずかに、又は、全く変更することなく対応でき
る。
【0023】尚、上記実施の形態では、チャンネル数が
5つの場合を示したが、チャンネル数は2つ、3つ、4
つでも良く、又、6つ以上でも良い。
【0024】図3には他のデータ多重化伝送装置の概略
回路ブロック図が示されている。図3において、前記実
施の形態と同様に各チャンネルユニット回路CH0〜C
2とスケジューラ7とはスケジュールバス10を介し
て接続されているが、各チャンネルユニット回路CH0
〜CH2側のスケジュールバス10のデータ線(バッフ
ァ占有量データ用)には反転回路11がそれぞれ挿入さ
れ、又、スケジューラ7側のスケジュールバス10のデ
ータ線にはプルアップ用の抵抗Rが接続されていると共
に反転回路12が挿入されている。他の線は普通にバス
接続されている。スケジューラ7やチャンネルユニット
回路CH0〜CH2の構成は前記実施の形態例と同じであ
る。
【0025】上記構成において、操作ミスなどによりス
ケジューラ7が存在しないチャンネルユニット回路のバ
ッファ占有量データを読もうとした場合、どのチャンネ
ルも応答しないので、スケジュールバス10のデータ線
には何も信号がないことになる。ここで、普通に接続さ
れていると、信号レベルがハイ/ロウどちらになるか不
安定になるので、スケジューラ7には当該チャンネルの
パケットバッファにデータを貯えているように認識する
ことがある。しかし、図3の如くデータ線を反転させ、
且つ、プルアップさせることで、存在しないチャンネル
のバッファ占有量データは常に「0」になり、誤動作を
防止することができる。尚、反転しないでデータ線をア
ース側にプルダウンしても良いが、一般的にTTLの特
性としてプルアップの方が都合が良い。
【0026】
【発明の効果】以上述べたように本発明によれば、各チ
ャンネル毎にチャンネルユニット回路をそれぞれ設け、
この各チャンネルユニット回路がパケットバッファのバ
ッファ占有量を検出するバッファ占有量検出手段と当該
チャンネルのパケット化処理を行うパケッタイザとをそ
れぞれ有するよう構成したので、パケットバッファの破
綻防止等の管理が簡単で、且つ、チャンネル数が増加し
ても回路構成等の変更を著しく少なくできるという効果
がある。
【図面の簡単な説明】
【図1】データ多重化伝送装置の回路ブロック図(実施
の形態例)。
【図2】スケジューリング時のタイムチャート(実施の
形態例)。
【図3】データ多重化伝送装置の概略回路ブロック図
(実施の形態例)。
【図4】データ多重化伝送装置の回路ブロック図(従来
例)。
【符号の説明】
CH0〜CH4…チャンネルユニット回路 1…パケットバッファ 2…スケジュールバスデコーダ 3…パケッタイザ 4…バッファ占有量カウンタ(バッファ占有量検出手
段) 5…スケジュールバス 7…スケジューラ R…抵抗

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の異なるチャンネルのデータ列を1
    つの伝送路によって伝送するデータ多重化伝送装置にお
    いて、 複数の各チャンネル毎にチャンネルユニット回路を設
    け、 この各チャンネルユニット回路を、入力データを記憶す
    るパケットバッファと、このパケットバッファのバッフ
    ァ占有量を検出するバッファ占有量検出手段と、前記パ
    ケットバッファから読み出されたデータにパケット化処
    理を施して出力するパケッタイザとから構成し、 各チャンネルの前記バッファ占有量検出手段の出力する
    バッファ占有量データに基づき複数の前記チャンネルユ
    ニット回路のデータ出力順位を制御するスケジューラを
    設けたことを特徴とするデータ多重化伝送装置。
  2. 【請求項2】 前記各チャンネルユニット回路と前記ス
    ケジューラとをスケジュールバスを介して接続し、前記
    各チャンネルユニット回路では前記スケジュールバスの
    うちのバッファ占有量データのデータ線を反転して送
    り、前記スケジューラでは前記スケジュールバスのうち
    のバッファ占有量データのデータ線を抵抗でプルアップ
    し、これをさらに反転して受け取るよう構成したことを
    特徴とする請求項1に記載のデータ多重化伝送装置。
JP17383095A 1995-07-11 1995-07-11 データ多重化伝送装置 Pending JPH0927794A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17383095A JPH0927794A (ja) 1995-07-11 1995-07-11 データ多重化伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17383095A JPH0927794A (ja) 1995-07-11 1995-07-11 データ多重化伝送装置

Publications (1)

Publication Number Publication Date
JPH0927794A true JPH0927794A (ja) 1997-01-28

Family

ID=15967953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17383095A Pending JPH0927794A (ja) 1995-07-11 1995-07-11 データ多重化伝送装置

Country Status (1)

Country Link
JP (1) JPH0927794A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447395B1 (ko) * 2001-12-22 2004-09-04 엘지전자 주식회사 메모리 엑세스 제어용 라운드 로빈 스케쥴러
US6922737B2 (en) * 2001-09-10 2005-07-26 Hitachi, Ltd. Storage control device and method for management of storage control device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922737B2 (en) * 2001-09-10 2005-07-26 Hitachi, Ltd. Storage control device and method for management of storage control device
US7373436B2 (en) 2001-09-10 2008-05-13 Hitachi, Ltd. Storage control device and method for management of storage control device
KR100447395B1 (ko) * 2001-12-22 2004-09-04 엘지전자 주식회사 메모리 엑세스 제어용 라운드 로빈 스케쥴러

Similar Documents

Publication Publication Date Title
US5533018A (en) Multi-protocol packet framing over an isochronous network
US6678282B2 (en) System and method for communicating packetized data over a channel bank
US5905882A (en) Electronic-equipment control apparatus, electronic-equipment control method and electronic-equipment control system
EP0752802B1 (en) An apparatus and method for packetizing and segmenting MPEG packets
WO1998036533A1 (en) Local communication system
JPH01500074A (ja) 適応速度マルチプレクサ−デマルチプレクサ
JPS6259433A (ja) デイジタル伝送システム
JPH0923424A (ja) オーディオビジュアルストリームを送信、受信及び復号化するためのデバイス
JPH07154883A (ja) 複数個のデータフレーム中に可変データを挿入する装置と方法
US6934301B2 (en) Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network
US20030219040A1 (en) Apparatus, method and storage medium for carrying out deskew among multiple lanes for use in division transmission of large-capacity data
US6356561B1 (en) Method and apparatus for the fair and efficient transfer of variable length packets using fixed length segments
KR100568435B1 (ko) 동기데이터버스를통해비동기데이터스트림을전송하는방법,및그방법을실행하는회로장치
JPH0774722A (ja) 多重化制御方式
JP3185863B2 (ja) データ多重化方法および装置
JPH10178440A (ja) デジタルソース及びコントロールデータ伝送方法とその利用
JPH0927794A (ja) データ多重化伝送装置
JP4428779B2 (ja) データ多重装置
KR100874286B1 (ko) 스트림 언더런/오버런 복구
EP0797325A2 (en) Receiver with data frame buffering
JPH05260060A (ja) 通信装置
US20020176425A1 (en) Data transfer processing apparatus, data transfer method, and data transfer program
JP3134702B2 (ja) 通信制御装置及びその制御方法
JP4033152B2 (ja) 時分割多重装置及び方法
KR100795465B1 (ko) 감소된 수의 핀을 구비한 직렬 압축 버스 인터페이스 및 직렬 압축 데이터 송신 방법