JPH0927574A - Package carrier and connection method of package to printed-circuit board - Google Patents

Package carrier and connection method of package to printed-circuit board

Info

Publication number
JPH0927574A
JPH0927574A JP17464495A JP17464495A JPH0927574A JP H0927574 A JPH0927574 A JP H0927574A JP 17464495 A JP17464495 A JP 17464495A JP 17464495 A JP17464495 A JP 17464495A JP H0927574 A JPH0927574 A JP H0927574A
Authority
JP
Japan
Prior art keywords
package
circuit board
printed circuit
carrier
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17464495A
Other languages
Japanese (ja)
Inventor
Yoichi Moriya
要一 守屋
Yoshiaki Yamade
善章 山出
Takuji Ito
拓二 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP17464495A priority Critical patent/JPH0927574A/en
Publication of JPH0927574A publication Critical patent/JPH0927574A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Abstract

PROBLEM TO BE SOLVED: To prevent connection-part solder from being destroyed due to a heat cycle by a method wherein a ceramic plate has a coefficient of thermal expansion which is intermediate between that of a printed-circuit-board material and that of a package material and its transverse strength is at a specific value or higher. SOLUTION: In a package carrier 10, surface-layer pads 2, 5 are formed on the surface of a ceramic plate 1. Pin electrodes 3 are formed on the rear surface, and the surface-layer pads 2, 5 and the pin electrodes 3 are connected by vias 4. Then, the ceramic plate 1 has a coefficient of thermal expansion which is intermediate between that of a printed-circuit-board material and that of a package material, and it has a transverse strength of 25kgf/mm<2> or higher. Thereby, it is possible to reduce the destruction of connection-part solder due to a heat cycle. In addition, the reliability of the formation part of the pin electrodes formed on the rear surface of the ceramic plate 1 can be made sufficient.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明はパッケージキャリア
及びプリント基板へのパッケージの接続方法に関し、よ
り詳細にはプリント基板にパッケージを接続する際に用
いられるパッケージキャリア及びプリント基板へのパッ
ケージの接続方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package carrier and a method for connecting a package to a printed circuit board, and more particularly to a package carrier used for connecting the package to the printed circuit board and a method for connecting the package to the printed circuit board. .

【０００２】[0002]

【従来の技術】従来のプリント基板へのパッケージの接
続方法としては、パッケージに形成されたピン電極をプ
リント基板側のスルーホールへ挿入して接続を行うＰＧ
Ａ（Pin Grid Array）接続法があり、パッケージとの脱
着が容易な接続方法として多く採用されている。また、
ＰＧＡ接続法以外のプリント基板へのパッケージの接続
方法としては、パッケージにハンダバンプを形成し、そ
のハンダバンプを溶融することにより前記パッケージを
プリント基板へ接続するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）接続法があり、入出力端子を高密度に配置
することができる接続方法として注目されている。2. Description of the Related Art A conventional method for connecting a package to a printed circuit board is to insert a pin electrode formed on the package into a through hole on the printed circuit board side for connection.
There is an A (Pin Grid Array) connection method, which is widely adopted as a connection method that can be easily attached to and detached from a package. Also,
As a method of connecting the package to the printed circuit board other than the PGA connection method, a solder bump is formed on the package, and the package is connected to the printed circuit board by melting the solder bump, which is a BGA (Ball Grid).
Array) connection method, which is attracting attention as a connection method that can arrange input / output terminals at high density.

【０００３】前記パッケージとしてはアルミナパッケー
ジが多く用いられてきたが、アルミナの焼成温度は約１
５５０℃と高いため、内層の配線として、融点が高く、
電気抵抗率の大きいＷ又はＭｏを使用する必要があり、
配線を微細化すると電気抵抗値が大きくなるという問題
点を有している。このような点から、Ａｇ、Ｃｕ等の低
抵抗配線材料と同時焼成を行うことが可能な低温焼成セ
ラミックス多層配線基板（パッケージ）の開発が進めら
れており、その中でも、前記特性に加え、誘電率が低
く、伝送損失の低減が可能であり、また熱膨張率がシリ
コンに近いためにフリップチップ等の実装が可能なガラ
スセラミックスパッケージが注目されている。An alumina package has been widely used as the package, but the firing temperature of alumina is about 1.
Since it is as high as 550 ° C., it has a high melting point as an inner layer wiring,
It is necessary to use W or Mo, which has a large electric resistivity,
There is a problem in that the electric resistance value increases when the wiring is miniaturized. From such a point, development of a low-temperature-fired ceramic multilayer wiring board (package) capable of performing simultaneous firing with a low-resistance wiring material such as Ag or Cu is being promoted. A glass ceramics package, which has a low coefficient, can reduce transmission loss, and has a coefficient of thermal expansion close to that of silicon, and can be mounted on a flip chip or the like, is drawing attention.

【０００４】[0004]

【発明が解決しようとする課題】前記ＰＧＡ接続法にあ
ってはピン電極形成部の高い信頼性が必要とされるた
め、ピン電極が形成されている前記パッケージの高強度
化が要求されており、一般に、前記ピン電極形成部の信
頼性を保つためには前記パッケージにおいて少なくとも
２５ｋｇｆ／ｍｍ２ 以上の抗折強度が必要とされてい
る。In the PGA connection method, high reliability of the pin electrode forming portion is required, so that the package in which the pin electrode is formed is required to have high strength. Generally, in order to maintain the reliability of the pin electrode forming portion, a bending strength of at least 25 kgf / mm 2 is required in the package.

【０００５】従来のアルミナパッケージにおいては抗折
強度が３０ｋｇｆ／ｍｍ2 以上と十分に高く、前記ピン
電極形成部の信頼性に問題がないのに対して、前記ガラ
スセラミックスパッケージにおいては抗折強度が２０ｋ
ｇｆ／ｍｍ2 程度と低いため、前記ピン電極形成部の信
頼性が劣るという課題があった。In the conventional alumina package, the bending strength is sufficiently high at 30 kgf / mm 2 or more, and there is no problem in reliability of the pin electrode forming portion, whereas in the glass ceramic package, the bending strength is high. 20k
Since it is as low as gf / mm 2, there is a problem that the reliability of the pin electrode forming portion is poor.

【０００６】一方、ＢＧＡ接続法にあってはハンダバン
プがプリント基板側に溶融接合したもの（以下、接続部
ハンダと記す）の高い信頼性が必要であり、そのために
はパッケージ材料とプリント基板材料との熱膨張率の差
が小さい方がよいとされている。On the other hand, in the BGA connection method, high reliability of solder bumps fused and bonded to the printed circuit board side (hereinafter referred to as connection part solder) is required. For that purpose, package materials and printed circuit board materials are required. It is said that the smaller the difference in the coefficient of thermal expansion between the two, the better.

【０００７】しかしながら、従来のアルミナパッケージ
においてはパッケージ材料（この場合、アルミナ）の熱
膨張率が８．０×１０-6／℃程度であり、プリント基板
材料の熱膨張率（例えばエポキシ樹脂の場合１５×１０
-6／℃程度）との熱膨張率差は７．０×１０-6／℃程度
と大きく、前記ガラスセラミックスパッケージにいたっ
てはパッケージ材料の熱膨張率をＳｉの熱膨張率（３．
５×１０-6／℃程度）に近付けているため、前記プリン
ト基板材料との熱膨張率差は１１．５×１０-6／℃程度
とかなり大きくなり、該熱膨張率差により生じるせん断
応力がより大きくなるため熱サイクルにより接続部ハン
ダが破壊し易くなり、ＢＧＡ接続法を採用することは実
際には困難であるといった課題があった。However, in the conventional alumina package, the thermal expansion coefficient of the package material (in this case, alumina) is about 8.0 × 10 −6 / ° C., and the thermal expansion coefficient of the printed circuit board material (for example, in the case of epoxy resin) 15 x 10
The difference in the coefficient of thermal expansion with respect to the glass ceramic package is as large as about 7.0 × 10 −6 / ° C., and the coefficient of thermal expansion of the package material of the glass ceramic package is the coefficient of thermal expansion of Si (3.
5 × 10 −6 / ° C.), the difference in coefficient of thermal expansion from the printed circuit board material is about 11.5 × 10 −6 / ° C., which is considerably large, and shear stress caused by the difference in coefficient of thermal expansion is large. However, there is a problem in that it is actually difficult to adopt the BGA connection method because the solder becomes liable to break due to the heat cycle due to the larger size.

【０００８】本発明に係るパッケージキャリア及びプリ
ント基板へのパッケージの接続方法は、上記課題に鑑み
なされたものであり、熱サイクルにより接続部ハンダが
破壊されることがなく、かつ、信頼性の高いピン電極形
成部を有することができるためプリント基板へのパッケ
ージの装着が容易であるパッケージキャリア及びプリン
ト基板へのパッケージの接続方法を提供することを目的
としている。The package carrier and the method of connecting the package to the printed circuit board according to the present invention have been made in view of the above problems, and the solder at the connecting portion is not destroyed by a thermal cycle, and the reliability is high. It is an object of the present invention to provide a package carrier that can have a pin electrode forming portion and can be easily mounted on a printed circuit board, and a method of connecting the package to the printed circuit board.

【０００９】[0009]

【課題を解決するための手段】上記目的を達成するため
に本発明に係るパッケージキャリアは、セラミックス板
の上面に表層パッドが形成され、下面にピン電極が形成
され、前記表層パッドと前記ピン電極とがビアにより接
続されたパッケージキャリアであって、前記セラミック
ス板がプリント基板材料とパッケージ材料との中間の熱
膨張率を有し、２５ｋｇｆ／ｍｍ2 以上の抗折強度を有
していることを特徴としている。In order to achieve the above object, a package carrier according to the present invention has a surface layer pad formed on an upper surface of a ceramic plate and a pin electrode formed on a lower surface thereof, and the surface layer pad and the pin electrode are formed. Is a package carrier connected by vias, and the ceramic plate has a coefficient of thermal expansion intermediate between that of the printed circuit board material and that of the package material, and a bending strength of 25 kgf / mm 2 or more. It has a feature.

【００１０】上記したパッケージキャリアによれば、前
記プリント基板材料と前記パッケージキャリアの熱膨張
率差、及び前記パッケージ材料と前記パッケージキャリ
アの熱膨張率差は前記プリント基板材料と前記パッケー
ジ材料の熱膨張率差よりも小さくなり、該熱膨張率差に
より生じるせん断応力がより小さくなるため熱サイクル
によって接続部ハンダが破壊されることがない。また、
前記セラミックス板が２５ｋｇｆ／ｍｍ2 以上の抗折強
度を有しているので、前記セラミックス板の下面に形成
されたピン電極形成部の信頼性が十分なものとなる。According to the above package carrier, the difference in the coefficient of thermal expansion between the printed circuit board material and the package carrier and the difference in the coefficient of thermal expansion between the package material and the package carrier are different from each other in terms of the thermal expansion between the printed circuit board material and the package material. It is smaller than the difference in coefficient, and the shear stress caused by the difference in coefficient of thermal expansion becomes smaller, so that the solder at the connection portion is not broken by the thermal cycle. Also,
Since the ceramic plate has a bending strength of 25 kgf / mm 2 or more, the reliability of the pin electrode forming portion formed on the lower surface of the ceramic plate becomes sufficient.

【００１１】また、本発明に係るプリント基板へのパッ
ケージの接続方法は、パッケージに形成されたハンダバ
ンプを前記パッケージキャリアの表層パッドに溶融接合
させることにより前記パッケージと前記パッケージキャ
リアとを一体化した後、前記パッケージキャリアのピン
電極をプリント基板に接続することにより、前記パッケ
ージキャリアを介してプリント基板にパッケージを接続
することを特徴としている。The method of connecting a package to a printed circuit board according to the present invention is characterized in that after the solder bumps formed on the package are melt-bonded to the surface layer pads of the package carrier, the package and the package carrier are integrated. By connecting the pin electrodes of the package carrier to the printed circuit board, the package is connected to the printed circuit board via the package carrier.

【００１２】上記したプリント基板へのパッケージの接
続方法によれば、前記パッケージの表層パッドと前記パ
ッケージキャリアの表層パッドとの間の接続部ハンダが
熱サイクルによって破壊されることがなく、接続部ハン
ダの高い信頼性が得られる。また、ピン電極形成部の信
頼性が十分なものとなり、パッケージキャリアが接続さ
れたパッケージとプリント基板との装着が容易となる。According to the method of connecting the package to the printed circuit board described above, the connection solder between the surface pad of the package and the surface pad of the package carrier is not destroyed by the thermal cycle, and the connection solder is not damaged. High reliability can be obtained. Further, the reliability of the pin electrode forming portion becomes sufficient, and the package to which the package carrier is connected and the printed circuit board can be easily mounted.

【００１３】[0013]

【発明の実施の形態】以下、本発明の実施の形態に係る
パッケージキャリア及びプリント基板へのパッケージの
接続方法を図面に基づいて説明する。BEST MODE FOR CARRYING OUT THE INVENTION A method of connecting a package to a package carrier and a printed board according to an embodiment of the present invention will be described below with reference to the drawings.

【００１４】図１は実施の形態に係るパッケージキャリ
ア及びプリント基板へのパッケージの接続方法を説明す
るための模式的部分断面図であり、（ａ）はプリント基
板にパッケージを接続する前の状態を示しており、
（ｂ）はプリント基板にパッケージを接続した後の状態
を示している。FIG. 1 is a schematic partial sectional view for explaining a method of connecting a package to a package carrier and a printed circuit board according to the embodiment. FIG. 1A shows a state before connecting the package to the printed circuit board. Shows,
(B) shows the state after connecting the package to the printed board.

【００１５】図中１はセラミックス板を示しており、セ
ラミックス板１の上面には表層パッド２が形成され、下
面にはピン電極３が形成されている。表層パッド２とピ
ン電極３とはビア４により接続されており、これら表層
パッド２、ピン電極３及びビア４が形成されたセラミッ
クス板１を含んでパッケージキャリア１０は構成されて
いる。一方、図中２０はパッケージを示しており、パッ
ケージ２０のパッケージキャリア１０に相対する面には
例えば表層パッド５が形成されており、表層パッド５に
はＮｉ／Ａｕメッキ皮膜（図示せず）が形成されてい
る。パッケージ２０の表層パッド５上にはハンダバンプ
６が形成されている。In the figure, reference numeral 1 denotes a ceramics plate, a surface layer pad 2 is formed on the upper surface of the ceramics plate 1, and a pin electrode 3 is formed on the lower surface. The surface layer pad 2 and the pin electrode 3 are connected by a via 4, and the package carrier 10 is configured to include the ceramic plate 1 on which the surface layer pad 2, the pin electrode 3 and the via 4 are formed. On the other hand, reference numeral 20 in the drawing denotes a package. For example, the surface layer pad 5 is formed on the surface of the package 20 facing the package carrier 10, and the surface layer pad 5 is provided with a Ni / Au plating film (not shown). Has been formed. Solder bumps 6 are formed on the surface layer pads 5 of the package 20.

【００１６】他方、図中３０はプリント基板を示してお
り、プリント基板３０の所定箇所にはピン電極３が貫通
するスルーホール７が形成されている。On the other hand, reference numeral 30 in the drawing denotes a printed circuit board, and a through hole 7 through which the pin electrode 3 penetrates is formed at a predetermined portion of the printed circuit board 30.

【００１７】このように構成されたパッケージキャリア
１０、パッケージ２０及びプリント基板３０を用いてプ
リント基板３０へのパッケージ２０の接続を行うには、
まずパッケージキャリア１０の表層パッド２に、パッケ
ージ２０に形成されたハンダバンプ６を設置し、溶融接
合してパッケージ２０とパッケージキャリア１０とを一
体化した後、パッケージキャリア１０のピン電極３をプ
リント基板３０のスルーホール７へ挿入する（図１
（ｂ））。In order to connect the package 20 to the printed circuit board 30 using the package carrier 10, the package 20 and the printed circuit board 30 configured as described above,
First, the solder bumps 6 formed on the package 20 are placed on the surface pad 2 of the package carrier 10, and the packages 20 and the package carrier 10 are integrated by fusion bonding, and then the pin electrodes 3 of the package carrier 10 are attached to the printed circuit board 30. Insert into the through hole 7 (Fig. 1
(B)).

【００１８】パッケージ２０の形成材料としてはガラス
セラミックスの他アルミナ等が挙げられる。また、パッ
ケージキャリア１０の形成材料としてはアルミナの他に
ＡｌＮ等が挙げられる。Examples of materials for forming the package 20 include glass ceramics and alumina. In addition to alumina, AlN or the like can be used as a material for forming the package carrier 10.

【００１９】[0019]

【実施例及び比較例】以下、本発明の実施例及び比較例
について説明する。EXAMPLES AND COMPARATIVE EXAMPLES Examples and comparative examples of the present invention will be described below.

【００２０】＜実施例＞ セラミックス板１の材質：アルミナ セラミックス板１の熱膨張率：８．０×１０-6／℃ パッケージ２０の材質：ガラスセラミックス パッケージ２０の熱膨張率：３．５×１０-6／℃ ハンダバンプ６：Ｐｂ−６３ｗｔ％Ｓｎ ハンダバンプ６のパッケージ２０への配置状態：１．５
ｍｍピッチで２２５個（１５×１５） プリント基板３０の材質：ＦＲ−４（エポキシ樹脂） プリント基板３０の熱膨張率：１５×１０-6／℃ 図１（ｂ）に示したようにプリント基板３０に接続され
たパッケージ２０の接続部ハンダ６´の信頼性を調べる
ため、熱サイクルによる疲労破壊試験（以下、熱疲労破
壊試験と記す）を行った結果について説明する。前記熱
疲労破壊試験は、−４０〜１２５℃の温度範囲において
繰り返し温度の昇降を行い、５０サイクル毎にその時点
での接続部ハンダ６´の電気抵抗を測定することにより
行った。前記熱疲労破壊試験においては、接続部ハンダ
６´の電気抵抗が試験前の電気抵抗よりも０．１Ω上昇
した時点で接続部ハンダ６´が破壊されたとみなした。<Examples> Material of ceramic plate 1: Alumina Thermal expansion coefficient of ceramic plate 1: 8.0 × 10 −6 / ° C. Package material: Glass ceramic Package 20 thermal expansion coefficient: 3.5 × 10 -6 / ° C Solder bump 6: Pb-63wt% Sn Arrangement of solder bump 6 on package 20: 1.5
225 pieces (15 × 15) in mm pitch Material of printed circuit board 30: FR-4 (epoxy resin) Thermal expansion coefficient of printed circuit board 30: 15 × 10 −6 / ° C. As shown in FIG. In order to investigate the reliability of the solder 6 ′ of the connection portion of the package 20 connected to the package 30, the results of a fatigue fracture test (hereinafter referred to as a thermal fatigue fracture test) by a thermal cycle will be described. The thermal fatigue fracture test was performed by repeatedly raising and lowering the temperature in the temperature range of −40 to 125 ° C. and measuring the electrical resistance of the solder 6 ′ at the connection point every 50 cycles. In the thermal fatigue fracture test, it was considered that the solder joint 6 ′ was destroyed when the electric resistance of the solder joint 6 ′ increased by 0.1Ω from the electric resistance before the test.

【００２１】パッケージキャリア１０を用いてプリント
基板３０へパッケージ２０を接続した状態で接続部ハン
ダ６´の前記熱疲労破壊試験を行ったところ、１０００
サイクル後でも接続部ハンダ６´の破壊は認められなか
った。The thermal fatigue fracture test of the solder 6'at the connecting portion was conducted with the package 20 connected to the printed circuit board 30 using the package carrier 10.
Even after the cycle, no breakage of the solder 6'at the connection portion was observed.

【００２２】また、パッケージキャリア１０の抗折強度
を調べたところ、３５ｋｇｆ／ｍｍ2 であり、ピン電極
形成部３´の信頼性を調べるため、パッケージキャリア
１０のみをプリント基板３０に接続し、−６５℃〜＋１
５０℃の温度範囲で温度の昇降を行い１０００サイクル
後のピン強度測定を行った結果、ピン切れ（破壊）とな
り、ピン電極形成部３´の十分な信頼性が確認された。The bending strength of the package carrier 10 was 35 kgf / mm 2 , and in order to check the reliability of the pin electrode forming portion 3 ', only the package carrier 10 was connected to the printed circuit board 30. 65 ° C ~ +1
As a result of raising and lowering the temperature in the temperature range of 50 ° C. and measuring the pin strength after 1000 cycles, the pin was broken (broken), and sufficient reliability of the pin electrode forming portion 3 ′ was confirmed.

【００２３】〈比較例〉図２は比較例に係るプリント基
板へのパッケージの接続方法を説明するための模式的部
分断面図であり、（ａ）はプリント基板にパッケージを
接続する前の状態を示しており、（ｂ）はプリント基板
にパッケージを接続した後の状態を示している。なお、
実施例と同一の機能を有する構成部品には同一の符合を
付すものとする。<Comparative Example> FIG. 2 is a schematic partial sectional view for explaining a method of connecting a package to a printed circuit board according to a comparative example. FIG. 2A shows a state before connecting the package to the printed circuit board. 9B shows a state after the package is connected to the printed board. In addition,
Components having the same functions as those in the embodiment are designated by the same reference numerals.

【００２４】図中２０はパッケージを示しており、パッ
ケージ２０のプリント基板３０に相対する面には実施例
と同様に表層パッド５が形成されており、パッケージ２
０の表層パッド５上には実施例と同様にハンダバンプ６
が形成されている。他方、図中３１はプリント基板を示
しており、プリント基板３１の所定箇所にはハンダバン
プ６が載置される表層パッド８が形成されており、プリ
ント基板３１の表層パッド８には表層パッド５と同様に
Ｎｉ／Ａｕメッキ皮膜（図示せず）が形成されている。In the figure, reference numeral 20 denotes a package, and the surface pad 5 is formed on the surface of the package 20 facing the printed circuit board 30 as in the embodiment.
On the surface layer pad 0 of 0, the solder bumps 6 are formed as in the embodiment.
Are formed. On the other hand, reference numeral 31 in the figure denotes a printed circuit board. Surface layer pads 8 on which the solder bumps 6 are to be mounted are formed at predetermined locations on the printed circuit board 31, and the surface layer pads 8 of the printed circuit board 31 are connected to the surface layer pads 5 and 5. Similarly, a Ni / Au plating film (not shown) is formed.

【００２５】このように構成されたパッケージ２０及び
プリント基板３１を用いてプリント基板３１へのパッケ
ージ２０の接続を行うには、まずプリント基板３１の表
層パッド８に、パッケージ２０に形成されたハンダバン
プ６を設置し、溶融接合して接続する（図２（ｂ））。In order to connect the package 20 to the printed circuit board 31 using the package 20 and the printed circuit board 31 configured as described above, first, the solder bumps 6 formed on the package 20 are formed on the surface pad 8 of the printed circuit board 31. Are installed, and they are fused and connected to each other (FIG. 2B).

【００２６】各形成材料の材質等の条件は以下の通りで
ある。The conditions such as the material of each forming material are as follows.

【００２７】パッケージ２０の材質：ガラスセラミック
ス パッケージ２０の熱膨張率：３．５×１０-6／℃ 表層パッド８の大きさ：０．９ｍｍφ ハンダバンプ６：Ｐｂ−６３ｗｔ％Ｓｎ ハンダバンプ６のパッケージ２０への配置状態：１．５
ｍｍピッチで２２５個（１５×１５） プリント基板３１の材質：ＦＲ−４（エポキシ樹脂） プリント基板３１の熱膨張率：１５×１０-6／℃ 比較例に係る方法によりプリント基板３１へパッケージ
２０を接続した状態で、接続部ハンダ６´の前記熱疲労
破壊試験を行ったところ、３００サイクルで破壊が認め
られた。Material of Package 20: Glass Ceramics Thermal Expansion Coefficient of Package 20: 3.5 × 10 −6 / ° C. Surface Pad 8 Size: 0.9 mmφ Solder Bump 6: Pb-63 wt% Sn Solder Bump 6 Package 20 Arrangement state: 1.5
225 in mm pitch (15 × 15) Material of printed circuit board 31: FR-4 (epoxy resin) Thermal expansion coefficient of printed circuit board 31: 15 × 10 −6 / ° C. Package 20 to printed circuit board 31 by the method according to the comparative example When the above-mentioned thermal fatigue fracture test of the solder 6 ′ of the connection portion was conducted in the state of connecting with, the fracture was recognized in 300 cycles.

【００２８】また、パッケージ２０の抗折強度を調べた
ところ２０ｋｇｆ／ｍｍ2 であり、パッケージ２０の所
定面にピン電極を形成した場合、ピン電極形成部の十分
な信頼性を得ることはできないことが確認された。The bending strength of the package 20 is 20 kgf / mm 2 , and when the pin electrode is formed on the predetermined surface of the package 20, sufficient reliability of the pin electrode forming portion cannot be obtained. Was confirmed.

【００２９】以上説明したように、実施例に係るパッケ
ージキャリア１０によれば、プリント基板材料とパッケ
ージキャリア１０の熱膨張率差、及びパッケージ材料と
パッケージキャリア１０の熱膨張率差が前記プリント基
板材料と前記パッケージ材料の熱膨張率差よりも小さく
なり、該熱膨張率差により生じるせん断応力がより小さ
くなるため熱サイクルによる接続部ハンダの破壊を低減
することができる。また、セラミックス板１の下面に形
成されたピン電極形成部３´の信頼性を十分なものとす
ることができる。As described above, according to the package carrier 10 of the embodiment, the difference in the coefficient of thermal expansion between the printed circuit board material and the package carrier 10 and the difference in the coefficient of thermal expansion between the package material and the package carrier 10 are the printed circuit board material. And the difference in the coefficient of thermal expansion of the package material, and the shear stress caused by the difference in the coefficient of thermal expansion becomes smaller, so that the destruction of the solder at the connection portion due to the thermal cycle can be reduced. Further, the reliability of the pin electrode forming portion 3'formed on the lower surface of the ceramic plate 1 can be made sufficient.

【００３０】また、実施例に係るプリント基板３０への
パッケージ２０の接続方法によれば、パッケージ２０の
表層パッド５とパッケージキャリア１０の表層パッド２
との間の接合部ハンダ６´が熱サイクルによって破壊さ
れるということがなく、接続部ハンダ６´の高い信頼性
を得ることができる。また、ピン電極形成部３´の信頼
性が十分なものとなり、パッケージキャリア１０が接続
されたパッケージ２０とプリント基板３０との装着を容
易化することができる。According to the method of connecting the package 20 to the printed circuit board 30 according to the embodiment, the surface layer pad 5 of the package 20 and the surface layer pad 2 of the package carrier 10 are connected.
It is possible to obtain high reliability of the connecting portion solder 6 ′ without the joint portion soldering portion 6 ′ between 1 and 2 being destroyed by the thermal cycle. Further, the reliability of the pin electrode forming portion 3'is sufficient, and the mounting of the package 20 to which the package carrier 10 is connected and the printed circuit board 30 can be facilitated.

【００３１】[0031]

【発明の効果】以上詳述したように本発明に係るパッケ
ージキャリアによれば、セラミックス板の上面に表層パ
ッドが形成され、下面にピン電極が形成され、前記表層
パッドと前記ピン電極とがビアにより接続されたパッケ
ージキャリアであって、前記セラミックス板がプリント
基板材料とパッケージ材料との中間の熱膨張率を有して
いるので、前記プリント基板材料と前記パッケージキャ
リアの熱膨張率差、及び前記パッケージ材料と前記パッ
ケージキャリアの熱膨張率差は前記プリント基板材料と
前記パッケージ材料の熱膨張率差よりも小さくなり、該
熱膨張率差により生じるせん断応力がより小さくなるた
め熱サイクルによる接続部ハンダの破壊を低減すること
ができる。また、前記セラミックス板が２５ｋｇｆ／ｍ
ｍ2 以上の抗折強度を有しているので、前記セラミック
ス板の下面に形成されたピン電極形成部の信頼性を十分
なものとすることができる。As described in detail above, according to the package carrier of the present invention, the surface layer pad is formed on the upper surface of the ceramic plate, the pin electrode is formed on the lower surface, and the surface layer pad and the pin electrode are formed as vias. In the package carrier connected by, since the ceramic plate has an intermediate coefficient of thermal expansion between the printed circuit board material and the package material, a difference in thermal expansion coefficient between the printed circuit board material and the package carrier, and The difference in the coefficient of thermal expansion between the package material and the package carrier is smaller than the difference in the coefficient of thermal expansion between the printed circuit board material and the package material, and the shear stress generated by the difference in the coefficient of thermal expansion becomes smaller, so that the solder joints due to thermal cycles are used. Can be reduced. Further, the ceramic plate is 25 kgf / m
Since it has a bending strength of m 2 or more, the reliability of the pin electrode forming portion formed on the lower surface of the ceramic plate can be made sufficient.

【００３２】また、本発明に係るプリント基板へのパッ
ケージの接続方法によれば、パッケージに形成されたハ
ンダバンプを前記パッケージキャリアの表層パッドに溶
融接合させることにより前記パッケージと前記パッケー
ジキャリアとを一体化した後、前記パッケージキャリア
のピン電極をプリント基板に接続することにより、前記
パッケージキャリアを介してプリント基板にパッケージ
を接続するので、前記パッケージの表層パッドと前記パ
ッケージキャリアの表層パッドとの間の接続部ハンダが
熱サイクルによって破壊されるということがなく、接続
部ハンダの高い信頼性を得ることができる。また、ピン
電極形成部の信頼性を十分なものとすることができ、パ
ッケージキャリアが接続されたパッケージとプリント基
板との装着を容易化することができる。Further, according to the method of connecting a package to a printed board according to the present invention, the package and the package carrier are integrated by melt-bonding a solder bump formed on the package to a surface layer pad of the package carrier. After that, by connecting the pin electrodes of the package carrier to the printed circuit board, the package is connected to the printed circuit board through the package carrier, so that the connection between the surface layer pad of the package and the surface layer pad of the package carrier is performed. It is possible to obtain high reliability of the connection part solder without the part solder being destroyed by the thermal cycle. Further, the reliability of the pin electrode forming portion can be made sufficient, and the mounting of the package to which the package carrier is connected and the printed circuit board can be facilitated.

【図面の簡単な説明】[Brief description of drawings]

【図１】（ａ）及び（ｂ）は本発明の実施例に係るパッ
ケージキャリア及びプリント基板へのパッケージの接続
方法を説明するための模式的部分断面図である。1A and 1B are schematic partial cross-sectional views for explaining a method of connecting a package to a package carrier and a printed board according to an embodiment of the present invention.

【図２】（ａ）及び（ｂ）は比較例に係るプリント基板
へのパッケージの接続方法を説明するための模式的部分
断面図である。2A and 2B are schematic partial cross-sectional views for explaining a method of connecting a package to a printed circuit board according to a comparative example.

【符号の説明】[Explanation of symbols]

１ セラミックス板 ２、５、８表層パッド ３ ピン電極 ４ ビア ６ 半田バンプ １０ パッケージキャリア ２０ パッケージ ３０、３１プリント基板 1 Ceramics Plates 2, 5, 8 Surface Pads 3 Pin Electrodes 4 Vias 6 Solder Bumps 10 Package Carriers 20 Packages 30 and 31 Printed Circuit Boards

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 セラミックス板の上面に表層パッドが形
成され、下面にピン電極が形成され、前記表層パッドと
前記ピン電極とがビアにより接続されたパッケージキャ
リアであって、前記セラミックス板がプリント基板材料
とパッケージ材料との中間の熱膨張率を有し、２５ｋｇ
ｆ／ｍｍ2 以上の抗折強度を有していることを特徴とす
るパッケージキャリア。1. A package carrier in which a surface layer pad is formed on an upper surface of a ceramic plate and a pin electrode is formed on a lower surface, and the surface layer pad and the pin electrode are connected by vias, wherein the ceramic plate is a printed circuit board. 25kg with a coefficient of thermal expansion intermediate between that of the material and the packaging material
A package carrier having a bending strength of f / mm 2 or more. 【請求項２】 パッケージに形成されたハンダバンプを
請求項１記載のパッケージキャリアの表層パッドに溶融
接合させることにより前記パッケージと前記パッケージ
キャリアとを一体化した後、前記パッケージキャリアの
ピン電極をプリント基板に接続することにより、前記パ
ッケージキャリアを介してプリント基板にパッケージを
接続することを特徴とするプリント基板へのパッケージ
の接続方法。2. The package and the package carrier are integrated by melt-bonding a solder bump formed on the package to the surface layer pad of the package carrier according to claim 1, and then the pin electrode of the package carrier is attached to a printed circuit board. A method of connecting a package to a printed circuit board, wherein the package is connected to the printed circuit board via the package carrier.
JP17464495A 1995-07-11 1995-07-11 Package carrier and connection method of package to printed-circuit board Pending JPH0927574A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17464495A JPH0927574A (en) 1995-07-11 1995-07-11 Package carrier and connection method of package to printed-circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17464495A JPH0927574A (en) 1995-07-11 1995-07-11 Package carrier and connection method of package to printed-circuit board

Publications (1)

Publication Number Publication Date
JPH0927574A true JPH0927574A (en) 1997-01-28

Family

ID=15982204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17464495A Pending JPH0927574A (en) 1995-07-11 1995-07-11 Package carrier and connection method of package to printed-circuit board

Country Status (1)

Country Link
JP (1) JPH0927574A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096978A (en) * 2009-11-02 2011-05-12 Shinko Electric Ind Co Ltd Semiconductor package, method of evaluating the same, and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096978A (en) * 2009-11-02 2011-05-12 Shinko Electric Ind Co Ltd Semiconductor package, method of evaluating the same, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5907187A (en) Electronic component and electronic component connecting structure
US4724472A (en) Semiconductor device
JP3704864B2 (en) Semiconductor element mounting structure
JPH10256315A (en) Semiconductor chip bonding pad and its formation
JPH0831835A (en) Semiconductor device, electronic circuit device, and production thereof
JPH09298255A (en) Ceramic circuit board and semiconductor device using the board
JPH022151A (en) Package structure
JPH0927574A (en) Package carrier and connection method of package to printed-circuit board
JP3813767B2 (en) Resin wiring board and manufacturing method thereof
JP3180041B2 (en) Connection terminal and method of forming the same
JPH08236898A (en) Stress relaxing connecting medium, stress relaxing mounting body and stress relaxing component
JP2002184942A (en) Mounting board
JP3585806B2 (en) Wiring board with pins
JPH08191128A (en) Electronic device
JP2904274B2 (en) LSI package mounting method
JPH09321168A (en) Semiconductor package and semiconductor device
JP2001044307A (en) Semiconductor device and manufacture thereof
JPS63229842A (en) Package for surface mounting
JP2741611B2 (en) Substrate for flip chip bonding
JPH02122556A (en) Method of mounting semiconductor device
KR100214853B1 (en) Method for manufacture of the same and testing package for known good die
JP2000307238A (en) Pin inserting jig and method for mounting pin on print board
JPH09153562A (en) Method of mounting solder ball on pad area array package
JP2001177038A (en) Wiring board with lead pin and electronic component with lead pin
JPH09148334A (en) Bump, semiconductor chip, package having the bumps, mounting method and semiconductor device