JPH0927472A - Plasma etching method for low-dielectric constant silicon oxide insulation film - Google Patents

Plasma etching method for low-dielectric constant silicon oxide insulation film

Info

Publication number
JPH0927472A
JPH0927472A JP17769495A JP17769495A JPH0927472A JP H0927472 A JPH0927472 A JP H0927472A JP 17769495 A JP17769495 A JP 17769495A JP 17769495 A JP17769495 A JP 17769495A JP H0927472 A JPH0927472 A JP H0927472A
Authority
JP
Japan
Prior art keywords
silicon oxide
dielectric constant
insulating film
low dielectric
constant silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17769495A
Other languages
Japanese (ja)
Other versions
JP3380947B2 (en
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17769495A priority Critical patent/JP3380947B2/en
Publication of JPH0927472A publication Critical patent/JPH0927472A/en
Application granted granted Critical
Publication of JP3380947B2 publication Critical patent/JP3380947B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a plasma etching method whereby a high selection ratio of low-dielectric constant Si oxide insulation films such as SiOF, practical etching rate and low particle level can be attained. SOLUTION: Using a mixed gas of fluorocarbon gas contg. H2 O and H2 O2 , contact holes 5 are opened through a low-dielectric constant Si oxide insulation film 3 on a semiconductor substrate 1. The flow rate ratio of the mixed gas may be changed to etch at two steps and deposition of S may be used together. Film of fluorocarbon polymer is reinforced to improve the selectivity to a resist mask 5 or semiconductor substrate 1. Since the amount of the polymer to be deposited can be reduced, the particle level also lowers.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は高集積度半導体装置等の
製造分野で適用される低誘電率酸化シリコン系絶縁膜の
プラズマエッチング方法に関し、更に詳しくは、下地材
料層上の低誘電率酸化シリコン系絶縁膜を高精度にパタ
ーニングする際に用いて有用な、低誘電率酸化シリコン
系絶縁膜のプラズマエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma etching method for a low dielectric constant silicon oxide insulating film applied in the field of manufacturing highly integrated semiconductor devices and the like. The present invention relates to a plasma etching method for a low dielectric constant silicon oxide insulating film, which is useful when patterning a silicon insulating film with high accuracy.

【0002】[0002]

【従来の技術】LSI等の半導体装置の高集積度化、高
性能化が進展するに伴い、そのデザインルールはハーフ
ミクロンからサブクォータミクロンへと縮小しつつあ
る。これに伴い、酸化シリコン系絶縁膜に微細加工を施
し、接続孔等を形成するためのプラズマエッチング方法
に対する技術的要求は、ますます高度化している。
2. Description of the Related Art With the progress of higher integration and higher performance of semiconductor devices such as LSI, the design rule thereof is being reduced from half micron to subquarter micron. Along with this, technical requirements for a plasma etching method for forming a connection hole and the like by performing fine processing on a silicon oxide-based insulating film have become more and more sophisticated.

【0003】例えば、半導体デバイスの信号処理の高速
化や、半導体素子自体の微細化を図るため、例えばMO
Sトランジスタにおいては不純物拡散層の接合深さが浅
くなり、その他の配線材料層の厚さも薄くなっている。
このような高集積度半導体装置の製造プロセスにおいて
は、従来以上に対下地材料層との選択性に優れ、下地材
料層のダメージが少ないプラズマエッチング方法が求め
られる。
For example, in order to speed up signal processing of a semiconductor device and miniaturize the semiconductor element itself, for example, MO
In the S transistor, the junction depth of the impurity diffusion layer is shallow and the other wiring material layers are also thin.
In the manufacturing process of such a highly integrated semiconductor device, there is a demand for a plasma etching method which is more excellent in selectivity with respect to the underlying material layer than before and has less damage to the underlying material layer.

【0004】さらに、対レジストマスクの選択比向上も
重要な問題である。微細なデザインルールの半導体装置
を安定に製造するために、プラズマエッチング中に生じ
るレジストマスクの後退による寸法変換差の発生は、極
く僅かなレベルのものでも許容され難くなりつつあるか
らである。
Further, improving the selection ratio of resist masks is also an important issue. This is because, in order to stably manufacture a semiconductor device having a fine design rule, it is becoming difficult to allow the dimensional conversion difference due to the receding of the resist mask during plasma etching, even if the difference is extremely small.

【0005】酸化シリコン系材料膜のプラズマエッチン
グは、強固なSi−O結合を切断する必要があるため、
スパッタリング効果のあるイオン性の強いエッチングモ
ードが採用されている。一般的なエッチングガスはCF
4 やC2 6 を代表とするCF系ガスを主体とするもの
であり、CF系ガスから解離生成するCFx + の入射イ
オンエネルギによるスパッタリング作用と、構成元素で
ある炭素の還元性によるSi−O結合の分断作用、およ
び蒸気圧の大きい反応生成物であるSiFx の生成除去
を利用するものである。しかしイオンモードのプラズマ
エッチングの特徴として、エッチングレートは一般に大
きくはない。そこで高速エッチングを指向して入射イオ
ンエネルギを高めると、エッチング反応は物理的なスパ
ッタリングを主体とする形となり、選択性は低下する。
すなわち、CF系ガスによる酸化シリコン系材料層のプ
ラズマエッチングは、高速性と選択性は両立しがたいも
のであった。
In plasma etching of a silicon oxide material film, it is necessary to break a strong Si--O bond.
An ionic etching mode with a strong sputtering effect is used. Common etching gas is CF
It is mainly composed of CF type gas such as 4 and C 2 F 6 , and has a sputtering action by incident ion energy of CF x + generated by dissociation from the CF type gas and Si by reducing property of carbon as a constituent element. It utilizes the breaking action of —O bond and the generation and removal of SiF x , which is a reaction product having a large vapor pressure. However, as a characteristic of ion-mode plasma etching, the etching rate is not generally large. Therefore, when the incident ion energy is increased by directing high-speed etching, the etching reaction mainly consists of physical sputtering, and the selectivity is lowered.
That is, the plasma etching of the silicon oxide based material layer with the CF based gas is difficult to achieve both high speed and selectivity.

【0006】また従来技術により高い選択比を得るため
には、CF系ガスの反応生成物を主体とするフッ化炭素
系ポリマを厚く堆積する必要があり、このようなガスケ
ミストリで同一エッチングチャンバ内でプラズマエッチ
ングを重ねると、エッチングレートの低下やパーティク
ルレベルの悪化を招く。エッチングレートの低下は微細
パターンほど顕著に表れ、いわゆるマイクロローディン
グ効果による接続孔の抜け不良が発生する。
Further, in order to obtain a high selection ratio by the conventional technique, it is necessary to thickly deposit a fluorocarbon-based polymer mainly containing a reaction product of a CF-based gas, and such a gas chemistry is used in the same etching chamber. If the plasma etching is repeated at 1, the etching rate is lowered and the particle level is deteriorated. The lower the etching rate is, the more pronounced the finer the pattern becomes, and the defective contact hole is caused by the so-called microloading effect.

【0007】酸化シリコン系絶縁膜のプラズマエッチン
グにおける選択比を向上するため、CF系ガスにH2
添加したり、分子中にHを含むCHF3 等CHF系ガス
を採用する従来技術がある。これはプラズマ中に生成す
るHラジカル(H* )により、プラズマ中の過剰なF*
を捕捉し、HFの形でエッチングチャンバ外に除去し、
エッチング反応系の実質的なC/F比(C原子とF原子
の割合い)を増加させる思想にもとづく。C/F比の増
加は、エッチングと競合して堆積するフッ化炭素系ポリ
マ中のF原子の含有量を低減し、イオン入射耐性等の膜
質を強化する作用があり、したがってSi等の下地との
選択性を向上する効果がある。フッ化炭素系ポリマは、
酸化シリコン系材料層上ではその表面からスパッタアウ
トされるO原子と反応して酸化除去されるので実質的に
は堆積せず、エッチングレートを低下することはない。
しかしフッ化炭素系ポリマは、酸化作用を有さないSi
等の下地上に専ら堆積し、イオン入射から下地を保護す
るため実質的なエッチングストッパとして機能し、この
ために選択比が向上するのである。これらC/F比の概
念や高選択性が達成される機構については、例えばJ.
Vac.Science.Tech,16(2),39
1(1979)に報告されている。
In order to improve the selection ratio in the plasma etching of the silicon oxide type insulating film, there is a conventional technique in which H 2 is added to CF type gas or CHF type gas such as CHF 3 containing H in the molecule is adopted. This is due to excess H * in the plasma due to H radicals (H * ) generated in the plasma .
Captured and removed in the form of HF outside the etching chamber,
It is based on the idea of increasing the substantial C / F ratio (ratio of C atoms and F atoms) of the etching reaction system. Increasing the C / F ratio has the effect of reducing the content of F atoms in the fluorocarbon-based polymer that is deposited in competition with etching, and strengthening the film quality such as the resistance to ion incidence, and therefore, it can be used as a base such as Si. Has the effect of improving the selectivity of. Fluorocarbon-based polymers are
On the silicon oxide-based material layer, it reacts with O atoms sputtered out from the surface of the silicon oxide-based material layer and is oxidized and removed.
However, a fluorocarbon polymer is a Si that does not have an oxidizing effect.
Etc. are exclusively deposited on the lower ground and function as a substantial etching stopper to protect the underlying layer from ion incidence, which improves the selection ratio. For the concept of these C / F ratios and the mechanism by which high selectivity is achieved, see J.
Vac. Science. Tech, 16 (2), 39
1 (1979).

【0008】また最近においては、イオン入射耐性とい
う物理的観点とは異なった立場からフッ化炭素系ポリマ
の膜質を見直す動向がある。すなわち、F原子リッチな
フッ化炭素系ポリマが下地材料層であるSi等の露出面
に堆積した場合には、フッ化炭素系ポリマ中のF原子と
下地のSi原子とは、単なる吸着あるいは付着にとどま
らず、イオンの入射にアシストされて化学反応および反
応生成物の脱離過程と進む。この一連の過程は、とりも
なおさずエッチング反応であり、対下地材料層の選択比
が低下する原因となる。このような観点から、フッ化炭
素系ガスにCOを添加し、プラズマ中の過剰なF* をC
OFx 等の形で捕捉してC/F比を増加する試みが第4
0回応用物理学関係連合講演会(1993年春季年会)
講演予稿集p614、講演番号31a−ZE−10に報
告されている。また同様の観点から、NF3 等の無機フ
ッ素系エッチングガスにCOを添加して余剰のF* を捕
捉し、選択比を向上する提案が、例えば米国特許第4,
807,016号明細書に開示されている。
Recently, there is a trend to reconsider the film quality of fluorocarbon polymers from a standpoint different from the physical viewpoint of ion incidence resistance. That is, when a fluorocarbon-based polymer rich in F atoms is deposited on an exposed surface such as Si which is the base material layer, the F atoms in the fluorocarbon-based polymer and the base Si atoms are simply adsorbed or attached. Not only the above, but also the process of desorption of chemical reaction and reaction products is assisted by the incidence of ions. This series of processes is an etching reaction, and causes a reduction in the selection ratio of the base material layer. From such a viewpoint, CO is added to a fluorocarbon gas to remove excess F * in the plasma from C
The fourth attempt is to capture it in the form of OF x and increase the C / F ratio.
0th Joint Lecture on Applied Physics (Spring Annual Meeting 1993)
Reported in Lecture Proceedings p614, Lecture No. 31a-ZE-10. From the same point of view, there is a proposal of adding CO to an inorganic fluorine-based etching gas such as NF 3 to capture surplus F * and improving the selection ratio, for example, US Pat.
No. 807,016.

【0009】しかしながら、フッ化炭素系ガスにH2
COを添加して下地材料層との選択比を向上する手法に
おいては、これら添加ガスの引火性や安全性について充
分な配慮が必要である。とりわけクリーンルーム等の閉
鎖空間での取り扱いには、検討の余地が大きい。また実
用化に当たっては排気ガスの処理設備を新たに設ける必
要がある。
However, in the method of adding H 2 or CO to the fluorocarbon gas to improve the selectivity with respect to the underlying material layer, sufficient consideration must be given to the flammability and safety of these added gases. . Especially, there is a lot of room for consideration in handling in a closed space such as a clean room. In addition, for practical use, it is necessary to newly install exhaust gas treatment equipment.

【0010】一方半導体装置内での信号伝播の遅延を防
止するため、配線間の絶縁膜を低誘電率化し配線間容量
を低減する試みがロジックLSI等の高速性を要求され
る半導体デバイスで鋭意検討されている。低誘電率材料
としては一般的な層間絶縁膜材料であるSiO2 にFを
添加したSiOx z が代表的であり、成膜プロセスに
おいて従来技術と連続性があることからも注目される。
一例としてTEOS/O2 /CF4 系原料ガスを用いた
プラズマCVD方法が1993 Dry Proces
s Symposium 予稿集p163、講演番号V
−2に報告されている。この方法によればSiO2 に6
at.%程度のFを含有させることにより、比誘電率は
4.1から3.2程度まで低減される。
On the other hand, in order to prevent the delay of signal propagation in the semiconductor device, an attempt to reduce the dielectric constant of the insulating film between the wirings to reduce the capacitance between the wirings has been earnestly made in a semiconductor device such as a logic LSI which requires high speed. Is being considered. As a low dielectric constant material, SiO x F z obtained by adding F to SiO 2 which is a general interlayer insulating film material is representative, and it is noted that it is continuous with the conventional technique in the film forming process.
As an example, a plasma CVD method using a TEOS / O 2 / CF 4 type raw material gas is 1993 Dry Procedures.
s Symposium Proceedings p163, Lecture No. V
-2. The SiO 2 According to this method 6
at. The relative permittivity is reduced from 4.1 to 3.2 by including about F of F.

【0011】しかしながら、SiOF層間絶縁膜のプラ
ズマエッチングにおいては、エッチング中に逐次F
* (Fラジカル)が放出され、プラズマ中のF* 濃度を
高める。F* は、下地材料層であるシリコンや、レジス
トマスクのエッチャントとなりうるので、エッチング選
択比の確保はSiO2 やPSG、BSG、BPSG等の
一般的な酸化シリコン系絶縁膜に比較して一層困難なも
のとなる。
However, in plasma etching of the SiOF interlayer insulating film, F etching is performed sequentially during the etching.
* (F radical) is released, increasing the F * concentration in the plasma. Since F * can serve as an etchant for silicon as a base material layer or a resist mask, it is more difficult to secure an etching selection ratio as compared with general silicon oxide-based insulating films such as SiO 2 , PSG, BSG, and BPSG. It will be

【0012】[0012]

【発明が解決しようとする課題】本発明は、上述したF
を含有する低誘電率酸化シリコン系絶縁膜のプラズマエ
ッチングに関する各種問題点を解決することをその課題
としている。すなわち本発明の課題は、下地材料層上に
形成された低誘電率酸化シリコン系絶縁膜をパターニン
グするに当たり、対下地材料層および対レジストマスク
の選択比に優れ、かつマイクロローディング効果が小さ
くパーティクル汚染の少ないプラズマエッチング方法を
提供することである。
The present invention is based on the above-mentioned F
It is an object to solve various problems related to plasma etching of a low dielectric constant silicon oxide-based insulating film containing Si. That is, an object of the present invention is to pattern a low dielectric constant silicon oxide insulating film formed on a base material layer, which has an excellent selection ratio of the base material layer and the resist mask, and has a small microloading effect and particle contamination. It is to provide a plasma etching method with less power consumption.

【0013】本発明の別の課題は、エッチングガス系か
らH2 やCO等、使用にあたって引火性や安全性に検討
の余地のあるガスを排除し、また新たに排気ガス処理施
設等の設備投資が不要な低誘電率酸化シリコン系絶縁膜
のプラズマエッチング方法を提供することである。
Another object of the present invention is to eliminate from the etching gas system gases such as H 2 and CO, which should be considered for their flammability and safety in use, and to newly invest in equipment such as an exhaust gas treatment facility. It is an object of the present invention to provide a plasma etching method for a low dielectric constant silicon oxide based insulating film that does not require.

【0014】さらに本発明の別の課題は、配線間容量が
低減され信号伝播速度が向上した高集積度半導体装置を
安定に製造しうる低誘電率酸化シリコン系絶縁膜のプラ
ズマエッチング方法を提供することである。
Still another object of the present invention is to provide a plasma etching method for a low dielectric constant silicon oxide insulating film capable of stably manufacturing a highly integrated semiconductor device having a reduced wiring capacitance and an improved signal propagation speed. That is.

【0015】[0015]

【課題を解決するための手段】本願の低誘電率酸化シリ
コン系絶縁膜のプラズマエッチング方法は、上述した課
題を達成するために提案するものであり、その第1の発
明は、HおよびOを構成元素とするガスと、CおよびF
を構成元素とするガスとを含む混合ガスを用い、下地材
料層上の低誘電率酸化シリコン系絶縁膜をパターニング
することを特徴とするものである。本発明で採用するC
およびFを構成元素とするガスは一般式Cn m あるい
はこれらの化合物内のF原子の一部をHで置換したCn
l m-l (n、mおよびlはそれぞれ自然数)で表さ
れる化合物であり、飽和化合物あるいは不飽和化合物の
別を問わない。放電解離により生成するメインエッチャ
ントであるCFx +の生成効率からは、nは2以上の高
次フッ化炭素系ガスの使用が望ましい。
A plasma etching method for a low dielectric constant silicon oxide type insulating film of the present application is proposed to achieve the above-mentioned problems, and a first invention thereof is to provide H and O. Gas as a constituent element and C and F
The low dielectric constant silicon oxide-based insulating film on the base material layer is patterned by using a mixed gas containing a gas having a constituent element of. C adopted in the present invention
C n and gas to constituent element F is that or the general formula C n F m a portion of the F atoms in these compounds has been substituted with H
It is a compound represented by H 1 F ml (n, m and l are natural numbers), and may be a saturated compound or an unsaturated compound. It is desirable to use a high-order fluorocarbon-based gas in which n is 2 or more in view of the generation efficiency of CF x + which is the main etchant generated by discharge dissociation.

【0016】第2の発明においては、HおよびOを構成
元素とするガスと、CおよびFを構成元素とするガスと
を含む混合ガスを用い、下地材料層上の低誘電率酸化シ
リコン系絶縁膜を、下地材料層が露出する直前までパタ
ーニングする工程と、この混合ガス中のHおよびOを構
成元素とするガスの混合比を高め、下地材料層の低誘電
率酸化シリコン系絶縁膜の層厚方向の残部をパターニン
グする工程とを、この順に施すことを特徴とするもので
ある。下地材料層が露出する直前までパターニングする
工程においては、エッチングレートのわずかな不均一性
から、被エッチング基板上の一部において下地材料層が
不可避的に僅かに露出した場合もあり得るが、かかる場
合も含むものとする。
In the second aspect of the invention, a mixed gas containing a gas containing H and O as constituent elements and a gas containing C and F as constituent elements is used, and a low dielectric constant silicon oxide based insulating material on the underlying material layer is used. A step of patterning the film until just before the underlying material layer is exposed, and increasing the mixing ratio of the gas containing H and O as constituent elements in the mixed gas to form a low dielectric constant silicon oxide insulating film layer of the underlying material layer. The step of patterning the remaining portion in the thickness direction is performed in this order. In the step of patterning until just before the underlying material layer is exposed, the underlying material layer may inevitably be slightly exposed on a part of the substrate to be etched due to slight non-uniformity of the etching rate. The case shall be included.

【0017】さらに第3の発明においては、HおよびO
を構成元素とするガスと、放電解離条件下でプラズマ中
に遊離のイオウを放出しうるイオウ系化合物ガスを含む
混合ガスを用いるとともに、被エッチング基板を室温以
下に制御しつつ、下地材料層上の低誘電率酸化シリコン
系絶縁膜をパターニングすることを特徴とするものであ
る。本発明で用いる放電解離条件下でプラズマ中に遊離
のイオウを放出しうるイオウ系化合物ガスは、具体的に
はS2 2 、SF2 、SF4 、S2 10、S2 Cl2
3 Cl2 、SCl2 、S2 Br2 、S3 Br2 、S2
Br等のハロゲン化イオウ系ガスおよびH2 Sが例示さ
れ、これら単独または組み合わせて使用できる。室温に
おいて液状の化合物は、公知の方法で加熱気化して用い
ればよい。ハロゲン化イオウガスとして一般的なSF6
は、放電解離条件下でプラズマ中に遊離のイオウを放出
することは困難であるので、これを除外する。また室温
とは通常の半導体装置の製造プロセスに使用するクリー
ンルームの室温のことであり、通常20〜25℃であ
る。
Further, in the third invention, H and O
On the underlying material layer while controlling the temperature of the substrate to be etched to room temperature or lower while using a mixed gas containing a gas containing the element as a constituent element and a sulfur-based compound gas capable of releasing free sulfur into plasma under discharge dissociation conditions. The low dielectric constant silicon oxide insulating film is patterned. The sulfur-based compound gas capable of releasing free sulfur into plasma under the discharge dissociation conditions used in the present invention is specifically S 2 F 2 , SF 2 , SF 4 , S 2 F 10 , S 2 Cl 2 ,
S 3 Cl 2 , SCl 2 , S 2 Br 2 , S 3 Br 2 , S 2
Halogenated sulfur-based gas such as Br and H 2 S are exemplified, and these can be used alone or in combination. A compound that is liquid at room temperature may be heated and vaporized by a known method before use. SF 6 commonly used as halogenated sulfur gas
Excludes free sulfur in the plasma under discharge dissociation conditions, so it is excluded. The room temperature is the room temperature of a clean room used in a normal semiconductor device manufacturing process, and is usually 20 to 25 ° C.

【0018】いずれの発明においても、その好ましい実
施態様においては、HおよびOを構成元素とするガス
は、H2 OおよびH2 2 (bp=152℃)のうちの
いずれ1種であることが好ましい。また混合物として市
販の過酸化水素水(30%あるいは2.5〜3.0%)
を用いてもよい。これらはいずれも液体ソースであるの
で、加熱蒸発、He等のキャリアガスによるバブリン
グ、超音波気化等の手法によりエッチングチャンバに導
入する。
In any of the inventions, in a preferred embodiment thereof, the gas containing H and O as constituent elements is any one of H 2 O and H 2 O 2 (bp = 152 ° C.). Is preferred. Commercially available hydrogen peroxide solution (30% or 2.5-3.0%) as a mixture
May be used. Since all of these are liquid sources, they are introduced into the etching chamber by heating evaporation, bubbling with a carrier gas such as He, ultrasonic vaporization, or the like.

【0019】本発明で対象とする低誘電率酸化シリコン
系絶縁膜は、主としてSiOx z およびSiOx y
z (以下SiOFおよびSiONFと略記)のうちの
いずれ1種である。これらSiOFおよびSiONFに
さらにP、B、As等の不純物を含む低誘電率酸化シリ
コン系絶縁膜であってもよい。
The low dielectric constant silicon oxide type insulating film of the present invention is mainly composed of SiO x F z and SiO x N y.
Any one of F z (hereinafter abbreviated as SiOF and SiONF). A low-dielectric-constant silicon oxide insulating film containing impurities such as P, B, and As in these SiOF and SiONF may be used.

【0020】[0020]

【作用】第1の発明においては、エッチングガス中のH
2 OあるいはH2 2 が解離することにより、H原子が
プラズマ中に供給される。一方CF系あるいはCHF系
ガスから解離生成するF* 、および低誘電率酸化シリコ
ン系絶縁膜のエッチングにともない逐次放出されるF*
をこのH原子が捕捉し、HFないしHOFの形でエッチ
ングチャンバ外へ除去し、エッチング反応系のF* 濃度
の上昇を防止してC/F比を制御する。
In the first invention, H in the etching gas is
Dissociation of 2 O or H 2 O 2 supplies H atoms into the plasma. On the other hand, F * generated by dissociation from a CF-based or CHF-based gas, and F * sequentially released as the low dielectric constant silicon oxide insulating film is etched .
These H atoms are captured and removed from the etching chamber in the form of HF or HOF to prevent the F * concentration in the etching reaction system from rising and control the C / F ratio.

【0021】この結果、過剰なF* によるレジストマス
クや下地材料層とのエッチング選択比の低下が防止でき
る。さらに被エッチング基板上に堆積するフッ化炭素系
ポリマ中のF原子が低減され、カーボンリッチでイオン
入射耐性の高い膜となり、主として露出したSi等の下
地材料層やレジストマスク上に堆積し、エッチング選択
比を向上するのである。このカーボンリッチなフッ化炭
素系ポリマは、フッ素成分が少ないのでイオン入射にア
シストされる形で下地材料層と化学反応および反応生成
物の脱離過程と進むことはなく、この面からも対下地材
料層やレジストマスクとのエッチング選択比は向上す
る。
As a result, it is possible to prevent a decrease in etching selectivity with respect to the resist mask and the underlying material layer due to excessive F * . Furthermore, the F atoms in the fluorocarbon polymer deposited on the substrate to be etched are reduced, forming a film that is carbon-rich and has high ion incidence resistance, and is mainly deposited on the exposed underlying material layer of Si or the like or the resist mask and etched. It improves the selection ratio. Since this carbon-rich fluorocarbon polymer has a small amount of fluorine component, it does not proceed with the chemical reaction and the desorption process of the reaction product with the underlying material layer in a form assisted by the ion injection. The etching selectivity with respect to the material layer and the resist mask is improved.

【0022】フッ化炭素系ポリマは、被エッチング層で
ある低誘電率酸化シリコン系絶縁膜上にも形成される
が、エッチングにより放出されるO原子により直ちに酸
化され、COやCO2 となって除去されるので、エッチ
ングは高速で進行する。しかしながら、微細なコンタク
トホールエッチングにおいては、被エッチング面積の割
合が非常に小さいので、O原子の放出量も少ない。さら
にアスペクト比の大きなコンタクトホール底部では、イ
オンの入射量が低下するので、フッ化炭素系ポリマが過
剰に残留する。このため微細なコンタクトホール内では
エッチングレートが低下するマイクロローディング効果
が発生する。この点、本発明においてはエッチングガス
中のH2 OあるいはH2 2 の分解生成物により、被エ
ッチング層からのO原子放出量の不足が補充され、微細
なコンタクトホール内でフッ化炭素系ポリマが過剰に堆
積せず、マイクロローディング効果や寸法変換差の発生
が回避される。またエッチングチャンバ内全体において
も、過剰なフッ化炭素系ポリマ形成が抑制されるので、
連続処理でロット数を重ねてもエッチングレートの低下
やパーティクルレベルが上昇することがない。
The fluorocarbon-based polymer is also formed on the low dielectric constant silicon oxide-based insulating film, which is the layer to be etched, but is immediately oxidized by O atoms released by etching to form CO and CO 2. As it is removed, the etching proceeds at a high speed. However, in fine contact hole etching, the proportion of the area to be etched is very small, so the amount of O atoms emitted is small. Further, at the bottom of the contact hole having a large aspect ratio, the incident amount of ions decreases, so that the fluorocarbon polymer remains excessively. For this reason, a microloading effect occurs in which the etching rate decreases in the fine contact hole. In this regard, in the present invention, the shortage of the amount of released O atoms from the layer to be etched is replenished by the decomposition products of H 2 O or H 2 O 2 in the etching gas, and the fluorocarbon-based material is formed in the fine contact holes. The polymer is not overly deposited and the occurrence of microloading effects and size conversion differences is avoided. In addition, since the formation of excess fluorocarbon polymer is suppressed even in the entire etching chamber,
Even if the number of lots is increased by continuous processing, the etching rate does not decrease and the particle level does not increase.

【0023】本発明は以上のような技術的思想を根底と
しているが、さらに一層のエッチングレートの向上と高
選択比を達成するために、プラズマエッチングを2段階
化する方法を提案する。すなわち本願の第2の発明にお
いては、ジャストエッチング工程に相当する下地材料層
が露出する直前までパターニングした時点で混合ガスの
混合比を変更し、オーバーエッチング工程においてはH
およびOを構成元素とするガスの混合比を高める。この
2段階エッチングにより、ジャストエッチング工程にお
いては実用的な高速エッチングレートを確保できる。さ
らにオーバーエッチング工程においてはF* を一層低減
し、またより効果的にF含有量の小さいフッ化炭素系ポ
リマが生成されるので、入射イオンエネルギを低減した
条件でも高選択比エッチングが可能となる。当然下地材
料層のイオン照射ダメージも低減される。
The present invention is based on the above technical idea, but proposes a method in which plasma etching is performed in two stages in order to further improve the etching rate and achieve a high selection ratio. That is, in the second invention of the present application, the mixing ratio of the mixed gas is changed at the time of patterning until just before the underlying material layer corresponding to the just etching step is exposed, and H is set in the over etching step.
And increase the mixing ratio of the gas containing O as a constituent element. By this two-step etching, a practical high-speed etching rate can be secured in the just etching process. Further, in the over-etching step, F * is further reduced, and a fluorocarbon-based polymer having a small F content is more effectively generated, so that high selective ratio etching can be performed even under the condition that the incident ion energy is reduced. . Naturally, the ion irradiation damage of the base material layer is also reduced.

【0024】本願の第3の発明においてはさらに、被エ
ッチング基板温度を室温以下に制御しつつ、放電解離条
件下でプラズマ中に遊離のイオウを放出しうるハロゲン
化イオウ系ガスを添加する方法をも提案する。被エッチ
ング基板温度が低温制御されることによりラジカル反応
が抑制されること、およびこれらハロゲン化イオウ系ガ
スの添加により、被エッチング基板上にはフッ化炭素系
ポリマの他にイオウが堆積することの相乗効果により、
Si等の対下地材料選択比や対レジストマスク選択比が
さらに向上する。一方酸化シリコン系材料層表面では、
スパッタリングにより放出されるOにより、SOやSO
2 となって速やかに除去されるので、エッチングレート
の低下は事実上起こらない。したがって、エッチングレ
ートを確保したまま高選択比エッチングが可能となる。
In the third invention of the present application, there is further provided a method of adding a halogenated sulfur-based gas capable of releasing free sulfur into plasma under discharge dissociation conditions while controlling the temperature of the substrate to be etched below room temperature. Also suggest. The radical reaction is suppressed by controlling the temperature of the substrate to be etched at a low temperature, and the addition of these sulfur halide gases prevents sulfur from being deposited in addition to the fluorocarbon polymer on the substrate to be etched. Due to the synergistic effect,
The selection ratio of the material such as Si to the base material and the selection ratio of the resist mask are further improved. On the other hand, on the surface of the silicon oxide material layer,
O or SO released by sputtering causes SO or SO
Since it becomes 2 and is removed promptly, there is virtually no reduction in the etching rate. Therefore, high selectivity etching can be performed while maintaining the etching rate.

【0025】酸化シリコン系材料層のパターニング終了
後は、被エッチング基板を90℃〜100℃に加熱すれ
ば堆積したイオウは速やかに昇華除去され、被エッチン
グ基板に対するコンタミネーションやパーティクル汚染
を残す虞れはない。イオウは、レジストアッシングの際
にレジストと同時に酸化除去することも可能である。な
お、これらハロゲン化イオウ系ガスとともに、N2 やN
2 4 、NF3 等のN系ガスを添加すれば、被エッチン
グ基板上には窒化イオウポリマであるポリチアジルが堆
積する。ポリチアジルはイオウよりさらにイオン入射耐
性が大きく、選択比向上やダメージ防止効果が高い。ポ
リチアジルもプラズマエッチング終了後は昇華除去可能
であり、昇華温度は減圧下で約150℃以上である。イ
オウおよびポリチアジルの昇華温度から明らかなよう
に、被エッチング基板温度がこれら昇華温度未満であれ
ばイオウあるいはポリチアジルは堆積可能である。ただ
し堆積膜の安定性の観点からは、被エッチング基板温度
を室温以下、例えば20〜25℃以下に制御することが
望ましい。
After the patterning of the silicon oxide type material layer, if the substrate to be etched is heated to 90 ° C. to 100 ° C., the deposited sulfur can be quickly sublimated and removed, and contamination or particle contamination of the substrate to be etched may remain. There is no. Sulfur can also be oxidized and removed simultaneously with the resist during resist ashing. In addition to these halogenated sulfur-based gases, N 2 and N
When N-based gas such as 2 H 4 and NF 3 is added, polythiazyl which is a sulfur nitride polymer is deposited on the substrate to be etched. Polythiazyl has a higher ion incidence resistance than sulfur, and has a high selection ratio improvement and damage prevention effect. Polythiazil can also be removed by sublimation after plasma etching, and the sublimation temperature is about 150 ° C. or higher under reduced pressure. As is clear from the sublimation temperatures of sulfur and polythiazyl, sulfur or polythiazyl can be deposited if the substrate temperature to be etched is lower than these sublimation temperatures. However, from the viewpoint of the stability of the deposited film, it is desirable to control the temperature of the substrate to be etched to room temperature or lower, for example, 20 to 25 ° C. or lower.

【0026】[0026]

【実施例】以下、本発明を一例としてコンタクトホール
やビアホール加工に適用した具体的実施例につき、添付
図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments in which the present invention is applied to the processing of contact holes and via holes will be described below with reference to the accompanying drawings.

【0027】実施例1 本実施例は第1の発明を適用し、フッ化炭素系ガスであ
るC4 8 と、H2 Oを含む混合ガスにより、シリコン
基板上のSiOFからなる低誘電率酸化シリコン系絶縁
膜をプラズマエッチングしてコンタクトホールを形成し
た例であり、これを図1(a)〜(b)を参照して説明
する。
Example 1 This example applies the first invention, and a mixed gas containing C 4 F 8 which is a fluorocarbon gas and H 2 O is used to form a low dielectric constant of SiOF on a silicon substrate. This is an example in which a silicon oxide insulating film is plasma-etched to form a contact hole, which will be described with reference to FIGS.

【0028】まず図1(a)に示すように、予め不純物
拡散層2等が形成されたSi等の半導体基板1上に、S
iOFからなる低誘電率酸化シリコン系絶縁膜3を形成
する。この低誘電率酸化シリコン系絶縁膜は、一例とし
てTEOS/C2 6 /H2O/O2 系のソースガスを
用い、プラズマCVDにより成膜したものである。この
プラズマCVD法は本願出願人が先に特願平6−976
31号として出願したものであり、残留水酸基や有機物
が少なく、またステップカバレッジに優れたSiOFが
得られる。つぎに化学増幅型レジストとKrFエキシマ
レーザリソグラフィにより、0.25μmの開口径を有
するレジストマスク4を接続孔開口位置にパターニング
する。低誘電率酸化シリコン系絶縁膜3の厚さは一例と
して500nmである。ここまで形成した図1(a)に
示すサンプルを、被エッチング基板とする。
First, as shown in FIG. 1A, S is formed on a semiconductor substrate 1 of Si or the like on which an impurity diffusion layer 2 and the like are formed in advance.
A low dielectric constant silicon oxide insulating film 3 made of iOF is formed. This low dielectric constant silicon oxide type insulating film is formed by plasma CVD using a TEOS / C 2 F 6 / H 2 O / O 2 type source gas as an example. Regarding the plasma CVD method, the applicant of the present invention previously filed Japanese Patent Application No. 6-976.
It was filed as No. 31, and there is little residual hydroxyl group or organic matter, and SiOF excellent in step coverage can be obtained. Next, a chemically amplified resist and KrF excimer laser lithography are used to pattern a resist mask 4 having an opening diameter of 0.25 μm at the connection hole opening position. The thickness of the low dielectric constant silicon oxide insulating film 3 is 500 nm as an example. The sample shown in FIG. 1A formed so far is used as a substrate to be etched.

【0029】つぎにこの被エッチング基板を磁場を併用
したマグネトロンRIE装置の基板ステージ上に載置
し、下記条件により酸化シリコン系材料層3の露出部分
をプラズマエッチングする。なお基板ステージは、アル
コール系冷媒が循環する冷却配管を内蔵することによ
り、0℃以下に温度制御できるものである。 C4 8 50 sccm H2 O 10 sccm ガス圧力 2.0 Pa RF電源パワー密度 2.0 W/cm2 (13.56MHz) 磁界強度 1.5×10-2 T 被エッチング基板温度 5 ℃ 被エッチング基板温度は、エッチング工程中5℃を維持
した。このプラズマエッチング工程においては、F*
よるラジカル反応が、主としてCFx + のイオン入射に
アシストされる形で低誘電率酸化シリコン系絶縁膜3の
異方性エッチングが進行した。エッチングレートは85
0nm/minであった。
Next, this substrate to be etched is placed on the substrate stage of a magnetron RIE apparatus that also uses a magnetic field, and the exposed portion of the silicon oxide based material layer 3 is plasma etched under the following conditions. The substrate stage can control the temperature to 0 ° C. or lower by incorporating a cooling pipe in which an alcohol-based refrigerant circulates. C 4 F 8 50 sccm H 2 O 10 sccm Gas pressure 2.0 Pa RF power source power density 2.0 W / cm 2 (13.56 MHz) Magnetic field strength 1.5 × 10 -2 T Etched substrate temperature 5 ° C. The etching substrate temperature was maintained at 5 ° C. during the etching process. In this plasma etching process, the anisotropic reaction of the low dielectric constant silicon oxide insulating film 3 proceeded in such a manner that the radical reaction by F * was mainly assisted by the ion injection of CF x + . Etching rate is 85
It was 0 nm / min.

【0030】またプラズマ中にはH2 Oの解離により生
成したH* やOH* あるいはこれらのイオンが、C4
8 の解離や被エッチング層から放出される過剰なF*
捕捉する。この結果、被エッチング基板上に堆積するフ
ッ化炭素系ポリマ(図示せず)は、F成分の含有量の少
ないものであり、高いイオン入射耐性を有していた。フ
ッ化炭素系ポリマは、プラズマエッチングにより露出す
る下地材料層であるシリコン等の半導体基板、正確には
不純物拡散層2上やレジストマスク4上に主として堆積
する結果、高い選択比が得られる。すなわち、下地材料
層である半導体基板1が露出した段階で、その表面にフ
ッ化炭素系ポリマが堆積するのでエッチングレートは大
幅に低下し、この結果高い選択比が達成されるのであ
る。選択比は、対下地材料層が約40、対レジストマス
クが約7であった。被エッチング基板にコンタクトホー
ル5が開口された、プラズマエッチング終了後の状態を
図1(b)に示す。
In the plasma, H * and OH * produced by dissociation of H 2 O or these ions are C 4 F 2.
It captures the dissociation of 8 and the excess F * released from the layer to be etched. As a result, the fluorocarbon polymer (not shown) deposited on the substrate to be etched had a low content of the F component and had a high resistance to ion incidence. The fluorocarbon polymer is mainly deposited on a semiconductor substrate such as silicon which is a base material layer exposed by plasma etching, to be precise, on the impurity diffusion layer 2 and the resist mask 4, and as a result, a high selection ratio is obtained. That is, when the semiconductor substrate 1, which is the base material layer, is exposed, the fluorocarbon-based polymer is deposited on the surface of the semiconductor substrate 1, so that the etching rate is significantly reduced, and as a result, a high selection ratio is achieved. The selection ratio was about 40 for the base material layer and about 7 for the resist mask. FIG. 1B shows a state after the plasma etching is completed in which the contact hole 5 is opened in the substrate to be etched.

【0031】本実施例によれば、C4 8 と水蒸気を含
む混合ガスを用いて低誘電率酸化シリコン系絶縁膜をプ
ラズマエッチングすることにより、高い選択比と均一性
を共に満たすコンタクトホール開口プロセスが達成でき
た。
According to the present embodiment, the low dielectric constant silicon oxide based insulating film is plasma-etched by using a mixed gas containing C 4 F 8 and water vapor, so that a contact hole opening satisfying both a high selection ratio and uniformity can be obtained. The process was achieved.

【0032】実施例2 本実施例は、同じく第1の発明を適用し、C4 8 と、
2 2 を含む混合ガスにより、下層配線上の低誘電率
酸化シリコン系絶縁膜をプラズマエッチングしてビアホ
ールを開口した例であり、これを図2(a)〜(b)を
参照して説明する。
Example 2 In this example, the first invention is also applied, and C 4 F 8 and
This is an example in which a via hole is opened by plasma-etching a low-dielectric-constant silicon oxide-based insulating film on a lower wiring with a mixed gas containing H 2 O 2. This will be described with reference to FIGS. explain.

【0033】本実施例で採用した図2(a)に示す被エ
ッチング基板は、下層層間絶縁膜6上に例えば不純物を
含む多結晶シリコンからなる下層配線7と低誘電率酸化
シリコン系絶縁膜3が形成され、されに下層配線7に臨
む、例えば0.25μmの開口部が設けられたレジスト
マスク4を形成したものである。低誘電率酸化シリコン
系絶縁膜3の厚さは一例として500nmである。
The substrate to be etched shown in FIG. 2A adopted in this embodiment has a lower layer wiring 7 made of polycrystalline silicon containing impurities and a low dielectric constant silicon oxide type insulating film 3 on the lower layer interlayer insulating film 6. Is formed, and the resist mask 4 having an opening of, for example, 0.25 μm, which faces the lower layer wiring 7, is formed. The thickness of the low dielectric constant silicon oxide insulating film 3 is 500 nm as an example.

【0034】この被エッチング基板を前実施例と同じマ
グネトロンRIE装置の基板ステージ上に載置し、下記
条件により低誘電率酸化シリコン系絶縁膜3の露出部分
をプラズマエッチングする。 C4 8 50 sccm H2 2 10 sccm ガス圧力 2.0 Pa RF電源パワー密度 2.0 W/cm2 (13.56MHz) 磁界強度 1.5×10-2 T 被エッチング基板温度 5 ℃ 被エッチング基板温度は、エッチング工程中5℃を維持
した。このプラズマエッチング工程においては、F*
よるラジカル反応が、主としてCFx + のイオン入射に
アシストされる形で低誘電率酸化シリコン系絶縁膜3の
異方性エッチングが進行した。エッチングレートは95
0nm/minであった。
This substrate to be etched is placed on the substrate stage of the same magnetron RIE apparatus as in the previous embodiment, and the exposed portion of the low dielectric constant silicon oxide type insulating film 3 is plasma-etched under the following conditions. C 4 F 8 50 sccm H 2 O 2 10 sccm Gas pressure 2.0 Pa RF power source power density 2.0 W / cm 2 (13.56 MHz) Magnetic field strength 1.5 × 10 -2 T Etched substrate temperature 5 ° C. The substrate temperature to be etched was maintained at 5 ° C. during the etching process. In this plasma etching process, the anisotropic reaction of the low dielectric constant silicon oxide insulating film 3 proceeded in such a manner that the radical reaction by F * was mainly assisted by the ion injection of CF x + . Etching rate is 95
It was 0 nm / min.

【0035】またプラズマ中にはH2 2 の解離により
生成したH* やOH* あるいはこれらのイオンが、C4
8 の解離や被エッチング層から放出される過剰なF*
を捕捉するので、前実施例1とほぼ同様の効果が得られ
る。すなわちエッチングの選択比は下地材料層である多
結晶シリコンからなる下層配線7に対して約40、レジ
ストマスク4に対し約6の値が得られた。ビアホール8
が開口された、プラズマエッチング終了後の状態を図2
(b)に示す。本実施例によれば、C4 8 と過酸化水
素を含む混合ガスを用いて低誘電率酸化シリコン系絶縁
膜をプラズマエッチングすることにより、高い選択比と
均一性を共に満たすビアホール開口プロセスが達成でき
た。
In the plasma, H * and OH * produced by dissociation of H 2 O 2 or these ions are converted into C 4
Dissociation of F 8 and excess F * released from the layer to be etched
Is captured, the same effect as in the first embodiment can be obtained. That is, the etching selection ratio was about 40 for the lower wiring 7 made of polycrystalline silicon as the base material layer, and about 6 for the resist mask 4. Beer hole 8
Fig. 2 shows the state after plasma etching with the opening
(B). According to this embodiment, by plasma etching the low dielectric constant silicon oxide based insulating film using a mixed gas containing C 4 F 8 and hydrogen peroxide, a via hole opening process that satisfies both high selectivity and uniformity can be performed. I was able to achieve it.

【0036】実施例3 本実施例は第2の発明を適用し、シリコン基板上のSi
OFからなる低誘電率酸化シリコン系絶縁膜を、フッ化
炭素系ガスであるC3 8 と、H2 Oを含む混合ガスに
より、その混合比を変えて2段階プラズマエッチングし
てコンタクトホールを形成した例であり、これを図3
(a)〜(c)を参照して説明する。
Example 3 This example applies the second invention, and Si on a silicon substrate is used.
A low dielectric constant silicon oxide insulating film made of OF is subjected to two-step plasma etching with a mixed gas containing C 3 F 8 which is a fluorocarbon gas and H 2 O at different mixing ratios to form contact holes. This is an example of the formation, and this is shown in FIG.
This will be described with reference to (a) to (c).

【0037】図3(a)に示す被エッチング基板は前実
施例1で参照した図1(a)に示す被エッチング基板と
同様であるので重複する説明は省略する。この被エッチ
ング基板をマグネトロンRIE装置の基板ステージ上に
載置し、下記条件により酸化シリコン系材料層3の露出
部分を下地材料層が露出する直前までプラズマエッチン
グする。 C3 8 50 sccm H2 O 10 sccm ガス圧力 2.0 Pa RF電源パワー密度 2.2 W/cm2 (13.56MHz) 磁界強度 1.5×10-2 T 被エッチング基板温度 15 ℃ エッチングの終点は、予め同一のエッチング条件で低誘
電率酸化シリコン系絶縁膜3のエッチングレートを求め
ておき、時間制御により決定した。第1段のプラズマエ
ッチング終了後の状態を図3(b)に示す。コンタクト
ホール開口予定個所の凹部底面には、低誘電率酸化シリ
コン系絶縁膜の残余部3aが見られる。本エッチング工
程は基本的には前実施例1と同様の原理にもとづきエッ
チングが進行するが、RF電源パワー密度と被エッチン
グ基板温度を高めた条件を採用したのでエッチングレー
トは1200nm/minとなった。
The substrate to be etched shown in FIG. 3A is the same as the substrate to be etched shown in FIG. The substrate to be etched is placed on the substrate stage of a magnetron RIE apparatus, and the exposed portion of the silicon oxide based material layer 3 is plasma-etched until just before the underlying material layer is exposed under the following conditions. C 3 F 8 50 sccm H 2 O 10 sccm Gas pressure 2.0 Pa RF power source power density 2.2 W / cm 2 (13.56 MHz) Magnetic field strength 1.5 × 10 −2 T Etching substrate temperature 15 ° C. Etching The end point of was determined by previously controlling the etching rate of the low dielectric constant silicon oxide insulating film 3 under the same etching conditions. The state after completion of the first-stage plasma etching is shown in FIG. On the bottom surface of the concave portion where the contact hole is to be opened, the residual portion 3a of the low dielectric constant silicon oxide insulating film is seen. In this etching step, the etching proceeds basically based on the same principle as in the first embodiment, but the etching rate was 1200 nm / min because the conditions in which the RF power source power density and the substrate temperature to be etched were increased. .

【0038】つぎにH2 Oの混合比を高めた下記プラズ
マエッチング条件に切り替え、低誘電率酸化シリコン系
絶縁膜の残余部3aを除去する。 C3 8 40 sccm H2 O 20 sccm ガス圧力 2.0 Pa RF電源パワー密度 1.2 W/cm2 (13.56MHz) 磁界強度 1.5×10-2 T 被エッチング基板温度 15 ℃ 本オーバーエッチング工程においては、H2 Oの混合比
を高めたことによりF* が有効に補足されたこと、およ
びRF電源パワー密度を低減したことの寄与により、エ
ッチング選択比は対下地材料層が約60、対レジストマ
スクが約9であった。低誘電率酸化シリコン系絶縁膜3
にコンタクトホール5が開口されたプラズマエッチング
終了後の状態を図3(c)に示す。
Next, the following plasma etching conditions in which the mixing ratio of H 2 O is increased are switched to remove the remaining portion 3a of the low dielectric constant silicon oxide type insulating film. C 3 F 8 40 sccm H 2 O 20 sccm Gas pressure 2.0 Pa RF power source power density 1.2 W / cm 2 (13.56 MHz) Magnetic field strength 1.5 × 10 −2 T Etched substrate temperature 15 ° C. main In the over-etching process, F * is effectively captured by increasing the mixing ratio of H 2 O, and the RF power source power density is reduced. 60, the resist mask was about 9. Low dielectric constant silicon oxide insulating film 3
FIG. 3C shows a state after completion of plasma etching in which the contact hole 5 is opened.

【0039】本実施例によれば、H2 Oの混合比を変更
する2段階エッチング条件の採用により、高い選択比、
均一性および高スループットをともに満たす低誘電率酸
化シリコン系絶縁膜のプラズマエッチングが可能とな
る。
According to the present embodiment, by adopting the two-step etching condition for changing the mixture ratio of H 2 O, a high selection ratio,
This enables plasma etching of a low dielectric constant silicon oxide-based insulating film that satisfies both uniformity and high throughput.

【0040】実施例4 本実施例は本願の第3の発明を適用し、CF4 /H2
/S2 2 混合ガスにより下層配線上の低誘電率酸化シ
リコン系絶縁膜をプラズマエッチングしてビアホールを
開口した例であり、これを再度図2(a)〜(b)を参
照して説明する。
Example 4 In this example, the third invention of the present application is applied, and CF 4 / H 2 O is used.
This is an example in which a low dielectric constant silicon oxide based insulating film on a lower wiring is plasma-etched with a / S 2 F 2 mixed gas to open a via hole. This will be described again with reference to FIGS. 2 (a) and 2 (b). To do.

【0041】本実施例で採用した図2(a)に示す被エ
ッチング基板は、先の実施例2で説明したものと同一で
あるので重複する説明は省略する。この被エッチング基
板を、基板バイアス印加型ICP(Inductive
ly Coupled Plasma)エッチング装置
の基板ステージ上に載置し、下記条件により低誘電率酸
化シリコン系絶縁膜3の露出部分をプラズマエッチング
する。このエッチング装置の基板ステージは、チラーに
より冷却したアルコール系冷媒を循環することにより被
エッチング基板を−数十℃に冷却できる機構を有する。 CF4 20 sccm H2 2 20 sccm S2 2 20 sccm ガス圧力 0.8 Pa ICP電源 1000 W(2.0MHz) 基板バイアス電圧 300 V 被エッチング基板温度 −30 ℃ 被エッチング基板温度は、エッチング工程中−30℃を
維持した。このプラズマエッチング工程においては、C
4 およびS2 2 の解離によりプラズマ中に生じたF
* によるラジカル反応が、主としてCFx + のイオン入
射にアシストされる形で低誘電率酸化シリコン系絶縁膜
3の異方性エッチングが進行した。エッチングレートは
950nm/minであった。
The substrate to be etched shown in FIG. 2 (a) used in this embodiment is the same as that described in the second embodiment, and the duplicated description will be omitted. This substrate to be etched is used as a substrate bias application type ICP (Inductive).
The exposed portion of the low dielectric constant silicon oxide insulating film 3 is plasma-etched under the following conditions by placing it on a substrate stage of a Ly Coupled Plasma etching apparatus. The substrate stage of this etching apparatus has a mechanism capable of cooling the substrate to be etched to −several tens of degrees Celsius by circulating an alcohol-based coolant cooled by a chiller. CF 4 20 sccm H 2 O 2 20 sccm S 2 F 2 20 sccm Gas pressure 0.8 Pa ICP power supply 1000 W (2.0 MHz) Substrate bias voltage 300 V Etched substrate temperature −30 ° C. Etched substrate temperature is etching. The temperature was maintained at -30 ° C during the process. In this plasma etching process, C
F generated in plasma due to dissociation of F 4 and S 2 F 2
Anisotropic etching of the low dielectric constant silicon oxide insulating film 3 proceeded in such a manner that the radical reaction by * was mainly assisted by CF x + ion incidence. The etching rate was 950 nm / min.

【0042】またプラズマ中にはH2 2 の解離により
生成したH* やOH* あるいはこれらのイオンが過剰な
* を捕捉すること、および低温冷却によりF* 自体の
活性が抑制されていること、さらにF含有量の少ない強
固なフッ化炭素系ポリマに加えてイオウの堆積を併用し
うること等の効果により、エッチングの選択比は実施例
3と比較してさらに高い値が得られた。またイオウの堆
積分だけフッ化炭素系ポリマの堆積量を低減することが
可能であり、この結果マイクロローディング効果も有効
に低減された。プラズマエッチング終了後の状態を図2
(b)に示す。
In the plasma, H * and OH * produced by dissociation of H 2 O 2 or these ions trap excess F * , and the activity of F * itself is suppressed by cooling at low temperature. In addition, due to the effect that sulfur deposition can be used in addition to the strong fluorocarbon-based polymer having a small F content, the etching selection ratio was higher than that in Example 3. . In addition, it is possible to reduce the amount of fluorocarbon polymer deposited by the amount of sulfur deposited, and as a result, the microloading effect was effectively reduced. Figure 2 shows the state after plasma etching
(B).

【0043】本実施例によれば、CF4 とH2 Oの混合
ガスに、さらにS2 2 を添加し、被エッチング基板を
室温以下に制御しながら低誘電率酸化シリコン系絶縁膜
をパターニングすることにより、高い選択比と下地材料
層に与える低ダメージ性をともに達成することができ
る。特に本実施例においては、プラズマエッチング終了
後、基板ステージを90℃〜100℃に加熱することに
より、被エッチング基板上や基板ステージ近傍に堆積し
たイオウは、容易に昇華除去でき、パーティクル汚染や
コンタミネーションを惹起することがない。またフッ化
炭素系ポリマの堆積を低減でき、被エッチング基板の処
理枚数を重ねて連続処理を行っても、フッ化炭素系ポリ
マ過剰なチャンバ内雰囲気が形成されることなく、エッ
チングレートの低下やマイクロローディング効果が発生
することはない。またチャンバ内のパーティクルレベル
が増加することもない。
According to this embodiment, S 2 F 2 is further added to the mixed gas of CF 4 and H 2 O, and the low dielectric constant silicon oxide type insulating film is patterned while controlling the substrate to be etched at room temperature or below. By doing so, it is possible to achieve both a high selection ratio and low damage to the underlying material layer. Particularly, in this embodiment, after the plasma etching is completed, the substrate stage is heated to 90 ° C. to 100 ° C., so that the sulfur deposited on the substrate to be etched or in the vicinity of the substrate stage can be easily sublimated and removed, resulting in particle contamination and contamination. It does not cause nation. Further, it is possible to reduce the deposition of the fluorocarbon polymer, and even if the number of substrates to be etched is repeatedly processed continuously, the atmosphere in the chamber in which the fluorocarbon polymer is excessive is not formed, and the etching rate is reduced. No microloading effect occurs. Further, the particle level in the chamber does not increase.

【0044】以上、本発明を4つの実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
The present invention has been described above with reference to four embodiments, but the present invention is not limited to these embodiments.

【0045】例えば、フッ化炭素系ガスとしてC4 8
とC3 8 およびCF4 を例示したが、飽和、不飽和を
問わず他のCF系ガスを単独または組み合わせて用いる
ことができる。F原子の一部がHに置換されたCHF系
ガスを用いてもよい。同じく、F原子の一部がClやB
r等他のハロゲン原子に置換された化合物であってもよ
い。
For example, as a fluorocarbon gas, C 4 F 8
Although C 3 F 8 and CF 4 are exemplified, other CF-based gases can be used alone or in combination regardless of whether they are saturated or unsaturated. A CHF-based gas in which some of the F atoms are replaced with H may be used. Similarly, some of the F atoms are Cl or B.
It may be a compound substituted with another halogen atom such as r.

【0046】放電解離条件下でプラズマ中に遊離のイオ
ウを放出しうるハロゲン化イオウ系ガスとして、S2
2 を代表としてとりあげたが、これ以外にSF2 、SF
4 、S2 10、S2 Cl2 、S3 Cl2 、SCl2 、S
2 Br2 、S3 Br2 、およびS2 Br10が例示され、
これら単独または組み合わせて使用できる。H2 Sは単
独ではエッチング作用はないので、CF系ガスや他のハ
ロゲン系ガスと併用する必要がある。
As a halogenated sulfur-based gas capable of releasing free sulfur into plasma under discharge dissociation conditions, S 2 F
2 was taken as a representative, but in addition to this, SF 2 , SF
4 , S 2 F 10 , S 2 Cl 2 , S 3 Cl 2 , SCl 2 , S
2 Br 2 , S 3 Br 2 , and S 2 Br 10 are exemplified,
These can be used alone or in combination. Since H 2 S does not have an etching action by itself, it is necessary to use it in combination with a CF-based gas or another halogen-based gas.

【0047】低誘電率酸化シリコン系絶縁膜としてSi
OFを例示したが、窒素を含有するSiONFであって
もよい。これらにさらにP、BおよびAs等の不純物を
含有していてもよい。あるいはSiO2 やPSG、BP
SG、Si3 4 等一般的な誘電体材料との積層構造膜
であってもよい。レジストマスクを使用しないセルフア
ラインコンタクトへの適用も可能である。またコンタク
トホールやビアホール加工に限らず、LDDサイドウォ
ールスペーサ加工等、下地材料層との高選択比が要求さ
れる各種プラズマエッチングにも適用可能である。
Si as a low dielectric constant silicon oxide insulating film
Although OF has been exemplified, it may be SiONF containing nitrogen. These may further contain impurities such as P, B and As. Or SiO 2 , PSG, BP
It may be a laminated structure film with a general dielectric material such as SG or Si 3 N 4 . Application to self-aligned contact without using a resist mask is also possible. Further, it is applicable not only to the processing of contact holes and via holes but also to various types of plasma etching, such as LDD sidewall spacer processing, which requires a high selection ratio with the underlying material layer.

【0048】その他、被エッチング基板の構造、プラズ
マエッチング装置、プラズマエッチング条件等、本発明
の技術的思想の範囲内で適宜選択して適用することが可
能である。
In addition, the structure of the substrate to be etched, the plasma etching apparatus, the plasma etching conditions, etc. can be appropriately selected and applied within the scope of the technical idea of the present invention.

【0049】[0049]

【発明の効果】以上の説明から明らかなように、本願の
第1の発明によればプラズマ中のF*の制御、および被
エッチング基板上に堆積するフッ化炭素系ポリマ中のF
含有量の制御により、低誘電率酸化シリコン系絶縁膜の
高選択比エッチングが可能となる。
As is apparent from the above description, according to the first invention of the present application, control of F * in plasma and F in fluorocarbon polymer deposited on the substrate to be etched are performed.
By controlling the content, it is possible to etch the low dielectric constant silicon oxide insulating film with a high selectivity.

【0050】第2の発明によれば、混合ガスの組成比を
変えた2段階エッチングの採用により高スループット加
工に加え、上記効果を徹底できる。
According to the second invention, by adopting the two-step etching in which the composition ratio of the mixed gas is changed, the above effect can be thoroughly achieved in addition to the high throughput processing.

【0051】第3の発明によれば、イオウあるいはポリ
チアジルの堆積を併用することにより、一層の選択比の
向上と低ダメージに加え、マイクロローディング効果の
低減および低汚染の効果が得られる。
According to the third aspect of the present invention, by using the deposition of sulfur or polythiazyl in combination, in addition to further improvement of the selection ratio and low damage, the effect of reducing the microloading effect and low contamination can be obtained.

【0052】以上の効果により、本発明によれば低誘電
率酸化シリコン系絶縁膜を用いた高集積度半導体装置を
安定かつ安全に製造することが可能となる。
With the above effects, according to the present invention, a highly integrated semiconductor device using a low dielectric constant silicon oxide insulating film can be manufactured stably and safely.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のプラズマエッチング方法を適用した実
施例1を、その工程順に説明する概略断面図であり、
(a)は低誘電率酸化シリコン系絶縁膜上にコンタクト
ホール開口用のレジストマスクを形成した状態、(b)
は低誘電率酸化シリコン系絶縁膜をパターニングしてコ
ンタクトホールを完成した状態である。
FIG. 1 is a schematic cross-sectional view illustrating Example 1 to which a plasma etching method of the present invention is applied in the order of steps,
(A) is a state where a resist mask for opening a contact hole is formed on a low dielectric constant silicon oxide insulating film, (b)
Is a state in which the contact hole is completed by patterning the low dielectric constant silicon oxide insulating film.

【図2】本発明のプラズマエッチング方法を適用した実
施例2および4を、その工程順に説明する概略断面図で
あり、(a)は低誘電率酸化シリコン系絶縁膜上にビア
ホール開口用のレジストマスクを形成した状態、(b)
は低誘電率酸化シリコン系絶縁膜をパターニングしてビ
アホールを完成した状態である。
2A and 2B are schematic cross-sectional views for explaining Examples 2 and 4 to which the plasma etching method of the present invention is applied, in the order of steps, in which (a) is a resist for opening via holes on a low dielectric constant silicon oxide insulating film. Mask formed, (b)
Is a state in which the via hole is completed by patterning the low dielectric constant silicon oxide insulating film.

【図3】本発明のプラズマエッチング方法を適用した実
施例3を、その工程順に説明する概略断面図であり、
(a)は低誘電率酸化シリコン系絶縁膜上にコンタクト
ホール開口用のレジストマスクを形成した状態、(b)
は低誘電率酸化シリコン系絶縁膜を下地材料層が露出す
る直前までパターニングした状態、(c)は低誘電率酸
化シリコン系絶縁膜の層厚方向の残部をパターニングし
てコンタクトホールを完成した状態である。
FIG. 3 is a schematic cross-sectional view for explaining the third embodiment to which the plasma etching method of the present invention is applied, in the order of steps thereof,
(A) is a state where a resist mask for opening a contact hole is formed on a low dielectric constant silicon oxide insulating film, (b)
Is a state where the low dielectric constant silicon oxide insulating film is patterned until just before the underlying material layer is exposed, and (c) is a state where the remaining portion of the low dielectric constant silicon oxide insulating film in the layer thickness direction is patterned to complete a contact hole. Is.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 不純物拡散層 3 低誘電率酸化シリコン系絶縁膜 3a 低誘電率酸化シリコン系絶縁膜の残余部 4 レジストマスク 5 コンタクトホール 6 下層層間絶縁膜 7 下層配線 8 ビアホール 1 Semiconductor Substrate 2 Impurity Diffusion Layer 3 Low Dielectric Silicon Oxide Insulation Film 3a Remaining Low Dielectric Silicon Oxide Insulation Film 4 Resist Mask 5 Contact Hole 6 Lower Interlayer Insulation Film 7 Lower Wiring 8 Via Hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 HおよびOを構成元素とするガスと、 CおよびFを構成元素とするガスとを含む混合ガスを用
い、 下地材料層上の低誘電率酸化シリコン系絶縁膜をパター
ニングすることを特徴とする、低誘電率酸化シリコン系
絶縁膜のプラズマエッチング方法。
1. A low dielectric constant silicon oxide insulating film on a base material layer is patterned using a mixed gas containing a gas containing H and O as constituent elements and a gas containing C and F as constituent elements. A plasma etching method for a low dielectric constant silicon oxide insulating film, comprising:
【請求項2】 HおよびOを構成元素とするガスと、 CおよびFを構成元素とするガスとを含む混合ガスを用
い、 下地材料層上の低誘電率酸化シリコン系絶縁膜を、前記
下地材料層が露出する直前までパターニングする工程
と、 前記混合ガス中の、HおよびOを構成元素とするガスの
混合比を高め、 前記下地材料層の低誘電率酸化シリコン系絶縁膜の層厚
方向の残部をパターニングする工程とを、 この順に施すことを特徴とする、低誘電率酸化シリコン
系絶縁膜のプラズマエッチング方法。
2. A low dielectric constant silicon oxide-based insulating film on a base material layer is formed by using a mixed gas containing a gas containing H and O as constituent elements and a gas containing C and F as constituent elements. Patterning until just before the material layer is exposed, and increasing the mixing ratio of the gas containing H and O as constituent elements in the mixed gas, in the layer thickness direction of the low dielectric constant silicon oxide insulating film of the underlying material layer. And a step of patterning the remaining part of the above step in this order. A plasma etching method for a low dielectric constant silicon oxide insulating film.
【請求項3】 HおよびOを構成元素とするガスと、 放電解離条件下でプラズマ中に遊離のイオウを放出しう
るイオウ系化合物ガスを含む混合ガスを用いるととも
に、 被エッチング基板を室温以下に制御しつつ、 下地材料層上の低誘電率酸化シリコン系絶縁膜をパター
ニングすることを特徴とする、低誘電率酸化シリコン系
絶縁膜のプラズマエッチング方法。
3. A mixed gas containing a gas containing H and O as constituent elements and a sulfur-based compound gas capable of releasing free sulfur into plasma under discharge dissociation conditions is used, and the substrate to be etched is kept at room temperature or below. A plasma etching method for a low dielectric constant silicon oxide based insulating film, which comprises patterning a low dielectric constant silicon oxide based insulating film on a base material layer while controlling.
【請求項4】 HおよびOを構成元素とするガスは、 H2 OおよびH2 2 のうちのいずれか1種であること
を特徴とする、請求項1ないし3いずれか1項記載の低
誘電率酸化シリコン系絶縁膜のプラズマエッチング方
法。
4. The gas containing H and O as constituent elements is any one of H 2 O and H 2 O 2 , and the gas according to any one of claims 1 to 3. Method for plasma etching low dielectric constant silicon oxide insulating film.
【請求項5】 低誘電率酸化シリコン系絶縁膜は、 SiOx z およびSiOx y z のうちのいずれか
1種であることを特徴とする、請求項1ないし3いずれ
か1項記載の低誘電率酸化シリコン系絶縁膜のプラズマ
エッチング方法。
5. The low dielectric constant silicon oxide-based insulating film is any one of SiO x F z and SiO x N y F z. A plasma etching method for a low dielectric constant silicon oxide-based insulating film according to claim 1.
JP17769495A 1995-07-13 1995-07-13 Plasma etching method for low dielectric constant silicon oxide based insulating film Expired - Fee Related JP3380947B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17769495A JP3380947B2 (en) 1995-07-13 1995-07-13 Plasma etching method for low dielectric constant silicon oxide based insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17769495A JP3380947B2 (en) 1995-07-13 1995-07-13 Plasma etching method for low dielectric constant silicon oxide based insulating film

Publications (2)

Publication Number Publication Date
JPH0927472A true JPH0927472A (en) 1997-01-28
JP3380947B2 JP3380947B2 (en) 2003-02-24

Family

ID=16035479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17769495A Expired - Fee Related JP3380947B2 (en) 1995-07-13 1995-07-13 Plasma etching method for low dielectric constant silicon oxide based insulating film

Country Status (1)

Country Link
JP (1) JP3380947B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632746B2 (en) 2000-04-19 2003-10-14 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
EP1720202A1 (en) * 2004-02-09 2006-11-08 OHMI, Tadahiro Semiconductor device manufacturing method and insulating film etching method
WO2022234805A1 (en) * 2021-05-06 2022-11-10 東京エレクトロン株式会社 Etching method and plasma-processing system

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732339B2 (en) 1999-11-16 2010-06-08 Panasonic Corporation Etching method, semiconductor and fabricating method for the same
US6632746B2 (en) 2000-04-19 2003-10-14 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
US7282452B2 (en) 2000-04-19 2007-10-16 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
US7985691B2 (en) 2000-04-19 2011-07-26 Panasonic Corporation Etching method, semiconductor and fabricating method for the same
EP1720202A1 (en) * 2004-02-09 2006-11-08 OHMI, Tadahiro Semiconductor device manufacturing method and insulating film etching method
EP1720202A4 (en) * 2004-02-09 2009-04-29 Found Advancement Int Science Semiconductor device manufacturing method and insulating film etching method
WO2022234805A1 (en) * 2021-05-06 2022-11-10 東京エレクトロン株式会社 Etching method and plasma-processing system
JPWO2022234805A1 (en) * 2021-05-06 2022-11-10

Also Published As

Publication number Publication date
JP3380947B2 (en) 2003-02-24

Similar Documents

Publication Publication Date Title
KR100778260B1 (en) Process for the post etch stripping of photoresist with hydrogen
US6168726B1 (en) Etching an oxidized organo-silane film
US6620733B2 (en) Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
US6841483B2 (en) Unique process chemistry for etching organic low-k materials
US20050153538A1 (en) Method for forming novel BARC open for precision critical dimension control
KR100255405B1 (en) Dry etching method
US6355572B1 (en) Method of dry etching organic SOG film
JPH09191002A (en) Plasma etching method
JP3154128B2 (en) Dry etching method
JPH06260452A (en) Dry-etching method
JP3198538B2 (en) Dry etching method
JP3440735B2 (en) Dry etching method
JP2687787B2 (en) Dry etching method
JPH05152255A (en) Dryetching method
JP3380947B2 (en) Plasma etching method for low dielectric constant silicon oxide based insulating film
JP3208596B2 (en) Dry etching method
JPH06163476A (en) Dry etching method
JP3329038B2 (en) Dry etching method
JP3718537B2 (en) Plasma etching method for silicon oxide material layer
JP3453996B2 (en) Plasma etching method for silicon oxide based insulating film
JPH0774147A (en) Method and apparatus for dry etching
JPH06283477A (en) Method of manufacturing semiconductor device
JP3301157B2 (en) Dry etching method
JP2687769B2 (en) Dry etching method
JP3079656B2 (en) Dry etching method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20071220

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091220

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20101220

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20111220

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20111220

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20121220

LAPS Cancellation because of no payment of annual fees