JPH09264918A - Method for inspecting package board - Google Patents

Method for inspecting package board

Info

Publication number
JPH09264918A
JPH09264918A JP8099120A JP9912096A JPH09264918A JP H09264918 A JPH09264918 A JP H09264918A JP 8099120 A JP8099120 A JP 8099120A JP 9912096 A JP9912096 A JP 9912096A JP H09264918 A JPH09264918 A JP H09264918A
Authority
JP
Japan
Prior art keywords
pad
inspection
probe
pads
connection state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8099120A
Other languages
Japanese (ja)
Inventor
Kazuhito Yamada
和仁 山田
Yoshinori Wakihara
義範 脇原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP8099120A priority Critical patent/JPH09264918A/en
Publication of JPH09264918A publication Critical patent/JPH09264918A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To attain efficient inspection in a short time by allowing a probe to be brought into contact with a second pad for inspection, short-circuiting first pads to each other in such a state for further inspection, and by inspecting patterns excluding for previous inspections while a probe is brought into contact with the first pad. SOLUTION: After a package board is set, respective probes mounted to inspection jigs are brought into contact with respective second pads 3 for ball grid array and land arid array, so as to measure their resistance values. After comparing the result with the absorption data of normal product, a first connection state among a pad 3, an inner layer pattern 5 and a first pad for flip chip and a second connection state among the pad 3, an inner pattern 5A and a pad 2 are inspected for insulation. In such a state, the pad 2 is retained entirely by a conductive rubber sheet to measure its resistance value, and the continuity of both connection states is inspected. Next, a pair of flying probes are selectively brought into contact with respective pads 2 and the continuity and insulation tests are performed every set of pad 2 connected to each other through the pattern 5. Thus the electrical can be carried out efficiently in a short time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、一面にフ
リップチップ用の第1パッド、他面にボールグリッドア
レイ(BGA)、ランドグリッドアレイ(LGA)用の
第2パッドが形成され、各第1パッド、第2パッドは内
層パターンを介して相互に各種の態様で接続されている
セラミック、樹脂等のパッケージ基板の電気的検査を行
う検査方法に関し、特に、第1パッドと第2パッドとの
間に存在する各種の接続態様を勘案して短時間で効率的
に電気的検査を行うことが可能なパッケージ基板の検査
方法に関するものである。
The present invention relates to, for example, a first pad for a flip chip on one surface and a second pad for a ball grid array (BGA) and a land grid array (LGA) on the other surface. The first pad and the second pad are related to an inspection method for performing an electrical inspection of a package substrate made of ceramic, resin, or the like, which is connected to each other through various patterns via an inner layer pattern. The present invention relates to a method of inspecting a package substrate, which can efficiently perform an electrical inspection in a short time in consideration of various connection modes existing therebetween.

【0002】[0002]

【従来の技術】従来、一面にフリップチップ用のパッド
(便宜的に第1パッドとする)、及び、他面にBGA、
LGA用のパッド(便宜的に第2パッドとする)を備え
たパッケージ基板においては、第1パッドと第2パッド
とが内層パターンを介して1対1に対応されているのが
一般的である。かかるパッケージ基板では、その内層パ
ターンがネット構造を有しておらず、従って、各第1パ
ッド、第2パッド、内層パターンの電気的検査は比較的
簡単に行うことが可能である。ここで、従来のパッケー
ジ基板における第1パッド、第2パッド、内層パターン
の電気的検査方法について図5、図6に基づき説明す
る。図5は従来のパッケージ基板において第1パッドと
第2パッドとが内層パターンを介して1対1に対応して
接続された接続状態の絶縁検査を説明するための説明
図、図6は図5に示すパッケージ基板における接続状態
の導通検査を説明するための説明図である。
2. Description of the Related Art Conventionally, a flip-chip pad (referred to as a first pad for convenience) is provided on one surface, and a BGA or a pad is provided on the other surface.
In a package substrate provided with an LGA pad (referred to as a second pad for convenience), it is general that the first pad and the second pad are in one-to-one correspondence via an inner layer pattern. . In such a package substrate, the inner layer pattern does not have a net structure, and therefore, the electrical inspection of each of the first pad, the second pad, and the inner layer pattern can be performed relatively easily. Here, an electrical inspection method for the first pad, the second pad, and the inner layer pattern in the conventional package substrate will be described with reference to FIGS. FIG. 5 is an explanatory view for explaining an insulation test of a connection state in which a first pad and a second pad are connected in a one-to-one correspondence via an inner layer pattern in a conventional package substrate, and FIG. FIG. 5 is an explanatory diagram for describing a conduction test of a connection state in the package substrate shown in FIG.

【0003】図5、図6において、パッケージ基板10
0には、その一面(図5、図6中、下面)にフリップチ
ップを実装するための第1パッド101、その他面(図
5、図6中、上面)にBGAやLGA用の第2パッド1
02が形成されている。また、各第1パッド101、第
2パッド102は、内層パターン103を介して1対1
に対応するように接続されている。
FIGS. 5 and 6 show a package substrate 10.
Reference numeral 0 denotes a first pad 101 for mounting a flip chip on one surface (the lower surface in FIGS. 5 and 6), and a second pad for a BGA or LGA on the other surface (the upper surface in FIGS. 5 and 6). 1
02 is formed. Further, each of the first pads 101 and the second pads 102 are in a one-to-one relationship via the inner layer pattern 103.
Connected to correspond to

【0004】前記のようなパッケージ基板100の電気
的検査を行うには、先ず、検査装置のプローブ104を
各第2パッド102にコンタクトし、プローブ104に
所定電圧を印加して第2パッド102、内層パターン1
03及び第1パッド101間の絶縁検査を行う。このと
き、絶縁検査は、各プローブ104にて抵抗測定を行う
ことにより行われる。次に、前記のようにプローブ10
4を各第2パッド102にコンタクトした状態で各第1
パッド101の全体に導電性ゴムシート105を接触
し、プローブ104に所定電圧を印加して第2パッド1
02、内層パターン103及び第1パッド101間の導
通検査を行う。前記のような検査方法によれば、パッケ
ージ基板100の構造がシンプルであることから、安価
な検査装置、治具を使用して短時間で第1パッド10
1、内層パターン103、第2パッド102間の電気的
検査を行うことが可能である。
In order to conduct an electrical inspection of the package substrate 100 as described above, first, a probe 104 of an inspection device is brought into contact with each of the second pads 102, and a predetermined voltage is applied to the probe 104 so that the second pads 102 and Inner layer pattern 1
03 and the insulation test between the first pad 101. At this time, the insulation test is performed by measuring the resistance with each probe 104. Next, as described above, the probe 10
4 in contact with each second pad 102,
A conductive rubber sheet 105 is brought into contact with the entirety of the pad 101, a predetermined voltage is applied to the probe 104, and the second pad 1
02, a conduction test between the inner layer pattern 103 and the first pad 101 is performed. According to the inspection method as described above, since the structure of the package substrate 100 is simple, the first pad 10 can be quickly manufactured using an inexpensive inspection device and jig.
1. Electrical inspection between the inner layer pattern 103 and the second pad 102 can be performed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、近年に
おいてパッケージ基板は、マルチチップ基板が主流とな
りつつある。かかるマルチチップ基板では、その一面に
フリップチップ実装用の第1パッド、他面にBGAやL
GA用の第2パッドが形成されるとともに、各第1パッ
ド、第2パッドは、複雑に枝分かれしてネット構造を有
する内層パターンを介して相互に接続されており、ま
た、それ故に各第1パッド、第2パッド、内層パターン
相互の接続状態(態様)には複数種類が存在する。
However, in recent years, multi-chip substrates have become the mainstream package substrates. In such a multi-chip substrate, the first pad for flip-chip mounting is provided on one surface, and the BGA or LGA is provided on the other surface.
A second pad for the GA is formed, and the first pad and the second pad are connected to each other via an inner layer pattern having a complicatedly branched and net structure. There are a plurality of types of connection states (aspects) between the pad, the second pad, and the inner layer pattern.

【0006】従って、前記のような構成を有するマルチ
チップ基板における第1パッド、第2パッド、内層パタ
ーン相互の電気的検査を行うに際しては次のような問題
が存在する。即ち、マルチチップ基板においては、各第
1パッド、第2パッドのファイン化が更に推進されてお
り、特に、フリップチップ実装用パッドである第1パッ
ドは狭いピッチで形成され、また、そのパッド径も小さ
い。これより、検査装置における検査治具の位置精度が
要求され、それ故に検査治具が高価になってしまう。
Therefore, the following problems exist when conducting an electrical inspection of the first pad, the second pad, and the inner layer pattern in the multi-chip substrate having the above-described configuration. That is, in the multi-chip substrate, the fineness of each of the first pad and the second pad is further promoted. In particular, the first pad, which is a flip-chip mounting pad, is formed at a narrow pitch, and the pad diameter is small. Is also small. Accordingly, the positional accuracy of the inspection jig in the inspection device is required, and therefore, the inspection jig becomes expensive.

【0007】例えば、前記にて説明したように、プロー
ブと導電性ゴムシートを使用して検査を行う場合には、
プローブ及び導電性ゴムシートに対して厳格な位置精度
が要求され、これに伴い検査治具、検査装置についても
厳格な精度が要求されるが、一般に、プローブや導電性
ゴムシートの位置精度については第1パッドの径が10
0μm、ピッチが0.2mm程度が限界である。従っ
て、かかる限界に対応可能な検査治具はかなり高価なも
のとなり、また、耐久性も低いものである。
For example, as described above, when the inspection is performed using the probe and the conductive rubber sheet,
Strict positional accuracy is required for the probe and the conductive rubber sheet, and strict accuracy is also required for the inspection jig and the inspection device. The diameter of the first pad is 10
The limit is 0 μm and the pitch is about 0.2 mm. Therefore, an inspection jig that can cope with such a limit becomes considerably expensive and has low durability.

【0008】前記したようなプローブや導電性ゴムシー
トにおける位置精度の限界に対処するには、いわゆるフ
ライングプローブ方式を採用することが考えられる。こ
のフライングプローブ方式を採用した検査装置は高価で
あるものの、プローブの位置精度が良好であり、かなり
ファインピッチの第1パッド(パッド径50μm、ピッ
チ0.15mm)に対応することが可能であり、また、
高価な検査治具を必要としない。しかし、フライングプ
ローブ方式では、数本のフライングプローブのみを使用
して検査を行うことから検査時間がかかってしまい、従
って、多数の基板の検査を行うための検査タクトが問題
となる。
In order to cope with the limit of the positional accuracy of the probe or the conductive rubber sheet as described above, it is conceivable to employ a so-called flying probe method. Although the inspection apparatus employing the flying probe method is expensive, it has a good position accuracy of the probe and can correspond to the first pad (pad diameter: 50 μm, pitch: 0.15 mm) having a considerably fine pitch. Also,
There is no need for expensive inspection jigs. However, in the flying probe method, since the inspection is performed using only a few flying probes, an inspection time is required. Therefore, an inspection tact for inspecting a large number of substrates becomes a problem.

【0009】本発明は前記従来の問題点を解消するため
になされたものであり、パッケージ基板におけるフリッ
プチップ実装用の第1パッドとBGAやLGA用の第2
パッドとの間に存在し、ネット構造に由来する内層パタ
ーンに基づく第1パッドと第2パッド間の各種接続状態
を勘案して、コストの低い検査装置、検査治具を使用し
た場合においても、短時間で効率的に電気的検査を行う
ことが可能なパッケージ基板の検査方法を提供すること
を目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and has a first pad for flip-chip mounting on a package substrate and a second pad for BGA or LGA.
In consideration of various connection states between the first pad and the second pad based on the inner layer pattern derived from the net structure and existing between the pads, even when using a low-cost inspection device or inspection jig, An object of the present invention is to provide a method of inspecting a package substrate, which can efficiently perform an electrical inspection in a short time.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するため
請求項1に係る検査方法は、複数の第1パッドと複数の
第2パッドが形成されたパッケージ基板の電気的検査を
行う検査方法において、前記第2パッドにフィクスチャ
ープローブを当接した状態でプローブに検出信号を出力
し、プローブを介して検出される検出信号に基づき検査
を行う工程と、前記第2パッドにフィクスチャープロー
ブを当接するとともに第1パッド同志をショートさせた
状態でプローブに検出信号を出力し、プローブを介して
検出される検出信号に基づき検査を行う工程と、前記各
工程で検査の対象にならないパターンを第1パッドに対
してフライングプローブを当接した状態でフライングプ
ローブに検出信号を出力し、フライングプローブを介し
て検出される検出信号に基づき検査を行う工程とからな
るパッケージ基板の検査方法に特徴を有する。前記鋼製
を有する請求項1に係るパッケージ基板の検査方法で
は、3種類の検査が順次合わせて行われることにより、
ネット構造に由来するパターンの複雑な検査も正確に、
しかも短時間に検査できる。
According to a first aspect of the present invention, there is provided an inspection method for electrically inspecting a package substrate having a plurality of first pads and a plurality of second pads. A step of outputting a detection signal to the probe while the fixture probe is in contact with the second pad and performing an inspection based on the detection signal detected via the probe; and applying the fixture probe to the second pad. A step of outputting a detection signal to the probe in a state where the first pads are in contact with each other and short-circuited to each other and inspecting based on the detection signal detected through the probe, and a pattern not to be inspected in each step Detection that outputs a detection signal to the flying probe with the flying probe in contact with the pad and is detected via the flying probe Characterized in test method of a package substrate comprising a step of performing an inspection on the basis of the issue. In the method of inspecting a package substrate according to claim 1, which is made of steel, three types of inspection are sequentially performed,
Accurately perform complicated inspection of patterns derived from net structure,
Moreover, it can be inspected in a short time.

【0011】特に、請求項1の検査方法において、その
記載された工程の順に検査する場合には、最初の工程か
ら順に粗い検査を経て密な検査に至るように構成されて
おり、3つの工程の内先に行われる工程において、導通
不良や絶縁不良が検出された場合には、次の工程を行う
必要なく不良パッケージ基板を選別することが可能とな
る。これは、パッケージ基板の電気的検査を行うにつ
き、特に、フライングプローブによる検査工程が最も時
間を必要として律速段階となることから、パッケージ基
板の良品・不良品を選別するについて高い効率性を維持
する上で重要となる。また、3つの工程の内最初の2工
程は、位置精度が比較的低い検査装置、検査治具を使用
しても行うことが可能であり、また、最後の工程のみフ
ライングプローブによる検査を行えばよいことから、コ
ストの低い検査装置、検査治具を使用した場合において
も、短時間で効率的に電気的検査を行うことが可能とな
る。
In particular, in the inspection method according to claim 1, when inspecting in the order of the steps described, it is configured such that from the first step to the coarse inspection to the dense inspection, the three steps are performed. If a conduction failure or insulation failure is detected in the first step, it is possible to select a defective package substrate without performing the next step. This maintains high efficiency in selecting non-defective / non-defective package substrates, particularly when performing an electrical inspection of the package substrate, particularly since the inspection process using a flying probe takes the most time and is the rate-determining stage. Important above. In addition, the first two steps of the three steps can be performed by using an inspection device and an inspection jig having relatively low positional accuracy, and if only the last step is inspected by the flying probe. Since it is good, it is possible to efficiently perform the electrical inspection in a short time even when the inspection device and the inspection jig which are low in cost are used.

【0012】また、請求項2に係るパッケージ基板の検
査方法は、請求項1の検査方法において、前記第1パッ
ドは半導体チップ実装用のパッドであり、前記第2パッ
ドはボールグリッドアレイ又はランドグリッドアレイ用
のパッドである点に特徴を有する。このように、第2パ
ッドがボールグリッドアレイ又はランドグリッドアレイ
用のパッドである場合には、これらのパッドはその径が
比較的大径であり、位置精度がそれ程要求されないこと
から、プローブをパッドに当接して前記最初の2つの工
程を容易に行い得、また、第1パッドが半導体チップ実
装用パッドである場合には、よりファイン化されて形成
されることから、かかるファイン化に対応可能なフライ
ングプローブにより最後の工程が行われるものである。
According to a second aspect of the present invention, in the inspection method of the first aspect, the first pad is a pad for mounting a semiconductor chip, and the second pad is a ball grid array or a land grid. It is characterized in that it is an array pad. As described above, when the second pad is a pad for a ball grid array or a land grid array, the diameter of these pads is relatively large, and the positional accuracy is not so required. The first two steps can be easily carried out by contacting with the above. Further, when the first pad is a semiconductor chip mounting pad, it is formed in a finer pattern, so that it is possible to cope with such fineness. The final step is performed by a flying probe.

【0013】[0013]

【発明の実施の形態】以下、本発明に係るパッケージ基
板の検査方法について、本発明を具体化した実施形態に
基づき図面を参照しつつ詳細に説明する。先ず、電気的
検査の対象となるパッケージ基板の構成について図1に
基づき説明する。図1はパッケージ基板を模式的に示す
部分断面図である。図1において、パッケージ基板1
は、多層(図1では、10層)に渡って配線パターン
が、いわゆるフルアディティブ法により形成されてなる
ビルドアップ多層配線基板である。パッケージ基板1の
一面(図1中、上面)には複数のフリップチップ用の第
1パッド2が形成されており、各第1パッド2はフォト
ビアにて構成されている。本実施形態において、第1パ
ッド2は、径100μm、ピッチ0.25mmで150
0個設けられている。例えば、各第1パッド2には、半
田供給装置(導電樹脂による接続方法もある)等を介し
て半田が供給された後、フリップチップの接続端子と半
田接続される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for inspecting a package substrate according to the present invention will be described in detail based on an embodiment embodying the present invention with reference to the drawings. First, a configuration of a package substrate to be subjected to an electrical inspection will be described with reference to FIG. FIG. 1 is a partial cross-sectional view schematically showing a package substrate. In FIG. 1, a package substrate 1
Is a build-up multilayer wiring board in which wiring patterns are formed by a so-called full additive method over multiple layers (in FIG. 1, 10 layers). A first pad 2 for a plurality of flip chips is formed on one surface (the upper surface in FIG. 1) of the package substrate 1, and each first pad 2 is formed by a photo via. In the present embodiment, the first pad 2 has a diameter of 100 μm, a pitch of 0.25 mm, and a diameter of 150 μm.
0 is provided. For example, after the first pad 2 is supplied with solder via a solder supply device (there is also a connection method using a conductive resin) or the like, the first pad 2 is connected to the connection terminal of the flip chip by solder.

【0014】また、パッケージ基板1の他面(図1中、
下面)には複数のLGA用の第2パッド3が形成されて
おり、第1パッド2と同様フォトビアにより構成されて
いる。本実施形態において、第2パッド3は、径600
μm、ピッチ1.25mmで1000個設けられてい
る。例えば、各第2パッド3には、半田供給装置(ソケ
ットにより取り付けてもよい)等を介して半田が供給さ
れた後、マザーボードに半田接続されて実装される。
The other surface of the package substrate 1 (in FIG. 1,
A plurality of second pads 3 for LGA are formed on the lower surface), and are constituted by photovias like the first pad 2. In the present embodiment, the second pad 3 has a diameter of 600
There are provided 1,000 pieces with a pitch of 1.25 mm and μm. For example, after the solder is supplied to each second pad 3 via a solder supply device (may be attached by a socket) or the like, the second pad 3 is mounted on the motherboard by soldering.

【0015】前記第1パッド2と第2パッド3とは、基
本的に、パッケージ基板1の各層間絶縁層4に形成され
たフォトビアからなる内層パターン5を介して接続され
ている。ここで、各第1パッド2、第2パッド3及び内
層パターン5相互における接続態様について説明する。
第1パッド2の内、所定数(本実施形態では800個)
の第1パッド2は、内層パターン5を介して1対1に対
応するように第2パッド3と接続されている。この接続
状態を便宜的に第1接続状態とする。例えば、図1中、
第1パッド2の内、Aパッド(図1中、上面左端位置の
第1パッド2)は、内層パターン5を介して第2パッド
3の内、Fパッド(図1中、下面左端位置の第2パッド
3)に接続されており、この接続状態が第1接続状態に
相当する。
The first pad 2 and the second pad 3 are basically connected via an inner layer pattern 5 formed of a photo via formed in each interlayer insulating layer 4 of the package substrate 1. Here, a connection mode among the first pads 2, the second pads 3, and the inner layer pattern 5 will be described.
A predetermined number of the first pads 2 (800 in this embodiment)
The first pads 2 are connected to the second pads 3 via the inner layer pattern 5 so as to correspond one-to-one. This connection state is referred to as a first connection state for convenience. For example, in FIG.
Among the first pads 2, the A pad (the first pad 2 at the upper left position in FIG. 1) is connected to the F pad (the lower left position at the lower left position in FIG. 1) of the second pad 3 through the inner layer pattern 5. 2), and this connection state corresponds to a first connection state.

【0016】また、第1パッド2の内、所定数(本実施
形態では600個)の第1パッド2は、ネット状に形成
された内層パターン5Aを介して選択的に第2パッド3
に接続されている。この接続状態を便宜的に第2接続状
態とする。例えば、図1中、第1パッド2の内、Bパッ
ド(図1中、上面で左から2番目の第1パッド2)及び
Cパッド(図1中、上面で左から3番目の第1パッド
2)は、ネット状の内層パターン5Aを介して第2パッ
ド3の内、Gパッド(図1中、下面で左から2番目の第
2パッド3)に接続されており、この接続状態が第2接
続状態に相当する。
Of the first pads 2, a predetermined number (600 in the present embodiment) of the first pads 2 are selectively connected to the second pads 3 via the net-shaped inner layer pattern 5A.
It is connected to the. This connection state is referred to as a second connection state for convenience. For example, in FIG. 1, among the first pads 2, a B pad (first pad 2 from the left on the upper surface in FIG. 1) and a C pad (third first pad from the left on the upper surface in FIG. 1) 2) is connected to the G pad (the second pad 3 on the lower surface in FIG. 1 from the left) of the second pads 3 via the net-shaped inner layer pattern 5A. This corresponds to two connection states.

【0017】更に、第1パッド2の内、特定100個の
第1パッド2は、内層パターン5を介して相互に接続さ
れている。この接続状態を便宜的に第3接続状態とす
る。例えば、図1中、第1パッド2の内、Dパッド(図
1中、上面で左から4番目の第1パッド2)とEパッド
(図1中、上面で左から5番目の第1パッド2)とは、
内層パターン5を介して相互に接続されており、この接
続状態が第3接続状態に相当する。
Further, among the first pads 2, the specific 100 first pads 2 are connected to each other through the inner layer pattern 5. This connection state is referred to as a third connection state for convenience. For example, among the first pads 2 in FIG. 1, a D pad (the fourth first pad 2 from the left on the upper surface in FIG. 1) and an E pad (the fifth first pad from the left on the upper surface in FIG. 1) 2)
They are connected to each other via the inner layer pattern 5, and this connection state corresponds to a third connection state.

【0018】次に、前記のように構成されたパッケージ
基板1の電気的検査方法について図2乃至図4に基づき
説明する。ここに、図2は第1接続状態及び第2接続状
態の絶縁検査を行っている状態を模式的に示すパッケー
ジ基板の部分断面図、図3は第1接続状態及び第2接続
状態の導通検査を行っている状態を模式的に示すパッケ
ージ基板の部分断面図、図4は第3接続状態の導通検査
・絶縁検査を行っている状態を模式的に示すパッケージ
基板の部分断面図である。尚、図2、図3においては第
1接続状態のみが示されているが、第2接続状態につい
ても前記図1の場合と同様である。パッケージ基板1の
電気的検査は、先ず、第1接続状態、第2接続状態の絶
縁検査、次に第1接続状態、第2接続状態の導通検査、
最後に第3接続状態の導通検査及び絶縁検査が行われ
る。
Next, an electrical inspection method of the package substrate 1 having the above-mentioned structure will be described with reference to FIGS. 2 to 4. Here, FIG. 2 is a partial cross-sectional view of the package substrate schematically showing a state where an insulation test is performed in the first connection state and the second connection state, and FIG. 3 is a continuity test in the first connection state and the second connection state. And FIG. 4 is a partial cross-sectional view of the package substrate schematically showing a state in which a continuity test and an insulation test in a third connection state are being performed. Although FIGS. 2 and 3 show only the first connection state, the second connection state is the same as that in FIG. The electrical inspection of the package substrate 1 includes first an insulation inspection in a first connection state and a second connection state, and then a continuity inspection in a first connection state and a second connection state.
Finally, the continuity test and the insulation test of the third connection state are performed.

【0019】パッケージ基板1の電気的検査を行うに
は、先ず図2に示すように、パッケージ基板1を検査装
置にセットし、検査治具(フィクスチャー治具)に設け
られた各プローブ6を各第2パッド3に当接する。尚、
図2では、プローブ6が第2パッド3の内パッドFに当
接された状態が示されている。プローブ6を第2パッド
3に当接した状態で、各プローブ6に対して所定電圧を
印加するとともに、各プローブ6を介して抵抗値を測定
し良品吸い上げデータと比較して第1接続状態及び第2
接続状態の絶縁検査を行う。因みに、この検査において
は各第2パッド3にプローブ6が当接されているだけで
ある。従って、第2パッド3、内層パターン5、第1パ
ッド2に至る第1接続状態、及び、第2パッド3、内層
パターン5A、第1パッド2に至る第2接続状態が良好
な絶縁状態にあってショートが発生していない場合に
は、良品吸い上げデータと一致し絶縁良好であることが
分かり、一方、第1接続状態又は第2接続状態に絶縁不
良が存在してショートが発生している場合には、良品デ
ータと一致せず(ネット数増加)絶縁不良であることが
分かる。尚、第2パッド3同志が接続したパターンの導
通検査も同時に行われている。また、同様の方法によっ
てリーク検査も同時に行われる。尚、前記第1検査工程
は、10秒程度で終了する。
In order to perform an electrical inspection of the package substrate 1, first, as shown in FIG. 2, the package substrate 1 is set in an inspection device, and each probe 6 provided on an inspection jig (fixture jig) is attached. It contacts each second pad 3. still,
FIG. 2 shows a state where the probe 6 is in contact with the inner pad F of the second pad 3. While the probe 6 is in contact with the second pad 3, a predetermined voltage is applied to each probe 6, and a resistance value is measured via each probe 6 and compared with the non-defective sampled data to determine the first connection state and Second
Conduct an insulation test on the connection. Incidentally, in this test, only the probe 6 is in contact with each second pad 3. Therefore, the first connection state to the second pad 3, the inner layer pattern 5, and the first pad 2 and the second connection state to the second pad 3, the inner layer pattern 5A, and the first pad 2 are in a good insulation state. When no short circuit occurred, it was found that the insulation matched with the conforming data of the non-defective product, and that the short circuit occurred due to insulation failure in the first connection state or the second connection state. In FIG. 5, it is found that the insulation does not match the non-defective data (the number of nets is increased) and the insulation is poor. Note that a continuity test of the pattern connected by the second pads 3 is also performed at the same time. Also, a leak test is performed simultaneously by the same method. The first inspection step is completed in about 10 seconds.

【0020】次に、図3に示すように、前記のように各
第2パッド3にプローブ6を当接した状態で、各第1パ
ッド2の全体に渡ってシリコン樹脂シート8に導電ゴム
シート7貼り合わせたシートで押さえた後、各プローブ
6に対して所定電圧を印加するとともに、抵抗値の測定
を行い良品データと比較して第1接続状態及び第2接続
状態の導通検査を行う。因みに、この検査においては各
第1パッド2が導電性ゴムシート7を介してショートさ
れている。従って、第2パッド3、内層パターン5、第
1パッド2に至る第1接続状態、及び、第2パッド3、
内層パターン5A、第1パッド2に至る第2接続状態が
良好な導通状態にあってオープンが発生していない場合
には、良品データとネット数が一致し導通良好であるこ
とが分かり、一方、第1接続状態又は第2接続状態に導
通不良が存在してオープンが発生している場合には、良
品データと一致しないため導通不良であることが分か
る。尚、第2パッド3が第1パッド2に接続されないパ
ターンの絶縁、導通検査も同時に行われている。前記第
2検査工程は、10秒程度で終了する。
Next, as shown in FIG. 3, in the state where the probes 6 are in contact with the second pads 3 as described above, the silicon resin sheet 8 and the conductive rubber sheet are provided over the entire first pads 2. 7 After pressing with the stuck sheets, a predetermined voltage is applied to each probe 6, and the resistance value is measured and compared with non-defective product data to conduct a continuity test in the first connection state and the second connection state. Incidentally, in this test, each first pad 2 is short-circuited via the conductive rubber sheet 7. Therefore, the second pad 3, the inner layer pattern 5, the first connection state reaching the first pad 2, the second pad 3,
When the second connection state to the inner layer pattern 5A and the first pad 2 is in a good conduction state and no open occurs, the non-defective data and the number of nets match, indicating that the conduction is good. If an open state occurs due to a conduction failure in the first connection state or the second connection state, it does not match the non-defective data, indicating that the conduction is defective. In addition, the insulation and continuity inspection of the pattern in which the second pad 3 is not connected to the first pad 2 is also performed at the same time. The second inspection step is completed in about 10 seconds.

【0021】前記した2つの検査工程で、第1接続状態
又は第2接続状態の絶縁不良や導通不良が検出された場
合には、パッケージ基板1としては不良品であると判断
できるので、最後の検査工程を行うことなく次のパッケ
ージ基板1の検査に移行することができる。このよう
に、先に行われる2つの検査工程を介して予め不良品を
選別することにより、早期に不良品を排除しつつ検査対
象となるパッケージ基板1の枚数を減少して効率的にパ
ッケージ基板1の検査を行うことができる。
In the above-mentioned two inspection steps, if insulation failure or conduction failure in the first connection state or the second connection state is detected, it can be determined that the package substrate 1 is a defective product. It is possible to shift to the next inspection of the package substrate 1 without performing the inspection process. As described above, by selecting defective products in advance through the two inspection processes performed earlier, the number of package substrates 1 to be inspected is reduced while eliminating defective products at an early stage, and the package substrates are efficiently reduced. One test can be performed.

【0022】前記2つの検査工程にて、パッケージ基板
1における第1接続状態及び第2接続状態の絶縁不良、
導通不良が検出されない場合には、フライングプローブ
による次の最終検査工程に移行する。この検査工程は、
前記各2つの検査工程では検査の対象とならない第3接
続状態の導通検査・絶縁検査を行う工程である。先ず、
図4に示すように、フライングプローブ9を備えた検査
装置にパッケージ基板1をセットし、一対のフライング
プローブ9を各第1パッド2に選択的に当接した状態
で、内層パターン5を介して接続された第1パッド2の
所定組毎に、導通検査及び絶縁検査を行う。かかる検査
工程における電気的検査においては、各フライングプロ
ーブ9に所定電圧を印加し、フライングプローブ9を介
して検出されるコンデンサ容量( CAPACITANCE ) 測定
値と正常なパッケージ基板のコンデンサ容量測定値とを
比較することにより各第1パッド2間の導通検査・絶縁
検査を行い、パッケージ基板1の電気的検査が終了す
る。尚、前記第3検査工程は、1分程度で終了する。
In the two inspection steps, the insulation failure of the first connection state and the second connection state of the package substrate 1
If no continuity defect is detected, the process proceeds to the next final inspection step using the flying probe. This inspection process
In each of the above-mentioned two inspection steps, the continuity inspection / insulation inspection of the third connection state, which is not the object of inspection, is performed. First,
As shown in FIG. 4, the package substrate 1 is set in an inspection device equipped with a flying probe 9, and the pair of flying probes 9 are selectively abutted against each first pad 2, and the inner layer pattern 5 is interposed therebetween. A continuity test and an insulation test are performed for each predetermined set of the connected first pads 2. In the electrical inspection in such an inspection process, a predetermined voltage is applied to each flying probe 9, and the measured value of the capacitor capacitance (CAPACITANCE) detected through the flying probe 9 is compared with the measured value of the capacitor capacitance of a normal package substrate. By doing so, the continuity inspection and insulation inspection between the first pads 2 are performed, and the electrical inspection of the package substrate 1 is completed. The third inspection step is completed in about 1 minute.

【0023】ここに、前記した3つの検査工程に要する
時間は、第1検査工程が10秒程度、第2検査工程が1
0程度、第3検査工程が1分程度であって合計検査時間
は約1.5分となり、従って、全ての検査工程をフライ
ングプローブ9を介して行う場合に要する検査時間が約
3分程度であることと比較して、半分程度の検査時間で
パッケージ基板1の電気的検査を行うことができる。ま
た、前記第1検査工程、第2検査工程と第3検査工程と
は、相互に並行して行うことも可能であり、かかる場合
には、更に検査時間の短縮を図ることができる。
The time required for the above-mentioned three inspection processes is about 10 seconds for the first inspection process and 1 for the second inspection process.
0, the third inspection step is about 1 minute, and the total inspection time is about 1.5 minutes. Therefore, the inspection time required for performing all the inspection steps via the flying probe 9 is about 3 minutes. Compared with the above, the electrical inspection of the package substrate 1 can be performed in about half the inspection time. Further, the first inspection step, the second inspection step, and the third inspection step can be performed in parallel with each other, and in such a case, the inspection time can be further shortened.

【0024】以上詳細に説明した通り本実施形態に係る
パッケージ基板1の検査方法では、第1パッド2、内層
パターン5、第2パッド3間に形成される第1接続状
態、及び、第1パッド2、ネット状内層パターン5A、
第2パッド3間に形成される第2接続状態の絶縁検査
は、プローブ6を第2パッド3に当接した状態で安価な
検査治具を介して行われるとともに、第1接続状態及び
第2接続状態の導通検査は、プローブ6を第2パッド3
に当接し、且つ、第1パッド2の全体に渡って導電性ゴ
ムシート7を接触した状態で安価な検査治具を介して行
われ、更に、各第1パッド2と内層パターン5間で形成
される第3接続状態の導通検査・絶縁検査は、フライン
グプローブ9を介して行われるので、検査時間を要する
フライングプローブ9による検査を最小限にしつつ、コ
ストの低い検査装置、検査治具を使用して短時間で効率
的にパッケージ基板1の電気的検査を行うことができ
る。尚、本発明は前記実施形態に限定されるものではな
く、本発明の要旨を逸脱しない範囲内で種々の改良、変
形が可能であることは勿論である。
As described above in detail, in the inspection method of the package substrate 1 according to the present embodiment, the first connection state formed between the first pad 2, the inner layer pattern 5 and the second pad 3, and the first pad 2, net-shaped inner layer pattern 5A,
The insulation test of the second connection state formed between the second pads 3 is performed through an inexpensive inspection jig in a state where the probe 6 is in contact with the second pad 3, and the first connection state and the second connection state are checked. For the continuity test of the connection state, the probe 6 is connected to the second pad 3.
And the conductive rubber sheet 7 is in contact with the entire first pad 2 through an inexpensive inspection jig, and is further formed between each first pad 2 and the inner layer pattern 5. Since the continuity inspection / insulation inspection of the third connection state is performed via the flying probe 9, the inspection by the flying probe 9 which requires an inspection time is minimized, and an inexpensive inspection device and inspection jig are used. Therefore, the electrical inspection of the package substrate 1 can be efficiently performed in a short time. It should be noted that the present invention is not limited to the above-described embodiment, and it is needless to say that various improvements and modifications can be made without departing from the gist of the present invention.

【0025】例えば、前記実施形態においてパッドに対
して直接プローブを当接して検査を行うようにしたが、
パッド上に半田バンプが形成された後にバンプに対して
プローブを当接して検査を行ってもよい。これは、パッ
ドに対してプローブが当接する際に、例えば、フォトビ
アパッドにクラックが発生する虞があることから、これ
を未然に防止するためである。また、プローブによる検
査は、最終工程(出荷状態に近い状態)で行う方が信頼
性を保証することができるからである。尚、パッド上に
半田バンプを形成し、半田バンプの平坦化を行った後、
プローブがその平坦化された半田バンプに当接されて検
査が行われる。また、フィクスチャー絶縁検査、フィク
スチャーと導電ゴムによる導通検査、フライングプロー
ブによるコンデンサ容量測定検査は、パッドの形状が異
なっている場合(例えば、半田バンプなしのAuメッキ
されたパッド、半田バンプが形成されたパッド、半田バ
ンプが形成されて平坦化されたパッド等)であっても行
うことができ、また、その検査順序については自由に決
定することができる。
For example, in the above embodiment, the probe is directly contacted with the pad to perform the inspection.
After the solder bump is formed on the pad, the probe may be brought into contact with the bump to perform the inspection. This is to prevent a crack from occurring in, for example, a photo via pad when the probe comes into contact with the pad. Further, it is because the reliability can be assured by performing the inspection using the probe in the final step (a state close to the shipping state). After forming the solder bump on the pad and flattening the solder bump,
An inspection is performed with the probe abutting the flattened solder bump. Further, the fixture insulation test, the continuity test with the fixture and the conductive rubber, and the capacitor capacitance measurement test with the flying probe are performed when the pads have different shapes (for example, Au-plated pads without solder bumps, solder bumps are formed). Pad, a pad having solder bumps formed thereon and flattened), and the inspection sequence thereof can be freely determined.

【0026】[0026]

【発明の効果】以上説明した通り本発明に係るパッケー
ジ基板の検査方法は、パッケージ基板におけるフリップ
チップ実装用の第1パッドとBGAやLGA用の第2パ
ッドとの間に存在し、ネット構造に由来する内層パター
ンに基づく第1パッドと第2パッド間の各種接続状態を
勘案して、コストの低い検査装置、検査治具を使用した
場合においても、短時間で効率的に電気的検査を行うこ
とが可能なパッケージ基板の検査方法を提供することが
できる。また、シングルチップパッケージは勿論、特
に、マルチチップパッケージ(MCM)基板をも効率的
に検査することができる。
As described above, the method of inspecting a package substrate according to the present invention exists between the first pad for flip chip mounting and the second pad for BGA or LGA on the package substrate, and has a net structure. In consideration of various connection states between the first pad and the second pad based on the derived inner layer pattern, an electric test is efficiently performed in a short time even when a low-cost test device or test jig is used. It is possible to provide a method of inspecting a package substrate capable of performing the above. In addition, a multichip package (MCM) substrate as well as a single chip package can be efficiently inspected.

【図面の簡単な説明】[Brief description of drawings]

【図1】パッケージ基板を模式的に示す部分断面図であ
る。
FIG. 1 is a partial cross-sectional view schematically showing a package substrate.

【図2】第1接続状態及び第2接続状態の絶縁検査を行
っている状態を模式的に示すパッケージ基板の部分断面
図である。
FIG. 2 is a partial cross-sectional view of the package substrate schematically showing a state where an insulation test is being performed in a first connection state and a second connection state.

【図3】第1接続状態及び第2接続状態の導通検査を行
っている状態を模式的に示すパッケージ基板の部分断面
図である。
FIG. 3 is a partial cross-sectional view of the package substrate schematically showing a state in which a continuity test is performed in a first connection state and a second connection state.

【図4】第3接続状態の導通検査・絶縁検査を行ってい
る状態を模式的に示すパッケージ基板の部分断面図であ
る。
FIG. 4 is a partial cross-sectional view of the package substrate schematically showing a state in which a continuity test and an insulation test in a third connection state are being performed;

【図5】従来のパッケージ基板において第1パッドと第
2パッドとが内層パターンを介して1対1に対応して接
続された接続状態の絶縁検査を説明するための説明図で
ある。
FIG. 5 is an explanatory diagram for explaining an insulation test of a connection state in which a first pad and a second pad are connected in a one-to-one correspondence via an inner layer pattern in a conventional package substrate.

【図6】図5に示すパッケージ基板における接続状態の
導通検査を説明するための説明図である。
FIG. 6 is an explanatory diagram for explaining a continuity test of a connection state in the package substrate shown in FIG. 5;

【符号の説明】[Explanation of symbols]

1 パッケージ基板 2 第1パッド 3 第2パッド 4 層間絶縁層 5 内層パターン 5A ネット状内層パターン 6 プローブ 7 導電性ゴムシート 9 フライングプローブ 1 Package Substrate 2 First Pad 3 Second Pad 4 Interlayer Insulation Layer 5 Inner Layer Pattern 5A Net Inner Layer Pattern 6 Probe 7 Conductive Rubber Sheet 9 Flying Probe

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の第1パッドと複数の第2パッドが
形成されたパッケージ基板の電気的検査を行う検査方法
において、 前記第2パッドにフィクスチャープローブを当接した状
態でプローブに検出信号を出力し、プローブを介して検
出される検出信号に基づき検査を行う工程と、 前記第2パッドにフィクスチャープローブを当接すると
ともに第1パッド同志をショートさせた状態でプローブ
に検出信号を出力し、プローブを介して検出される検出
信号に基づき検査を行う工程と、 前記各工程で検査の対象にならないパターンを第1パッ
ドに対してフライングプローブを当接した状態でフライ
ングプローブに検出信号を出力し、フライングプローブ
を介して検出される検出信号に基づき検査を行う工程と
からなるパッケージ基板の検査方法。
1. An inspection method for electrically inspecting a package substrate having a plurality of first pads and a plurality of second pads formed thereon, wherein a detection signal is sent to the probe while the fixture probe is in contact with the second pad. And performing a test based on the detection signal detected through the probe, and outputting the detection signal to the probe with the fixture probe contacting the second pad and the first pads being short-circuited. A step of performing an inspection based on a detection signal detected through the probe, and outputting a detection signal to the flying probe in a state in which the flying probe is in contact with the first pad for a pattern that is not an inspection target in each step. And inspecting the package substrate based on a detection signal detected through the flying probe.
【請求項2】 前記第1パッドは半導体チップ実装用の
パッドであり、前記第2パッドはボールグリッドアレイ
又はランドグリッドアレイ用のパッドであることを特徴
とする請求項1記載のパッケージ基板の検査方法。
2. The inspection of a package substrate according to claim 1, wherein the first pad is a pad for mounting a semiconductor chip, and the second pad is a pad for a ball grid array or a land grid array. Method.
JP8099120A 1996-03-27 1996-03-27 Method for inspecting package board Pending JPH09264918A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8099120A JPH09264918A (en) 1996-03-27 1996-03-27 Method for inspecting package board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8099120A JPH09264918A (en) 1996-03-27 1996-03-27 Method for inspecting package board

Publications (1)

Publication Number Publication Date
JPH09264918A true JPH09264918A (en) 1997-10-07

Family

ID=14238928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8099120A Pending JPH09264918A (en) 1996-03-27 1996-03-27 Method for inspecting package board

Country Status (1)

Country Link
JP (1) JPH09264918A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022060731A (en) * 2020-10-05 2022-04-15 イビデン株式会社 Inspection method for printed board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022060731A (en) * 2020-10-05 2022-04-15 イビデン株式会社 Inspection method for printed board

Similar Documents

Publication Publication Date Title
KR100712561B1 (en) Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card
US9329227B2 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
US6590409B1 (en) Systems and methods for package defect detection
KR100592214B1 (en) Method for manufacturing probe card
JPH11174118A (en) Probe card for inspecting integrated circuit chip
US10418292B2 (en) Manufacturing method of semiconductor device, inspection device of semiconductor device, and semiconductor device
US6759860B1 (en) Semiconductor device package substrate probe fixture
US7102372B2 (en) Apparatus and method for testing conductive bumps
JP2009270835A (en) Inspection method and device for semiconductor component
US20080061812A1 (en) Component-attach test vehicle
JP2005183863A (en) Method for manufacturing semiconductor integrated circuit device
JPH09264918A (en) Method for inspecting package board
JP2005315775A (en) Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe
JPH10104301A (en) Method for inspecting package substrate
JP2006005163A (en) Semiconductor device, and mounting inspecting method thereof
KR100679167B1 (en) The probe card using coaxial cable for semiconductor wafer
JP2004361249A (en) Substrate inspection device
KR20130016765A (en) Electric connecting apparatus for testing electric characteristic of a semiconductor device having thin film resistor and manufacturing method thereof
US20030197514A1 (en) System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate
JP5495303B2 (en) Semiconductor module and semiconductor module inspection method
JP5631715B2 (en) Electrical inspection apparatus and wiring board manufacturing method
JP2921995B2 (en) Inspection method for multilayer wiring board
KR20090092935A (en) Bonding method of probe
JP3163903B2 (en) Inspection parts for multi-chip module substrates
JP2652705B2 (en) Inspection method for wiring protrusion height