JPH09258670A - 表示装置用アレイ基板 - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、電極配線の接続パッド領域位置
が異なる各種品種に対して、容易に接続パッド領域位置
が画定でき、これにより低コスト化が実現される表示装
置用アレイ基板を提供することを目的としている。 【解決手段】 本発明の表示装置用アレイ基板(100)
は、絶縁基板(101) 上に配列される画素電極(541) から
成る第１表示領域(551) 及び第２表示領域(551) と、第
１表示領域(551) 外に両端がそれぞれ延在される互いに
平行な第１電極配線(511) と、第２表示領域(551) 外に
両端がそれぞれ延在される互いに平行な第２電極配線(5
11) と、第１表示領域(551) と第２表示領域(551) との
間に配置され第１電極配線(511) および第２電極配線(5
11) のそれぞれの一端に電気的に接続される接続パッド
(513) から構成される第１接続パッド領域と、第１電極
配線(511) の他の一端に電気的に接続される接続パッド
(515) から構成される第２接続パッド領域と、第２電極
配線(511) の他の一端に電気的に接続される接続パッド
(517) から構成される第３接続パッド領域とを備えてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、平面表示装置等に
用いられる表示装置用アレイ基板に関する。

【０００２】

【従来の技術】近年、小型、軽量、低消費電力を志向し
て、液晶表示装置に代表されるフラットパネルディスプ
レイの開発が進められている。液晶表示装置は、絶縁基
板上に複数本の信号線及び走査線がマトリクス状に配線
され、各交点近傍にスイッチ素子を介して画素電極が配
置されて成るマトリクスアレイ基板と、絶縁基板上に透
明電極材料から成る対向電極が配置されて成る対向基板
と、これら基板間に狭持される液晶材料とを含む。信号
線や走査線は、それぞれ表示領域外に引き出され、外部
回路等との電気的接続を行うための接続パッドに接続さ
れる。

【０００３】

【発明が解決しようとする課題】ところで、近年では、
パーソナルコンピュータ等の外形寸法に対して大きな表
示領域を確保するため、液晶表示装置等に対して狭額縁
化、即ち有効表示領域に対して周辺の額縁領域を小さく
することが要求されている。このようなことから、信号
線あるいは走査線を、それぞれ片端辺側にのみ引き出
し、表示パネルの２辺側でのみ外部回路との接続を行う
試みが成されている。

【０００４】しかしながら、このような構成によれば、
表示パネルを駆動するための回路基板位置に制約を受け
るため、各種要求に対処するため、同一品種であるにも
拘わらず、図５（ａ），（ｂ）及び図６（ａ），（ｂ）
に示す４通りのマトリクスアレイ基板(1001),(1002),(1
003),(1004) を用意する必要がある。尚、図中、(1011)
は表示領域、(1021)は信号線接続パッド領域、(1023)は
信号線斜め配線領域、(1031)は走査線接続パッド領域、
(1033)は走査線斜め配線領域を示している。

【０００５】図５（ａ）に示すマトリクスアレイ基板(1
001)と図６（ａ）に示すマトリクスアレイ基板(1003)、
あるいは図５（ｂ）に示すマトリクスアレイ基板(1002)
と図６（ｂ）に示すマトリクスアレイ基板(1004)とは、
その工夫により共通化することもできるが、図５（ａ）
に示すマトリクスアレイ基板(1001)と同図（ｂ）に示す
マトリクスアレイ基板(1002)、あるいは図５（ｂ）に示
すマトリクスアレイ基板(1003)と同図（ｂ）に示すマト
リクスアレイ基板(1004)等は共通化することができな
い。

【０００６】このため、同一品種であっても、異なるフ
ォトマスクの設計等が必要となり、このため低コスト化
を実現することができなかった。この発明は、上記した
技術課題に対処して成されたものであって、電極配線の
接続パッド領域が各種要求に対して容易に設定でき、こ
れにより低コスト化が実現される表示装置用アレイ基板
を提供することを目的としている。

【０００７】

【課題を解決するための手段】請求項１記載の発明は、
絶縁基板上に配列される画素電極から成る第１表示領域
及び第２表示領域と、前記画素電極に電気的に接続され
前記第１表示領域外に両端がそれぞれ延在される複数の
第１電極配線と、前記画素電極に電気的に接続され前記
第２表示領域外に両端がそれぞれ延在される複数の第２
電極配線と、前記第１表示領域と前記第２表示領域との
間に配置され前記第１電極配線および前記第２電極配線
のそれぞれの一端に電気的に接続される接続パッドから
構成される第１接続パッド領域と、前記第１電極配線の
他の一端に電気的に接続される接続パッドから構成され
る第２接続パッド領域と、前記第２電極配線の他の一端
に電気的に接続される接続パッドから構成される第３接
続パッド領域と、を備えたことを特徴とする表示装置用
アレイ基板にある。

【０００８】請求項２記載の発明は、前記第１接続パッ
ドと前記第１および前記第２表示領域との間、前記第２
接続パッド領域と前記第１表示領域との間、および前記
第３接続パッド領域と前記第２表示領域との間の前記第
２電極配線は単層の配線領域を含むことを特徴とした請
求項１記載の表示装置用アレイ基板にある。

【０００９】請求項３記載の発明は、前記配線領域は絶
縁膜で被覆されて成ることを特徴とした請求項２記載の
表示装置用アレイ基板にある。請求項４記載の発明は、
前記画素電極に電気的に接続され前記第１電極配線と略
直交して前記第１表示領域外に両端がそれぞれ延在され
る複数の第３電極配線と、前記画素電極に電気的に接続
され前記第２電極配線と略直交して前記第２表示領域外
に両端がそれぞれ延在される複数の第４電極配線と、を
含むことを特徴とする請求項１記載の表示装置用アレイ
基板にある。

【００１０】請求項５記載の発明は、前記第１および第
２電極配線と前記第３および第４電極配線とは、それぞ
れ接続導体に電気的に接続されていることを特徴とする
請求項４記載の表示装置用アレイ基板にある。

【００１１】請求項６記載の発明は、前記第１表示領域
と前記第１接続パッド領域との間、または前記第２表示
領域と前記第１接続パッド領域との間で分割されること
を特徴とする表示装置用アレイ基板にある。

【００１２】本発明によれば、１種類の表示装置用の大
判アレイ基板より図５（ａ），（ｂ）あるいは図６
（ａ），（ｂ）の表示装置用アレイ基板に対応すること
ができ、それぞれの表示装置用アレイ基板を開発、製造
するためのコストを低減することができる。

【００１３】

【発明の実施の形態】図１は、本発明の一実施例の液晶
表示装置の概略斜視図であり、この液晶表示装置(1)
は、アレイ基板(500a)（(500b)）と対向基板(800) とが
液晶層（図示せず）を介して対向配置されて成る液晶パ
ネル(3) を含む。

【００１４】アレイ基板(500a)（(500b)）の一端辺(501
a)側に信号線(511) （図２参照）は引き出され、８個の
Ｘ−ＴＡＢ(901-1),…,(901-8)を介してアレイ基板(500
a)（(500b)）裏面側に配置される回路基板（図示せず）
に電気的に接続されている。また、アレイ基板(500a)
（(500b)）の他の一端辺(501b)側に走査線(521) （図２
参照）は引き出され、２個のＹ−ＴＡＢ(903-1),(903-
2) を介してアレイ基板(500a)（(500b)）裏面側に配置
される回路基板（図示せず）に電気的に接続されてい
る。

【００１５】図２を参照し、この実施例のアレイ基板(5
00a)（(500b)）について更に詳細に説明する。このアレ
イ基板(500a)（(500b)）は、０．７mm厚のガラスから成
る絶縁基板(501) 上に（８００×３）本の信号線(511)
と、６００本の走査線(521)とが互いに略直交するよう
に配置されている。これら信号線(511) や走査線(521)
としては、Ａｌ、Ａｌ合金、Ｍｏ−Ｗ合金等の低抵抗金
属材料が好適に用いられ、更にはＡｌとこのＡｌを被覆
する金属層等の複数の金属層の積層構造であってもかま
わない。信号線(511) は、絶縁基板(501) の対向する２
つの端辺(501a),(501c) 側にシール材が配されるシール
領域(601) を介して互いに略平行に延在され、一端辺(5
01a)側は信号線接続パッド(513) （(517) ）に導く斜め
配線部(511a)（(511d)）を構成する。走査線(521) も同
様に、絶縁基板(501) の対向する２つの端辺(501b),(50
1d) 側にシール領域(601) を介して互いに略平行に延在
され、一端辺(501b)側は走査線接続パッド(523) （(52
7) ）に導く斜め配線部(521a)（(521c)）を構成する。

【００１６】シール領域(601) 内における信号線(511)
と走査線(521) との交点部分近傍には、走査線(511) に
ゲート電極が、信号線(521) にドレイン電極がそれぞれ
接続されたＴＦＴ(531) が配置されている。そして、各
ＴＦＴ(531) のソース電極にＩＴＯから成る画素電極(5
41) が接続され、これら画素電極(541) によって表示領
域(551) が形成される。このＴＦＴ(531) は、半導体層
としてアモルファスシリコン（ａ−Ｓｉ：Ｈ）薄膜が用
いられて成るもので、半導体層としてはポリシリコン
（ｐ−Ｓｉ）や化合物半導体等が用いられるものであっ
てもかまわない。

【００１７】それぞれのシール領域(601) と表示領域(5
51) との間には、リング状の第１導体リング(561) が配
置され、各信号線(511) と第１導体リング(561) とは第
１信号線静電保護回路(563) を介して電気的に接続され
ると共に、各走査線(521) と第１導体リング(561) とは
第１走査線静電保護回路(565) を介して電気的に接続さ
れている。第１信号線静電保護回路(563) 及び第１走査
線静電保護回路(565)は、ゲート・ソース間が短絡され
た一対の２端子ＴＦＴにより構成され、通常の動作状態
における電圧では各配線(511),(521) と第１導体リング
(561) とを導通しない程度の高抵抗、即ち２００ＫΩ程
度の抵抗を有している。第１信号線静電保護回路(563)
及び第１走査線静電保護回路(565) を構成するＴＦＴ
は、表示領域(551) に配置されるＴＦＴ(531) と同一工
程にて形成される。そして、製造途中に生じる静電気の
影響により、一信号線(511) と一走査線(521) との間に
高電位差が生じた場合、第１信号線静電保護回路(563)
あるいは第１走査線静電保護回路(565) を構成するＴＦ
ＴはＯＮ状態となる。これにより、帯電された電荷を第
１導体リング(561) から隣接する信号線(511) や走査線
(521) に分散し、局所的に生じる電位差を緩和して、絶
縁破壊等の発生を防止する。

【００１８】このようなアレイ基板(500a)（(500b)）
は、例えば図３に示される大判アレイ基板(100) から実
質的に同一な第１アレイ基板(500a)及び第２アレイ基板
(500b)の２面が搾取される。

【００１９】この大判アレイ基板(100) は、第１アレイ
基板(500a)を成す（８００×３）本の信号線(511) と、
６００本の走査線(521) とを含む。この信号線(511) の
一端側は斜め配線部(511a)を介して第１信号線接続パッ
ド(513) に接続され、他端側は斜め配線部(511b)を介し
て第２信号線接続パッド(515) に接続されている。走査
線(521) の一端側は斜め配線部(521a)を介して第１走査
線接続パッド(523) に接続され、他端側は斜め配線部(5
21b)を介して第２走査線接続パッド(525) に接続されて
いる。

【００２０】また、この大判アレイ基板(100) は、第２
アレイ基板(500b)を成す（８００×３）本の信号線(51
1) と、６００本の走査線(521) を含む。この信号線(51
1) の一端側は斜め配線部(511c)を介して上述した第１
信号線接続パッド(513) に接続され、他端側は斜め配線
部(511d)を介して第３信号線接続パッド(517) に接続さ
れている。また、この走査線(521) の一端側は斜め配線
部(521c)を介して第１走査線接続パッド(527) に接続さ
れており、他端側は斜め配線部(521d)を介して第２走査
線接続パッド(529) にそれぞれ接続されている。

【００２１】そして、第１アレイ基板(500a)及び第２ア
レイ基板(500b)のそれぞれのシール領域(601) 内におけ
る信号線(511) と走査線(521) との交点部分近傍には、
走査線(511) にゲート電極が、信号線(521) にドレイン
電極が接続されたＴＦＴ(531) が配置されている。そし
て、各ＴＦＴ(531) のソース電極にＩＴＯから成る画素
電極(541) が接続され、これら画素電極(541) によって
表示領域(551) が形成される。このＴＦＴ(531) は、半
導体層としてアモルファスシリコン（ａ−Ｓｉ：Ｈ）薄
膜が用いられて成るもので、半導体層としてはポリシリ
コン（ｐ−Ｓｉ）や化合物半導体等が用いられるもので
あってもかまわない。

【００２２】それぞれのシール領域(601) と表示領域(5
51) との間には、リング状の第１導体リング(561) が配
置され、各信号線(511) と第１導体リング(561) とは第
１信号線静電保護回路(563) を介して電気的に接続され
ると共に、各走査線(521) と第１導体リング(561) とは
第１走査線静電保護回路(565) を介して電気的に接続さ
れている。第１信号線静電保護回路(563) 及び第１走査
線静電保護回路(565)は、ゲート・ソース間が短絡され
た一対の２端子ＴＦＴにより構成され、通常の動作状態
における電圧、即ち数十ボルト程度の電位差では各配線
(511),(521) と第１導体リング(561) とを導通しない程
度の高抵抗、即ち５００ＫΩ程度の抵抗を有している。
第１信号線静電保護回路(563) 及び第１走査線静電保護
回路(565) を構成するＴＦＴは、表示領域(551) に配置
されるＴＦＴ(531) と同一工程にて形成される。そし
て、製造途中に生じる静電気の影響により、一信号線(5
11)と一走査線(521) との間に高電位差が生じた場合、
第１信号線静電保護回路(563) あるいは第１走査線静電
保護回路(565) を構成するＴＦＴはＯＮ状態となる。こ
れにより、帯電された電荷を第１導体リング(561) から
隣接する信号線(511)や走査線(521) に分散し、局所的
に生じる電位差を緩和して、絶縁破壊等の発生を防止す
る。

【００２３】そして、この大判アレイ基板(100) の第２
信号線接続パッド(515) 、第３信号線接続パッド(517)
、第１走査線接続パッド(523),(527) 及び第２走査線
接続パッド(525),(529) の外周部分には、リング状の第
２導体リング(111) が配置され、各接続パツド(515),(5
17),(523),(525),(527),(529) と第２導体リング(111)
とは第２信号線静電保護回路(121) または第２走査線静
電保護回路(123) を介して電気的に接続されている。第
２信号線静電保護回路(121) 及び第２走査線静電保護回
路(123) は、第１信号線静電保護回路(563) 及び第１走
査線静電保護回路(565) と同様に、表示領域(551) 内の
ＴＦＴ(531) と同一工程で作製されるゲート・ソース間
が短絡された一対の２端子ＴＦＴにより構成され、配線
の断線や短絡等の検査時の電圧、即ち数十ボルト程度の
電位差では各配線と第２導体リングとを導通しない程度
の高抵抗、即ち５００ＫΩ程度の抵抗を有している。そ
して、第１信号線静電保護回路(563) 及び第１走査線静
電保護回路(565) と同様に、製造途中に生じる静電気の
影響により、一信号線(511) と一走査線(521) との間に
高電位差が生じた場合、第２信号線静電保護回路(121)
あるいは第２走査線静電保護回路(123) を構成するＴＦ
ＴはＯＮ状態となる。これにより、帯電された電荷を第
２導体リング(111) から隣接する信号線(511) や走査線
(521) に分散し、局所的に生じる電位差を緩和して、絶
縁破壊等の発生を防止する。

【００２４】この実施例で、第１導体リング(561) と共
に第２導体リング(111) を設けたのは、基板(101) の外
周側に導体リングを配する方が静電気による影響を緩和
するのに効果的なためである。

【００２５】そして、例えば、上述したような大判アレ
イ基板(100) を作製し、各接続パッド(513),(515) およ
び(513),(517) に検査用プローブを当接し、また各接続
パッド(523),(525) および(527),(529) に検査用プロー
ブを当接し、配線(511),(521) の断線や短絡、更にはＴ
ＦＴ特性等の各種試験を行う。

【００２６】しかる後、図１の液晶表示装置(1) に適合
される図２のアレイ基板(500a)（(500b)）と成すため、
図３に示す一対のカットラインマーク(141a),(141b) に
基づいて図中それぞれのシール領域(601) 左側に配置さ
れる走査線接続パッド(525),(529) 、第２走査線静電気
保護回路(123) 及び第２リング状導体(111) を基板と共
に除去する。このカットラインマーク(141a),(141b)
は、走査線(521) 及び走査線接続パッド(525),(529) 等
との位置合わせが重要であるため、走査線(521)と同一
材料で構成し、走査線(521) のパターニング時に同時に
パターニングすることが望ましい。しかも、液晶等を用
いたマスクで露光すれば、これも製品毎にフォトマスク
を作製することが解消できる。

【００２７】そして、このカット位置は、この実施例の
如く、シール領域(601) と走査線(521) の斜め配線部(5
21b),(521d) との間の平行配線領域であることが隣接す
る走査線(521) 間での短絡を防止する上で望ましい。ま
た、このカット位置における走査線(521) 上には、少な
くとも保護膜が配置されている方が、カット時に隣接す
る走査線(521) 間での短絡を軽減する。

【００２８】更に、走査線(521) を、その低抵抗化と信
頼性向上のため複数の金属層の積層構造とする場合、カ
ット位置に対応する領域の走査線(521) は単層構造とす
ることが隣接する走査線(521) 間での短絡を防止する上
で望ましい。

【００２９】しかる後、図３に示す一対のカットライン
マーク(131a),(131b) に基づいて図中シール領域(601)
上方に配置される信号線接続パッド(515) 、第２信号線
静電気保護回路(121) 及び対応する第２リング状導体(1
11) を基板と共に除去する。

【００３０】また、図３に示す一対のカットラインマー
ク(131c),(131d) に基づいて、シール領域(601) と斜め
配線部(511c)との間で第１アレイ基板(500a)と第２アレ
イ基板(500b)とを分離する。

【００３１】これらカットラインマーク(131a),(131b),
(131c),(131d) は、信号線(511) 及び信号線接続パッド
(515) 等との位置合わせが重要であるため、信号線(51
1) と同一材料で構成し、信号線(511) のパターニング
時に同時にパターニングすることが望ましい。しかも、
カットラインマーク(131a),(131b),(131c),(131d) をパ
ターニングする際の露光は、信号線(511) をパターニン
グする際の露光と同時に液晶等を用いたマスクで行うこ
とで、製品毎にフォトマスクを作製することが解消でき
る。

【００３２】そして、このカット位置は、この実施例の
如く、シール領域(601) と信号線(511) の斜め配線部(5
11b),(511c) との間の平行配線領域であることが、隣接
する信号線(511) 間での短絡を防止する上で望ましい。
また、このカット位置における信号線(511) 上には、少
なくとも絶縁膜等の保護膜が配置されている方が、カッ
ト時に隣接する信号線(511) 間での短絡を軽減する。更
に、信号線(511) を、その低抵抗化と信頼性向上のため
複数の金属層の積層構造とする場合、カット位置に対応
する領域の信号線(511) は単層構造とすることが隣接す
る信号線(511)間での短絡を防止する上で望ましい。

【００３３】このようにして搾取された基板の端辺(101
a),(101b) に沿う端面を面取りすることにより、残され
た信号線接続パッド(517) に接続される第２信号線静電
気保護回路(121) 及び第２リング状導体(111) を除去
し、残された走査線接続パッド(523),(527) に接続され
る第２走査線静電気保護回路(123) 及び第２リング状導
体(111) を除去してアレイ基板(500a),(500b) を完成さ
せる。ここでは、面取りにより残された第２信号線静電
気保護回路(121) 、第２走査線静電気保護回路(123) 及
び第２リング状導体(111) を除去したが、レーザ等の高
エネルギー線を照射して除去するようにしてもかまわな
い。

【００３４】ここでは、図１に示す液晶表示装置(1) に
用いられるアレイ基板(500a)（(500b)）を作成する場合
について説明したが、例えば図５（ｂ）に示すようなア
レイ基板を作成するのであれば、図４（ａ）の如くカッ
トラインマーク(141a),(141b) を配し、不要な走査線接
続パッド(523),(527) 等を除去すれば良い。

【００３５】以上のように、この実施例によれば、新た
な設計など必要とせず、１種類の表示装置用の大判アレ
イ基板(100) より図５（ａ），（ｂ）あるいは図６
（ａ），（ｂ）の表示装置用アレイ基板を適宜作成する
ことができる。しかも、一信号線接続パッド領域(513)
は、第１アレイ基板(500a)と第２アレイ基板(500b)との
兼用であって、このため基板の利用効率を損なうことも
ない。

【００３６】第１アレイ基板(500a)と第２アレイ基板(5
00b)との割付は、上述した実施例に限定されるものでは
なく、図４（ｂ）に示す如く一走査線接続パッド(523)
を第１アレイ基板(500a)と第２アレイ基板(500b)との兼
用として配置するものであってもかまわないし、また４
面、６面等の割付であってもかまわない。

【００３７】

【発明の効果】本発明によれば、１種類の大判アレイ基
板より各種仕様に対応する表示装置用アレイ基板を効率
よく、しかも容易に得ることができ、これにより低コス
ト化を達成することができる。

【図面の簡単な説明】

【図１】図１は、本発明の一実施例の液晶表示装置の概
略斜視図である。

【図２】図２は、図１におけるアレイ基板の概略斜視図
である。

【図３】図３は、図２におけるアレイ基板を得るための
大判アレイ基板の概略正面図である。

【図４】図４は、他のアレイ基板を得るための大判アレ
イ基板の概略正面図である。

【図５】図５は、接続パッド領域の仕様を説明するため
のアレイ基板の概略正面図である。

【図６】図６は、接続パッド領域の仕様を説明するため
のアレイ基板の概略正面図である。

【符号の説明】

(1) …液晶表示装置 (131a),(131b),(131c),(131d),(141a),(141b) …カット
ラインマーク (500a),(500b),(1001),(1002),(1003),(1004) …アレイ
基板 (511) …信号線 (513),(515) …信号線接続パッド (521) …走査線 (523),(525) …走査線接続パッド

Claims (6)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に配列される画素電極から成
   る第１表示領域及び第２表示領域と、 前記画素電極に電気的に接続され前記第１表示領域外に
   両端がそれぞれ延在される複数の第１電極配線と、 前記画素電極に電気的に接続され前記第２表示領域外に
   両端がそれぞれ延在される複数の第２電極配線と、 前記第１表示領域と前記第２表示領域との間に配置され
   前記第１電極配線および前記第２電極配線のそれぞれの
   一端に電気的に接続される接続パッドから構成される第
   １接続パッド領域と、 前記第１電極配線の他の一端に電気的に接続される接続
   パッドから構成される第２接続パッド領域と、 前記第２電極配線の他の一端に電気的に接続される接続
   パッドから構成される第３接続パッド領域と、を備えた
   ことを特徴とする表示装置用アレイ基板。
2. 【請求項２】 前記第１接続パッドと前記第１および前
   記第２表示領域との間、前記第２接続パッド領域と前記
   第１表示領域との間、および前記第３接続パッド領域と
   前記第２表示領域との間の前記第２電極配線は単層の配
   線領域を含むことを特徴とした請求項１記載の表示装置
   用アレイ基板。
3. 【請求項３】 前記配線領域は絶縁膜で被覆されて成る
   ことを特徴とした請求項２記載の表示装置用アレイ基
   板。
4. 【請求項４】 前記画素電極に電気的に接続され前記第
   １電極配線と略直交して前記第１表示領域外に両端がそ
   れぞれ延在される複数の第３電極配線と、 前記画素電極に電気的に接続され前記第２電極配線と略
   直交して前記第２表示領域外に両端がそれぞれ延在され
   る複数の第４電極配線と、 を含むことを特徴とする請求項１記載の表示装置用アレ
   イ基板。
5. 【請求項５】 前記第１および第２電極配線と前記第３
   および第４電極配線とは、それぞれ接続導体に電気的に
   接続されていることを特徴とする請求項４記載の表示装
   置用アレイ基板。
6. 【請求項６】 前記第１表示領域と前記第１接続パッド
   領域との間、または前記第２表示領域と前記第１接続パ
   ッド領域との間で分割されることを特徴とする表示装置
   用アレイ基板。