JPH09252078A - Multi-chip module board - Google Patents
Multi-chip module boardInfo
- Publication number
- JPH09252078A JPH09252078A JP6087096A JP6087096A JPH09252078A JP H09252078 A JPH09252078 A JP H09252078A JP 6087096 A JP6087096 A JP 6087096A JP 6087096 A JP6087096 A JP 6087096A JP H09252078 A JPH09252078 A JP H09252078A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric film
- layer
- leakage current
- dielectric
- decoupling capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数の集積回路チ
ップの相互接続を行うマルチチップモジュール基板に関
し、大容量で低リーク電流のディカプリングコンデンサ
を形成し、高速動作に適するマルチチップモジュール基
板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip module substrate for interconnecting a plurality of integrated circuit chips, and to a multi-chip module substrate suitable for high-speed operation by forming a decoupling capacitor having a large capacity and a low leakage current. It is a thing.
【０００２】[0002]
【従来の技術】マルチチップモジュールは、集積回路チ
ップをＳi基板に搭載し、集積回路チップ同志の接続を
行い、パッケージを行った装置である。このような装置
は、高速動作をさせるため、電源とグランド間にディカ
プリングコンデンサが形成されている。例えば、特公平
４−１８４７１号公報や特開平６−１３２４６７号公報
などに記載されている。特公平４−１８４７１号公報に
記載されている装置は、ディカプリングコンデンサの誘
電体としてＳiＯ2を使用しているが、誘電率が小さいの
で容量が小さい。2. Description of the Related Art A multi-chip module is a device in which an integrated circuit chip is mounted on a Si substrate, the integrated circuit chips are connected to each other, and packaged. Since such a device operates at high speed, a decoupling capacitor is formed between the power supply and the ground. For example, it is described in Japanese Examined Patent Publication No. 4-18471 and Japanese Patent Laid-Open No. 6-132467. The device described in Japanese Examined Patent Publication No. 18471/1992 uses SiO 2 as a dielectric of a decoupling capacitor, but has a small dielectric constant and thus a small capacitance.
【０００３】また、特開平６−１３２４６７号公報に記
載されている装置においては、誘電体としてＡl2Ｏ5を
使用しているが、Ａlの陽極酸化で作られており、ＳiＯ
2に比べれば、誘電率は９〜１０と大きいが十分でな
い。しかも、陽極酸化工程はマルチチップモジュール基
板の量産化に適さない。そこで、誘電体に高誘電率（約
２０）のＴa2Ｏ5を用いることが考えられる。しかし、
Ｔa2Ｏ5を用いると、大容量のディカプリングコンデン
サを構成することができるが、一般的に、ＳiＯ2やＡl2
Ｏ5に比べてリーク電流が大きいという問題点がある。Further, in the apparatus described in Japanese Patent Laid-Open No. 6-132467, Al 2 O 5 is used as a dielectric, but it is made by anodic oxidation of Al, and
Compared with 2 , the dielectric constant is as large as 9 to 10, but not sufficient. Moreover, the anodizing process is not suitable for mass production of multichip module substrates. Therefore, it is possible to use Ta 2 O 5 having a high dielectric constant (about 20) as the dielectric. But,
When Ta 2 O 5 is used, a large-capacity decoupling capacitor can be formed, but in general, SiO 2 or Al 2
There is a problem that the leak current is larger than that of O 5 .
【０００４】[0004]
【発明が解決しようとする課題】そこで、本発明の目的
は、大容量で低リーク電流のディカプリングコンデンサ
を形成し、高速動作に適するマルチチップモジュール基
板を実現することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to realize a multi-chip module substrate suitable for high speed operation by forming a decoupling capacitor having a large capacity and a low leakage current.
【０００５】[0005]
【課題を解決するための手段】本発明は、半導体基板
と、この半導体基板上に形成される絶縁層と、この絶縁
層上にＡlで形成される第１の電極層と、この第１の電
極層の表面にＡl2Ｏ3で形成される第１の誘電体膜と、
この第１の誘電体膜の上にＴa2Ｏ5で形成される第２の
誘電体膜と、この第２の誘電体膜の上に形成される第２
の電極層と、を有し、前記第１，第２の電極層がグラン
ドあるいは電源となることを特徴とするものである。According to the present invention, there is provided a semiconductor substrate, an insulating layer formed on the semiconductor substrate, a first electrode layer formed of Al on the insulating layer, and the first electrode layer. A first dielectric film formed of Al 2 O 3 on the surface of the electrode layer,
A second dielectric film formed of Ta 2 O 5 on the first dielectric film and a second dielectric film formed on the second dielectric film.
And an electrode layer, and the first and second electrode layers serve as a ground or a power supply.
【０００６】このような本発明では、ディカプリングコ
ンデンサの誘電体膜をリーク電流の小さい薄い第１の誘
電体膜と、誘電率の大きい第２の誘電体膜の２層構造で
形成したため、大容量で、リーク電流の小さいディカプ
リングコンデンサが実現できる。In the present invention as described above, since the dielectric film of the decoupling capacitor is formed by the two-layer structure of the thin first dielectric film having a small leak current and the second dielectric film having a large dielectric constant, it is large. With the capacity, a decoupling capacitor with a small leak current can be realized.
【０００７】[0007]
【発明の実施の形態】以下図面を用いて本発明を説明す
る。図１は本発明の一実施の形態を示した構成図であ
る。ここで、集積回路チップは図示しない。図におい
て、１は半導体基板であるＳi基板、２は絶縁層（ＳiＯ
2）で、Ｓi基板１上に形成される。３は第１の電極層で
あるグランド層で、絶縁層２上にＡlで形成される。４
は第１の誘電体膜で、グランド層３の表面にＡl2Ｏ3で
形成される。５は第２の誘電体膜で、第１の誘電体膜４
の上にＴa2Ｏ5で形成される。６は第２の電極層である
電源層（Ａl）で、第２の誘電体層５の上に形成され
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. Here, the integrated circuit chip is not shown. In the figure, 1 is a Si substrate which is a semiconductor substrate, and 2 is an insulating layer (SiO 2).
In 2 ), it is formed on the Si substrate 1. 3 is a ground layer which is a first electrode layer and is formed of Al on the insulating layer 2. Four
Is a first dielectric film and is formed of Al 2 O 3 on the surface of the ground layer 3. 5 is a second dielectric film, which is the first dielectric film 4
Formed of Ta 2 O 5 . A power supply layer (Al) 6 is a second electrode layer, which is formed on the second dielectric layer 5.
【０００８】このような装置の製造方法を以下で説明す
る。図２，３は、図１の装置の製造方法を説明する図で
ある。Ｓi基板１上に、熱酸化によりＳiＯ2を形成する
ことにより、絶縁層２を形成する。絶縁層２の上にＡl
を堆積する。そして、Ａlの上にＴaを堆積する。この状
態（図２）で、５００℃以下でＴaを酸化する。このと
き、酸化により、堆積されたＴaをＴa2Ｏ5にし、Ｔaと
Ａlとの界面のＡlが１００Å程度Ａl2Ｏ3になったとこ
ろで、ほぼ酸化が終了し、酸化が進行しなくなる。この
結果、第１の誘電体膜４と第２の誘電体膜５が形成され
る。この状態が図３の状態である。A method of manufacturing such a device will be described below. 2 and 3 are views for explaining a method of manufacturing the device of FIG. An insulating layer 2 is formed by forming SiO 2 on the Si substrate 1 by thermal oxidation. Al on the insulating layer 2
Is deposited. Then, Ta is deposited on Al. In this state (FIG. 2), Ta is oxidized at 500 ° C. or lower. At this time, the deposited Ta is converted to Ta 2 O 5 by oxidation, and when Al at the interface between Ta and Al becomes Al 2 O 3 of about 100Å, the oxidation is almost completed and the oxidation does not proceed. As a result, the first dielectric film 4 and the second dielectric film 5 are formed. This state is the state shown in FIG.
【０００９】第２の誘電体膜５にＡlを堆積し、電源層
６が形成される。この状態が図１の状態である。図示し
ないが、電源層６の上に多層配線を施し、集積回路チッ
プを搭載することにより、マルチチップモジュールは形
成される。Al is deposited on the second dielectric film 5 to form the power supply layer 6. This state is the state shown in FIG. Although not shown, a multi-chip module is formed by providing multilayer wiring on the power supply layer 6 and mounting an integrated circuit chip.
【００１０】第１の誘電体膜４、つまり、Ａl2Ｏ3は１
００Å程度で比誘電率９なので、容量は８００ｎＦ／ｃ
ｍ2となる。第２の誘電体膜５、つまり、Ｔa2Ｏ5の膜厚
３０００Åとすると、比誘電率は約２５なので、容量は
７４ｎＦ／ｃｍ2になる。従って、この直列容量は、６
８ｐＦ／ｃｍ2となり、容量値は十分大きい値となる。
また、Ｔa2Ｏ5のリーク電流は大きいが、Ａl2Ｏ3のリー
ク電流は小さいので、全体の誘電体膜のリーク電流はＡ
l2Ｏ3のリーク電流に抑えられる。The first dielectric film 4, that is, Al 2 O 3 is 1
Since the relative permittivity is 9 at around 00Å, the capacity is 800 nF / c.
m 2 . If the film thickness of the second dielectric film 5, that is, Ta 2 O 5 is 3000 Å, the relative dielectric constant is about 25, so the capacitance is 74 nF / cm 2 . Therefore, this series capacitance is 6
It is 8 pF / cm 2 , and the capacitance value is a sufficiently large value.
Moreover, although the leak current of Ta 2 O 5 is large, the leak current of Al 2 O 3 is small, the leak current of the entire dielectric film is A
The leakage current of l 2 O 3 can be suppressed.
【００１１】このように、容量が大きく、リーク電流が
小さいディカプリングコンデンサを実現することができ
る。また、１回の熱酸化で第１の誘電体膜４と第２の誘
電体膜５とを形成することができるので、ＩＣの量産プ
ロセス技術を適用できる。すなわち、低コストでマルチ
チップモジュール基板を作成することができる。また、
プロセス技術が確立しているので、高品質で作成でき
る。Thus, it is possible to realize a decoupling capacitor having a large capacitance and a small leak current. Further, since the first dielectric film 4 and the second dielectric film 5 can be formed by one thermal oxidation, the mass production process technology of IC can be applied. That is, the multi-chip module substrate can be manufactured at low cost. Also,
Since the process technology is established, it can be created with high quality.
【００１２】なお、本発明はこれに限定されるものでは
なく、グランド層３を電源層にし、電源層６をグランド
層にしてもよい。要するに、グランドと電源との間にデ
ィカプリングコンデンサを形成できればよい。また、電
源層６をＡlで構成した例を示したが、Ｃuで構成しても
よい。The present invention is not limited to this, and the ground layer 3 may be a power layer and the power layer 6 may be a ground layer. In short, it suffices if a decoupling capacitor can be formed between the ground and the power supply. Further, although the example in which the power supply layer 6 is made of Al is shown, it may be made of Cu.
【００１３】[0013]
【発明の効果】本発明によれば、ディカプリングコンデ
ンサの誘電体膜をリーク電流が小さく薄い第１の誘電体
膜と、誘電率の大きい第２の誘電体膜の２層構造で形成
したため、大容量で、リーク電流の小さいディカプリン
グコンデンサが実現できる。すなわち、マルチチップモ
ジュール基板を高速に適する構成にできる。According to the present invention, since the dielectric film of the decoupling capacitor is formed by the two-layer structure of the first dielectric film having a small leakage current and the thin second dielectric film having a large dielectric constant, A decoupling capacitor with a large capacity and a small leak current can be realized. That is, the multichip module substrate can be configured to be suitable for high speed.
【００１４】また、第１の誘電体膜と第２の誘電体膜と
は、１回の熱酸化で実現することができるので、ＩＣの
量産プロセス技術を適用できる。すなわち、低コストで
マルチチップモジュール基板を作成することができる。
また、プロセス技術が確立しているので、高品質で作成
することができる。Since the first dielectric film and the second dielectric film can be realized by one thermal oxidation, IC mass production process technology can be applied. That is, the multi-chip module substrate can be manufactured at low cost.
Moreover, since the process technology is established, it can be produced with high quality.
【図１】本発明の一実施の形態を示した構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.
【図２】図１の装置の製造方法を説明する図である。FIG. 2 is a diagram illustrating a method of manufacturing the device of FIG.
【図３】図１の装置の製造方法を説明する図である。FIG. 3 is a diagram illustrating a method of manufacturing the device in FIG.
１ Ｓi基板 ２ 絶縁層 ３ グランド層 ４ 第１の誘電体膜 ５ 第２の誘電体膜 ６ 電源層 1 Si substrate 2 insulating layer 3 ground layer 4 first dielectric film 5 second dielectric film 6 power supply layer
Claims (1)
誘電体膜と、 この第１の誘電体膜の上にＴa2Ｏ5で形成される第２の
誘電体膜と、 この第２の誘電体膜の上に形成される第２の電極層と、
を有し、前記第１，第２の電極層がグランドあるいは電
源となることを特徴とするマルチチップモジュール基
板。1. A semiconductor substrate, an insulating layer formed on the semiconductor substrate, a first electrode layer formed of Al on the insulating layer, and Al 2 O on the surface of the first electrode layer. A first dielectric film formed of 3 , a second dielectric film formed of Ta 2 O 5 on the first dielectric film, and a second dielectric film formed on the second dielectric film A second electrode layer,
And a multi-chip module substrate having the first and second electrode layers as a ground or a power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6087096A JPH09252078A (en) | 1996-03-18 | 1996-03-18 | Multi-chip module board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6087096A JPH09252078A (en) | 1996-03-18 | 1996-03-18 | Multi-chip module board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252078A true JPH09252078A (en) | 1997-09-22 |
Family
ID=13154861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6087096A Pending JPH09252078A (en) | 1996-03-18 | 1996-03-18 | Multi-chip module board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252078A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947064B1 (en) * | 2003-08-13 | 2010-03-10 | 삼성전자주식회사 | Capacitor of semiconductor device and memory device having the same |
-
1996
- 1996-03-18 JP JP6087096A patent/JPH09252078A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947064B1 (en) * | 2003-08-13 | 2010-03-10 | 삼성전자주식회사 | Capacitor of semiconductor device and memory device having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198168B1 (en) | Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same | |
| US6507497B2 (en) | Interposer for semiconductor, method for manufacturing the same and semiconductor device using such interposer | |
| US6791133B2 (en) | Interposer capacitor built on silicon wafer and joined to a ceramic substrate | |
| US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
| US7282419B2 (en) | Thin-film capacitor device, mounting module for the same, and method for fabricating the same | |
| JPH1117107A (en) | Three-dimensional circuit element and manufacture thereof | |
| JPH022699A (en) | High density hybrid integrated circuit | |
| JPS63266809A (en) | Integrated thin film capacitor | |
| US20030086248A1 (en) | Interposer for semiconductor, method for manufacturing same, and semiconductor device using same | |
| JPH08102428A (en) | Trimmable capacitor | |
| JP2001015654A (en) | Interposer, manufacturing thereof, and circuit module using the same | |
| JP3154594B2 (en) | Multilayer wiring board with built-in capacitor and method of manufacturing the same | |
| JPH09252078A (en) | Multi-chip module board | |
| JPS5890755A (en) | Semiconductor device | |
| JPH0439231B2 (en) | ||
| JPH10189868A (en) | Multichip module and its manufacturing method | |
| JPH10154808A (en) | Semiconductor device and manufacture thereof | |
| JPH06188571A (en) | Multilayer wiring board | |
| JPH01244650A (en) | Manufacture of semiconductor integrated circuit | |
| JPH1084082A (en) | Mcm silicon substrate | |
| JPH05251635A (en) | Semiconductor device | |
| JPH1022389A (en) | Semiconductor device | |
| JPH03101158A (en) | Composite electronic component | |
| JPH06120369A (en) | Mutilayer wiring board | |
| JPS60142544A (en) | Manufacture of semiconductor device |