JPH09251423A

JPH09251423A - 記憶管理装置

Info

Publication number: JPH09251423A
Application number: JP8087559A
Authority: JP
Inventors: Akio Urabe; 章男卜部
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1996-03-15
Filing date: 1996-03-15
Publication date: 1997-09-22

Abstract

(57)【要約】【課題】仮想記憶方式を用いる場合にも、処理速度を
著しく向上させることが可能な記憶管理装置を提供す
る。【解決手段】主記憶装置１２は、この中に、現在管理
されているページフレームのみならず、現在管理されて
いないページフレームの一部も存在させることが可能に
構成されている。また、アドレス変換機構１４のアドレ
ス変換テーブルには、ページフレームに関する情報とし
て、このページフレームが主記憶装置１２内に現在存在
しているか否かのフラグが設定されるとともに、さら
に、このページフレームが現在管理されているか否かを
示すフラグも設定されるようになっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、仮想記憶方式を用
いた記憶管理装置に関する。

【０００２】

【従来の技術】一般に、プロセッサは、処理対象となる
データやプログラムをメモリ上に展開し、これをアクセ
スして一定の処理を実行する。しかしながら、プロセッ
サがアクセスしようとするプログラムやデータの量が膨
大な場合には、プロセッサが実際にアクセスする主記憶
装置の容量をはるかに超えたものとなる場合がある。こ
のような場合に、従来より仮想記憶方式が採用されてい
る。

【０００３】仮想記憶方式は、実記憶容量を超える論理
的なアドレス空間全体を主記憶装置のように考えて利用
する。この空間を仮想アドレス空間または論理アドレス
空間と呼んでいる。プロセッサは処理対象となるデータ
やプログラムを仮想メモリ上に展開する一方、そのデー
タの一部を実メモリである主記憶装置上に格納して、そ
の主記憶装置をアクセスしてデータ処理を実行する。こ
の場合に主記憶装置上に格納されたデータ以外のデータ
をアクセスするときは、これまで主記憶装置上に格納さ
れていたデータの一部を仮想メモリ上のアクセス対象と
なるデータと置き換える。このような操作をページング
と呼んでいる。

【０００４】ページングによる仮想記憶を実現するに
は、仮想アドレス空間を一定の大きさのページと呼ばれ
る単位で分割し、命令実行時に動的に主記憶装置上に再
配置する。この方式では、連続したページは主記憶装置
上で連続している必要もないし、すべてのページが必ず
しも主記憶装置上に存在しなくてもよい。参照したペー
ジが主記憶装置に存在しない場合、オペレーティングシ
ステムが必要なページを外部記憶装置から主記憶装置上
に転送し、ページを再配置する。

【０００５】図６はこのような仮想記憶方式を用いた情
報処理装置の構成例を示す図である。図６を参照する
と、この情報処理装置は、システム全体の制御を行なう
ＣＰＵ１と、主記憶装置２と、外部記憶装置３と、アド
レス変換機構(ＭＭＵ)４とを有している。

【０００６】ここで、ＣＰＵ１は、メモリをアクセスす
るのに、仮想アドレスを出力するようになっており、こ
の場合、アドレス変換機構４が仮想アドレスを実アドレ
ス(物理アドレス)に変換するようになっている。

【０００７】図７は仮想アドレスと実アドレス(物理ア
ドレス)との間の関係を説明するための図である。な
お、図７の例では、ＣＰＵ１が、０〜６４ｋバイトの範
囲で１６ビットの仮想アドレスを生成可能なものである
とし、また、物理メモリが３２ｋバイトの場合を想定し
ている。図７を参照すると、仮想アドレス空間は、仮想
ページという単位に分割され、また、仮想アドレス空間
の仮想ページに対応させて、実アドレス(物理アドレス)
は、ページフレームという単位に分割されている。仮想
ページとページフレームは、常に同じ大きさであり、図
７の例では、ぺージの大きさは、４ｋバイトとなってお
り、仮想アドレス空間が６４ｋバイトであることから、
仮想ページは１６ページあり、また、物理メモリが３２
ｋバイトであることから、ページフレームは８ページあ
る。なお、上記例では、ページの大きさを４ｋバイトと
したが、一般に使用されるページの大きさは、５１２〜
８ｋバイトである。

【０００８】また、図８は主記憶装置２内の状態を説明
するための図であり、一般的な仮想記憶方式では、主記
憶装置２内には、現在管理されているページフレームＰ
Ｆ₁〜ＰＦ_n(図７の例では、ｎ≦８)のみが存在する(記
憶される)ようになっており、現在管理されていないペ
ージフレームについては、全て、外部記憶装置３内に記
憶され、主記憶装置２内には存在しない。

【０００９】また、仮想アドレスは、一般に、仮想ペー
ジ番号(上位ビット)とぺージ内オフセット(下位ビット)
とにより構成されている。図９には仮想アドレスのフォ
ーマットの一例が示されており、図９の仮想アドレス
は、図７のように１６ビットのものとなっており、その
上位４ビットが仮想ページ番号であり、下位１２ビット
がページ内オフセットとなっている。

【００１０】このようなフォーマットの仮想アドレスが
ＣＰＵ１から出力されるとき、アドレス変換機構４は、
図１０に示すようなアドレス変換テーブルＡＴＴを用い
て、仮想アドレスを実アドレス(物理アドレス)に変換す
る。すなわち、アドレス変換テーブルＡＴＴには、各仮
想ページ番号に対応させて、この仮想ページに対応した
ページフレームに関する情報がページテーブルエントリ
(ＰＴＥ)として設定されている。

【００１１】このように、ＣＰＵ１から仮想アドレスが
出力されるとき、アドレス変換機構４は、この仮想アド
レスの仮想ページ番号(上位ビット)によって、アドレス
変換テーブルＡＴＴのこの仮想ページ番号のエントリを
検索することができる。すなわち、仮想アドレスの仮想
ページ番号(上位ビット)を、仮想ページ番号のエントリ
を見つけるためのアドレス変換テーブルＡＴＴへの索引
として用いることができる。

【００１２】また、アドレス変換テーブルＡＴＴにおい
て、各ページテーブルエントリ(ＰＴＥ)の内容，すなわ
ちページフレームに関する情報としては、このページフ
レームが有効か無効かのフラグ(すなわち、このページ
フレームが主記憶装置２内に現在存在しているか否かの
フラグ)ＦＬＧ１が設定され、また、このページフレー
ムが有効である場合(主記憶装置２内に存在している場
合)には、そのページフレームの先頭実アドレス(ページ
アドレス)が設定されるようになっており、従って、ア
ドレス変換機構４は、ＣＰＵ１から出力された仮想アド
レスの仮想ページ番号(上位ビット)によって、アドレス
変換テーブルＡＴＴのこの仮想ページ番号のエントリを
索引したとき、この仮想ページ番号に対応するページフ
レームが主記憶装置２内に存在するか否かをフラグＦＬ
Ｇ１によって検出でき、この仮想ページ番号に対応する
ページフレームが主記憶装置２内に存在するときには、
このページフレームの先頭実アドレス(ページアドレス)
を得ることができる。そして、このページフレームの先
頭実アドレス(ページアドレス)が得られると、このペー
ジフレームの先頭実アドレス(ページアドレス)と仮想ア
ドレスのページ内オフセットとによって、実アドレス
(物理アドレス)を生成してＣＰＵ１に与える。これによ
り、ＣＰＵ１は、主記憶装置２内のこの実アドレス(物
理アドレス)の部分をアクセスすることができる。

【００１３】一方、アドレス変換テーブルＡＴＴのこの
仮想ページ番号のエントリを索引したとき、この仮想ペ
ージ番号に対応するページフレームが主記憶装置２内に
存在しないことが、フラグＦＬＧ１によって検出された
ときには、アドレス変換機構４は、ＣＰＵ１にページ例
外割込を返し、現在実行中の命令の実行を中断させ、例
えば、スワッピングによって、外部記憶装置３から必要
なページフレームを主記憶装置２上に転送させ、ページ
フレームを再配置させる。

【００１４】このように、仮想記憶方式によれば、アク
セス対象となるページが主記憶装置２上に存在しないと
きには、外部記憶装置３から必要なページを主記憶装置
２に転送して用いることができるので、全てのページを
主記憶装置２上に常駐させる必要がなく、主記憶装置２
のメモリ容量が少ない場合でも、大量のデータを処理す
ることができる。

【００１５】

【発明が解決しようとする課題】しかしながら、外部記
憶装置３を主記憶装置２の仮想記憶空間として頻繁に使
用することは、外部記憶装置３の動作速度が遅いため
に、処理能力の大幅な低下を招くという問題があった。

【００１６】本発明は、仮想記憶方式を用いる場合に
も、処理速度を著しく向上させることが可能な記憶管理
装置を提供することを目的としている。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１，請求項４記載の発明では、主記憶装置上
に、現在管理されているページフレームのみならず、現
在管理されていないページフレームをも存在させること
が可能に構成され、また、仮想アドレスから実アドレス
に変換するためのアドレス変換テーブルに、該当アドレ
スのページフレームが現在管理されているか否かの情報
が付加されており、その情報により該当ページフレーム
が現在管理されていないと判断されたときには、特殊ペ
ージ例外割込を生じさせるようにしている。これによ
り、この特殊ページ例外割込が生じることにより、該ペ
ージフレームが現在管理されてないページフレーム(圧
縮されたページフレーム)か否かを割込処理ルーチン側
で調べる必要がなくなり、処理速度を速くすることがで
きる。

【００１８】また、請求項２，請求項５記載の発明で
は、該当ページフレームが主記憶装置上に存在するが、
これが現在管理されているものではない場合、該ページ
フレームが存在する主記憶装置上のアドレス位置情報が
アドレス変換テーブルにさらに付加されている。これに
より、ページ例外処理ルーチン中で、現在管理されてい
ないページフレーム(圧縮されたページフレーム)が主記
憶装置のどのアドレス位置にあるか捜す必要がなくな
り、処理速度をより一層速くすることができる。

【００１９】また、請求項３，請求項６記載の発明で
は、アドレス変換テーブルには、さらに、ページフレー
ムのデータ長さ情報が付加されている。これにより、処
理速度をより一層速くすることができる。

【００２０】

【発明の実施の形態】図１は本発明に係る記憶管理装置
が適用される情報処理装置の構成例を示す図である。図
１を参照すると、この情報処理装置は、システム全体の
制御を行なうＣＰＵ１１と、主記憶装置１２と、外部記
憶装置１３と、アドレス変換機構(ＭＭＵ)１４とを有し
ている。

【００２１】ここで、ＣＰＵ１１は、メモリをアクセス
するのに、仮想アドレスを出力するようになっており、
この場合、アドレス変換機構１４が仮想アドレスを実ア
ドレス(物理アドレス)に変換するようになっている。

【００２２】本発明においても、仮想アドレスと実アド
レス(物理アドレス)との間の関係は、図７に示したもの
と同様のものとなっている。また、仮想アドレスは、図
９に示したものと同様に、仮想ページ番号(上位ビット)
とぺージ内オフセット(下位ビット)とにより構成されて
いる。

【００２３】このようなフォーマットの仮想アドレスが
ＣＰＵ１１から出力されるとき、図１のアドレス変換機
構１４は、図２に示すようなアドレス変換テーブルＡＴ
Ｔを用いて、仮想アドレスを実アドレス(物理アドレス)
に変換する。すなわち、アドレス変換テーブルＡＴＴに
は、各仮想ページ番号に対応させて、この仮想ページに
対応したページフレームに関する情報がページテーブル
エントリ(ＰＴＥ)として設定されている。

【００２４】このように、ＣＰＵ１１から仮想アドレス
が出力されるとき、アドレス変換機構１４は、前述した
と同様に、この仮想アドレスの仮想ページ番号(上位ビ
ット)によって、アドレス変換テーブルＡＴＴのこの仮
想ページ番号のエントリを検索することができる。すな
わち、仮想アドレスの仮想ページ番号(上位ビット)を、
仮想ページ番号のエントリを見つけるためのアドレス変
換テーブルＡＴＴへの索引として用いることができる。
また、アドレス変換テーブルＡＴＴにおいて、各ページ
テーブルエントリ(ＰＴＥ)の内容，すなわちページフレ
ームに関する情報としては、このページフレームが有効
か無効かのフラグ(すなわち、このページフレームが主
記憶装置１２内に現在存在しているか否かのフラグ)Ｆ
ＬＧ１が設定され、また、このページフレームが有効で
ある場合(主記憶装置１２内に存在している場合)には、
そのページフレームの先頭実アドレス(ページアドレス)
が設定されるようになっており、従って、アドレス変換
機構１４は、ＣＰＵ１１から出力された仮想アドレスの
仮想ページ番号(上位ビット)によって、アドレス変換テ
ーブルＡＴＴのこの仮想ページ番号のエントリを索引し
たとき、この仮想ページ番号に対応するページフレーム
が主記憶装置１２内に存在するか否かをフラグＦＬＧ１
によって検出でき、この仮想ページ番号に対応するペー
ジフレームが主記憶装置１２内に存在するときには、こ
のページフレームの先頭実アドレス(ページアドレス)を
得ることができる。

【００２５】ところで、本実施形態においては、主記憶
装置１２は、この中に、現在管理されているページフレ
ームのみならず、現在管理されていないページフレーム
の一部も存在させることが可能に構成されている。図３
は主記憶装置１２の構成を説明するための図である。図
３を参照すると、この主記憶装置１２内には、現在管理
されているページフレームＰＦ₁〜ＰＦ_nのみならず、現
在管理されていないページフレームの一部ＰＦ_m〜ＰＦ_z
をも存在させる(記憶させる)ことが可能に構成されてい
る。

【００２６】すなわち、従来の一般的な仮想記憶方式で
は、現在管理されていないページフレームについては、
全て、外部記憶装置内に記憶され、主記憶装置内には存
在しないが、本実施形態では、外部記憶装置１３内に記
憶される現在管理されていないページフレームの一部を
も主記憶装置１２内に積極的に存在させることが可能に
構成されている。

【００２７】なお、この主記憶装置１２の構成におい
て、現在管理されているページフレームＰＦ₁〜ＰＦ_nを
記憶するための領域ＭＡの容量は、例えば一定のものと
なっており、また、現在管理されていないページフレー
ムＰＦ_m〜ＰＦ_zを記憶するための領域ＭＢの容量は、こ
の主記憶装置１２の全容量Ｍを差し引いたものとなって
いる。

【００２８】また、本実施形態においても、アドレス変
換機構１４のアドレス変換テーブルＡＴＴには、前述し
た従来の一般的な仮想記憶方式と同様に、各ページテー
ブルエントリ(ＰＴＥ)の内容，すなわちページフレーム
に関する情報として、このページフレームが有効か無効
かのフラグ(すなわち、このページフレームが主記憶装
置１２内に現在存在しているか否かのフラグ)ＦＬＧ１
が設定され、また、このページフレームが有効である場
合(主記憶装置１２内に存在している場合)には、そのペ
ージフレームの先頭実アドレス(ページアドレス)が設定
されるようになっているが、本実施形態では、さらに、
このページフレームが現在管理されているか否かを示す
フラグＦＬＧ２も設定されるようになっている。

【００２９】このような構成により、アドレス変換機構
１４は、ＣＰＵ１１から出力された仮想アドレスの仮想
ページ番号(上位ビット)によって、アドレス変換テーブ
ルＡＴＴのこの仮想ページ番号のエントリを索引したと
き、この仮想ページ番号に対応するページフレームが主
記憶装置１２内に存在するか否かをフラグＦＬＧ１によ
って検出でき、さらに、このページフレームが現在管理
されているものか否かをフラグＦＬＧ２によって検出で
きる。

【００３０】そして、この仮想ページ番号に対応するペ
ージフレームが主記憶装置１２内に存在し、かつ、この
ページフレームが現在管理されているものであるときに
は、このページフレームの先頭実アドレス(ページアド
レス)をこのページテーブルエントリから得て、このペ
ージフレームの先頭実アドレス(ページアドレス)と仮想
アドレスのページ内オフセットとによって、実アドレス
(物理アドレス)を生成し、これをＣＰＵ１に与えて、主
記憶装置１２内のこの実アドレス(物理アドレス)の部分
をアクセスすることができる。

【００３１】一方、アドレス変換テーブルＡＴＴのこの
仮想ページ番号のエントリを索引したとき、この仮想ペ
ージ番号に対応するページフレームが主記憶装置１２内
に存在しないことが、フラグＦＬＧ１によって検出され
たときには、アドレス変換機構１４は、ＣＰＵ１１にペ
ージ例外割込を返し、現在実行中の命令の実行を中断さ
せ、例えば、スワッピングによって、外部記憶装置１３
から必要なページフレームを主記憶装置１２の領域ＭＡ
上に転送させ、ページフレームを再配置させる。なお、
このとき、スワッピングによって領域ＭＡから外される
ページフレームは、外部記憶装置１３に格納されても良
いし、主記憶装置１２の領域ＭＢに空きがあれば、領域
ＭＢに格納されても良い。なお、このとき、アドレス変
換テーブルＡＴＴにおいて、主記憶装置１２の領域ＭＡ
上に転送されたページフレームのページテーブルエント
リのフラグＦＬＧ１，ＦＬＧ２を、このページフレーム
が主記憶装置１２上に存在し、かつ、現在管理されてい
るページフレームであるものに設定変更する一方、外部
記憶装置１３あるいは主記憶装置１２の領域ＭＢに転送
されたページフレームのページエントリテーブルのフラ
グＦＬＧ１を、主記憶装置１２上に存在しないものに、
あるいは存在するものに設定変更し、フラグＦＬＧ２を
現在管理されていないものに設定変更する。また、それ
ぞれのページフレームのページテーブルエントリのペー
ジアドレスを変更する。

【００３２】また、アドレス変換テーブルＡＴＴのこの
仮想ページ番号のエントリを索引したとき、この仮想ペ
ージ番号に対応するページフレームが主記憶装置１２内
に存在することがフラグＦＬＧ１によって検出されたも
のの、このページフレームが現在管理されていないこと
がフラグＦＬＧ２によって検出されたときには、アドレ
ス変換機構１４は、ＣＰＵ１１に特殊ページ例外割込を
返す。これにより、ＣＰＵ１１は、現在実行中の命令の
実行を中断させ、例えば、主記憶装置１２内でのスワッ
ピングによって(領域ＭＡと領域ＭＢとの間のスワッピ
ングによって)、主記憶装置１２の領域ＭＡ上の例えば
使用頻度の低いページフレームを領域ＭＢに転送し、ま
た、主記憶装置１２の領域ＭＢに現在管理されていない
ものとして記憶されている上記ページフレームを主記憶
装置１２の領域ＭＡ上に転送して、ページフレームを再
配置させる。なお、この際、主記憶装置１２の領域ＭＢ
に現在管理されていないものとして記憶されている上記
ページフレームは、このページフレームが主記憶装置１
２に存在していることから、このページテーブルエント
リからこのページフレームの先頭実アドレス(ページア
ドレス)を得て、このページフレームの先頭実アドレス
と仮想アドレスのページ内オフセットとによって、実ア
ドレス(物理アドレス)を生成し、主記憶装置１２内のこ
の実アドレス(物理アドレス)の部分をアクセスすること
ができる。

【００３３】このようにして、ページフレームの再配置
を行なう。なお、このとき、アドレス変換テーブルＡＴ
Ｔにおいて、主記憶装置１２の領域ＭＡ上に転送された
ページフレームのページテーブルエントリのＦＬＧ２
を、このページフレームが現在管理されているページフ
レームであるものに設定変更する一方、主記憶装置１２
の領域ＭＢに転送されたページフレームのページエント
リテーブルのフラグＦＬＧ２を現在管理されていないも
のに変更設定する。また、それぞれのページフレームの
ページテーブルエントリのページアドレスを変更する。

【００３４】このような構成では、アクセス対象となる
ページが主記憶装置１２上に存在しないときには、外部
記憶装置１３から必要なページを主記憶装置１２に転送
して用いることができるので、全てのページを主記憶装
置１２上に常駐させる必要がなく、主記憶装置１２のメ
モリ容量を節約し、大量のデータを処理することができ
るとともに、さらに、主記憶装置１２には、現在管理さ
れているページのみならず、現在管理されていないペー
ジの一部をも主記憶装置１２に存在させることが可能と
なっているので、仮想記憶方式を用いる場合にも、処理
速度を著しく向上させることができる。すなわち、主記
憶装置１２の領域ＭＢには、現在管理がなされていない
ページのうち、使用頻度の高いページを存在させ、外部
記憶装置１３には、現在管理がなされていないページの
うち、使用頻度の低いページを存在させるように制御す
ることで、スワッピングの多くを、主記憶装置１２内だ
けで行なうことができ(主記憶装置１２内の領域ＭＡと
領域ＭＢとの間でだけで行なうことができ)、スワッピ
ングの処理速度を著しく向上させることができる。

【００３５】ところで、主記憶装置１２の領域ＭＢに記
憶される各ページフレームＰＦ_m〜ＰＦ_z、および／また
は、外部記憶装置１３に記憶される各ページフレーム
は、主記憶装置１２の領域ＭＡに記憶されるページフレ
ームと同様のデータ形成のものであったものでも良い
し、領域ＭＡに記憶されるページフレームのデータ形式
に対して所定の処理，例えば圧縮処理を施したものであ
っても良い。

【００３６】主記憶装置ＭＢの領域ＭＢに記憶されるペ
ージフレームのデータ形式が、例えば、領域ＭＡに記憶
されるページフレームのデータ形式に対し圧縮処理を施
したものである場合、アドレス変換テーブルＡＴＴの各
ページテーブルエントリ(ＰＴＥ)において、フラグＦＬ
Ｇ２は、そのページフレームが圧縮されたデータ形式の
ものであるか否かを識別するためのものとして捉えるこ
ともできる。

【００３７】また、この場合、アドレス変換テーブルＡ
ＴＴのこの仮想ページ番号のエントリを索引したとき、
この仮想ページ番号に対応するページフレームが主記憶
装置１２内に存在することがフラグＦＬＧ１によって検
出されたものの、このページフレームが圧縮されたデー
タ形式のページフレームであることがフラグＦＬＧ２に
よって検出されたときに、アドレス変換機構１４は、Ｃ
ＰＵ１１に特殊ページ例外割込として圧縮ページ例外割
込を返すことができる。

【００３８】これにより、ＣＰＵ１１は、現在実行中の
命令の実行を中断させ、例えば、主記憶装置１２内での
スワッピングによって(領域ＭＡと領域ＭＢとの間のス
ワッピングによって)、主記憶装置１２の領域ＭＡ上の
例えば使用頻度の低い非圧縮ページフレームを圧縮して
領域ＭＢに転送し、また、主記憶装置１２の領域ＭＢに
圧縮されて記憶されている上記圧縮ページフレームを伸
長して主記憶装置１２の領域ＭＡ上に転送し、ページフ
レームを再配置させる。なお、この際、主記憶装置１２
の領域ＭＢに圧縮されて記憶されている上記圧縮ページ
フレームは、このページフレームが主記憶装置１２に存
在していることから、このページテーブルエントリから
このページフレームの先頭実アドレス(ページアドレス)
を得て、このページフレームの先頭実アドレス(ページ
アドレス)と仮想アドレスのページ内オフセットとによ
って、実アドレス(物理アドレス)を生成しＣＰＵ１に与
え、主記憶装置１２内のこの実アドレス(物理アドレス)
の部分をアクセスすることができる。

【００３９】このように、主記憶装置１２の領域ＭＡに
非圧縮ページフレームを、また、主記憶装置１２の領域
ＭＢに圧縮ページフレームを配置する場合、これらのス
ワッピングには、圧縮／伸長処理が必要となるので、情
報処理装置には、図４に示すように、データの圧縮／伸
長を行なう圧縮／伸長部２０が設けられている必要があ
る。このような圧縮／伸長部２０が設けられていること
により、外部記憶装置１３に記憶されている圧縮ページ
フレームと主記憶装置１２の領域ＭＡに記憶されている
非圧縮ページフレームとの間でスワッピングを行なうと
き、あるいは、主記憶装置１２の領域ＭＢに記憶されて
いる圧縮ページフレームと主記憶装置１２の領域ＭＡに
記憶されている非圧縮ページフレームとの間でスワッピ
ングを行なうとき、主記憶装置１２の領域ＭＡに記憶さ
れている非圧縮ページフレームのデータを圧縮して、こ
れを外部記憶装置１３あるいは主記憶装置１２の領域Ｍ
Ｂに転送して主記憶装置１２の領域ＭＡにページの空き
を作り、しかる後、主記憶装置１２の領域ＭＡに転送さ
れるべき外部記憶装置１３あるいは主記憶装置１２の領
域ＭＢの圧縮ページフレームの圧縮データを伸長して非
圧縮ページフレームとし、これを主記憶装置１２の領域
ＭＡに転送することができる。このようにして、スワッ
ピングを行なった後、主記憶装置１２の領域ＭＡに転送
された非圧縮ページフレーム，主記憶装置１２の領域Ｍ
Ｂあるいは外部記憶装置１３に転送された圧縮ページフ
レームについて、前述したと同様に、それぞれのページ
テーブルエントリの内容，すなわち、フラグＦＬＧ１，
ＦＬＧ２，ページアドレスを変更して、処理を完了す
る。

【００４０】このような構成では、主記憶装置１２の領
域ＭＢに記憶されるページフレームのデータ形式が、例
えば、領域ＭＡに記憶されるページフレームのデータ形
式に対し圧縮処理を施したものであるので、主記憶装置
１２のメモリ容量を節約し、主記憶装置１２により多く
のページフレームを存在させることが可能となり、処理
速度をより一層向上させることができる。また、この場
合、アドレス変換テーブルＡＴＴの各ページテーブルエ
ントリ(ＰＴＥ)において、フラグＦＬＧ２は、そのペー
ジフレームが圧縮されたデータ形式のものであるか否か
を識別するためのものとして用いられ、このフラグＦＬ
Ｇ２が設定されていると圧縮ページ例外割込が発生する
ので、圧縮ページ例外割込がおこった際に、このページ
フレームが圧縮されたページフレームか否かを割込処理
ルーチン側で調べる必要がなくなり、処理速度を速くす
ることができる。

【００４１】なお、上述の各構成例では、アドレス変換
テーブルＡＴＴ内の各ページテーブルエントリ(ＰＴＥ)
が図２のようなフォーマットのものになっているとした
が、処理速度をさらに一層速くするため、例えば主記憶
装置１２の領域ＭＢに存在するページフレーム(ＰＴＥ)
については、図５に示すように、そのページテーブルエ
ントリ(ＰＴＥ)中に、このページフレームの主記憶装置
１２内でのアドレス(該ページフレームが存在する主記
憶装置１２上のアドレス位置情報)を保持させても良
い。また、主記憶装置１２内でのアドレスに加えて、そ
のページフレームのデータ長さ情報を保持させても良
い。

【００４２】ページテーブルエントリ(ＰＴＥ)中に、こ
のページフレームの主記憶装置１２内でのアドレス(該
ページフレームが存在する主記憶装置１２上のアドレス
位置情報)を保持させる場合には、ページ例外処理ルー
チン中で、現在管理されていないページフレーム(圧縮
されたページフレーム)が、主記憶装置１２のどのアド
レス位置にあるか捜す必要がなくなり、処理速度をより
一層速くすることができる。

【００４３】また、主記憶装置１２内でのアドレスに加
えて、そのページフレームのデータ長さ情報を保持させ
る場合には、このページフレームのデータ長も即座にわ
かるので、処理速度をさらに一層速くすることができ
る。

【００４４】

【発明の効果】以上に説明したように、請求項１，請求
項４記載の発明によれば、主記憶装置上に、現在管理さ
れているページフレームのみならず、現在管理されてい
ないページフレームをも存在させることが可能に構成さ
れ、また、仮想アドレスから実アドレスに変換するため
のアドレス変換テーブルに、該当アドレスのページフレ
ームが現在管理されているか否かの情報が付加されてお
り、その情報により該当ページフレームが現在管理され
ていないと判断されたときには、特殊ページ例外割込を
生じさせるようにしているので、この特殊ページ例外割
込が生じることにより、該ページフレームが現在管理さ
れてないページフレーム(圧縮されたページフレーム)か
否かを割込処理ルーチン側で調べる必要がなくなり、処
理速度を速くすることができる。

【００４５】また、請求項２，請求項５記載の発明によ
れば、該当ページフレームが主記憶装置上に存在する
が、これが現在管理されているものではない場合、該ペ
ージフレームが存在する主記憶装置上のアドレス位置情
報がアドレス変換テーブルにさらに付加されているの
で、ページ例外処理ルーチン中で、現在管理されていな
いページフレーム(圧縮されたページフレーム)が主記憶
装置のどのアドレス位置にあるか捜す必要がなくなり、
処理速度をより一層速くすることができる。

【００４６】また、請求項３，請求項６記載の発明によ
れば、アドレス変換テーブルには、さらに、ページフレ
ームのデータ長さ情報が付加されているので、処理速度
をより一層速くすることができる。

【図面の簡単な説明】

【図１】本発明に係る記憶管理装置が適用される情報処
理装置の構成例を示す図である。

【図２】本発明のアドレス変換機構を説明するための図
である。

【図３】主記憶装置１２の構成を説明するための図であ
る。

【図４】本発明に係る記憶管理装置が適用される情報処
理装置の構成例を示す図である。

【図５】ページテーブルエントリの他の構成例を示す図
である。

【図６】仮想記憶方式を用いた情報処理装置の構成例を
示す図である。

【図７】仮想アドレスと実アドレス(物理アドレス)との
間の関係を説明するための図である。

【図８】主記憶装置の従来の構成例を示す図である。

【図９】仮想アドレスのフォーマットの一例を示す図で
ある。

【図１０】従来のアドレス変換機構の構成例を示す図で
ある。

【符号の説明】

１１ＣＰＵ１２主記憶装置１３外部記憶装置１４アドレス変換機構２０圧縮／伸長部ＡＴＴアドレス変換テーブル

Claims

【特許請求の範囲】

【請求項１】主記憶装置上に、現在管理されているペ
ージフレームのみならず、現在管理されていないページ
フレームをも存在させることが可能に構成され、また、
仮想アドレスから実アドレスに変換するためのアドレス
変換テーブルに、該当アドレスのページフレームが現在
管理されているか否かの情報が付加されており、その情
報により該当ページフレームが現在管理されていないと
判断されたときには、特殊ページ例外割込を生じさせる
ことを特徴とする記憶管理装置。
【請求項２】請求項１記載の記憶管理装置において、
該当ページフレームが主記憶装置上に存在するが、これ
が現在管理されているものではない場合、該ページフレ
ームが存在する主記憶装置上のアドレス位置情報が前記
アドレス変換テーブルにさらに付加されていることを特
徴とする記憶管理装置。
【請求項３】請求項２記載の記憶管理装置において、
前記アドレス変換テーブルには、さらに、前記ページフ
レームのデータ長さ情報が付加されていることを特徴と
する記憶管理装置。
【請求項４】主記憶装置上に、現在管理されている非
圧縮ページフレームのみならず、現在管理されていない
圧縮ページフレームをも存在させることが可能に構成さ
れ、また、仮想アドレスから実アドレスに変換するため
のアドレス変換テーブルに、該当アドレスのページフレ
ームが圧縮されているか否かの情報が付加されており、
その情報により該当ページフレームが圧縮されていると
判断されたときには、圧縮ページ例外割込を生じさせる
ことを特徴とする記憶管理装置。
【請求項５】請求項４記載の記憶管理装置において、
該当ページフレームが主記憶装置上に存在するが、これ
が圧縮されたものである場合、該ページフレームが存在
する主記憶装置上のアドレス位置情報が前記アドレス変
換テーブルにさらに付加されていることを特徴とする記
憶管理装置。
【請求項６】請求項５記載の記憶管理装置において、
前記アドレス変換テーブルには、さらに、前記ページフ
レームのデータ長さ情報が付加されていることを特徴と
する記憶管理装置。