JPH09251172A - アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成でフリッカや焼き付きが生じない
アクティブマトリクス形の表示システムを提供すること
を目的とする。 【解決手段】 データ線Ｘi 方向に並ぶ奇数番目と偶数
番目の隣接する２つの画素電極19_2j-1i と19_2ji で電極
対を構成し、モノクロ表示における１画素またはカラー
表示における１原色ドットとする。対向電極は電極対を
構成する２つの画素電極19₁₁〜19_2nm 間で電界を中継す
るだけのもので、２つの画素電極19₁₁〜19_2nm がフレー
ム毎に交互に実質的な対向電極となり、画素電位シフト
に起因する液晶への直流電圧の印加を防止する。対向電
極を駆動する回路が不要になり構成が簡単になる。２つ
の画素電極間で、画素電位シフトは相殺されて液晶に直
流電圧が印加されず、フリッカや焼き付きが生じない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶に直流電圧が
印加されないようにしたアクティブマトリクス形液晶表
示装置、その駆動方法、駆動回路および液晶表示システ
ムに関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータやワーク
ステーションに適した高性能液晶表示装置が開発、実用
化されている。そして、この種の液晶表示装置では、−
方の基板に薄膜トランジスタ（Thin Film Transistor）
アレイを用いたアクティブマトリクス形液晶表示装置が
代表的なものである。

【０００３】このようなΤＦΤアレイを用いた液晶表示
装置は、図１２の等価回路に示すマトリクスアレイ基板
１、このマトリクスアレイ基板１に対向する対向基板、
および、これらマトリクスアレイ基板１および対向基板
間に挟持された液晶にて構成されている。

【０００４】そして、このマトリクスアレイ基板１は、
ガラス基板上に平行な複数のアドレス線Ｙ1 〜Ｙn を形
成するとともに、同様に平行な複数のデータ線Ｘ1 〜Ｘ
m をアドレス線Ｙ1 〜Ｙn に直交して配設するととも
に、アドレス線Ｙ1 〜Ｙn にマトリクス状に配設された
薄膜トランジスタ２₁₁〜２_mnのそれぞれのゲートを接続
し、ドレインをデータ線Ｘ1 〜Ｘm に接続し、ソースを
薄膜トランジスタ２₁₁〜２_nmに対応してマトリクス状に
配設した画素電極３₁₁〜３_mnに接続している。さらに、
薄膜トランジスタ２₁₁〜２_mnのソースからは、信号蓄積
キャパシタ４₁₁〜４_mnの一端が接続され、他端は共通接
続により端子５に接続されている。

【０００５】また、対向基板には、画素電極３₁₁〜３_mn
に対向して対向電極が設けられている。

【０００６】さらに、マトリクスアレイ基板１および対
向基板間には、液晶が挟持されてＴＦＴアレイの液晶表
示装置を形成している。

【０００７】

【発明が解決しようとする課題】ここで、図１３および
図１４を参照して、図１２に示す液晶表示装置の動作お
よび問題点について説明する。

【０００８】図１３は一画素の等価回路図で、２ijは薄
膜トランジスタ、３ijは画素電極、４ijは信号蓄積キャ
パシタ、Ｘi はデータ線、Ｙj はアドレス線、６は対向
電極、７ijは液晶層容量、８ijは薄膜トランジスタ２ij
のゲート・ソース間寄生容量である。

【０００９】また、図１４は図１３の動作を説明する電
位図で、ＶＹj はアドレス線Ｙj に供給される書込走査
信号、±ＶＸi(D)はノーマリ・ホワイトモードの場合の
データ線Ｘi に供給される暗レベル表示信号電圧、±Ｖ
Ｘi(B)はデータ線Ｘi に供給される明レベル表示信号電
圧、Ｖcom は対向電極６に供給される対向電極駆動電圧
である。

【００１０】そして、書込走査信号ＶＹj の高電位期間
に暗レベル表示信号電圧±ＶＸi(D)および明レベル表示
信号電圧±ＶＸi(B)の電位が薄膜トランジスタ２ijを介
して信号蓄積キャパシタ４ijや液晶層容量７ijに書き込
まれ、書込走査信号ＶＹj の低電位期間においては書き
込まれた電位が保持され、画素電極電位±Ｖp(D)および
画素電極電位±Ｖp(B)となる。また、この画素電極電位
±Ｖp(D)および画素電極電位±Ｖp(B)は、薄膜トランジ
スタ２ijのゲート・ソース間寄生容量８ijの影響を受け
て、データ線Ｘi に供給される暗レベル表示信号電圧±
ＶＸi(D)および明レベル表示信号電圧±ＶＸi(B)よりそ
れぞれΔＶ１およびΔＶ２だけ低い電位となる。すなわ
ち、ΔＶ１とΔＶ２との値が異なるのは、液晶の誘電異
方性により液晶層容量７ijが電圧依存性を持つことなど
に起因する。このために、液晶に直流電圧が印加されな
い最適対向電極電圧が、明レベル表示時と暗レベル表示
時で異なり、液晶に直流電圧が印加されてしまい、表示
にフリッカや焼付きが生ずる問題を有している。

【００１１】本発明は、上記問題点に鑑みなされたもの
で、簡単な構成でフリッカや焼き付きが生じないアクテ
ィブマトリクス形液晶表示装置、その駆動方法、駆動回
路および液晶表示システムを提供することを目的とす
る。

【００１２】

【課題を解決するための手段】本発明は、マトリクス状
に配列された複数の画素電極、これら画素電極にソース
およびドレインのいずれか一方がそれぞれ接続された複
数の薄膜トランジスタ、これら薄膜トランジスタのゲー
トを行毎に共通接続する複数のアドレス線、および、前
記薄膜トランジスタのソースおよびドレインのいずれか
他方を列毎に共通接続する複数のデータ線を有する第１
の透光性基板と、対向電極を有する第２の透光性基板
と、前記第１の透光性基板および第２の透光性基板間に
配設された液晶とを具備し、前記データ線方向に並ぶ奇
数番目と偶数番目の隣接する２つの画素電極で電極対を
形成し、この電極対が占める領域をモノクロ表示におけ
る１画素またはカラー表示における１原色ドットとする
とともに、前記電極対を構成する画素電極間の電位差に
より前記液晶を駆動するもので、２つの画素電極間の液
晶層に対向電極を介して電圧が印加されるので、画素電
位シフトが電極対を構成する２つの画素電極間で相殺さ
れ、液晶への直流電圧が印加されなくなり、フリッカや
焼き付きが生じない。

【００１３】また、対向電極は、全画素電極共通に１個
またはアドレス線方向に並ぶ画素電極と同数で、データ
線方向に並ぶ複数の画素電極に対応して分割されたもの
である。

【００１４】さらに、対向電極は、電極対と同数で、こ
れら電極対が占める領域に対応してアドレス線およびデ
ータ線方向に分割されたものである。

【００１５】またさらに、画素電極の互いの間隔は、同
一の電極対内の方が隣り合う電極対間より小さく設定さ
れたものである。

【００１６】そしてまた、液晶は、電極対を構成する２
つの画素電極間の対向電極により中継される液晶層の閾
値電圧Ｖthと飽和電圧Ｖsat とは、Ｖth≧Ｖsat −Ｖth
であるものである。

【００１７】また、本発明は、前記データ線方向に並ぶ
奇数番目と偶数番目の隣接する２つの画素電極で電極対
を形成し、これら電極対を構成する前記２つの画素電極
に互いに逆極性の電圧を書き込み、前記隣り合う電極対
の境界の両側の画素電極では互いに同極性の電圧を書き
込み、経時的なフレーム毎に書き込む電圧の極性を反転
するように前記アドレス線およびデータ線を駆動制御
し、前記対向電極を開放状態にするもので、２つの画素
電極間を対向電極を介して電圧が印加されるので、画素
電位シフトが電極対を構成する２つの画素電極間で相殺
され、液晶への直流電圧が印加されなくなり、フリッカ
や焼き付きが生じない。

【００１８】さらに、本発明は、前記データ線方向に並
ぶ奇数番目と偶数番目の隣接する２つの画素電極で電極
対を形成し、これら電極対を構成する一方の画素電極に
は表示信号に基づく電圧を、他方の画素電極にはバイア
ス電圧をそれぞれ書き込み、経時的なフレーム毎に画素
電極と書き込む電圧の関係を反転するように前記アドレ
ス線を書込走査信号で、前記データ線を前記表示信号に
基づく電圧およびバイアス電圧で駆動制御し、前記対向
電極を開放状態にするもので、表示信号に基づいて生成
または選択されたたとえばアナログ階調信号の一部を、
表示信号とは関係のないバイアス電位で周期的に置換し
た信号をデータ線に供給することにより、液晶の交流駆
動に対してアナログ階調信号の一部をバイアス電位で置
換する時間的位置を、フレーム毎に入れ替えることで対
応しているので、アナログ階調信号の極性反転が不要と
なり、構成が簡単である。

【００１９】また、バイアス電圧は、電極対を構成する
２つの画素電極間の液晶層の閾値電圧付近の電圧値であ
るものである。

【００２０】さらに、書込走査信号は、表示信号の水平
走査期間の半分の期間毎にシフトするものである。

【００２１】また、本発明は、表示信号に基づいて生成
出力されるデータ線駆動用の階調電圧の一部を前記表示
信号とは関係のないバイアス電圧で周期的に置換する置
換回路を具備したもので、表示信号に基づいて生成また
は選択されたたとえばアナログ階調信号の一部を、表示
信号とは関係のないバイアス電位で周期的に置換した信
号をデータ線に供給することにより、液晶の交流駆動に
対してアナログ階調信号の一部をバイアス電位で置換す
る時間的位置を、フレーム毎に入れ替えることで対応し
ているので、アナログ階調信号の極性反転が不要とな
り、構成が簡単である。

【００２２】さらに、本発明は、マトリクス状に配列さ
れた複数の画素電極、これら画素電極にソースおよびド
レインのいずれか一方がそれぞれ接続された複数の薄膜
トランジスタ、これら薄膜トランジスタのゲートを行毎
に共通接続する複数のアドレス線、および、前記薄膜ト
ランジスタのソースおよびドレインのいずれか他方を列
毎に共通接続する複数のデータ線を有する第１の透光性
基板と、対向電極を有する第２の透光性基板と、前記第
１の透光性基板および第２の透光性基板間に配設された
液晶とを有し、データ線方向に並ぶ奇数番目と偶数番目
の隣接する２つの画素電極で形成された電極対が占める
領域を表示単位とするアクティブマトリクス形液晶表示
装置と、前記アドレス線に表示信号の水平走査期間の半
分の期間毎にシフトされる書込走査信号を供給するアド
レス線駆動回路と、前記データ線に表示信号に基づいた
階調電圧とバイアス電圧を所定の順序で供給するデータ
線駆動回路と、前記アドレス線およびデータ線駆動回路
の動作を制御する制御回路とを具備したもので、２つの
画素電極間の液晶層に対向電極を介して電圧が印加され
るので、画素電位シフトが電極対を構成する２つの画素
電極間で相殺され、液晶への直流電圧が印加されなくな
り、フリッカや焼き付きが生じない。

【００２３】また、対向電極を介した電極対を構成する
２つの画素電極間に印加するバイアス電圧の電圧値を液
晶の閾値電圧付近で調整する電圧調整手段を具備したも
のである。

【００２４】

【発明の実施の形態】以下、本発明の液晶表示システム
の一実施の形態を図面を参照して説明する。

【００２５】図２に示すように、液晶表示装置10は第１
の透光性基板としてのガラス基板11上には、モリブデン
・タンタル（ＭｏＴａ）合金のゲート電極12およびキャ
パシタ電極13が形成されている。そして、ゲート電極12
およびキャパシタ電極13上には、酸化シリコンなどの絶
縁膜14が形成されている。また、ゲート電極12の上方の
絶縁膜14上には、アモルファスシリコンなどの半導体層
15および窒化シリコンなどのチャネル保護膜16が形成さ
れ、このチャネル保護膜16上にはソース領域およびドレ
イン領域となるｎ⁺ アモルファスシリコン膜17，18が形
成されている。

【００２６】また、キャパシタ電極13の上方の絶縁膜14
上にはＩＴＯ（Indium Tin Oxide）などの透明導電膜の
画素電極19が形成されている。

【００２７】さらに、ｎ⁺ アモルファスシリコン膜17上
には画素電極19に接触してアルミニウムを用いたソース
電極20が形成され、ｎ⁺ アモルファスシリコン膜17上に
は同様にアルミニウムを用いたドレイン電極21が形成さ
れ、薄膜トランジスタ（ThinFilm Transitor)22が構成
されている。

【００２８】そして、この薄膜トランジスタ22上に保護
膜23が形成され、この保護膜23を含めた全体に液晶配向
膜24が形成され、アクティブマトリクス基板25を形成し
ている。なお、キャパシタ電極13および画素電極19間に
は、信号蓄積キャパシタ26が形成されている。

【００２９】一方、第２の透光性基板としてのガラス基
板31上には、画素電極19に対向してカラーフィルタ32が
形成されるとともに、このカラーフィルタ32の両側に薄
膜トランジスタ22に対向して遮光用のブラックマトリク
ス33が形成され、これらカラーフィルタ32およびブラッ
クマトリクス33上には、たとえばＩΤＯにて形成された
透明導電膜の対向電極34と、液晶配向膜35とが積層形成
され、対向基板36を形成している。

【００３０】さらに、アクティブマトリクス基板25およ
び対向基板36は数ミクロンの間隙を保持して周辺部で封
着して対向され、この間隙には液晶37が封入されて封入
さて液晶表示装置38が構成される。なお、ΤΝ（Twist
Nematic ）型液晶表示装置では、アクティブマトリクス
基板25および対向基板36の外面に図示しない偏光層が設
けられる。

【００３１】また、液晶表示装置は、平面的には図１お
よび図３に示すように構成されている。

【００３２】図１に示すように、ガラス基板11には、ド
レイン電極21と一体に形成されたデータ線Ｘ1 ，Ｘ2 ，
Ｘ3 ，…，Ｘm が平行に形成され、これらデータ線Ｘ1
，Ｘ2 ，Ｘ3 ，…，Ｘm に直交してゲート電極12と一
体に形成されたアドレス線Ｙ1，Ｙ2 ，…，Ｙ2n-1，Ｙ2
nが平行に形成されている。また、対向電極34は図３に
示すように全体として１つの共通電極で形成されてい
る。

【００３３】また、図４に示すように、対向電極34は、
アドレス線Ｙ1 ，Ｙ2 ，…，Ｙ2n-1，Ｙ2n方向に並ぶ画
素電極19と同数であるｍ個で、データ線Ｘ1 ，Ｘ2 ，Ｘ
3 ，…，Ｘm 方向に並ぶ画素電極19群に対応してストラ
イプ状に分割して形成してもよい。

【００３４】さらに、図５に示すように、対向電極34
は、データ線Ｘ1 ，Ｘ2 ，Ｘ3 ，…，Ｘm 方向に並ぶ奇
数番目と偶数番目の隣接する２つの画素電極19₁₁〜19
_2nm で構成される電極対に対応して、画素電極19₁₁〜19
_2nm の電極対と同数に、アドレス線Ｙ1 ，Ｙ2 ，…，Ｙ
2n-1，Ｙ2nおよびデータ線Ｘ1 ，Ｘ2 ，Ｘ3 ，…，Ｘm
方向にマトリクス状に分割して形成してもよい。

【００３５】そして、アドレス線Ｙ1 ，Ｙ2 ，…，Ｙ2n
-1，Ｙ2nには、薄膜トランジスタ22₁₁〜22_2nm のゲート
電極12が一体的に形成されることによりそれぞれ電気的
に共通接続され、これら薄膜トランジスタ22₁₁〜22_2nm
のドレイン電極21は、それぞれデータ線Ｘ1 ，Ｘ2 ，Ｘ
3 ，…，Ｘm と一体的に形成されることによりにそれぞ
れ電気的に共通接続され、ソース電極20は画素電極19₁₁
〜19_2nm に電気的に接続されている。なお、ドレイン電
極を画素電極に接続し、ソース電極をデータ線に接続し
て形成した場合にも同様の効果をえることができ、信号
蓄積キャパシタ26は必ずしも設けなくともよい。

【００３６】また、データ線Ｘ1 ，Ｘ2 ，Ｘ3 ，…，Ｘ
m 方向に並ぶ奇数番目と偶数番目の隣接する２つの画素
電極19_2j-1i とＸ_2ji （ｉ＝１，２，３，…ｍ、ｊ＝
１，２，３，…，ｎ）で構成される電極対、たとえば画
素電極19₁₁と画素電極19₂₁、あるいは、画素電極19
_2n-1m と画素電極19_2nm が占める領域を、モノクロ表示
における１画素またはカラー表示における１原色ドット
として用いる。

【００３７】さらに、図６および図７は、画素電極19₁₁
〜19_2nm に書き込まれる液晶駆動電圧の極性を示す説明
図である。図６は奇数フレーム、図７は偶数フレームで
の書込み電圧の極性を示し、デ−タ線Ｘ1 ，Ｘ2 ，Ｘ3
，…，Ｘm 方向に並ぶ奇数番目と偶数番目の隣接する
２つの画素電極19₁₁〜19_2nm で構成される電極対の各々
について、これら電極対を構成する２つの画素電極19₁₁
〜19_2nm には互いに逆極性の電圧が書き込まれ、電極対
の境界の両側の画素電極19₁₁〜19_2nm では互いに同極性
の電圧が書き込まれる。そして、この書込電圧の極性
は、経時的なフレーム毎に反転される。

【００３８】また、図８に示すように、共通の対向電極
34とｉ番目のデータ線Ｘi に沿って並ぶ画素電極19
_2j-4i 〜19_2ji の一部であり、画素電極19_2j-1i と画素
電極19_{2j i} 、および、画素電極19_2j-3i と画素電極19
_2j-2i が電極対を形成している。そして、対向電極34
は、図８に示すように、たとえば電極対を構成する２つ
の画素電極19_2j-1i と画素電極19_2ji との間、および、
画素電極19_2j-3i と画素電極19_2j-2i との間で電界を中
継する働きをする。したがって、外部から対向電極34を
駆動する必要はない。

【００３９】このようにして、電極対を構成する２つの
画素電極19_2j-1i と画素電極19_2jiとの間、および、画
素電極19_2j-3i と画素電極19_2j-2i との間の電位差に応
じて電極対が占める領域の液晶37が駆動され、モノクロ
であれば１画素、カラーであれば１原色ドットの表示が
行なわれる。なお、このとき、画素電極19_2j-1i および
画素電極19_2ji の電極対と画素電極19_2j-3i および画素
電極19_2j-2i の電極対の境界の両側のたとえば画素電極
19_2j-1i と画素電極19_2j-2i 、あるいは、図示しない画
素電極19_2j-3i あるいは画素電極19_2j-3i などでは、そ
れぞれ同極性の電圧が書き込まれるので、これらの画素
電極19_2j-3i あるいは画素電極19_2j-3i間では液晶37は
駆動されない。

【００４０】しかしながら、中間調表示においては、同
極性でも両画素電極19₁₁〜19_2nm 間に電位差を有するの
で、偽の電極対が形成されるおそれがあるが、図４また
は図５に示すように、対向電極34を分割すればよい。ま
た、図３ないし図５に示すように、電極対を形成する画
素電極19₁₁〜19_2nm より、隣り合う画素電極19₁₁〜19
_2nm の電極対の間隔をより広くしてもよい。これらのい
ずれかにより、対向電極34による電界の中継効果を制御
して、偽の電極対の生成を防止する。

【００４１】さらに、偽の電極対の生成を防止するため
には、封人する液晶37の材料の最適化を図り、対向電極
34により中継される画素電極19₁₁〜19_2nm 間の液晶37層
の閾値電圧Ｖthと飽和電圧Ｖsat との関係を、Ｖth≧
（Ｖsat −Ｖth）に設定すればよい。そして、負極性で
は零ボルトを書き込み、正極性では明レベル表示に対し
てＶthを、暗レベル表示に対してＶsat をそれぞれ書き
込むようにすれば、偽の電極対の生成を防止できる。

【００４２】したがって、対向電極34は電極対を構成す
る２つの画素電極19₁₁〜19_2nm 間で電界を中継するだけ
のもので、２つの画素電極19₁₁〜19_2nm がフレーム毎に
交互に実質的な対向電極となり、画素電位シフトに起因
する液晶37への直流電圧の印加を防止できる。すなわ
ち、あるフレームにおいて、電極対を構成する一方の画
素電極19₁₁〜19_2nm で第１の値の画素電位シフトが、他
方の画素電極19₁₁〜19_{2n m} で異なる値の第２の値の画素
電位シフトが生じても、次のフレームでは一方の画素電
極19₁₁〜19_2nm で第２の値の画素電位シフトが、他方の
画素電極19₁₁〜19_2nm で第１の値の画素電位シフトが生
じることになるので、これら異なる値の画素電位シフト
は相殺されて液晶37に直流電圧が印加されず、フリッカ
や焼き付きが生じない。このため、信号蓄積キャパシタ
26を特に設けなくてもよく、構造が簡単になるとともに
画素開口率を高めることができる。

【００４３】そして、駆動に際する波形を図９に示す波
形図を参照して説明する。

【００４４】図９において、ＶＹ1 ，ＶＹ2 ，…，ＶＹ
2n-1，ＶＹ2nはそれぞれアドレス線Ｙ1 ，Ｙ2 ，…，Ｙ
2n-1，Ｙ2nに供給される書込走査信号、ΤＶはフレーム
期間すなわち垂直走査期間、ＴΗは書込期間すなわち水
平走査期間、ΤBLK は垂直ブランキング期間、ＶＸi は
任意のデータ線Ｘi に供給される液晶駆動電圧である。
また、Ｄ0 〜Ｄk はデジタルの場合の表示信号で、１つ
の波形で代表させて第１ラインＬ1 から第ｎラインＬn
までライン単位で示している。

【００４５】そして、アドレス線Ｙ1 ，Ｙ2 ，…，Ｙ2n
-1，Ｙ2nは、表示信号の１ライン期間ＴＬの半分の期間
である水平走査期間ΤΗ毎にシフトされる書込走査信号
ＶＹ1 ，ＶＹ2 ，…，ＶＹ2n-1，ＶＹ2nにより駆動さ
れ、データ線Ｘ1 ，Ｘ2 ，Ｘ3，…，Ｘm に供給される
液晶駆動電圧をそれぞれの画素電極19₁₁〜19_2nm に対応
する液晶容量へ順次書き込む。なお、データ線Ｘ1 ，Ｘ
2 ，Ｘ3 ，…，Ｘm には同時にｍ種の液晶駆動電圧が供
給されるが、任意のデータ線Ｘi に供給される液晶駆動
電圧ＶＸi を代表して説明する。

【００４６】まず、入力されるデジタル表示信号Ｄ0 〜
Ｄk を直並列変換した後に、デジタル・アナログ変換す
るとともに必要により増幅して、データ線Ｘ1 ，Ｘ2 ，
Ｘ3，…，Ｘm に沿って並ぶ各画素の表示階調に対応し
て１ライン期間ΤＬ毎に、基準電位ＶＲから振幅ａが変
化するアナログ階調信号ＤＡを得る。なお、この階調信
号ＤＡは、ノーマリ・ホワイトモードを想定して、低電
位側ＶＲが最明階調表示に対応するように、入力表示信
号に対してはネガ／ポジ反転されている。また、駆動電
圧制御信号Ｐｃは、アナログ階調信号ＤＡを加工してデ
ータ線Ｘi に供給する液晶駆動電圧ＶＸｉを得るための
もので、駆動電圧制御信号Ρｃの低レベル期間では、ア
ナログ階調信号ＤＡは強制的に基準電位ＶＲより一定の
バイアス電圧Ｖｂだけ低い電位ＶＸi −Ｌに設定され
る。その結果、アナログ階調信号ＤＡは、１ライン期間
ΤＬの前半または後半がＶＸi −Ｌの電位に設定される
とともに、駆動電圧制御信号Ρｃの働きで、前半と後半
の関係がフレーム期間Τｖ毎に反転され、データ線Ｘi
に供給される液晶駆動電圧ＶＸｉとなる。そして、この
液晶駆動電圧ＶＸi は書込走査信号ＶＹ1 ，ＶＹ2 ，
…，ＶＹ2n-1，ＶＹ2nによりそれぞれの画素電極19₁₁〜
19_2nm の液晶容量に書き込まれ、図６および図７で示す
電圧極性パターンの書き込みが達成される。

【００４７】上述のように、液晶駆動電圧ＶＸi をデー
タ線Ｘi に供給することにより、電極対を構成する画素
電極19₁₁〜19_2nm 間に液晶37層の閾値電圧を含めた駆動
電圧を与えることができる。さらに、液晶37の材料を最
適化し、対向電極34により中継される画素電極19₁₁〜19
_2nm 間の液晶37層の閾値電圧Ｖthと飽和電圧Ｖsat との
関係を、Ｖth≧（Ｖsat −Ｖth）に設定するとともに前
記バイアス電圧Ｖｂの値を液晶37層の閾値電圧Ｖth付近
に設定することにより、偽の電極対の生成を防止するこ
とができ、画素間で発生するおそれのある表示クロスト
ークの問題を駆動面から解決できる。

【００４８】なお、従来に比較して、書込走査信号のパ
ルス幅が狭く、すなわち書込時間が短くなるが、書込走
査信号にダブルパルスを用いて予備書き込みを行なえば
問題はない。

【００４９】さらに、直並列変換された表示信号に基づ
くアナログ階調信号の一部を、表示信号とは関係のない
一定のバイアス電位、たとえば電位ＶＸi-Ｌで周期的に
置換した信号をデータ線Ｘi に供給するようにしている
ので、従来は液晶の交流駆動の必要から、同一階調表示
に対して正負２つの駆動電位を要し、データ線に供給す
る階調信号には極性反転が必要であったが、アナログ階
調信号の一部を一定のバイアス電位で置換する時間的位
置を、フレーム毎に入れ替えることで液晶の交流駆動に
対応しているので、アナログ階調信号の極性反転が不要
となる。

【００５０】次に、図１０を参照して、スイッチ群によ
る電圧選択方式の駆動回路を説明する。なお、この図１
０は、複数出力を有する回路のうちの１つの出力に関わ
る要部を示すものである。

【００５１】図１０に示すように、駆動回路は、外部か
ら入力される直列データの表示信号を並列データに変換
する直並列変換回路41を有し、この直並列変換回路41は
スイッチ制御回路42に接続され、このスイッチ制御回路
42はスイッチＳ1 〜Ｓk に接続され、これらスイッチＳ
1 〜Ｓk は出力端子43に接続される。そして、スイッチ
制御回路42では表示信号に基づいてスイッチ制御信号Ｑ
1 〜Ｑk が発生されてスイッチＳ1 〜Ｓk の開閉制御が
なされ、アナログ階調信号Ｖ1 〜Ｖk の中より表示信号
に対応する１つの階調信号電圧が選択され、出力端子43
に導出される。

【００５２】また、スイッチ制御回路42へは表示データ
とは別に、図９に示す駆動電圧制御信号Ρｃが供給さ
れ、この駆動電圧制御信号Ｐｃに基づいてスイッチ制御
信号Ｑpcが発生されるとともに、スイッチ制御信号Ｑ1
〜Ｑk の出力を強制的に禁止する。すなわち、図９に示
すように、駆動電圧制御信号Ｐｃの低レベル期間に、ス
イッチ制御回路42にてスイッチＳ0 をオン状態に設定す
るスイッチ制御信号Ｑpcが発生され、バイアス電圧Ｖb
が出力端子43に導出される。一方、駆動電圧制御信号Ρ
ｃの高レベル期間に、スイッチＳ1 〜Ｓk のうちの１つ
をオン状態に設定するためのスイッチ制御信号Ｑ1 〜Ｑ
k が発生されて、アナログ階調信号Ｖ1 〜Ｖk の中から
表示信号に対応した１つの階調信号が選択されて出力端
子43に導出される。この結果、出力端子43には図９の液
晶駆動電圧ＶＸi のような直並列変換された表示信号に
基づく階調信号電圧の一部を、表示信号とは関係のない
一定のバイアス電圧で周期的に置換した形の、データ線
駆動信号が得られる。

【００５３】なお、図９では電圧選択方式の駆動回路と
したが、他の方式の駆動回路についても、出力回路の部
分にスイッチ機能素子などを組み合わせることにより同
様の効果を得ることもできる。

【００５４】また、上述のように、駆動回路は表示信号
に基づくアナログ階調信号の極性反転を行わないため、
回路構成が簡略化できる効果がある。特に、図９に示す
駆動回路では、アナログ階調信号Ｖ1 〜Ｖk は直流電圧
でよく、バイアス電圧Ｖｂを出力するためのスイッチＳ
0 を流れる電流は単方向であるので、たとえば１つのト
ランジスタで簡単に構成できる。

【００５５】さらに、液晶表示システムを構成する場合
には、図１１に示すように構成すればよい。

【００５６】この液晶表示システムでは、図１１に示す
ように、制御回路51を有しており、この制御回路51は表
示信号源52に接続され、表示信号源52から表示信号およ
び同期信号が供給される。また、制御回路51には、アド
レス線駆動回路53およびデータ線駆動回路55が接続さ
れ、制御回路51では同期信号に基づいてアドレス線駆動
回路53およびデータ線駆動回路55の動作を制御するため
のタイミング信号の発生や、データ線駆動回路55の信号
入力仕様に基づいた表示信号の並列化処理などが行なわ
れ、アドレス線駆動回路53にタイミング信号を、データ
線駆動回路55にタイミング信号および処理された表示信
号をそれぞれ供給する。

【００５７】また、データ線駆動回路55には、バイアス
電圧入力端子56が電圧調整器57を介して接続される。

【００５８】さらに、アドレス線駆動回路53およびデー
タ線駆動回路54に、液晶表示装置10のアドレス線Ｙ1 ，
Ｙ2 ，…，Ｙ2n-1，Ｙ2nおよびデータ線Ｘ1 ，Ｘ2 ，Ｘ
3 ，…，Ｘm が接続される。

【００５９】そして、制御回路51からのこれらタイミン
グ信号および処理された表示信号により、アドレス線駆
動回路53は表示信号源52からの表示信号の水平走査期間
の１ライン期間の半分の期間毎にシフトされる書込走査
信号を発生し、アドレス線Ｙ1 ，Ｙ2 ，…，Ｙ2n-1，Ｙ
2nに供給する。また、データ線駆動回路55は、表示信号
を直並列変換して各画素の輝度に対応した階調電圧を生
成または選択し、この階調電圧と一定のバイアス電圧を
所定の順序で、データ線Ｘ1 ，Ｘ2 ，Ｘ3 ，…，Ｘm に
供給する。なお、電圧調整器57によりバイアス電圧調整
機能を備えておくことにより、最適表示状態への設定が
容易となる。

【００６０】そして、データ線Ｘ1 ，Ｘ2 ，Ｘ3 ，…，
Ｘm にこれらの電圧が供給され、液晶表示装置10が駆動
される。

【００６１】また、液晶表示装置10の対向電極34は駆動
する必要がないので、対向電極駆動回路が不要になり、
低消費電力化と低価格化を図れる。

【００６２】

【発明の効果】本発明によれば、２つの画素電極間の電
位差で液晶を駆動するので、画素電位シフトが電極対を
構成する２つの画素電極間で相殺され、液晶への直流電
圧が印加されなくなり、フリッカや焼き付きを防止でき
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態のアクティブマトリクス
形の液晶表示装置を示す等価回路図である。

【図２】同上液晶表示装置を示す断面図である。

【図３】同上対向電極を示す構成図である。

【図４】同上他の対向電極を示す構成図である。

【図５】同上また他の対向電極を示す構成図である。

【図６】同上画素電極への液晶駆動電圧の書込極性を説
明する奇数フレームの極性パターン図である。

【図７】同上画素電極への液晶駆動電圧の書込極性を説
明する偶数フレームの極性パターン図である。

【図８】同上対向電極を介した画素電極間の電界の様子
を示す模式図である。

【図９】同上液晶表示装置の駆動を示す波形図である。

【図１０】同上液晶表示装置の駆動回路の一部を示すブ
ロック図である。

【図１１】同上液晶表示システムを示すブロック図であ
る。

【図１２】従来の一般的な液晶表示装置を示す等価回路
図である。

【図１３】同上液晶表示装置の動作を示す一画素の等価
回路である。

【図１４】同上液晶表示装置の動作を示す一画素の電位
図である。

【符号の説明】

11 第１の透光性基板としてのガラス基板 19，19₁₁〜19_2nm 画素電極 22，22₁₁〜22_2nm 薄膜トランジスタ 31 第２の透光性基板としてのガラス基板 37 液晶 Ｙ1 〜Ｙ2n アドレス線 Ｘ1 〜Ｘm データ線

Claims (12)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配列された複数の画素電
   極、これら画素電極にソースおよびドレインのいずれか
   一方がそれぞれ接続された複数の薄膜トランジスタ、こ
   れら薄膜トランジスタのゲートを行毎に共通接続する複
   数のアドレス線、および、前記薄膜トランジスタのソー
   スおよびドレインのいずれか他方を列毎に共通接続する
   複数のデータ線を有する第１の透光性基板と、対向電極
   を有する第２の透光性基板と、前記第１の透光性基板お
   よび第２の透光性基板間に配設された液晶とを具備した
   アクティブマトリクス形液晶表示装置において、 前記データ線方向に並ぶ奇数番目と偶数番目の隣接する
   ２つの画素電極で電極対を形成し、この電極対が占める
   領域をモノクロ表示における１画素またはカラー表示に
   おける１原色ドットとするとともに、前記電極対を構成
   する画素電極間の電位差により前記液晶を駆動すること
   を特徴としたアクティブマトリクス形液晶表示装置。
2. 【請求項２】 対向電極は、アドレス線方向に並ぶ画素
   電極と同数で、データ線方向に並ぶ複数の画素電極に対
   応して分割されたことを特徴とした請求項１記載のアク
   ティブマトリクス形液晶表示装置。
3. 【請求項３】 対向電極は、電極対と同数で、これら電
   極対が占める領域に対応してアドレス線およびデータ線
   方向に分割されたことを特徴とした請求項１記載のアク
   ティブマトリクス形液晶表示装置。
4. 【請求項４】 画素電極の互いの間隔は、同一の電極対
   内の方が隣り合う電極対間より小さく設定されたことを
   特徴とした請求項１ないし３いずれか記載のアクティブ
   マトリクス形液晶表示装置。
5. 【請求項５】 液晶は、電極対を構成する２つの画素電
   極間の対向電極により中継される液晶層の閾値電圧Ｖth
   と飽和電圧Ｖsat との関係が、 Ｖth≧Ｖsat −Ｖth であることを特徴とした請求項１ないし４いずれか記載
   のアクティブマトリクス形液晶表示装置。
6. 【請求項６】 マトリクス状に配列された複数の画素電
   極、これら画素電極にソースおよびドレインのいずれか
   一方がそれぞれ接続された複数の薄膜トランジスタ、こ
   れら薄膜トランジスタのゲートを行毎に共通接続する複
   数のアドレス線、および、薄膜前記トランジスタのソー
   スおよびドレインのいずれか他方を列毎に共通接続する
   複数のデータ線を有する第１の透光性基板と、対向電極
   を有する第２の透光性基板と、前記第１の透光性基板お
   よび第２の透光性基板間に配設された液晶とを具備した
   アクティブマトリクス形液晶表示装置の駆動方法におい
   て、 前記データ線方向に並ぶ奇数番目と偶数番目の隣接する
   ２つの画素電極で電極対を形成し、 これら電極対を構成する前記２つの画素電極に互いに逆
   極性の電圧を書き込み、 前記隣り合う電極対の境界の両側の画素電極では互いに
   同極性の電圧を書き込み、 経時的なフレーム毎に書き込む電圧の極性を反転するよ
   うに前記アドレス線およびデータ線を駆動制御し、 前記対向電極を開放状態にすることを特徴とするアクテ
   ィブマトリクス形液晶表示装置の駆動方法。
7. 【請求項７】 マトリクス状に配列された複数の画素電
   極、これら画素電極にソースおよびドレインのいずれか
   一方がそれぞれ接続された複数の薄膜トランジスタ、こ
   れら薄膜トランジスタのゲートを行毎に共通接続する複
   数のアドレス線、および、前記薄膜トランジスタのソー
   スおよびドレインのいずれか他方を列毎に共通接続する
   複数のデータ線を有する第１の透光性基板と、対向電極
   を有する第２の透光性基板と、前記第１の透光性基板お
   よび第２の透光性基板間に配設された液晶とを具備した
   アクティブマトリクス形液晶表示装置の駆動方法におい
   て、 前記データ線方向に並ぶ奇数番目と偶数番目の隣接する
   ２つの画素電極で電極対を形成し、 これら電極対を構成する一方の画素電極には表示信号に
   基づく電圧を、他方の画素電極にはバイアス電圧をそれ
   ぞれ書き込み、 経時的なフレーム毎に画素電極と書き込む電圧の関係を
   反転するように前記アドレス線を書込走査信号で、前記
   データ線を前記表示信号に基づく電圧およびバイアス電
   圧で駆動制御し、 前記対向電極を開放状態にすることを特徴とするアクテ
   ィブマトリクス形液晶表示装置の駆動方法。
8. 【請求項８】 バイアス電圧は、電極対を構成する２つ
   の画素電極間の液晶層の閾値電圧付近の電圧値であるこ
   とを特徴とする請求項７記載のアクティブマトリクス形
   液晶表示装置の駆動方法。
9. 【請求項９】 書込走査信号は、表示信号の水平走査期
   間の半分の期間毎にシフトすることを特徴とする請求項
   ７または８記載のアクティブマトリクス形液晶表示装置
   の駆動方法。
10. 【請求項１０】 マトリクス状に配列された複数の画素
    電極、これら画素電極にソースおよびドレインのいずれ
    か一方がそれぞれ接続された複数の薄膜トランジスタ、
    これら薄膜トランジスタのゲートを行毎に共通接続する
    複数のアドレス線、および、前記薄膜トランジスタのソ
    ースおよびドレインのいずれか他方を列毎に共通接続す
    る複数のデータ線を有する第１の透光性基板と、対向電
    極を有する第２の透光性基板と、前記第１の透光性基板
    および第２の透光性基板間に配設された液晶とを具備し
    たアクティブマトリクス形液晶表示装置を駆動する駆動
    回路において、 表示信号に基づいて生成出力されるデータ線駆動用の階
    調電圧の一部を前記表示信号とは関係のないバイアス電
    圧で周期的に置換する置換回路を具備したことを特徴と
    するアクティブマトリクス形液晶表示装置を駆動する駆
    動回路。
11. 【請求項１１】 マトリクス状に配列された複数の画素
    電極、これら画素電極にソースおよびドレインのいずれ
    か一方がそれぞれ接続された複数の薄膜トランジスタ、
    これら薄膜トランジスタのゲートを行毎に共通接続する
    複数のアドレス線、および、前記薄膜トランジスタのソ
    ースおよびドレインのいずれか他方を列毎に共通接続す
    る複数のデータ線を有する第１の透光性基板と、対向電
    極を有する第２の透光性基板と、前記第１の透光性基板
    および第２の透光性基板間に配設された液晶とを有し、
    データ線方向に並ぶ奇数番目と偶数番目の隣接する画素
    電極で形成された電極対が占める領域を表示単位とする
    アクティブマトリクス形液晶表示装置と、 前記アドレス線に表示信号の水平走査期間の半分の期間
    毎にシフトされる書込走査信号を供給するアドレス線駆
    動回路と、 前記データ線に表示信号に基づいた階調電圧とバイアス
    電圧を所定の順序で供給するデータ線駆動回路と、 前記アドレス線およびデータ線駆動回路の動作を制御す
    る制御回路とを具備したことを特微とする液晶表示シス
    テム。
12. 【請求項１２】 電極対を構成する２つの画素電極間に
    印加するバイアス電圧の電圧値を、対向電極により中継
    される液晶層の閾値電圧付近で調整する電圧調整手段を
    具備したことを特徴とする請求項１１記載の液晶表示シ
    ステム。