JPH09246880A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH09246880A JPH09246880A JP8075345A JP7534596A JPH09246880A JP H09246880 A JPH09246880 A JP H09246880A JP 8075345 A JP8075345 A JP 8075345A JP 7534596 A JP7534596 A JP 7534596A JP H09246880 A JPH09246880 A JP H09246880A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier circuit
- phase
- source
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 安定して高感度でしかも広帯域特性を有する
光受信用前置増幅回路を提供することを目的とするもの
である。 【解決手段】 信号増幅を行う第１のトランジスタ２
と、ＦＥＴからなる第１のアクティブ負荷３とで構成さ
れるソース接地増幅回路と、第１のトランジスタ２のコ
レクタ出力信号を入力する第２のトランジスタ４と第１
の電流源５とで構成されるソースフォロワ回路と、上記
ソースフォロワ回路の出力端子と上記ソース接地増幅回
路の入力端子とを接続する帰還抵抗７と、上記ソース接
地増幅回路の入力端子と、上記アクティブ負荷を構成す
るＦＥＴのゲート端子とを接続する容量と、上記アクテ
ィブ負荷３を構成するＦＥＴのゲート端子と電源とを接
続するインピーダンス素子とを有する。
光受信用前置増幅回路を提供することを目的とするもの
である。 【解決手段】 信号増幅を行う第１のトランジスタ２
と、ＦＥＴからなる第１のアクティブ負荷３とで構成さ
れるソース接地増幅回路と、第１のトランジスタ２のコ
レクタ出力信号を入力する第２のトランジスタ４と第１
の電流源５とで構成されるソースフォロワ回路と、上記
ソースフォロワ回路の出力端子と上記ソース接地増幅回
路の入力端子とを接続する帰還抵抗７と、上記ソース接
地増幅回路の入力端子と、上記アクティブ負荷を構成す
るＦＥＴのゲート端子とを接続する容量と、上記アクテ
ィブ負荷３を構成するＦＥＴのゲート端子と電源とを接
続するインピーダンス素子とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、光受信回路におい
て、光検出器等によって光／電気変換された電流信号を
電圧信号に変換するインピーダンス変換増幅回路に係
り、特に、光検出器等の入力容量と帰還抵抗とに起因す
る入力抵抗による入力時定数によってその利得帯域が制
限される前置増幅回路の高感度、広帯域化に関するもの
である。
て、光検出器等によって光／電気変換された電流信号を
電圧信号に変換するインピーダンス変換増幅回路に係
り、特に、光検出器等の入力容量と帰還抵抗とに起因す
る入力抵抗による入力時定数によってその利得帯域が制
限される前置増幅回路の高感度、広帯域化に関するもの
である。
【０００２】
【従来の技術】図８は、光受信器における光検出器ＰＤ
と従来の光受信用前置増幅回路ＡＭＰとを示す図であ
る。
と従来の光受信用前置増幅回路ＡＭＰとを示す図であ
る。
【０００３】この図８の回路において、光検出器ＰＤ
は、受信した光信号の強度に応じて電流信号を出力し、
この電流信号を前置増幅回路ＡＭＰが電圧信号にインピ
ーダンス変換し、信号増幅を行う。
は、受信した光信号の強度に応じて電流信号を出力し、
この電流信号を前置増幅回路ＡＭＰが電圧信号にインピ
ーダンス変換し、信号増幅を行う。
【０００４】図９は、従来の前置増幅回路ＡＭＰの一般
的な回路を示す図である。
的な回路を示す図である。
【０００５】光受信用前置増幅回路ＡＭＰは、ソース接
地増幅回路２とソースフォロワ回路４とによって増幅回
路を構成し、帰還抵抗７を介して、出力信号（反転）を
入力に負帰還することによって、増幅回路ＡＭＰを安定
化し、入力インピーダンスを低減することができる。な
お、前置増幅回路ＡＭＰにおいて、負荷インピーダンス
素子１０と電源トランジスタ５とが設けられている。
地増幅回路２とソースフォロワ回路４とによって増幅回
路を構成し、帰還抵抗７を介して、出力信号（反転）を
入力に負帰還することによって、増幅回路ＡＭＰを安定
化し、入力インピーダンスを低減することができる。な
お、前置増幅回路ＡＭＰにおいて、負荷インピーダンス
素子１０と電源トランジスタ５とが設けられている。
【０００６】
【発明が解決しようとする課題】次に、前置増幅回路Ａ
ＭＰにおける帯域特性の制限要因について説明する。増
幅回路ＡＭＰの帯域ｆw は次のようにして求められる。 ｆw ＝１／（２πＲinＣin）………（１） ＝Ａo ／（２πＲf Ｃin）……（２） ここで、Ｒinは入力抵抗、Ｃinは入力容量、Ｒf は帰還
抵抗、Ａo は増幅回路の開ループ利得である。
ＭＰにおける帯域特性の制限要因について説明する。増
幅回路ＡＭＰの帯域ｆw は次のようにして求められる。 ｆw ＝１／（２πＲinＣin）………（１） ＝Ａo ／（２πＲf Ｃin）……（２） ここで、Ｒinは入力抵抗、Ｃinは入力容量、Ｒf は帰還
抵抗、Ａo は増幅回路の開ループ利得である。
【０００７】この並列帰還型インピーダンス変換増幅回
路ＡＭＰにおいて、インピーダンス変換利得Ｚt は、ほ
ぼ帰還抵抗Ｒf と等価である。したがって、受信回路の
高感度化のためには、この帰還抵抗Ｒf を大きくするこ
とが有効である。ところで、帰還抵抗Ｒf は、次の式
（３）に示すように、入力抵抗Ｒinに比例して大きくな
る。 Ｒin＝Ｒf ／Ａo ……（３） したがって、受信回路を高感度化しようとして、帰還抵
抗Ｒf を大きくすると、入力抵抗Ｒinが大きくなり、入
力時定数が大きくなり、帯域劣化を引き起こす。このた
めに、光受信回路ＡＭＰにおいては、高感度でありしか
も広帯域な増幅回路を実現することが困難であるという
問題がある。
路ＡＭＰにおいて、インピーダンス変換利得Ｚt は、ほ
ぼ帰還抵抗Ｒf と等価である。したがって、受信回路の
高感度化のためには、この帰還抵抗Ｒf を大きくするこ
とが有効である。ところで、帰還抵抗Ｒf は、次の式
（３）に示すように、入力抵抗Ｒinに比例して大きくな
る。 Ｒin＝Ｒf ／Ａo ……（３） したがって、受信回路を高感度化しようとして、帰還抵
抗Ｒf を大きくすると、入力抵抗Ｒinが大きくなり、入
力時定数が大きくなり、帯域劣化を引き起こす。このた
めに、光受信回路ＡＭＰにおいては、高感度でありしか
も広帯域な増幅回路を実現することが困難であるという
問題がある。
【０００８】一方、入力抵抗Ｒinを低減するためには、
式（３）に示すように、開ループ利得Ａo を大きくする
ことが有効である。ところで、増幅回路が一段である場
合、その位相の遅れは極が１つであるので、図１０に示
すように、低周波では、負帰還を行って安定性を確保で
きるが、高周波では、開ループ利得Ａo を大きくする
と、位相遅延量が大きくなり、負帰還動作が不安定にな
る。
式（３）に示すように、開ループ利得Ａo を大きくする
ことが有効である。ところで、増幅回路が一段である場
合、その位相の遅れは極が１つであるので、図１０に示
すように、低周波では、負帰還を行って安定性を確保で
きるが、高周波では、開ループ利得Ａo を大きくする
と、位相遅延量が大きくなり、負帰還動作が不安定にな
る。
【０００９】上記のように、従来の光受信用前置増幅回
路ＡＭＰにおいて、広帯域化を目的として入力時定数を
小さくするために入力抵抗を低減し、このために並列帰
還増幅回路の開ループ利得を大きくすると、高周波での
位相遅延量が大きくなり、負帰還増幅が不安定動作を引
き起こす。したがって、広帯域化が困難であるという問
題がある。
路ＡＭＰにおいて、広帯域化を目的として入力時定数を
小さくするために入力抵抗を低減し、このために並列帰
還増幅回路の開ループ利得を大きくすると、高周波での
位相遅延量が大きくなり、負帰還増幅が不安定動作を引
き起こす。したがって、広帯域化が困難であるという問
題がある。
【００１０】また、より高い開ループ利得を得ようとす
ると、１段の増幅回路では限界があるので、多段の増幅
回路を使用することが考えられる。
ると、１段の増幅回路では限界があるので、多段の増幅
回路を使用することが考えられる。
【００１１】図１１は、増幅回路を多段接続した構成を
示す図である。図１２は、２段以上の反転増幅回路にお
ける利得・位相の周波数特性を示す図である。図１３
は、増幅回路における信号位相関係を示す図である。
示す図である。図１２は、２段以上の反転増幅回路にお
ける利得・位相の周波数特性を示す図である。図１３
は、増幅回路における信号位相関係を示す図である。
【００１２】図１１に示すような多段化構成増幅回路に
おいては、極が２つ以上になるので、高周波において位
相の遅れが３π／２（２７０度）に近づくかそれ以上に
なるために、負帰還を行った場合、図１２に示すよう
に、不安定な動作をしたり発振を起こしたりする場合が
ある。
おいては、極が２つ以上になるので、高周波において位
相の遅れが３π／２（２７０度）に近づくかそれ以上に
なるために、負帰還を行った場合、図１２に示すよう
に、不安定な動作をしたり発振を起こしたりする場合が
ある。
【００１３】つまり、図１２に示すように、低周波で
は、入力信号に対して位相遅延量πの反転信号を出力す
るが、高周波では、位相遅延が大きくなり、出力信号位
相が入力信号に対して帯域内で３π／２を越えると、図
１３に示すように、入力信号と同位相成分が生じ、帰還
ループ動作が不安定になり、最悪の場合には発振を引き
起こす。
は、入力信号に対して位相遅延量πの反転信号を出力す
るが、高周波では、位相遅延が大きくなり、出力信号位
相が入力信号に対して帯域内で３π／２を越えると、図
１３に示すように、入力信号と同位相成分が生じ、帰還
ループ動作が不安定になり、最悪の場合には発振を引き
起こす。
【００１４】すなわち、負帰還増幅回路において、一般
には、入力信号を位相反転した出力信号を入力に帰還す
ることによって安定化を行っているが、図１３に示すよ
うに、この出力信号に正転信号成分が現れると正帰還に
転じ、動作は不安定になり、正転信号出力を入力に完全
に帰還すると発振するという問題がある。
には、入力信号を位相反転した出力信号を入力に帰還す
ることによって安定化を行っているが、図１３に示すよ
うに、この出力信号に正転信号成分が現れると正帰還に
転じ、動作は不安定になり、正転信号出力を入力に完全
に帰還すると発振するという問題がある。
【００１５】本発明は、安定して高感度でしかも広帯域
特性を有する光受信用前置増幅回路を提供することを目
的とするものである。
特性を有する光受信用前置増幅回路を提供することを目
的とするものである。
【００１６】
【課題を解決するための手段】本発明は、信号増幅を行
う第１のトランジスタとＦＥＴからなる第１のアクティ
ブ負荷とで構成されているソース接地増幅回路と、上記
第１のトランジスタのドレイン出力信号を入力する第２
のトランジスタと第１の電流源とで構成されているソー
スフォロワ回路と、上記ソースフォロワ回路の出力端子
と上記ソース接地増幅回路の入力端子とを接続する帰還
抵抗と、上記ソース接地増幅回路の入力端子と上記アク
ティブ負荷を構成するＦＥＴのゲート端子とを接続する
容量と、上記アクティブ負荷を構成するＦＥＴのゲート
端子と電源とを接続するインピーダンス素子とを有する
増幅回路である。
う第１のトランジスタとＦＥＴからなる第１のアクティ
ブ負荷とで構成されているソース接地増幅回路と、上記
第１のトランジスタのドレイン出力信号を入力する第２
のトランジスタと第１の電流源とで構成されているソー
スフォロワ回路と、上記ソースフォロワ回路の出力端子
と上記ソース接地増幅回路の入力端子とを接続する帰還
抵抗と、上記ソース接地増幅回路の入力端子と上記アク
ティブ負荷を構成するＦＥＴのゲート端子とを接続する
容量と、上記アクティブ負荷を構成するＦＥＴのゲート
端子と電源とを接続するインピーダンス素子とを有する
増幅回路である。
【００１７】
【発明の実施の形態および実施例】図１は、本発明の一
実施例である光受信用前置増幅回路ＡＭＰ１を示す回路
図である。増幅回路ＡＭＰ１は、入力端子１と、ソース
接地トランジスタ２と、アクティブ負荷３と、ソースフ
ォロワトランジスタ４と、電流源トランジスタ５と、出
力端子６と、帰還抵抗７と、位相補償用容量８と、位相
補償用インピーダンス素子９とを有する。
実施例である光受信用前置増幅回路ＡＭＰ１を示す回路
図である。増幅回路ＡＭＰ１は、入力端子１と、ソース
接地トランジスタ２と、アクティブ負荷３と、ソースフ
ォロワトランジスタ４と、電流源トランジスタ５と、出
力端子６と、帰還抵抗７と、位相補償用容量８と、位相
補償用インピーダンス素子９とを有する。
【００１８】ソース接地増幅トランジスタ２とアクティ
ブ負荷３とによってソース接地回路が構成され、このソ
ース接地回路と出力バッファのソースフォロワトランジ
スタ４と帰還抵抗７とによって並列帰還増幅回路が構成
され、このアクティブ負荷３がＦＥＴで構成されてい
る。
ブ負荷３とによってソース接地回路が構成され、このソ
ース接地回路と出力バッファのソースフォロワトランジ
スタ４と帰還抵抗７とによって並列帰還増幅回路が構成
され、このアクティブ負荷３がＦＥＴで構成されてい
る。
【００１９】次に、光受信用前置増幅回路ＡＭＰ１の動
作について説明する。
作について説明する。
【００２０】まず、アクティブ負荷３を構成するＦＥＴ
のゲートに入力信号が印加され、位相補償用容量８によ
って高周波成分のみ位相補償を行い、この位相補償され
た信号を出力信号と合成することによって、増幅回路Ａ
ＭＰ１の位相遅延が抑えられ、負帰還増幅における安定
動作が可能になる。
のゲートに入力信号が印加され、位相補償用容量８によ
って高周波成分のみ位相補償を行い、この位相補償され
た信号を出力信号と合成することによって、増幅回路Ａ
ＭＰ１の位相遅延が抑えられ、負帰還増幅における安定
動作が可能になる。
【００２１】図２は、本発明の他の実施例である光受信
用前置増幅回路ＡＭＰ２を示す図である。
用前置増幅回路ＡＭＰ２を示す図である。
【００２２】増幅回路ＡＭＰ２は、基本的には、増幅回
路ＡＭＰ１と同じであり、増幅回路ＡＭＰ１中の位相補
償用インピーダンス素子９の代わりに、ＦＥＴ３１と位
相補償用固定抵抗３２とを使用し、増幅回路ＡＭＰ１中
のソース接地トランジスタ２にＦＥＴ３４が付加されて
いる。また、ＦＥＴ３１と固定抵抗３２と容量８とＦＥ
Ｔ３とによって、位相補償回路３３が構成されている。
路ＡＭＰ１と同じであり、増幅回路ＡＭＰ１中の位相補
償用インピーダンス素子９の代わりに、ＦＥＴ３１と位
相補償用固定抵抗３２とを使用し、増幅回路ＡＭＰ１中
のソース接地トランジスタ２にＦＥＴ３４が付加されて
いる。また、ＦＥＴ３１と固定抵抗３２と容量８とＦＥ
Ｔ３とによって、位相補償回路３３が構成されている。
【００２３】増幅回路ＡＭＰ２において、ＦＥＴ３１の
ゲート電位を調整することによって、位相補償するため
の位相遅延量を任意に設定可能になり、また、帰還抵抗
７による負帰還に加えて、ＦＥＴ３４による負帰還回路
によって、さらに安定動作を得ることができる。
ゲート電位を調整することによって、位相補償するため
の位相遅延量を任意に設定可能になり、また、帰還抵抗
７による負帰還に加えて、ＦＥＴ３４による負帰還回路
によって、さらに安定動作を得ることができる。
【００２４】図３は、本発明の別の実施例である光受信
用前置増幅回路ＡＭＰ３を示す図である。
用前置増幅回路ＡＭＰ３を示す図である。
【００２５】増幅回路ＡＭＰ３は、位相補償回路付きの
基本増幅回路ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ２３を有
し、この基本増幅回路ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ
２３が３段縦列に接続された回路である。また、基本増
幅回路ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ２３のそれぞれ
は、基本的には、増幅回路ＡＭＰ２と同じであるが、負
帰還抵抗７の代わりに、ＦＥＴ７１、７２、７３が使用
され、ＦＥＴ７１、７２、７３の各ゲートがそれぞれ出
力端子６に接続されている。また、増幅回路ＡＭＰ３の
全体の帰還抵抗７０が設けられている。
基本増幅回路ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ２３を有
し、この基本増幅回路ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ
２３が３段縦列に接続された回路である。また、基本増
幅回路ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ２３のそれぞれ
は、基本的には、増幅回路ＡＭＰ２と同じであるが、負
帰還抵抗７の代わりに、ＦＥＴ７１、７２、７３が使用
され、ＦＥＴ７１、７２、７３の各ゲートがそれぞれ出
力端子６に接続されている。また、増幅回路ＡＭＰ３の
全体の帰還抵抗７０が設けられている。
【００２６】増幅回路ＡＭＰ３は、帰還増幅回路におい
て高い開ループ利得を得ることができる。つまり、増幅
回路ＡＭＰ３においては、高いインピーダンス変換利得
が得られるよう大きな帰還抵抗に対して入力インピーダ
ンスを低減できるので、前置増幅回路の広帯域性と高感
度特性との両立が可能になる。また、増幅回路ＡＭＰ３
においては、基本回路ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ
２３のそれぞれの並列帰還にＦＥＴ７１、７２、７３が
使用され、これらＦＥＴ７１、７２、７３の各ゲートが
出力端子６に接続されていることによって、信号振幅に
応じて、帰還抵抗（ＦＥＴ７１、７２、７３のインピー
ダンス）を可変するので、多段構成における安定性が向
上される。
て高い開ループ利得を得ることができる。つまり、増幅
回路ＡＭＰ３においては、高いインピーダンス変換利得
が得られるよう大きな帰還抵抗に対して入力インピーダ
ンスを低減できるので、前置増幅回路の広帯域性と高感
度特性との両立が可能になる。また、増幅回路ＡＭＰ３
においては、基本回路ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ
２３のそれぞれの並列帰還にＦＥＴ７１、７２、７３が
使用され、これらＦＥＴ７１、７２、７３の各ゲートが
出力端子６に接続されていることによって、信号振幅に
応じて、帰還抵抗（ＦＥＴ７１、７２、７３のインピー
ダンス）を可変するので、多段構成における安定性が向
上される。
【００２７】図４は、増幅回路ＡＭＰ３と、従来の増幅
回路とにおいて、インピーダンス変換利得Ｚt の周波数
特性を測定した結果を示す図である。
回路とにおいて、インピーダンス変換利得Ｚt の周波数
特性を測定した結果を示す図である。
【００２８】入力容量を２．５ｐＦにした場合、光受信
用前置増幅回路ＡＭＰ３では、インピーダンス変換利得
が約９０ｄＢΩであり、従来回路ＩＣに対して約２倍の
周波数特性（インピーダンス変換利得）を得ることがで
きた。
用前置増幅回路ＡＭＰ３では、インピーダンス変換利得
が約９０ｄＢΩであり、従来回路ＩＣに対して約２倍の
周波数特性（インピーダンス変換利得）を得ることがで
きた。
【００２９】つまり、上記各実施例では、入力容量と入
力抵抗（主に帰還抵抗）とからなる入力時定数を低減
し、増幅回路の高感度化、広帯域化が可能になり、した
がって、高感度、広帯域な光受信器を実現する場合、一
般的な光検出器モジュールを使用することができ、受信
回路の経済化に有効である。
力抵抗（主に帰還抵抗）とからなる入力時定数を低減
し、増幅回路の高感度化、広帯域化が可能になり、した
がって、高感度、広帯域な光受信器を実現する場合、一
般的な光検出器モジュールを使用することができ、受信
回路の経済化に有効である。
【００３０】上記実施例によれば、増幅回路ＡＭＰ１、
ＡＭＰ２、ＡＭＰ３の入力端子１とアクティブ負荷ＦＥ
Ｔ３のゲートとを容量８で接続することによって、入力
信号の高周波成分を補い、広帯域特性を得ている。ま
た、この容量８と直列にインピーダンス９、３２を接続
することによって、補償する高周波信号の位相を変化さ
せ、増幅器ＡＭＰ１、ＡＭＰ２、ＡＭＰ３の位相を補償
する。これによって、負帰還増幅回路において高周波で
の位相遅延を補償できるので、増幅動作を安定させるこ
とができる。また、増幅回路の多段構成では、各増幅回
路における高周波での位相遅延が加算され、一般に、位
相遅延量が大きくなるので、増幅回路ＡＭＰ３の多段構
成においては位相補償回路の効果が大きい。
ＡＭＰ２、ＡＭＰ３の入力端子１とアクティブ負荷ＦＥ
Ｔ３のゲートとを容量８で接続することによって、入力
信号の高周波成分を補い、広帯域特性を得ている。ま
た、この容量８と直列にインピーダンス９、３２を接続
することによって、補償する高周波信号の位相を変化さ
せ、増幅器ＡＭＰ１、ＡＭＰ２、ＡＭＰ３の位相を補償
する。これによって、負帰還増幅回路において高周波で
の位相遅延を補償できるので、増幅動作を安定させるこ
とができる。また、増幅回路の多段構成では、各増幅回
路における高周波での位相遅延が加算され、一般に、位
相遅延量が大きくなるので、増幅回路ＡＭＰ３の多段構
成においては位相補償回路の効果が大きい。
【００３１】図５は、上記実施例における信号の位相関
係を示す図である。図６は、従来回路における信号の位
相関係を示す図である。図７は、上記実施例における位
相補償による信号の位相関係を示す図である。
係を示す図である。図６は、従来回路における信号の位
相関係を示す図である。図７は、上記実施例における位
相補償による信号の位相関係を示す図である。
【００３２】低周波では、入力信号に対して位相遅延が
ない反転出力信号を得られ、負帰還によって増幅回路の
安定化が図られるが、従来例では、高周波においては、
図６に示すように、位相遅延出力信号２３のように、位
相遅延がない出力信号２２に対して、位相遅延が大きく
なり、正転信号成分が現れ、動作が不安定になる。
ない反転出力信号を得られ、負帰還によって増幅回路の
安定化が図られるが、従来例では、高周波においては、
図６に示すように、位相遅延出力信号２３のように、位
相遅延がない出力信号２２に対して、位相遅延が大きく
なり、正転信号成分が現れ、動作が不安定になる。
【００３３】ところが、上記実施例においては、図７に
示すように、位相遅延がない出力信号２２に対して、高
周波成分のみ位相補償された位相補償信号２４を生成
し、位相遅延出力信号２３と入力信号とを出力において
合成することによって、位相補償を行うものである。こ
れによって位相補償された出力信号２５は、従来の位相
遅延出力信号の反転出力２３に対して、位相遅延を小さ
くできるので、負帰還動作が安定化される。
示すように、位相遅延がない出力信号２２に対して、高
周波成分のみ位相補償された位相補償信号２４を生成
し、位相遅延出力信号２３と入力信号とを出力において
合成することによって、位相補償を行うものである。こ
れによって位相補償された出力信号２５は、従来の位相
遅延出力信号の反転出力２３に対して、位相遅延を小さ
くできるので、負帰還動作が安定化される。
【００３４】
【発明の効果】本発明によれば、光信号を電気信号に変
換する光受信器の前置増幅回路において、入力容量とト
ランスインピーダンスとからなる入力時定数を低減する
ことができ、安定して、光受信器の高感度化、広帯域化
が可能になるという効果を奏する。
換する光受信器の前置増幅回路において、入力容量とト
ランスインピーダンスとからなる入力時定数を低減する
ことができ、安定して、光受信器の高感度化、広帯域化
が可能になるという効果を奏する。
【図１】本発明の一実施例である光受信用前置増幅回路
ＡＭＰ１を示すである。
ＡＭＰ１を示すである。
【図２】本発明の他の実施例である光受信用前置増幅回
路ＡＭＰ２を示す図である。
路ＡＭＰ２を示す図である。
【図３】本発明の別の実施例である光受信用前置増幅回
路ＡＭＰ３を示す図である。
路ＡＭＰ３を示す図である。
【図４】増幅回路ＡＭＰ３と、従来の増幅回路とにおい
て、インピーダンス変換利得Ｚt の周波数特性を測定し
た結果を示す図である。
て、インピーダンス変換利得Ｚt の周波数特性を測定し
た結果を示す図である。
【図５】上記実施例における信号の位相関係を示す図で
ある。
ある。
【図６】従来回路における信号の位相関係を示す図であ
る。
る。
【図７】上記実施例における位相補償による信号の位相
関係を示す図である。
関係を示す図である。
【図８】光受信器における光検出器ＰＤと従来の前置増
幅回路ＡＭＰとを示す回路図である。
幅回路ＡＭＰとを示す回路図である。
【図９】従来の一般的な光受信用前置増幅回路ＡＭＰを
示す図である。
示す図である。
【図１０】増幅回路における信号位相関係を示す図であ
る。
る。
【図１１】増幅回路を多段接続した構成を示す図であ
る。
る。
【図１２】２段以上の反転増幅回路における利得・位相
の周波数特性を示す図である。
の周波数特性を示す図である。
【図１３】増幅回路における信号位相関係を示す図であ
る。
る。
ＡＭＰ１、ＡＭＰ２、ＡＭＰ３…光受信用前置増幅回
路、 １…入力端子、 ２…ソース接地トランジスタ、 ３…アクティブ負荷、 ４…ソースフォロワトランジスタ、 ５…電流源トランジスタ、 ６…出力端子、 ７…帰還抵抗、 ８…位相補償用容量、 ９、３２…位相補償用インピーダンス素子、 ３１、３４…ＦＥＴ、 ３３…位相補償回路。
路、 １…入力端子、 ２…ソース接地トランジスタ、 ３…アクティブ負荷、 ４…ソースフォロワトランジスタ、 ５…電流源トランジスタ、 ６…出力端子、 ７…帰還抵抗、 ８…位相補償用容量、 ９、３２…位相補償用インピーダンス素子、 ３１、３４…ＦＥＴ、 ３３…位相補償回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/04 10/06
Claims (2)
- 【請求項１】 信号増幅を行う第１のトランジスタと、
ＦＥＴからなる第１のアクティブ負荷とで構成されてい
るソース接地増幅回路と；上記第１のトランジスタのド
レイン出力信号を入力する第２のトランジスタと第１の
電流源とで構成されているソースフォロワ回路と；上記
ソースフォロワ回路の出力端子と、上記ソース接地増幅
回路の入力端子とを接続する帰還抵抗と；上記ソース接
地増幅回路の入力端子と、上記アクティブ負荷を構成す
るＦＥＴのゲート端子とを接続する容量と；上記アクテ
ィブ負荷を構成するＦＥＴのゲート端子と電源とを接続
するインピーダンス素子と；を有することを特徴とする
増幅回路。 - 【請求項２】 請求項１において、 上記ソース接地増幅回路と、上記ソースフォロワ回路
と、上記容量と、上記インピーダンス素子とを有する増
幅回路が、複数段縦列接続され、最終段増幅回路の出力
端子と初段増幅回路の入力端子とが接続されていること
を特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07534596A JP3422170B2 (ja) | 1996-03-05 | 1996-03-05 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07534596A JP3422170B2 (ja) | 1996-03-05 | 1996-03-05 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246880A true JPH09246880A (ja) | 1997-09-19 |
| JP3422170B2 JP3422170B2 (ja) | 2003-06-30 |
Family
ID=13573580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07534596A Expired - Fee Related JP3422170B2 (ja) | 1996-03-05 | 1996-03-05 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422170B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868701B2 (en) | 2004-08-03 | 2011-01-11 | Nippon Telephone And Telegraph Corporation | Transimpedance amplifier |
| US7940122B2 (en) | 2007-09-07 | 2011-05-10 | Fujitsu Limited | Amplifier circuit and communication device |
| WO2020189222A1 (ja) * | 2019-03-19 | 2020-09-24 | ソニーセミコンダクタソリューションズ株式会社 | 電位測定装置 |
| WO2022050118A1 (ja) * | 2020-09-07 | 2022-03-10 | ソニーセミコンダクタソリューションズ株式会社 | 電位測定装置 |
-
1996
- 1996-03-05 JP JP07534596A patent/JP3422170B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868701B2 (en) | 2004-08-03 | 2011-01-11 | Nippon Telephone And Telegraph Corporation | Transimpedance amplifier |
| US7940122B2 (en) | 2007-09-07 | 2011-05-10 | Fujitsu Limited | Amplifier circuit and communication device |
| WO2020189222A1 (ja) * | 2019-03-19 | 2020-09-24 | ソニーセミコンダクタソリューションズ株式会社 | 電位測定装置 |
| US12007420B2 (en) | 2019-03-19 | 2024-06-11 | Sony Semiconductor Solutions Corporation | Potential measurement device |
| WO2022050118A1 (ja) * | 2020-09-07 | 2022-03-10 | ソニーセミコンダクタソリューションズ株式会社 | 電位測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3422170B2 (ja) | 2003-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049703A (en) | Amplifier circuit and method for increasing linearity of the amplifier circuit | |
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| US6707337B2 (en) | Self-operating PWM amplifier | |
| US5854574A (en) | Reference buffer with multiple gain stages for large, controlled effective transconductance | |
| US20140218112A1 (en) | Compensation Circuitry And Method For Amplifiers Driving Large Capacitive Loads | |
| JP3541750B2 (ja) | 光受信前置増幅器 | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| CN112564630A (zh) | 一种毫米波放大电路 | |
| KR950013018A (ko) | 교차 결합 트랜지스터를 가진 차동 증폭기를 구성하는 주파수 보상 회로 | |
| US4884039A (en) | Differential amplifier with low noise offset compensation | |
| JP3422170B2 (ja) | 増幅回路 | |
| US5095286A (en) | Fiber optic receiver and amplifier | |
| TWI830070B (zh) | 功率放大器 | |
| JP2005523632A (ja) | 電子増幅回路 | |
| JP5714958B2 (ja) | 増幅回路 | |
| JP2003163544A (ja) | 帰還増幅回路及びそれを用いた受信装置 | |
| US20050057309A1 (en) | Transistor amplifier | |
| KR19990042381A (ko) | 저잡음 및 고증폭을 위한 능동 발룬 회로 | |
| JP3217806B2 (ja) | 光検出回路 | |
| JP3030977B2 (ja) | 逓倍器 | |
| JPH0124363B2 (ja) | ||
| JPH0793547B2 (ja) | マイクロ波電力増幅器 | |
| US20140176240A1 (en) | High-frequency bandwidth amplifying circuit | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| JPH03743Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |