JPH09232707A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JPH09232707A
JPH09232707A JP6203996A JP6203996A JPH09232707A JP H09232707 A JPH09232707 A JP H09232707A JP 6203996 A JP6203996 A JP 6203996A JP 6203996 A JP6203996 A JP 6203996A JP H09232707 A JPH09232707 A JP H09232707A
Authority
JP
Japan
Prior art keywords
hole
chemical copper
layer
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6203996A
Other languages
Japanese (ja)
Other versions
JP3817291B2 (en
Inventor
Hiromoto Sato
弘基 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP6203996A priority Critical patent/JP3817291B2/en
Publication of JPH09232707A publication Critical patent/JPH09232707A/en
Application granted granted Critical
Publication of JP3817291B2 publication Critical patent/JP3817291B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a layer structure of a printed interconnection board from being thick by plating and facilitate forming a fine circuit pattern. SOLUTION: Panel plating of chemical Cu is applied to the entire surface of a laminate 60 having holes 110 for throughholes 10 and holes 21, 31 for IVHs(inner via holes) 20, 30 to form a chemical Cu plated layer 50. Except parts for forming through-hole lands 12, 13 and IVH lands 22, 32, it is masked with a dry film and electrolytically plated to form an electrolytic plated layer 40. The film is removed and etching is applied to form a conductor circuit 51, through-hole lands 12, 13 and IVH lands 22, 32.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品等に用い
られる多層プリント配線板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board used for electronic parts and the like.

【0002】[0002]

【従来の技術】従来、高密度に回路形成ができるプリン
ト配線板の製造方法としてIVH工法が知られている。
しかし、IVH工法は工程が複雑でコスト面で高くつく
という問題があった。さらに、メッキ層が非常に厚く形
成されるため、近年求められている回路パターンの微細
化という技術的な要求に応えるのが困難であるという欠
点があった。
2. Description of the Related Art The IVH method has heretofore been known as a method for manufacturing a printed wiring board capable of forming circuits with high density.
However, the IVH method has a problem that the process is complicated and the cost is high. Further, since the plating layer is formed extremely thick, it is difficult to meet the technical demand for circuit pattern miniaturization that has been recently demanded.

【0003】一方、このような技術的な要求に応えるも
のとしてビルドアップ工法が取り入れられるようになっ
てきた。ビルドアップ工法は、順次絶縁層、導体層を積
層していく製造方法であり、導体層の任意の位置にバイ
ア・ホールを形成することが可能であるという点で優れ
ている。しかし、ビルドアップ工法においても、積層体
を形成した後のスルーホールやバイア・ホールを形成す
る工程において、積層体に穴あけ加工を施した後化学銅
をメッキし、さらに電解メッキを施さなければならな
い。これは、電解メッキを定着させるためには予め化学
銅メッキが施されていなければならないためである。
On the other hand, the build-up method has come to be adopted as a means of meeting such technical requirements. The build-up method is a manufacturing method in which an insulating layer and a conductor layer are sequentially laminated, and is excellent in that a via hole can be formed at any position of the conductor layer. However, even in the build-up method, in the process of forming through holes and via holes after forming the laminated body, the laminated body must be subjected to drilling, then plated with chemical copper, and then electrolytically plated. . This is because the chemical copper plating must be applied in advance in order to fix the electrolytic plating.

【0004】[0004]

【発明が解決しようとする課題】したがって表面全体に
わたってメッキ層が2層になるため、スルーホールやバ
イア・ホールのランドが形成された以外の部位も層厚が
厚くなり、近年求められている回路パターンの微細化を
実現するには十分とはいえない。
Therefore, since the plating layer has two layers over the entire surface, the layer thickness becomes thicker at the portions other than the land where the through holes and the via holes are formed. It cannot be said to be sufficient to realize the finer pattern.

【0005】本発明は、以上の問題を解決するのもであ
り、スルーホールランド及びバイア・ホール・ランド以
外の部分の導体層厚を薄くすることにより微細な回路パ
ターンの形成が可能なプリント配線板の製造方法と、そ
れにより製造されるプリント配線板を提供するものであ
る。
The present invention solves the above problems, and a printed wiring capable of forming a fine circuit pattern by reducing the thickness of the conductor layer other than the through hole land and the via hole land. A method for manufacturing a board and a printed wiring board manufactured by the method.

【0006】[0006]

【課題を解決するための手段】本発明に係るプリント配
線板は、表面全体に化学銅のパネルメッキが施され、さ
らにスルーホールおよびバイアホールにのみ電解メッキ
が施されていることを特徴としている。
The printed wiring board according to the present invention is characterized in that the entire surface thereof is subjected to chemical copper panel plating, and further only through holes and via holes are electrolytically plated. .

【0007】また、本発明に係るプリント配線板の製造
方法は、バイア・ホールを構成する第1の穴を形成する
第1ステップと、スルーホールを構成する第2の穴を形
成する第2ステップと、表面全体に化学銅によるパネル
メッキを施して化学銅メッキ層を形成する第3ステップ
と、第1の穴および第2の穴が形成された部分を除いて
表面全体にドライフィルムを貼付する第4ステップと、
表面全体に電解メッキを施す第5ステップと、ドライフ
ィルムを剥ぐ第6ステップと、表面に回路形成のための
エッチングを施す第7ステップと、を備えたことを特徴
としている。
In the method for manufacturing a printed wiring board according to the present invention, the first step of forming a first hole forming a via hole and the second step of forming a second hole forming a through hole. And a third step of performing panel plating with chemical copper on the entire surface to form a chemical copper plating layer, and attaching a dry film to the entire surface except the portion where the first hole and the second hole are formed. The fourth step,
It is characterized by including a fifth step of electrolytically plating the entire surface, a sixth step of peeling the dry film, and a seventh step of etching the surface to form a circuit.

【0008】尚、本発明に係るプリント配線板の製造方
法において用いるドライフィルムはポジ型あるいはネガ
型のどちらであってもよい。
The dry film used in the method for manufacturing a printed wiring board according to the present invention may be either a positive type or a negative type.

【0009】[0009]

【発明の実施の形態】以下本発明の実施形態を図面を参
照して説明する。図1は、本発明の実施形態に係るプリ
ント配線板の層構造の断面図である。図1のプリント配
線板は、積層体60にスルーホール10、IVH(イン
ナー・バイア・ホール)20、IVH30が形成された
構成を有している。積層体60は導体回路61が形成さ
れた導体層と絶縁層62から成っている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view of a layered structure of a printed wiring board according to an embodiment of the present invention. The printed wiring board in FIG. 1 has a structure in which a through hole 10, an IVH (inner via hole) 20, and an IVH 30 are formed in a laminated body 60. The laminated body 60 is composed of a conductor layer on which a conductor circuit 61 is formed and an insulating layer 62.

【0010】スルーホール10は、積層体60の各層を
貫通する穴11、スルーホールランド12、13、電解
メッキ層40、および化学銅メッキ層50から構成され
ている。
The through hole 10 is composed of a hole 11 penetrating each layer of the laminate 60, through hole lands 12 and 13, an electrolytic plating layer 40, and a chemical copper plating layer 50.

【0011】IVH20は、積層体60の最外層の絶縁
層に設けられた穴21、ランド22、電解メッキ層4
0、および化学銅メッキ層50から構成されている。同
様に、IVH30は、積層体60の最外層の絶縁層に設
けられた穴31、ランド32、電解メッキ層40、およ
び化学銅メッキ層50から構成されている。
The IVH 20 includes a hole 21, a land 22 and an electrolytic plating layer 4 provided in the outermost insulating layer of the laminate 60.
0, and a chemical copper plating layer 50. Similarly, the IVH 30 is composed of a hole 31, a land 32, an electrolytic plating layer 40, and a chemical copper plating layer 50 provided in the outermost insulating layer of the laminated body 60.

【0012】スルーホール10、IVH20、30以外
の所定の部分には化学銅メッキ層50のみが施されてい
る導体回路51が形成されている。
A conductor circuit 51 is formed only on the chemical copper plating layer 50 at predetermined portions other than the through holes 10 and the IVHs 20 and 30.

【0013】すなわち、図1において、化学銅メッキは
導体回路51、スルーホール10、IVH20およびI
VH30すべてに施されているが、電解メッキはスルー
ホール10、IVH20および30にのみ施されてい
る。
That is, in FIG. 1, the chemical copper plating is performed by the conductor circuit 51, the through hole 10, the IVH 20 and the I.
Although applied to all VHs 30, electrolytic plating is applied only to through holes 10, IVHs 20 and 30.

【0014】次に図2〜図7を用いて、本実施例に係る
プリント配線板の製造過程を説明する。まず図2に示す
ように、ビルドアップ工法により形成された積層体60
の最外層に、エッチングにより穴22’および32’が
形成される。穴22’、32’は後述する工程を経てI
VH20(図1)を構成するランド22、およびIVH
30(図1)を構成するランド32となる。
Next, the manufacturing process of the printed wiring board according to this embodiment will be described with reference to FIGS. First, as shown in FIG. 2, a laminated body 60 formed by a build-up method.
Holes 22 'and 32' are formed by etching in the outermost layer of. The holes 22 'and 32' are I through the steps described later.
Land 22 and IVH that form VH 20 (FIG. 1)
The land 32 constitutes 30 (FIG. 1).

【0015】ついで図3に示すように、穴22’、3
2’に相当する部分に、レーザ光線を外側から積層体に
向けて照射し、積層体60の最外層の絶縁層に穴21お
よび穴31を形成する。
Then, as shown in FIG. 3, holes 22 'and 3'
The portion corresponding to 2'is irradiated with a laser beam from the outside toward the laminated body, and the holes 21 and 31 are formed in the outermost insulating layer of the laminated body 60.

【0016】さらに図4に示すように、スルーホールに
相当する部分に対してNCドリルにより積層体60の各
層を貫通する穴11を穿設する。
Further, as shown in FIG. 4, a hole 11 penetrating each layer of the laminated body 60 is formed by an NC drill in a portion corresponding to the through hole.

【0017】次いで積層体の表面全体に化学銅によるパ
ネルメッキを施して化学銅メッキ層50を形成(図5参
照)した後、図6に示すように、スルーホール10のラ
ンド12となる部分、IVH20のランド22となる部
分およびIVH30のランド32となる部分(図1参
照)を除く部分にドライフィルムFを接着する。
Next, the entire surface of the laminated body is subjected to panel plating with chemical copper to form a chemical copper plating layer 50 (see FIG. 5), and then, as shown in FIG. The dry film F is adhered to a portion of the IVH 20 other than the land 22 and the IVH 30 other than the land 32 (see FIG. 1).

【0018】その後、積層体の全面に電解メッキを施
す。これにより、図6の状態において化学銅メッキ層5
0が露出している部分、すなわちランド12となる部分
と穴11の内壁面、ランド22となる部分と穴21の内
壁面、およびランド32となる部分と穴31の内壁面に
のみ電解メッキ層40が形成される。一方、他の部分に
は化学銅メッキ層50の上面にドライフィルムFが積層
されており(図7参照)、この状態でドライフィルムF
を削除する(図8参照)。
After that, electrolytic plating is applied to the entire surface of the laminate. As a result, in the state of FIG.
Electrolytic plating layer only on the exposed portion of 0, that is, the portion that becomes the land 12 and the inner wall surface of the hole 11, the portion that becomes the land 22 and the inner wall surface of the hole 21, and the portion that becomes the land 32 and the inner wall surface of the hole 31. 40 is formed. On the other hand, the dry film F is laminated on the upper surface of the chemical copper-plated layer 50 in the other portion (see FIG. 7).
Is deleted (see FIG. 8).

【0019】さらに、所定の位置に以下のように回路パ
ターン形成を行う。まず、ドライフィルムを接着し、ラ
ンドと回路パターンの部分のみを露光し、ついでアルカ
リ溶液につけてドライフィルムにエッチングを施して露
光していない部分のドライフルムを除去する。次に塩化
第2鉄によるエッチングで、銅箔層と化学銅パネルメッ
キ層を溶かす。この時、ランドと回路パターンに相当す
る部分はドライフィルムにより保護されているため銅箔
層と化学銅パネルメッキ層は残る。最後に、硬化したド
ライフィルムの残存部分を削除する。これにより、図1
に示すように、銅箔部分にスルーホールランド12、1
3、IVHランド22、32および回路パターン51が
形成される。
Further, a circuit pattern is formed at a predetermined position as follows. First, a dry film is adhered to expose only the land and the circuit pattern portion, and then the dry film is etched by immersing it in an alkaline solution to remove the dry film in the unexposed portion. Next, the copper foil layer and the chemical copper panel plating layer are melted by etching with ferric chloride. At this time, since the land and the portion corresponding to the circuit pattern are protected by the dry film, the copper foil layer and the chemical copper panel plating layer remain. Finally, the remaining portion of the cured dry film is removed. As a result, FIG.
As shown in, through-hole lands 12, 1 are provided on the copper foil portion.
3, IVH lands 22, 32 and a circuit pattern 51 are formed.

【0020】以上のように、本実施形態では、電解メッ
キは化学銅がメッキされた部分にのみ定着するために従
来採用されていた積層体の表面全体に化学銅メッキを施
しさらに全体に電解メッキを施すという工法に代えて、
積層体の表面全体に化学銅メッキを施した後、電解メッ
キが必要な部分(スルーホール、IVH)以外をドライ
フィルムでマスキングした上で電解メッキを施すという
工法を採用している。そのため、スルーホール、IVH
以外の部分は化学銅メッキのみが形成されるので層厚が
必要以上に厚くなることがなく、プリント配線板の微細
化が図られる。
As described above, in the present embodiment, the electrolytic plating is performed only on the portion plated with the chemical copper, and the entire surface of the laminate which has been conventionally used is subjected to the chemical copper plating. Instead of the method of applying
A method is adopted in which after chemical copper plating is applied to the entire surface of the laminate, the portions other than the portions (through holes, IVH) that require electrolytic plating are masked with a dry film and then electrolytic plating is performed. Therefore, through hole, IVH
Since only the chemical copper plating is formed on other portions, the layer thickness does not become thicker than necessary, and the printed wiring board can be miniaturized.

【0021】尚、本実施形態ではドライフィルムFにネ
ガ型のフィルムを用いたが、ポジ型のものでもよい。た
だし、ポジ型のフィルムを用いる場合は、回路パターン
を反転させて形成する。
In this embodiment, a negative type film is used as the dry film F, but a positive type film may be used. However, when a positive type film is used, it is formed by reversing the circuit pattern.

【0022】[0022]

【発明の効果】本発明によれば、必要な部分にのみ電解
メッキが施されるので、プリント配線板の層厚が薄くな
り、微細化が実現できるという効果が得られる。
According to the present invention, the electrolytic plating is applied only to the necessary portions, so that the layer thickness of the printed wiring board can be reduced and the miniaturization can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態によるプリント配線板の層
構造の断面図である。
FIG. 1 is a sectional view of a layer structure of a printed wiring board according to an embodiment of the present invention.

【図2】本発明の一実施形態によるプリント配線板の製
造工程のうち、ランドを形成した段階における層構造の
断面図である。
FIG. 2 is a cross-sectional view of the layer structure at the stage of forming lands in the manufacturing process of the printed wiring board according to the embodiment of the present invention.

【図3】スルーホールを構成する穴を穿設した段階にお
ける層構造の断面図である。
FIG. 3 is a cross-sectional view of a layer structure at a stage when holes forming a through hole are drilled.

【図4】IVHを構成する穴を穿設した段階における層
構造の断面図である。
FIG. 4 is a cross-sectional view of the layer structure at a stage where holes forming the IVH are formed.

【図5】表面全体に化学銅のパネルメッキを施した段階
の層構造の断面図である。
FIG. 5 is a cross-sectional view of the layer structure at the stage where the entire surface is panel-plated with chemical copper.

【図6】ランド以外の部分にドライフィルムを貼付した
段階における層構造の断面図である。
FIG. 6 is a cross-sectional view of a layer structure at a stage where a dry film is attached to a portion other than a land.

【図7】電解メッキを施した段階における層構造の断面
図である。
FIG. 7 is a cross-sectional view of the layer structure at a stage of electrolytic plating.

【図8】ドライフィルムを削除した段階における層構造
の断面図である。
FIG. 8 is a cross-sectional view of the layer structure at a stage where the dry film is removed.

【符号の説明】[Explanation of symbols]

10 スルーホール 12 スルーホールランド 20、30 IVH 22、32 IVHランド 40 電解メッキ層 50 化学銅メッキ層 60 積層体 10 Through Hole 12 Through Hole Land 20, 30 IVH 22, 32 IVH Land 40 Electroplating Layer 50 Chemical Copper Plating Layer 60 Laminate

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 スルーホールおよびバイア・ホールにの
み電解メッキが施されていることを特徴とするプリント
配線板。
1. A printed wiring board, wherein electrolytic plating is applied only to the through holes and the via holes.
【請求項2】 導体回路が形成された導体層と絶縁層か
ら成る積層体と、前記積層体に穿設された穴の内壁面と
に形成された第1の化学銅メッキ層と、前記積層体の最
外層の表面に設けられた導体回路の表面に形成された第
2の化学銅メッキ層と、前記第1の化学銅メッキ層の表
面に形成された電解メッキ層とを備え、第2の化学銅メ
ッキ層の表面には電解メッキ層は形成されていないこと
を特徴とするプリント配線板。
2. A laminate comprising a conductor layer having a conductor circuit formed thereon and an insulating layer, a first chemical copper plating layer formed on an inner wall surface of a hole formed in the laminate, and the laminate. A second chemical copper plating layer formed on the surface of the conductor circuit provided on the surface of the outermost layer of the body; and an electrolytic plating layer formed on the surface of the first chemical copper plating layer. The printed wiring board is characterized in that an electrolytic plating layer is not formed on the surface of the chemical copper plating layer.
【請求項3】 バイア・ホールを構成する第1の穴を形
成する第1ステップと、スルーホールを構成する第2の
穴を形成する第2ステップと、表面全体に化学銅による
パネルメッキを施して化学銅メッキ層を形成する第3ス
テップと、前記第1の穴および前記第2の穴が形成され
た部分を除いて前記表面全体にドライフィルムを貼付す
る第4ステップと、前記表面全体に電解メッキを施す第
5ステップと、前記ドライフィルムを剥ぐ第6ステップ
と、前記化学銅メッキ層に回路形成のためのエッチング
を施す第7ステップと、を備えたことを特徴とするプリ
ント配線板の製造方法。
3. A first step of forming a first hole forming a via hole, a second step of forming a second hole forming a through hole, and a panel plating with chemical copper on the entire surface. A chemical copper plating layer to form a chemical copper plating layer, a fourth step of attaching a dry film to the entire surface except the portions where the first hole and the second hole are formed, and A printed wiring board comprising: a fifth step of electrolytic plating; a sixth step of peeling the dry film; and a seventh step of etching the chemical copper plating layer for forming a circuit. Production method.
【請求項4】 前記第4ステップにおいてポジ型のドラ
イフィルムを貼付することを特徴とする請求項3に記載
のプリント配線板の製造方法。
4. The method of manufacturing a printed wiring board according to claim 3, wherein a positive type dry film is attached in the fourth step.
【請求項5】 前記第4ステップにおいてネガ型のドラ
イフィルムを貼付することを特徴とする請求項3に記載
のプリント配線板の製造方法。
5. The method of manufacturing a printed wiring board according to claim 3, wherein a negative dry film is attached in the fourth step.
JP6203996A 1996-02-23 1996-02-23 Printed wiring board Expired - Fee Related JP3817291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6203996A JP3817291B2 (en) 1996-02-23 1996-02-23 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6203996A JP3817291B2 (en) 1996-02-23 1996-02-23 Printed wiring board

Publications (2)

Publication Number Publication Date
JPH09232707A true JPH09232707A (en) 1997-09-05
JP3817291B2 JP3817291B2 (en) 2006-09-06

Family

ID=13188636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6203996A Expired - Fee Related JP3817291B2 (en) 1996-02-23 1996-02-23 Printed wiring board

Country Status (1)

Country Link
JP (1) JP3817291B2 (en)

Also Published As

Publication number Publication date
JP3817291B2 (en) 2006-09-06

Similar Documents

Publication Publication Date Title
KR100346400B1 (en) Multi-layer pcb and the manufacturing method the same
US5218761A (en) Process for manufacturing printed wiring boards
JPH04148590A (en) Multilayer printed circuit board and manufacture thereof
JP2003218519A (en) Printed board and its manufacturing method
JPH1187931A (en) Manufacture of printed circuit board
JP2004146742A (en) Manufacturing method for wiring board
KR100313611B1 (en) Method of fablicating PCB
JP2003218490A (en) Printed wiring board and its manufacturing method
JP3238380B2 (en) Method of forming fine through-hole conductive portion of circuit board
JPH05259639A (en) Manufacture of printed wiring board
JP4045120B2 (en) Multilayer printed wiring board and manufacturing method thereof
JPH11261236A (en) Multi-layer printed wiring board and manufacture thereof
JP3817291B2 (en) Printed wiring board
JPH1187886A (en) Production of printed wiring board
KR20030037738A (en) Method for creating blind via holes in printed circuit board
KR100313612B1 (en) Method of making blind-via hole in PCB
JP3217563B2 (en) Manufacturing method of printed wiring board
JP2828825B2 (en) Method for manufacturing high-density printed wiring board having blind holes
JPH0818228A (en) Manufacture of multi-layer printed board
JP3223854B2 (en) Manufacturing method of multilayer printed wiring board
JP3984092B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2003168868A (en) Method for manufacturing printed circuit board
JPH1168316A (en) Manufacture of printed wiring board
JP2003304067A (en) Multilayer printed wiring board and its manufacturing method
JP3130707B2 (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20051130

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051205

A521 Written amendment

Effective date: 20060126

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060322

A521 Written amendment

Effective date: 20060414

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060612

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees