JPH09223200A - 多機能チップ・カード - Google Patents

多機能チップ・カード

Info

Publication number
JPH09223200A
JPH09223200A JP8219850A JP21985096A JPH09223200A JP H09223200 A JPH09223200 A JP H09223200A JP 8219850 A JP8219850 A JP 8219850A JP 21985096 A JP21985096 A JP 21985096A JP H09223200 A JPH09223200 A JP H09223200A
Authority
JP
Japan
Prior art keywords
application
address
memory
area
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8219850A
Other languages
English (en)
Inventor
Klaus Gungl
クラウス・ガングル
Trong Son Dr Dao
サン・ダオ・トロン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09223200A publication Critical patent/JPH09223200A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357—Cards having a plurality of specified features
    • G06Q20/3576—Multiple memory zones on card
    • G06Q20/35765—Access rights to memory zones

Abstract

(57)【要約】 （修正有） 【課題】 １個のチップ・カード上に互いにアクセスし
ない複数のアプリケーション・プログラムを集積化す
る。 【解決手段】 アプリケーション・プログラムの集積化
は個々のプログラムの分離および切り離しを通じて行
う。プロセッサ・ユニット５０とメモリ・ユニット６０
から成る複数の互いに独立したユニットの集積化が達成
される。独立ユニットの各々は、対応の安全システムお
よびコード化システムを備えた従来のチップ・カードの
チップに構造および機能が基本的に対応している。独立
ユニットと外部世界、また必要に応じてチップ・カード
上の他のユニット間のコミュニケーションは個々の独立
ユニットを管理する制御ユニット３０を介して行う。独
立ユニット間のコミュニケーションはそれぞれのプロセ
ッサ・ユニットを介してのみ行え、リンクしたメモリ・
ユニットへのアクセスは対応のプロセッサ・ユニットを
迂回しては行うことはできない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は１つのチップ・カー
ドへの複数機能の集積化に関する。
【０００２】
【従来の技術】クレジット・カードの大きさと形状に類
し、プラスチックや金属で作られた、集積した電子チッ
プを有するカードは、今日、データ・キャリヤ・カード
あるいはチップ・カードとして知られている。単純な記
憶カード（メモリ・チップ・カードあるいはメモリ・カ
ードとして知られている）に対して、インテリジェント
・データ・キャリヤ・カード（また、多機能チップ・カ
ードあるいはスマート・カードという名でも知られてい
る）は、メモリ機能に加え、データ・キャリヤ・カード
のチップに記憶させたデータ制御のためのプロセッサを
有している。これはデータの良好な保護を可能とし、チ
ップ・カードの機能を改良することになる。一般的に、
単純なメモリ・カードはデータの書込みと読取りのみ可
能である。スマート・カードはこの機能に加えて、デー
タの組織化、データの分離、データの管理、およびデー
タの保護等も行う。
【０００３】チップ・カードは通常、マイクロプロセッ
サとメモリを集積させたチップを有する。メモリは更に
複数の個別領域に分割されて機能別に履行実行させるこ
とができる。
【０００４】チップ・カードは、第１メモリ領域とし
て、書込みできない、通常、ＲＯＭ（読取専用メモリ）
として設計される持久記憶装置を有しており、この領域
は以後、単にＲＯＭと称する。このＲＯＭは一般的にチ
ップ・カードのオペレーティング・システムを含んでい
る。また、プログラムがＲＯＭに記憶させられており、
例えばデータ流れやコーディングの変換、また自動機械
との入力／出力の実行（例えば、自動現金支払い機との
「初期接続」手順による）等の一般的機能を有する。
【０００５】他のメモリ領域として、チップ・カードは
書込み可能な持久記憶装置を有し、通常、ＥＥＰＲＯＭ
（電気的に削除可能なプログラム可能読取り専用メモ
リ）、あるいはＥＰＲＯＭ（電気的にプログラム可能な
ＲＯＭ）、あるいはＯＴ／ＰＲＯＭ（１回プログラム可
能なＲＯＭ）として設計される。簡潔にするため、ここ
で説明する時の書込み可能な持久記憶装置はＥＥＰＲＯ
Ｍとする。しかし、書込み可能な持久記憶装置をＥＥＰ
ＲＯＭと限定する訳ではない。このチップ・カードによ
るアプリケーションのためのアプリケーション・プログ
ラムは一般的にこのＥＥＰＲＯＭに記憶されている。
【０００６】そして、このチップ・カードは一般的に別
の書込み可能な持久記憶装置を持ち、それは通常、ＲＡ
Ｍ（等速呼出し記憶装置）として設計されており、以
後、これは単にＲＡＭと称する。ＲＡＭは、チップ・カ
ードのマイクロプロセッサの特にデータの緩衝記憶装置
用の作業用記憶域としての役目を果たす。
【０００７】チップ・カードの機能原理は、現金支払機
用チップ・カードの例を通じて説明する。チップ・カー
ドを自動現金支払機に入れると、そのチップ・カードの
マイクロプロセッサは自動現金支払機に接続されて、オ
ペレーションを開始する。データ交換（初期接続手順）
のため、チップ・カードは第１ステップとして自動現金
支払機に乱数を送る。第２ステップで自動現金支払機は
この乱数をコード化し、これを暗号化した番号としてチ
ップ・カードに送り返す。第３ステップでは、チップ・
カードは受け取った番号をキーを使用して解読し、受け
取った結果を予め演算した結果と比較する。乱数は解読
した演算と共にチップ・カードの作業用記憶域（ＲＡ
Ｍ）に記憶させる。一方、解読キーをＲＯＭにファイル
しておく。この理由は、このキーが改ざんを防止するた
めに特に保護されなければならないからである。
【０００８】第４ステップで、自動現金支払機はチップ
・カードに乱数を送り、第５ステップで、チップ・カー
ドはその乱数を暗号化し、自動現金支払機に送り返す。
第６ステップで、その自動現金支払機の部分で第３ステ
ップと同様な解読を行う。この時点まで処理がミスなく
行われたら、チップ・カードと自動現金支払機はデータ
交換の準備が整い、一般的に、データ交換はコード化し
たデータを介して行われる。このデータ交換を実行する
ために、チップ・カードに記憶させてある対応のアプリ
ケーション・プログラムを呼び出す。ここの例における
アプリケーションとして、収支額明細書を伴う預金処理
を行うことにする。
【０００９】自動現金支払機はチップ・カードに対し
て、どのアプリケーションを実行するのか尋ね、チップ
・カードは「預金」と回答する。次に、自動現金支払機
は預金する額を尋ね、回答としてチップ・カードから利
用額を受ける。この時点で、利用額をＥＥＰＲＯＭの特
定領域に書き込むようにチップ・カードのアプリケーシ
ョン・プログラムにより指令が与えられる。
【００１０】この例から、アプリケーション・プログラ
ムが呼び出された後、このアプリケーション・プログラ
ムがチップ・カードに対する「支配者」となり、従って
チップ・カードに記憶させたデータの支配者となること
は明らかである。現在まで、各チップ・カードについて
１だけアプリケーションが履行されていた。しかし、い
くつかのアプリケーション・プログラムが１つのチップ
・カードにロードさせられる場合、機密性のあるデータ
を含むこうしたプログラムのために保護をしなくてはな
らず、そうすると、これらの機密性のあるデータや、お
そらく全プログラムも読取りできなくなる。複数のアプ
リケーション・プログラムを有するチップ・カード（い
わゆる複数機能あるいは多機能チップ・カード）の使用
による問題は、アプリケーション・プログラムへのアク
セスについて、アプリケーションのオペレータ（例えば
銀行）に許可を与えなくてはならないことである。しか
し、一度オペレータがそのアプリケーション・プログラ
ムを通じてチップ・カードにアクセスし、そして、その
アプリケーション・プログラムによりチップ・カードに
対する使用上の支配者となることが許可されると、その
オペレータはチップ・カード上を自由に移動できるよう
になる。もしそのオペレータが、チップ・カードの所有
者あるいは使用者が気が付かないように、あるいは気が
付く可能性なく、目的の機能に加えて他のアクティビテ
ィも実行するようにアプリケーション・プログラムを書
き込むことが、そのオペレータが意図すれば、可能であ
る。従って、そのアプリケーション・プログラムのオペ
レータは、コード番号、あるいは他のアプリケーション
・プログラムのアクティビティのタイプや範囲のよう
な、様々なアプリケーション・プログラムからの秘密情
報も得ることができる。一方、別のアプリケーション・
プログラムの別のオペレータや、担当オペレータのごと
く装う誰か別の人が、他のアプリケーションの秘密情報
を見たり、アプリケーションを改ざんして、例えば、現
金支払いアプリケーションの機能上の特性の知識を通じ
てカードに不正な現金の支払いをさせることを行う可能
性がある。
【００１１】チップ・カードのメモリ保護についてはＩ
ＢＭ社のTechnical Disclosure Bulletin（以後ＴＤＢ
文書と称する）、Vol. 32, Nr.5a、１９８９年１０月号
の４１６頁−４１７頁から知ることができる。これによ
ると、チップ・カードのメモリは保護領域と非保護領域
に分けられ、オペレーティング・システムや特別なコー
ドはその保護領域に位置させ、一連のアプリケーション
・プログラムは非保護領域にファイルさせることができ
る。メモリはアドレス復号化ユニットによりモニタされ
る。このアドレス復号化ユニットは、アドレス・バス上
のアドレスがモニタした領域内にある時に「真の」信号
に応答する。アプリケーション・プログラムが保護メモ
リ領域にアクセスを試みると、アドレス復号化ユニット
はこれを認識し、マイクロプロセッサにマスク可能では
ない割込み信号を与える。するとマイクロプロセッサは
レジスタにロードされたデータを直接削除する。これを
通じて、オペレーティング・システムその物だけがメモ
リの保護領域にアクセス可能となる。従ってアプリケー
ション・プログラムは、保護されたメモリ領域にファイ
ルされたコードやオペレーティング・システムにアクセ
スできない。しかし、この解決方法はオペレーティング
・システム、あるいはコードのように特別保護が必要な
データのみが、チップ・カード上のアプリケーション・
プログラムへの許可されてないアクセスに対して保護す
ることができる。しかし、複数のアプリケーション・プ
ログラムは、妨害なく、完全に互いにアクセス可能であ
り、相互保護は存在しない。
【００１２】
【発明が解決しようとする課題】本発明の目的は、一方
でチップ・カードに記憶させた複数のアプリケーション
・プログラムが互いにアクセスせず、チップ・カード上
に複数のアプリケーション・プログラムの集積化を可能
とすることである。
【００１３】
【課題を解決するための手段】上記課題を解決するた
め、本発明によれば、１個のチップ・カード上への複数
のアプリケーション・プログラムの集積化は個々のプロ
グラムを分離および切り離しを通じて行う。
【００１４】本発明の第１の実施例では、それぞれプロ
セッサ・ユニットとメモリ・ユニットから成る複数の互
いに独立したユニットの集積化が達成される。これらの
独立ユニットの各々は、対応の安全システムおよびコー
ド化システムを備えた従来のチップ・カードのチップに
構造および機能が基本的に対応している。これらの独立
ユニットと外部世界、また必要に応じてチップ・カード
上の他のユニット間のコミュニケーションは個々の独立
ユニットを「管理する」制御ユニットを介して行う。独
立ユニットの他の独立ユニット間のコミュニケーション
はそれぞれのプロセッサ・ユニットを介してのみ行うこ
とができ、リンクしたメモリ・ユニットへのアクセスは
対応のプロセッサ・ユニットの迂回を通じては行うこと
ができない。
【００１５】上記本発明の第１実施例によるチップ・カ
ード上の複数の独立ユニットの集積化は、互いに影響を
与える可能性なく、あるいは互いに許可されてないアク
セスの実現を不可能に、いくつかのアプリケーションの
単純で安全な並置を可能とする。例えば、４個の独立ユ
ニットのチップ・カードは、１つの同じチップ・カード
で少なくとも４つの独立したアプリケーションが可能で
あり、同時に最大限の安全を確保できる。
【００１６】独立ユニットの各々に対するプロセッサは
個別に構成することができ、また、一般的に情報あるい
は秘密も含まず、また、各アプリケーションに対する対
応のメモリ・ユニットだけが異なり、そして秘密情報を
含むことができるので、独立ユニットのプロセッサの集
積化が望ましいと言える。また、一般的に、プロセッサ
部分はメモリ部分よりチップ上に広いスペースを必要と
するので、チップ・カード上の単一プロセッサへのプロ
セッサの集積化はコストやチップ上の必要スペースの大
幅な縮小を意味する。しかし、この集積化は上記したの
と同じ問題を生みだす。すなわち、アプリケーションに
対する影響と許可されないアクセスの可能性に対し相互
保護がなければならない。
【００１７】１つのプロセッサを有する１つのチップ・
カード上の異なったアプリケーションの分離は、本発明
によれば、チップ・カードのメモリ領域でアプリケーシ
ョン・セグメントの分割手段、望ましくはハードウェア
支援の分割手段の挿入を介して行う。この分離は結果と
して、各アプリケーションがメモリ内の特定の領域のみ
アクセス可能となり、また所定のメモリ領域の外側での
アクセスはこのアプリケーションに対して無効とされ
る。望ましくは、アプリケーションの予め設定したアク
セス領域を、このアプリケーションの記憶用に必要なメ
モリ領域内に特定させ、可能な緩衝記憶領域により補足
させる。さらに、アクセスはオペレーティング・システ
ムの一般的にアクセス可能なデータを有するメモリの領
域に対して行うことができ、一般的な機能は例えば、チ
ップ・カードのオペレーティング・システムにより使用
可能となる。
【００１８】アプリケーションに対して許可されたメモ
リ領域の外側のメモリ領域へのアプリケーションのアク
セスが試みられると、割込み信号、望ましくはマスク不
可能な割込み信号が発生し、それが例えばチップ・カー
ドを無能にするか、あるいは、そのアプリケーションを
再設定、つまり、そのアプリケーションは乱数を送る
「初期接続手順」における初めのステップに、もう一度
置かれる。別のプロセスでは、メモリ領域（例えば、Ｅ
ＰＲＯＭ内）が設けられ、そこで指定された領域外のア
ドレスにアクセスする試みを行ったアプリケーションが
印を付けられる。そしてこの領域をポーリングさせるこ
とができ、アプリケーションの安全チェックを可能とす
る。マスク不可能な割込みの代わりに、アプリケーショ
ンの特定された領域外のメモリ領域も無能にすることが
でき、そこへのアクセスの試みは成功せず、例えば一続
きのゼロまたは１だけを代わりに送る。
【００１９】アプリケーションの分離は本発明によるア
プリケーション・テーブルを用いて行う。アプリケーシ
ョン・テーブルはメモリ領域の始まりと終わりを記憶し
ており、その中では各アプリケーションが記憶される
か、実行するか、あるいは実行可能、つまり、アクセス
可能である。各アプリケーションは、例えばアプリケー
ションがプログラムされる時、望ましくは固定した方法
で、対応の割当られたメモリ領域を受ける。アプリケー
ション・テーブルは各アプリケーションの初期アドレス
と終了アドレスに関連した情報を有する。各アプリケー
ションが呼び出されると、そのアプリケーションの初期
アドレスと終了アドレスが、アプリケーション・テーブ
ルからこの目的のため設けられた初期レジスタと終了レ
ジスタにロードされる。アドレス比較器の使用により、
アプリケーションが所定メモリ領域を残しているかどう
か一定のモニタが行われる。そのアプリケーションが、
例えば、次のアドレスとしてアドレス・バスに対して領
域外のアドレスを提供することにより、初期アドレスと
終了アドレスを通じて割り当てられた領域を残している
なら、望ましくはマスク不可能な割込み信号をトリガし
て、その信号がアプリケーションの現在走行しているプ
ログラムとその実行に割り込む。マスク不可能な割込み
信号によって、そのアプリケーションによりスイッチ・
オフあるいは抑制できない信号が生じる。従って、その
アプリケーション・プログラムは１つだけのアプリケー
ションを有するチップ・カードの環境と類似した閉じた
環境で働くことが保証される。
【００２０】上記のＴＤＢ文書と対照的に、いくつかの
メモリ領域がアプリケーション・テーブルに動的に入れ
ることができ、従って許可されてないアクセスから保護
できる。上記ＴＤＢ文書に相当すると、保護対象の領域
はやはり固定した方法で予め決められ、残りのメモリ領
域はそれ自体保護することができず、アクセスに対して
開放状態のままとなるので、この領域でのアプリケーシ
ョンは互いに分離されず、従って互いにアクセス可能で
ある。それと対照的に、本発明の理論に対応して、いく
つかのメモリ領域が動的に活性可能なように定義するこ
とができるので、活性化した領域は自由にアクセスで
き、同時に非活性領域は保護されたままである。
【００２１】特定のアプリケーションのロードに際し、
初期レジスタおよび終了レジスタが活性化させるメモリ
領域の対応する初期アドレスおよび終了アドレスでロー
ドされる。従ってアプリケーションが実行可能となるメ
モリ領域は動的に判断される。
【００２２】アプリケーション・テーブルの各メモリ領
域の初期アドレスおよび終了アドレスは、これらのアド
レスの再定義がそのアプリケーションあるいは他のどの
アプリケーションを介しても不可能となるように書き込
まれなくてはならない事は理解されよう。このプロセス
は、自動的に、かつアプリケーションとは独立して行う
ことが可能である。新しい初期アドレスは占有したアド
レスから導くことができる。そして、終了アドレスはア
プリケーションのサイズにより決定する。このプロセス
は全てのアプリケーションに透明であり、オペレーティ
ング・システムにしっかり固定されているので、可能性
のある改ざんに無防備の部分はない。
【００２３】チップ・カードのメモリ内でのアプリケー
ションの分離に対して、別のハードウェア支援手段がア
プリケーション・テーブルの代わりに使用可能であり、
それは望ましくは各々のアプリケーションで動的にロー
ドされ、互いにアプリケーションのメモリ領域を動的に
分離する。選択したアプリケーション領域を指定し、活
性化できるレジスタ・ビットは、一例として、こうした
役割を果たすことができる。複数に分離されたメモリ領
域もセレクタ・モジュールを介して連係させることが可
能である。セレクタの制御はコーディング・ビットの事
前設定を通じて行うのが望ましい。個々のアプリケーシ
ョンに対するコーディング・ビットあるいはレジスタ・
ビットの割当の管理および記憶は、アプリケーション・
テーブルによるのと同様に分離識別メモリ媒体を介して
行わなくてはならない。これは全てのアプリケーション
に対して透明に行わなくてはならない。
【００２４】本発明の別の実施例では、アプリケーショ
ンの分離は、いくつかの隣接した入力信号から１つの出
力に１つの選択信号を切り替えるために適したマルチプ
レクサあるいは他の電子回路を使用して行う。チップ・
カードのプロセッサは、ここではマルチプレクサに接続
させられ、またマルチプレクサは複数のメモリ領域に接
続されており、そのメモリ領域はそのマルチプレクサを
介して動的に選択可能である。各々のメモリ領域にファ
イルさせたアプリケーション・プログラムは同じアドレ
ス・スペースを保持することができる。つまり、全ての
アプリケーション・プログラムは同じアドレスで開始す
ることになる。これはアプリケーション・プログラムの
編集を簡素化する。アプリケーション領域の管理は、分
離したチップ・カード上のアプリケーションのプログラ
ミングに近づくので単純になる。マルチプレクサは次の
ようなレジスタを有するのが望ましい。つまり、動的に
ロードでき、かつ、プロセッサへのアクセスを許可する
か、いくつかのメモリ領域から対応する領域を無能とす
るレジスタである。この実施例は単一のチップ・カード
上にいくつかのチップを表示したものに対応し、そのプ
ロセッサが複数の用途を有することになる。マルチプレ
クサによるメモリ領域の切り替えは、個々のチップ・カ
ードあるいはメモリ・カードの電子的な除去や置換に対
応する。
【００２５】従って、本発明は、履行したアプリケーシ
ョン・プログラムが別のアプリケーション・プログラム
にアクセスしたり、互いに影響したりする可能性無し
に、１つのチップ・カード内で複数のアプリケーション
・プログラムの確実で簡単な履行を可能とする。
【００２６】一般的にメモリへのアクセスあるいは特定
のメモリ領域へのアクセスについてのある例外は許容さ
れることは知られており、それ故、共通の機能がオペレ
ーティング・システムによって使用でき、あるいは、例
えば保護を必要としないデータを読取るために使用する
ことができる。
【００２７】本発明は特に複数の機能を有するチップ・
カードを用いたアプリケーションについて適しており、
また、前述の安全条件下でのアプリケーションを初めて
可能にする。
【００２８】
【発明の実施の形態】本発明のより詳細な説明を添付の
図面を参照に実施例について行う。機能的に類似の部材
は同じ番号で示す。
【００２９】図１は、複数のアプリケーションを記録す
るための本発明によるチップ・カード１０の第１実施例
を示す。このチップ・カード１０は外部に対する物理的
な接点となる接点フィールド２０を有する。制御ユニッ
ト３０はその接点フィールド２０に接続されており、ま
た一続きの独立ユニット４０にも接続されている。独立
ユニット４０の各々は分離マイクロプロセッサ５０と分
離メモリ・ユニット６０を有する。個別の独立ユニット
４０の各々は機能的に閉じたユニットを表している。独
立ユニット４０の１つである各メモリ・ユニット６０
は、その独立ユニットに属する対応のマイクロプロセッ
サ５０を介してのみアクセス可能であり、従来技術とし
て公知の対応する安全手順により保護できる。独立ユニ
ット４０の１つによる他の独立ユニット４０への許可さ
れてないアクセスは、対応の相互的な影響と同様に、現
在知られているチップ・カードへの安全警戒により不能
にすることが可能である。すなわち、独立ユニット４０
の各々は機能的に単一のチップ・カードに相当する。独
立ユニット４０の各々は、そのメモリ６０に１以上のア
プリケーション・プログラムをさらに記録可能であり、
それにより独立ユニット４０の各々はそれぞれ１つのア
プリケーション・プログラムだけを有するのが望まし
い。
【００３０】制御ユニット３０は、チップ・カードがコ
ミュニケーションを行う自動装置によって制御される電
子スイッチとして履行されるのが望ましい。このスイッ
チは、対応の独立ユニットの選択されたアプリケーショ
ンへデータ接点を向ける責任を持つ。このプロセスは、
いくつかのチップ・カードからの選択手続きにほぼ対応
しており、また、一般的に分離して保護されるべきもの
ではない。
【００３１】図２は本発明の別の実施例のアーキテクチ
ャを示している。図１の実施例とは対照的に、この実施
例はデータ・バス１２０とアドレス・バス１３０を介し
て１つの（共通の）プロセッサ領域１１０に接続させた
１つだけの（共通の）メモリ１００を持つ。図示してな
い一続きの機能ユニットに加え、図２に例として示した
プロセッサ１１０はオペレーティング・システム・コー
ド・レジスタ１４０を有しており、そのレジスタはメモ
リ１００とデータ・バス１２０を介して接続させられ、
またオペレーティング・システム復号化論理回路１５０
とも接続させてある。プロセッサ１１０は、さらに、割
込み論理回路１６０、データ・バス１２０およびアドレ
ス・バス１３０と接続させた次のステップの論理回路１
７０、そしてアドレス・バス１３０に加え、次のステッ
プの論理回路１７０と接続させたプログラム・カウンタ
１８０を有する。このプロセッサ１１０の別な機能ユニ
ットは分かり易くするために、ここには図示せず、また
説明はない。
【００３２】さらに、初期レジスタ２００、終了レジス
タ２１０、アドレス比較器２２０がアドレス・バス１３
０とデータ・バス１２０に接続されている。初期レジス
タ２００と終了レジスタ２１０は、さらにアプリケーシ
ョン・テーブル２３０に接続されている。アドレス比較
器２２０は割込み復号化論理回路２４０に接続され、そ
の論理回路２４０はオペレーティング・システム・コー
ド・レジスタ１４０、オペレーティング・システム復号
論理回路１５０、割込み論理回路１６０にも接続されて
いる。
【００３３】メモリ１００には、一続きのアプリケーシ
ョン・プログラム３００、３１０、３２０、３３０があ
る。アプリケーション・プログラム３００−３３０の各
々は、一例としてアプリケーション・プログラム３２０
について示したように、初期アドレスＡと終了アドレス
Ｅを有する。メモリ１００に記憶されているアプリケー
ション・プログラム３００−３３０のこれら初期アドレ
スと終了アドレスは、それぞれのアプリケーション・プ
ログラムに関連してアプリケーション・テーブル２３０
にファイルされる。例えば、アプリケーション・プログ
ラム３２０がアプリケーション・テーブル２３０から初
期レジスタ２００に呼び出されたら、対応して、アプリ
ケーション・プログラム３２０の終了アドレスＥがアプ
リケーション・テーブル２３０から終了レジスタ２１０
にロードされる。
【００３４】アプリケーション・プログラム３２０の処
理の間に、アドレス比較器２２０は、メモリ１００用の
アドレス・バス１３０にファイルされたアドレスと、初
期レジスタ２００と終了レジスタ２１０にファイルされ
たアドレスとを比較する。メモリ１００用のアドレス・
バス１３０にファイルされたアドレスが、初期レジスタ
２００にファイルされた初期アドレスＡと終了レジスタ
２１０にファイルされた終了アドレスＥにより決められ
たアドレス領域の外側にあることをアドレス比較器２２
０が認識したなら、アドレス比較器２２０は割込み復号
化論理回路２４０への信号を初期化し、割込み復号化論
理回路２４０も割込み論理回路１６０へ作用する。割込
み論理回路１６０と割込み復号化論理回路２４０の両方
は、例えばアプリケーション・プログラム３２０により
無効とさせることができないマスク不可能割込み信号を
提供する。
【００３５】アプリケーション・プログラム３００−３
３０の初期アドレスと終了アドレスはアプリケーション
・テーブル２３０にファイルされており、これらはチッ
プ・カード上のアプリケーション・プログラムをロード
する時にアプリケーション・テーブル２３０に固定した
方法でファイルして記憶させ、例えばアプリケーション
・プログラム３００−３３０のどれか一つを介して変更
できないようにするのが望ましい。これは、アプリケー
ション・テーブル２３０のメモリ領域にアドレスを焼き
付けることにより行うのが望ましい。アドレスの焼き付
けは、アクセス不可能な固定したプログラミング手順で
あり、ファイルしたアドレスの演算の結果として常に新
しいアドレスを書込む。従って、メモリ領域に重複して
書込むのは不可能となる。このプロセスは固定した方法
でオペレーティング・システムにコードさせるのが望ま
しく、初期化のみ可能である。これは完全に透明であ
り、改ざん等はできない。
【００３６】メモリ１００におけるアプリケーション・
プログラム３００−３３０の互いの明確な分離は、初期
レジスタ２００、終了レジスタ２１０、アドレス比較器
２２０に関連したアプリケーション・テーブル２３０を
通じ確実に行われる。このアプリケーション・テーブル
２３０は、例えばチップ・カードのＥＥＰＲＯＭあるい
はＯＴ−ＰＲＯＭの形の余分なメモリとして構成し、自
前の保護アクセス機構を有するのが望ましい。
【００３７】アドレス・バス１３０にファイルしたアド
レスをコンスタントにモニタするアドレス比較器２２０
の代わりに、復号器も使用可能であり、初期レジスタお
よび終了レジスタにより許可されたアドレス領域を復号
し、そして許可する。この領域の外側のアドレスは無視
され、それによる効果は、例えば、アクセスの試みが
「空のスペースへ」といれられたようになる。
【００３８】初期レジスタ２００と終了レジスタ２１０
は、アプリケーション・テーブル２３０からのそれに属
する初期アドレスと終了アドレスで、メモリ１００から
アプリケーション・プログラム３００−３３０の１つを
呼び出す際にロードされ、従って動的なメモリ保護を行
う。
【００３９】メモリ１００にロードされているアプリケ
ーション・プログラム３００−３３０の分離は、記憶し
たアプリケーション・プログラムの各々で動的にロード
されるような、例えばレジスタ・ビットの形の余分なハ
ードウェア構成部品の助けにより実施される。これらの
余分なレジスタ・ビットは、例えばメモリ１００の選ん
だメモリ領域を指定して活性化することができる。これ
を達成するため、メモリ１００の全メモリ領域、あるい
は対応してその部分だけが、各々分離可能入力あるいは
分離要求入力を有するブロックに分けられる。図２のア
プリケーション・テーブル２３０によるメモリ領域の活
性化あるいは非活性化の代わりに、メモリ１００の対応
する領域がレジスタ・ビットで活性化あるいは非活性化
される。レジスタ・ビットの事前設定が、アプリケーシ
ョンの選択で対応のビットを設定する自動装置を通じて
行うのが望ましい。レジスタ・ビットに対するアプリケ
ーションの割当は、そのアプリケーション・テーブルに
対応した特別に保護されたメモリ領域において履行さ
れ、組織化される。レジスタ・ビットが設定されていれ
ば、メモリ１００の対応する領域からの読取りは不可能
である。
【００４０】図３は、図２によるメモリ１００用に示し
たレジスタ・ビットを有する構成のタイプを示してい
る。ここでは、メモリ１００はアプリケーション・プロ
グラム３００−３３０に対応する個別のメモリ領域に分
割されている。個々のメモリ領域は、複数の要求レジス
タ３５０により活性化あるいは非活性化できる。図３に
示された例では、アプリケーション・プログラム３２０
に対するメモリ領域のみが、このメモリ領域に割り当て
られた要求レジスタ３６０の対応するレジスタ・ビット
の１つを設定することにより活性化される。
【００４１】図３に示した例から、アプリケーション・
プログラム３００−３３０からの全プログラム、あるい
はその一部分だけについて各ケースにおいて要求レジス
タ３５０が活性化あるいは非活性化できる事が分かる。
メモリ１００のメモリ領域の対応する微調整はアプリケ
ーションごとに必要とされ、例えば、１つのアプリケー
ションは数ビットを必要とする。ビットの数はアプリケ
ーションのサイズを示す。
【００４２】図３によるメモリ内でのアプリケーション
・プログラムの分離は容易に履行できるが、意図的ある
いは意図しない電圧動作、例えば、ショート電圧妨害を
通じて変化してしまう可能性があり、要求レジスタ３５
０のレジスタ・ビットは故意ではなく「トリップ」して
しまう。それゆえ、個々のレジスタ・ビットの代わり
に、ビット・チェーンを要求レジスタ３５０の活性化あ
るいは非活性化のために使用することができる。
【００４３】さらなる保護としては、数ビットの組合せ
が１ビット要求の代わりの要求の組合せとして履行可能
である。図４はこうした構成を示している。図４の要求
組合せ４００は復号化論理回路４１０を介してメモリ１
００と接続されている。電圧妨害の際に個々のビットが
全てゼロあるいは１にトリップする問題は、複数のゼロ
と複数の１との組合せを通じて回避できる。選択したア
プリケーションに属するビット・チェーンを、そのアプ
リケーションのロードを行う時の予め定義したパターン
でロードさせ、それは、複数のゼロと複数の１の組合せ
から成るのが望ましい。正確なパターンの復号化だけが
アクセスを許す。このタイプのパターンが偶然生まれて
しまうという事は殆ど起こり得ない。
【００４４】図５は本発明による異なったアプリケーシ
ョン・プログラムの分離用の別の構成を示す。チップ・
カードのプロセッサ５００がマルチプレクサ５１０に接
続させられ、マルチプレクサも複数のメモリ領域５２
０、５３０、５４０、５５０に接続させられている。個
々のメモリ領域５２０−５５０はこの実施例ではマルチ
プレクサ５１０を通じて動的に選択される。メモリ領域
５２０−５５０にファイルした各々のアプリケーション
・プログラムは全て同じアドレス・スペースを占めるこ
とができる。つまり、全てのアプリケーション・プログ
ラムは同じアドレスによって開始可能である。マルチプ
レクサ５１０は、動的にロード可能であり、プロセッサ
５００へのアクセスを許可するか、メモリ領域５２０−
５５０の番号から対応の領域を不能にするレジスタ５６
０を有するのが望ましい。マルチプレクサ５１０による
メモリ領域５２０−５５０間での切り替えは、各々のチ
ップ・カードの電子除去と置換に対応する。
【００４５】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４６】（１）１つ以上のプロセッサ・ユニット
（５０）とメモリ・ユニット（６０）を各々有する、複
数の相互に独立したユニット（４０）と、上記相互に独
立したユニット（４０）の制御用の制御ユニット（３
０）とを有し、独立ユニット（４０）のお互いのコミュ
ニケーションは各々のプロセッサ・ユニット（５０）を
通じてのみ行うことができ、接続したメモリ・ユニット
（６０）へのアクセスは各々のプロセッサ・ユニット
（５０）の迂回により得ることができないことを特徴と
する、複数のアプリケーション・プログラムの集積用デ
ータ・キャリヤ・カード（１０）。 （２）上記独立ユニット（４０）の各々は閉じた機能ユ
ニットを提供し、それにより独立ユニット（４０）の１
つのメモリ・ユニット（６０）はそれに属する対応のプ
ロセッサ・ユニット（５０）を介してのみアクセス可能
であり、そのプロセッサ・ユニットは適切な安全手段に
より保護され、対応の相互影響に加え、独立ユニット
（４０）の１つによる別の独立ユニット（４０）への許
可されてないアクセスは無効とすることを特徴とする、
上記（１）に記載のデータ・キャリヤ・カード。 （３）上記独立ユニット（４０）の各々は個々の単一デ
ータ・キャリヤ・カードに機能的に対応することを特徴
とする、上記（１）あるいは（２）に記載のデータ・キ
ャリヤ・カード。 （４）上記独立ユニット（４０）の各々は１つのアプリ
ケーション・プログラムの最大を有することを特徴とす
る、上記（１）乃至（３）に記載のデータ・キャリヤ・
カード。 （５）上記制御ユニット（３０）は、データ・キャリヤ
・カード（１０）がコミュニケーションを行う１つのユ
ニットによって制御される電子スイッチ（３０）であ
り、このスイッチ（３０）は対応の独立ユニット（４
０）の選択したアプリケーションに対するデータ接点を
割り当てることを特徴とする、上記（１）乃至（４）に
記載のデータ・キャリヤ・カード。 （６）１つのアプリケーション（３００−３３０）の最
小を記録するためのメモリ（１００）と、プロセッサ
（１１０）を有し、各アプリケーションが上記メモリ
（１００）内の特定のメモリ領域へのアクセスのみ得る
ことができ、各々のアプリケーションについて予め定め
た上記メモリ（１００）のメモリ領域の外側の個々のア
プリケーションのアクセスは無効とされるように、該メ
モリ（１００）における１つのアプリケーション（３０
０−３３０）の最小の分離のための手段により特徴づけ
られるデータ・キャリヤ・カード。 （７）上記分離手段は、それぞれのアプリケーション
（３２０）がアクセスできるメモリ領域の初期アドレス
（Ａ）と終了アドレス（Ｅ）に関する情報を記憶させた
アプリケーション・テーブル（２３０）と、上記それぞ
れのアプリケーションの初期アドレス（Ａ）と終了アド
レス（Ｅ）によって定義される上記メモリ（１００）内
のアプリケーション（３２０）のメモリ領域（Ａから
Ｅ）内に、これらのファイルしたアドレスが位置してい
るかどうか確実にするためアドレス・バス（１３０）上
にファイルしたアドレスをモニタし、また上記メモリ
（１００）内のアプリケーション（３２０）のメモリ領
域（ＡからＥ）内に、上記アドレス・バス（１３０）上
にファイルしたアドレスの１つが位置させられている時
に適切な動作を開始するアドレス・モニタ手段（２２
０）、とを有することを特徴とする上記（６）に記載の
データ・キャリヤ・カード。 （８）上記アドレス・モニタ手段（２２０）は、上記領
域を復号し許可するアドレス・デコーダを有し、上記ア
ドレス領域の外側のアドレスは無視されることを特徴と
する上記（７）に記載のデータ・キャリヤ・カード。 （９）上記アドレス・モニタ手段（２２０）は、各々の
アプリケーション（２３０）がアクセスできるメモリ領
域の初期アドレス（Ａ）を記録するための初期レジスタ
（２００）と、各々のアプリケーション（２３０）がア
クセスできるメモリ領域の終了アドレス（Ｅ）を記録す
るための終了レジスタ（２１０）と、上記アドレス・バ
ス（１３０）上にファイルしたアドレスを、初期レジス
タ（２００）と終了レジスタ（２１０）にファイルした
アドレス（ＡからＥ）と比較するアドレス比較器（２２
０）と、初期レジスタ（２００）と終了レジスタ（２１
０）にファイルされたアドレス（ＡとＥ）により定義さ
れるメモリ（１００）内のアプリケーション（２３０）
のアドレス領域（ＡからＥ）内に、上記ファイルされた
アドレスの１つも見つからない時に信号を発するモニタ
手段（２４０）、とを有することを特徴とする上記
（７）に記載のデータ・キャリヤ・カード。 （１０）上記分離手段は、上記メモリ（１００）内の選
択したメモリ領域にフラッグをつけ、該メモリ領域を活
性化あるいは非活性化できる複数のレジスタ手段（３５
０）を有することを特徴とする上記（６）に記載のデー
タ・キャリヤ・カード。 （１１）上記複数のレジスタ手段（３５０）の１つの最
小は、要求組合せ手段（４００）と復号化論理回路（４
１０）を有することを特徴とする上記（１０）に記載の
データ・キャリヤ・カード。 （１２）上記分離手段は、複数のメモリ領域（５２０、
５３０、５４０、５５０）に接続させたマルチプレクサ
（５１０）を有し、上記個別のメモリ領域（５２０、５
３０、５４０、５５０）は上記マルチプレクサ（５１
０）を通じて動的に選択できることを特徴とする上記
（６）に記載のデータ・キャリヤ・カード。 （１３）上記メモリ領域（５２０、５３０、５４０、５
５０）にそれぞれファイルされた上記アプリケーション
・プログラムは同じアドレス・スペースを占め、これら
アプリケーション・プログラムは同じ初期アドレスで開
始することを特徴とする上記（１２）に記載のデータ・
キャリヤ・カード。 （１４）上記マルチプレクサ（５１０）は、動的にロー
ドされ、また、上記プロセッサ（５００）に対するアク
セスを提供するか、対応する領域またはメモリ領域（５
２０−５５０）の番号を不能にすることを特徴とする上
記（１２）あるいは（１３）に記載のデータ・キャリヤ
・カード。 （１５）データ・キャリヤ・カード内のメモリ（１０
０）に記憶させた１アプリケーション（３２０）の予め
決められたアドレス領域（ＡからＥ）とのデータ・キャ
リヤ・カードのアドレス・バス（１３０）にファイルし
たアドレスの比較と、上記ファイルしたアドレスの１つ
も、上記メモリ（１００）内のアプリケーション（３２
０）の予め決められたアドレス領域（ＡからＥ）と対応
しない時の信号で、上記メモリ（１００）内のアプリケ
ーション（３２０）のアクセスをモニタすることを特徴
とするモニタ手段。 （１６）上記ファイルしたアドレスの１つも上記メモリ
（１００）内のアプリケーション（３２０）の予め決め
られたアドレス領域（ＡからＥ）と対応しない時、マス
ク不可能な割込み信号がトリガされることを特徴とす
る、上記（１５）に記載の方法。 （１７）上記アプリケーションの走行プログラムおよび
その実行は割り込まれ、そして／あるいは上記データ・
キャリヤ・カードは無効にされ、そして／あるいは上記
アプリケーションはリセットされることを特徴とする、
上記（１６）に記載の方法。 （１８）あるアプリケーションのため設けた領域の外側
のアドレスに対するアクセスをどのアプリケーションが
試みたか、注記させるようにすることを特徴とする、上
記（１５）乃至（１７）に記載の方法。 （１９）あるアプリケーションのため設けた領域の外側
のメモリ領域が無効にされ、ファイルされたアドレスの
１つも上記メモリ（１００）内のアプリケーション（３
２０）の予め決められたアドレス領域（ＡからＥ）と対
応しない時、そのアプリケーションに対するアクセスは
成功しないことを特徴とする、上記（１５）に記載の方
法。 （２０）上記無効とされた領域に対するアクセスの試み
は、複数のゼロあるいは複数の１のチェーンを交付し、
それは該領域の実際の内容と関係は持たないことを特徴
とする、上記（１９）に記載の方法。 （２１）上記アプリケーション（３２０）を呼び出す際
に、上記アプリケーション（３２０）の初期アドレス
（Ａ）が初期レジスタ（２００）にロードされ、上記ア
プリケーション（３２０）の終了アドレス（Ｅ）が終了
レジスタ（２１０）にロードされ、上記アプリケーショ
ン（３２０）の処理の際に、アドレス比較器（２２０）
は上記メモリ（１００）用の上記アドレス・バス（１３
０）に適用させたアドレスを、上記初期レジスタ（２０
０）と終了レジスタ（２１０）にファイルしたアドレス
と比較し、上記アドレス比較器（２２０）が、上記初期
レジスタ（２００）にファイルされた初期アドレス
（Ａ）と終了レジスタ（２１０）にファイルされた終了
アドレス（Ｅ）により定義されたアドレス領域の外側
に、上記メモリ（１００）用のアドレス・バス（１３
０）に適用したアドレスがあることを認識する時、上記
アドレス比較器（２２０）は、上記アプリケーション
（３２０）によって抑制することができないマスク不可
能な割込み信号を初期化することを特徴とする、上記
（１５）乃至（２０）に記載の方法。 （２２）上記アプリケーション（３２０）の初期アドレ
ス（Ａ）と終了アドレス（Ｅ）はアプリケーション・テ
ーブル（２３０）からロードされることを特徴とする、
上記（２１）に記載の方法。 （２３）上記アプリケーション（３２０）の初期アドレ
ス（Ａ）と終了アドレス（Ｅ）は固定した方法で上記ア
プリケーション・テーブル（２３０）に記憶させること
ができることを特徴とする、上記（２２）に記載の方
法。 （２４）上記アプリケーション（３２０）の初期アドレ
ス（Ａ）と終了アドレス（Ｅ）は、上記メモリ（１０
０）内の上記アプリケーション（３２０）の初期記憶を
する際に、上記アプリケーション・テーブル（２３０）
に焼き付けることを特徴とする、上記（２２）あるいは
（２３）に記載の方法。 （２５）上記アプリケーション（３２０）を呼び出す際
に、上記アプリケーション（３２０）の予め決めたアド
レス領域（ＡからＥ）にフラッグをつける対応のレジス
タ手段をロードし、上記ロードしたレジスタ手段は上記
アプリケーション（３２０）の予め決めたアドレス領域
（ＡからＥ）を活性化し、同時に上記メモリ（１００）
の他のアドレス領域は非活性のままとなり、それゆえ、
上記アプリケーション（３２０）のアクセスはアドレス
領域の活性化した領域に対してのみ可能となることを特
徴とする、上記（１５）乃至（２０）に記載の方法。 （２６）上記アプリケーションを呼び出す際に、上記ア
プリケーションのマルチプレクサ（５１０）は、対応の
予め決めたメモリ領域（５２０−５４０）を割り当てる
ことを特徴とする、上記（１５）乃至（２０）に記載の
方法。 （２７）前項のいずれかに記載のチップ・カード内のデ
ータ・キャリヤ・カードの利用あるいは前項のいずれか
に記載の方法の利用。
【００４７】
【発明の効果】本発明は、履行したアプリケーション・
プログラムが別のアプリケーション・プログラムにアク
セスしたり、互いに影響したりする可能性無しに、１つ
のチップ・カード内で複数のアプリケーション・プログ
ラムの確実で簡単な履行を可能とする。
【図面の簡単な説明】
【図１】複数のアプリケーションを記録するための本発
明によるチップ・カードの第１実施例を示す説明図であ
る。
【図２】１つの（共通）メモリと１つの（共通）プロセ
ッサだけを備えた本発明の別の実施例のアーキテクチャ
を説明するブロック図である。
【図３】図２によるメモリ用に示したレジスタ・ビット
を有する、本発明による構成を示す説明図である。
【図４】本発明および図３による構成を示し、これによ
り、複数のビットの組合せが１ビットの要求の代わりに
拡張した保護に対する要求組合せとして履行される。
【図５】異なったアプリケーション・プログラムの分離
用の本発明による別の構成を示し、チップ・カードのプ
ロセッサがマルチプレクサに接続され、マルチプレクサ
も複数のメモリ領域に接続させた状態を示す説明図であ
る。
【符号の説明】
１０ チップ・カード ２０ 接点フィールド ３０ 制御ユニット ４０ 独立ユニット ５０ 分離マイクロプロセッサ ６０ 分離メモリ・ユニット １００ メモリ １１０ プロセッサ領域 １２０ データ・バス １３０ アドレス・バス １４０ オペレーティング・システム・コード・レジス
タ １５０ オペレーティング・システム復号論理回路 ２００ 初期レジスタ ２１０ 終了レジスタ ２２０ アドレス比較器 ２３０ アプリケーション・テーブル ２４０ 割込み復号化論理回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サン・ダオ・トロン ドイツ国デー−70599、スツッツガルト、 ロツワイゼンストラーセ 36

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】１つ以上のプロセッサ・ユニット（５０）
    とメモリ・ユニット（６０）を各々有する、複数の相互
    に独立したユニット（４０）と、 上記相互に独立したユニット（４０）の制御用の制御ユ
    ニット（３０）とを有し、 独立ユニット（４０）のお互いのコミュニケーションは
    各々のプロセッサ・ユニット（５０）を通じてのみ行う
    ことができ、接続したメモリ・ユニット（６０）へのア
    クセスは各々のプロセッサ・ユニット（５０）の迂回に
    より得ることができないことを特徴とする、複数のアプ
    リケーション・プログラムの集積用データ・キャリヤ・
    カード（１０）。
  2. 【請求項２】上記独立ユニット（４０）の各々は閉じた
    機能ユニットを提供し、それにより独立ユニット（４
    ０）の１つのメモリ・ユニット（６０）はそれに属する
    対応のプロセッサ・ユニット（５０）を介してのみアク
    セス可能であり、そのプロセッサ・ユニットは適切な安
    全手段により保護され、対応の相互影響に加え、独立ユ
    ニット（４０）の１つによる別の独立ユニット（４０）
    への許可されてないアクセスは無効とすることを特徴と
    する、請求項１に記載のデータ・キャリヤ・カード。
  3. 【請求項３】上記独立ユニット（４０）の各々は個々の
    単一データ・キャリヤ・カードに機能的に対応すること
    を特徴とする、請求項１あるいは２に記載のデータ・キ
    ャリヤ・カード。
  4. 【請求項４】上記独立ユニット（４０）の各々は１つの
    アプリケーション・プログラムの最大を有することを特
    徴とする、請求項１乃至３に記載のデータ・キャリヤ・
    カード。
  5. 【請求項５】上記制御ユニット（３０）は、データ・キ
    ャリヤ・カード（１０）がコミュニケーションを行う１
    つのユニットによって制御される電子スイッチ（３０）
    であり、このスイッチ（３０）は対応の独立ユニット
    （４０）の選択したアプリケーションに対するデータ接
    点を割り当てることを特徴とする、請求項１乃至４に記
    載のデータ・キャリヤ・カード。
  6. 【請求項６】１つのアプリケーション（３００−３３
    ０）の最小を記録するためのメモリ（１００）と、プロ
    セッサ（１１０）を有し、各アプリケーションが上記メ
    モリ（１００）内の特定のメモリ領域へのアクセスのみ
    得ることができ、各々のアプリケーションについて予め
    定めた上記メモリ（１００）のメモリ領域の外側の個々
    のアプリケーションのアクセスは無効とされるように、
    該メモリ（１００）における１つのアプリケーション
    （３００−３３０）の最小の分離のための手段により特
    徴づけられるデータ・キャリヤ・カード。
  7. 【請求項７】上記分離手段は、 それぞれのアプリケーション（３２０）がアクセスでき
    るメモリ領域の初期アドレス（Ａ）と終了アドレス
    （Ｅ）に関する情報を記憶させたアプリケーション・テ
    ーブル（２３０）と、 上記それぞれのアプリケーションの初期アドレス（Ａ）
    と終了アドレス（Ｅ）によって定義される上記メモリ
    （１００）内のアプリケーション（３２０）のメモリ領
    域（ＡからＥ）内に、これらのファイルしたアドレスが
    位置しているかどうか確実にするためアドレス・バス
    （１３０）上にファイルしたアドレスをモニタし、また
    上記メモリ（１００）内のアプリケーション（３２０）
    のメモリ領域（ＡからＥ）内に、上記アドレス・バス
    （１３０）上にファイルしたアドレスの１つが位置させ
    られている時に適切な動作を開始するアドレス・モニタ
    手段（２２０）、 とを有することを特徴とする請求項６に記載のデータ・
    キャリヤ・カード。
  8. 【請求項８】上記アドレス・モニタ手段（２２０）は、
    上記領域を復号し許可するアドレス・デコーダを有し、
    上記アドレス領域の外側のアドレスは無視されることを
    特徴とする請求項７に記載のデータ・キャリヤ・カー
    ド。
  9. 【請求項９】上記アドレス・モニタ手段（２２０）は、 各々のアプリケーション（２３０）がアクセスできるメ
    モリ領域の初期アドレス（Ａ）を記録するための初期レ
    ジスタ（２００）と、 各々のアプリケーション（２３０）がアクセスできるメ
    モリ領域の終了アドレス（Ｅ）を記録するための終了レ
    ジスタ（２１０）と、 上記アドレス・バス（１３０）上にファイルしたアドレ
    スを、初期レジスタ（２００）と終了レジスタ（２１
    ０）にファイルしたアドレス（ＡからＥ）と比較するア
    ドレス比較器（２２０）と、 初期レジスタ（２００）と終了レジスタ（２１０）にフ
    ァイルされたアドレス（ＡとＥ）により定義されるメモ
    リ（１００）内のアプリケーション（２３０）のアドレ
    ス領域（ＡからＥ）内に、上記ファイルされたアドレス
    の１つも見つからない時に信号を発するモニタ手段（２
    ４０）、 とを有することを特徴とする請求項７に記載のデータ・
    キャリヤ・カード。
  10. 【請求項１０】上記分離手段は、上記メモリ（１００）
    内の選択したメモリ領域にフラッグをつけ、該メモリ領
    域を活性化あるいは非活性化できる複数のレジスタ手段
    （３５０）を有することを特徴とする請求項６に記載の
    データ・キャリヤ・カード。
  11. 【請求項１１】上記複数のレジスタ手段（３５０）の１
    つの最小は、要求組合せ手段（４００）と復号化論理回
    路（４１０）を有することを特徴とする請求項１０に記
    載のデータ・キャリヤ・カード。
  12. 【請求項１２】上記分離手段は、複数のメモリ領域（５
    ２０、５３０、５４０、５５０）に接続させたマルチプ
    レクサ（５１０）を有し、上記個別のメモリ領域（５２
    ０、５３０、５４０、５５０）は上記マルチプレクサ
    （５１０）を通じて動的に選択できることを特徴とする
    請求項６に記載のデータ・キャリヤ・カード。
  13. 【請求項１３】上記メモリ領域（５２０、５３０、５４
    ０、５５０）にそれぞれファイルされた上記アプリケー
    ション・プログラムは同じアドレス・スペースを占め、
    これらアプリケーション・プログラムは同じ初期アドレ
    スで開始することを特徴とする請求項１２に記載のデー
    タ・キャリヤ・カード。
  14. 【請求項１４】上記マルチプレクサ（５１０）は、動的
    にロードされ、また、上記プロセッサ（５００）に対す
    るアクセスを提供するか、対応する領域またはメモリ領
    域（５２０−５５０）の番号を不能にすることを特徴と
    する請求項１２あるいは１３に記載のデータ・キャリヤ
    ・カード。
  15. 【請求項１５】データ・キャリヤ・カード内のメモリ
    （１００）に記憶させた１アプリケーション（３２０）
    の予め決められたアドレス領域（ＡからＥ）とのデータ
    ・キャリヤ・カードのアドレス・バス（１３０）にファ
    イルしたアドレスの比較と、 上記ファイルしたアドレスの１つも、上記メモリ（１０
    ０）内のアプリケーション（３２０）の予め決められた
    アドレス領域（ＡからＥ）と対応しない時の信号で、 上記メモリ（１００）内のアプリケーション（３２０）
    のアクセスをモニタすることを特徴とするモニタ手段。
  16. 【請求項１６】上記ファイルしたアドレスの１つも上記
    メモリ（１００）内のアプリケーション（３２０）の予
    め決められたアドレス領域（ＡからＥ）と対応しない
    時、マスク不可能な割込み信号がトリガされることを特
    徴とする、請求項１５に記載の方法。
  17. 【請求項１７】上記アプリケーションの走行プログラム
    およびその実行は割り込まれ、そして／あるいは上記デ
    ータ・キャリヤ・カードは無効にされ、そして／あるい
    は上記アプリケーションはリセットされることを特徴と
    する、請求項１６に記載の方法。
  18. 【請求項１８】あるアプリケーションのため設けた領域
    の外側のアドレスに対するアクセスをどのアプリケーシ
    ョンが試みたか、注記させるようにすることを特徴とす
    る、請求項１５乃至１７に記載の方法。
  19. 【請求項１９】あるアプリケーションのため設けた領域
    の外側のメモリ領域が無効にされ、ファイルされたアド
    レスの１つも上記メモリ（１００）内のアプリケーショ
    ン（３２０）の予め決められたアドレス領域（Ａから
    Ｅ）と対応しない時、そのアプリケーションに対するア
    クセスは成功しないことを特徴とする、請求項１５に記
    載の方法。
  20. 【請求項２０】上記無効とされた領域に対するアクセス
    の試みは、複数のゼロあるいは複数の１のチェーンを交
    付し、それは該領域の実際の内容と関係は持たないこと
    を特徴とする、請求項１９に記載の方法。
  21. 【請求項２１】上記アプリケーション（３２０）を呼び
    出す際に、 上記アプリケーション（３２０）の初期アドレス（Ａ）
    が初期レジスタ（２００）にロードされ、上記アプリケ
    ーション（３２０）の終了アドレス（Ｅ）が終了レジス
    タ（２１０）にロードされ、 上記アプリケーション（３２０）の処理の際に、アドレ
    ス比較器（２２０）は上記メモリ（１００）用の上記ア
    ドレス・バス（１３０）に適用させたアドレスを、上記
    初期レジスタ（２００）と終了レジスタ（２１０）にフ
    ァイルしたアドレスと比較し、 上記アドレス比較器（２２０）が、上記初期レジスタ
    （２００）にファイルされた初期アドレス（Ａ）と終了
    レジスタ（２１０）にファイルされた終了アドレス
    （Ｅ）により定義されたアドレス領域の外側に、上記メ
    モリ（１００）用のアドレス・バス（１３０）に適用し
    たアドレスがあることを認識する時、 上記アドレス比較器（２２０）は、上記アプリケーショ
    ン（３２０）によって抑制することができないマスク不
    可能な割込み信号を初期化することを特徴とする、請求
    項１５乃至２０に記載の方法。
  22. 【請求項２２】上記アプリケーション（３２０）の初期
    アドレス（Ａ）と終了アドレス（Ｅ）はアプリケーショ
    ン・テーブル（２３０）からロードされることを特徴と
    する、請求項２１に記載の方法。
  23. 【請求項２３】上記アプリケーション（３２０）の初期
    アドレス（Ａ）と終了アドレス（Ｅ）は固定した方法で
    上記アプリケーション・テーブル（２３０）に記憶させ
    ることができることを特徴とする、請求項２２に記載の
    方法。
  24. 【請求項２４】上記アプリケーション（３２０）の初期
    アドレス（Ａ）と終了アドレス（Ｅ）は、上記メモリ
    （１００）内の上記アプリケーション（３２０）の初期
    記憶をする際に、上記アプリケーション・テーブル（２
    ３０）に焼き付けることを特徴とする、請求項２２ある
    いは２３に記載の方法。
  25. 【請求項２５】上記アプリケーション（３２０）を呼び
    出す際に、 上記アプリケーション（３２０）の予め決めたアドレス
    領域（ＡからＥ）にフラッグをつける対応のレジスタ手
    段をロードし、 上記ロードしたレジスタ手段は上記アプリケーション
    （３２０）の予め決めたアドレス領域（ＡからＥ）を活
    性化し、同時に上記メモリ（１００）の他のアドレス領
    域は非活性のままとなり、それゆえ、上記アプリケーシ
    ョン（３２０）のアクセスはアドレス領域の活性化した
    領域に対してのみ可能となることを特徴とする、請求項
    １５乃至２０に記載の方法。
  26. 【請求項２６】上記アプリケーションを呼び出す際に、
    上記アプリケーションのマルチプレクサ（５１０）は、
    対応の予め決めたメモリ領域（５２０−５４０）を割り
    当てることを特徴とする、請求項１５乃至２０に記載の
    方法。
  27. 【請求項２７】前項のいずれかに記載のチップ・カード
    内のデータ・キャリヤ・カードの利用あるいは前項のい
    ずれかに記載の方法の利用。
JP8219850A 1995-09-29 1996-08-21 多機能チップ・カード Pending JPH09223200A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19536169.5 1995-09-29
DE19536169A DE19536169A1 (de) 1995-09-29 1995-09-29 Multifunktionale Chipkarte

Publications (1)

Publication Number Publication Date
JPH09223200A true JPH09223200A (ja) 1997-08-26

Family

ID=7773480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8219850A Pending JPH09223200A (ja) 1995-09-29 1996-08-21 多機能チップ・カード

Country Status (4)

Country Link
US (1) US5912453A (ja)
EP (1) EP0766211A3 (ja)
JP (1) JPH09223200A (ja)
DE (1) DE19536169A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272828A (ja) * 1998-02-06 1999-10-08 Koninkl Philips Electronics Nv 集積回路を有するチップカ―ド
JP2002535772A (ja) * 1999-01-22 2002-10-22 サン・マイクロシステムズ・インコーポレーテッド 小面積装置において実行時環境特権を使用してコンテキスト障壁を横断するアクセスを許可する技術
JP2003522986A (ja) * 1999-01-22 2003-07-29 サン・マイクロシステムズ・インコーポレイテッド 小面積装置においてコンテキスト障壁を用いたセキュリテイを施す技術
JP2003522987A (ja) * 1999-01-22 2003-07-29 サン・マイクロシステムズ・インコーポレイテッド 小面積装置において入力点オブジェクトを使用してコンテキスト障壁を横断するアクセスを許可する技術
JP2003523554A (ja) * 1999-10-19 2003-08-05 アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド 同種のメモリを分割しかつ所定のメモリ・レンジへのインストール済みアプリケーションのアクセスを制限するためのメモリ管理方法及び装置
KR100842333B1 (ko) * 2006-12-20 2008-07-01 삼성전자주식회사 스마트 카드 및 스마트 카드의 동작 방법
JP4981210B2 (ja) * 1999-01-22 2012-07-18 オラクル・アメリカ・インコーポレイテッド 小型装置において共有オブジェクト・インターフエイスを使用してコンテキスト障壁を横断するアクセスを許可する技術

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385645B1 (en) * 1995-08-04 2002-05-07 Belle Gate Investments B.V. Data exchange system comprising portable data processing units
ES2153455T3 (es) 1995-08-04 2001-03-01 Belle Gate Invest B V Sistema de intercambio de datos que incluye unidades portatiles de procesamiento de datos.
WO1998019237A1 (en) 1996-10-25 1998-05-07 Schlumberger Systemes Using a high level programming language with a microcontroller
US6164549A (en) 1997-05-15 2000-12-26 Mondex International Limited IC card with shell feature
DE19723862C2 (de) * 1997-06-06 2000-07-13 Ibm Mobiler Datenträger für Sicherheitsmodule
US6484946B2 (en) * 1997-12-22 2002-11-26 Hitachi, Ltd. IC card information display device and IC card for use therewith
FR2774492A1 (fr) † 1998-02-04 1999-07-30 Schlumberger Ind Sa Dispositif a circuit integre securise par attenuation des signatures electriques
DE19811646C2 (de) * 1998-03-18 2002-11-14 Kathrin Schier Multifunktions-Chipkarte
EP0949593A2 (en) 1998-03-30 1999-10-13 Citicorp Development Center System, method and apparatus for value exchange utilizing value-storing apparatus
US8108307B1 (en) 1998-03-30 2012-01-31 Citicorp Development Center, Inc. System, method and apparatus for value exchange utilizing value-storing applications
US6199762B1 (en) * 1998-05-06 2001-03-13 American Express Travel Related Services Co., Inc. Methods and apparatus for dynamic smartcard synchronization and personalization
ES2274557T3 (es) * 1998-08-31 2007-05-16 Irdeto Access B.V. Sistema para proporcionar datos encriptados, sistema para desencriptar datos encriptados y metodo para proporcionar una interfaz de comunicaciones en dicho sistema desencriptador.
WO2000019699A1 (en) 1998-09-29 2000-04-06 Sun Microsystems, Inc. Superposition of data over voice
US6907608B1 (en) * 1999-01-22 2005-06-14 Sun Microsystems, Inc. Techniques for permitting access across a context barrier in a small footprint device using global data structures
FR2790324B1 (fr) * 1999-02-25 2001-12-28 St Microelectronics Sa Dispositif d'acces securise a des applications d'une carte a puce
FI114434B (fi) 1999-05-11 2004-10-15 Nokia Corp Viestintälaitteet
KR100447051B1 (ko) * 1999-05-31 2004-09-04 미쓰비시덴키 가부시키가이샤 데이터 전송방식
KR20020010926A (ko) 1999-06-10 2002-02-06 헨드리쿠스 하롤트 판 안델 분리된 메모리 영역 내에 상이한 버전의 데이터 세트를저장하는 장치 및 메모리 내의 데이터 세트를 갱신하는 방법
WO2001008111A1 (en) * 1999-07-22 2001-02-01 Koninklijke Philips Electronics N.V. Data carrier for the storage of data and circuit arrangement for such a data carrier
WO2001040910A1 (en) 1999-12-06 2001-06-07 De Jong, Eduard, Karel Computer arrangement using non-refreshed dram
CN1398385B (zh) * 1999-12-07 2010-06-02 太阳微系统公司 识别装置、与识别装置通信的终端和验证照相图象的方法
KR100693874B1 (ko) 1999-12-07 2007-03-12 선 마이크로시스템즈 인코포레이티드 판독을 제어하는 마이크로프로세서를 포함한 컴퓨터 판독매체 및 이러한 매체와 통신하도록 설정된 컴퓨터
JP2001184472A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd アプリケーションプログラムの供給方法、スマートカード、スクリプト供給方法、端末装置およびアプリケーションプログラムを有する記憶媒体
EP1113387A3 (en) * 1999-12-31 2001-11-21 SCHLUMBERGER Systèmes Smart card having a non-volatile memory with a novel mapping
US6795905B1 (en) * 2000-03-31 2004-09-21 Intel Corporation Controlling accesses to isolated memory using a memory controller for isolated execution
JP5090591B2 (ja) * 2000-04-12 2012-12-05 ソニー株式会社 電子装置の制御方法，電子装置及び電子装置の機能の認識方法
FR2808359B1 (fr) * 2000-04-28 2002-06-28 Gemplus Card Int Carte a puce multi-applicatives
JP4261802B2 (ja) * 2000-04-28 2009-04-30 株式会社ルネサステクノロジ Ｉｃカード
FR2810138B1 (fr) * 2000-06-08 2005-02-11 Bull Cp8 Procede de stockage securise d'une donnee sensible dans une memoire d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede
CA2416844A1 (en) 2000-07-20 2002-01-31 Belle Gate Investment B.V. Method and system of communicating devices, and devices therefor, with protected data transfer
US20020044655A1 (en) * 2000-10-18 2002-04-18 Applebaum David C. Information appliance and use of same in distributed productivity environments
US6824064B2 (en) * 2000-12-06 2004-11-30 Mobile-Mind, Inc. Concurrent communication with multiple applications on a smart card
US7762457B2 (en) 2001-07-10 2010-07-27 American Express Travel Related Services Company, Inc. System and method for dynamic fob synchronization and personalization
FR2833374A1 (fr) * 2001-12-12 2003-06-13 Cp8 Procede et dispositif de controle d'acces dans un systeme embarque
DE60210416T2 (de) * 2002-02-28 2006-09-07 Matsushita Electric Industrial Co., Ltd., Kadoma Speicherkarte
US7266842B2 (en) * 2002-04-18 2007-09-04 International Business Machines Corporation Control function implementing selective transparent data authentication within an integrated system
US7089419B2 (en) 2002-04-18 2006-08-08 International Business Machines Corporation Control function with multiple security states for facilitating secure operation of an integrated system
US6851056B2 (en) 2002-04-18 2005-02-01 International Business Machines Corporation Control function employing a requesting master id and a data address to qualify data access within an integrated system
US6715085B2 (en) * 2002-04-18 2004-03-30 International Business Machines Corporation Initializing, maintaining, updating and recovering secure operation within an integrated system employing a data access control function
US8010405B1 (en) 2002-07-26 2011-08-30 Visa Usa Inc. Multi-application smart card device software solution for smart cardholder reward selection and redemption
US8626577B2 (en) 2002-09-13 2014-01-07 Visa U.S.A Network centric loyalty system
US9852437B2 (en) 2002-09-13 2017-12-26 Visa U.S.A. Inc. Opt-in/opt-out in loyalty system
US7121456B2 (en) 2002-09-13 2006-10-17 Visa U.S.A. Inc. Method and system for managing token image replacement
US8015060B2 (en) 2002-09-13 2011-09-06 Visa Usa, Inc. Method and system for managing limited use coupon and coupon prioritization
DE602004009039T3 (de) * 2003-01-31 2011-02-03 Panasonic Corp., Kadoma Halbleiterspeicherkarte und programm zu ihrer steuerung
US20040199787A1 (en) * 2003-04-02 2004-10-07 Sun Microsystems, Inc., A Delaware Corporation Card device resource access control
US7827077B2 (en) 2003-05-02 2010-11-02 Visa U.S.A. Inc. Method and apparatus for management of electronic receipts on portable devices
DE10339212A1 (de) * 2003-08-26 2005-03-31 Infineon Technologies Ag Datenübertragungssystem und Verfahren zum Betreiben eines Datenübertragungssystems
US8554610B1 (en) 2003-08-29 2013-10-08 Visa U.S.A. Inc. Method and system for providing reward status
US7104446B2 (en) 2003-09-03 2006-09-12 Visa U.S.A., Inc. Method, system and portable consumer device using wildcard values
US7051923B2 (en) 2003-09-12 2006-05-30 Visa U.S.A., Inc. Method and system for providing interactive cardholder rewards image replacement
US7530108B1 (en) * 2003-09-15 2009-05-05 The Directv Group, Inc. Multiprocessor conditional access module and method for using the same
US8005763B2 (en) 2003-09-30 2011-08-23 Visa U.S.A. Inc. Method and system for providing a distributed adaptive rules based dynamic pricing system
US8407083B2 (en) 2003-09-30 2013-03-26 Visa U.S.A., Inc. Method and system for managing reward reversal after posting
US8484671B1 (en) 2003-10-07 2013-07-09 The Directv Group, Inc. Receiver interface with multiple access cards
US7653602B2 (en) 2003-11-06 2010-01-26 Visa U.S.A. Inc. Centralized electronic commerce card transactions
US20050216685A1 (en) * 2004-02-03 2005-09-29 Heden Donald G Intelligent media storage system
US7191288B2 (en) 2004-02-24 2007-03-13 Sun Microsystems, Inc. Method and apparatus for providing an application on a smart card
US7374099B2 (en) * 2004-02-24 2008-05-20 Sun Microsystems, Inc. Method and apparatus for processing an application identifier from a smart card
US7165727B2 (en) * 2004-02-24 2007-01-23 Sun Microsystems, Inc. Method and apparatus for installing an application onto a smart card
US7140549B2 (en) * 2004-02-24 2006-11-28 Sun Microsystems, Inc. Method and apparatus for selecting a desired application on a smart card
US7461268B2 (en) * 2004-07-15 2008-12-02 International Business Machines Corporation E-fuses for storing security version data
DE102006012635B4 (de) * 2006-03-20 2009-08-20 Infineon Technologies Ag Vorrichtung und Verfahren zum Erzeugen einer Zahl mit einer zufälligen Verteilung
FR2903549B1 (fr) * 2006-07-10 2008-09-26 Inside Contactless Sa Procede de controle d'application dans un chipset nfc comprenant plusieurs processeurs hotes
KR101555637B1 (ko) 2009-03-27 2015-09-24 삼성전자주식회사 스마트 카드
US20110145082A1 (en) 2009-12-16 2011-06-16 Ayman Hammad Merchant alerts incorporating receipt data
US8429048B2 (en) 2009-12-28 2013-04-23 Visa International Service Association System and method for processing payment transaction receipts
US8367460B2 (en) 2010-06-22 2013-02-05 Micron Technology, Inc. Horizontally oriented and vertically stacked memory cells
US8827158B2 (en) 2011-12-21 2014-09-09 International Business Machines Corporation Multi-chip card
US9286235B2 (en) 2012-06-29 2016-03-15 Intel Corporation Virtual memory address range register
GB2517775B (en) 2013-08-30 2016-04-06 Cylon Global Technology Inc Apparatus and methods for identity verification
GB2517777B (en) 2013-08-30 2015-08-05 Cylon Global Technology Inc Data encryption and smartcard storing encrypted data
US20160379017A1 (en) * 2013-12-27 2016-12-29 Intel Corporation Apparatus, system and techniques for a smart card computing device and associated host devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443027A (en) * 1981-07-29 1984-04-17 Mcneely Maurice G Multiple company credit card system
US4709137A (en) * 1984-04-16 1987-11-24 Omron Tateisi Electronics Co. IC card and financial transaction processing system using IC card
JPH0818473B2 (ja) * 1985-07-31 1996-02-28 トッパン・ムーア株式会社 機密水準を設定できるｉｃカード
JPS62179994A (ja) * 1986-02-04 1987-08-07 カシオ計算機株式会社 電子カ−ド
US4802218A (en) * 1986-11-26 1989-01-31 Wright Technologies, L.P. Automated transaction system
JPS6373388A (ja) * 1986-09-16 1988-04-02 Fujitsu Ltd 複数サ−ビス用ｉｃカ−ドの領域獲得方式
JP2514954B2 (ja) * 1987-03-13 1996-07-10 三菱電機株式会社 Ｉｃカ−ド
CH694306A5 (de) * 1988-04-11 2004-11-15 Syspatronic Ag Spa Chipkarte.
US5049728A (en) * 1990-04-04 1991-09-17 Rovin George H IC card system with removable IC modules
FR2683357A1 (fr) * 1991-10-30 1993-05-07 Philips Composants Microcircuit pour carte a puce a memoire programmable protegee.
GB2263348B (en) * 1992-01-14 1995-08-09 Rohm Co Ltd Microcomputer and card having the same
US5229652A (en) * 1992-04-20 1993-07-20 Hough Wayne E Non-contact data and power connector for computer based modules
WO1994010657A1 (en) * 1992-10-26 1994-05-11 Intellect Australia Pty. Ltd. Host and user transaction system
NL9301540A (nl) * 1993-09-06 1995-04-03 Nedap Nv Chipkaart met meer dan één chip en gecombineerde I/O-lijn.
US5578808A (en) * 1993-12-22 1996-11-26 Datamark Services, Inc. Data card that can be used for transactions involving separate card issuers
JP2783971B2 (ja) * 1994-01-26 1998-08-06 日本信販株式会社 クレジットカードの発行方法
DE4406704C1 (de) * 1994-03-02 1995-07-20 Angewandte Digital Elektronik Chipkarte
US5679945A (en) * 1995-03-31 1997-10-21 Cybermark, L.L.C. Intelligent card reader having emulation features

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272828A (ja) * 1998-02-06 1999-10-08 Koninkl Philips Electronics Nv 集積回路を有するチップカ―ド
JP2002535772A (ja) * 1999-01-22 2002-10-22 サン・マイクロシステムズ・インコーポレーテッド 小面積装置において実行時環境特権を使用してコンテキスト障壁を横断するアクセスを許可する技術
JP2003522986A (ja) * 1999-01-22 2003-07-29 サン・マイクロシステムズ・インコーポレイテッド 小面積装置においてコンテキスト障壁を用いたセキュリテイを施す技術
JP2003522987A (ja) * 1999-01-22 2003-07-29 サン・マイクロシステムズ・インコーポレイテッド 小面積装置において入力点オブジェクトを使用してコンテキスト障壁を横断するアクセスを許可する技術
JP4981210B2 (ja) * 1999-01-22 2012-07-18 オラクル・アメリカ・インコーポレイテッド 小型装置において共有オブジェクト・インターフエイスを使用してコンテキスト障壁を横断するアクセスを許可する技術
JP4996787B2 (ja) * 1999-01-22 2012-08-08 オラクル・アメリカ・インコーポレイテッド 小面積装置においてコンテキスト障壁を用いたセキュリテイを施す技術
JP2013030176A (ja) * 1999-01-22 2013-02-07 Oracle America Inc 小面積装置において入力点オブジェクトを使用してコンテキスト障壁を横断するアクセスを許可する技術
JP2013030175A (ja) * 1999-01-22 2013-02-07 Oracle America Inc 小面積装置において実行時環境特権を使用してコンテキスト障壁を横断するアクセスを許可する技術
JP2003523554A (ja) * 1999-10-19 2003-08-05 アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド 同種のメモリを分割しかつ所定のメモリ・レンジへのインストール済みアプリケーションのアクセスを制限するためのメモリ管理方法及び装置
KR100842333B1 (ko) * 2006-12-20 2008-07-01 삼성전자주식회사 스마트 카드 및 스마트 카드의 동작 방법

Also Published As

Publication number Publication date
US5912453A (en) 1999-06-15
EP0766211A2 (de) 1997-04-02
DE19536169A1 (de) 1997-04-03
EP0766211A3 (de) 2000-05-31

Similar Documents

Publication Publication Date Title
JPH09223200A (ja) 多機能チップ・カード
KR100205740B1 (ko) 복수의 마이크로 프로세서들간에 애플리케이션 데이터 및 절차들을 공유하기 위한 보안성 애플리케이션 카드
US6003134A (en) Secure open smart card architecture
US5237616A (en) Secure computer system having privileged and unprivileged memories
JP3493047B2 (ja) メモリー・カード
CN101162492B (zh) 保护数据处理设备中的系统控制寄存器
US9582675B2 (en) Protection of memory areas
US4819204A (en) Method for controlling memory access on a chip card and apparatus for carrying out the method
JPH05173890A (ja) 携帯データキャリヤー用データ保護マイクロプロセッサー回路
KR20050113659A (ko) 메모리 장치
JP3878134B2 (ja) データキャリアのためのマイクロプロセッサ回路、および、メモリ内に格納されたデータへのアクセスを組織化するための方法
US6754794B2 (en) Chip card with integrated circuit
US4712177A (en) Circuit for a cord carrier having a memory and an access control unit for secure data access
CN101196877A (zh) 一种多存储单元操作隔离的智能卡及其实现方法
CA2489737C (en) Electronic data processing device with secured memory access
JP2003208586A (ja) Ｅｅｐｒｏｍへのアクセスを制御する方法および装置、並びに対応するコンピュータ・ソフトウェア・プロダクトおよび対応するコンピュータ読取り可能記憶媒体
RU2169951C2 (ru) Полупроводниковое запоминающее устройство
CN100437619C (zh) 用于移动平台交易的受信输入
WO1995024698A1 (en) A secure memory card
KR100232086B1 (ko) 보안성 메모리 카드
WO2000016179A1 (en) Method and device of disabling the unauthorised use of a computer
JPH05282472A (ja) マイクロコンピュータおよびこれを内蔵するカード
EP1544820B1 (en) Electronic data processing device
WO2000042489A2 (en) Isa extension card and method for protection of ibm-pc and compatible computers against unauthorized persons use
MXPA98007933A (en) Memo semiconductor device