JPH0921844A - 半導体モジュール用試験装置 - Google Patents

Abstract

(57)【要約】 【目的】 試験装置に対する半導体モジュールの接続を
簡単にし試験作業の生産性を向上させること、給電回路
に生じるインダクタンスを低減し、前記半導体モジュー
ルのサージ電圧による破損を防止する。 【構成】 半導体モジュールを試験装置に載置し、それ
をプレス板で単に押すだけで試験装置に電気的に接続で
きるように構成すると共に、電流の流れる方向が互いに
逆方向の一対リード板を互いに平行で隣接させて電源リ
ード板を構成するもの。 【効果】 半導体モジュールの試験作業の生産性を向上
させることができるだけでなく、給電回路に生じるイン
ダクタンスを低減し、前記半導体モジュールのサージ電
圧による破壊を低減させることができ、また、試験結果
の信頼性も高めることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばＭＯＳトラン
ジスタを内蔵した半導体モジュールのスイッチングタイ
ムや短絡耐量等の動特性測定に使用する半導体モジュー
ル用試験装置に関するものである。

【０００２】

【従来の技術】従来のこの種の試験装置を第４図乃至第
６図に基づき説明する。第４図は被試験体となる半導体
モジュール１００の回路構成部１０１で、ＭＯＳＦＥＴ
１０１ａのエミッタとＭＯＳＦＥＴ１０１ｂのコレクタ
とを接続し直列回路を構成し、ＭＯＳＦＥＴ１０１ａの
コレクタ端子Ｃ１とＭＯＳＦＥＴ１０１ｂのエミッタ端
子Ｅ２とで主回路端子を、またＭＯＳＦＥＴ１０１ａの
エミッタとＭＯＳＦＥＴ１０１ｂのコレクタとの接続部
から出力電極Ｃ２Ｅ１を、またＭＯＳＦＥＴ１０１ａか
らエミッタ端子Ｅ１Ｆ、ＭＯＳＦＥＴ１０１ｂからエミ
ッタ端子Ｅ２Ｆをそれぞれ取り出し、またＭＯＳＦＥＴ
１０１ａにダイオードＤ１を、ＭＯＳＦＥＴ１０１ｂに
ダイオードＤ２とを夫々逆並列に接続し構成されてなる
もので、Ｇ１はＭＯＳＦＥＴ１０１ａのゲート端子、Ｇ
２はＭＯＳＦＥＴ１０１ｂのゲート端子である。

【０００３】第５図は第４図の回路を内蔵した半導体モ
ジュール１００の外観図で、ケース１０２には取り付け
孔１０２ａ、１０２ｂ、１０２ｃ、１０２ｄが配設され
てなるものである。

【０００４】第６図は半導体モジュール１００を試験装
置２００に接続した回路図で、２０１は単相交流電源、
２０２は整流ユニット、２０３は整流ユニット２０２の
出力電圧を所定の定電圧に調整する電圧調整器、２０４
は電圧調整器２０３の出力電圧により充電される電解コ
ンデンサ、２０５、２０６は電解コンデンサ２０４の端
子間電圧が半導体モジュール１００の主回路端子コレク
タＣ１、エミッタＥ２間に印加されるように接続するケ
ーブル、２０７は試験用負荷、２０８〜２１１は半導体
モジュール１００の主回路端子コレクタＣ１、エミッタ
Ｅ２間と出力電極Ｃ２Ｅ１に試験用負荷２０７を接続す
るケーブル、２１２は負荷の接続を切り替える切り替え
スイッチ、２１３はケーブル２０５に流れるコレクタ電
流ＩC、即ち主回路電流を検出する周知のＣＴからなる
電流検出器、２１４はＭＯＳＦＥＴ１０１ａのゲートＧ
１とエミッタ端子Ｅ１Ｆとに接続されたゲート駆動回
路、２１５はＭＯＳＦＥＴ１０１ｂのゲートＧ２とエミ
ッタ端子Ｅ２Ｆとに接続されたゲート駆動回路、２１６
は半導体モジュール１００のゲートＧ１、Ｇ２とエミッ
タ端子Ｅ１Ｆ、Ｅ２Ｆ間、コレクタＣ１とエミッタＥ２
間、出力電極Ｃ２Ｅ１に切り替えスイッチ２１７、２１
８を介し、また電流検出器２１３に夫々接続されたオッ
シロスコープで、ゲート・エミッタ間電圧ＶGEやコレク
タ・エミッタ間電圧ＶCEや電流検出器２１３検出電流を
測定するためのものである。

【０００５】なお、ケーブル２０５、２０６、２０８〜
２１０の半導体モジュール１００の前記端子への接続は
ねじ（図示せず）にて固定してなるものである。

【０００６】従来の試験装置は以上のように構成され、
例えばスイッチングテスト（ターンオン、ターンオフ時
間測定）においては、ゲート・エミッタ間電圧ＶGEとコ
レクタ電流ＩCを、また短絡ＳＯＡ試験、逆バイアスＳ
ＯＡ試験においてはコレクタ電流ＩCとコレクタ・エミ
ッタ間電圧ＶCEやゲート・エミッタ間電圧ＶGEを測定
する。

【０００７】また、ケーブル２０５、２０６、２０８〜
２１０の半導体モジュール１００の前記端子への接続は
ねじにて接続される。

【０００８】

【発明が解決しようとする課題】以上のような従来の試
験装置では、電源やゲート駆動回路等の半導体モジュー
ルの端子への接続がねじであるため、試験装置に対する
半導体モジュールの接続及び取り外しに時間を要し、試
験作業の作業性が悪く生産性が悪いだけでなく、ケーブ
ルに生じるインダクタンスのため、半導体モジュールの
ターンオフ時にサージ電圧が発生し半導体モジュールに
内蔵されているＭＯＳＦＥＴを破壊させる等の問題があ
った。

【０００９】この発明は、かかる従来の問題を解決する
ためになされたもので、試験装置に対する半導体モジュ
ールの接続、取り外しを簡単にし、試験作業の作業性向
上、即ち、生産性を向上させるだけでなく、被試験体の
半導体モジュールに接続されたケーブルに生じるインダ
クタンスを低減し、前記半導体モジュールのターンオフ
時のサージ電圧によるを破損を防止することを目的とす
るものである。

【００１０】

【課題を解決するための手段】この発明に係わる半導体
モジュール用試験装置は、半導体モジュールを支持位置
決めする半導体モジュール支持体、絶縁板を挟みそれら
の一端が電源に接続されるとともに、他端の一側面に前
記半導体モジュールの主回路端子が対向する一対の電源
リード板、試験用負荷が接続されると共に、前記電源リ
ード板を挟み前記主回路端子と対向するように配設さ
れ、前記電源リード板の他側面に対向する負荷用プロー
ブピン、前記半導体モジュールの入力端子と前記主回路
端子とに対応対向する試験用プローブピン、及び前記半
導体モジュールを押圧し前記電源リード板の一側面に前
記主回路端子を、前記電源リード板の他側面に前記負荷
用プローブピンと前記試験用プローブピンを、前記入力
端子に前記試験用プローブピンを夫々圧接させるプレス
ユニットを備えたものである。

【００１１】また、別の発明として、プローブピンをそ
の圧接方向及び反圧接方向の両方に個々に移動自在と
し、個々に圧接するように構成したものである。

【００１２】

【作用】このように構成された半導体モジュール用試験
装置によると、半導体モジュール支持体にて半導体モジ
ュールを支持し、プレスユニットで前記半導体モジュー
ルをプレスするだけで、前記半導体モジュールが試験装
置に接続される。その後、前記半導体モジュールに接続
された周知のゲート駆動回路からの信号により前記半導
体モジュールがターンオン、ターンオフすると共に、ス
イッチングテスト（ターンオン、ターンオフ時間測
定）、短絡ＳＯＡ試験、逆バイアスＳＯＡ試験等の所謂
動特性試験が行われる。

【００１３】また、別の発明として、プローブピンが圧
接対象部に対し、圧接方向、反圧接方向に移動自在であ
るため、前記プローブピンそれぞれの前記圧接が確実と
なる。

【００１４】

【実施例】

実施例１．図１はこの発明の一実施例の回路構成を示す
図、図２はこの一実施例の試験装置の機構部を示す平面
図で、２１９は可撓性を有するフイルム状絶縁板２１９
ａ（後述の第３図に記載）と、該絶縁板２１９ａを挟ん
で互いに平行に配設された板厚０．３ｍｍの一対の銅板
リード板２１９ｂ、２１９Ｃとで構成される電源リード
板で、その一端がコンデンサ２０４に、他端のそれぞれ
の一側面が半導体モジュール１００の主回路端子コレク
タＣ１、エミッタＥ２に対応接続されてなるものであ
る。

【００１５】また、２２０はリード板２１９ｂに流れる
電流を検出するＣＴからなる電流検出器で、オッシロス
コープ２１６に接続されてなるものである。

【００１６】また、２２１と２２２は電源リード板２１
９の他端の他側面に当接し、試験用負荷２０７を接続す
るプローブピン、２２３はケーブル２０９の一端に装着
され、半導体モジュール１００の出力電極に当接し、試
験用負荷２０７を接続するプローブピン、２２４、２２
５は半導体モジュール１００の入力端子ゲートＧ１とエ
ミッタＥ１Ｆ間にゲート駆動回路２１４とオッシロスコ
ープ２１６を接続するプローブピン、２２６、２２７は
半導体モジュール１００の入力端子ゲートＧ２とエミッ
タＥ２Ｆ間にゲート駆動回路２１５とオッシロスコープ
２１６を接続するプローブピン、２２８と２２９は電源
リード板２１９の他端の他側面にリード板２１９ｂと２
１９ｃとに対応当接しオッシロスコープ２１６を接続す
るプローブピン、また２３０は半導体モジュール１００
の出力電極Ｃ２Ｅ１に当接しオッシロスコープ２１６を
接続するプローブピンである。

【００１７】なお、プローブピン２２４、２２５はゲー
ト駆動回路２１４を構成する基板２１４ａを貫通し該基
板２１４ａに半田付け支持されると共に、該基板２１４
ａに形成されたゲート駆動回路２１４の回路パターン
（図示せず）と接続されてなるものである。また、プロ
ーブピン２２６、２２７はゲート駆動回路２１５を構成
する基板２１５ａを貫通し該基板２１５ａに半田付け支
持されると共に、該基板２１５ａに形成されたゲート駆
動回路２１５の回路パターン（図示せず）と接続されて
なるものである。

【００１８】また、図３は図２のIII−III線における断
面を矢印方向に見た図である。図において２３１は定
盤、２３２は定盤２３１上に載置固定されたベース板、
２３３及び２３４はベース板２３２上に植設された支柱
（他の２本は図示せず）、２３５は支柱２３３及び２３
４等に支持された中板で、図１で説明したプローブピン
２２１〜２２３、及び２２８〜２３０を鉛直方向に上下
動自在に支承するもので、プローブピン２２１〜２２３
はコイルばね２３６〜２３８により、また、プローブピ
ン２２８〜２３０は図示しないコイルばねにより上方へ
付勢されてなるものである。

【００１９】また、２３９は中板２３５の上部に該中板
２３５と間隔をおいて対向し配設された上板、２４０〜
２４３は上板２３９に、その下側に突出するように一体
的に装着され、且つその下端が中板２３５に上、下摺動
可能に貫通遊嵌するガイドピンで、２４４、２４５は該
ガイドピン２４０、２４１に対応遊嵌するコイルばね
で、他の２本のガイドピン２４２、２４３は図示しない
コイルばねにより上方付勢されてなるものである。

【００２０】なお、上板２３９の周縁部上面には基板２
１４ａ、２１５ａがそれぞれ固定されてなるものであ
る。

【００２１】また、２４６、２４７はガイドピン２４
０、２４１が中板２３５から上方へ抜け出るの防止する
軸用Ｃ形止め輪で、ガイドピン２４２、２４３にも同様
に設け（図示せず）構成されてなるものである。

【００２２】また、２４８〜２５１は上板２３９の上面
に鉛直に植設された支持ピンで、半導体モジュール１０
０の端子Ｃ１、Ｃ２Ｅ１、Ｅ２、Ｇ１、Ｅ１Ｆ、Ｇ２、
Ｅ２Ｆが下側を向くように、そのケース１０２の脚部取
り付け孔１０２ａ〜１０２ｄ（図５に記載）に対応嵌入
し半導体モジュール１００を支持するものである。

【００２３】また、２５２は定盤２３１上に配設された
シリンダで、支持ピン２４８〜２５１に支持された半導
体モジュール１００をプレスするプレス板２５３を上下
動をさせるためのものである。

【００２４】なお、プレス板２５３で半導体モジュール
１００をプレスすると半導体モジュール１００の主回路
端子Ｃ１、Ｅ２とプローブピン２２１、２２２、２２
８、２２９とで電源リード板２１９の他端を挟み接続さ
れ、また出力電極Ｃ２Ｅ１とプローブピン２２３、２３
０とが接続され、また半導体モジュール１００の入力端
子Ｇ１、Ｅ１Ｆ、Ｇ２、Ｅ２Ｆにプローブピン２２４〜
２２６が対応圧接接続されるよう構成されてなるもので
ある。

【００２５】また、プレス板２５３はシリンダ２５２の
ストロークの上端を原点位置とし、試験しない時は前記
原点位置に自動復帰するように構成されてなるものであ
る。

【００２６】なお、その他の符号は、図４乃至図５の符
号と同一につき、説明を省略する。

【００２７】このように構成された試験装置において
は、先ず、支持ピン２４８〜２５１にて半導体モジュー
ル１００を支持し、プレス板２５３をシリンダ２５２で
下降させることで、図１の回路が構成され、スイッチ２
１２、２１７、２１８を適宜スイッチングオン、オフす
ることで従来と同様の試験を行うことができる。

【００２８】なお、支持ピン２４８〜２５１にて半導体
モジュール１００を支持し、プレス板２５３をシリンダ
２５２にて下降させ半導体モジュール１００をプレスす
るだけで半導体モジュール１００を試験装置２００に接
続することができ、また、プレス板２５３をシリンダ２
５２にて上昇させ支持ピン２４８〜２５１にて支持され
た半導体モジュール１００を支持ピン２４８〜２５１か
ら引き抜くだけで半導体モジュール１００を取り外すこ
とができる。

【００２９】また、プローブピン２２１〜２３０が圧接
に際し互いに個々に移動するので、一体のものに比し前
記移動の自由度が増える。

【００３０】また、電流の流れる方向が互いに異なる電
源リード板２１９のリード板２１９ｂと２１９ｃとが互
いに近接し平行をなすため、従来に比し、給電回路のイ
ンダクタンスが低減する。

【００３１】なお、実施例１の半導体モジュール１００
は、ＭＯＳＦＥＴ２個内蔵のものについて例示したがＭ
ＯＳＴＥＴ以外の半導体素子でもよく、しかも、該半導
体素子を複数個用いたものでもよいことは言うまでもな
い。

【００３２】

【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果を奏する。

【００３３】請求項１の発明によれば、半導体モジュー
ルを試験装置の支持部に載置し、それをプレス板で単に
押すだけで試験装置に接続することができるので、試験
作業の作業性が向上し生産性を従来に比し高めることが
できる。

【００３４】また、請求項２の発明によれば、プローブ
ピンが個々に圧接方向に移動するので、一体のものに比
し前記移動の自由度が増え前記圧接の均一化、適正化を
図ることができる。

【図面の簡単な説明】

【図１】 この発明の一実施例の回路構成図

【図２】 この発明の一実施例の機構部の平面図

【図３】 この発明の一実施例の機構部の縦断面図

【図４】 半導体モジュールの回路図

【図５】 半導体モジュールの外観図

【図６】 従来試験装置の構成図

【符号の説明】

１００ 半導体モジュール ２００ 試験装置 ２０４ コンデンサ ２０７ 試験用負
荷 ２１４ ゲート駆動回路 ２１５ ゲート駆
動回路 ２１６ オッシロスコープ ２１９ 電源リー
ド板 ２２０ 電流検出器 ２２１ 負荷用プ
ローブピン ２２２ 負荷用プローブピン ２２３ 負荷用プ
ローブピン ２２４ 入力用プローブピン ２２５ 入力用プ
ローブピン ２２６ 入力用プローブピン ２２７ 入力用プ
ローブピン ２２８ 試験用プローブピン ２２９ 試験用プ
ローブピン ２３０ 試験用プローブピン ２４８ 支持ピン ２４９ 支持ピン ２５０ 支持ピン ２５１ 支持ピン ２５２ シリンダ ２５３ プレス板

Claims (2)

【特許請求の範囲】
1. 【請求項１】半導体モジュールを支持位置決めする半導
   体モジュール支持体、絶縁板を挟みそれらの一端が電源
   に接続されるとともに、他端の一側面に前記半導体モジ
   ュールの主回路端子が対向する一対の電源リード板、試
   験用負荷が接続されると共に、前記電源リード板を挟み
   前記主回路端子と対向するように配設され、前記電源リ
   ード板の他側面に対向する負荷用プローブピン、前記半
   導体モジュールの入力端子と前記主回路端子とに対応対
   向する試験用プローブピン、及び前記半導体モジュール
   を押圧し前記電源リード板の一側面に前記主回路端子
   を、前記電源リード板の他側面に前記負荷用プローブピ
   ンと前記試験用プローブピンを、前記入力端子に前記試
   験用プローブピンをそれぞれ圧接させるプレスユニット
   を備えた半導体モジュール用試験装置。
2. 【請求項２】 プローブピンをその圧接方向及び反圧接
   方向の両方に個々に移動自在とし、個々に圧接するよう
   にしたことを特徴とする請求項１記載の半導体モジュー
   ル用試験装置。