JPH09213856A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH09213856A
JPH09213856A JP2008996A JP2008996A JPH09213856A JP H09213856 A JPH09213856 A JP H09213856A JP 2008996 A JP2008996 A JP 2008996A JP 2008996 A JP2008996 A JP 2008996A JP H09213856 A JPH09213856 A JP H09213856A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
package
pad
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008996A
Other languages
Japanese (ja)
Inventor
Kunio Satomi
國雄 里見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008996A priority Critical patent/JPH09213856A/en
Publication of JPH09213856A publication Critical patent/JPH09213856A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve soldering strength and environmental property and easily perform the judgment on whether it is good or bad in inspection of external appearance by bringing outer leads into contact with one another by means of an auxiliary frame, and separating them from one another, being cut when being bonded to pads. SOLUTION: This semiconductor device consists of sealing resin 1 for insulation to package a semiconductor element, and outer leads 2 for external connection to serve as i/o terminals. The outer leads 2 are connected with one another by auxiliary frames (support bars) 10 and 10a provided at the sections not to be connected with a pad 6 out of several flanks. Then, they are separated from one another by the support bar 10a being cut and removed when they are connected to the pad 6. Hereby, the section to be cut of the outer lead 2 becomes a section separate from the section to be joined with a wiring board 5, and even in case that the outer lead 2 is plated in advance, the plating of the section to be joined with the wiring circuit board never peels off.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子の入出
力信号を伝える端子としてパッケージ外部に外部接続用
アウターリードを備えた半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having an external connection outer lead as a terminal for transmitting an input / output signal of a semiconductor element outside the package.

【0002】[0002]

【従来の技術】従来より、半導体装置におけるパッケー
ジの構造としては、DIP、FP、PLCC及びセラミ
ック・パッケージ等の挿入型や搭載型が一般に知られて
いる。これらの半導体装置においては、あらかじめ、入
出力信号を伝える端子のそれぞれが電気的に独立した状
態にパターニングされた後、半導体素子と入出力信号を
伝える端子とがそれぞれワイヤーボンディングにより接
続され、接続後に絶縁樹脂によりパッケージングされて
いる。
2. Description of the Related Art Conventionally, as a package structure in a semiconductor device, an insertion type and a mounting type such as DIP, FP, PLCC and ceramic packages are generally known. In these semiconductor devices, each of the terminals for transmitting the input / output signals is patterned in advance in an electrically independent state, and then the semiconductor element and the terminals for transmitting the input / output signals are connected by wire bonding, respectively. Packaged with insulating resin.

【0003】これらの端子は、リードと呼ばれ、パッケ
ージ内部のものがインナーリード、パッケージ外部のも
のが外部接続用アウターリードと呼ばれており、パッケ
ージ外部に突出した外部接続用アウターリードにおいて
は、配線回路基板のパッドとはんだ接合されるために、
必要な長さにリードカットされ、その後、ガルウィング
状にフォーミングされる。そして、このフォーミングさ
れた複数のアウターリードがパッケージ外部に配置され
て配線回路基板のパッドとはんだ接合されている。
These terminals are called leads, those inside the package are called inner leads, those outside the package are called outer leads for external connection, and in the outer leads for external connection protruding outside the package, In order to be soldered to the pads of the printed circuit board,
It is lead-cut to the required length and then formed into a gull wing. The formed outer leads are arranged outside the package and solder-bonded to the pads of the printed circuit board.

【0004】図3は、従来の半導体装置の一構成例を示
す図であり、(a)は半導体装置の平面図、(b)は
(a)に示すリードフレーム板9がA−A’面において
切断された状態を示す図、(c)は(b)に示す半導体
装置が基板に搭載された状態を示す断面図である。
3A and 3B are views showing an example of the configuration of a conventional semiconductor device. FIG. 3A is a plan view of the semiconductor device, and FIG. 3B is a plan view of the lead frame plate 9 shown in FIG. FIG. 3C is a diagram showing a state cut in FIG. 3C, and FIG. 7C is a sectional view showing a state where the semiconductor device shown in FIG.

【0005】本従来例は図3に示すように、半導体装置
のパッケージとなる絶縁用封止樹脂101と、入出力端
子となる外部接続用アウターリード102とから構成さ
れており、外部接続用アウターリード102の先端に設
けられた平坦部104が配線回路基板105に設けられ
たパッド106上にはんだ108により固定されること
により、半導体装置と配線回路基板105とが電気的に
接続されている。
As shown in FIG. 3, this prior art example is composed of an insulating sealing resin 101 which becomes a package of a semiconductor device and an outer connecting outer lead 102 which becomes an input / output terminal. The semiconductor device and the printed circuit board 105 are electrically connected by fixing the flat portion 104 provided at the tip of the lead 102 on the pad 106 provided on the printed circuit board 105 with the solder 108.

【0006】なお、外部接続用アウターリード102は
図3(a)に示すように、絶縁用封止樹脂1に接続さ
れ、全面メッキが行われているリードフレーム板109
がA−A’面において専用金型で切断されることにより
形成される。
As shown in FIG. 3A, the outer lead 102 for external connection is connected to the insulating sealing resin 1 and the lead frame plate 109 is plated on the entire surface.
Is formed by cutting with a dedicated mold on the AA ′ surface.

【0007】[0007]

【発明が解決しようとする課題】上述したような従来の
半導体装置においては、製造効率を向上させるために、
外部接続用アウターリードがリード材の板材にレジスト
を用いてパターニングする方法、または、専用型でパン
チングする方法によって製造されており、これに半導体
素子が搭載され、半導体素子の端子とインナーリードの
それぞれとがワイヤーボンディング等により接続された
後、絶縁樹脂でパッケージングされている。
In the conventional semiconductor device as described above, in order to improve the manufacturing efficiency,
The outer leads for external connection are manufactured by a method of patterning the plate material of the lead material using a resist, or by a method of punching with a dedicated mold, on which the semiconductor element is mounted, and the terminal of the semiconductor element and the inner lead are respectively After they are connected by wire bonding or the like, they are packaged with an insulating resin.

【0008】なお、外部接続用アウターリードにおいて
は、表面の酸化の防止及びはんだ付けの容易性の向上の
ためにメッキ加工が施されている。
The outer leads for external connection are plated to prevent surface oxidation and improve solderability.

【0009】ここで、半導体装置を配線回路基板と接続
する場合は、各アウターリードと配線回路基板上のパッ
ドとがはんだにより接合されるのが一般的であるため、
その後の工程において、アウターリードが配線回路基板
のパッドと接合しやすいようにリード形成用専用金型に
よって外部接続用アウターリードの切断及び曲げ形成が
行われている。
Here, when the semiconductor device is connected to the printed circuit board, it is common that the outer leads and the pads on the printed circuit board are joined by solder.
In the subsequent steps, the outer leads for external connection are cut and bent by a dedicated die for lead formation so that the outer leads can be easily joined to the pads of the printed circuit board.

【0010】そのため、外部接続用アウターリードの先
端の切断面が、メッキ加工の無い表面となってしまう。
Therefore, the cut surface of the tip of the outer lead for external connection is a surface without plating.

【0011】これにより、切断面のメッキ加工の無い面
は製造後の放置によって酸化が進行し、図3(c)に示
すように、進行した酸化により、はんだ付け時において
はんだ濡れの不具合が生じてしまう。
As a result, the surface of the cut surface which is not plated is oxidized by being left after manufacturing, and as shown in FIG. 3 (c), the advanced oxidation causes a problem of solder wetting during soldering. Will end up.

【0012】このはんだ濡れの不具合により、はんだ接
合部のはんだのフロントフィレット形成の状態が悪くな
り、外観検査時の良否の判別が困難になってしまうとい
う問題点がある。
Due to this solder wetting defect, the condition of forming the front fillet of the solder at the solder joint is deteriorated, which makes it difficult to judge the quality during the visual inspection.

【0013】また、接合強度の低下や環境特性の低下を
きたし、信頼性に欠けるという問題点があり、高信頼性
のリード接合が要求されていた。
Further, there is a problem in that the bonding strength is lowered and the environmental characteristics are lowered, and the reliability is lacking, so that highly reliable lead bonding is required.

【0014】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、はんだ付け
強度及び環境特性の向上を図ることができ、また、外観
検査時の良否判断を容易に行うことができる半導体装置
を提供することを目的とする。
The present invention has been made in view of the problems of the above-mentioned conventional techniques, and can improve the soldering strength and the environmental characteristics, and can judge the quality at the time of appearance inspection. It is an object of the present invention to provide a semiconductor device capable of easily performing the above.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体素子をパッケージングするパッケー
ジと、該パッケージの外部に設けられ、前記半導体素子
の入出力端子のそれぞれと接続される複数のアウターリ
ードとを有し、該アウターリードが配線回路基板上のパ
ッドとはんだ材を用いて接合されることにより前記配線
回路基板と電気的に接続される半導体装置において、前
記アウターリードは、それぞれの側面のうち前記パッド
と接続されない部分に設けられた補助フレームによって
お互い接続されており、前記パッドと接合される際に前
記補助フレームが切断除去されることによりお互いが分
離されることを特徴とする。
In order to achieve the above object, the present invention provides a package for packaging a semiconductor device, and a package provided outside the package and connected to each of the input / output terminals of the semiconductor device. In a semiconductor device having a plurality of outer leads, wherein the outer leads are electrically connected to the wiring circuit board by being bonded to pads on the wiring circuit board using a solder material, the outer leads are: Each side surface is connected to each other by an auxiliary frame provided in a portion that is not connected to the pad, and is separated from each other by cutting and removing the auxiliary frame when being joined to the pad. And

【0016】また、前記補助フレームは、前記パッケー
ジの外周から0.3〜2.0mmの範囲内に設けられて
いることを特徴とする。
Further, the auxiliary frame is provided within a range of 0.3 to 2.0 mm from the outer circumference of the package.

【0017】また、前記アウターリードは、前記はんだ
材による接合に適した材料によりメッキ加工が施されて
いることを特徴とする。
The outer leads are plated with a material suitable for joining with the solder material.

【0018】また、前記メッキ加工に用いられる材料
は、金であることを特徴とする。
Further, the material used for the plating process is gold.

【0019】また、前記メッキ加工に用いられる材料
は、銀であることを特徴とする。
Further, the material used for the plating is silver.

【0020】また、前記メッキ加工に用いられる材料
は、錫であることを特徴とする。
Further, the material used for the plating is tin.

【0021】また、前記メッキ加工に用いられる材料
は、パラジュウムであることを特徴とする。
Further, the material used for the plating process is palladium.

【0022】また、前記メッキ加工に用いられる材料
は、はんだ材であることを特徴とする。
Further, the material used for the plating process is a solder material.

【0023】また、前記メッキ加工に用いられる材料
は、ニッケルであることを特徴とする。
Further, the material used for the plating is nickel.

【0024】(作用)上記のように構成された本発明に
おいては、半導体素子を配線回路基板と接続するために
パッケージ外部に設けられた複数のアウターリードが、
それぞれの側面のうち配線回路基板と接続されない部分
に設けられた補助フレームによってお互い接続されてお
り、配線回路基板と接合される際に補助フレームが切断
除去されることによりお互いが分離される。
(Operation) In the present invention configured as described above, the plurality of outer leads provided outside the package for connecting the semiconductor element to the printed circuit board,
The respective side surfaces are connected to each other by an auxiliary frame provided in a portion that is not connected to the wiring circuit board, and are separated from each other by cutting and removing the auxiliary frame when being joined to the wiring circuit board.

【0025】このように、アウターリードの切断される
部分が配線回路基板と接合される部分とは離れた部分で
あるので、予めアウターリードにメッキ加工が施された
場合においても、配線回路基板と接合される部分のメッ
キが剥がれることはなく、接合の際にはんだ濡れが悪化
することはない。
As described above, since the cut portion of the outer lead is separated from the portion to be joined to the printed circuit board, even if the outer lead is plated in advance, The plating of the part to be joined does not come off, and the solder wetting does not deteriorate during joining.

【0026】[0026]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0027】図1は、本発明の半導体装置の実施の一形
態を示す外観斜視図である。
FIG. 1 is an external perspective view showing an embodiment of a semiconductor device of the present invention.

【0028】本形態は図1に示すように、半導体素子
(不図示)をパッケージングするパッケージである絶縁
用封止樹脂1と、入出力端子となる外部接続用アウター
リード2とから構成されており、外部接続用アウターリ
ード2の先端に設けられた平坦部4が配線回路基板5に
設けられたパッド6上にはんだ8により固定されること
により、半導体装置と配線回路基板5とが電気的に接続
されている。
As shown in FIG. 1, this embodiment comprises an insulating sealing resin 1 which is a package for packaging a semiconductor element (not shown), and an external connection outer lead 2 which becomes an input / output terminal. Since the flat portion 4 provided at the tip of the outer lead 2 for external connection is fixed to the pad 6 provided on the printed circuit board 5 with the solder 8, the semiconductor device and the printed circuit board 5 are electrically connected to each other. It is connected to the.

【0029】以下に、上記のように構成された半導体装
置の製造工程について説明する。
The manufacturing process of the semiconductor device having the above structure will be described below.

【0030】図2は、図1に示した半導体装置の詳細を
示す図であり、(a)は半導体装置の平面図、(b)は
(a)に示すリードフレーム板9が切断された状態を示
す図、(c)は(b)に示す半導体装置の断面図、
(d)は(b)に示す半導体装置が基板に搭載された状
態を示す断面図である。
2A and 2B are diagrams showing the details of the semiconductor device shown in FIG. 1. FIG. 2A is a plan view of the semiconductor device, and FIG. 2B is a state in which the lead frame plate 9 shown in FIG. FIG. 6C is a cross-sectional view of the semiconductor device shown in FIG.
(D) is a sectional view showing a state in which the semiconductor device shown in (b) is mounted on a substrate.

【0031】まず、図2(a)に示すように、リードフ
レーム板9に、補助フレームであるサポートバー10a
の配置が絶縁用封止樹脂1の外周から0.3〜2.0m
m内になるようにサポートバー10,10aと外部接続
用アウターリード2とをパターニングし、これをエッチ
ング工程にて不要部となる開口部11を形成し、半導体
素子(不図示)を絶縁用封止樹脂1でパッケージング
し、リードフレーム板9の全面にメッキ加工を施す。こ
こで、メッキ加工における材料は、金、銀、錫、パラジ
ュウム、はんだ、ニッケル等のはんだ材による接合に適
した材料である。
First, as shown in FIG. 2 (a), a support bar 10a, which is an auxiliary frame, is attached to the lead frame plate 9.
Is 0.3 to 2.0 m from the outer periphery of the sealing resin 1 for insulation.
The support bars 10 and 10a and the outer leads 2 for external connection are patterned so as to be within m, and an opening 11 which becomes an unnecessary portion is formed by an etching process to form a semiconductor element (not shown) for insulation. It is packaged with the stop resin 1, and the entire surface of the lead frame plate 9 is plated. Here, the material for the plating process is a material suitable for joining with a solder material such as gold, silver, tin, palladium, solder, or nickel.

【0032】次に、図2(b)に示すように、専用金型
によりリードフレーム板9と連結されたサポートバー1
0aを切断除去する。
Next, as shown in FIG. 2B, the support bar 1 connected to the lead frame plate 9 by a dedicated mold.
Cut off 0a.

【0033】ここで、切断面3は、外部接続用アウター
リード2の両サイド面で、しかも絶縁用封止樹脂1の外
周近傍の0.3〜2.0mm内に位置しているため、外
部接続用アウターリード先端面2aのメッキ面を損なう
ことはない。
Since the cut surfaces 3 are located on both side surfaces of the outer lead 2 for external connection and within 0.3 to 2.0 mm near the outer circumference of the insulating sealing resin 1, The plated surface of the connecting outer lead tip surface 2a is not damaged.

【0034】次に、図2(c)に示すように、外部接続
用アウターリード2を配線回路基板5に接続されやすく
するために曲げて平坦部4を形成する。
Next, as shown in FIG. 2C, the outer connection outer lead 2 is bent to form a flat portion 4 so as to be easily connected to the printed circuit board 5.

【0035】その後、図2(d)に示すように、外部接
続用アウターリード2を成形した半導体装置を配線回路
基板5上のパッド6面上に搭載し、はんだ8にて接合す
る。
Thereafter, as shown in FIG. 2D, the semiconductor device having the outer leads 2 for external connection formed thereon is mounted on the surface of the pad 6 on the printed circuit board 5 and joined by the solder 8.

【0036】上記工程によって製造された半導体装置に
おいては、図2(d)に示すように、外部接続用アウタ
ーリード2の切断面3がはんだ接合部分に形成されてい
ないため、外部接続用アウターリード先端面2aのはん
だ8の濡れが良くなり、はんだ接合強度が向上する。ま
た、はんだ8の濡れが良くなることで、はんだフィット
形状も奇麗に形成でき、目視や画像での外観検査も容易
に行うことができる。
In the semiconductor device manufactured by the above process, as shown in FIG. 2D, since the cutting surface 3 of the outer connecting outer lead 2 is not formed at the solder joint portion, the outer connecting outer lead is formed. The wettability of the solder 8 on the tip surface 2a is improved, and the solder joint strength is improved. Further, the better wetting of the solder 8 makes it possible to form the solder fit shape neatly and easily perform visual inspection or visual inspection with an image.

【0037】[0037]

【発明の効果】以上説明したように本発明によれば、半
導体素子を配線回路基板と接続するためにパッケージ外
部に設けられた複数のアウターリードが、それぞれの側
面のうち配線回路基板と接続されない部分に設けられた
補助フレームによってお互い接続されており、配線回路
基板と接合される際に補助フレームが切断除去されるこ
とによりお互いが分離される構成としたため、アウター
リードの切断される部分が配線回路基板と接合される部
分とは離れた部分となり、予めアウターリードにメッキ
加工が施された場合においても、配線回路基板と接合さ
れる部分のメッキが剥がれることはない。
As described above, according to the present invention, the plurality of outer leads provided outside the package for connecting the semiconductor element to the wiring circuit board are not connected to the wiring circuit board on the respective side surfaces. They are connected to each other by an auxiliary frame provided in the part, and are separated by cutting and removing the auxiliary frame when joined to the printed circuit board. It is a portion apart from the portion to be joined to the circuit board, and even if the outer leads are plated in advance, the portion to be joined to the printed circuit board will not be stripped.

【0038】これにより、はんだ濡れの悪化による不具
合を防止することができ、はんだ付け強度及び環境特性
の向上を図ることができる。
As a result, it is possible to prevent problems due to deterioration of solder wetting, and to improve soldering strength and environmental characteristics.

【0039】また、外観検査時の良否判断を容易に行う
ことができる。
Further, it is possible to easily judge the quality at the appearance inspection.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の実施の一形態を示す外観
斜視図である。
FIG. 1 is an external perspective view showing an embodiment of a semiconductor device of the present invention.

【図2】図1に示した半導体装置の詳細を示す図であ
り、(a)は半導体装置の平面図、(b)は(a)に示
すリードフレーム板が切断された状態を示す図、(c)
は(b)に示す半導体装置の断面図、(d)は(b)に
示す半導体装置が基板に搭載された状態を示す断面図で
ある。
2A and 2B are diagrams showing details of the semiconductor device shown in FIG. 1, wherein FIG. 2A is a plan view of the semiconductor device, and FIG. 2B is a diagram showing a state in which the lead frame plate shown in FIG. (C)
6B is a cross-sectional view of the semiconductor device shown in FIG. 7B, and FIG. 8D is a cross-sectional view showing a state in which the semiconductor device shown in FIG.

【図3】従来の半導体装置の一構成例を示す図であり、
(a)は半導体装置の平面図、(b)は(a)に示すリ
ードフレーム板がA−A’面において切断された状態を
示す図、(c)は(b)に示す半導体装置が基板に搭載
された状態を示す断面図である。
FIG. 3 is a diagram showing a configuration example of a conventional semiconductor device,
(A) is a plan view of the semiconductor device, (b) is a view showing a state in which the lead frame plate shown in (a) is cut along the AA ′ plane, and (c) is a substrate of the semiconductor device shown in (b). It is sectional drawing which shows the state mounted in.

【符号の説明】[Explanation of symbols]

1 絶緑用封止樹脂 2 外部接続用アウターリード 2a 外部接続用アウターリード先端面 3 切断面 4 平坦部 5 配線回路基板 6 パッド 7 ソルダーレジスト 8 はんだ 9 リードフレーム板 10,10a サポートバー 11 開口部 1 Sealing resin for extinction 2 Outer lead for external connection 2a Outer lead for external connection Tip surface 3 Cut surface 4 Flat part 5 Wiring circuit board 6 Pad 7 Solder resist 8 Solder 9 Lead frame board 10, 10a Support bar 11 Opening part

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子をパッケージングするパッケ
ージと、 該パッケージの外部に設けられ、前記半導体素子の入出
力端子のそれぞれと接続される複数のアウターリードと
を有し、 該アウターリードが配線回路基板上のパッドとはんだ材
を用いて接合されることにより前記配線回路基板と電気
的に接続される半導体装置において、 前記アウターリードは、それぞれの側面のうち前記パッ
ドと接続されない部分に設けられた補助フレームによっ
てお互い接続されており、前記パッドと接合される際に
前記補助フレームが切断除去されることによりお互いが
分離されることを特徴とする半導体装置。
1. A package for packaging a semiconductor element, and a plurality of outer leads provided outside the package and connected to respective input / output terminals of the semiconductor element, wherein the outer lead is a wiring circuit. In a semiconductor device that is electrically connected to the printed circuit board by being bonded to a pad on a board using a solder material, the outer lead is provided on a portion of each side surface that is not connected to the pad. A semiconductor device, wherein the semiconductor devices are connected to each other by an auxiliary frame, and are separated from each other by cutting and removing the auxiliary frame when bonded to the pad.
【請求項2】 請求項1に記載の半導体装置において、 前記補助フレームは、前記パッケージの外周から0.3
〜2.0mmの範囲内に設けられていることを特徴とす
る半導体装置。
2. The semiconductor device according to claim 1, wherein the auxiliary frame is 0.3 from an outer periphery of the package.
A semiconductor device provided within a range of up to 2.0 mm.
【請求項3】 請求項1または請求項2に記載の半導体
装置において、 前記アウターリードは、前記はんだ材による接合に適し
た材料によりメッキ加工が施されていることを特徴とす
る半導体装置。
3. The semiconductor device according to claim 1, wherein the outer lead is plated with a material suitable for joining with the solder material.
【請求項4】 請求項3に記載の半導体装置において、 前記メッキ加工に用いられる材料は、金であることを特
徴とする半導体装置。
4. The semiconductor device according to claim 3, wherein the material used for the plating process is gold.
【請求項5】 請求項3に記載の半導体装置において、 前記メッキ加工に用いられる材料は、銀であることを特
徴とする半導体装置。
5. The semiconductor device according to claim 3, wherein the material used for the plating process is silver.
【請求項6】 請求項3に記載の半導体装置において、 前記メッキ加工に用いられる材料は、錫であることを特
徴とする半導体装置。
6. The semiconductor device according to claim 3, wherein the material used for the plating process is tin.
【請求項7】 請求項3に記載の半導体装置において、 前記メッキ加工に用いられる材料は、パラジュウムであ
ることを特徴とする半導体装置。
7. The semiconductor device according to claim 3, wherein the material used for the plating process is palladium.
【請求項8】 請求項3に記載の半導体装置において、 前記メッキ加工に用いられる材料は、はんだ材であるこ
とを特徴とする半導体装置。
8. The semiconductor device according to claim 3, wherein the material used for the plating process is a solder material.
【請求項9】 請求項3に記載の半導体装置において、 前記メッキ加工に用いられる材料は、ニッケルであるこ
とを特徴とする半導体装置。
9. The semiconductor device according to claim 3, wherein the material used for the plating process is nickel.
JP2008996A 1996-02-06 1996-02-06 Semiconductor device Pending JPH09213856A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008996A JPH09213856A (en) 1996-02-06 1996-02-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008996A JPH09213856A (en) 1996-02-06 1996-02-06 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH09213856A true JPH09213856A (en) 1997-08-15

Family

ID=12017389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008996A Pending JPH09213856A (en) 1996-02-06 1996-02-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH09213856A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077189A (en) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd Lighting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077189A (en) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd Lighting device

Similar Documents

Publication Publication Date Title
WO1998018161A1 (en) Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JPH11214606A (en) Resin molded semiconductor device and lead frame
JPH09232499A (en) Semiconductor device
JPH04213867A (en) Electronic component mounting board frame
JPS62232948A (en) Lead frame
JPH09213856A (en) Semiconductor device
JP2586352B2 (en) Lead cutting equipment for semiconductor devices
JP2001257304A (en) Semiconductor device and method of mounting the same
JPH05315517A (en) Semiconductor device
JPH11176849A (en) Manufacture of semiconductor device
JP2004328015A (en) Resin sealed semiconductor device
JP2991174B2 (en) Lead frame for semiconductor device and method of manufacturing the semiconductor device
JPH04162466A (en) Lead frame for semiconductor device
JP3230318B2 (en) Lead frame for semiconductor device
JPH10223822A (en) Semiconductor device
JPH04326755A (en) Resin-sealed semiconductor device and manufacture thereof
JPH05335437A (en) Semiconductor device
JPH05343590A (en) Lead frame for semiconductor device
JPH065701B2 (en) Lead frame and method of manufacturing semiconductor device using the same
JPH08222673A (en) Lead frame
JPH04262564A (en) Manufacture of semiconductor device
JPH053275A (en) Lead frame of semiconductor device
JPH0823162A (en) Method for bonding semiconductor device to circuit board
JPH02270360A (en) Lead frame of semiconductor device
JPH0766231A (en) Manufacture of face mounting-type semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040721