JPH09203624A - 半導体パッケージ外形の校正ユニット - Google Patents

半導体パッケージ外形の校正ユニット

Info

Publication number
JPH09203624A
JPH09203624A JP8346081A JP34608196A JPH09203624A JP H09203624 A JPH09203624 A JP H09203624A JP 8346081 A JP8346081 A JP 8346081A JP 34608196 A JP34608196 A JP 34608196A JP H09203624 A JPH09203624 A JP H09203624A
Authority
JP
Japan
Prior art keywords
calibration unit
lead
camera
calibration
time reference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8346081A
Other languages
English (en)
Inventor
David A Skramsted
エー.スクラムステッド デビッド
Iii Clyde M Guest
エム.ゲスト,ザ サード クライド
Dennis M Botkin
エム.ボトキン デニス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09203624A publication Critical patent/JPH09203624A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【課題】 測定すべき表面実装デバイスの正確な寸法及
びリード数に作られた校正ユニットは、リード幅も実際
の寸法に作られているので、製作に高価であり、また損
傷し易い。 【解決手段】 校正ユニット11は、半導体パッケージ
外形の校正のため、可動目盛基準装置9と共に使用され
る。校正ユニット11は、単一体の矩形ブロックで、こ
の矩形ブロック上に、これと一体に形成された複数の脚
部12をもち、複数の脚部の間隔は、半導体デバイスの
リードとは無関係である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスに
関し、より詳しくは、表面実装デバイス上のリードの共
面性の検査のために使用される機械ビジョン・イメージ
システムと共に用いられる半導体パッケージ外形の校正
ユニットに関する。 相互参照文献 1995年5月9日発行の半導体デバイス・リード検査
システムと題する米国特許第5,414,458号明細
書。1995年3月28日発行の半導体リード検査シス
テムと題する米国特許第5,402,505号明細書。
【0002】
【従来の技術】半導体デバイスをテストし、実装するに
際して、デバイスのリードが正しく位置し、かつリード
の端が共通表面内にあることが必要である。このこと
は、特に表面実装デバイスに対して真実である。半導体
デバイスのリードは、横に、外へ、中へ又は下へ曲が
り、ピンの端を他のピンの端との共通の平面から移動さ
せる。ある場合には、1つ又はそれより多いピンが他の
ものより高さが大きくなることがある。
【0003】現存する平面性検査機器では、検査される
べきデバイスのサンプルが、検査システムの校正用に得
られることが必要である。もし1つのデバイスが、他の
どれかのデバイスとは変化していれば、検査過程に影響
するかも知れない。現存する平面性検査機器は、費用に
対して効果的でないか、又は品質管理作業におけるよう
に「オフ・ライン」で検査を遂行する。オフ・ライン検
査のために要求されるハードウエアは高価であり、しか
し、もし検査が手動で、リード毎に、100%検査を行
うと、時間がかかりまた費用も禁止的である。
【0004】オン・ライン検査のために使用できる自動
機器は、実際に他の処理機器と統合されたスタンドアロ
ン機器である。
【0005】機械ビジョンを使用して表面実装デバイス
のリードの共面性を検査するためには、リードの位置を
確認し、機械ビジョン画像は、目盛係数を用いてミリメ
ータ又はミルの様な目盛単位に変換しなければならな
い。データは、基準のための平面を用いて、多重2次元
座標フレームから3次元座標フレームへ変換されなけれ
ばならない。共面性を決定するため上に述べた方法を使
用する現在のシステムは、各一連のデバイスのテストの
前に校正されなければならず、また画素ジッタ又は移動
は、校正後に、影像の獲得中に検出されず、誤差を生じ
ることがある。
【0006】
【発明が解決しようとする課題】校正ユニットが測定さ
れるべき表面実装デバイス(SMD)の正確な寸法に作
られている型の校正ユニットが使用されてきた。これら
のユニットは、表面実装デバイスの正確な寸法及びリー
ド総数に作られていた。これらのユニットは、リード幅
が実際の寸法に作られているので、製作に高価であり、
また容易に損傷を受ける。
【0007】
【課題を解決するための手段】本発明は、半導体パッケ
ージ外形の校正のため可動目盛基準装置と共に使用され
る校正ユニットを対象とする。校正ユニットは、単一体
の矩形ブロックで、これは、この矩形ブロック上にこれ
と一体に形成され、この矩形ブロック上に間隔を置き、
どの様な特定の半導体デバイスにも無関係な間隔の複数
の脚部をもっている。
【0008】本発明により表わされている技術的利点並
びに、その目的は、以下に述べる発明の好ましい実施例
を、付随する図面及び特許請求の範囲に述べられている
新規な特徴と共に考慮すれば明らかになるであろう。
【0009】
【発明の実施の形態】本発明の校正ユニットは、図1に
示すシステムと共に使用することができる。図1は、コ
ンポーネント・リード検査システムのための光路及びコ
ンポーネントを示す。複数のリード12をもつ半導体デ
バイス11′は、照明システム13の前方の回転可能な
プラットフォーム又は台又は取付け板8の上に搭載され
る。照明された画像は、光路14に沿いカメラ31によ
り見られるが、まず光路14に沿いミラー組立体17を
通り反射されて光路15に沿いミラー16に至り、90
度の角度で反射されて光路20に沿いミラー/ビームス
プリッタ21に至る。カメラ31は、半導体デバイス1
1′及び実時間基準装置9の画像を見る。
【0010】画像がミラー/ビームスプリッタ21へ入
射すると、画像は光路24を経て反射器22に至り、光
路25に沿って戻り、ミラー/ビームスプリッタ21を
通り光路28に沿いレンズ組立体30からカメラ31に
至る。
【0011】画像はミラー/ビームスプリッタ21を通
過して光路26に沿い反射器23に至り、光路27に沿
って戻り、ミラー/ビームスプリッタ21に至り、そし
て光路29に沿って反射されレンズ組立体30に至り、
ここでカメラ31上に焦点を結ぶ。ミラー/ビームスプ
リッタ21での画像の分裂の間に、2つの画像は垂直方
向に分離され、これにより画像32と画像33は、カメ
ラ31の位置で垂直方向及び水平方向に間隔を置き、か
つ相互に水平方向にシフトしている。
【0012】カメラ31は、例えば、コダック「メガプ
ラス」のような、フルフレーム高解像度型カメラで、シ
ャッタを除去して改善された信頼性をもつ。電気機械シ
ャッタの必要性はないが、それは、照明源13は、カメ
ラ垂直ブランキング信号に同期した速度でストローブさ
れ、半導体デバイス11′及び実時間基準装置9の連続
的画像を与えるからである。
【0013】図2は、光路14及び15により表わされ
る光路、並びにミラー組立体17の上面図を示す。半導
体デバイス11′は照明源13の前方にある。半導体デ
バイス11′及び実時間基準装置9の画像は、光路14
に沿いミラー組立体17に指向される。ミラー組立体1
7は、相互に90度の角度の2つのミラー18及び19
を含む。
【0014】ミラー19に入射する画像はミラー18で
反射され、そして次に光路15に沿ってミラー16へ反
射される。ミラー16は、図1に示すように、水平面に
対し45度の角度に位置している。
【0015】図3は、校正ユニット11を示す。校正ユ
ニット11は、その周囲に機械加工された幾つかの脚部
12をもつ単一体の金属ブロックである。脚部12は、
半導体デバイスの側面を表わす校正側面から外側へ延び
ている。側面は、図4bの、寸法「a」内の区域により
一般的に表わされる。単一体のブロックは、ブロックの
側面上の第1及び第2の領域をもち、上記第1の領域
(寸法b、図4b)は上記第2の領域(寸法「a」)よ
り大きく、上記第1の領域は、半導体デバイス上のピン
の外側寸法(寸法b、図4b)を表わしている。
【0016】脚部は、単一体の金属ブロックの表面から
上方にのびる一般的に矩形の突起物である。校正ユニッ
ト11は、射影照明を用いて側面又は上面から見たとき
実際の表面実装デバイスのリード及び本体に類似してい
る。可動目盛係数基準装置又は実時間基準装置9(図
5)と共に使用されると、校正ユニットは、広い範囲の
パッケージのフートプリント(足跡)を校正するのに使
用できる。目盛係数は、校正ユニット11又は測定され
るべき半導体デバイスから既知の距離に常に置かれる可
動実時間基準装置9により決定される。目盛係数の補正
は、カメラによる校正ユニット寸法の測定値が、校正ユ
ニットの既知の寸法に合うようにソフトウェアにより計
算される。目盛係数は、実時間基準装置上の特徴点の既
知の寸法(ミルにおける)をカメラにより測定された特
徴点の寸法(画素における)で割ることにより決定され
る。より大きい又はより小さいパッケージが測定される
と、可動目盛係数基準装置は、それがパッケージの前で
一定距離k(図8)にあるように移動される。校正ユニ
ット11により決定された未補正目盛係数補正は、次に
可動基準装置から決定された目盛係数に適用されるこの
目盛係数は、校正ユニットに適用されると、校正ユニッ
トの実際の寸法に合わない寸法を与える。これは、基準
装置と校正ユニットとの間の拡大倍率の差に起因する
が、それは実時間基準装置はカメラ50ミル接近してい
るからである。それは、また、透視画における差に起因
する。実時間基準装置は、校正ユニットよりも高い。
【0017】校正ユニットの既知の寸法と測定した寸法
(実時間基準目盛係数を用いて)の比は、目盛補正係数
である。一旦決定されると、目盛補正係数は、校正ユニ
ットと共に使用できる総てのパッケージに対して一定で
ある。
【0018】側面又は上面(図4a、4b、及び4c)
から見ると、校正ユニットは、表面実装デバイスに極め
て類似したシルエットを表わす。これらの透視画から、
表面実装デバイスの品質の補償に重要な総てのリード測
定は、同様に校正ユニット11上で測定できる。
【0019】重要な測定は、(1) 共面性、これは、ある
平面に対するリードの高さにおける差であり、(2) 曲が
っているリード、基準点に対するリードの水平の真の位
置、(3) リードのピッチ、リード間の水平間隔、(4) 隔
離、パッケージ本体より上のリードの高さ、(5) 抜き、
リードの長さの差、(6) パッケージ横断距離、リード先
端からリード先端までの距離、である。
【0020】校正ユニットの大きさは次のように決定さ
れる。寸法a、b、c、d、e及びfへの参照は、図4
a及び4bに示す寸法である。寸法「a」は、図6の取
付け板8の寸法内に適合するように十分小さくなければ
ならない。寸法「a」は、寸法「b」より約50ミル小
さくあるべきである。寸法「b」は、校正ユニットにつ
いて使用されるパッケージのリードの先端から先端の距
離に合っていなければならない。各校正ユニットは、リ
ードの先端から先端の距離が100ミルまで異なるリー
ドをもつ1組のパッケージについて使用することができ
る。寸法「b」は、この範囲の中間に有るべきである。
【0021】寸法「c」は、リード先端からパッケージ
の上面の実際のパッケージの寸法に、+/−20%の許
容差内で合っているべきである。
【0022】寸法「d」(リード間の間隔)は、校正ユ
ニットの各側面に最小7個のリードが機械加工できるも
のとするべきである。
【0023】寸法「e」(リードの幅)は、リード特徴
部の耐久性と安定性を確保するため最少25ミルであ
る。寸法「e」は、寸法「d」の約1/3であるべきで
ある。
【0024】寸法「f」(側面上の最後のリードから校
正ユニットの縁までの距離)は、寸法「d」と略同じで
あるべきである。
【0025】校正ユニットは、各側面に最少7個のリー
ド特徴部をもつべきである。これにより、図2に関して
述べた分裂した画像の各部分に4個のリード特徴部を見
ることができる。リード特徴部間の水平間隔は、カメラ
の水平寸法を校正するため使用される。リード特徴部間
の垂直方向の高さの差は、カメラの垂直寸法を校正する
ため使用される。校正ユニット上のリード特徴部の数
は、実際のデバイス上のリードの数に関係はない。
【0026】リード特徴部は、耐久性を与えるため最少
25ミルの幅を持つべきである。校正ユニット上のリー
ド幅と実際のデバイス上のリード幅との間の関係は重要
ではない。リード特徴部の長さは、寸法「a」及び
「b」により課せられた要求事項を満足する。リード長
=(b−a)/2。
【0027】1個の校正ユニットを使用して、大きさの
異る複数のデバイスを校正することは可能である。この
場合、校正ユニットには次の制約がある。寸法「b」
は、検査すべき実際のデバイスの、リードの先端から先
端までの距離の+/−50ミル内でなければならない。
寸法「c」は、検査すべき実際のデバイスの実際の高さ
の+/−20%内でなければならない。これらの制約
は、次の6個のパッケージ・ファミリのために設計され
た1組の6個の校正ユニットを使用して大部分のQFP
パッケージの校正を可能にする。6個のパッケージ・フ
ァミリは、32×32mmQFPパッケージ、28×28
mmQFPパッケージ、14×20mmQFPパッケージ、
14×14mm薄いQFPパッケージ、10×10mm薄い
QFPパッケージ、NS7×7mm薄いQFPパッケージ
である。各パッケージ・ファミリ内のデバイスの先端か
ら先端までの距離は、典型的には40ミルだけ変化し、
これは+/−50mmの制約内にある。
【0028】校正過程に対する鍵は、図8に示す可動実
時間基準装置である。この基準装置は、常にカメラに対
して、検査すべきデバイスのリードよりも50ミル接近
して置かれる。パッケージ寸法における変化を反映する
ため実時間基準装置を移動させると、デバイスがカメラ
に接近しているか、又はカメラから遠く離れているかに
起因する拡大倍率における変化を補償する。校正ユニッ
ト11は、製作するのに安価であり、またリード特徴部
の数は最少に保たれる。リード特徴部は、実際のQFP
表面実装デバイス上のリードよりも広い。リードとリー
ドの高さとの間の距離が0.1ミルの精度で知られてい
る限りにおいて、正確な校正が達成できる。
【0029】一例として、1230ミルの全長及び幅を
もつ校正ユニットが校正に使用された。図1のビション
・システムを用い、カメラの校正目盛係数は、校正ユニ
ット上で0.25ミルの精度でリードの真の位置測定を
達成するため、図9に示すように調節された。1205
ミルから1256ミルの範囲のパッケージが、次に校正
ユニットから計算された目盛係数補正を用いて測定され
た。目盛係数基準装置9は、1205ミルのパッケージ
に対して12.5ミルだけ中に、そして1256ミルの
パッケージに対して13ミルだけ外へ移動させた。総て
のパッケージ上の総てのリードの真の位置測定のリード
精度は0.25ミル又はこれより良いものであった。
【0030】図5は、取付け板8、校正ユニット11、
及び開口9aをもつ実時間基準装置9を示す。デバイス
11の4つの側面の各々の上の複数のリード12の共面
性を決定においては、デバイス11の4つの側面の上の
リード各々を表わすために取付け板8は、回転されなけ
ばならない。取付け板8は、回転可能であり、そして4
つの側面8a、8b、8c及び8dの各々はカメラの画
像路の方に回転し、デバイス11の側面の1つがカメラ
に向かって位置する。
【0031】図6は、カメラから見た取付け板8及び実
時間基準装置9を示す。熱膨張又は光学コンポーネント
の移動によるどのような僅かな変動をも補償するため、
取付け板8の上面から実時間基準装置の底部までの距
離、距離Aは、取付け板8の4つの側面の各々に対して
カメラにより測定される。距離A1、A2、A3及びA
4の各々は、実時間基準装置9を用いてイメージシステ
ムを校正するためテストの間中記憶される。距離Aは、
取付け板8の4つの側面の各々に対する測度であり、イ
メージシステムは、画素とミルの間の関係を定義するた
め校正される。実時間基準装置9の、開口9aの寸法C
及びEは既知であり、従って、開口に対する画素の数は
ミルでの線形測定に関係付けることができる。取付け板
8の上縁は、板の本体から板の上方へ黒から白への転換
により決定される。開口9aは、また開口から開口枠へ
の白から黒への転換により位置決め及び測定される。
【0032】図7は、校正ユニット11がその上に取り
付けられた取付け板8を示す。リード12の上面から実
時間基準装置9の底までの距離Bが測定される。次に、
取付け板8の上面からリード12の上面までの距離は計
算できるが、それは、測定値Dn=An−Bnであり、
ここに、nは1から4の数であり、リードの高さが測定
されている半導体デバイスの側面を表わす。Anは、上
述のように、取付け板8の各側面に対して測定され、一
連のデバイスに対する検査作業中に1回の測定が必要で
ある。
【0033】図8は、実時間基準装置9と校正ユニット
11の間の水平距離を示す。実時間基準装置9と校正ユ
ニット11上のリード12の縁との距離Kは、常時一定
のままである。
【0034】システムの動作は次のとおりである。実時
間基準装置は、校正ユニットが取付け板8に搭載された
とき、校正ユニット上のリードよりも、カメラに50ミ
ル接近して位置している(この最初のステップ中、取付
け板は空である)。イメージシステムは、実時間基準装
置9(図5)を走査し、開口9a(図5)の位置を確認
する。開口の位置は、画像における白から黒への転換を
捜索することにより確認できる。一旦これらの開口の位
置が確認されると、開口の間の間隔は、カメラ次元(画
素)から対象(実世界)次元(ミル又はインチ)への変
換目盛構成を計算するのに使用される。このことは、実
時間基準装置の実際の寸法は、正確であると証明済の手
動検査システムにより前に測定されているので可能であ
る。実時間基準装置の実際の寸法は、システムにより読
み出しできるファイルに記憶される。実時間基準装置の
底の縁が、全視野を横切る数箇所の位置でそれらの位置
が確認される。これらの点の直線近似が最少平均2乗線
形回帰を用いて計算される。この直線は、各リードの高
さを測定するための基準点になるであろう。取付け板8
の上の縁は、全視野を横切る数箇所の位置で測定され
る。これらの点の直線近似が最少平均2乗線形回帰を用
いて計算される。これは、取付け板8の各側面について
繰り返され、合計4本の線が与えられる。実時間基準装
置の底の縁と取付け板8の各上縁との間の距離と角度が
計算されて記憶される。
【0035】次に、校正ユニットは、取付け板8の上に
搭載され、リード特徴部の位置が測定される。それぞれ
のリードの上面が相互に対して測定される。校正ユニッ
トの各側面上で、リード特徴部の位置が確認できるよう
に、取付け板8は回転される。実時間基準装置から取付
け板8への距離(A1、A2、A3及びA4)を用い
て、リード先端から取付け板8への距離を計算する。こ
の計算の後、3次元座標系における全部のリード先端の
位置が判り、取付け板8はこの座標系のx−y平面を形
成している。それぞれのリード特徴部間の水平及び垂直
方向の距離は、実時間基準装置から計算された目盛係数
を用いてカメラ単位(画素)からミルへ変換される。こ
れらの測定された距離は、校正ユニット上のリード特徴
部間の実際の距離と比較される。この情報は、実際の距
離と測定された距離との比の計算に使用される。この比
は、カメラの目盛構成(画素からミル目盛構成)に対す
る補正として使用される。構成ユニット上のリード間の
高さの差は取付け板8の角度に対する補正の計算に使用
される。カメラの目盛構成及び取付け板8の角度に対す
る補正の計算で、計算過程は終了する。
【0036】校正後に、半導体デバイス(図示なし)
が、取付け板8の上に搭載され、そしてイメージシステ
ムは、リードを走査し、これらリードの実時間基準装置
に対する位置を確認する。このシステムは、白から黒へ
の転換の点を見出だすことにより各リードの縁の位置を
確認する。ここで、黒はリードの画像である。総てのリ
ードの位置は確認される。画素とミルとの間の関係を知
ることにより、半導体デバイスの4つの側面の各々に対
する各リードの正確な位置が決定される。
【0037】リード先端から実時間基準装置への距離
は、半導体デバイス総ての4つの側面の上の総てのリー
ドについて測定される。実時間基準装置から取付け板8
への距離(A1、A2、A3及びA4)を用いて、リー
ド先端から取付け板8への距離が計算される。この計算
の後、3次元座標系における総てのリード先端の位置は
判り、取付け板8は、この座標系のx−y平面を形成。
【0038】自動システムにおいて、半導体をテストす
るとき、各デバイスは、それが取付け板8上に置かれた
時、同じ向きをとっている。従って、データを各デバイ
スに対して再検討するとき、どのリードに対する共面性
の欠如も、取付け板8の上に置かれた対応するデバイス
の正確な側面と関係付けることができる。
【0039】校正過程に対する鍵は、図8に示す可動実
時間基準装置である。この基準装置は、検査されている
デバイスのリードよりも、常に50ミル接近している。
この実時間基準装置を、パッケージの寸法における変化
を反映させるため移動すると、デバイスがカメラにより
接近しているか又は遠く離れているかに起因する拡大倍
率における変化を補償する。図9は、校正過程において
使用されるステップを示す。図10は、校正データを用
いる検査において使用されるステップを示す。校正過程
の出力は、X補正、Y補正及び傾斜であり、ここに、X
補正は、水平カメラ補正について、実時間基準装置と校
正ユニット上のリード特徴部との間の拡大倍率及び透視
画における差を補償し、Y補正は、垂直カメラ補正につ
いて、実時間基準装置と校正ユニット上のリード特徴部
との間の拡大倍率及び透視画における差を補償し、また
傾斜は、カメラの校正ユニットに対する傾きを補償す
る。この補償は、校正ユニットの各側面に対して計算さ
れなければならない。
【0040】図9を参照すると、校正ステップは次のと
おりである。 8a.ファイルから、校正ユニットの実際の寸法を読
む。 8b.ファイルから、実時間基準装置の実際の寸法を読
む。 8c.校正ユニットを、検査板上に搭載する。 8d.実時間基準装置を、校正ユニットのリード特徴部
の前方50ミルに移動する。 8e.実時間基準装置の水平方向の寸法を画素で測定す
る。 8f.実時間基準装置の垂直方向の寸法を画素で測定す
る。 8g.実時間基準装置の水平方向の目盛係数を計算す
る。 8h.実時間基準装置の垂直方向の目盛係数を計算す
る。 8i.校正ユニット上のリード特徴部間の水平距離を測
定する。 8j.実時間基準装置の目盛校正を用いてリードピッチ
をミルに変換する。 8k.校正ユニットの実際のリードピッチを用いて水平
校正の補正を計算する。 8l.校正ユニット上のリード特徴部間の垂直距離(デ
ルタy)を測定する。 8m.実時間基準装置の目盛構成を用いてデルタyをミ
ルに変換する。 8n.校正ユニットの実際のリード高さを用いて垂直校
正の補正を計算する。 8o.校正ユニットに対するカメラの傾斜を計算する。 8p.校正結果をファイルに記憶する。
【0041】一旦校正ユニットが校正されたら、次に、
デバイスの検査は次のとおりである。 8A.ファイルから校正データを読む。 8B.ファイルから実時間基準装置の実際の寸法を読
む。 8C.実時間基準装置の特徴部の水平方向の寸法を画素
で測定する。 8D.実時間基準装置の特徴部の垂直方向の寸法を画素
で測定する。 8E.実時間基準装置の水平方向の目盛係数を計算す
る。 8F.実時間基準装置の垂直方向の目盛係数を計算す
る。 8G.テストされているデバイスに対する補正された水
平方向のカメラ校正を計算する。 8H.テストされているデバイスに対する補正された垂
直方向のカメラ校正を計算する。 8I.デバイス上のリードの垂直及び水平位置を測定す
る。 8J.補正されたカメラ校正を用いて測定値をミルに変
換し、(リードピッチ−ミル)=(リードピッチ−画
素)×(x目盛り)である。 8K.デルタy−ミル=(デルタy−画素)×(y目盛
り)を設定する。 8L.カメラ傾斜に対するリード高さの差を補正する。
【0042】図11は、校正ユニットの第2の実施例を
示す。校正ユニット20は、材料の単一のブロック21
で、ブロック21の縁の周りに間隔を置いた似せたリー
ド22をもっている。リード22は、典型的な半導体デ
バイスに対応する間隔と高さをもち、そしてリード測定
システムを校正するため、ビジョンシステムと共に利用
され、またどの様な特定のデバイスにも目盛構成でき
る。ブロック21は、凹所23をもち、実際のデバイス
上のリードがそうである様に、縁24が外側に突き出て
いる。図12a、12b及び12cは、構成ユニット2
0の上面及び側面を示す。
【0043】以上の説明に関して更に以下の項を開示す
る。 (1) 半導体パッケージ外形の校正のため可動目盛基準装
置と共に使用される校正ユニットであって、単一体の矩
形ブロック、及び上記矩形ブロック上に、これと一体に
形成された複数の脚部からなり、該脚部は、特定の半導
体デバイスとは無関係の任意の間隔をもち、上記ブロッ
ク上に間隔をおいて離れている、半導体パッケージ外形
の校正ユニット。 (2) 第1項記載の校正ユニットにおいて、上記脚部は、
その強度を増しまたその曲がりを防止するため、半導体
デバイス上の実際のリードに較べて特大である。 (3) 第1項記載の校正ユニットにおいて、上記脚部は、
上記単一体の矩形ブロックの表面から上方に突出した矩
形の突起物である。 (4) 第1項記載の校正ユニットにおいて、上記単一体の
ブロックは、ブロックの側面上に第1及び第2の領域を
もち、上記第1の領域は上記第2の領域より大きく、上
記第1の領域は、半導体デバイス上のピンの外側の寸法
を表わす。 (5) 第1項記載の校正ユニットにおいて、上記脚部は、
上記単一体の矩形ブロックの表面から上方及び外側に突
出する。 (6) 第5項記載の校正ユニットにおいて、上記外側に突
出する部分は、上記校正ユニットの表面の縁から突出す
る。 (7) 半導体パッケージ外形の校正のため可動目盛基準装
置と共に使用される校正ユニットであって、単一体の矩
形ブロック、及び上記矩形ブロック上に、これと一体に
形成された複数の脚部からなり、該脚部は、半導体デバ
イスとは無関係の間隔をもち、上記ブロック上に間隔を
おいて離れている。 (8) 第7項記載の校正ユニットにおいて、上記脚部
は、その強度を増しまたその曲がりを防止するため、半
導体デバイス上の実際のリードに較べて特大である。 (9) 第7項記載の校正ユニットにおいて、上記脚部は、
上記単一体の矩形ブロックの表面から上方に突出した矩
形の突起物である。 (10) 第7項記載の校正ユニットにおいて、上記単一体
のブロックは、ブロックの側面上に第1及び第2の領域
をもち、上記第1の領域は上記第2の領域より大きく、
上記第1の領域は、半導体デバイス上のピンの外側の寸
法を表わす。 (11) 第7項記載の校正ユニットにおいて、上記外側に
突出する部分は、上記校正ユニットの表面の縁から突出
する。 (12) 第11項記載の校正ユニットにおいて、上記外側
に突出する部分は、上記校正ユニットの表面の縁から突
出する。
【0044】(13) 本発明は、半導体パッケージ外形の
校正のため可動目盛基準装置9と共に使用される校正ユ
ニット11を対象とし、校正ユニット11は単一体の矩
形ブロックであり、この矩形ブロックは、この上に一体
に形成され、かつ半導体デバイス上のリードとは無関係
の間隔をもつ複数の脚部12をもっている。
【図面の簡単な説明】
【図1】本発明の校正ユニットと共に使用できる検査シ
ステムにおける折り返し光路及び関係したコンポーネン
トを示す図である。
【図2】光路の部分の上面図である。
【図3】本発明の校正ユニットの第1実施例を示す図で
ある。
【図4】校正ユニットの上面図、側面図及び端面図であ
る。
【図5】実時間基準装置、取付け板及びその上に取り付
けた校正ユニットを示す図である。
【図6】イメージシステムから見た実時間基準装置及び
取付け板を示す図である。
【図7】実時間基準装置、取付け板及び校正ユニットを
示す図である。
【図8】校正ユニットから可動基準装置への一定距離を
示す図である。
【図9】検査システムの校正を示す過程フロー図であ
る。
【図10】デバイスを検査するステップを示す過程フロ
ー図である。
【図11】校正ユニットの第2実施例を示す図である。
【図12】校正ユニットの上面、側面及び端面を示す図
である。
【符号の説明】
8 取付け板 9 可動目盛基準装置(実時間基準装置) 11 校正ユニット 11′半導体デバイス 12 脚部 20 校正ユニット 21 単一体ブロック 22 リード
フロントページの続き (72)発明者 デニス エム.ボトキン アメリカ合衆国テキサス州シーゴビル,デ ルカリオ サークル 1413

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体パッケージ外形の校正のため可動
    目盛基準装置と共に使用される校正ユニットであって、 単一体の矩形ブロック、及び上記矩形ブロック上に、こ
    れと一体に形成された複数の脚部からなり、該脚部は、
    特定の半導体デバイスとは無関係の任意の間隔をもち、
    上記ブロック上に間隔をおいて離れている、半導体パッ
    ケージ外形の校正ユニット。
JP8346081A 1995-12-26 1996-12-25 半導体パッケージ外形の校正ユニット Pending JPH09203624A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1158795P 1995-12-26 1995-12-26
US011587 1995-12-26

Publications (1)

Publication Number Publication Date
JPH09203624A true JPH09203624A (ja) 1997-08-05

Family

ID=21751070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8346081A Pending JPH09203624A (ja) 1995-12-26 1996-12-25 半導体パッケージ外形の校正ユニット

Country Status (5)

Country Link
US (1) US5838434A (ja)
EP (1) EP0781991A3 (ja)
JP (1) JPH09203624A (ja)
KR (1) KR970053283A (ja)
SG (1) SG52878A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0903428A3 (de) * 1997-09-03 2000-07-19 Leybold Systems GmbH Einrichtung und Verfahren für die Bestimmung von Durchmessern eines Kristalls
US6084397A (en) * 1997-12-22 2000-07-04 Emc Corporation Verification gauge for an electronic package lead inspection apparatus
US6028319A (en) * 1998-01-06 2000-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Calibration standard for lead configurations and method of using
US6408090B1 (en) * 1998-09-28 2002-06-18 Siemens Production And Logistics System Aktiengesellschaft Method for position recognition of components equipped on a substrate in an automatic equipping unit
US6671397B1 (en) * 1998-12-23 2003-12-30 M.V. Research Limited Measurement system having a camera with a lens and a separate sensor
US6532063B1 (en) * 2000-11-10 2003-03-11 Semiconductor Technologies & Instruments 3-D lead inspection
US20040234106A1 (en) * 2003-05-23 2004-11-25 Luu Victor Van Method and apparatus for providing nanoscale dimensions to SEM (Scanning Electron Microscopy) or other nanoscopic images
DE102004020657A1 (de) * 2004-04-23 2005-11-17 Infineon Technologies Ag Verfahren zum Bilden eines Strukturgrößen-Messwertes
US20100310151A1 (en) * 2008-01-29 2010-12-09 Advantest Corporation Electronic device handling apparatus and electronic device position detection method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4082719A (en) * 1976-02-23 1978-04-04 Dow Corning Corporation Silicone epoxy curable compositions
JPH077446B2 (ja) * 1986-11-12 1995-01-30 松下電器産業株式会社 部品認識方法
US5490084A (en) * 1987-06-01 1996-02-06 Hitachi Techno Engineering Co., Ltd. Method and apparatus for detecting bent leads in electronic components
JPH0794976B2 (ja) * 1990-05-10 1995-10-11 松下電器産業株式会社 電子部品のリード浮きの検出方法
US5115475A (en) * 1990-06-04 1992-05-19 Motorola, Inc. Automatic semiconductor package inspection method
JP2870142B2 (ja) * 1990-07-17 1999-03-10 日本電気株式会社 コプラナリティ測定方法及びその装置
US5414458A (en) * 1993-04-06 1995-05-09 Texas Instruments Incorporated Semiconductor device lead inspection system
US5402505A (en) * 1993-10-18 1995-03-28 Texas Instruments Incorporated Semiconductor device lead inspection system
US5563703A (en) * 1994-06-20 1996-10-08 Motorola, Inc. Lead coplanarity inspection apparatus and method thereof
US5777886A (en) * 1994-07-14 1998-07-07 Semiconductor Technologies & Instruments, Inc. Programmable lead conditioner

Also Published As

Publication number Publication date
SG52878A1 (en) 1998-09-28
EP0781991A2 (en) 1997-07-02
KR970053283A (ko) 1997-07-31
US5838434A (en) 1998-11-17
EP0781991A3 (en) 1997-09-24

Similar Documents

Publication Publication Date Title
US5909285A (en) Three dimensional inspection system
US6064757A (en) Process for three dimensional inspection of electronic components
JP4901903B2 (ja) 三次元検査システム
US6055055A (en) Cross optical axis inspection system for integrated circuits
JP2003522347A (ja) ステレオ画像による自動検査システム
JPH09203624A (ja) 半導体パッケージ外形の校正ユニット
US5402505A (en) Semiconductor device lead inspection system
JP2006317408A (ja) 反り検査装置
JP3823488B2 (ja) Icリード浮き検査装置及び検査方法
CN115638723A (zh) 形状检查装置和高度图像处理装置
WO2002029357A2 (en) Method and apparatus for evaluating integrated circuit packages having three dimensional features
JP2003504607A (ja) 電子部品の三次元検査装置及び方法
KR100367058B1 (ko) 결함검출장치
JP3105422B2 (ja) ワイヤボンディング検査装置
JPH0765967B2 (ja) 実装基板外観検査装置
JP2743663B2 (ja) 実装基板外観検査装置
JP3006566B2 (ja) リード曲がり検査装置
JPH11211420A (ja) 光学式寸法測定方法および装置
JPH08105726A (ja) 板状物カセット検査方法および装置
JP2705458B2 (ja) 実装基板外観検査装置
JP5177916B2 (ja) 封止容器の検査方法及び検査装置
JPH06120118A (ja) レンズ収差測定方法およびそれを用いた露光装置
JPH0399209A (ja) 実装基板検査装置
JP3432464B2 (ja) ミラー式測定具
JPH04311052A (ja) パッケージ部品のリード形状曲り検査方法