JPH09200403A - 画像形成装置 - Google Patents

画像形成装置

Info

Publication number
JPH09200403A
JPH09200403A JP8009398A JP939896A JPH09200403A JP H09200403 A JPH09200403 A JP H09200403A JP 8009398 A JP8009398 A JP 8009398A JP 939896 A JP939896 A JP 939896A JP H09200403 A JPH09200403 A JP H09200403A
Authority
JP
Japan
Prior art keywords
program
image forming
forming apparatus
function
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8009398A
Other languages
English (en)
Inventor
Takeshi Nozaki
武史 野崎
Toshiharu Takahashi
俊晴 高橋
Masahiko Taniguchi
雅彦 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8009398A priority Critical patent/JPH09200403A/ja
Publication of JPH09200403A publication Critical patent/JPH09200403A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】複数の機能拡張をする際にROMの数を増やさ
ず、拡張を行う順番も自由にでき、低コストで高速なプ
ログラム実行を行う。また、電池バックアップした記憶
素子を使わずに低コストで電源を切った状態でも前に設
定したデータを保持する 【解決手段】SM−CPU91は、ISAバス変換装置
97、PCカードインターフェース98を介して接続さ
れるフラッシュメモリPCカードに記憶されている機能
拡張用のプログラムを読出してFROM95の空き領域
に記憶し、FROM95の一部に2つのNVRAM領域
を設けて画像形成装置の電源を切っても保持しなければ
ならない制御情報を保持する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、たとえばファク
シミリ機能などの複合機能を有して画像を形成するデジ
タル複写機等の複合機能を有する画像形成装置に関す
る。
【0002】
【従来の技術】近年、ファクシミリ機能などの複合機能
を有して画像を形成するデジタル複写機等の複合機能を
有する画像形成装置の開発が盛んである。従来、複合機
能を有する画像形成装置における組込型制御プログラム
はROMの如き確定型アドレスプログラムであるため柔
軟な機能拡張が難しく、複数機能の内自由な組み合わせ
状態で実装するためには最初から全機能実装を考えたプ
ログラムアドレス割付と、それに応じたROM装着用I
Cソケットの実装が必要であった。
【0003】そのため拡張機能の数だけROMが必要と
なり、コスト的にも実装面積の面でも、また、実装作業
の面でもデメリットが多かった。また、他方では、機能
拡張をハードウェアと同時に実現する手段として拡張ハ
ードウェア上にプログラムROMを実装するなどの例が
あったが、CPUバスからのアクセスが遅くなってしま
うなどの問題があり、そのままそのROMベースで動作
させるとプログラム実行スピードが遅くなるとか、プロ
グラム内容をCPUの近くに配されたRAM上で動作さ
せるにはRAM容量が大きくなりコスト的に高いものに
なった。
【0004】また、画像形成装置の電源を切った状態で
も前に設定したデータを保持する電池バックアップした
SRAM等は、一度装置に設定した情報を二度は設定せ
ずに済む事を目的としているが、電池バックアップした
SRAM等は価格が高価であった
【0005】
【発明が解決しようとする課題】上記したように、組込
型制御プログラムはROMの如き確定型アドレスプログ
ラムであるため柔軟な機能拡張が難しく、複数機能の内
自由な組み合わせ状態で実装するためには最初から全機
能実装を考えたプログラムアドレス割付と、それに応じ
たROM装着用ICソケットの実装が必要で拡張機能の
数だけROMが必要となり、コスト的にも実装面積の面
でも実装作業の面でもデメリットが多いという問題があ
った。
【0006】また、機能拡張をハードウェアと同時に実
現する手段として拡張ハードウェア上にプログラムRO
Mを実装した場合はCPUバスからのアクセスが遅くな
ってしまってそのROMベースで動作させるとプログラ
ム実行スピードが遅くなり、プログラム内容をCPUの
近くに配されたRAM上で動作させるにはRAM容量が
大きくなりコスト的に高いものになるという問題があっ
た。
【0007】また、画像形成装置の電源を切った状態で
も前に設定したデータを保持する電池バックアップした
SRAM等は、一度装置に設定した情報を二度は設定せ
ずに済む事を目的としているが、電池バックアップした
SRAM等は価格が高価であるという問題があった。
【0008】そこで、この発明は、複数の機能拡張をす
る際にROMの数を増やさず、拡張を行う順番も自由に
でき、低コストで高速なプログラム実行を行うことので
きる画像形成装置を提供することを目的とする。
【0009】また、この発明は、電池バックアップした
記憶素子を使わずに低コストで電源を切った状態でも前
に設定したデータを保持することのできる画像形成装置
を提供することを目的とする。
【0010】
【課題を解決するための手段】この発明の画像形成装置
は、オプション機器の接続に伴い画像形成機能の一部と
組合わせることによって実現される機能を拡張可能な画
像形成装置において、上記画像形成機能を拡張するプロ
グラムを記憶する書き込み可能な記憶手段と、拡張する
機能のプログラムを外部装置から受信する受信手段と、
この受信手段で受信したプログラムを上記記憶手段に記
憶させ、このプログラムに基づいて上記オプション機器
を動作させる制御手段とから構成されている。
【0011】この発明の画像形成装置は、オプション機
器の接続に伴い画像形成機能の一部と組合わせることに
よって実現される機能を拡張可能な画像形成装置におい
て、上記画像形成機能を拡張するプログラムを記憶する
書き込み可能な固定型メモリと、上記画像形成装置に着
脱可能で、拡張する機能のプログラムを記憶している外
部拡張記憶手段と、この外部拡張記憶手段に接続し、上
記プログラムを受信する受信手段と、この受信手段で受
信したプログラムを上記固定型メモリに記憶させ、この
プログラムに基づいて上記オプション機器を動作させる
制御手段とから構成されている。
【0012】この発明の画像形成装置は、オプション機
器の接続に伴い画像形成機能の一部と組合わせることに
よって実現される機能を拡張可能な画像形成装置におい
て、上記画像形成機能を拡張するオプション機器を接続
する接続手段と、上記画像形成機能を拡張するプログラ
ムを記憶する書き込み可能な固定型メモリと、拡張する
機能のプログラムを外部装置から受信する受信手段と、
上記画像形成装置が拡張される上記接続手段に接続され
たオプション機器と上記受信手段で受信したプログラム
とが合致しているのを確認した後、上記受信手段で受信
したプログラムを上記書き込み可能な固定型メモリに記
憶させ、このプログラムに基づいて上記オプション機器
を動作させる制御手段とから構成されている。
【0013】この発明の画像形成装置は、オプション機
器の接続に伴い画像形成機能の一部と組合わせることに
よって実現される機能を拡張可能な画像形成装置におい
て、上記画像形成機能を拡張するプログラムを記憶する
書き込み可能な固定型メモリと、拡張する機能のプログ
ラムを外部装置から受信する受信手段と、この受信手段
で受信したプログラムの記憶量以上に上記書き込み可能
な固定型メモリに空き領域が存在する場合に上記プログ
ラムを上記固定型メモリに記憶させ、このプログラムに
基づいて上記オプション機器を動作させる制御手段とか
ら構成されている。
【0014】この発明の画像形成装置は、オプション機
器の接続に伴い画像形成機能の一部と組合わせることに
よって実現される機能を拡張可能な画像形成装置におい
て、上記画像形成機能を拡張するプログラムを記憶する
書き込み可能な固定型メモリと、拡張する機能のプログ
ラムを外部装置から受信する受信手段と、この受信手段
で受信したプログラムの確定アドレスを上記書き込み可
能な固定型メモリのアドレスに変換する変換手段と、上
記受信手段で受信したプログラムの記憶量以上に上記書
き込み可能な固定型メモリに空き領域が存在するかを確
認する確認手段と、この確認手段で上記書き込み可能な
固定型メモリに空き領域が存在することが確認された
際、上記変換手段の変換変数をセットして上受信手段で
受信したプログラムを上記書き込み可能な固定型メモリ
に記憶させ、このプログラムに基づいて上記オプション
機器を動作させる制御手段とから構成されている。
【0015】この発明の画像形成装置は、オプション機
器の接続に伴い画像形成機能の一部と組合わせることに
よって実現される機能を拡張可能な画像形成装置におい
て、上記画像形成装置の基本制御プログラムを記憶する
書き換え可能な固定型メモリと、この書き換え可能な固
定型メモリの一部に存在する制御単位ブロックを使用し
て上記画像形成装置の動作制御用の情報を集めたテーブ
ルの内容を記憶する際、同一容量の上記ブロックを2つ
用いて記憶し、新規内容を記憶する方をプログラム終了
後に旧領域を消去するようにして交互に使用して書き換
え可能な不揮発性メモリとして用いる制御を行う制御手
段と、この制御手段の制御で書き換えられたプログラム
に従って画像形成動作する画像形成手段とから構成され
ている。
【0016】この発明の画像形成装置は、オプション機
器の接続に伴い画像形成機能の一部と組合わせることに
よって実現される機能を拡張可能な画像形成装置におい
て、上記画像形成装置の動作制御に用いられるランダム
アクセスメモリと、上記画像形成装置の基本制御プログ
ラムを記憶する書き換え可能な固定型メモリと、この書
き換え可能な固定型メモリの一部に存在する制御単位ブ
ロックを使用して上記画像形成装置の動作制御用の情報
を集めたテーブルの内容を同一容量の上記ブロックを2
つ用いて記憶し、新規内容を記憶する方をプログラム終
了後に旧領域を消去するようにして交互に使用して書き
換え可能な不揮発性メモリとして用いる制御を行う第1
の制御手段と、この第1の制御手段で制御されて上記書
き換え可能な固定型メモリに記憶されたテーブルの内容
を上記ランダムアクセスメモリの一部に記憶させ、この
テーブルの内容に基づいて上記オプション機器を動作さ
せる第2の制御手段とから構成されている。
【0017】
【発明の実施の形態】以下、この発明の一実施の形態に
ついて図面を参照して説明する。図2は、この発明に係
る画像形成装置としての複合機能を有するデジタル複写
機の全体構成を概略的に示すものである。複写機1は、
読取手段としてのスキャナ140及び画像形成手段とし
てのプリンタ160を備え、上部に自動原稿送り装置
(ADF:オート ドキュメント フィーダ)180を
装着している。
【0018】スキャナ140は、光源としての露光ラン
プ6、ミラー15を設置した第1キャリッジ7、光路を
折曲げるミラー8a,8bを設置した第2キャリッジ
9、レンズ10、反射光を受光する光電変換部11、こ
れらを各部の位置を変更する駆動系(図示しない)、お
よび光電変換部11の出力つまり画像データをアナログ
データからディジタルデータに変換するA/D変換部
(図示せず)により構成されている。上記第1、第2キ
ャリッジ7、9は、互いにタイミングベルト(図示しな
い)で結ばれており、第2キャリッジ9は第1キャリッ
ジ7の1/2の速さで同じ方向に移動するようになって
いる。これにより、レンズ10までの光路長が一定にな
るように走査できるようになっている。上記レンズ10
は、焦点距離固定で、変倍時に光軸方向へ移動されるよ
うになっている。上記光電変換部11は、原稿からの反
射光を光電変換するするもので、たとえばCCD形ライ
ンイメージセンサなどを主体に構成される。この場合、
原稿の1画素がCCDセンサの1つの素子に対応してい
る。上記光電変換部11の出力はA/D変換部へ出力さ
れるようになっている。上記第1、第2キャリッジ7、
9、ミラー8a、8bの移動は、それぞれステッピング
モータ(図示しない)により行われるようになってい
る。上記第1、第2キャリッジ7、9は、上記ステッピ
ングモータの回転軸に連結されたドライブプーリ(図示
しない)とアイドルプーリ(図示しない)間に掛渡され
たタイミングベルト(図示しない)の動作に応じて移動
されるようになっている。上記レンズ10は、対応する
ステッピングモータ(図示しない)によりスパイラルシ
ャフト(図示しない)が回転し、このスパイラルの動き
によって光軸方向へ移動されるようになっている。
【0019】60は半導体レーザで、この半導体レーザ
60に対応してコリメートレンズ62、ポリゴンミラー
(多面反射鏡)64、レンズ66、反射鏡68,70、
レンズ72が配置され、露光装置52からレーザビーム
を感光体ドラム50に照射するようになっている。
【0020】プリンタ160は、たとえばレーザ光学系
と画像形成媒体としてのコピー用紙Pに画像形成が可能
な電子写真方式を組み合せている。すなわち、プリンタ
160は、装置内のほぼ中央部に回転自在に軸支された
像担持体としての感光体ドラム50を有し、この感光体
ドラム50の周囲には、露光装置52、現像装置54、
転写チャージャ55、除電ランプ56、クリーナ57及
び帯電チャージャ59が順に配置されている。感光体ド
ラム50は、帯電チャージャ59によって一様に帯電さ
れるようになっているとともに、半導体レーザ60から
レーザビームを出力して感光体ドラム50上に原稿の画
像を結像し、静電潜像が形成されるようになっている。
【0021】そして、感光体ドラム50上に形成された
静電潜像は、現像装置54により現像され、後述する給
紙手段としての給紙カセット30からレジストローラ2
0を介して送紙されるコピ−用紙P上に現像画像が転写
チャージャ55により転写され、搬送ベルトを介して定
着器72に搬送され、この定着器72によって現像画像
が溶融定着されたコピ−用紙Pは、排紙ロ−ラ対73に
より排紙トレイ74上に排出される。一方、前記コピ−
用紙Pへの現像画像の転写後の感光体ドラム50は除電
ランプ56により除電され、転写されずに残った感光体
ドラム50上に残留した現像剤はクリーナ57により清
掃され、次のコピ−動作を可能にしている。
【0022】また、図中30は前記装置本体1のフロン
ト側より着脱自在に上下複数段に装着された給紙カセッ
トである。この給紙カセット30は、コピー用紙Pが収
納された筐体であるカセットケース31からなり、この
カセットケース31の取出し端部は、用紙取出し方向に
向け傾斜させてなる構成を有する。そして、前記給紙カ
セット30のカセットケース31内に収納されたコピー
用紙Pは、ピックアップローラ81にて最上層からピッ
クアップされて取り出されるようになっている。このピ
ックアップローラ81にて取り出されて前記カセットケ
ース31の取出し端部側に送り込まれたコピー用紙P
は、前記カセットケース31の取出し端部の内側上方に
設置された給紙ローラ84と分離ローラ(または分離パ
ッド)85とからなる用紙分離部にて一枚ずつ分離され
て、プリンタ160に向け搬送されるようになっている
ものである。
【0023】図1は、本発明の画像形成装置に係る複写
機1の全体の構成を示すものである。すなわち、M−C
PU90は、原稿を読みとるスキャナ140とプリンタ
160の動作を制御し、実際のコピー/ファクシミリ
(FAX)/プリンタとしての複写機1の動作を行う。
このM−CPU90は、複写機1全体の動作制御を司る
SM−CPU91からの指令を受けて動作する。
【0024】また、スキャナ140とプリンタ160の
間の画像処理部92は、スキャナ140からの画像信号
を処理して画像データ化する部分であり、コピー/FA
X/プリンタの各動作モードに応じてSM−CPU91
より内部動作制御が設定される。
【0025】SM−CPU91には、動作制御に用いる
DRAM94、書き込み可能固定型メモリとして主に制
御プログラムを格納するフラッシュROM(FROM)
95、複写機1全体の基本動作設定をユーザーが行い、
かつ動作状態を見るためのコントロールパネル(コンパ
ネ)96、機能拡張用部を接続するための汎用バスであ
るISAバスインターフェース変換を行うISAバス変
換装置(ISA・B/C)97、後述する外部拡張記憶手段とし
てのフラッシュメモリPCカード(以下、PCカードと
記述する)Cを接続するためのPCカードインターフェ
ース98、ISAバス99等が基本構成として接続され
ている。
【0026】その他に機能拡張用のオプションとして、
ファクシミリ(FAX)等の機能を拡張した際に拡張コ
ントロールパネルとして用いる拡張液晶タッチパネル1
00、メモリ拡張用の固定磁気ディスク装置としてのH
DDユニット101、ファクシミリ機能を拡張するため
のFAXユニット102、プリンタ機能を拡張するため
のGDIユニット103、回転複写や電子ソート機能、
NインI機能を実現するページメモリ(PM)104等
が接続できる構成になっている。
【0027】GDIユニット103は、外部パーソナル
コンピュータ(PC)のプリンタとして接続する場合に
セットされる。また、本複写機1全体をパーソナルコン
ピュータ(PC)のスキャナとしてあるいはファクシミ
リとして、またはプリンタとして様々な入出力装置とし
て使う場合にはページメモリ104にSCSIインター
フェース105を接続する。
【0028】図3は、SM−CPU91のメモリマップ
を示すものである。図3の(a)においてSM−CPU
91のメモリマップは、下位からRAM、汎用バス、基
本構成で使われるFROM(フラッシュROM)0、機
能拡張用FROM1、FROM2が接続される。汎用バ
ス空間の中にはPCカードウインドウ110が設けられ
ている。
【0029】図3の(b)においてPCカードウインド
ウ110の一方は、アトリビュートメモリに、もう一方
はコモンメモリに割り付けられている。アトリビュート
メモリには、PCカードに関する情報やその他拡張デー
タが格納されており、さらに本実施例で用いるPCカー
ドCには、拡張機能としてデータダウンロードプログラ
ムが内蔵されている。コモンメモリにはデータそのもの
が格納されており、本実施例では各拡張機能プログラム
が格納されている。
【0030】図4は、PCカードCとのインターフェー
ス信号とPCカードCの内部構成を示すものである。−
CD1,−CD2信号はPCカードCがカードコネクタ
に接続されたことを検出するための信号で、WP信号は
PCカードCに付けられたライトプロテクトスイッチの
オン/オフ状態を検出するための信号である。
【0031】RESETはPCカードCをリセットする
ための信号、+RDY/−BSY信号はPCカードCの
アクセス時間を延ばすための信号、−WE/−PGMは
書き込み信号、−OEはアウトプット(出力)イネーブ
ル信号、A25〜A0はアドレス信号、D15〜D0は
データ信号、−CE1,−CE2はカード選択信号で−
CE1は偶数番地を制御し−CE2は奇数番地を制御す
る信号、−REGはアトリビュートメモリ空間をアクセ
スする際に使用する信号、VPP1,2はカードプログ
ラム(書き込み)時に使用する書き込み電源供給信号、
VCCは動作電源供給信号、GNDは0V信号である。
【0032】PCカードC内部は、アトリビュートメモ
リとして使用される8ビット(bit)アクセスのEP
ROM111とコモンメモリとして使用される16ビッ
ト(bit)アクセスのフラッシュメモリ112とで構
成されている。
【0033】図5は、汎用ISAバス信号をPCカード
インターフェース信号に変換するISAバス変換装置9
7の構成を示すものである。ISAバス変換装置97
は、PCカード信号変換部97a、上位アドレスセット
ポート97b、入力ポート97c、出力ポート97dと
から構成されている。
【0034】汎用バスの中のPCカードに許された空間
は1メガバイト(MB)程度の小さい空間である。しか
しPCカード自体の空間は最大64メガバイト程度の大
きいものである。
【0035】そのため本図で示すISAバス変換装置9
7でPCカードに許された空間の1メガバイトを半分ず
つの512キロバイト(KB)単位にコモンメモリ空間
とアトリビュートメモリ空間に分け、コモンメモリ空間
のウインドウをずらすようにして汎用バスの小さい空間
でPCカードの大きい空間をアクセスする。
【0036】PCカード信号変換部97aは、アドレス
デコード機能、バスタイミング制御機能等が内蔵する汎
用バス信号をPCカード用に変換する部分である。上位
アドレスセットポート97bは、PCカードの上位アド
レス値を設定するためのポートである。汎用バスのアド
レスがアトリビュートメモリ空間であることを検出する
と−REG信号を出力し、コモンメモリ空間を検出する
と上位アドレスセットポート97bが出力を許可し、セ
ットされた空間のコモンメモリアドレスをアクセス可能
にする。
【0037】変換しきれない信号は、入力ポート97c
や出力ポート97dで出力/検出する。図6は、図3で
示す基本構成でのプログラムROMであるFROM0の
内部構成を示すものである。FROM0は、セクタ毎に
分けられており、セクタ毎に消去可能になっている。ま
た、ワード(2バイト)単位(アクセス単位)に書き込
み可能になっている。
【0038】セクタ単位の消去またはワード単位の書き
込みは、コマンドライトシーケンスにより動作開始す
る。また、動作終了は、外部よりのリードにより動作状
態検出により判断される。図6の(a)に示す本実施例
におけるFROM0では、セクタ0〜セクタ15が基本
プログラム、セクタ16と17がNVRAM領域、セク
タ18がNVRAM書換プログラム格納領域として使用
している。
【0039】不揮発性メモリとしてのNVRAM領域と
は、本実施例の場合、複写機1の電源を切っても保持し
なければならない制御情報を保持する領域をいう。通常
はリチウム電池を使ったSRAMの如きもので行うが本
実施例ではFROM0のセクタを2個使用して実現す
る。その2つの領域がNVRAM0とNVRAM1であ
る。
【0040】最後のセクタ18には、NVRAM書換プ
ログラムが格納される。NVRAM書換プログラムは、
FROM95がセクタ消去或いはバイトライトを行うと
その時はその動作が終了するまでの間アクセス不能とな
るため、図6の(b)に示すRAM領域にコピーしてR
AM領域上で動作させる。そのコピーした先のアドレス
値で走るようコンパイルされている。
【0041】図7は、NVRAMデータの実際のセクタ
上での配置を示すものである。図7の(a)に示すよう
にNVRAMデータは、先頭に無効/有効/変更を示す
データ、その次データセット日付、データセット時刻、
データ長、データ内容と続いていく。
【0042】最初の無効/有効/変更を示すデータは、
FROM0のビット0リセットオーバーライトの性質を
利用している。つまりFROM0は、消去時のデータ
は”FF”である。そのデータの各ビットを0にするオ
ーバーライトは可能であるが1にセットするオーバーラ
イトは不可能である。つまりビットを0にリセットして
いく方向の書き込みが可能である(全く逆のFROMも
ある)。そのため無効を”FF”、有効を”F0”、変
更を”00”にしてデータの「未書き込み/書き込み有
効/書き込み変更」の区別することが可能となる。
【0043】そのように区別されたデータブロックを次
々に前の無効となったデータブロックの後ろに書き足す
ように有効なNVRAM情報を書いていく。無効にする
際には最初のデータだけを書き換える。
【0044】図7の(b)に示すように、さらにそのデ
ータブロックがセクタ境界を越えた場合には他のNVR
AM領域のセクタの最初に書き込み、一杯となった他方
のセクタはセクタ消去により次の利用に備えるようにす
る。その様子を示したものである。
【0045】図8は、本願のプログラムをダウンロード
する先のプログラムROM(FROM)とダウンロード
もとのPCカードCを模式的に表したものである。図8
の(a)に示すFROM95のプログラム領域は、基本
プログラム領域としてのFROM0と第1の拡張領域と
してのFROM1と第2の拡張領域としてのFROM2
とから成っている場合を示す。図8の(b)に示すPC
カードCは、アトリビュートメモリとコモンメモリとで
なっている。
【0046】基本ROM領域(FROM0)、第1の拡
張領域(FROM1)、第2の拡張領域(FROM2)
は、それぞれ異なる書換型固定メモリ(フラッシュメモ
リ)を表す。
【0047】基本ROM領域は、元々基本機能付きで製
品出荷する際に最初から付いているROMである。機能
拡張を含めて内部動作条件が変更された際に書換える領
域として全体の中のある一部分がNVRAM領域として
変更するようにしてある。
【0048】第1及び第2の拡張領域は、機能拡張を行
う際に拡張プログラムをダウンロードする領域である。
図8の(b)に示すPCカード領域は、1枚のPCカー
ドの中に複数の拡張プログラムが書かれている様子を示
したものである。
【0049】ここで機能拡張をPCカードの中に書かれ
たプログラムの順で行えばさして問題は起きないが、機
能拡張は顧客により様々である。この図では最初に2番
目に書かれた内容を機能拡張し、その後で第3番目に書
かれた内容を機能拡張し、その後で第1番目に書かれた
内容を機能拡張する場合を示している。
【0050】ここで、機能拡張用の書換可能な固定型メ
モリ(FROM)の容量が拡張プログラム容量より十分
大きく、PCカードの中身と同等の容量があれば確定型
アドレスプログラムのダウンロードであってもダウンロ
ード先を決まった領域にダウンロードすれば良く、問題
は生じない。
【0051】しかし、通常は拡張プログラムに応じた最
小容量の記憶素子を使うのがコストを最小に抑えたいユ
ーザの要望を叶えるための常套手段である。図8の例で
は、最初の機能を拡張する時点では第1の拡張領域(F
ROM1)しか付いて居らず、2番目の機能拡張に際し
ても第1の拡張領域で足り、3番目の機能拡張に際して
プログラム拡張領域が不足して第2の拡張領域(FRO
M2)を付け足した時の様子を示している。
【0052】図9は、PCカードCから拡張領域に対し
プログラムをダウンロードする際にROMベースの確定
アドレスをダウンロード先の拡張メモリに対応したアド
レスに変換するための変換手段としてのアドレス変換ユ
ニット120の構成例を示したものである。
【0053】まず、拡張プログラムの確定アドレスを認
識するために、アドレス比較器121に対して入力され
る、拡張プログラムの開始アドレスをセットする開始ア
ドレスレジスタ122と終了アドレスをセットする終了
アドレスレジスタ123とがあり、プログラムをダウン
ロードするに際して前もってセットする。
【0054】拡張プログラムの領域が認識された場合、
拡張FROMが選択されアクセスされるように拡張FR
OMのアドレスをセットするレジスタがあり、それもダ
ウンロードするに際して前もってセットする。そのレジ
スタは、ロードする先のメモリ開始アドレスをセットす
るロードアドレスレジスタ124と、開始アドレスにセ
ットした値の下位ビット何桁をソフトウェアのアドレス
そのまま出力するかを設定するマスクビットレジスタ1
25とがある。
【0055】これは開始アドレスを区切りの良い値にす
れば最終アドレスは、開始アドレスの2^N(2のべき
乗)境界をを越えない領域内にする事が可能である事か
らくる手法である。
【0056】これらの事を用いてプログラムの確定アド
レスを拡張FROMのアドレスに変換する事が可能とな
る。図10は、図9のアドレス変換ユニット120を拡
張機能の数以上備える事でプログラムダウンロードによ
り要求数の機能拡張可能とする拡張メモリアクセスユニ
ット130の内部構成を示したものである。図9で示し
たアドレス変換ユニット120を機能拡張の数以上備
え、そのアドレス変換ユニット120の出力を判断し拡
張メモリ素子のチップセレクトを出力するチップセレク
トユニット131と、拡張FROMのアドレスを出力す
るアドレスバッファ132とから成っている。
【0057】図11は、各拡張プログラムのテーブル内
容を簡単に示したものである。最初の部分は、ダウンロ
ードプログラムがその拡張プログラムを拡張メモリにダ
ウンロードするに際して前もって読む部分である。そこ
には、その拡張プログラムが何であるかを判断するため
のプログラム種別を表すデータがあり、続いてそのバー
ジョン番号、適合するハードウェアコード、図9で説明
したアドレス変換ユニット120にセットするプログラ
ム開始アドレスと終了アドレス等が記載されている。
【0058】続く領域は、基本プログラム内から拡張プ
ログラム内にあるプログラムに制御が移る際に必要なジ
ャンプテーブルがある。これは予め決められたアドレス
を公開し、基本プログラムからアクセスする際にはこの
ジャンプテーブルの決められたアドレスを使用して拡張
プログラムを呼ぶ事が出来る。また、拡張プログラムは
このジャンプテーブルに拡張プログラムの本当のアドレ
スをプログラム開発終了後に書き込む事で、拡張プログ
ラム開発終了を待たずに外部に対してプログラムインタ
ーフェースを公開できる。
【0059】続く領域が拡張プログラム本体である。図
12は、基本プログラムROM内にあるNVRAM領域
の一部に保持されるオプションプログラム管理テーブル
150の例である。
【0060】これには各オプションプログラムをダウン
ロードしたかどうか、ダウンロードしたそのプログラム
のバージョン番号、ハードウェア適合コード、プログラ
ム開始アドレス、終了アドレス、ロード先アドレス、終
了アドレス(マスクビット)等がオプションプログラム
の種類分存在する。
【0061】次に、このような構成においてPCカード
Cを用いてCPUメモリとしてのFROM95にプログ
ラムをダウンロードにより追加する動作を図13〜図1
6のフローチャートを参照して説明する。
【0062】図13において、図1で示すコントロール
パネル96等によりプログラム追加メニューが選択(S
T1)されるとPCカードインターフェース98にPC
カードCが接続されているかを図5に示すISAバス変
換装置97によりPCカードC自体が接続されているか
否かを検出し(ST2、3)、続いて図8に示すPCカ
ードアトリビュートメモリ内のカード情報によりプログ
ラム追加のPCカードかどうかを判断して検出する(S
T4)。
【0063】検出されない場合はその旨を表示し(ST
5、6)、終了指示されるまで同一箇所を回り続ける。
終了指示(ST7)されれば、異常発生でフローチャー
トを終了する(ST8)。プログラム追加PCカードで
あることが検出されれば図14のフローチャートに示さ
れるPCカード内にあるプログラム追加ルーチンへジャ
ンプする(ST9)。
【0064】図14におけるPCカード内プログラム追
加ルーチンでは、追加プログラム種の選択を行い(ST
21)、選択されたプログラムをダウンロードにより追
加する。追加するプログラムにより図11で示されるテ
ーブルのハードウェア適合コードを図1で示されるFA
Xユニット102またはGDIユニット103、ページ
メモリ104の追加プログラムに応じたハードウェアを
アクセスする事で検出して一致をチェックする(ST2
5)。
【0065】続いて追加するプログラムのメモリ必要容
量を図11のテーブルにおける開始アドレスと終了アド
レスの差から求め、続いて図12のNVRAM内のオプ
ションプログラム管理テーブル150のセット情報と、
図3の(a)に示すCPUメモリ空間内のメモリチェッ
クによりどのFROMが搭載されているかをチェックす
ることで得られた搭載メモリ容量とで、ロード先余りメ
モリ容量をチェックする(ST26)。
【0066】また、図12のオプションプログラム管理
テーブル150により同一種のプログラムが既にロード
済みでないかどうかをチェックする(ST27)。その
後、プログラムの実際のダウンロードは先ず図9のアド
レス変換ユニット120の設定を図11のテーブルで示
される開始アドレス/終了アドレスに従って行い、開始
アドレスレジスタ122と終了アドレスレジスタ123
にロード先のアドレスを図12の他に既にロードしたプ
ログラムテーブルにより、その後ろに続ける形で切りの
良いアドレス値をロードアドレスレジスタ124にセッ
トし、終了アドレスによりロードアドレスレジスタ12
4にセットしたビットの下位何ビットをCPUアドレス
を変換せずそのまま出力するかをマスクビットレジスタ
125にセットする(ST28、29)。
【0067】そして、追加ロードする先のFROMの内
容をロードする前に全て消去するためために必要セクタ
をクリアする(ST30)。必要セクタ容量は、必要プ
ログラム容量からセクタ単位容量で割った数のセクタ数
を消去する。図6に示すFROM0と同様にFROM
1、FROM2も数々のセクタ単位に分割され、そのセ
クタ単位に消去できるようになっている(図示しな
い)。
【0068】図15において消去する際には、素子に対
し消去セクタアドレスに対し消去コマンドを表すデータ
をセットすることで素子で自動的に実行される。消去動
作の終了は、消去アドレスのデータがある値になったか
どうかのポーリングチェックにて行われる(ST41、
42)。
【0069】終了後、図14のプログラムロード(ST
31)、つまり図16に示すフローチャートに移る。そ
こでは、先ずダウンロードするプログラムのソースアド
レスを表すソースポインタに応じたプログラムPCカー
ドウインドウセットを行う(ST50)。PCカードウ
インドウセットは図8に示すダウンロードするプログラ
ム種に応じた場所をアクセスできるように図5に示す上
位アドレスセットポート97bの設定データを書き換え
る事で行い、図3に示すようなコモンメモリ空間のウイ
ンドウを切り換えるものである。
【0070】その後は、ワード単位のダウンロードにな
る。つまりソースポインタが示すデータをデスティネー
ションポインタが示すアドレスへワード単位に書き込む
動作を繰り返し、選択したプログラムのコードデータを
終わりまで写す事を行うわけである(ST51、52、
53、54、55、56、57)。途中でPCカードコ
モンメモリ空間のウインドウ切り替えが必要になった場
合、先ほどの図5で示す上位アドレスセットポート97
bのデータを書き変えることでウインドウを1つずらす
(ST58、59)。
【0071】図17はワードライト動作を示すものであ
る。つまり、図17において、ライト先のアドレスへワ
ードライトコマンド+ライトデータを書き込む事で自動
的に素子がライト動作を開始する。そのワードライト動
作の終了は、ライトしたアドレスのデータをポーリング
チェックし(ST62)、あるビットがライトした値と
一致することで検出される様になっている(ST6
3)。しかし、通常かかる時間を過ぎても一致が見られ
ないときには異常であるので失敗フラグをセットし(S
T64、65、66)、元のルーチン(図16)に戻り
そこで異常終了で抜ける(ST60)。
【0072】終了アドレスポイントまで正常にダウンロ
ードが終了すると、さらにその元のルーチン(図14)
プログラムロードの次に戻る(ST32)。そこで正常
終了であれば元のコードデータとの比較を行い(ST3
3)、そこも通過するとプログラムダウンロードは正常
に終了したことになり(ST38)、図8に示すNVR
AM領域にあるジャンプテーブルに図11で示すジャン
プテーブルをコピーして書き加え、書き換える(ST3
9)。ダウンロード異常終了の場合(ST35)はリト
ライを2度繰り返す(ST36)。繰り返しても駄目な
場合には異常フラグをセット(ST37)して図14の
フローチャートを抜け図13のフローチャートに戻る
(ST10)。
【0073】そして正常終了の際には「正常終了」表示
(ST11)、異常終了の場合には「異常終了」表示
(ST8)でダウンロードプログラムを終了する。次
に、図13のフローチャートで示すジャンプテーブルを
保持する際に使用したNVRAMデータを保持するルー
チンについて図18、図19のフローチャートを参照し
て説明する。
【0074】そもそもNVRAMデータとは、電池バッ
クアップしたSRAM等の装置電源を切った状態でも前
に設定したデータを保持する事で一度装置に設定した情
報を二度は設定せずに済む事を目的としている。そこ
で、電池バックアップしたSRAM等は価格が高価であ
るため本発明ではFROM等の電池バックアップの必要
のないかつデータの消えない記憶素子を使って同一の機
能を実現することを目的としている。
【0075】本実施例では、図6で示すようなFROM
のセクタを2つ使ってNVRAMデータを保存する領域
とし、そこを交互に使用して機能を満足している。図7
に示すようにNVRAMに保存するデータはブロック単
位に記録更新されていく。変更して無効になったデータ
ブロックは、先頭データを変更した事を示す値に追加書
き換えし、変更した内容を含む新しいデータブロックを
その後ろに追加していく。そしてセクタの境界を越える
場合にはもう一方のセクタの先頭から書くようにする。
また、変更して無効となったデータブロックで埋まった
セクタはセクタ単位で消去する。
【0076】図18のフローチャートでは有効なデータ
ブロックを探索するルーチンを説明している。まず、N
VRAM領域の先頭をNVRAMアドレスをポインタに
セットし探索を開始する(ST71)。そこでNVRA
Mアドレスポインタが示すアドレスのデータを読み有効
ブロックであるかを判別する(ST72)。有効でなけ
ればデータが変更なのかを判定し(ST73)、変更で
なければそもそも無効なのかをチェックし(ST7
5)、無効であればセクタ自体に有効なデータブロック
は存在しないとしてNVRAMアドレスポインタを次の
セクタの先頭番地に書き換える(ST76)。
【0077】そこでデータ無効でもなければ論理的に発
生しないためチップ自体の異常として探索を終了する
(ST77)。また、NVRAM領域オーバーは、次の
ブロックを探索しても有効なデータブロックが無いとい
う事になりNVRAMデータのセット自体がされていな
いかチップ異常かで終了する(ST78、79)。
【0078】有効データブロックの先頭が見つかれば確
認のために次のデータブロックに有効なデータが存在す
るかどうかをチェックする(ST80)。これはデータ
ブロック書き換え途中に電源断が発生し、変更前のデー
タブロックを変更無効化するところまで済んでいないだ
けなのかも知れないデータブロックを最新データブロッ
クとして有効化するためである。
【0079】もし、次のデータブロックが有効であった
場合にはNVRAMアドレスポインタが示すデータブロ
ックを無効化しNVRAMアドレスポインタを次のデー
タブロックの値に書き換える(ST81、82)。も
し、次ブロックに有効データブロックが存在しなければ
その時のアドレスポインタ値がNVRAMデータブロッ
クの先頭番地としてNVRAMデータブロック探索を終
了する。
【0080】続いて、NVRAMデータの変更について
図19のフローチャートを参照して説明する。まず、変
更すべきNVRAMデータは、本来メインメモリである
図1に示すDRAM94内に通常はコピーされた状態で
待ち保存し、メインメモリ上で変更している。しかしこ
こでは説明のために変更が生じた時点でメインメモリと
ではなくFROM上のデータをこの図18のフローチャ
ート内でメインメモリにコピーし、書換えたとして説明
している(ST91)。
【0081】そこで変更が生じた場合には、変更するN
VRAMデータブロック先頭アドレスを示すNVRAM
更新アドレスポインタの値を現在のポインタ値にNVR
AMデータブロックデータ長を足した値にする(ST9
2)。そしてさらに更新アドレスポインタ値からデータ
ブロックの最終アドレスを求め(ST93)、セクタ境
界を跨いでいないかどうかをチェックする(ST9
4)。
【0082】セクタ境界を跨いでいる場合には、現在使
用しているセクタとは別のもう一方のNVRAM領域と
して使用するセクタの先頭アドレスの値をNVRAM更
新アドレスポインタ値とする(ST95)。そして図1
7のフローチャートで説明したワードライトを繰り返し
て変更したデータを新しいデータブロックに書き込む
(ST96)。書き終わったら前のNVRAMアドレス
ポインタが示すNVRAMデータブロックの先頭データ
を変更した事を示すデータに書き換える(ST97)。
【0083】そこで、最後にNVRAMデータポインタ
を新しいアドレス値に書き換える(ST98)。また、
セクタ境界を跨いで更新した場合には、旧セクタの中を
図15のフローチャートで説明したセクタイレーズ手順
でセクタをクリアする(ST100)。その間にFRO
M95のチップ異常があった際には、異常終了し(ST
101)、NVRAMデータ更新は失敗とする。
【0084】このNVRAMデータ更新プログラムは、
今までのプログラムダウンロードの例ではPCカードC
内で動作するプログラムデータをダウンロードするプロ
グラム内の1ルーチンであった。図3で示すアドレスマ
ップにおいてFROM0の中の情報をPCカードC内の
アトリビュートメモリに存在するプログラムで更新する
わけであるから問題は発生しなかった。
【0085】しかしFROM0内に存在するプログラム
実行中にNVRAMデータの更新必要が発生した場合に
は問題が発生する。つまり、チップ内のデータを書き換
えている際には、その素子の他の部分のデータ全体がア
クセス不能になってしまうと言う事態が発生する。であ
るから、そのままでCPUプログラム自体が読み出し不
能となりCPUは暴走してしまう。
【0086】そこで本発明では、図6で示す通りFRO
M0内に存在するNVRAM書き換えプログラムをSM
−CPU91びメインメモリであるDRAM94領域の
一部にコピーし、NVRAMデータ更新プログラムをそ
のコピーした先で実行することで自チップ内に存在する
NVRAMデータを更新可能としている。
【0087】以上説明したように上記発明の実施の形態
によれば、追加プログラム単位に分かれた記憶素子を追
加することなく、外部記憶デバイスから複写機の追加プ
ログラムを機能追加したい順番に追加プログラムの数よ
りも少ない数の記憶素子に自由な順番に追加できる。
【0088】さらに、電池バックアップした記憶素子を
使わなくてもプログラム自体が存在する書き換え可能な
素子に不揮発データを存在しながら複写機の制御プログ
ラムを走らせることが可能となる。
【0089】
【発明の効果】以上詳述したようにこの発明によれば、
複数の機能拡張をする際にROMの数を増やさず、拡張
を行う順番も自由にでき、低コストで高速なプログラム
実行を行うことのできる画像形成装置を提供することが
できる。
【0090】また、この発明によれば、電池バックアッ
プした記憶素子を使わずに低コストで電源を切った状態
でも前に設定したデータを保持することのできる画像形
成装置を提供することができる。
【図面の簡単な説明】
【図1】この発明の画像形成装置に係る複写機1の全体
の構成を示すブロック図。
【図2】図1の複合機能を有するデジタル複写機の全体
構成を概略的に示す図。
【図3】SM−CPUのメモリマップを示す図。
【図4】インターフェース信号とPCカードの内部構成
を示す図。
【図5】汎用ISAバス信号をPCカードインターフェ
ース信号に変換するISAバス変換装置の構成を示す
図。
【図6】FROMの内部構成を示す図。
【図7】NVRAMデータの実際のセクタ上での配置を
示す図。
【図8】プログラムROMとダウンロードもとのPCカ
ードを模式的に表した図。
【図9】アドレス変換ユニットの構成例を示す図。
【図10】拡張メモリアクセスユニットの内部構成を示
す図。
【図11】各拡張プログラムのテーブル内容を示す図。
【図12】オプションプログラム管理テーブルの例を示
す図。
【図13】プログラムを追加する動作を説明するための
フローチャート。
【図14】プログラムを追加する動作を説明するための
フローチャート。
【図15】プログラムを追加する動作を説明するための
フローチャート。
【図16】プログラムを追加する動作を説明するための
フローチャート。
【図17】プログラムを追加する動作を説明するための
フローチャート。
【図18】有効なデータブロックを探索する動作を説明
するためのフローチャート。
【図19】NVRAMデータの変更についての動作を説
明するためのフローチャート。
【符号の説明】
1…複写機 90…M−CPU 91…SM−CPU 94…RAM 95…FROM 97…ISAバス変換装置 98…PCカードインターフェース 99…ISAバス 120…アドレス変換ユニット 130…拡張メモリアクセスユニット 140…スキャナ 160…プリンタ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 オプション機器の接続に伴い画像形成機
    能の一部と組合わせることによって実現される機能を拡
    張可能な画像形成装置において、 上記画像形成機能を拡張するプログラムを記憶する書き
    込み可能な記憶手段と、 拡張する機能のプログラムを外部装置から受信する受信
    手段と、 この受信手段で受信したプログラムを上記記憶手段に記
    憶させ、このプログラムに基づいて上記オプション機器
    を動作させる制御手段と、 を具備したことを特徴とする画像形成装置。
  2. 【請求項2】 オプション機器の接続に伴い画像形成機
    能の一部と組合わせることによって実現される機能を拡
    張可能な画像形成装置において、 上記画像形成機能を拡張するプログラムを記憶する書き
    込み可能な固定型メモリと、 上記画像形成装置に着脱可能で、拡張する機能のプログ
    ラムを記憶している外部拡張記憶手段と、 この外部拡張記憶手段に接続し、上記プログラムを受信
    する受信手段と、 この受信手段で受信したプログラムを上記固定型メモリ
    に記憶させ、このプログラムに基づいて上記オプション
    機器を動作させる制御手段と、 を具備したことを特徴とする画像形成装置。
  3. 【請求項3】 オプション機器の接続に伴い画像形成機
    能の一部と組合わせることによって実現される機能を拡
    張可能な画像形成装置において、 上記画像形成機能を拡張するオプション機器を接続する
    接続手段と、 上記画像形成機能を拡張するプログラムを記憶する書き
    込み可能な固定型メモリと、 拡張する機能のプログラムを外部装置から受信する受信
    手段と、 上記画像形成装置が拡張される上記接続手段に接続され
    たオプション機器と上記受信手段で受信したプログラム
    とが合致しているのを確認した後、上記受信手段で受信
    したプログラムを上記書き込み可能な固定型メモリに記
    憶させ、このプログラムに基づいて上記オプション機器
    を動作させる制御手段と、 を具備したことを特徴とする画像形成装置。
  4. 【請求項4】 オプション機器の接続に伴い画像形成機
    能の一部と組合わせることによって実現される機能を拡
    張可能な画像形成装置において、 上記画像形成機能を拡張するプログラムを記憶する書き
    込み可能な固定型メモリと、 拡張する機能のプログラムを外部装置から受信する受信
    手段と、 この受信手段で受信したプログラムの記憶量以上に上記
    書き込み可能な固定型メモリに空き領域が存在する場合
    に上記プログラムを上記固定型メモリに記憶させ、この
    プログラムに基づいて上記オプション機器を動作させる
    制御手段と、 を具備したことを特徴とする画像形成装置。
  5. 【請求項5】 オプション機器の接続に伴い画像形成機
    能の一部と組合わせることによって実現される機能を拡
    張可能な画像形成装置において、 上記画像形成機能を拡張するプログラムを記憶する書き
    込み可能な固定型メモリと、 拡張する機能のプログラムを外部装置から受信する受信
    手段と、 この受信手段で受信したプログラムの確定アドレスを上
    記書き込み可能な固定型メモリのアドレスに変換する変
    換手段と、 上記受信手段で受信したプログラムの記憶量以上に上記
    書き込み可能な固定型メモリに空き領域が存在するかを
    確認する確認手段と、 この確認手段で上記書き込み可能な固定型メモリに空き
    領域が存在することが確認された際、上記変換手段の変
    換変数をセットして上受信手段で受信したプログラムを
    上記書き込み可能な固定型メモリに記憶させ、このプロ
    グラムに基づいて上記オプション機器を動作させる制御
    手段と、 を具備したことを特徴とする画像形成装置。
  6. 【請求項6】 上記変換手段は、少なくとも拡張する機
    能の数以上に備えることを特徴とする請求項5記載の画
    像形成装置。
  7. 【請求項7】 オプション機器の接続に伴い画像形成機
    能の一部と組合わせることによって実現される機能を拡
    張可能な画像形成装置において、 上記画像形成装置の基本制御プログラムを記憶する書き
    換え可能な固定型メモリと、 この書き換え可能な固定型メモリの一部に存在する制御
    単位ブロックを使用して上記画像形成装置の動作制御用
    の情報を集めたテーブルの内容を記憶する際、同一容量
    の上記ブロックを2つ用いて記憶し、新規内容を記憶す
    る方をプログラム終了後に旧領域を消去するようにして
    交互に使用して書き換え可能な不揮発性メモリとして用
    いる制御を行う制御手段と、 この制御手段の制御で書き換えられたプログラムに従っ
    て画像形成動作する画像形成手段と、 を具備したことを特徴とする画像形成装置。
  8. 【請求項8】 オプション機器の接続に伴い画像形成機
    能の一部と組合わせることによって実現される機能を拡
    張可能な画像形成装置において、 上記画像形成装置の動作制御に用いられるランダムアク
    セスメモリと、 上記画像形成装置の基本制御プログラムを記憶する書き
    換え可能な固定型メモリと、 この書き換え可能な固定型メモリの一部に存在する制御
    単位ブロックを使用して上記画像形成装置の動作制御用
    の情報を集めたテーブルの内容を同一容量の上記ブロッ
    クを2つ用いて記憶し、新規内容を記憶する方をプログ
    ラム終了後に旧領域を消去するようにして交互に使用し
    て書き換え可能な不揮発性メモリとして用いる制御を行
    う第1の制御手段と、 この第1の制御手段で制御されて上記書き換え可能な固
    定型メモリに記憶されたテーブルの内容を上記ランダム
    アクセスメモリの一部に記憶させ、このテーブルの内容
    に基づいて上記オプション機器を動作させる第2の制御
    手段と、を具備したことを特徴とする画像形成装置。
JP8009398A 1996-01-23 1996-01-23 画像形成装置 Pending JPH09200403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8009398A JPH09200403A (ja) 1996-01-23 1996-01-23 画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8009398A JPH09200403A (ja) 1996-01-23 1996-01-23 画像形成装置

Publications (1)

Publication Number Publication Date
JPH09200403A true JPH09200403A (ja) 1997-07-31

Family

ID=11719326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8009398A Pending JPH09200403A (ja) 1996-01-23 1996-01-23 画像形成装置

Country Status (1)

Country Link
JP (1) JPH09200403A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006069125A (ja) * 2004-09-03 2006-03-16 Matsushita Electric Ind Co Ltd 画像形成装置及び画像形成装置用ファームウェアを格納した可搬型記憶媒体
US7327488B2 (en) 2001-08-27 2008-02-05 Ricoh Company, Ltd. Image forming apparatus, program updating method and recording medium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327488B2 (en) 2001-08-27 2008-02-05 Ricoh Company, Ltd. Image forming apparatus, program updating method and recording medium
JP2006069125A (ja) * 2004-09-03 2006-03-16 Matsushita Electric Ind Co Ltd 画像形成装置及び画像形成装置用ファームウェアを格納した可搬型記憶媒体

Similar Documents

Publication Publication Date Title
USRE46404E1 (en) Flash memory management method
EP0772358A1 (en) Memory card apparatus
US6789158B2 (en) Method of rewriting program in a flash microcomputer
US5966720A (en) Flash memory accessed using only the logical address
USRE42263E1 (en) Address conversion unit for memory device
US6687784B2 (en) Controller for controlling nonvolatile memory unit
EP0797800B1 (en) System for providing bios to host computer
EP1403771A1 (en) Non-volatile memory control method
KR20040064149A (ko) 시리얼 플래시 메모리에서의 현지 실행을 위한 제어 장치및 그 방법, 이를 이용한 플래시 메모리 칩
WO2000002126A1 (en) Method and apparatus for performing erase operations transparent to a solid state storage system
JP4046877B2 (ja) 一括消去型不揮発性メモリおよび携帯電話
US20060018227A1 (en) Controller, data memory system, data rewriting method, and computer program product
EP0602997B1 (en) Information transmission system
JP2004303238A (ja) フラッシュメモリアクセス装置及び方法
US5233591A (en) Auto changer apparatus with a defect control memory
US5512929A (en) Image forming apparatus with fixer temperature control
US7403957B2 (en) Image forming apparatus having control codes and rewrite control method for the same
US7221468B2 (en) Nonvolatile memory life prolonging circuit and image forming apparatus
JPH09200403A (ja) 画像形成装置
US7050727B2 (en) Storage control method for a memory provided in a removable cartridge in an image forming apparatus
JP4026588B2 (ja) ディスクアレイ装置およびディスクキャッシュ管理方法ならびにプログラム
JPH08190510A (ja) 不良部分を含む半導体メモリを搭載可能な情報処理装置
US7133624B2 (en) Image forming apparatus and program update method in the apparatus
JPH0991129A (ja) 画像処理装置及びその方法
JP4562433B2 (ja) 画像処理装置