JPH09199735A - ヘテロ接合半導体デバイス - Google Patents
ヘテロ接合半導体デバイスInfo
- Publication number
- JPH09199735A JPH09199735A JP8008198A JP819896A JPH09199735A JP H09199735 A JPH09199735 A JP H09199735A JP 8008198 A JP8008198 A JP 8008198A JP 819896 A JP819896 A JP 819896A JP H09199735 A JPH09199735 A JP H09199735A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier
- varactor
- barrier layer
- hetero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ｎ型ＩｎＰ基板上に形成されたヘテロ接合部
を有するヘテロ障壁バラクタのリーク電流を低減する。 【解決手段】 ｎ型ＩｎＰ基板上に形成されたヘテロ接
合部を有するヘテロ障壁バラクタにおいて、該ヘテロ接
合部を構成する、ｎ型ＩｎuＧａ1-uＡｓvＰ1-vクラッド
層（ここで、０≦ｕ≦０．５３，０≦ｖ≦１）と、Ｉｎ
xＡｌyＧａ1-x-yＰからなる障壁層（ここで、０．５≦
ｘ≦１，０≦ｙ≦０．５，ｘ＋ｙ≦１）と、ｎ型Ｉｎu
Ｇａ1-uＡｓvＰ1-vクラッド層（ここで、０≦ｕ≦０．
５３，０≦ｖ≦１）とを備えた、あるいは、ｎ型Ｉｎu
Ｇａ1-uＡｓvＰ1-vクラッド層（ここで、０≦ｕ≦０．
５３，０≦ｖ≦１）と、ＩｎsＡｌtＡｓ障壁層（ここ
で、０≦ｓ≦０．５２，０．４８≦ｔ≦１）と、Ｉｎx
ＡｌyＧａ1-x-yＰ障壁層（ここで、０．５≦ｘ≦１，０
≦ｙ≦０．５，ｘ＋ｙ≦１）と、ＩｎsＡｌtＡｓ障壁層
（ここで、０≦ｓ≦０．５２，０．４８≦ｔ≦１）と、
ｎ型ＩｎuＧａ1-uＡｓvＰ1-vクラッド層（ここで、０≦
ｕ≦０．５３，０≦ｖ≦１）とを備えたヘテロ接合半導
体デバイス構造をとる。
を有するヘテロ障壁バラクタのリーク電流を低減する。 【解決手段】 ｎ型ＩｎＰ基板上に形成されたヘテロ接
合部を有するヘテロ障壁バラクタにおいて、該ヘテロ接
合部を構成する、ｎ型ＩｎuＧａ1-uＡｓvＰ1-vクラッド
層（ここで、０≦ｕ≦０．５３，０≦ｖ≦１）と、Ｉｎ
xＡｌyＧａ1-x-yＰからなる障壁層（ここで、０．５≦
ｘ≦１，０≦ｙ≦０．５，ｘ＋ｙ≦１）と、ｎ型Ｉｎu
Ｇａ1-uＡｓvＰ1-vクラッド層（ここで、０≦ｕ≦０．
５３，０≦ｖ≦１）とを備えた、あるいは、ｎ型Ｉｎu
Ｇａ1-uＡｓvＰ1-vクラッド層（ここで、０≦ｕ≦０．
５３，０≦ｖ≦１）と、ＩｎsＡｌtＡｓ障壁層（ここ
で、０≦ｓ≦０．５２，０．４８≦ｔ≦１）と、Ｉｎx
ＡｌyＧａ1-x-yＰ障壁層（ここで、０．５≦ｘ≦１，０
≦ｙ≦０．５，ｘ＋ｙ≦１）と、ＩｎsＡｌtＡｓ障壁層
（ここで、０≦ｓ≦０．５２，０．４８≦ｔ≦１）と、
ｎ型ＩｎuＧａ1-uＡｓvＰ1-vクラッド層（ここで、０≦
ｕ≦０．５３，０≦ｖ≦１）とを備えたヘテロ接合半導
体デバイス構造をとる。
Description
【０００１】
【発明の属する技術分野】本発明は、主として高周波逓
倍器などの高周波回路で使用するバラクタ（非線型容量
素子）に関するものである。
倍器などの高周波回路で使用するバラクタ（非線型容量
素子）に関するものである。
【０００２】
【従来の技術】低周波をバラクタで順次逓倍して高周波
を得るのは高周波発生の有力な手段の一つである。逓倍
器にはショットキー障壁バラクタを用いる場合に、所用
の逓倍波の以外に、不用波（例えば、３逓倍波の時は２
逓倍波、４逓倍波など）も発生する。特開平２−３４０
０９号公報（文献１）に開示されているように、不用波
を吸収するために、不用波処理回路を設ける必要があ
る。
を得るのは高周波発生の有力な手段の一つである。逓倍
器にはショットキー障壁バラクタを用いる場合に、所用
の逓倍波の以外に、不用波（例えば、３逓倍波の時は２
逓倍波、４逓倍波など）も発生する。特開平２−３４０
０９号公報（文献１）に開示されているように、不用波
を吸収するために、不用波処理回路を設ける必要があ
る。
【０００３】これに対して、近年、ヘテロ障壁バラクタ
を用いる逓倍器が提案された。ヘテロ障壁バラクタのエ
ネルギーバンド構造を図７に示す。図７に示すように、
同じキャリア濃度および層厚を持つクラッド層が、障壁
層に対して対称的に配置されている。ヘテロ障壁バラク
タにバイアス電圧をかけると、片側のクラッド層に空乏
層が生じることにより、非線型容量が得られる。その容
量−電圧特性を図８に示す。図８に示すように、容量特
性がゼロバイアス電圧に対して対称になっている。この
対称性を持つ容量特性によって、ヘテロ障壁バラクタの
出力には入力波の偶数逓倍波がない。したがって、ショ
ットキー障壁バラクタに比べて、ヘテロ障壁バラクタの
理論逓倍効率が高いし、不用波処理回路の設計も容易に
なる。
を用いる逓倍器が提案された。ヘテロ障壁バラクタのエ
ネルギーバンド構造を図７に示す。図７に示すように、
同じキャリア濃度および層厚を持つクラッド層が、障壁
層に対して対称的に配置されている。ヘテロ障壁バラク
タにバイアス電圧をかけると、片側のクラッド層に空乏
層が生じることにより、非線型容量が得られる。その容
量−電圧特性を図８に示す。図８に示すように、容量特
性がゼロバイアス電圧に対して対称になっている。この
対称性を持つ容量特性によって、ヘテロ障壁バラクタの
出力には入力波の偶数逓倍波がない。したがって、ショ
ットキー障壁バラクタに比べて、ヘテロ障壁バラクタの
理論逓倍効率が高いし、不用波処理回路の設計も容易に
なる。
【０００４】IEEE Transactions on Microwave Theory
and techniques，１９９５年３月，第４３巻第３号，６
８５−６８８（文献２）に開示されているように、図９
は従来のヘテロ障壁バラクタの構造を示すものである。
図９において、２ａはＩｎ0.53Ｇａ0.47Ａｓオーミック
コンタクト層、３ａはＩｎ0.53Ｇａ0.47Ａｓクラッド
層、１１はＩｎ0.52Ａｌ0.48Ａｓ障壁層、３ｂはＩｎ
0.53Ｇａ0.47Ａｓクラッド層、２ｂはＩｎ0.53Ｇａ0.47
Ａｓオーミックコンタクト層、５ａ，５ｂはオーミック
電極である。
and techniques，１９９５年３月，第４３巻第３号，６
８５−６８８（文献２）に開示されているように、図９
は従来のヘテロ障壁バラクタの構造を示すものである。
図９において、２ａはＩｎ0.53Ｇａ0.47Ａｓオーミック
コンタクト層、３ａはＩｎ0.53Ｇａ0.47Ａｓクラッド
層、１１はＩｎ0.52Ａｌ0.48Ａｓ障壁層、３ｂはＩｎ
0.53Ｇａ0.47Ａｓクラッド層、２ｂはＩｎ0.53Ｇａ0.47
Ａｓオーミックコンタクト層、５ａ，５ｂはオーミック
電極である。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うなヘテロ障壁バラクタでは、リーク電流によって、逓
倍効率が低下するという問題がある。高い逓倍効率を得
るために、リーク電流の小さいヘテロ障壁バラクタが必
要である。
うなヘテロ障壁バラクタでは、リーク電流によって、逓
倍効率が低下するという問題がある。高い逓倍効率を得
るために、リーク電流の小さいヘテロ障壁バラクタが必
要である。
【０００６】本発明は上記問題点に鑑み、低リーク電流
ヘテロ障壁バラクタダを提供することを目的とする。
ヘテロ障壁バラクタダを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るヘテロ接合
半導体デバイスは、ｎ型ＩｎＰ基板上に、ｎ型ＩｎuGa
1-uＡｓvＰ1-vクラッド層（ここで、０≦ｕ≦０．５
３，０≦ｖ≦１）と、ＩｎxＡｌyＧａ1-x-yＰ障壁層
（ここで、０．５≦ｘ≦１，０≦ｙ≦０．５，ｘ＋ｙ≦
１）と、ｎ型ＩｎuＧａ1-uＡｓvＰ1-vクラッド層（ここ
で、０≦ｕ≦０．５３，０≦ｖ≦１）とを備えている。
そのことにより上記の目的が達成される。
半導体デバイスは、ｎ型ＩｎＰ基板上に、ｎ型ＩｎuGa
1-uＡｓvＰ1-vクラッド層（ここで、０≦ｕ≦０．５
３，０≦ｖ≦１）と、ＩｎxＡｌyＧａ1-x-yＰ障壁層
（ここで、０．５≦ｘ≦１，０≦ｙ≦０．５，ｘ＋ｙ≦
１）と、ｎ型ＩｎuＧａ1-uＡｓvＰ1-vクラッド層（ここ
で、０≦ｕ≦０．５３，０≦ｖ≦１）とを備えている。
そのことにより上記の目的が達成される。
【０００８】本発明に係るヘテロ接合半導体デバイス
は、ｎ型ＩｎＰ基板上に、ｎ型ＩｎuＧａ1-uＡｓvＰ1-v
クラッド層（ここで、０≦ｕ≦０．５３，０≦ｖ≦１）
と、ＩｎsＡｌtＡｓ障壁層（ここで、０≦ｓ≦０．５
２，０．４８≦ｔ≦１）と、ＩｎxＡｌyＧａ1-x-yＰ障
壁層（ここで、０．５≦ｘ≦１，０≦ｙ≦０．５，ｘ＋
ｙ≦１）と、ＩｎsＡｌtＡｓ障壁層（ここで、０≦ｓ≦
０．５２，０．４８≦ｔ≦１）と、ｎ型ＩｎuＧａ1-uＡ
ｓvＰ1-vクラッド層（ここで、０≦ｕ≦０．５３，０≦
ｖ≦１）とを備えている。そのことにより上記の目的が
達成される。
は、ｎ型ＩｎＰ基板上に、ｎ型ＩｎuＧａ1-uＡｓvＰ1-v
クラッド層（ここで、０≦ｕ≦０．５３，０≦ｖ≦１）
と、ＩｎsＡｌtＡｓ障壁層（ここで、０≦ｓ≦０．５
２，０．４８≦ｔ≦１）と、ＩｎxＡｌyＧａ1-x-yＰ障
壁層（ここで、０．５≦ｘ≦１，０≦ｙ≦０．５，ｘ＋
ｙ≦１）と、ＩｎsＡｌtＡｓ障壁層（ここで、０≦ｓ≦
０．５２，０．４８≦ｔ≦１）と、ｎ型ＩｎuＧａ1-uＡ
ｓvＰ1-vクラッド層（ここで、０≦ｕ≦０．５３，０≦
ｖ≦１）とを備えている。そのことにより上記の目的が
達成される。
【０００９】以下作用について説明する。
【００１０】ヘテロ障壁バラクタのリーク電流はヘテロ
障壁の高さに依存し、ヘテロ障壁が高いほど、リーク電
流が小さくなる。図７に示すように、ヘテロ障壁はヘテ
ロ接合を構成する二種類半導体の伝導帯端不連続度ΔＥ
ｃで決められる。より高いヘテロ障壁を得るために、よ
り大きい伝導帯端不連続度ΔＥｃを持つヘテロ接合が必
要である。Ｉｎ0.52Ａｌ0.48Ａｓ／Ｉｎ0.53Ｇａ0.47Ａ
ｓヘテロ接合において、ΔＥｃ＝０．５３ｅＶである
が、ＩｎuＧａ1-uＡｓvＰ1-v／ＩｎxＡｌyＧａ1-x-yＰ
（ここで、０≦ｕ≦０．５３，０≦ｖ≦１、０．５≦ｘ
≦１，０≦ｙ≦０．５，ｘ＋ｙ≦１）ヘテロ接合、ある
いは、ＩｎuＧａ1-uＡｓvＰ1-v／ＩｎsＡｌtＡｓ／Ｉｎ
xＡｌyＧａ1-x-yＰ（ここで、０≦ｕ≦０．５３，０≦
ｖ≦１、０．５≦ｘ≦１，０≦ｙ≦０．５，ｘ＋ｙ≦
１，０≦ｓ≦０．５２，０．４８≦ｔ≦１）ヘテロ接合
によれば、従来例のＩｎ0.52Ａｌ0.48Ａｓ／Ｉｎ0.53Ｇ
ａ0.47Ａｓヘテロ接合より大きい伝導帯端不連続度ΔＥ
ｃが得られる。
障壁の高さに依存し、ヘテロ障壁が高いほど、リーク電
流が小さくなる。図７に示すように、ヘテロ障壁はヘテ
ロ接合を構成する二種類半導体の伝導帯端不連続度ΔＥ
ｃで決められる。より高いヘテロ障壁を得るために、よ
り大きい伝導帯端不連続度ΔＥｃを持つヘテロ接合が必
要である。Ｉｎ0.52Ａｌ0.48Ａｓ／Ｉｎ0.53Ｇａ0.47Ａ
ｓヘテロ接合において、ΔＥｃ＝０．５３ｅＶである
が、ＩｎuＧａ1-uＡｓvＰ1-v／ＩｎxＡｌyＧａ1-x-yＰ
（ここで、０≦ｕ≦０．５３，０≦ｖ≦１、０．５≦ｘ
≦１，０≦ｙ≦０．５，ｘ＋ｙ≦１）ヘテロ接合、ある
いは、ＩｎuＧａ1-uＡｓvＰ1-v／ＩｎsＡｌtＡｓ／Ｉｎ
xＡｌyＧａ1-x-yＰ（ここで、０≦ｕ≦０．５３，０≦
ｖ≦１、０．５≦ｘ≦１，０≦ｙ≦０．５，ｘ＋ｙ≦
１，０≦ｓ≦０．５２，０．４８≦ｔ≦１）ヘテロ接合
によれば、従来例のＩｎ0.52Ａｌ0.48Ａｓ／Ｉｎ0.53Ｇ
ａ0.47Ａｓヘテロ接合より大きい伝導帯端不連続度ΔＥ
ｃが得られる。
【００１１】
【発明の実施の形態】まず、ヘテロ障壁バラクタの障壁
層としてＩｎxＡｌyＧａ1-x-yＰを用いる理由について
説明する。
層としてＩｎxＡｌyＧａ1-x-yＰを用いる理由について
説明する。
【００１２】ヘテロ障壁バラクタのリーク電流を低減す
るために、大きい伝導帯端不連続度を持つヘテロ接合が
必要である。従来、ＩｎxＡｌyＧａ1-x-yＰ／ＩｎuＧａ
1-uＡｓvＰ1-vヘテロ接合の伝導帯端不連続度が全く報
告されておらず、本発明者が実験により初めてＩｎ0.67
Ａｌ0.33Ｐ／Ｉｎ0.53Ｇａ0.47Ａｓヘテロ接合伝導帯端
不連続度を測定した。
るために、大きい伝導帯端不連続度を持つヘテロ接合が
必要である。従来、ＩｎxＡｌyＧａ1-x-yＰ／ＩｎuＧａ
1-uＡｓvＰ1-vヘテロ接合の伝導帯端不連続度が全く報
告されておらず、本発明者が実験により初めてＩｎ0.67
Ａｌ0.33Ｐ／Ｉｎ0.53Ｇａ0.47Ａｓヘテロ接合伝導帯端
不連続度を測定した。
【００１３】図３は、Ｉｎ0.67Ａｌ0.33Ｐ／Ｉｎ0.53Ｇ
ａ0.47Ａｓヘテロ接合伝導帯端不連続度を測定するため
の、エピタキシャル成長層を積層してなる素子構造を示
す断面図である。１はｎ型ＩｎＰ基板、７は膜厚が１０
００ｎｍのｎ型ＩｎＰバッファ層、８は膜厚が１０００
ｎｍのＩｎ0.53Ｇａ0.47Ａｓ動作層、９はアンドープＩ
ｎ0.67Ａｌ0.33Ｐショットキー層、１０はショットキー
金属電極、５ａはオーミック電極である。
ａ0.47Ａｓヘテロ接合伝導帯端不連続度を測定するため
の、エピタキシャル成長層を積層してなる素子構造を示
す断面図である。１はｎ型ＩｎＰ基板、７は膜厚が１０
００ｎｍのｎ型ＩｎＰバッファ層、８は膜厚が１０００
ｎｍのＩｎ0.53Ｇａ0.47Ａｓ動作層、９はアンドープＩ
ｎ0.67Ａｌ0.33Ｐショットキー層、１０はショットキー
金属電極、５ａはオーミック電極である。
【００１４】図４は、Ｉｎ0.67Ａｌ0.33Ｐ／Ｉｎ0.53Ｇ
ａ0.47Ａｓショットキー接合において、空乏層厚がゼロ
になる時のエネルギーバンド構造を示す図である。この
図４において、ＥFはフェルミレベル、Ｅｃは伝導帯下
端エネルギーレベル、ΔＥｃは伝導帯端不連続度示すヘ
テロ接合部での伝導帯下端エネルギーレベル差（以下、
単に伝導帯端不連続度という。）、Ｖｉはショットキー
接合の空乏層厚がゼロになる時のバイアス電圧、Φｂは
ショットキー障壁高さである。
ａ0.47Ａｓショットキー接合において、空乏層厚がゼロ
になる時のエネルギーバンド構造を示す図である。この
図４において、ＥFはフェルミレベル、Ｅｃは伝導帯下
端エネルギーレベル、ΔＥｃは伝導帯端不連続度示すヘ
テロ接合部での伝導帯下端エネルギーレベル差（以下、
単に伝導帯端不連続度という。）、Ｖｉはショットキー
接合の空乏層厚がゼロになる時のバイアス電圧、Φｂは
ショットキー障壁高さである。
【００１５】フェルミレベルＥFはＩｎ0.53Ｇａ0.47Ａ
ｓ層中のキャリヤ濃度から計算できるので、図４に示す
ように、ショットキー接合の空乏層厚がゼロになる時の
バイアス電圧Ｖｉ及びショットキー障壁Φｂが得られれ
ば、伝導帯端不連続度ΔＥｃが抽出できる。
ｓ層中のキャリヤ濃度から計算できるので、図４に示す
ように、ショットキー接合の空乏層厚がゼロになる時の
バイアス電圧Ｖｉ及びショットキー障壁Φｂが得られれ
ば、伝導帯端不連続度ΔＥｃが抽出できる。
【００１６】図３に示したＩｎ0.67Ａｌ0.33Ｐ／Ｉｎ
0.53Ｇａ0.47Ａｓショットキー接合について、電流−温
度（Ｉ−Ｔ）特性及び容量−電圧（Ｃ−Ｖ）特性を測定
した結果を図５と図６に示す。図５に示すように、１０
℃以下の低温領域では、ほぼ温度に依存しないトンネル
電流が支配し、１０℃以上の高温領域では、温度の増加
と共に指数関数的に増加する熱放射電流が支配する。シ
ョットキー接合の熱放射モデルを用いて、高温領域の電
流対温度曲線の傾きから、ショットキー障壁Φｂが抽出
できる。
0.53Ｇａ0.47Ａｓショットキー接合について、電流−温
度（Ｉ−Ｔ）特性及び容量−電圧（Ｃ−Ｖ）特性を測定
した結果を図５と図６に示す。図５に示すように、１０
℃以下の低温領域では、ほぼ温度に依存しないトンネル
電流が支配し、１０℃以上の高温領域では、温度の増加
と共に指数関数的に増加する熱放射電流が支配する。シ
ョットキー接合の熱放射モデルを用いて、高温領域の電
流対温度曲線の傾きから、ショットキー障壁Φｂが抽出
できる。
【００１７】一方、図６に示すように、１／Ｃ2対Ｖ曲
線のｘ軸切片からショットキー接合の空乏層厚がゼロに
なる時のバイアス電圧Ｖｉが得られる。
線のｘ軸切片からショットキー接合の空乏層厚がゼロに
なる時のバイアス電圧Ｖｉが得られる。
【００１８】図５のＩ−Ｔ特性からΦｂ＝０．９０ｅＶ
が得られ、図６のＣ−Ｖ特性に基づいて上記のバイアス
電圧ＶｉからΔＥｃ−Φｂ＝０．２８ｅＶが得られ、こ
れらの値からＩｎ0.67Ａｌ0.33Ｐ／Ｉｎ0.53Ｇａ0.47Ａ
ｓヘテロ接合における伝導帯端不連続度として、ΔＥｃ
＝０．６２ｅＶが得られた。
が得られ、図６のＣ−Ｖ特性に基づいて上記のバイアス
電圧ＶｉからΔＥｃ−Φｂ＝０．２８ｅＶが得られ、こ
れらの値からＩｎ0.67Ａｌ0.33Ｐ／Ｉｎ0.53Ｇａ0.47Ａ
ｓヘテロ接合における伝導帯端不連続度として、ΔＥｃ
＝０．６２ｅＶが得られた。
【００１９】本発明のヘテロ接合におけるΔＥｃを、従
来のものと比較して表１に示す。
来のものと比較して表１に示す。
【００２０】この表１に示すよう、障壁層として、Ｉｎ
0.67Ａｌ0.33Ｐ層を用いたことにより、より大きい伝導
帯端不連続度ΔＥｃが得られる。従って、本発明によれ
ば、ヘテロ障壁バラクタのリーク電流の低減が実現でき
る。
0.67Ａｌ0.33Ｐ層を用いたことにより、より大きい伝導
帯端不連続度ΔＥｃが得られる。従って、本発明によれ
ば、ヘテロ障壁バラクタのリーク電流の低減が実現でき
る。
【００２１】
【表１】
【００２２】以下、本発明の実施の形態について、図面
を参照しながら説明する。尚、以下の図について、同一
の機能を有する部分は同じ番号を付けている。
を参照しながら説明する。尚、以下の図について、同一
の機能を有する部分は同じ番号を付けている。
【００２３】（実施の形態１）図１は、本発明の実施の
形態１によるヘテロ接合半導体デバイスの構造を示す断
面図である。ｎ型ＩｎＰ基板１上に、膜厚１０００ｎｍ
のｎ＋型Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタクト２
ａを介して、膜厚４００ｎｍのｎ型Ｉｎ0.53Ｇａ0.47Ａ
ｓクラッド層３ａが形成される。その上には、膜厚１１
ｎｍのアンドープ（以後ｕｎ−と略す）のＩｎ0.67Ａｌ
0.33Ｐ障壁層４が形成される。この障壁層の上には、膜
厚４００ｎｍのｎ型Ｉｎ0.53Ｇａ0.47Ａｓクラッド層３
ｂを介して、膜厚４００ｎｍのｎ＋型Ｉｎ0.53Ｇａ0.47
Ａｓオーミックコンタクト層２ｂが形成されている。オ
ーミック電極５ａ，５ｂは基板１とコンタクト層２ｂに
接触するＡｕＧａ／Ｎｉ／Ａｕから構成されている。
形態１によるヘテロ接合半導体デバイスの構造を示す断
面図である。ｎ型ＩｎＰ基板１上に、膜厚１０００ｎｍ
のｎ＋型Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタクト２
ａを介して、膜厚４００ｎｍのｎ型Ｉｎ0.53Ｇａ0.47Ａ
ｓクラッド層３ａが形成される。その上には、膜厚１１
ｎｍのアンドープ（以後ｕｎ−と略す）のＩｎ0.67Ａｌ
0.33Ｐ障壁層４が形成される。この障壁層の上には、膜
厚４００ｎｍのｎ型Ｉｎ0.53Ｇａ0.47Ａｓクラッド層３
ｂを介して、膜厚４００ｎｍのｎ＋型Ｉｎ0.53Ｇａ0.47
Ａｓオーミックコンタクト層２ｂが形成されている。オ
ーミック電極５ａ，５ｂは基板１とコンタクト層２ｂに
接触するＡｕＧａ／Ｎｉ／Ａｕから構成されている。
【００２４】上記障壁層４を構成するｕｎ−Ｉｎ0.67Ａ
ｌ0.33Ｐと、基板等を構成するＩｎＰとは格子不整合と
なっているが、その厚みを臨界膜厚以下にしてあるの
で、転位の無い歪み格子構造となっている。
ｌ0.33Ｐと、基板等を構成するＩｎＰとは格子不整合と
なっているが、その厚みを臨界膜厚以下にしてあるの
で、転位の無い歪み格子構造となっている。
【００２５】このような構成の実施形態１のヘテロ障壁
バラクタでは、障壁層をＩｎ0.67Ａｌ0.33Ｐから構成し
ているため、従来のＩｎ0.52Ａｌ0.48Ａｓ障壁層を用い
たヘテロ障壁バラクタに比べて、ヘテロ障壁の向上をで
き、リーク電流を低減することができる。
バラクタでは、障壁層をＩｎ0.67Ａｌ0.33Ｐから構成し
ているため、従来のＩｎ0.52Ａｌ0.48Ａｓ障壁層を用い
たヘテロ障壁バラクタに比べて、ヘテロ障壁の向上をで
き、リーク電流を低減することができる。
【００２６】リーク電流の実験結果を表２に示す。比較
のために、従来例のリーク電流の値も示している。
のために、従来例のリーク電流の値も示している。
【００２７】
【表２】
【００２８】表２に示すように、ヘテロ障壁向上による
リーク電流の低減が観測された。但し、本形態では、障
壁層４の膜厚が薄いため、障壁を越える熱放射電流を抑
制することができるが、障壁層を通過して流れるトンネ
リング電流が発生しているので、トンネル電流を抑制す
ることによって、より一層のリーク電流の低減が実現で
きる。
リーク電流の低減が観測された。但し、本形態では、障
壁層４の膜厚が薄いため、障壁を越える熱放射電流を抑
制することができるが、障壁層を通過して流れるトンネ
リング電流が発生しているので、トンネル電流を抑制す
ることによって、より一層のリーク電流の低減が実現で
きる。
【００２９】（実施の形態２）図２は、本発明の実施の
形態２によるヘテロ接合半導体デバイスの構造を示す断
面図である。本実施形態２のヘテロ障壁バラクタは、上
記実施の形態１のヘテロ障壁バラクタにおけるアンドー
プ（以後ｕｎ−と略す）Ｉｎ0.67Ａｌ0.33Ｐ障壁層４に
代えて、膜厚５ｎｍのｕｎ−Ｉｎ0.52Ａｌ0.48Ａｓ障壁
層６ａ、膜厚１１ｎｍのｕｎ−Ｉｎ0.67Ａｌ0.33Ｐ障壁
層４、膜厚５ｎｍのｕｎ−Ｉｎ0.52Ａｌ0.48Ａｓ障壁層
６ｂからなる三層構造の障壁層用いたものである。その
他の構成は上記実施の形態１のヘテロ障壁バラクタと同
一である。
形態２によるヘテロ接合半導体デバイスの構造を示す断
面図である。本実施形態２のヘテロ障壁バラクタは、上
記実施の形態１のヘテロ障壁バラクタにおけるアンドー
プ（以後ｕｎ−と略す）Ｉｎ0.67Ａｌ0.33Ｐ障壁層４に
代えて、膜厚５ｎｍのｕｎ−Ｉｎ0.52Ａｌ0.48Ａｓ障壁
層６ａ、膜厚１１ｎｍのｕｎ−Ｉｎ0.67Ａｌ0.33Ｐ障壁
層４、膜厚５ｎｍのｕｎ−Ｉｎ0.52Ａｌ0.48Ａｓ障壁層
６ｂからなる三層構造の障壁層用いたものである。その
他の構成は上記実施の形態１のヘテロ障壁バラクタと同
一である。
【００３０】本形態で得られたリーク電流の実験結果も
表２に示す。表２に示すように、Ｉｎ0.52Ａｌ0.48Ａｓ
／Ｉｎ0.67Ａｌ0.33Ｐ／Ｉｎ0.52Ａｌ0.48Ａｓ三層構造
障壁層を用いているため、障壁層を厚くすることがで
き、トンネリング電流を抑制することができる。このた
め、実施の形態１よりも更にリーク電流を低減すること
ができる。
表２に示す。表２に示すように、Ｉｎ0.52Ａｌ0.48Ａｓ
／Ｉｎ0.67Ａｌ0.33Ｐ／Ｉｎ0.52Ａｌ0.48Ａｓ三層構造
障壁層を用いているため、障壁層を厚くすることがで
き、トンネリング電流を抑制することができる。このた
め、実施の形態１よりも更にリーク電流を低減すること
ができる。
【００３１】なお、上記実施の形態において、障壁層を
構成するＩｎxＡｌyＧａ1-x-yＰの組成ｘは０．６７、
ｙは０．３３、膜厚は１１ｎｍとしたが、ｘとｙ（ここ
で、０．５≦ｘ≦１，０≦ｙ≦０．５，ｘ＋ｙ≦１）で
決まる臨界膜厚以下の膜厚であればどのようなｘ，ｙと
膜厚の組み合わせでもよい。Journal of Crystal Growt
h、１９７４年、第２７巻、１１８−１２５頁（文献３）
に開示された方法により、Ｉｎ0.67Ａｌ0.33Ｐの場合の
臨界膜厚は約１１ｎｍである。また、アンドープ障壁層
を用いたが、ドープした障壁層を用いてもよい。クラッ
ド層を構成するＩｎuＧａ1-uＡｓvＰ1-vの組成ｕは０．
５３、ｖは０．４７としたが、この限りではい。
構成するＩｎxＡｌyＧａ1-x-yＰの組成ｘは０．６７、
ｙは０．３３、膜厚は１１ｎｍとしたが、ｘとｙ（ここ
で、０．５≦ｘ≦１，０≦ｙ≦０．５，ｘ＋ｙ≦１）で
決まる臨界膜厚以下の膜厚であればどのようなｘ，ｙと
膜厚の組み合わせでもよい。Journal of Crystal Growt
h、１９７４年、第２７巻、１１８−１２５頁（文献３）
に開示された方法により、Ｉｎ0.67Ａｌ0.33Ｐの場合の
臨界膜厚は約１１ｎｍである。また、アンドープ障壁層
を用いたが、ドープした障壁層を用いてもよい。クラッ
ド層を構成するＩｎuＧａ1-uＡｓvＰ1-vの組成ｕは０．
５３、ｖは０．４７としたが、この限りではい。
【００３２】
【発明の効果】以上のように本発明によれば、クラッド
層と障壁層との間に形成されるヘテロ接合を、ＩｎuＧ
ａ1-uＡｓvＰ1-v／ＩｎxＡｌyＧａ1-x-yＰ（ここで、０
≦ｕ≦０．５３，０≦ｖ≦１、０．５≦ｘ≦１，０≦ｙ
≦０．５，ｘ＋ｙ≦１）あるいは、ＩｎuＧａ1-uＡｓv
Ｐ1-v／ＩｎsＡｌtＡｓ／ＩｎxＡｌyＧａ1-x-yＰ（ここ
で、０≦ｕ≦０．５３，０≦ｖ≦１、０．５≦ｘ≦１，
０≦ｙ≦０．５，ｘ＋ｙ≦１，０≦ｓ≦０．５２，０．
４８≦ｔ≦１）としているので、従来のＩｎ0.53Ｇａ
0.47Ａｓ／Ｉｎ0.52Ａｌ0.48Ａｓヘテロ接合に比べて、
より大きい伝導帯不連続度が得られる。よって、リーク
電流を低減してヘテロ障壁バラクタの逓倍効率を向上さ
せることができる。
層と障壁層との間に形成されるヘテロ接合を、ＩｎuＧ
ａ1-uＡｓvＰ1-v／ＩｎxＡｌyＧａ1-x-yＰ（ここで、０
≦ｕ≦０．５３，０≦ｖ≦１、０．５≦ｘ≦１，０≦ｙ
≦０．５，ｘ＋ｙ≦１）あるいは、ＩｎuＧａ1-uＡｓv
Ｐ1-v／ＩｎsＡｌtＡｓ／ＩｎxＡｌyＧａ1-x-yＰ（ここ
で、０≦ｕ≦０．５３，０≦ｖ≦１、０．５≦ｘ≦１，
０≦ｙ≦０．５，ｘ＋ｙ≦１，０≦ｓ≦０．５２，０．
４８≦ｔ≦１）としているので、従来のＩｎ0.53Ｇａ
0.47Ａｓ／Ｉｎ0.52Ａｌ0.48Ａｓヘテロ接合に比べて、
より大きい伝導帯不連続度が得られる。よって、リーク
電流を低減してヘテロ障壁バラクタの逓倍効率を向上さ
せることができる。
【図１】本発明の実施の形態１によるヘテロ半導体デバ
イスを示す断面図である。
イスを示す断面図である。
【図２】本発明の実施の形態２によるヘテロ半導体デバ
イスを示す断面図である。
イスを示す断面図である。
【図３】ＩｎＡｌＰ／ＩｎＧａＡｓヘテロ接合の伝導帯
端不連続度を測定するための、複数のエピタキシャル層
構造を示す断面図である。
端不連続度を測定するための、複数のエピタキシャル層
構造を示す断面図である。
【図４】ＩｎＡｌＰ／ＩｎＧａＡｓショットキー接合に
おいて、空乏層厚がゼロになる時のエネルギーバンド構
造を示す図である。
おいて、空乏層厚がゼロになる時のエネルギーバンド構
造を示す図である。
【図５】ＩｎＡｌＰ／ＩｎＧａＡｓショットキー接合の
電流−温度特性をグラフで示す図である。
電流−温度特性をグラフで示す図である。
【図６】ＩｎＡｌＰ／ＩｎＧａＡｓショットキー接合の
容量−電圧特性をグラフで示す図である。
容量−電圧特性をグラフで示す図である。
【図７】ヘテロ障壁バラクタのエネルギーバンド構造を
示す図である。
示す図である。
【図８】ヘテロ障壁バラクタの容量−電圧特性をグラフ
で示す図である。
で示す図である。
【図９】従来例のヘテロ障壁バラクタのを示す断面図で
ある。
ある。
１ ｎ+−ＩｎＰ基板 ２ａ，２ｂ ｎ+−Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層 ３ａ，３ｂ ｎ−Ｉｎ0.53Ｇａ0.47Ａｓクラッド層 ４ アンドープＩｎ0.67Ａｌ0.33Ｐ障壁層 ５ａ，５ｂ オーミック電極 ６ａ，６ｂ Ｉｎ0.52Ａｌ0.48Ａｓ障壁層 ７ ｎ−ＩｎＰバーファ層 ８ ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ動作層 ９ アンドープＩｎ0.67Ａｌ0.33Ｐショットキ
ー層 １０ ショットキー電極 １１ Ｉｎ0.52Ａｌ0.48Ａｓ障壁層 ＥF フェルミ・レベル Ｅｃ 伝導帯下端エネルギー・レベル ΔＥｃ 伝導帯端不連続度 Ｖｉ ショットキー空乏層厚がゼロの場合のバイ
アス電圧 Φｂ ショットキー障壁
ー層 １０ ショットキー電極 １１ Ｉｎ0.52Ａｌ0.48Ａｓ障壁層 ＥF フェルミ・レベル Ｅｃ 伝導帯下端エネルギー・レベル ΔＥｃ 伝導帯端不連続度 Ｖｉ ショットキー空乏層厚がゼロの場合のバイ
アス電圧 Φｂ ショットキー障壁
Claims (2)
- 【請求項１】 ｎ型ＩｎＰ基板上に形成されたヘテロ接
合半導体デバイスであって、該ヘテロ接合部を構成す
る、ｎ型ＩｎuＧａ1-uＡｓvＰ1-vクラッド層（ここで、
０≦ｕ≦０．５３，０≦ｖ≦１）と、ＩｎxＡｌyＧａ
1-x-yＰ障壁層（ここで、０．５≦ｘ≦１，０≦ｙ≦
０．５，ｘ＋ｙ≦１）と、ｎ型ＩｎuＧａ1-uＡｓvＰ1-v
クラッド層（ここで、０≦ｕ≦０．５３，０≦ｖ≦１）
とを備えたヘテロ接合半導体デバイス。 - 【請求項２】 ｎ型ＩｎＰ基板上に形成されたヘテロ接
合半導体デバイスであって、該ヘテロ接合部を構成す
る、ｎ型ＩｎuＧａ1-uＡｓvＰ1-vクラッド層（ここで、
０≦ｕ≦０．５３，０≦ｖ≦１）と、ＩｎsＡｌtＡｓ障
壁層（ここで、０≦ｓ≦０．５２，０．４８≦ｔ≦１）
と、ＩｎxＡｌyＧａ1-x-yＰ障壁層（ここで、０．５≦
ｘ≦１，０≦ｙ≦０．５，ｘ＋ｙ≦１）と、ＩｎsＡｌt
Ａｓ障壁層（ここで、０≦ｓ≦０．５２，０．４８≦ｔ
≦１）と、ｎ型ＩｎuＧａ1-uＡｓvＰ1-vクラッド層（こ
こで、０≦ｕ≦０．５３，０≦ｖ≦１）とを備えたヘテ
ロ接合半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8008198A JPH09199735A (ja) | 1996-01-22 | 1996-01-22 | ヘテロ接合半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8008198A JPH09199735A (ja) | 1996-01-22 | 1996-01-22 | ヘテロ接合半導体デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199735A true JPH09199735A (ja) | 1997-07-31 |
Family
ID=11686580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8008198A Pending JPH09199735A (ja) | 1996-01-22 | 1996-01-22 | ヘテロ接合半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199735A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468345A (zh) * | 2010-11-15 | 2012-05-23 | 中国科学院微电子研究所 | 一种异质结势垒变容管及其制备方法 |
-
1996
- 1996-01-22 JP JP8008198A patent/JPH09199735A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468345A (zh) * | 2010-11-15 | 2012-05-23 | 中国科学院微电子研究所 | 一种异质结势垒变容管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3116731B2 (ja) | 格子不整合系積層結晶構造およびそれを用いた半導体装置 | |
| US8772785B2 (en) | Semiconductor device, schottky barrier diode, electronic apparatus, and method of producing semiconductor device | |
| US8981434B2 (en) | Semiconductor device and field effect transistor | |
| JP2005086171A (ja) | 半導体装置及びその製造方法 | |
| US5677553A (en) | Semiconductor device strucutre having a two-dimensional electron gas and contact thereto | |
| JPS6313355B2 (ja) | ||
| US20050199909A1 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| JPH0570309B2 (ja) | ||
| US4590502A (en) | Camel gate field effect transistor device | |
| Marso et al. | Electrical behaviour of the InPInGaAs based MSM-2DEG diode | |
| JP2004022774A (ja) | 半導体装置および電界効果トランジスタ | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JPH09199735A (ja) | ヘテロ接合半導体デバイス | |
| JP3616745B2 (ja) | 半導体装置の製造方法 | |
| JP3431362B2 (ja) | ヘテロ接合半導体デバイス | |
| Lu et al. | High-temperature electrical transport in AlxGa1− xN∕ GaN modulation doped field-effect transistors | |
| CN218414587U (zh) | 插指栅结构的hemt射频器件 | |
| JP4030622B2 (ja) | ガンダイオード | |
| JP4759923B2 (ja) | 半導体装置 | |
| CN113013260B (zh) | 一种光敏型SiC异构结多势垒变容二极管 | |
| JPH0691287B2 (ja) | ヘテロ接合磁気センサ | |
| JPS60103688A (ja) | 集積化半導体レ−ザ装置 | |
| JP2661557B2 (ja) | 電界効果型半導体装置 | |
| JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
| JPH0687509B2 (ja) | ヘテロ接合磁気センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080411 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090411 |
|
| LAPS | Cancellation because of no payment of annual fees |