JPH09199621A - 高密度アレイ外部コンタクトを有する一時的半導体パッケージ - Google Patents
高密度アレイ外部コンタクトを有する一時的半導体パッケージInfo
- Publication number
- JPH09199621A JPH09199621A JP8113885A JP11388596A JPH09199621A JP H09199621 A JPH09199621 A JP H09199621A JP 8113885 A JP8113885 A JP 8113885A JP 11388596 A JP11388596 A JP 11388596A JP H09199621 A JPH09199621 A JP H09199621A
- Authority
- JP
- Japan
- Prior art keywords
- package
- base
- die
- contact
- interconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【解決課題】 半導体ダイの一時的パッケージを提供す
る。 【解決手段】 一時的パッケージは従来のプラスチック
製あるいはセラミック製の半導体パッケージと同じ外形
と外部コンタクト形状を有し、標準的な装置により、ダ
イのバーン−イン試験に用いられる。その後、ダイはパ
ッケージから取り外され、試験合格ダイとして認定され
る。パッケージはベース、インターコネクト、及び加圧
機構を有している。パッケージベースはランド・グリッ
ド・アレイ（ＬＧＡ）、ピン・グリッド・アレイ（ＰＧ
Ａ）、バンプド・グリッド・アレイ（ΒＧＡ）または周
辺アレイのような高密度アレイ状に形成された外部コン
タクトを有する。パッケージベースはセラミックまたは
プラスチックを使用し、セラミック・ラミネーション
法、３−Ｄモールディング法またはCerdipフォーメーシ
ョン法により内部導電線と共に作製される。
る。 【解決手段】 一時的パッケージは従来のプラスチック
製あるいはセラミック製の半導体パッケージと同じ外形
と外部コンタクト形状を有し、標準的な装置により、ダ
イのバーン−イン試験に用いられる。その後、ダイはパ
ッケージから取り外され、試験合格ダイとして認定され
る。パッケージはベース、インターコネクト、及び加圧
機構を有している。パッケージベースはランド・グリッ
ド・アレイ（ＬＧＡ）、ピン・グリッド・アレイ（ＰＧ
Ａ）、バンプド・グリッド・アレイ（ΒＧＡ）または周
辺アレイのような高密度アレイ状に形成された外部コン
タクトを有する。パッケージベースはセラミックまたは
プラスチックを使用し、セラミック・ラミネーション
法、３−Ｄモールディング法またはCerdipフォーメーシ
ョン法により内部導電線と共に作製される。
Description
【０００１】
【発明の属する技術分野】本発明は一般的にいえば半導
体製造、さらに詳しく言えば試験あるいは他の目的のた
めに半導体を一時的にパッケージするための改良された
パッケージに関する。
体製造、さらに詳しく言えば試験あるいは他の目的のた
めに半導体を一時的にパッケージするための改良された
パッケージに関する。
【０００２】
【従来の技術】従来のパッケージされた半導体ダイ（以
下、「パッケージ・ダイ」という。）は、製造プロセス
を通して数回の試験を受ける。ウエーハレベルではプロ
ーブテストが行なわれ、ダイのグロスでの機能が試験さ
れる。ウエーハを個々のダイに分けパッケージングを行
なった後、パッケージ・ダイのそれぞれについてその全
機能とバーン−イン試験が行なわれる。これらの試験
は、パッケージの外部コンタクト（例えばリード端子）
と試験回路との間に電気的インターフェースを形成する
規格化（標準化）された装置を用いて行なわれる。
下、「パッケージ・ダイ」という。）は、製造プロセス
を通して数回の試験を受ける。ウエーハレベルではプロ
ーブテストが行なわれ、ダイのグロスでの機能が試験さ
れる。ウエーハを個々のダイに分けパッケージングを行
なった後、パッケージ・ダイのそれぞれについてその全
機能とバーン−イン試験が行なわれる。これらの試験
は、パッケージの外部コンタクト（例えばリード端子）
と試験回路との間に電気的インターフェースを形成する
規格化（標準化）された装置を用いて行なわれる。
【０００３】例えば、バーン−イン・オーブンは、周期
的温度変化が可能なチャンバー中にダイを多数、保持で
きるように構成された装置である。集積回路は、バーン
−イン試験中、異なった温度で電気的に試験される。チ
ャンバー内に装着されるバーン−イン・ボードは、パッ
ケージ・ダイの外部リードに合ったコネクタを有してお
り、パッケージされた個々のダイと試験回路とを電気的
に接続する。すなわち、パッケージ・ダイがオスの外部
コンタクト、例えばピン状のリード端子を有する場合に
は、ソケット・コネクタを有するようなバーン−イン・
ボードが用いられる。パッケージ・ダイがメスの外部リ
ードを有する場合には、ポゴ・ピン・コネクタを有する
ようなバーン−イン・ボードが用いられる。
的温度変化が可能なチャンバー中にダイを多数、保持で
きるように構成された装置である。集積回路は、バーン
−イン試験中、異なった温度で電気的に試験される。チ
ャンバー内に装着されるバーン−イン・ボードは、パッ
ケージ・ダイの外部リードに合ったコネクタを有してお
り、パッケージされた個々のダイと試験回路とを電気的
に接続する。すなわち、パッケージ・ダイがオスの外部
コンタクト、例えばピン状のリード端子を有する場合に
は、ソケット・コネクタを有するようなバーン−イン・
ボードが用いられる。パッケージ・ダイがメスの外部リ
ードを有する場合には、ポゴ・ピン・コネクタを有する
ようなバーン−イン・ボードが用いられる。
【０００４】半導体ダイは規格化された形状にパッケー
ジされているので、バーン−イン・ボードも規格化され
ている。例えば、単一ダイ用によく用いられる半導体パ
ッケージの一つに、スモール・アウトアイン・Ｊリード
（ＳＯＪ）パッケージとして知られるものがある。ＳＯ
Ｊパッケージには、パッケージのＪリードと適合する規
格化ソケットを有するバーン−イン・ボードが用いられ
る。また、ソケットの間隔は、多くのパッケージを一個
のボード上に高密度に近接して配置し装着できるような
間隔にされる。
ジされているので、バーン−イン・ボードも規格化され
ている。例えば、単一ダイ用によく用いられる半導体パ
ッケージの一つに、スモール・アウトアイン・Ｊリード
（ＳＯＪ）パッケージとして知られるものがある。ＳＯ
Ｊパッケージには、パッケージのＪリードと適合する規
格化ソケットを有するバーン−イン・ボードが用いられ
る。また、ソケットの間隔は、多くのパッケージを一個
のボード上に高密度に近接して配置し装着できるような
間隔にされる。
【０００５】規格化されたボードに加え、自動取扱装置
のような関連装置が用いられるが、これも特定のパッケ
ージ形状に合わせて規格化されている。単一ダイ用規格
化パッケージの他の例としては、デュアル・イン−ライ
ンパッケージ（ＤＩＰ）やジグザグ・イン−ライン・パ
ッケージ（ＺＩＰ）等がある。
のような関連装置が用いられるが、これも特定のパッケ
ージ形状に合わせて規格化されている。単一ダイ用規格
化パッケージの他の例としては、デュアル・イン−ライ
ンパッケージ（ＤＩＰ）やジグザグ・イン−ライン・パ
ッケージ（ＺＩＰ）等がある。
【０００６】最近では、半導体ダイをパッケージしない
まま、すなわち裸の状態で製造メーカから供給すること
も行なわれている。試験合格ダイ（known good die: Ｋ
ＧＤと略記する。）は、パッケージされた製品と同等の
品質と信頼性レベルでの試験を経たパッケージされてい
ない（アンパッケージ）ダイをいう。ダイを試験合格ダ
イとして保証するためには、アンパッケージ・ダイにつ
いてバーン−イン試験を行なう必要がある。このため、
バーン−インその他の試験を施すために１個のアンパッ
ケージ・ダイを担持する試験用キャリアが開発されてい
る。このような試験用キャリアは、いずれも、試験され
るダイを収容しダイと外部試験回路とを電気的に相互接
続する。典型的な試験用キャリアはウッド(Wood)らの米
国特許第5,302,891号、同じくウッドらの米国特許第 5,
408,190号に開示されている。
まま、すなわち裸の状態で製造メーカから供給すること
も行なわれている。試験合格ダイ（known good die: Ｋ
ＧＤと略記する。）は、パッケージされた製品と同等の
品質と信頼性レベルでの試験を経たパッケージされてい
ない（アンパッケージ）ダイをいう。ダイを試験合格ダ
イとして保証するためには、アンパッケージ・ダイにつ
いてバーン−イン試験を行なう必要がある。このため、
バーン−インその他の試験を施すために１個のアンパッ
ケージ・ダイを担持する試験用キャリアが開発されてい
る。このような試験用キャリアは、いずれも、試験され
るダイを収容しダイと外部試験回路とを電気的に相互接
続する。典型的な試験用キャリアはウッド(Wood)らの米
国特許第5,302,891号、同じくウッドらの米国特許第 5,
408,190号に開示されている。
【０００７】
【発明が解決しようとする課題】これらのキャリアの一
つの特徴として、通常のパッケージ・ダイ用の試験装置
とは異なり、特定のバーン−イン・ボードや取扱装置の
ような特別の試験装置を必要とするという点がある。し
かも、これまでに開発されているキャリアは従来のパッ
ケージ・ダイより大きく、そのため、同じ処理量を達成
するのにより大きな試験装置を必要とする。したがっ
て、規格化された試験装置に使用可能な半導体ダイの試
験用キャリヤの提供が有利となる。
つの特徴として、通常のパッケージ・ダイ用の試験装置
とは異なり、特定のバーン−イン・ボードや取扱装置の
ような特別の試験装置を必要とするという点がある。し
かも、これまでに開発されているキャリアは従来のパッ
ケージ・ダイより大きく、そのため、同じ処理量を達成
するのにより大きな試験装置を必要とする。したがっ
て、規格化された試験装置に使用可能な半導体ダイの試
験用キャリヤの提供が有利となる。
【０００８】半導体ダイを試験するための従来キャリヤ
における他の問題としては、キャリヤの外部コンタクト
においてピンアウト機能が限られていることである。典
型的なキャリヤはピン形状の外部コンタクトを有し、バ
ーン−イン・ボード上の対応するソケットと接続され
る。このタイプの外部コンタクト形状では、多数の高密
度ボンドパッドを有するダイは外部コンタクトへ十分に
適応できない。一般に半導体ダイのボンドパッドはより
小さく、より高密度になる。この場合、多数のボンドパ
ッドを有するダイを処理できる高密度の外部コンタクト
形状をもつ半導体ダイ用のキャリヤの提供が有利とな
る。
における他の問題としては、キャリヤの外部コンタクト
においてピンアウト機能が限られていることである。典
型的なキャリヤはピン形状の外部コンタクトを有し、バ
ーン−イン・ボード上の対応するソケットと接続され
る。このタイプの外部コンタクト形状では、多数の高密
度ボンドパッドを有するダイは外部コンタクトへ十分に
適応できない。一般に半導体ダイのボンドパッドはより
小さく、より高密度になる。この場合、多数のボンドパ
ッドを有するダイを処理できる高密度の外部コンタクト
形状をもつ半導体ダイ用のキャリヤの提供が有利とな
る。
【０００９】本発明は、標準外形と高密度配置された外
部コンタクトを有する一時的なパッケージとしてキャリ
ヤが構成されていることに関する。前述のように本発明
の目的は、試験あるいは他の目的で用いられる半導体ダ
イの一時的パッケージを提供することにある。本発明の
他の目的は、高密度パック部分で高密度配置された出力
用コンタクトを有する半導体ダイの一時的パッケージを
提供することである。さらに本発明の他の目的は、ＪＥ
ＤＥＣ規格の標準外形とＪＥＤＥＣ規格の標準外部コン
タクト形状を有する一時的半導体パッケージを提供する
ことである。本発明のその他の目的、効果、及び他の特
長は以下の記述から明らかになるであろう。
部コンタクトを有する一時的なパッケージとしてキャリ
ヤが構成されていることに関する。前述のように本発明
の目的は、試験あるいは他の目的で用いられる半導体ダ
イの一時的パッケージを提供することにある。本発明の
他の目的は、高密度パック部分で高密度配置された出力
用コンタクトを有する半導体ダイの一時的パッケージを
提供することである。さらに本発明の他の目的は、ＪＥ
ＤＥＣ規格の標準外形とＪＥＤＥＣ規格の標準外部コン
タクト形状を有する一時的半導体パッケージを提供する
ことである。本発明のその他の目的、効果、及び他の特
長は以下の記述から明らかになるであろう。
【００１０】
【課題を解決するための手段】本発明によれば、半導体
ダイの改良された一時的パッケージが提供される。この
一時的パッケージは、従来の半導体パッケージと合致す
る標準外形及び外部リード形状を有する。さらに外部リ
ードは多くのデバイスのボンドパッド（金属薄膜による
小面積の電極部）に適応した高密度アレイに形成されて
いる。外部リードに適した高密度アレイとリード形状と
しては、ランド・グリッド・アレイ（ＬＧＡ）、ピン・
グリッド・アレイ（ＰＧＡ）、ボール・グリット・アレ
イ（ＢＧＡ）及び周辺アレイが挙げられる。この一時的
パッケージは標準外形及び外部リード形状を有するた
め、試験合格ダイの試験で用いる標準バーン−イン・ボ
ード及び自動化されたパッケージ取扱装置で使用でき
る。
ダイの改良された一時的パッケージが提供される。この
一時的パッケージは、従来の半導体パッケージと合致す
る標準外形及び外部リード形状を有する。さらに外部リ
ードは多くのデバイスのボンドパッド（金属薄膜による
小面積の電極部）に適応した高密度アレイに形成されて
いる。外部リードに適した高密度アレイとリード形状と
しては、ランド・グリッド・アレイ（ＬＧＡ）、ピン・
グリッド・アレイ（ＰＧＡ）、ボール・グリット・アレ
イ（ＢＧＡ）及び周辺アレイが挙げられる。この一時的
パッケージは標準外形及び外部リード形状を有するた
め、試験合格ダイの試験で用いる標準バーン−イン・ボ
ード及び自動化されたパッケージ取扱装置で使用でき
る。
【００１１】一時的パッケージはベース、インターコネ
クト及び加圧機構を備えたものである。パッケージベー
スは外部コンタクトと電気的に接続された内部導電部材
（コンダクタ）を有している。パッケージベースは、セ
ラミック製でもプラスチック製でもよい。セラミックの
場合、パッケージベースはセラミック・ラミネーション
法またはセラミック・ディップ・フォーメーション（Ce
rdip）法を用いて製造することができる。また、パッケ
ージベースはプラスチックを用いた３−Ｄ注入モールデ
ィング法、または注入モールディングを組み合わせたセ
ラミック・ディップ・フォーメーション（Cerdip）法に
より製造することもできる。
クト及び加圧機構を備えたものである。パッケージベー
スは外部コンタクトと電気的に接続された内部導電部材
（コンダクタ）を有している。パッケージベースは、セ
ラミック製でもプラスチック製でもよい。セラミックの
場合、パッケージベースはセラミック・ラミネーション
法またはセラミック・ディップ・フォーメーション（Ce
rdip）法を用いて製造することができる。また、パッケ
ージベースはプラスチックを用いた３−Ｄ注入モールデ
ィング法、または注入モールディングを組み合わせたセ
ラミック・ディップ・フォーメーション（Cerdip）法に
より製造することもできる。
【００１２】パッケージのインターコネクトはベースに
装着され、パッケージベース上の導電部材にワイヤボン
ディングにより接続されている。インターコネクトはシ
リコンで形成され、導電線、及びダイのボンドパッドと
接触し電気的に連絡する隆起コンタクト部材を有する。
インターコネクトはまた、二層ＴＡＢテープと同様なプ
ラスチックフィルム上にマイクロバンプ・コンタクト部
材を装着することにより形成することもできる。
装着され、パッケージベース上の導電部材にワイヤボン
ディングにより接続されている。インターコネクトはシ
リコンで形成され、導電線、及びダイのボンドパッドと
接触し電気的に連絡する隆起コンタクト部材を有する。
インターコネクトはまた、二層ＴＡＢテープと同様なプ
ラスチックフィルム上にマイクロバンプ・コンタクト部
材を装着することにより形成することもできる。
【００１３】パッケージの加圧機構は、加圧板、スプリ
ング及びカバーを有する。加圧機構はベース内にダイを
固定し、ダイとインターコネクトを電気的に接触させて
いる。この加圧機構はラッチ機構でベースに固定され
る。
ング及びカバーを有する。加圧機構はベース内にダイを
固定し、ダイとインターコネクトを電気的に接触させて
いる。この加圧機構はラッチ機構でベースに固定され
る。
【００１４】パッケージは、ダイとインターコネクトを
光学的に位置合わせして組み立てられる。位置合わせ
（アラインメント）に先立ち、インターコネクトはワイ
ヤボンディングによりパッケージベース内に装着され、
インターコネクト上のコンタクト部材とパッケージベー
ス上の外部コンタクトとの間に電気的パスを形成するよ
うにワイヤボンディングされる。位置合わせ過程ではパ
ッケージのダイと加圧機構は組立装置により保持され
る。インターコネクトのコンタクト部材にダイのボンド
パッドを位置合わせするには、フリップチップ光学アラ
イメントが用いられる。組立装置によりダイをインター
コネクト上に載置し、加圧機構をパッケージベースに取
り付ける。
光学的に位置合わせして組み立てられる。位置合わせ
（アラインメント）に先立ち、インターコネクトはワイ
ヤボンディングによりパッケージベース内に装着され、
インターコネクト上のコンタクト部材とパッケージベー
ス上の外部コンタクトとの間に電気的パスを形成するよ
うにワイヤボンディングされる。位置合わせ過程ではパ
ッケージのダイと加圧機構は組立装置により保持され
る。インターコネクトのコンタクト部材にダイのボンド
パッドを位置合わせするには、フリップチップ光学アラ
イメントが用いられる。組立装置によりダイをインター
コネクト上に載置し、加圧機構をパッケージベースに取
り付ける。
【００１５】
【好ましい具体例の説明】図１（FIG.１）は本発明にし
たがって構成された一時的パッケージ（１０）の分解斜
視図である。パッケージ（１０）は、半導体ダイ（１
２）を保持し、試験及びバーン−インのためにダイと一
時的な電気的接続を形成する。試験を終えた後、ダイ
（１２）はパッケージ（１０）から取り外され、試験合
格ダイとして用いることができる。
たがって構成された一時的パッケージ（１０）の分解斜
視図である。パッケージ（１０）は、半導体ダイ（１
２）を保持し、試験及びバーン−インのためにダイと一
時的な電気的接続を形成する。試験を終えた後、ダイ
（１２）はパッケージ（１０）から取り外され、試験合
格ダイとして用いることができる。
【００１６】大まかに言えば、パッケージ（１０）は、
パッケージベース（１４）、インターコネクト（１
６）、加圧機構（１８）を有している。インターコネク
ト（１６）は、パッケージベース（１４）とダイ（１
２）とを電気的に連絡する。加圧機構（１８）は、ダイ
（１２）をパッケージベース（１４）に固定し、ダイ
（１２）をインターコネクト（１６）に押し当てる。加
圧機構（１８）は加圧板（２０）、スプリング（２２）
及びカバー（２４）を有する。また、パッケージ（１
０）はクリップ（２６，２８）からなるラッチ機構（図
７（FIG.３））を有し、パッケージベース（１４）上に
加圧機構（１８）を固定する。
パッケージベース（１４）、インターコネクト（１
６）、加圧機構（１８）を有している。インターコネク
ト（１６）は、パッケージベース（１４）とダイ（１
２）とを電気的に連絡する。加圧機構（１８）は、ダイ
（１２）をパッケージベース（１４）に固定し、ダイ
（１２）をインターコネクト（１６）に押し当てる。加
圧機構（１８）は加圧板（２０）、スプリング（２２）
及びカバー（２４）を有する。また、パッケージ（１
０）はクリップ（２６，２８）からなるラッチ機構（図
７（FIG.３））を有し、パッケージベース（１４）上に
加圧機構（１８）を固定する。
【００１７】パッケージベース（１４）は内部導電部材
（４０）のパターンを有し、パッケージベース（１４）
の底面（３１）（図２（FIG.２））に形成された外部コ
ンタクト（３８Ａ〜３８Ｃ）（図２（FIG.２））と電気
的に導通している。さらに説明すれば、導電部材（４
０）はインターコネクト（１６）にワイヤボンディング
され、ダイ（１２）と外部コンタクト（３８Ａ〜３８
Ｃ）との間に電気的パスを形成している。パッケージベ
ース（１４）はまた、インジケータ（表示用）ポケット
（３７）を有しており、これはダイ（１２）に関して外
部コンタクト（３８Ａ〜３８Ｃ）の方向を表示するのに
用いられる（すなわちピン＃１のインジケータ）。
（４０）のパターンを有し、パッケージベース（１４）
の底面（３１）（図２（FIG.２））に形成された外部コ
ンタクト（３８Ａ〜３８Ｃ）（図２（FIG.２））と電気
的に導通している。さらに説明すれば、導電部材（４
０）はインターコネクト（１６）にワイヤボンディング
され、ダイ（１２）と外部コンタクト（３８Ａ〜３８
Ｃ）との間に電気的パスを形成している。パッケージベ
ース（１４）はまた、インジケータ（表示用）ポケット
（３７）を有しており、これはダイ（１２）に関して外
部コンタクト（３８Ａ〜３８Ｃ）の方向を表示するのに
用いられる（すなわちピン＃１のインジケータ）。
【００１８】図７（FIG.３）に示すように、組み立てら
れたパッケージ（１０）において、ダイ（１２）はパッ
ケージベース（１４）内のくぼみ（３６）中に保持さ
れ、インターコネクト（１６）とカバー（２４）とで挟
持されている。インターコネクト（１６）はパッケージ
ベース（１４）内のくぼみ（３４）中に装着されてい
る。また、図７（FIG.３）に示すように、組み立てられ
たパッケージ（１０）において、加圧板（２０）はダイ
（１２）の上に重ねられ、スプリング（２２）が加圧板
（２０）とダイ（１２）とをインターコネクト（１６）
に押しつけている。
れたパッケージ（１０）において、ダイ（１２）はパッ
ケージベース（１４）内のくぼみ（３６）中に保持さ
れ、インターコネクト（１６）とカバー（２４）とで挟
持されている。インターコネクト（１６）はパッケージ
ベース（１４）内のくぼみ（３４）中に装着されてい
る。また、図７（FIG.３）に示すように、組み立てられ
たパッケージ（１０）において、加圧板（２０）はダイ
（１２）の上に重ねられ、スプリング（２２）が加圧板
（２０）とダイ（１２）とをインターコネクト（１６）
に押しつけている。
【００１９】また、図７（FIG.３）に示すように、ベー
ス（１４）の相対する開口（３０，３２）内にはクリッ
プ（２６，２８）が取り付けられており、カバー（２
４）、スプリング（２２）及び加圧板（２０）並びにダ
イ（１２）をパッケージベース（１４）内に固定してい
る。クリップ（２６，２８）は、ばね鋼またはプラスチ
ックのような可撓性材料で形成され、カバー（２４）に
保持力を及ぽすような形につくられている。また、組み
立てられたパッケージ（１０）において、カバー（２
４）はパッケージベース（１４）の上面より凹んだとこ
ろに置かれている。したがって、パッケージ（１０）の
外周サイズと外形は、実質的にはパッケージベース（１
４）の外周サイズと外形によって決定される。
ス（１４）の相対する開口（３０，３２）内にはクリッ
プ（２６，２８）が取り付けられており、カバー（２
４）、スプリング（２２）及び加圧板（２０）並びにダ
イ（１２）をパッケージベース（１４）内に固定してい
る。クリップ（２６，２８）は、ばね鋼またはプラスチ
ックのような可撓性材料で形成され、カバー（２４）に
保持力を及ぽすような形につくられている。また、組み
立てられたパッケージ（１０）において、カバー（２
４）はパッケージベース（１４）の上面より凹んだとこ
ろに置かれている。したがって、パッケージ（１０）の
外周サイズと外形は、実質的にはパッケージベース（１
４）の外周サイズと外形によって決定される。
【００２０】また、図７（FIG.３）に示すように、カバ
ー（２４）、スプリング（２２）及び加圧板（２０）
は、中心にそれぞれ、４８Ｃ、４８Ｓ、４８Ｐで表示し
た開口を有している。後に詳細に説明するように、開口
（４８Ｃ，４８Ｓ，４８Ｐ）はパッケージ（１０）の組
立時及び解体時に利用される。具体的に言えば、開口
（４８Ｃ，４８Ｓ，４８Ｐ）により、パッケージ（１
０）の組立時、ダイ（１２）とインターコネクト（１
６）の光学的位置合わせの際に、真空引き装置（図示せ
ず）によってダイ（１２）の保持が可能となる。真空引
き装置（図示せず）は、同様の手法により、パッケージ
（１０）の解体にも用いられる。
ー（２４）、スプリング（２２）及び加圧板（２０）
は、中心にそれぞれ、４８Ｃ、４８Ｓ、４８Ｐで表示し
た開口を有している。後に詳細に説明するように、開口
（４８Ｃ，４８Ｓ，４８Ｐ）はパッケージ（１０）の組
立時及び解体時に利用される。具体的に言えば、開口
（４８Ｃ，４８Ｓ，４８Ｐ）により、パッケージ（１
０）の組立時、ダイ（１２）とインターコネクト（１
６）の光学的位置合わせの際に、真空引き装置（図示せ
ず）によってダイ（１２）の保持が可能となる。真空引
き装置（図示せず）は、同様の手法により、パッケージ
（１０）の解体にも用いられる。
【００２１】パッケージ（１０）は、従来の半導体パッ
ケージと実質同等の標準外形を有している。さらに外部
コンタクト（３８Ａ〜３８Ｃ）は、従来の半導体パッケ
ージと実質同等の標準サイズと間隔をもって形成されて
いる。なお、ここで、慣用の半導体パッケージとは、公
的に認められた工業規格設定団体の規格に適合する大き
さ及び外部リード形状のプラスチックまたはセラミック
製のパッケージを意味する。このような規格設定団体と
しては以下のものが挙げられる： ＥＩＡ／ＪＥＤＥＣ：電子工業協会／電子素子工業技術
連合評議会 ＪＥＩＤＡ：日本電子工業振興協会 ＰＣＭＣＩＡ：ＰＣメモリカード国際協会
ケージと実質同等の標準外形を有している。さらに外部
コンタクト（３８Ａ〜３８Ｃ）は、従来の半導体パッケ
ージと実質同等の標準サイズと間隔をもって形成されて
いる。なお、ここで、慣用の半導体パッケージとは、公
的に認められた工業規格設定団体の規格に適合する大き
さ及び外部リード形状のプラスチックまたはセラミック
製のパッケージを意味する。このような規格設定団体と
しては以下のものが挙げられる： ＥＩＡ／ＪＥＤＥＣ：電子工業協会／電子素子工業技術
連合評議会 ＪＥＩＤＡ：日本電子工業振興協会 ＰＣＭＣＩＡ：ＰＣメモリカード国際協会
【００２２】パッケージ（１０）は、標準の外形とリー
ド形状を有しているため、規格化された従来のパッケー
ジ用の標準バーン−イン装置に用いることが可能とな
る。例えば、このような標準的装置としては、マイクロ
ン・システムズ・インテグレーション・インコーポレイ
テッド(Micron Systems Integrations,Inc.)によるＡＭ
ＢＹＸ（登録商標）インテリジェント・バーン−イン・
アンド・テスト・システムなどがある。
ド形状を有しているため、規格化された従来のパッケー
ジ用の標準バーン−イン装置に用いることが可能とな
る。例えば、このような標準的装置としては、マイクロ
ン・システムズ・インテグレーション・インコーポレイ
テッド(Micron Systems Integrations,Inc.)によるＡＭ
ＢＹＸ（登録商標）インテリジェント・バーン−イン・
アンド・テスト・システムなどがある。
【００２３】図２（FIG.２）に示すように、パッケージ
（１０）の外部コンタクト（３８Ａ〜３８Ｃ）はベース
（１４）の底面（３１）上に高密度グリッドパターン状
に形成される。図３（FIG.２Ａ）に示すように、外部コ
ンタクト（３８Ａ）はランド・グリッド・アレイ（ＬＧ
Ａ）に配列したランドパッド（平面）形状をしている。
また、図４（FIG.２Ｂ）に示すように、外部コンタクト
（３８Ｂ）はピン・グリッド・アレイ（ＰＧＡ）に配列
したピン形状をしている。また、図５（FIG.２Ｃ）に示
すように、外部コンタクト（３８Ｃ）はバンプド・グリ
ッド・アレイ（ＢＧＡ）に配列したバンプの形状をして
いる。外部コンタクト（３８Ａ〜３８Ｃ）はグリッドパ
ターンよりはむしろ高密度外周パターン（図示せず）状
に配列させることもできる。
（１０）の外部コンタクト（３８Ａ〜３８Ｃ）はベース
（１４）の底面（３１）上に高密度グリッドパターン状
に形成される。図３（FIG.２Ａ）に示すように、外部コ
ンタクト（３８Ａ）はランド・グリッド・アレイ（ＬＧ
Ａ）に配列したランドパッド（平面）形状をしている。
また、図４（FIG.２Ｂ）に示すように、外部コンタクト
（３８Ｂ）はピン・グリッド・アレイ（ＰＧＡ）に配列
したピン形状をしている。また、図５（FIG.２Ｃ）に示
すように、外部コンタクト（３８Ｃ）はバンプド・グリ
ッド・アレイ（ＢＧＡ）に配列したバンプの形状をして
いる。外部コンタクト（３８Ａ〜３８Ｃ）はグリッドパ
ターンよりはむしろ高密度外周パターン（図示せず）状
に配列させることもできる。
【００２４】これらの場合のそれぞれにおいて、外部コ
ンタクト（３８Ａ〜３８Ｃ）はパッケージベース（１
４）に必ず形成される内部導電線（４９）と電気的に接
続されている。内部導電線（４９）はパッケージベース
（１４）上に形成された導電部材（４０）と電気的に接
続されている。図３（FIG.２Ａ）に示すように、導電部
材（４０）はボンド棚（４２）で終わり、ボンディング
用ワイヤ（４４）を用いてインターコネクト（１６）に
ワイヤボンディングされる。
ンタクト（３８Ａ〜３８Ｃ）はパッケージベース（１
４）に必ず形成される内部導電線（４９）と電気的に接
続されている。内部導電線（４９）はパッケージベース
（１４）上に形成された導電部材（４０）と電気的に接
続されている。図３（FIG.２Ａ）に示すように、導電部
材（４０）はボンド棚（４２）で終わり、ボンディング
用ワイヤ（４４）を用いてインターコネクト（１６）に
ワイヤボンディングされる。
【００２５】図３（FIG.２Ａ）に示すように、ランド・
グリッド・アレイ状の外部コンタクト（３８Ａ）は適当
な金属あるいは金属の積層からフラットランド（平面）
パッドとして形成される。好ましい金属としては、金、
銅、銀、タングステン、タンタル、白金、パラジウム及
びモリブデン、あるいはこれら金属の合金が挙げられ
る。好ましい積層としてはニッケル下地メッキに金の層
を設けたものが挙げられる。好ましい積層には、他に上
述の金属の他の組み合せのものが含まれる。フラットラ
ンドパッド状の外部コンタクト（３８Ａ）は、メッキな
どの金属被覆法により製造することができる。そのメッ
キ法は金属層の電解または無電解付着工程を有してお
り、続いてレジストコーティング、露光、現像、及び選
択的湿式化学エッチングが行なわれる。典型的には、外
部コンタクト（３８Ａ）の露光された表面は電気メッキ
された金などの金属からなる。
グリッド・アレイ状の外部コンタクト（３８Ａ）は適当
な金属あるいは金属の積層からフラットランド（平面）
パッドとして形成される。好ましい金属としては、金、
銅、銀、タングステン、タンタル、白金、パラジウム及
びモリブデン、あるいはこれら金属の合金が挙げられ
る。好ましい積層としてはニッケル下地メッキに金の層
を設けたものが挙げられる。好ましい積層には、他に上
述の金属の他の組み合せのものが含まれる。フラットラ
ンドパッド状の外部コンタクト（３８Ａ）は、メッキな
どの金属被覆法により製造することができる。そのメッ
キ法は金属層の電解または無電解付着工程を有してお
り、続いてレジストコーティング、露光、現像、及び選
択的湿式化学エッチングが行なわれる。典型的には、外
部コンタクト（３８Ａ）の露光された表面は電気メッキ
された金などの金属からなる。
【００２６】外部コンタクト（３８Ａ）の直径は、例え
ば約５０μｍから５００μｍである。外部コンタクト
（３８Ａ）の中心線間の間隔は、約５０μｍから５００
μｍである。外部コンタクト（３８Ａ）の厚さは、例え
ば1.25μｍから１００μｍである。外部コンタクト（３
８Ａ）は、バーン−イン・ボードのポゴ・ピン、半田ボ
ールまたは他のコネクタなどの電気接続用コネクタによ
って外部の試験回路と電気的に接続されている。
ば約５０μｍから５００μｍである。外部コンタクト
（３８Ａ）の中心線間の間隔は、約５０μｍから５００
μｍである。外部コンタクト（３８Ａ）の厚さは、例え
ば1.25μｍから１００μｍである。外部コンタクト（３
８Ａ）は、バーン−イン・ボードのポゴ・ピン、半田ボ
ールまたは他のコネクタなどの電気接続用コネクタによ
って外部の試験回路と電気的に接続されている。
【００２７】図４（FIG.２Ｂ）に示すように、外部コン
タクト（３８Ｂ）は前記の外部コンタクト（３８Ａ）と
ほぼ同様の手法を用いて製造されるが、ピンはフラット
ランドパッドにろう付けあるいは半田付けにより接合さ
れる。図５（FIG.２Ｃ）に示すように、外部コンタクト
（３８Ｃ）は前記の外部コンタクト（３８Ａ）とほぼ同
様の手法を用いて製造されるが、半田ペーストはフラッ
トランドパッド上にスクリーン印刷、加熱され、その後
ボール中に再流入される。
タクト（３８Ｂ）は前記の外部コンタクト（３８Ａ）と
ほぼ同様の手法を用いて製造されるが、ピンはフラット
ランドパッドにろう付けあるいは半田付けにより接合さ
れる。図５（FIG.２Ｃ）に示すように、外部コンタクト
（３８Ｃ）は前記の外部コンタクト（３８Ａ）とほぼ同
様の手法を用いて製造されるが、半田ペーストはフラッ
トランドパッド上にスクリーン印刷、加熱され、その後
ボール中に再流入される。
【００２８】ここで用いられる「高密度グリッドパター
ン」の用語は、コンタクト（３８Ａ〜３８Ｃ）の密度が
コンタクトによって占有される全面積に比較して高いコ
ンタクトパターンを意味する。この関係は時に「パッキ
ング比」と表現される。一般にコンタクトパターンのパ
ッキング比とは、全面積のうちコンタクトによって占有
された面積をいう。例えば１２インチ×１２インチの面
積内に１平方インチのブロックのグリッドパターンを１
４４個形成したコンタクトはパッキング比１となる。１
４４個の１平方インチのグリッド内に１インチ直径の円
形コンタクトを１４４個形成したパターンはパッキング
比が0.7854となる。実際にはコンタクト間の短絡を最小
にするにはある一定の間隔が必要であり、１に近いパッ
キング比は不可能である。例えばバンプ（図５（FIG.２
Ｃ）の３８Ｃ）状に形成されたコンタクトでは、再流入
中の短絡を防ぐためにある一定の間隔が必要である。一
般に「高密度グリッドパターン」とは、パッキング比が
0.25か、あるいはそれより大きいものをいう。
ン」の用語は、コンタクト（３８Ａ〜３８Ｃ）の密度が
コンタクトによって占有される全面積に比較して高いコ
ンタクトパターンを意味する。この関係は時に「パッキ
ング比」と表現される。一般にコンタクトパターンのパ
ッキング比とは、全面積のうちコンタクトによって占有
された面積をいう。例えば１２インチ×１２インチの面
積内に１平方インチのブロックのグリッドパターンを１
４４個形成したコンタクトはパッキング比１となる。１
４４個の１平方インチのグリッド内に１インチ直径の円
形コンタクトを１４４個形成したパターンはパッキング
比が0.7854となる。実際にはコンタクト間の短絡を最小
にするにはある一定の間隔が必要であり、１に近いパッ
キング比は不可能である。例えばバンプ（図５（FIG.２
Ｃ）の３８Ｃ）状に形成されたコンタクトでは、再流入
中の短絡を防ぐためにある一定の間隔が必要である。一
般に「高密度グリッドパターン」とは、パッキング比が
0.25か、あるいはそれより大きいものをいう。
【００２９】図６（FIG.２Ｄ）に示されるように、パッ
ケージベース（１４）は、アルミナ（Ａｌ2 Ο3 ）のよ
うなセラミックの層（４１Ａ〜４１Ｅ）を焼成し積層し
てなる多層ブロックである。そのようなプロセスは、19
95年３月１日出願の米国特許出願第08/398,309号に述べ
られており、その内容は本明細書に参考のために組み込
まれている。この方法は、簡単に言えば、ｘ面、ｙ面及
びｚ面におけるメタライズ回路の形成工程を有する。こ
れらの回路は適当な金属化工程を用いてセラミックのグ
リーンシート上に形成され、金属充填ビアによって相互
接続される。その後、グリーンシートとともに加圧し、
高温で焼結して単一構造とする。この方法を用いて、導
電部材（４０）と外部コンタクト（３８Ａ〜３８Ｃ）を
適当な金属で製造し、その後内部導電線（４９）を形成
して相互に接続する。さらに、図３（FIG.２Ａ）〜図５
（FIG.２Ｃ）に示されるように、外部コンタクト（３８
Ａ〜３８Ｃ）は最外層のセラミック層（４１Ε）より凹
んだところに設けられる。
ケージベース（１４）は、アルミナ（Ａｌ2 Ο3 ）のよ
うなセラミックの層（４１Ａ〜４１Ｅ）を焼成し積層し
てなる多層ブロックである。そのようなプロセスは、19
95年３月１日出願の米国特許出願第08/398,309号に述べ
られており、その内容は本明細書に参考のために組み込
まれている。この方法は、簡単に言えば、ｘ面、ｙ面及
びｚ面におけるメタライズ回路の形成工程を有する。こ
れらの回路は適当な金属化工程を用いてセラミックのグ
リーンシート上に形成され、金属充填ビアによって相互
接続される。その後、グリーンシートとともに加圧し、
高温で焼結して単一構造とする。この方法を用いて、導
電部材（４０）と外部コンタクト（３８Ａ〜３８Ｃ）を
適当な金属で製造し、その後内部導電線（４９）を形成
して相互に接続する。さらに、図３（FIG.２Ａ）〜図５
（FIG.２Ｃ）に示されるように、外部コンタクト（３８
Ａ〜３８Ｃ）は最外層のセラミック層（４１Ε）より凹
んだところに設けられる。
【００３０】パッケージベース（１４）は、ＦＲ−４材
料のような高温ガラス充填プラスチックから３−Ｄ注入
モールディング法を用いて形成してもよい。このような
方法は、米国特許第 4,985,116号及び前に挙げた米国特
許出願第08/398,309号に記載されている。適当なプラス
チックとしては、ポリエーテルイミド（ＰＥＩ）、ポリ
エーテルスルホン（ΡＥＳ）、ポリアリールスルホン
（ＰＡＳ）、ポリフェニレンサルファイド（ＰＰＳ）、
液晶ポリマー（ＬＣＰ）、ポリエーテル−エーテルケト
ン（ＰＥＥＫ）が挙げられる。注入モールディング法
は、これらの材料や他の適当な材料を用いて所望の矩形
形状で必要な空洞を有するパッケージベース（１４）を
形成するのに用いられる。その後の金属化工程によっ
て、パッケージベース（１４）上に、導電部材（４０）
と外部コンタクト（３８Ａ〜３８Ｃ）を有する種々の回
路パターンが形成され、内部導電線（４９）の形成によ
り相互に接続される。
料のような高温ガラス充填プラスチックから３−Ｄ注入
モールディング法を用いて形成してもよい。このような
方法は、米国特許第 4,985,116号及び前に挙げた米国特
許出願第08/398,309号に記載されている。適当なプラス
チックとしては、ポリエーテルイミド（ＰＥＩ）、ポリ
エーテルスルホン（ΡＥＳ）、ポリアリールスルホン
（ＰＡＳ）、ポリフェニレンサルファイド（ＰＰＳ）、
液晶ポリマー（ＬＣＰ）、ポリエーテル−エーテルケト
ン（ＰＥＥＫ）が挙げられる。注入モールディング法
は、これらの材料や他の適当な材料を用いて所望の矩形
形状で必要な空洞を有するパッケージベース（１４）を
形成するのに用いられる。その後の金属化工程によっ
て、パッケージベース（１４）上に、導電部材（４０）
と外部コンタクト（３８Ａ〜３８Ｃ）を有する種々の回
路パターンが形成され、内部導電線（４９）の形成によ
り相互に接続される。
【００３１】パッケージベース（１４）は、セラミック
・ディップ・フォーメーション(Cerdip)法を用いて形成
することもできる。一般に、Cerdip法では、アルミナ潤
滑剤とバインダーの混合物を成型、焼結してモノリシッ
ク（一体構造）・パッケージベース（１４）を形成す
る。その後、低温ガラスを用いてパッケージべース（１
４）にメタルリードフレームを結合し、導電部材（４
０）を形成する。外部コンタクト（３８Ａ〜３８Ｃ）は
リードフレームの一部としてもよいし、あるいは別個の
形成してもよい。別のタイプのセラミック・ディップ・
フォーメーション法では、セラミック基体よりはむしろ
プラスチックが用いられる。すなわち、簡単に述べれ
ば、このCerdip法はプラスチックベースを前もって成型
し、これをリードフレームに結合する。この方法を用い
て形成した慣用の半導体パッケージは、ペンシルヴェニ
ア州ウォーレン(Warren, Pennsylvania)所在ジー・ティ
ー・イー・プロダクツ・コーポレーション(GTE Product
s Corporation)より、ＱＵＡＤＰＡＣＫ（登録商標）の
名で販売されている。
・ディップ・フォーメーション(Cerdip)法を用いて形成
することもできる。一般に、Cerdip法では、アルミナ潤
滑剤とバインダーの混合物を成型、焼結してモノリシッ
ク（一体構造）・パッケージベース（１４）を形成す
る。その後、低温ガラスを用いてパッケージべース（１
４）にメタルリードフレームを結合し、導電部材（４
０）を形成する。外部コンタクト（３８Ａ〜３８Ｃ）は
リードフレームの一部としてもよいし、あるいは別個の
形成してもよい。別のタイプのセラミック・ディップ・
フォーメーション法では、セラミック基体よりはむしろ
プラスチックが用いられる。すなわち、簡単に述べれ
ば、このCerdip法はプラスチックベースを前もって成型
し、これをリードフレームに結合する。この方法を用い
て形成した慣用の半導体パッケージは、ペンシルヴェニ
ア州ウォーレン(Warren, Pennsylvania)所在ジー・ティ
ー・イー・プロダクツ・コーポレーション(GTE Product
s Corporation)より、ＱＵＡＤＰＡＣＫ（登録商標）の
名で販売されている。
【００３２】図８（FIG.３Ａ）は、別の実施態様のパッ
ケージ（１０Ａ）を示している。この態様のパッケージ
（１０Ａ）は実質的にパッケージ（１０）において前述
したものと同じ要素（サフィックス“Ａ”を付して表示
している。）を有する。しかし、この態様のパッケージ
（１０Ａ）では、スプリング（２２Ａ）が平板部材で形
成され、加圧板（２０）（図７（FIG.３））は除かれて
いる。スプリング（２２Ａ）は、例えば、平板の金属ス
プリング（例えばウェーブスプリング）でもよいし、あ
るいは、シリコーンエラストマーやポリイミド材料のよ
うな弾力性を有するエラストマー材料で形成してもよ
い。
ケージ（１０Ａ）を示している。この態様のパッケージ
（１０Ａ）は実質的にパッケージ（１０）において前述
したものと同じ要素（サフィックス“Ａ”を付して表示
している。）を有する。しかし、この態様のパッケージ
（１０Ａ）では、スプリング（２２Ａ）が平板部材で形
成され、加圧板（２０）（図７（FIG.３））は除かれて
いる。スプリング（２２Ａ）は、例えば、平板の金属ス
プリング（例えばウェーブスプリング）でもよいし、あ
るいは、シリコーンエラストマーやポリイミド材料のよ
うな弾力性を有するエラストマー材料で形成してもよ
い。
【００３３】さらに、このパッケージ（１０Ａ）では、
カバー（２４Ａ）がくぼみ（５０）を有しており、スプ
リング（２２Ａ）とダイ（１２）はその中に収容され
る。カバー（２４Ａ）はパッケージベース（１４Ａ）の
くぼみ（３６Ａ）の底面に当接し、一対のスライディン
グクリップ（２６Ａ，２８Ａ）により保持されている。
スライディングクリップ（２６Ａ，２８Ａ）はベース
（１４Ａ）に滑動可能に装着され、Ｓ型に形成されてカ
バー（２４Ａ）に保持力を及ぼしている。
カバー（２４Ａ）がくぼみ（５０）を有しており、スプ
リング（２２Ａ）とダイ（１２）はその中に収容され
る。カバー（２４Ａ）はパッケージベース（１４Ａ）の
くぼみ（３６Ａ）の底面に当接し、一対のスライディン
グクリップ（２６Ａ，２８Ａ）により保持されている。
スライディングクリップ（２６Ａ，２８Ａ）はベース
（１４Ａ）に滑動可能に装着され、Ｓ型に形成されてカ
バー（２４Ａ）に保持力を及ぼしている。
【００３４】図９（FIG.４）に、パッケージ（１０）の
インターコネクト（１６）を単独で示す。インターコネ
クト（１６）はボンディングパッド（５６）を有し、パ
ッケージベース（１４）内に形成された導電部材（４
０）にワイヤボンディングされている。インターコネク
ト（１６）はまた、導電性トレース（５８）と隆起コン
タクト部材（６０）を有している。図１０（FIG.５）に
示すように、隆起コンタクト部材（６０）はダイ（１
２）上のデバイスボンドパッド（６２）あるいは他のコ
ンタクト部位と接触し電気的に接続するように構成され
る。また、隆起コンタクト部材（６０）は、デバイスボ
ンドパッド（６２）への侵入深さがそれ自体で制限され
るように構成されている細長いブレード状に形成された
侵入突起部（７０）を有している。
インターコネクト（１６）を単独で示す。インターコネ
クト（１６）はボンディングパッド（５６）を有し、パ
ッケージベース（１４）内に形成された導電部材（４
０）にワイヤボンディングされている。インターコネク
ト（１６）はまた、導電性トレース（５８）と隆起コン
タクト部材（６０）を有している。図１０（FIG.５）に
示すように、隆起コンタクト部材（６０）はダイ（１
２）上のデバイスボンドパッド（６２）あるいは他のコ
ンタクト部位と接触し電気的に接続するように構成され
る。また、隆起コンタクト部材（６０）は、デバイスボ
ンドパッド（６２）への侵入深さがそれ自体で制限され
るように構成されている細長いブレード状に形成された
侵入突起部（７０）を有している。
【００３５】インターコネクト（１６）と隆起コンタク
ト部材（６０）とは、シリコン基板（６４）をエッチン
グすることにより形成することができる。基板（６４）
上に形成された絶縁層（６６）と導電層（６８）は隆起
コンタクト部材（６０）を被覆している。導電層（６
８）は導電性トレース（５８）と電気的に導通し、トレ
ース（５８）はワイヤ（４４）にワイヤボンディングさ
れる。あるいは、ワイヤボンディングに代えて、導電性
トレース（５８）にスライドコンタクト（４４Ｓ）を電
気的に接続してもよい。
ト部材（６０）とは、シリコン基板（６４）をエッチン
グすることにより形成することができる。基板（６４）
上に形成された絶縁層（６６）と導電層（６８）は隆起
コンタクト部材（６０）を被覆している。導電層（６
８）は導電性トレース（５８）と電気的に導通し、トレ
ース（５８）はワイヤ（４４）にワイヤボンディングさ
れる。あるいは、ワイヤボンディングに代えて、導電性
トレース（５８）にスライドコンタクト（４４Ｓ）を電
気的に接続してもよい。
【００３６】コンタクト部材（６０）を形成するための
適当な方法は、米国特許第 5,326,428号と米国特許第
5,419.807号に開示されている。これらの内容は本明細
書に参考のために組み込まれている。別の適当な方法は
1994年１１月７日出願の米国特許出願第08/335,267号に
開示されている。その内容は本明細書に参考のために組
み込まれている。
適当な方法は、米国特許第 5,326,428号と米国特許第
5,419.807号に開示されている。これらの内容は本明細
書に参考のために組み込まれている。別の適当な方法は
1994年１１月７日出願の米国特許出願第08/335,267号に
開示されている。その内容は本明細書に参考のために組
み込まれている。
【００３７】図１１（FIG.５Ａ）に示すように、インタ
ーコネクト（１６）は、プラスチックフィルム上に形成
されたマイクロバンプ・コンタクト部材（６０Β）と導
電性トレース（５８Β）で形成することもできる。マイ
クロバンプ・コンタクト部材（６０Ｂ）とプラスチック
フィルム（７２）は２層ＴＡＢテープ（例えば、日東電
工製ＡＳＭＡＴ）に類似するものである。プラスチック
フィルム（７２）は親和性(compliant）接着層（７４）
によりシリコンのような基板（６４Β）上に取り付けら
れる。この親和性接着層はシリコーンエラストマー、エ
ポキシまたはポリイミド材料により形成することができ
る。マイクロバンプ・コンタクト部材を有するインター
コネクトを形成する一つの方法は、前に挙げた米国特許
出願第08/398,309号に記載されている。
ーコネクト（１６）は、プラスチックフィルム上に形成
されたマイクロバンプ・コンタクト部材（６０Β）と導
電性トレース（５８Β）で形成することもできる。マイ
クロバンプ・コンタクト部材（６０Ｂ）とプラスチック
フィルム（７２）は２層ＴＡＢテープ（例えば、日東電
工製ＡＳＭＡＴ）に類似するものである。プラスチック
フィルム（７２）は親和性(compliant）接着層（７４）
によりシリコンのような基板（６４Β）上に取り付けら
れる。この親和性接着層はシリコーンエラストマー、エ
ポキシまたはポリイミド材料により形成することができ
る。マイクロバンプ・コンタクト部材を有するインター
コネクトを形成する一つの方法は、前に挙げた米国特許
出願第08/398,309号に記載されている。
【００３８】再び図１（FIG.１）を参照すると、パッケ
ージ（１０）は、半導体ダイをフリップチップ・ボンデ
ィングするために用いられる光学的位置合わせ技術とア
ライナボンダー装置を用いて組み立てることができる。
フリップ・チップ・ボンディングとは、基板（例えば、
印刷回路基板）上に半導体ダイを表を下にして（すなわ
ち、フェースダウン状態で）置き、ダイ上のボンドパッ
ドを基板上の接続点に接続する方法を意味している。フ
リップ・チップ・ボンディング装置はアライナーボンダ
ーと呼ばれることもある。アライナボンダー及びフリッ
プ・チップ・ボンディングのための光学的位置合わせ方
法は、「アライナボンダー」("AlignerBonder")と題す
る、ベンダット(Bendat)らに対する米国特許第 4,899,9
21号に記載されている。このようなアライナボンダー
は、米国ニュージャージー州ピスカタウェイ(Piscatawa
y, N. J.) 所在のリサーチ・デバイシズ(Research Devi
ces)から入手可能である。
ージ（１０）は、半導体ダイをフリップチップ・ボンデ
ィングするために用いられる光学的位置合わせ技術とア
ライナボンダー装置を用いて組み立てることができる。
フリップ・チップ・ボンディングとは、基板（例えば、
印刷回路基板）上に半導体ダイを表を下にして（すなわ
ち、フェースダウン状態で）置き、ダイ上のボンドパッ
ドを基板上の接続点に接続する方法を意味している。フ
リップ・チップ・ボンディング装置はアライナーボンダ
ーと呼ばれることもある。アライナボンダー及びフリッ
プ・チップ・ボンディングのための光学的位置合わせ方
法は、「アライナボンダー」("AlignerBonder")と題す
る、ベンダット(Bendat)らに対する米国特許第 4,899,9
21号に記載されている。このようなアライナボンダー
は、米国ニュージャージー州ピスカタウェイ(Piscatawa
y, N. J.) 所在のリサーチ・デバイシズ(Research Devi
ces)から入手可能である。
【００３９】本発明の場合、アライナボンダーは、パッ
ケージ（１０）の組立てに用いる組立装置を構成するよ
うに改変されたものでもよい。組立装置は組立ツール
（図示していない。）を有しており、それらは加圧機構
（１８）（図１（FIG.１））、ダイ（１２）及びクリッ
プ（２６，２８）（図７（FIG.３））を保持できるよう
に構成されている。加圧機構（１８）の各要素は開口
（４８Ｃ，４８Ｓ，４８Ｐ）を有しており、これにより
組立ツールの真空引きワンド（棒部材）にダイ（１２）
を保持することができる。ダイ（１２）を組立ツールに
保持した状態でダイ（１２）上のボンドパッド（６２）
（図１０（FIG.５））をインターコネクト（１６）上の
コンタクト部材（６０）（図１０（FIG.５））と位置合
せする。その後、組立ツールはダイ（１２）をインター
コネクト（１６）に接触するように置き、パッケージベ
ース（１４）の開口（３０，３２）にクリップ（２６，
２８）（図７（FIG.３））を固定する。
ケージ（１０）の組立てに用いる組立装置を構成するよ
うに改変されたものでもよい。組立装置は組立ツール
（図示していない。）を有しており、それらは加圧機構
（１８）（図１（FIG.１））、ダイ（１２）及びクリッ
プ（２６，２８）（図７（FIG.３））を保持できるよう
に構成されている。加圧機構（１８）の各要素は開口
（４８Ｃ，４８Ｓ，４８Ｐ）を有しており、これにより
組立ツールの真空引きワンド（棒部材）にダイ（１２）
を保持することができる。ダイ（１２）を組立ツールに
保持した状態でダイ（１２）上のボンドパッド（６２）
（図１０（FIG.５））をインターコネクト（１６）上の
コンタクト部材（６０）（図１０（FIG.５））と位置合
せする。その後、組立ツールはダイ（１２）をインター
コネクト（１６）に接触するように置き、パッケージベ
ース（１４）の開口（３０，３２）にクリップ（２６，
２８）（図７（FIG.３））を固定する。
【００４０】1994年１１月１４日出願の米国特許出願第
08/338,345号には、ダイ（１２）とインターコネクト
（１６）を光学的に位置合わせし、加圧機構（１８）を
パッケージベース（１４）に固定するための自動装置が
記載されている。
08/338,345号には、ダイ（１２）とインターコネクト
（１６）を光学的に位置合わせし、加圧機構（１８）を
パッケージベース（１４）に固定するための自動装置が
記載されている。
【００４１】組立を行なった後、パッケージ（１０）を
用いてダイ（１６）を試験することができる。全機能及
びバーン−イン試験等の試験が可能である。試験を経た
後、パッケージ（１０）は組立ツール（図示せず）を用
いて分解され、前に組立過程に関して述べたと実質的に
同様にして、クリップ（２６，２８）と加圧機構（１
８）を取り除く。
用いてダイ（１６）を試験することができる。全機能及
びバーン−イン試験等の試験が可能である。試験を経た
後、パッケージ（１０）は組立ツール（図示せず）を用
いて分解され、前に組立過程に関して述べたと実質的に
同様にして、クリップ（２６，２８）と加圧機構（１
８）を取り除く。
【００４２】以上、本発明の好適実施態様のいくつかに
ついて述べてきたが、当業者には明らかなように、本発
明の範囲からはずれることなく変更や修正を行なうこと
は可能である。
ついて述べてきたが、当業者には明らかなように、本発
明の範囲からはずれることなく変更や修正を行なうこと
は可能である。
【図１】 本発明によって構成されるパッケージの分解
斜視図。
斜視図。
【図２】 高密度グリッドアレイ状に形成された外部コ
ンタクトを示すパッケージベースの底面図。
ンタクトを示すパッケージベースの底面図。
【図３】 ランド・グリッド・アレイ（ＬＧＡ）におい
てフラットパッド状に形成された外部コンタクトを示
し、図２の線２Ａ−２Ａに沿って切断された断面図。
てフラットパッド状に形成された外部コンタクトを示
し、図２の線２Ａ−２Ａに沿って切断された断面図。
【図４】 ピン・グリッド・アレイ（ＰＧＡ）において
ピン状に形成された外部コンタクトを示し、図２の線２
Β−２Βに沿って切断された断面図。
ピン状に形成された外部コンタクトを示し、図２の線２
Β−２Βに沿って切断された断面図。
【図５】 バンプド・グリッド・アレイ（ΒＧＡ）にお
いてバンプ状に形成された外部コンタクトを示し、図２
の線２Ｃ−２Ｃに沿って切断された断面図。
いてバンプ状に形成された外部コンタクトを示し、図２
の線２Ｃ−２Ｃに沿って切断された断面図。
【図６】 パッケージベースの積層セラミック層を示
し、図２の線２Ｄ−２Ｄに沿って切断された断面図。
し、図２の線２Ｄ−２Ｄに沿って切断された断面図。
【図７】 組立てられたパッケージの断面図。
【図８】 異なる実施態様によるパッケージを示す図７
と同様な断面図。
と同様な断面図。
【図９】 図１に示すパッケージのインターコネクトの
平面図。
平面図。
【図１０】 ダイ上のデバイスポンドパッドと電気的に
接続したインターコネクトの隆起コンタクト部材を示
し、図９の切断線５−５に沿って切断した断面図。
接続したインターコネクトの隆起コンタクト部材を示
し、図９の切断線５−５に沿って切断した断面図。
【図１１】 マイクロバンプコンタクト部材を有する異
なる実施態様によるインターコネクトを示す図１０と同
様な断面図。
なる実施態様によるインターコネクトを示す図１０と同
様な断面図。
１０、１０Ａ パッケージ １２ ダイ １４、１４Ａ パッケージベース １６ インターコネクト １８ 加圧機構 ２０ 加圧板 ２２、２２Ａ スプリング ２４、２４Ａ カバー ２６、２６Ａ、２８、２８Ａ クリップ ３６、３６Ａ、５０ くぼみ ３８Ａ、３８Ｂ、３８Ｃ 外部コンタクト ４０ 導電部材 ４１Ａ、４１Ｂ、４１Ｃ、４１Ｄ、４１Ｅ セラミック
層 ４２ ボンド棚 ４４ ボンディング用ワイヤ ４８Ｃ，４８Ｓ，４８Ｐ 開口 ４９ 内部導電線 ５６ ボンディングパッド ５８、５８Ｂ 導電性トレース ６０ 隆起コンタクト部材 ６２ デバイスボンドパッド ６４ 基板 ６６ 絶縁層 ６８ 導電層
層 ４２ ボンド棚 ４４ ボンディング用ワイヤ ４８Ｃ，４８Ｓ，４８Ｐ 開口 ４９ 内部導電線 ５６ ボンディングパッド ５８、５８Ｂ 導電性トレース ６０ 隆起コンタクト部材 ６２ デバイスボンドパッド ６４ 基板 ６６ 絶縁層 ６８ 導電層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウォーレン・エム・ファーンワース アメリカ合衆国，83686，アイダホ，ナン パ，エス・バナー2004 (72)発明者 アラン・ジー・ウッド アメリカ合衆国，83706，アイダホ，ボイ ジ，イー・ヴァーセイルズ・コート1366 (72)発明者 サルマン・アクラム アメリカ合衆国，83709，アイダホ，ボイ ジ，ジェケラー・レーン3713
Claims (26)
- 【請求項１】 高密度アレイのベース表面に形成された
複数の外部コンタクトを含む、ダイを固定するベース；
ダイ上のコンタクト位置に電気的に接続するコンタクト
部材を有する、前記ベースに取り付けるインターコネク
ト；及びインターコネクト上のコンタクト部材とベース
上の外部コンタクトとの間につくられた電気的パスを有
する半導体ダイの一時的パッケージ。 - 【請求項２】 高密度アレイがランド・グリッド・アレ
イ（ＬＧＡ）、ピン・グリッド・アレイ（ＰＧＡ）、ボ
ール・グリッド・アレイ（ΒＧＡ）及び周辺アレイから
なる群から選択される請求項１に記載のパッケージ。 - 【請求項３】 ベースが通常の半導体パッケージに対応
する外形に合わせてつくられている請求項１のパッケー
ジ。 - 【請求項４】 ベースがセラミック積層法、３−Ｄモー
ルディング法及びセラミック・ディップ・フォーメーシ
ョン法からなる群から選択される方法によってつくられ
る請求項１のパッケージ。 - 【請求項５】 電気的パスが、インターコネクト上につ
くられた導電性トレースと、外部コンタクトと電気的に
導通するベース上の導電部材とのワイヤボンディングを
有する請求項１に記載のパッケージ。 - 【請求項６】 ランド・グリッド・アレイ（ＬＧＡ）、
ピン・グリッド・アレイ（ＰＧＡ）及びボール・グリッ
ド・アレイ（ＢＧＡ）からなる群から選択される高密度
グリッドアレイ状の外部コンタク卜・パターンと電気的
に導通した内部導電性トレースを有する、ダイを固定す
るベース；ダイ上のコンタクト位置に電気的に接続する
コンタクト部材を有する、ベースに取り付けられるイン
ターコネクト；及びインターコネクトのコンタクト部材
とべース上の外部コンタクトとの間に形成された導電性
パスを有する半導体ダイの一時的パッケージ。 - 【請求項７】 パッケージベースが通常の半導体パッケ
ージと実質的に等価な外形をもっている請求項６に記載
のパッケージ。 - 【請求項８】 導電性パスが内部導電性トレースと電気
的導通をとってベース上に導電部材を形成し、コンタク
ト部材と電気的導通をとってインターコネクト上の導電
性トレースに導電部材をワイヤボンディングして形成さ
れる請求項６に記載のパッケージ。 - 【請求項９】 ベースがラミネーション法を用いてつく
られ、それにセラミック材料のグリーンシートが焼結プ
ロセスを用いて結合される請求項６に記載のパッケー
ジ。 - 【請求項１０】 ベースがガラスを充填したプラスチッ
クから３−Ｄモールディング法を用いてつくられる請求
項６に記載のパッケージ。 - 【請求項１１】 ベースがセラミック・ディップ・フォ
ーメーション法を用いてつくられる請求項６に記載のパ
ッケージ。 - 【請求項１２】 外部コンタクトが５０μｍから５００
μｍの間の直径と５０μｍから５００μｍの間のピッチ
でつくられる請求項６に記載のパッケージ。 - 【請求項１３】 外部コンタクトが少なくとも0.25のパ
ッキング比を有する高密度グリッドアレイ状につくられ
る請求項６に記載のパッケージ。 - 【請求項１４】 外部コンタクトがフラット・ランド・
パッドでつくられる請求項６に記載のパッケージ。 - 【請求項１５】 外部コンタクトがフラット・ランド・
パッドに接合するピンとしてつくられる請求項６に記載
のパッケージ。 - 【請求項１６】 外部コンタクトがフラット・ランド・
パッド上の半田バンプとしてつくられる請求項６に記載
のパッケージ。 - 【請求項１７】 高密度グリッドアレイ状の外部コンタ
クトのパターンと電気的導通をとった導体パターンを含
む、前記ダイを取り付けるパッケージベースであって、
前記パッケージベースと外部コンタクトは通常の半導体
パッケージに合ったサイズと形状をもつパッケージベー
ス；ベースに取り付けられ導体パターンと電気的導通を
とったコンタクト部材のパターンを含むインターコネク
ト；インターコネクトと電気的導通をとってくぼみ内に
ダイを固定する加圧機構；及びベースに加圧機構を固定
するラッチ機構を有する半導体ダイの一時的パッケー
ジ。 - 【請求項１８】 高密度グリッドアレイがランド・グリ
ッド・アレイ（ＬＧＡ）、ボール・グリッド・アレイ
（ＢＧＡ）、ピン・グリッド・アレイ（ＰＧＡ）からな
る群から選択される請求項１７に記載のパッケージ。 - 【請求項１９】 インターコネクトがシリコン基板上に
形成された細長い侵入突起部を有する隆起シリコンコン
タクト部材を含んでいる請求項１７に記載のパッケー
ジ。 - 【請求項２０】 インターコネクトが親和性接着層を用
いて基板上に取付けられたマイクロバンプ・コンタクト
部材を含む請求項１７に記載のパッケージ。 - 【請求項２１】 パッケージベースがプラスチックとセ
ラミックからなる群から選択される材料で形成されてい
る請求項１７に記載のパッケージ。 - 【請求項２２】 パッケージベースがセラミック積層
法、３−Ｄモールディング法、セラミック・ディップ
（Cerdip）法からなる群から選択される方法でつくられ
る請求項１７に記載のパッケージ。 - 【請求項２３】 加圧機構がスプリングとカバーを有す
る請求項１７に記載のパッケージ。 - 【請求項２４】 スプリングが弾性材料で形成される請
求項１７に記載のパッケージ。 - 【請求項２５】 ラッチ機構がパッケージベースに取り
外し可能な状態で取り付けられたクリップを有する請求
項１７に記載のパッケージ。 - 【請求項２６】 高密度グリッドアレイの外部コンタク
トが少なくとも0.25のパッキング比を有している請求項
１７に記載のパッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US58462896A | 1996-01-11 | 1996-01-11 | |
| US08/584,628 | 1996-01-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199621A true JPH09199621A (ja) | 1997-07-31 |
| JP2979289B2 JP2979289B2 (ja) | 1999-11-15 |
Family
ID=24338163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8113885A Expired - Lifetime JP2979289B2 (ja) | 1996-01-11 | 1996-05-08 | 高密度アレイ外部コンタクトを有する半導体試験用パッケージ |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2979289B2 (ja) |
| KR (1) | KR100227724B1 (ja) |
| SG (1) | SG55189A1 (ja) |
| TW (1) | TW303502B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100416658B1 (ko) * | 2001-06-28 | 2004-01-31 | 동부전자 주식회사 | 플립 칩 방식의 반도체 패키지 |
| KR100439934B1 (ko) * | 2001-12-28 | 2004-07-12 | 동부전자 주식회사 | 스프링 세라믹 핀 그레이드 어레이 패키지 |
| US7960210B2 (en) | 2007-04-23 | 2011-06-14 | Cufer Asset Ltd. L.L.C. | Ultra-thin chip packaging |
-
1996
- 1996-04-01 TW TW085103800A patent/TW303502B/zh not_active IP Right Cessation
- 1996-04-18 SG SG1996009289A patent/SG55189A1/en unknown
- 1996-05-07 KR KR1019960014780A patent/KR100227724B1/ko not_active IP Right Cessation
- 1996-05-08 JP JP8113885A patent/JP2979289B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2979289B2 (ja) | 1999-11-15 |
| KR100227724B1 (ko) | 1999-11-01 |
| TW303502B (en) | 1997-04-21 |
| KR970060473A (ko) | 1997-08-12 |
| SG55189A1 (en) | 1998-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392429B1 (en) | Temporary semiconductor package having dense array external contacts | |
| US6222379B1 (en) | Conventionally sized temporary package for testing semiconductor dice | |
| US5783461A (en) | Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication | |
| US6060893A (en) | Carrier having slide connectors for testing unpackaged semiconductor dice | |
| US5949242A (en) | Method and apparatus for testing unpackaged semiconductor dice | |
| US5931685A (en) | Interconnect for making temporary electrical connections with bumped semiconductor components | |
| US6188232B1 (en) | Temporary package, system, and method for testing semiconductor dice and chip scale packages | |
| WO1998014998A9 (en) | Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication | |
| US6127833A (en) | Test carrier for attaching a semiconductor device | |
| US6114240A (en) | Method for fabricating semiconductor components using focused laser beam | |
| US7621761B2 (en) | Systems for testing and packaging integrated circuits | |
| US6175241B1 (en) | Test carrier with decoupling capacitors for testing semiconductor components | |
| KR20050085387A (ko) | 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓 | |
| JP2000502810A (ja) | 支持面から突出した複数の個別絶縁プローブ・チップを有するプローブ構造、それを使用するための装置および製造方法 | |
| JPH04256343A (ja) | 集積回路用フリップチップパッケージ | |
| US6879047B1 (en) | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor | |
| US5977784A (en) | Method of performing an operation on an integrated circuit | |
| JPH07167892A (ja) | プローブ集合体、その製造方法及びそれを用いたｉｃ測定用プローブカード | |
| JP2979289B2 (ja) | 高密度アレイ外部コンタクトを有する半導体試験用パッケージ | |
| US20040257096A1 (en) | Back side probing method and assembly | |
| JP3072591B2 (ja) | 半導体ダイをパッケージし試験する方法及び装置 | |
| JPS63501995A (ja) | マイクロミニチュア装置の圧接接続端子の製造方法 | |
| KR100264907B1 (ko) | 반도체 다이스를 테스팅하기 위한 장치 | |
| EP0905521A2 (en) | Burn-in testing device | |
| JPH05114632A (ja) | 電気的特性評価用ボード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |