JPH09186231A

JPH09186231A - 複合半導体基板

Info

Publication number: JPH09186231A
Application number: JP34267395A
Authority: JP
Inventors: Michimasa Shimizu; 道正清水; Kazuhiro Fujii; 一宏藤井
Original assignee: Ube Industries Ltd
Current assignee: Ube Corp
Priority date: 1995-12-28
Filing date: 1995-12-28
Publication date: 1997-07-15

Abstract

(57)【要約】【課題】大ウェハ径の場合にも反りが小さい複合半導
体基板を提供するものである。また、シリコン島と誘電
体分離部との間に段差がなく、配線時の段切れ等の不具
合が生じることがない複合半導体基板を提供するもので
ある。【解決手段】１または相互に分離された複数個の半導
体単結晶領域１１と、これを支持する支持基板１４と
が、ガラス物質１３によって接合された複合半導体基板
において、前記支持基板１４の裏面に反り補正層１５が
設けられており、かつ前記半導体単結晶領域１１を分離
する前記ガラス物質１３の露出部分に保護層１６が形成
されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体基板に関する
ものであり、特に高機能あるいは高性能な半導体デバイ
スを作り込むのに適した半導体装置用誘電体分離基板を
含む複合半導体基板に関するものである。

【０００２】

【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、従来のＰ／Ｎ接
合分離技術に比べてデバイス間の分離が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワーＩＣに適している。典型的な誘電体分離方式と
しては、ＥＰＩＣ（Epitaxial Passivated IntegratedC
ircuit ）方式が知られているが、大ウェハ径への対応
や、製造コスト等の問題から他の方法についても種々検
討されている。複数の半導体基板を貼り合わせて基板を
製造するＳＯＩ（Silicon On Insulator）技術もその一
つである。中でも基板の貼り合わせについての優れた方
法として、例えば、特開昭６１−２４２０３３号公報に
開示された方法がある。

【０００３】前記公報には、四塩化珪素を主成分とする
原料を酸水素炎で燃焼して得られるすす状物質を半導体
基板表面に堆積し、支持基板を重ね合わせた後、ヘリウ
ムガスと酸素ガスの混合雰囲気で加熱処理しすす状物質
を焼結して半導体基板を接合する方法が開示されてい
る。この方法は、結晶欠陥の少ない、大ウェハ径の複合
半導体基板を比較的低コストで製造できる点で優れた方
法である。従来の、この種の貼り合わせ方法によって製
造された複数個の半導体単結晶領域を有する基板は、図
１に示すように、通常はＳｉＯ₂等の絶縁膜１２で覆わ
れた半導体単結晶島１１がガラス物質層１３によって支
持基板１４に接合されている。

【０００４】

【発明が解決しようとする課題】しかしながら、最近、
さらに大きなウェハ径を有する半導体基板が求められる
ようになり、従来の上記公報の方法によって接合された
半導体基板の中には、ガラス物質層、絶縁層、支持基板
およびそれらの界面に内部応力が残っており、大型ウェ
ハ化に伴う反り（外周部と中央部との高低の差）が大き
くなり、その結果、半導体基板に各種デバイスを作り込
む生産ラインにおいて搬送が困難になったり、微細なフ
ォトリソグラフィ精度を高めることが難しいという問題
点が生じている。

【０００５】この反りを低減するために、種々の方法が
考えられる。例えば、支持基板側の露出面に逆の反りを
与える膜を被着させる方法などは、最も効果的と考えら
れる。しかしながら、多くの場合、前記逆の反りを与え
る膜は、デバイスプロセス工程中に除去され、その結果
結局基板の反りが大きくなってしまい、生産ライン途中
でストップするなど、トラブルの原因となることがあ
る。

【０００６】また、フッ酸系洗浄液によって基板表面に
露出するガラスが一部エッチングされ、シリコン島（デ
バイス作製領域）と誘電体分離部との間に段差ができる
ことがあり、配線時の段切れ等の不具合が生じる恐れが
あった。

【０００７】本発明の目的は、上記の従来の複合半導体
基板における問題点を解消し、反りが小さい大ウェハ径
の複合半導体基板を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、１または相互
に分離された複数個の半導体単結晶領域と、これを支持
する支持基板とが、ガラス物質によって接合された複合
半導体基板において、前記支持基板の裏面に反り補正層
が設けられており、かつ前記半導体単結晶領域を分離す
る前記ガラス物質の露出部分に保護層が形成されている
ことを特徴とする複合半導体基板に関する。

【０００９】また、本発明において好ましくは、前記反
り補正層がＳｉＯ₂、またはＳｉＯ ₂を主成分とするガ
ラス物質層である。

【００１０】さらに、本発明において好ましくは、前記
保護層がシリコン窒化膜である。

【００１１】

【発明の実施の形態】本発明の複合半導体基板の構成に
ついて図２を参照しながら説明する。複数個の半導体単
結晶領域１１は相互に分離されており、互いに電気的に
絶縁されている。図中に示されているように、半導体単
結晶領域１１の周囲は絶縁膜１２によって覆われてい
る。該半導体単結晶領域１１はガラス物質層１３を介し
て支持基板１４に接合されている。さらに、前記支持基
板１４の裏面は反り補正層１５によって被覆されてい
る。本発明によると、従来技術において課題となってい
た半導体単結晶領域１１、ガラス物質層１３および支持
基板１４との熱膨張係数の差により発生する基板の反り
を、支持基板１４の裏面に反り補正層１５を設けること
によりバランスさせ、反りを解消させるように自在に設
計することができる。さらにまた、前記半導体単結晶領
域１１を分離する前記ガラス物質層１３の露出部分には
保護層１６が設けられており、フッ酸系洗浄液によって
基板表面に露出するガラスが一部エッチングされてシリ
コン島（デバイス作製領域）と誘電体分離部との間に段
差ができることによる配線時の段切れ等の不具合が生じ
ることがない。

【００１２】半導体単結晶領域１１の材質としてはシリ
コンが代表的であるが、ＧａＡｓ、ＧａＡｌＡｓ、Ｉｎ
Ｐ、ＳｉＣ等の各種化合物半導体やＧｅ等の単元素半導
体であっても良い。

【００１３】通常設けられる絶縁膜１２としては特に制
限されないが、ＳｉＯ₂膜が好適に使用される。絶縁膜
の厚さとしては、通常０．５〜２．０μｍである。

【００１４】ガラス物質層１３はシリコン、ホウ素およ
び酸素を主成分とするものが好ましい。ガラス物質層の
厚さは薄すぎると完全に接合されない場合があり、ま
た、厚すぎると接合強度が低下するので０．５〜５００
μｍ、好ましくは０．５〜１００μｍである。なお、ガ
ラス物質層の焼結温度を低くするためにリン化合物やゲ
ルマニウム化合物を添加することもできる。

【００１５】支持基板１４としては、半導体単結晶領域
１１と同じ材質が好ましいが、必ずしも同じ材質である
必要はなく、ガラス物質との接合性がよく、接合プロセ
ス中に変質や変形が発生せず、接合後の接合面に歪みが
生じにくい材料を選択することもできる。

【００１６】本発明においては、特に支持基板１４とし
て、従来技術において熱膨張係数の差によって基板に大
きな反りを与える材料やデバイスプロセス中に変質しや
すい材料も利用できることも大きな特長である。利用で
きる材料としては本発明者らが先に提案した特願平７−
２６８６１３号に記載している例えば、石英ガラス、サ
ファイア、アルミナ、炭化珪素焼結体、マグネシア、窒
化珪素、耐熱性ガラスなどが挙げられる。

【００１７】本発明において、反り補正層１５として
は、ＳｉＯ₂膜、またはＳｉＯ₂からなるガラス物質層
が好適に使用される。反り補正層１５がＳｉＯ₂膜の場
合の膜の厚さは、通常０．５〜４．０μｍである。

【００１８】また、反り補正層１５としてＳｉＯ₂から
なるガラス物質層が使用される場合、該ガラス物質は、
前記ガラス物質１３と同じようなシリコン、ホウ素およ
び酸素を主成分とするものが好ましく、その場合のガラ
ス物質層の厚さは薄すぎると完全に接合されない場合が
あり、また、厚すぎると接合強度が低下するので０．５
〜５００μｍ、好ましくは０．５〜１００μｍである。
なお、ガラス物質層の焼結温度を低くするためにリン化
合物やゲルマニウム化合物を添加することもできる。

【００１９】本発明において保護層１６としては、シリ
コン窒化膜、ＳｉＣ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｔｉ−Ｏ−
Ｃ（チラノコーティング膜）、ＴｉＮ、Ａｌ₂Ｏ₃、Ａ
ｌＮ、ＢＮ、ＣａＦ、ポリＳｉ等の膜が使用される。特
にシリコン窒化膜は、ＣＶＤ法により容易に被覆でき、
ガラス物質の保護特性も優れているので好ましい。保護
層１６は過度に厚くする必要はなく、通常２０〜５００
ｎｍの厚さであればよい。

【００２０】以上の説明における半導体単結晶領域１１
の大きさ又は層の厚さは、半導体単結晶領域相互間で互
いに異なっていてもよい。また、一部の半導体単結晶領
域１１が支持基板１４と直接接合されていたり、支持基
板１４の一部分がデバイス表面に現れた構造であっても
よい。

【００２１】なお、図２において半導体単結晶領域１１
は相互に分離されているが、該半導体単結晶領域１１が
１個であって、通常設けられる絶縁層１２およびガラス
物質層１３を介して支持基板１４と接合されていても良
い。

【００２２】次に本発明の複合半導体基板の製造方法の
一例を図３および図４に従って説明する。図３は貼り合
わせ工程であり、図４は保護膜形成工程である。まず、
半導体単結晶領域１１となる半導体基板１０の表面に分
離溝を形成する。図３ではＶ字溝となっているが、トレ
ンチ等の形状でもよく、目的とするデバイスや製造コス
トを考慮して選ぶことができる。Ｖ字溝は、ＫＯＨを用
いた湿式の異方性エッチングやＳＦ₆ガスを用いたドラ
イエッチング等の通常普通に用いられている方法により
製造することができる。溝の深さは、半導体単結晶領域
１１の厚さよりも少し深い程度にするのが良く、通常
０．１〜３００μｍ程度である。ここで半導体基板１０
は最終的に半導体単結晶領域１１となるので、材料とし
ては半導体単結晶領域と同一の半導体である。

【００２３】次に半導体基板１０の表面に絶縁膜１２を
形成する。絶縁膜としてはＳｉＯ₂膜が好適に使用され
る。ＳｉＯ₂膜はＣＶＤ法等によって形成されるが、半
導体基板１０がシリコンである場合は表面を熱酸化して
得られるＳｉＯ₂が好適に使用される。

【００２４】次にスート堆積法によりすす状物質層３を
形成した後、支持基板１４を重ね合わせ、さらにすす状
物質層４を支持基板１４の上に形成した後、加熱処理に
よりすす状物質層３，４を焼結させることにより半導体
基板１０と支持基板１４とがガラス物質層１３を介して
貼り合わされ、同時に支持基板１４の裏面は反り補正層
となるガラス物質層１５により被覆される。

【００２５】ガラス物質層１３および１５はシリコン、
ホウ素および酸素を主成分とし、これに所望によりリン
化合物やゲルマニウム化合物を含有させることができ
る。ガラス物質層１３および１５の組成や製造方法はそ
れぞれ異なっていてもよいが、同一であることが製造設
備および工程上好ましい。該ガラス物質層はスート堆積
法、ＣＶＤ、スピンコート法等によって製造することが
できる。中でもスート堆積法は溝のすみずみまでガラス
物質で充填されるので特に好ましい。

【００２６】スート堆積法は、例えばＳｉＣｌ₄の如き
ケイ素化合物およびＢＣｌ₃の如きホウ素化合物を主成
分とする原料を酸水素炎中で燃焼させることで得られる
ＳｉＯ₂およびＢ₂Ｏ₃を主成分とするすす状物質３
を、半導体基板１０の表面に堆積させ、支持基板１４と
重ね合わせた後、さらに前記すす状物質４を堆積させた
後、加熱処理し焼結することによって半導体基板１０と
支持基板１４とを貼り合わせる方法である。

【００２７】スート堆積法による複合半導体基板を製造
する際に使用されるケイ素化合物としては、酸水素炎中
で燃焼させることによりＳｉＯ₂を生成する化合物であ
ればよく、一般式ＳｉＲ¹Ｒ²Ｒ³Ｒ⁴で表される化合
物（置換基Ｒ¹、Ｒ²、Ｒ³およびＲ⁴は互いに同一で
も異なっていてもよく、ハロゲン、水素、アルキル基、
アルキルオキシ基から選ばれる置換基である。）；ジシ
ロキサン、ポリシロキサン等のケイ素原子を２個以上含
有するシロキサン類；ジシラン、ポリシラン等のケイ素
原子を２個以上含有するシラン類等を挙げることができ
る。この中でも、得られるＳｉＯ₂の質および粒度等の
観点から好ましいのは、一般式ＳｉＲ¹Ｒ²Ｒ³Ｒ⁴で
表される化合物であって、置換基Ｒ¹、Ｒ²、Ｒ³およ
びＲ⁴（Ｒ¹〜Ｒ⁴は互いに同一でも異なっていてもよ
い。）が、塩素、水素、炭素数１〜３のアルキル基、炭
素数１〜３のアルキルオキシ基から選ばれる置換基の場
合である。この中でも特に好ましいのは、上記の置換基
Ｒ¹、Ｒ²、Ｒ³およびＲ ⁴（Ｒ¹〜Ｒ⁴は互いに同一
でも異なっていてもよい。）が、塩素または水素の場合
である。これらケイ素化合物の具体例として、ＳｉＣｌ
₄、ＳｉＨ₄、Ｓｉ ₂Ｈ₆、ＳｉＨＣｌ₃、Ｓｉ（ＯＥ
ｔ）₄およびＳｉ（ＯＭｅ）₄等を挙げることができ
る。

【００２８】ホウ素化合物としては、三塩化ホウ素、ボ
ラン類（ＢＨ₃、Ｂ₂Ｈ₆）、ＢＨＣｌ₂、Ｂ（ＯＥ
ｔ）₃およびＢ（ＯＭｅ）₃等を挙げることができ、こ
の中でも供給が容易であることから三塩化ホウ素が好ま
しい。

【００２９】なお、すす状物質の焼結温度を低くするた
めに所望により添加されるリン化合物およびゲルマニウ
ム化合物としては、酸水素炎中で燃焼させることにより
リンおよびゲルマニウムの酸化物を生成するような化合
物であれば良く、リン化合物としては、五塩化リン、オ
キシ塩化リン（ＰＯＣｌ₃）、ホスフィン（ＰＨ₃）等
を挙げることができ、また、ゲルマニウム化合物として
は、四塩化ゲルマニウム、ゲルマン（ＧｅＨ₄）等を挙
げることができる。これらの中でも、供給が容易である
ことから好ましいのは五塩化リン、オキシ塩化リン（Ｐ
ＯＣｌ₃）および四塩化ゲルマニウムである。

【００３０】上記原料の酸水素炎中への供給は、上記原
料が気体であればバルブ等で流量を調整しながら、直接
酸水素炎中に、または水素若しくは酸素に混合して酸水
素炎中に供給して行う。上記原料が液体であれば、噴霧
装置によって供給するか、あるいは水素ガス、酸素ガス
またはアルゴンガス若しくは窒素ガス等の不活性ガスを
キャリアとして、原料の蒸気を同伴させることにより、
あるいは原料を加熱することにより原料そのものの蒸気
圧により圧送するなどの方法により供給することができ
る。

【００３１】酸水素炎中に供給された上記原料は火炎加
水分解され、ＳｉＯ₂およびＢ₂Ｏ ₃を主成分とするす
す状物質を生成する。このすす状物質はガラスの超微粒
子であって、粒径は０．０５〜０．２μｍ程度である。
なお、酸水素炎とは、酸素と水素を同時に供給すること
によって得られる燃焼炎である。

【００３２】生成するすす状物質は、貼り合わせを行う
半導体基板１０の表面、および支持基板１４の表面に直
ちに堆積させられる。堆積は、酸水素炎を半導体基板１
０、および支持基板１４に直接吹き付けることによって
行うことが好ましい。

【００３３】次いで、前記すす状物質を加熱処理するこ
とによって焼結させる。焼結は、半導体基板１０に設け
られた溝の谷間の部分に空孔が出来るだけ生じないよう
にするために、実質的に酸素ガス中において行うのが良
い。即ち、酸素ガスが９０％以上且つヘリウムガスが２
％以下が好ましく、その他のガスとしては半導体基板等
に対し反応性がないものが使用される。特に酸素ガスが
９５％以上、さらに好ましくは９９％以上である。焼結
時の熱処理温度は８００〜１４００℃である。すす状物
質は焼結されるとガラス化し、半導体基板１０と支持基
板１４とが貼り合わされ、支持基板１４は反り補正層と
なるガラス物質層１５により被覆される。

【００３４】前記製造工程において、すす状物質層３を
形成した後、支持基板１４を重ね合わせて、熱処理を施
し、先に半導体基板１０と支持基板１４とをガラス物質
層１３を介して貼り合わせた後、前記支持基板１４の裏
面、または貼り合わせ基板全面に反り補正層１５として
ＳｉＯ₂、またはＳｉＯ₂を主成分とするガラス物質層
１５を形成してもよい。ガラス物質層１５は、例えば支
持基板１４がシリコン、またはシリコンを主成分とする
半導体基板のような場合には、基板表面を熱酸化処理す
ることにより容易に得られる。

【００３５】この後、半導体基板１０を、貼り合わせ面
の反対側から図３におけるＡのラインまで研削しさらに
研磨することにより、複合半導体基板が製造される。貼
り合わせに用いる半導体基板がＶ字状の溝、トレンチ溝
等の溝付き基板であれば、研削・研磨工程を経て、島状
に分離された半導体単結晶領域１１を有する貼り合わせ
基板が得られる。

【００３６】次に、前記貼り合わせ基板の全面に、例え
ば減圧ＣＶＤ法により保護膜１６としてシリコン窒化膜
を形成する。シリコン窒化膜の形成は、例えば原料ガス
としてアンモニアとジクロルシランを使用し、減圧下、
温度７００〜１０００℃で基板上に堆積してシリコン窒
化膜１６を基板全面に被覆する。被覆後、基板全体に感
光性樹脂をコーティングし、ベーキング後、露光後現像
することによりガラス物質の露出部分にフォトレジスト
１７を形成させた後、該フォトレジスト１７を除去する
ことにより、ガラス物質の露出部分に保護膜１６を形成
することができる。なお、ガラス物質の露出部分に保護
膜１６を形成する際、必ずしもマスクを用いる必要はな
く、マスクを用いない場合には製造コストが削減できる
ので好ましい。

【００３７】

【実施例】本発明について、さらに具体的に以下に示す
が、本発明はこれに限定されるものではない。実施例１図２に示す複合半導体基板を以下のようにして作製し
た。Ｖ字状に加工した凹部を有する基板を次のようにし
て製作した。まず、図３に示すように、面方位（１０
０）面を有する６インチ径、厚さ６２５μｍのシリコン
基板１０の表面に、フォトリソグラフおよび異方性エッ
チングにより５０μｍの深さにＶ溝を形成した。Ｖ溝の
形成は、フォトリソグラフによりＳｉＯ₂のマスクを作
製し、Ｓｉが露出した領域をＫＯＨの２０％水溶液９０
重量部、イソプロピルアルコール５重量部およびｎ−ブ
チルアルコール５重量部からなる、いわゆる異方性エッ
チング液を用いて温度８０℃でエッチングすることによ
り作製した。

【００３８】マスクとして用いたＳｉＯ₂をフッ酸水溶
液で除去した後、引き続き熱酸化によってＶ溝の表面に
絶縁膜１２としてＳｉＯ₂を１．５μｍの厚さに形成し
た。

【００３９】次いで、ガラス物質のシリコンとホウ素の
原子比（Ｓｉ／Ｂ）ａが２．５となるようにガス状のＳ
ｉＣｌ₄（供給量２５０ｍｌ／ｍｉｎ）およびガス状の
ＢＣｌ₃（供給量１００ｍｌ／ｍｉｎ）を水素（供給量
８５０ｍｌ／ｍｉｎ）と酸素（供給量５０００ｍｌ／ｍ
ｉｎ）からなる燃焼炎中に供給し、分解して得られるす
す状物質３をＶ溝が形成された半導体基板１０の表面に
堆積させた。すす状物質３の堆積量はこれを焼結させた
時に２０μｍとなるように調節した。別に用意した面方
位（１００）面を有する６インチ径、厚さ５４０μｍの
シリコン基板１４をすす状物質３の堆積の上に重ね合わ
せ、続いて該シリコン基板１４の上に再度前記と同様な
方法によりすす状物質４を堆積した。また、すす状物質
４の堆積量はこれを焼結させた時に２２μｍとなるよう
に調節した。さらに、加熱炉内において酸素雰囲気中で
１２８０℃に昇温し４８時間加熱したところ、すす状物
質３および４はそれぞれ厚さ２０μｍおよび２２μｍま
で体積収縮すると同時にガラス化し、シリコン基板同士
が均一に貼り合わされた。

【００４０】このようにして接合された基板を、超音波
画像探査装置（オリンパス社製ＵＨＰｕｌｓｅ２０
０）で溝充填状態を調べたところ、空孔が全く存在しな
いことが確認された。さらに、この基板のへき開面を走
査型電子顕微鏡で観察したところ、Ｖ字状の溝の隅々ま
でガラスが充填されていた。ガラス物質の組成比を求め
るために同一条件で作製した試料を用い、ガラス物質を
フッ化水素系の水溶液で溶解し、ＩＣＰにより定量分析
を行ったところ、Ｓｉ／Ｂの原子比ａは２．５であっ
た。

【００４１】次に、シリコン基板１０の貼り合わせの反
対面から研削加工を施し、所定の厚みに加工後、さらに
メカノケミカル研磨法を用いて研磨加工し、絶縁酸化膜
１２またはガラス物質層１３が表面に現れるまで不要部
分を除去し、互いに絶縁分離された島状の半導体領域１
１を形成した。次いで、図４に示すように前記貼り合わ
せ基板の全面に、減圧ＣＶＤ法でシリコン窒化膜１６を
形成した。アンモニアとジクロルシランを原料ガスとし
て使用し、圧力０．４Ｔｏｒｒ、温度８００℃で２５分
間堆積したところ、約８０ｎｍの厚さのシリコン窒化膜
１６が貼り合わせ基板の全面に被覆された。

【００４２】次いで、フォトレジスト１７を貼り合わせ
基板の表面、端面および裏面に塗布した。フォトリソグ
ラフにより、半導体単結晶領域１１上のフォトレジスト
のみを除去した。次いで、熱リン酸を用いて露出したシ
リコン窒化膜１６を除去し、さらに剥離液を用いてレジ
ストを除去した。半導体単結晶領域１１を分離するガラ
ス物質１３の上、貼り合わせ基板のガラス物質１５の上
および貼り合わせ基板の端面にシリコン窒化膜からなる
保護膜１６を形成した。特に本実施例のように、保護膜
１６をガラス物質の露出部分だけでなく、貼り合わせ基
板のガラス物質１５の上や貼り合わせ基板の端面にも設
けることにより、基板保護や反りの低減の効果をさらに
高めることができる。

【００４３】このときの複合半導体基板の反りは、半導
体単結晶領域１１を上にして平面上に載置したときに、
周囲より中央部が４０μｍだけ上に対して凸状である程
度であった。このため、搬送時のトラブルもなく、フォ
トリソグラフィ工程における歩留りもよかった。

【００４４】この基板を５ｍｍ角のチップに切り出した
試料１について、走査型電子顕微鏡を用いてチップ断面
の焼結状態を観察したところ、試料１の半導体基板と支
持基板とは均一に接合されており、貼り合わせ状態は良
好であった。また、溝の充填状態を観察したところ、微
小な空孔の生成がなく、えぐれ等の損傷もみられなかっ
た。

【００４５】

【発明の効果】以上詳細に説明したように、本発明の複
合半導体基板は大型ウェハ径を有する場合にも反りが小
さく、厳格な規格が要求されるデバイス製造ラインに投
入可能であり、また、フォトリソグラフィの精度を上
げ、歩留りを向上させることができ、実用上有用であ
る。さらに、シリコン島（デバイス作製領域）と誘電体
分離部との間に段差がなく、配線時の段切れ等の不具合
が生じることがない。

【図面の簡単な説明】

【図１】従来の誘電体分離技術によって製造された複合
半導体基板を示す縦断面図である。

【図２】本発明の複合半導体基板の１つの実施態様を示
す縦断面図である。

【図３】本発明の複合半導体基板における貼り合わせ基
板の製造工程を示す図である。

【図４】本発明の複合半導体基板における保護膜形成の
製造工程を示す図である。

【符号の説明】

３すす状物質層４すす状物質層１０半導体基板１１半導体単結晶領域１２絶縁膜１３ガラス物質層１４支持基板１５ガラス物質層１６保護膜１７フォトレジスト

Claims

【特許請求の範囲】

【請求項１】１または相互に分離された複数個の半導
体単結晶領域と、これを支持する支持基板とが、ガラス
物質によって接合された複合半導体基板において、前記
支持基板の裏面に反り補正層が設けられており、かつ前
記半導体単結晶領域を分離する前記ガラス物質の露出部
分に保護層が形成されていることを特徴とする複合半導
体基板。
【請求項２】前記反り補正層がＳｉＯ₂、またはＳｉ
Ｏ₂を主成分とするガラス物質層からなることを特徴と
する請求項１記載の複合半導体基板。
【請求項３】前記保護層がシリコン窒化膜からなるこ
とを特徴とする請求項１記載の複合半導体基板。