JPH09186104A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH09186104A
JPH09186104A JP8263906A JP26390696A JPH09186104A JP H09186104 A JPH09186104 A JP H09186104A JP 8263906 A JP8263906 A JP 8263906A JP 26390696 A JP26390696 A JP 26390696A JP H09186104 A JPH09186104 A JP H09186104A
Authority
JP
Japan
Prior art keywords
film
refractory metal
metal film
titanium
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8263906A
Other languages
Japanese (ja)
Other versions
JP2850883B2 (en
Inventor
Yoshihisa Matsubara
義久 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8263906A priority Critical patent/JP2850883B2/en
Priority to TW085113222A priority patent/TW329541B/en
Priority to KR1019960051613A priority patent/KR100217453B1/en
Publication of JPH09186104A publication Critical patent/JPH09186104A/en
Application granted granted Critical
Publication of JP2850883B2 publication Critical patent/JP2850883B2/en
Priority to US09/593,384 priority patent/US6277735B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent degradation of characteristics of an element due to high- temperature processing by forming a high melting-point metal silicide layer for a fine element. SOLUTION: A first high melting-point metal film 107 is deposited on silicon substrates 101 and 104, and a second high melting-point metal film 108 containing nitrogen is formed on the first high melting-point metal film 107. Thereafter, heat processing is performed in an atmosphere not containing nitrogen to form a silicide layer 109. The nitrogen from the second high melting-point metal film 108 is diffused into the first high melting-point metal film 107 to promote nitriding reaction of titanium, and to suppress overgrowth due to the reaction between the diffused silicon and the titanium. Further, even when the film thickness of the high melting-point metal film is reduced, the nitriding reaction of the high melting-point metal film is suppressed in a region in contact with the silicon. Thus, a silicide layer having a preferably thickness and a uniformed layer resistance is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に絶縁ゲート電界効果トランジスタ(以
下、MOSトランジスタと称する)の拡散層やゲート電
極等の表面に自己整合的に高融点金属のシリサイド層を
形成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a silicide of a refractory metal in a self-aligned manner on a surface of a diffusion layer or a gate electrode of an insulated gate field effect transistor (hereinafter referred to as a MOS transistor). It relates to a method of forming a layer.

【0002】[0002]

【従来の技術】半導体素子の微細化や高密度化に伴い、
現在では0.15〜0.25μmの寸法基準で設計され
たメモリデバイスやロジックデバイス等の超高集積化の
半導体装置が提供されている。このような半導体装置の
高集積化に伴い、MOSトランジスタのゲート電極長
や、ソース・ドレイン等の拡散層幅の縮小や、これらの
膜厚の低減が要求されるようになる。ところが、これら
ゲート電極長や拡散層幅の縮小や膜厚の低減は、必然的
にこれらの電気抵抗の増加をまねき、回路の遅延に大き
な影響をおよぼすことになる。そこで、微細化された素
子においては、高融点金属シリサイドを利用したゲート
電極の低抵抗化は必須の技術とされている。特に高融点
金属としてチタン金属を用いたサリサイド(Self-align
-silicide )化技術は、微細なMOSトランジスタにと
って重要な技術となっている。また、このような構造の
MOSトランジスタにおいて、前記した半導体デバイス
の高集積化の傾向に沿って拡散層を形成する不純物の拡
散を抑制してトランジスタの短チャネル効果を抑制しな
ければならない。その結果として拡散層の接合面がシリ
サイド領域層と接するようになると、結晶欠陥リーク電
流が増加し、トランジスタのスイッチング動作が不可能
になってくる。したがって、拡散層の浅接合化に伴いシ
リサイド層の薄膜化が必須となってくる。
2. Description of the Related Art With the miniaturization and high density of semiconductor elements,
Currently, ultra-highly integrated semiconductor devices such as memory devices and logic devices designed on the basis of a size of 0.15 to 0.25 μm are provided. With the high integration of such semiconductor devices, it is required to reduce the gate electrode length of MOS transistors, the width of diffusion layers such as source / drain, and the film thickness of these. However, the reduction of the gate electrode length, the width of the diffusion layer, and the reduction of the film thickness inevitably lead to an increase in the electric resistance of these, and have a great influence on the delay of the circuit. Therefore, in the miniaturized device, it is an essential technique to reduce the resistance of the gate electrode using the refractory metal silicide. In particular, salicide using titanium metal as the refractory metal (Self-align
-Silicide) technology has become an important technology for fine MOS transistors. Further, in the MOS transistor having such a structure, it is necessary to suppress the diffusion of impurities forming the diffusion layer to suppress the short channel effect of the transistor in accordance with the tendency of higher integration of the semiconductor device. As a result, when the junction surface of the diffusion layer comes into contact with the silicide region layer, the crystal defect leak current increases and the switching operation of the transistor becomes impossible. Therefore, the thinning of the silicide layer becomes essential as the diffusion layer becomes shallower.

【0003】図10及び図11は特開平3−65658
号公報に記載されたMOSトランジスタの製造方法を工
程順に示す図であり、特にそのサリサイドの形成方法を
示す図である。先ず、図10(a)のように、シリコン
基板101の所定の領域にLOCOS法により素子分離
絶縁膜102が形成される。次に、シリコン基板101
の素子領域の周囲には図示は省略するがチャネルストッ
パ用の不純物がイオン注入される。さらに、シリコン基
板101の表面に熱酸化法によりゲート絶縁膜103が
形成され、次いで、CVD法により全面に膜厚150n
m程度のポリシリコン膜が形成され、リン等の不純物が
ドープされて低抵抗化される。その後、フォトリソグラ
フィ技術によりパターン形成し、ゲート電極104が形
成される。しかる上で、CVD法により全面にシリコン
酸化膜が堆積され、かつ異方性エッチングによりこのシ
リコン酸化膜をエッチングすることで、ゲート電極10
4の側面にスペーサ105が形成される。そして、シリ
コン基板101に対して砒素やボロン等の不純物がイオ
ン注入され、800ないし1000℃の熱処理によりソ
ース・ドレイン領域としての拡散層106が形成され
る。
10 and 11 are shown in Japanese Patent Laid-Open No. 3-65658.
FIG. 6 is a diagram showing a method of manufacturing a MOS transistor described in Japanese Patent Publication in the order of steps, particularly a method of forming a salicide thereof. First, as shown in FIG. 10A, the element isolation insulating film 102 is formed in a predetermined region of the silicon substrate 101 by the LOCOS method. Next, the silicon substrate 101
Although not shown, the impurity for the channel stopper is ion-implanted around the element region. Further, a gate insulating film 103 is formed on the surface of the silicon substrate 101 by a thermal oxidation method, and then a film thickness of 150 n is formed on the entire surface by a CVD method.
A polysilicon film of about m is formed, and impurities such as phosphorus are doped to reduce the resistance. After that, pattern formation is performed by the photolithography technique to form the gate electrode 104. Then, a silicon oxide film is deposited on the entire surface by the CVD method, and the silicon oxide film is etched by anisotropic etching to obtain the gate electrode 10.
The spacer 105 is formed on the side surface of No. 4. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and a diffusion layer 106 as a source / drain region is formed by heat treatment at 800 to 1000 ° C.

【0004】次いで、図10(b)のように、スパッタ
法により全面に50nm程度の膜厚のチタン膜107が
形成される。そして、常圧の窒素雰囲気中でランプアニ
ール装置等を用いて600から650℃の温度で30秒
から60秒間の熱処理が行われる。これにより、チタン
膜107はゲート電極104や拡散層106等のシリコ
ンに接触されている領域でシリサイド化反応が行われ、
図10(c)のように、その界面にチタンシリサイド層
109が形成される。以下、この熱処理を第1熱処理と
称する。このチタンシリサイド層109は、60μΩ・
cm程度の電気抵抗率の高い結晶構造のC49構造チタ
ンシリサイド層である。また、前記第1熱処理により、
チタン膜107はチタンと窒素の組成比が1:1の窒化
チタン膜(TiN)108Bとされる。
Next, as shown in FIG. 10B, a titanium film 107 having a thickness of about 50 nm is formed on the entire surface by a sputtering method. Then, heat treatment is carried out at a temperature of 600 to 650 ° C. for 30 seconds to 60 seconds using a lamp annealing device or the like in a nitrogen atmosphere at atmospheric pressure. As a result, the titanium film 107 undergoes a silicidation reaction in a region in contact with silicon such as the gate electrode 104 and the diffusion layer 106,
As shown in FIG. 10C, the titanium silicide layer 109 is formed on the interface. Hereinafter, this heat treatment is referred to as the first heat treatment. This titanium silicide layer 109 has a thickness of 60 μΩ.
This is a C49 structure titanium silicide layer having a crystal structure with a high electrical resistivity of about cm. In addition, by the first heat treatment,
The titanium film 107 is a titanium nitride film (TiN) 108B in which the composition ratio of titanium and nitrogen is 1: 1.

【0005】しかる後、図11(a)のように、アンモ
ニア水溶液と過酸化水素水の混合した化学薬液でシリサ
イド化されていない窒化チタン膜108Bをエッチング
除去する。これにより、前記チタンシリサイド層109
のみがシリコンの表面に残される。さらに、常圧の窒素
雰囲気中で850℃程度の第2の熱処理を60秒程度行
うと、図11(b)のように、前記したC49構造のチ
タンシリサイド層109は、20μΩ・cm程度の電気
抵抗率の低い結晶構造のC54構造のチタンシリサイド
層111に変えられる。以下、この熱処理を第2熱処理
と称する。
Thereafter, as shown in FIG. 11 (a), the titanium silicide film 108B which has not been silicidized is removed by etching with a chemical solution in which an aqueous ammonia solution and a hydrogen peroxide solution are mixed. Thereby, the titanium silicide layer 109
Only is left on the surface of the silicon. Further, when the second heat treatment at about 850 ° C. is performed for about 60 seconds in a nitrogen atmosphere at normal pressure, the titanium silicide layer 109 having the C49 structure described above has an electrical conductivity of about 20 μΩ · cm as shown in FIG. 11B. It can be changed to a titanium silicide layer 111 having a C54 structure having a low resistivity crystalline structure. Hereinafter, this heat treatment is referred to as the second heat treatment.

【0006】また、他のMOSトランジスタにおけるシ
リサイドの形成方法として、例えば、特開平3−735
33号公報に記載の技術がある。この製造方法は、図1
0(a)で説明した工程と同様に、図12(a)のよう
に、シリコン基板101に素子分離絶縁膜102、ゲー
ト酸化膜103、ゲート電極104、ストッパ105を
形成した後、図12(b)のように、アルゴンガスを用
いたスパッタ法等により全面に、それぞれ20nmより
も厚いチタン膜107と、窒化チタン膜108Cとを積
層状態に形成する。しかる上で、窒素雰囲気で第1熱処
理を行い、図12(c)のように、シリコンとチタン膜
107との界面にチタンシリサイド層109を形成す
る。このときチタン膜107の上に窒化チタン膜108
Cが存在した状態で窒素雰囲気での熱処理を行っている
ため、チタン膜107の表面にチタン酸化物が形成され
ることはなく、層抵抗が低抵抗化(15μΩ・cm)で
きる。その後は、図13(a)及び(b)に示すよう
に、アンモニア水溶液により窒化チタン膜108Cと窒
素が拡散されたチタン膜107を除去し、第2熱処理を
行ってC49構造をC54構造のチタンシリサイド層1
11に変えることで、チタンシリサイド層が形成され
る。
Further, as a method of forming a silicide in another MOS transistor, for example, Japanese Patent Laid-Open No. 3-735 is known.
There is a technique described in Japanese Patent No. 33. This manufacturing method is shown in FIG.
12A, after forming the element isolation insulating film 102, the gate oxide film 103, the gate electrode 104, and the stopper 105 on the silicon substrate 101, as shown in FIG. As shown in b), a titanium film 107 having a thickness of 20 nm and a titanium nitride film 108C are formed in a laminated state on the entire surface by a sputtering method using an argon gas. Then, the first heat treatment is performed in a nitrogen atmosphere to form a titanium silicide layer 109 at the interface between the silicon and the titanium film 107 as shown in FIG. At this time, the titanium nitride film 108 is formed on the titanium film 107.
Since the heat treatment is performed in a nitrogen atmosphere in the presence of C, titanium oxide is not formed on the surface of the titanium film 107, and the layer resistance can be reduced (15 μΩ · cm). After that, as shown in FIGS. 13A and 13B, the titanium nitride film 108C and the nitrogen-diffused titanium film 107 are removed by an aqueous ammonia solution, and a second heat treatment is performed to change the C49 structure to the C54 structure of titanium. Silicide layer 1
By changing to 11, a titanium silicide layer is formed.

【0007】[0007]

【発明が解決しようとする課題】ここで、前記各技術に
おいて前記チタンシリサイド層109の形成を窒素雰囲
気で行うのは次の理由による。チタンとシリコンのシリ
サイド反応においては、拡散種はシリコンである。ここ
で、シリコンは拡散によって素子分離絶縁膜102等の
酸化膜上にも拡散され、この酸化膜上にまで拡散された
シリコンがチタンと反応すると、酸化膜の上にもチタン
シリサイド層が形成されてしまい、酸化膜による絶縁が
不良となり、いわゆるオーバーグロースが発生する。こ
れを防止するためには、窒素雰囲気での熱処理を行うこ
とにより、チタンと窒素を反応させて窒化チタンを形成
させる。この窒化チタンの反応温度はシリサイド反応温
度よりも低いため、酸化膜上のチタンは窒化チタンの成
膜に消費され、シリコンと反応しなくなり、前記したチ
タンシリサイド層が形成されない。これにより、シリコ
ン領域にのみ自己整合的にチタンシリサイド層を形成す
ることが可能となる。
The reason why the titanium silicide layer 109 is formed in a nitrogen atmosphere in each of the above techniques is as follows. In the silicide reaction of titanium and silicon, the diffusion species is silicon. Here, silicon is diffused also on the oxide film such as the element isolation insulating film 102, and when the silicon diffused on the oxide film reacts with titanium, a titanium silicide layer is formed also on the oxide film. As a result, insulation due to the oxide film becomes defective and so-called overgrowth occurs. In order to prevent this, heat treatment is performed in a nitrogen atmosphere to react titanium with nitrogen and form titanium nitride. Since the reaction temperature of this titanium nitride is lower than the silicide reaction temperature, the titanium on the oxide film is consumed in the film formation of titanium nitride, does not react with silicon, and the above titanium silicide layer is not formed. This allows the titanium silicide layer to be formed in a self-aligned manner only in the silicon region.

【0008】しかしながら、このような従来の製造方法
では、自己整合的にチタンシリサイド層を形成するには
有効であるが、半導体装置の微細化に伴いチタンシリサ
イド層の薄膜化を図った場合に、チタンシリサイド層が
好適に製造できないことがあるという問題が生じる。す
なわち、半導体装置の微細化に伴い、チタンシリサイド
層を形成するためのチタン膜も薄膜化が要求される。こ
こで、チタン膜を薄膜化すると、チタンにおける窒化反
応とシリサイド反応とが競合し易くなる。特に、シリコ
ンに砒素不純物が存在される場合には、シリサイド反応
速度が低下され、相対的に窒化反応が増加され、その結
果としてシリサイド層の厚さが極端に減少される。ま
た、場合によってはチタンが全て窒化反応に消費され、
シリサイド層が形成されない場合も生じてしまう。
However, such a conventional manufacturing method is effective in forming the titanium silicide layer in a self-aligned manner, but when the titanium silicide layer is thinned as the semiconductor device is miniaturized, There is a problem that the titanium silicide layer may not be manufactured appropriately. That is, with the miniaturization of semiconductor devices, it is required to reduce the thickness of the titanium film for forming the titanium silicide layer. Here, if the titanium film is thinned, the nitriding reaction and the silicide reaction in titanium are likely to compete with each other. In particular, when arsenic impurities are present in silicon, the silicide reaction rate is reduced, the nitriding reaction is relatively increased, and as a result, the thickness of the silicide layer is extremely reduced. In some cases, titanium is completely consumed in the nitriding reaction,
This also occurs when the silicide layer is not formed.

【0009】例えば、700℃でチタン中に窒素が拡散
できる深さである30〜50nm以上にチタン膜厚が厚
ければ、チタン膜のシリサイド反応は競合することなく
それぞれが独立に形成される。しかしながら、窒素が拡
散できる深さである30〜50nm以下にチタン膜厚が
薄膜化すると、チタンシリサイド反応と窒化チタン反応
の反応速度の影響が膜厚に影響する。さらに、シリコン
中に不純物が含有しているとシリサイド反応が抑制さ
れ、特に砒素がシリコン中に含有されている場合には、
シリサイド反応速度が低下され、前記した膜厚以下にチ
タン膜厚が薄膜化されると、相対的にシリサイド反応よ
りも窒化チタン形成の反応速度が増加し、その結果とし
てシリサイド膜厚が極端に減少されてしまう。
For example, if the titanium film thickness is thicker than 30 to 50 nm, which is the depth at which nitrogen can diffuse into titanium at 700 ° C., the silicide reactions of the titanium film are independently formed without competition. However, when the titanium film thickness is reduced to 30 to 50 nm or less, which is the depth at which nitrogen can diffuse, the effect of the reaction rate of the titanium silicide reaction and the titanium nitride reaction affects the film thickness. Furthermore, when impurities are contained in silicon, the silicidation reaction is suppressed, and especially when arsenic is contained in silicon,
When the silicide reaction speed is reduced and the titanium film thickness is made thinner than the above-mentioned film thickness, the reaction speed of titanium nitride formation is relatively increased rather than the silicide reaction, and as a result, the silicide film thickness is extremely reduced. Will be done.

【0010】また、後者の従来技術では、窒化チタン膜
を積層しているために、次のような問題が生じている。
すなわち絶縁膜で囲まれた領域でのシリサイド反応はシ
リサイド層の形成に伴い、シリサイド層自身がシリコン
中に沈み込む現象が起きる。これは、シリサイド反応に
起因したシリコン拡散による。さらに、このシリサイド
層の沈み込みが起こる場合、シリサイドの変形に伴いチ
タン膜や窒化チタン膜の塑性変形も生じる。この時点
で、細い線幅を有するシリコンでは、絶縁膜に支持され
るスパン長が減少するため、チタン膜および窒化チタン
膜の高融点金属膜の塑性変形に必要な力が増加する。こ
の細線でのシリサイド形成における高融点金属膜の構造
的強度の増加に起因して、高融点金属膜の変形が抑制さ
れることにより、シリサイド反応速度が低下する。この
細線でのシリサイド反応速度の低下により、競合反応で
ある窒化チタンの形成反応が優勢となり、シリサイドは
形成されず窒化チタンのみが形成されることになる。
Further, in the latter prior art, since the titanium nitride films are laminated, the following problems occur.
That is, the silicide reaction in the region surrounded by the insulating film causes a phenomenon in which the silicide layer itself sinks into silicon as the silicide layer is formed. This is due to silicon diffusion caused by the silicide reaction. Furthermore, when the subsidence of the silicide layer occurs, the titanium film and the titanium nitride film are also plastically deformed as the silicide is deformed. At this point, in silicon having a narrow line width, the span length supported by the insulating film is reduced, so that the force required for plastic deformation of the refractory metal film of the titanium film and the titanium nitride film is increased. Due to the increase in the structural strength of the refractory metal film in the formation of the silicide in the thin line, the refraction of the refractory metal film is suppressed, and the silicide reaction rate is reduced. Due to the decrease in the silicide reaction rate in this thin line, the formation reaction of titanium nitride, which is a competitive reaction, becomes predominant, and silicide is not formed and only titanium nitride is formed.

【0011】さらに、窒化チタンはエッチングされ難い
物質であり、特に前記した従来方法のように窒化チタン
膜の形成後に熱処理を行う工程を含む方法では、この熱
処理によって窒化チタンが焼結されるため、その膜強度
は特に高くなり、かつ均一性の高い窒化チタン膜とな
る。その結果としてアンモニアの混合液ではチタンは除
去できるものの、窒化チタン膜をエッチング除去するこ
とが困難となる。そのため、窒化チタン膜に対してオー
バエッチングを行ったり、ドライエッチングを行う等の
工程が付加されているが、いずれのエッチングもチタン
シリサイドと窒化チタンとのエッチング選択比が低いこ
とから、薄膜のシリサイド層をエッチングしてしまうこ
とになり、層抵抗のばらつきが増加するとともに、シリ
サイド層の層厚が極端に薄くなり、層抵抗の低抵抗化を
図ることが難しいものとなる。
Further, titanium nitride is a substance which is difficult to be etched, and particularly in a method including a step of performing heat treatment after forming a titanium nitride film as in the above-mentioned conventional method, titanium nitride is sintered by this heat treatment, The film strength is particularly high and the titanium nitride film is highly uniform. As a result, titanium can be removed with a mixed solution of ammonia, but it becomes difficult to remove the titanium nitride film by etching. For this reason, steps such as over-etching and dry-etching the titanium nitride film are added. However, since the etching selection ratio between titanium silicide and titanium nitride is low in either etching, the thin film silicide Since the layer is etched, variation in layer resistance increases, and the layer thickness of the silicide layer becomes extremely thin, which makes it difficult to reduce the layer resistance.

【0012】本発明の目的は、微細な素子に対する高融
点金属シリサイド層の形成を可能とし、かつ高温熱処理
による素子の特性劣化を防止することを可能とした半導
体装置の製造方法を提供することにある。
An object of the present invention is to provide a method of manufacturing a semiconductor device which enables formation of a refractory metal silicide layer on a fine element and prevents deterioration of characteristics of the element due to high temperature heat treatment. is there.

【0013】[0013]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板の表面に高融点金属膜を被着
し、熱処理してシリコンと高融点金属膜との界面に高融
点金属シリサイド層を形成する半導体装置の製造方法に
おいて、前記高融点金属膜上にこれと同一の高融点金属
でかつ窒素を含む高融点金属膜を形成する工程を含み、
前記熱処理を窒素原子を含まない雰囲気で行うことを特
徴とする。あるいは、前記高融点金属膜上にこれと同一
の高融点金属の窒化高融点金属膜を薄く形成する工程を
含み、前記熱処理を窒素原子を含まない雰囲気で行うこ
とを特徴とする。ここで、高融点金属膜はチタン膜であ
り、窒化高融点金属膜は窒化チタン膜であることが好ま
しい。また、高融点金属膜の膜厚は30nm以下であ
り、窒化高融点金属膜は20μm以下の膜厚であること
が好ましい。さらに、窒素原子を含まない雰囲気は、ア
ルゴン等の不活性ガスの雰囲気或いは真空雰囲気であ
る。
According to the method of manufacturing a semiconductor device of the present invention, a refractory metal film is deposited on the surface of a silicon substrate and heat-treated to form a refractory metal silicide at the interface between silicon and the refractory metal film. In the method for manufacturing a semiconductor device for forming a layer, including the step of forming a refractory metal film containing nitrogen, which is the same refractory metal as the refractory metal film, on the refractory metal film,
The heat treatment is performed in an atmosphere containing no nitrogen atom. Alternatively, the method further comprises the step of thinly forming a nitrided refractory metal film of the same refractory metal on the refractory metal film, and the heat treatment is performed in an atmosphere containing no nitrogen atom. Here, the refractory metal film is preferably a titanium film, and the nitrided refractory metal film is preferably a titanium nitride film. The refractory metal film preferably has a thickness of 30 nm or less, and the nitride refractory metal film preferably has a thickness of 20 μm or less. Further, the atmosphere containing no nitrogen atom is an atmosphere of an inert gas such as argon or a vacuum atmosphere.

【0014】[0014]

【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図1及び図2は本発明の第1の
実施形態を工程順に示す断面図である。先ず、図1
(a)のように、P導電型あるいはPウェルが形成され
たシリコン基板101の所定の領域にLOCOS法によ
り素子分離絶縁膜102が形成される。また、シリコン
基板101の素子領域には図外のチャネルストッパ用の
不純物がイオン注入され、その上で熱酸化法により膜厚
8nm程度のゲート絶縁膜103が形成される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. 1 and 2 are sectional views showing a first embodiment of the present invention in the order of steps. First, FIG.
As shown in (a), the element isolation insulating film 102 is formed by a LOCOS method in a predetermined region of the silicon substrate 101 in which the P conductivity type or the P well is formed. Impurities for channel stoppers (not shown) are ion-implanted into the element region of the silicon substrate 101, and a gate insulating film 103 having a thickness of about 8 nm is formed thereon by thermal oxidation.

【0015】次いで、CVD法により全面に膜厚100
nm程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極104が
形成される。しかる上で、CVD法により全面に膜厚1
00nm程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極104の側面にスペーサ105が形
成される。そして、シリコン基板101に対して砒素や
ボロン等の不純物がイオン注入され、900温度程度の
熱処理によりソース・ドレイン領域としての拡散層10
6が形成される。ここで、砒素イオンのドーズ量は1×
1015イオン/cm2 程度に設定される。
Next, a film thickness of 100 is formed on the entire surface by the CVD method.
A polysilicon film of about nm is formed, and impurities such as phosphorus are doped to reduce the resistance. After that, pattern formation is performed by the photolithography technique to form the gate electrode 104. Then, the film thickness is 1 on the entire surface by the CVD method.
A spacer 105 is formed on the side surface of the gate electrode 104 by depositing a silicon oxide film of about 00 nm and etching the silicon oxide film by anisotropic etching. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and the diffusion layer 10 as a source / drain region is subjected to heat treatment at about 900 temperature.
6 are formed. Here, the dose of arsenic ions is 1 ×
It is set to about 10 15 ions / cm 2 .

【0016】次いで、図1(b)のように、スパッタ法
により全面に20nm程度の薄い膜厚のチタン膜107
が形成され、続いて窒素含有チタン膜108が50nm
程度の膜厚に形成される。そして、アルゴン雰囲気中で
ランプアニール装置等を用いて700℃で30秒の熱処
理が行われる。これにより、チタン膜107はゲート電
極104や拡散層106等のシリコンに接触されている
領域でシリサイド化反応が行われ、図1(c)のよう
に、その界面に20nmの膜厚のC49構造のチタンシ
リサイド層109が形成される。
Next, as shown in FIG. 1B, a titanium film 107 having a thin film thickness of about 20 nm is formed on the entire surface by a sputtering method.
And a nitrogen-containing titanium film 108 is formed to a thickness of 50 nm.
It is formed to have a film thickness of about. Then, heat treatment is performed in an argon atmosphere at 700 ° C. for 30 seconds using a lamp annealing device or the like. As a result, the titanium film 107 undergoes a silicidation reaction in a region in contact with silicon such as the gate electrode 104 and the diffusion layer 106, and as shown in FIG. 1C, the interface has a C49 structure with a film thickness of 20 nm. The titanium silicide layer 109 is formed.

【0017】このとき、素子分離絶縁膜を構成する酸化
膜102上においては、チタン膜107の上に窒素含有
チタン膜108が存在しているため、熱処理時に窒素含
有チタン膜108からの窒素がチタン膜107に拡散さ
れてチタン膜107の上面側に窒素含有チタン膜110
が形成されるため、チタン膜107におけるチタンの窒
化反応が進められ、拡散されてきたシリコンとチタンと
が酸化膜102上で反応することによるオーバーグロー
スが抑制される。
At this time, since the nitrogen-containing titanium film 108 is present on the titanium film 107 on the oxide film 102 constituting the element isolation insulating film, nitrogen from the nitrogen-containing titanium film 108 is converted to titanium during the heat treatment. The nitrogen-containing titanium film 110 is diffused in the film 107 and is deposited on the upper surface of the titanium film 107
Therefore, the nitriding reaction of titanium in the titanium film 107 is promoted, and overgrowth due to the reaction between the diffused silicon and titanium on the oxide film 102 is suppressed.

【0018】図3に酸化膜上でのアルゴン熱処理と、窒
素雰囲気での熱処理後における窒素含有チタン膜110
とチタン膜107の窒素原子の深さ分布を示す。アルゴ
ン雰囲気での熱処理では、窒素が雰囲気から供給されな
いためチタン膜107へ窒素が拡散する一方で、窒化含
有チタン膜108中の窒素濃度は低減される。さらに、
アルゴン雰囲気の熱処理はチタン膜107中への窒素の
拡散深さも窒素雰囲気の熱処理に比較して浅くなる。こ
のようにチタン膜107中における窒素の拡散が抑制さ
れることで、チタン膜107がシリコンに接触されてい
る下面側の領域におけるチタンの窒化反応が抑制され
る。したがって、素子の微細化に伴ってチタン膜107
の膜厚が低下された場合でも、シリコンとの接触領域で
は必要な量のチタンによるシリサイド反応が確保され、
好適な薄さのシリサイド層が形成される。
FIG. 3 shows the nitrogen-containing titanium film 110 after the argon heat treatment on the oxide film and the heat treatment in the nitrogen atmosphere.
3 shows the depth distribution of nitrogen atoms in the titanium film 107. In the heat treatment in the argon atmosphere, nitrogen is not supplied from the atmosphere, so that nitrogen is diffused into the titanium film 107, while the nitrogen concentration in the nitride-containing titanium film 108 is reduced. further,
In the heat treatment in the argon atmosphere, the diffusion depth of nitrogen in the titanium film 107 is shallower than that in the heat treatment in the nitrogen atmosphere. By suppressing the diffusion of nitrogen in the titanium film 107 in this way, the nitriding reaction of titanium in the region on the lower surface side where the titanium film 107 is in contact with silicon is suppressed. Therefore, as the device becomes finer, the titanium film 107
Even if the film thickness of is reduced, the required amount of titanium silicide reaction is secured in the contact area with silicon.
A silicide layer of suitable thickness is formed.

【0019】図4に層抵抗の窒素含有チタン膜の組成比
依存性を調べた。この結果より、窒素の組成比を50%
以下にすると層抵抗が10Ω以下に安定化する。この原
因は、シリサイド反応がチタンの窒化反応により優勢に
なったことに加えて、窒化チタン膜の膜強度が1桁程度
弱くなることに起因していると考えられる。一方、窒素
含有量の下限はシリサイドのオーバーグロースにより制
限される。オーバーグロースをゲートと拡散層間に流れ
るリーク電流により調べた結果をを示す、ゲートと拡散
層間リード電流の良品率窒素含有チタン膜る組成比依存
性を図5に示す。窒素の組成比を30%以下にすると、
シリサイドが自己整合的に形成できなくなり、ゲートと
拡散層間リーク電流が増加し良品率が低下される。した
がって、窒素の組成比を30%から50%までの場合が
もっとも層抵抗が低抵抗化できて、ゲートと拡散層間リ
ーク電流が発生しない自己整合なシリサイドを形成でき
る条件であることが判る。
FIG. 4 shows the dependence of the layer resistance on the composition ratio of the nitrogen-containing titanium film. From this result, the composition ratio of nitrogen is 50%.
When it is set below, the layer resistance is stabilized to 10 Ω or less. It is considered that this is due to the fact that the silicide reaction becomes dominant due to the nitriding reaction of titanium, and the film strength of the titanium nitride film is weakened by about one digit. On the other hand, the lower limit of the nitrogen content is limited by the overgrowth of the silicide. FIG. 5 shows the result of examining the overgrowth by the leak current flowing between the gate and the diffusion layer, and the dependence of the read current of the gate and the diffusion layer on the composition ratio of the non-defective nitrogen containing titanium film. If the composition ratio of nitrogen is 30% or less,
The silicide cannot be formed in a self-aligned manner, the leak current between the gate and the diffusion layer increases, and the non-defective rate decreases. Therefore, it is understood that the case where the composition ratio of nitrogen is 30% to 50% is the condition under which the layer resistance can be made the lowest and the self-aligned silicide in which the leak current between the gate and the diffusion layer does not occur can be formed.

【0020】しかる後、図2(a)のように、アンモニ
ア水溶液と過酸化水素水の混合した化学薬液で窒素含有
チタン膜108及び窒素含有チタン膜110をエッチン
グ除去する。これにより、前記チタンシリサイド層10
9のみがゲート電極104や拡散層106等のシリコン
の表面に残される。ここで、窒素含有チタン膜108の
エッチングレートの、窒素含有チタン膜のスパッタ工程
における窒素とアルゴンの流量比依存性を図6に示す。
窒素含有チタン膜108のエッチングレートは、窒素と
アルゴン流量比を1対1程度にすると、エッチングレー
トは0.6nm/minから8nm/min以上に増加
できる。したがって、シリサイドのエッチングレートが
2nm/minであることから、窒化チタンとシリサイ
ドの選択比が1以下であった状態から、窒素含有チタン
膜を用いることによりシリサイドとの選択比が改善でき
る。これにより、薄膜シリサイドの膜厚の均一性が向上
される。
After that, as shown in FIG. 2A, the nitrogen-containing titanium film 108 and the nitrogen-containing titanium film 110 are removed by etching with a chemical solution in which an aqueous ammonia solution and a hydrogen peroxide solution are mixed. Thereby, the titanium silicide layer 10
Only 9 is left on the surface of silicon such as the gate electrode 104 and the diffusion layer 106. Here, FIG. 6 shows the dependence of the etching rate of the nitrogen-containing titanium film 108 on the flow ratio of nitrogen and argon in the sputtering process of the nitrogen-containing titanium film.
The etching rate of the nitrogen-containing titanium film 108 can be increased from 0.6 nm / min to 8 nm / min or more when the flow rate ratio of nitrogen and argon is set to about 1: 1. Therefore, since the etching rate of silicide is 2 nm / min, the selectivity with respect to silicide can be improved by using the nitrogen-containing titanium film from the state where the selectivity between titanium nitride and silicide was 1 or less. This improves the uniformity of the film thickness of the thin film silicide.

【0021】その後、アルゴン雰囲気中で800℃程度
の第2の熱処理を10秒間行うと、図2(b)のよう
に、前記したC49構造のチタンシリサイド層109は
C54構造のチタンシリサイド層111に変えられる。
このように、この第1の実施形態では、チタン膜の上に
窒素含有チタン膜が形成され、その上で窒素を含まない
雰囲気において熱処理してシリサイド層を形成している
ため、オーバーグロースが抑制されると共に、素子の微
細化に伴ってチタン膜の膜厚を低減させた場合でも、チ
タン膜がシリコンに接触されている下面側の領域におけ
るチタンの窒化反応が抑制され、好適な薄さのシリサイ
ド層が形成され、しかもその膜厚の均一性が向上され
る。
After that, when a second heat treatment at about 800 ° C. is performed for 10 seconds in an argon atmosphere, the titanium silicide layer 109 having the C49 structure becomes the titanium silicide layer 111 having the C54 structure as shown in FIG. 2B. be changed.
As described above, in the first embodiment, the nitrogen-containing titanium film is formed on the titanium film, and the silicide layer is formed by heat treatment in the nitrogen-free atmosphere on the titanium film, so that overgrowth is suppressed. In addition, even if the film thickness of the titanium film is reduced with the miniaturization of the element, the nitriding reaction of titanium in the region on the lower surface side where the titanium film is in contact with silicon is suppressed, and the titanium film having a suitable thinness is formed. A silicide layer is formed and the uniformity of the film thickness is improved.

【0022】図7及び図8は本発明の第2の実施形態を
製造工程順に示す断面図である。この実施形態では、窒
素とチタンの組成比が1対1の窒化チタン(TiN)の
膜厚を減少させることにより、窒化チタンの膜強度を低
下させている。先ず、図7(a)のように、P導電型あ
るいはPウェルが形成されたシリコン基板101の所定
の領域にLOCOS法により300nmの膜厚の素子分
離絶縁膜102が形成される。また、シリコン基板10
1の素子領域にはチャネルストッパ用の不純物がイオン
注入され、その上で熱酸化法により膜厚8nm程度のゲ
ート絶縁膜103が形成される。
7 and 8 are sectional views showing a second embodiment of the present invention in the order of manufacturing steps. In this embodiment, the film strength of titanium nitride is lowered by reducing the film thickness of titanium nitride (TiN) in which the composition ratio of nitrogen and titanium is 1: 1. First, as shown in FIG. 7A, an element isolation insulating film 102 having a thickness of 300 nm is formed by a LOCOS method in a predetermined region of a silicon substrate 101 in which a P conductivity type or a P well is formed. In addition, the silicon substrate 10
An impurity for a channel stopper is ion-implanted into the first element region, and a gate insulating film 103 having a film thickness of about 8 nm is formed thereon by a thermal oxidation method.

【0023】次いで、CVD法により全面に膜厚100
nm程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極104が
形成される。しかる上で、CVD法により膜厚100n
m程度の全面にシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極104の側面にスペーサ105が形
成される。そして、シリコン基板101に対して砒素や
ボロン等の不純物がイオン注入され、900温度程度の
熱処理によりソース・ドレイン領域としての拡散層10
6が形成される。
Next, a film thickness of 100 is formed on the entire surface by the CVD method.
A polysilicon film of about nm is formed, and impurities such as phosphorus are doped to reduce the resistance. After that, pattern formation is performed by the photolithography technique to form the gate electrode 104. Then, the film thickness is 100n by the CVD method.
A silicon oxide film is deposited on the entire surface of about m, and the silicon oxide film is etched by anisotropic etching to form a spacer 105 on the side surface of the gate electrode 104. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and the diffusion layer 10 as a source / drain region is subjected to heat treatment at about 900 temperature.
6 are formed.

【0024】次いで、図7(b)のように、スパッタ法
により全面に20nm程度の薄い膜厚のチタン膜107
が形成される。続いて、図7(c)のように、窒化チタ
ン膜108Aを15nmの薄い膜厚に形成する。続い
て、図8(a)のように、アルゴンガス雰囲気で700
℃で30秒の熱処理が行われる。これにより、前記チタ
ン膜107の下面においてゲート電極104や拡散層1
06等のシリコンに接触されている領域でシリサイド化
反応が行われ、その界面にC49構造のチタンシリサイ
ド層109が形成される。このとき、素子分離絶縁膜1
02等の酸化膜上においては、チタン膜107が窒素含
有チタン膜110として形成されるため、窒素含有チタ
ン膜110におけるチタンの窒化反応が進められ、拡散
されてきたシリコンとチタンとが酸化膜102上で反応
することによるオーバーグロースが抑制される。
Then, as shown in FIG. 7B, a titanium film 107 having a thin film thickness of about 20 nm is formed on the entire surface by a sputtering method.
Is formed. Subsequently, as shown in FIG. 7C, a titanium nitride film 108A is formed with a thin film thickness of 15 nm. Then, as shown in FIG. 8A, 700 ° C. in an argon gas atmosphere.
Heat treatment is performed at 30 ° C. for 30 seconds. As a result, the gate electrode 104 and the diffusion layer 1 are formed on the lower surface of the titanium film 107.
A silicidation reaction is performed in a region in contact with silicon such as 06, and a titanium silicide layer 109 having a C49 structure is formed at the interface. At this time, the element isolation insulating film 1
On the oxide film such as 02, since the titanium film 107 is formed as the nitrogen-containing titanium film 110, the nitriding reaction of titanium in the nitrogen-containing titanium film 110 is promoted and the diffused silicon and titanium are oxidized. Overgrowth due to the above reaction is suppressed.

【0025】図9にシリサイド層抵抗の窒化チタン膜厚
依存性を示す。窒化チタン膜108Aの膜厚を20nm
以下にすることにより、線幅が0.2μmまでシリサイ
ドの層抵抗が10ohm/sqに低減できる。この理由
は、0.2μm線幅での窒化チタンの膜強度よりシリサ
イドの反応が優位であることからシリサイド形成ができ
るためである。したがって、線幅が細くなるに従い、窒
化チタン108Aの膜厚も減少させる必要がある。しか
る後、図8(b)のように、アンモニア水溶液と過酸化
水素水の混合した化学薬液で窒化チタン膜108Aをエ
ッチング除去する。これにより、前記チタンシリサイド
層109のみがシリコンの表面に残される。さらに、ア
ルゴン雰囲気中で800℃程度の第2の熱処理を10秒
間行うと、前記したC49構造のチタンシリサイド層1
09はC54構造のチタンシリサイド層111に変えら
れる。
FIG. 9 shows the titanium nitride film thickness dependence of the silicide layer resistance. The thickness of the titanium nitride film 108A is 20 nm.
By the following, the layer resistance of the silicide can be reduced to 10 ohm / sq up to the line width of 0.2 μm. The reason for this is that silicide reaction can be formed because the reaction of silicide is superior to the film strength of titanium nitride with a line width of 0.2 μm. Therefore, it is necessary to reduce the film thickness of the titanium nitride 108A as the line width becomes thinner. Thereafter, as shown in FIG. 8B, the titanium nitride film 108A is removed by etching with a chemical solution in which an aqueous ammonia solution and a hydrogen peroxide solution are mixed. As a result, only the titanium silicide layer 109 is left on the surface of silicon. Further, when a second heat treatment at about 800 ° C. is performed for 10 seconds in an argon atmosphere, the titanium silicide layer 1 having the above-mentioned C49 structure is formed.
09 is converted into a titanium silicide layer 111 having a C54 structure.

【0026】この第2の実施形態では、窒化チタン膜1
08Aの膜厚を薄くすることで、シリサイド反応速度が
改善される。また、窒化チタン膜のエッチング除去が容
易となり、薄膜のシリサイド層をエッチングすることが
なく、層抵抗の安定化が実現できる。
In the second embodiment, the titanium nitride film 1 is used.
The silicide reaction rate is improved by reducing the film thickness of 08A. Further, the titanium nitride film can be easily removed by etching, and the layer resistance can be stabilized without etching the thin silicide layer.

【0027】ここで、前記各実施形態では、アルゴン雰
囲気においてシリサイド反応を行っているが、不活性ガ
スの雰囲気、例えばネオンやヘリウム等のガス雰囲気、
或いは真空雰囲気においても本発明を同様に適用するこ
とが可能である。また、高融点金属は、前記したチタン
以外にもタングステン、モリブデン等の他の金属を利用
することも可能である。
Here, in each of the above embodiments, the silicidation reaction is performed in an argon atmosphere, but an atmosphere of an inert gas, for example, a gas atmosphere of neon, helium, or the like,
Alternatively, the present invention can be similarly applied in a vacuum atmosphere. Further, as the refractory metal, it is possible to use other metals such as tungsten and molybdenum in addition to the above-mentioned titanium.

【0028】[0028]

【発明の効果】以上説明したように本発明は、シリコン
基板上に形成した高融点金属膜上にこれと同一の高融点
金属でかつ窒素を含む高融点金属膜を形成し、その上で
窒素原子を含まない雰囲気で熱処理して高融点シリサイ
ド層を形成しているので、酸化膜上におけるオーバーグ
ロースが抑制されると共に、素子の微細化に伴ってチタ
ン膜の膜厚を低減させた場合でも、チタン膜がシリコン
に接触されている下面側の領域におけるチタンの窒化反
応が抑制され、好適な薄さのシリサイド層が形成され、
しかもその膜厚の均一性が向上される。また、高融点金
属膜の上にその窒化高融点金属膜を薄く形成し、窒素原
子を含まない雰囲気で熱処理して高融点シリサイド層を
形成しているので、前記オーバーグロースが抑制される
と共に、シリサイド反応速度が改善され、さらに、窒化
チタン膜のエッチング除去が容易となり、薄膜のシリサ
イド層をエッチングすることがなく、層抵抗の安定化が
実現できる。
As described above, according to the present invention, a refractory metal film containing nitrogen, which is the same refractory metal as the refractory metal film formed on a silicon substrate, is formed on the refractory metal film. Since the refractory silicide layer is formed by heat treatment in an atmosphere containing no atoms, overgrowth on the oxide film is suppressed and even when the film thickness of the titanium film is reduced as the element is miniaturized. , The nitriding reaction of titanium in the region on the lower surface side where the titanium film is in contact with silicon is suppressed, and a silicide layer having a suitable thickness is formed.
Moreover, the uniformity of the film thickness is improved. Moreover, since the nitrided refractory metal film is thinly formed on the refractory metal film and the refractory silicide layer is formed by heat treatment in an atmosphere containing no nitrogen atom, the overgrowth is suppressed, The silicide reaction rate is improved, the titanium nitride film is easily removed by etching, and the layer resistance can be stabilized without etching the thin silicide layer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態の製造方法を工程順に
示す断面図のその1である。
FIG. 1 is a first cross-sectional view showing the manufacturing method of the first embodiment of the present invention in the order of steps.

【図2】本発明の第1の実施形態の製造方法を工程順に
示す断面図のその2である。
FIG. 2 is a second sectional view showing the manufacturing method according to the first embodiment of the present invention in the order of steps;

【図3】アルゴン雰囲気と窒素雰囲気での熱処理後の窒
素原子の拡散深さを比較して示す図である。
FIG. 3 is a diagram showing a comparison of diffusion depths of nitrogen atoms after heat treatment in an argon atmosphere and a nitrogen atmosphere.

【図4】窒素含有チタンのスパッタにおける組成比依存
性を示す図である。
FIG. 4 is a diagram showing the composition ratio dependence of nitrogen-containing titanium in sputtering.

【図5】良品率の窒素組成比の依存性を示す図である。FIG. 5 is a diagram showing the dependence of the non-defective rate on the nitrogen composition ratio.

【図6】窒素含有チタンのエッチングレートの窒素組成
比の依存性を示す図である。
FIG. 6 is a diagram showing the dependence of the etching rate of nitrogen-containing titanium on the nitrogen composition ratio.

【図7】本発明の第2の実施形態の製造方法を工程順に
示す断面図のその1である。
FIG. 7 is a first sectional view showing the manufacturing method according to the second embodiment of the present invention in the order of steps;

【図8】本発明の第2の実施形態の製造方法を工程順に
示す断面図のその2である。
FIG. 8 is a second sectional view illustrating the manufacturing method according to the second embodiment of the present invention in the order of steps;

【図9】シリサイド層抵抗の窒化チタン膜厚依存性を示
す図である。
FIG. 9 is a diagram showing the dependency of silicide layer resistance on the titanium nitride film thickness.

【図10】従来の製造方法の一例を工程順に示す断面図
のその1である。
FIG. 10 is a first sectional view showing an example of the conventional manufacturing method in the order of steps.

【図11】従来の製造方法の一例を工程順に示す断面図
のその2である。
FIG. 11 is a second sectional view showing an example of the conventional manufacturing method in the order of steps.

【図12】従来の製造方法の他の例を工程順に示す断面
図のその1である。
FIG. 12 is a first sectional view showing another example of the conventional manufacturing method in the order of steps.

【図13】従来の製造方法の他の例を工程順に示す断面
図のその2である。
FIG. 13 is a second sectional view showing another example of the conventional manufacturing method in the order of steps.

【符号の説明】[Explanation of symbols]

101 シリコン基板 102 素子分離絶縁膜 103 ゲート酸化膜 104 ゲート電極 105 ストッパ 106 拡散層 107 チタン膜 108,108A〜108C 窒化チタン膜 109 C49構造シリサイド層 110 窒素含有チタン膜 111 C54構造シリサイド層 101 silicon substrate 102 element isolation insulating film 103 gate oxide film 104 gate electrode 105 stopper 106 diffusion layer 107 titanium film 108, 108A to 108C titanium nitride film 109 C49 structure silicide layer 110 nitrogen-containing titanium film 111 C54 structure silicide layer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板の表面に高融点金属膜を被
着し、熱処理してシリコンと高融点金属膜との界面に高
融点金属シリサイド層を形成する半導体装置の製造方法
において、前記高融点金属膜上にこれと同一の高融点金
属でかつ窒素を含む高融点金属膜を形成する工程を含
み、前記熱処理を窒素原子を含まない雰囲気で行うこと
を特徴とする半導体装置の製造方法。
1. A method for manufacturing a semiconductor device, comprising: depositing a refractory metal film on a surface of a silicon substrate and performing heat treatment to form a refractory metal silicide layer at an interface between silicon and the refractory metal film. A method of manufacturing a semiconductor device, comprising the step of forming a refractory metal film of the same refractory metal and containing nitrogen on a metal film, wherein the heat treatment is performed in an atmosphere containing no nitrogen atoms.
【請求項2】 シリコン基板に素子分離用の酸化膜とゲ
ート酸化膜を形成し、ゲート酸化膜上にゲート電極を形
成する工程と、前記ゲート電極の側面に絶縁膜からなる
ストッパを形成する工程と、前記シリコン基板に不純物
を導入してソース・ドレインの拡散層を形成する工程
と、全面に第1の高融点金属膜を被着する工程と、その
上に第1の高融点金属と同一でかつ窒素を含む第2の高
融点金属膜を被着する工程と、窒素原子を含まない雰囲
気で熱処理を行って前記第1の高融点金属膜とゲート電
極及び拡散層との接触界面に高融点金属シリサイド層を
形成する工程と、前記第1および第2の高融点金属膜を
除去する工程と、熱処理して前記高融点金属シリサイド
層を相転移させる工程とを含むことを特徴とする半導体
装置の製造方法。
2. A step of forming an oxide film for element isolation and a gate oxide film on a silicon substrate, forming a gate electrode on the gate oxide film, and a step of forming a stopper made of an insulating film on a side surface of the gate electrode. A step of introducing impurities into the silicon substrate to form source / drain diffusion layers, a step of depositing a first refractory metal film on the entire surface, and a step of depositing a first refractory metal on the same. And depositing a second refractory metal film containing nitrogen, and performing heat treatment in an atmosphere not containing nitrogen atoms to form a high temperature at a contact interface between the first refractory metal film and the gate electrode and the diffusion layer. A semiconductor including: a step of forming a melting point metal silicide layer; a step of removing the first and second refractory metal films; and a step of performing a heat treatment to cause a phase transition of the refractory metal silicide layer. Device manufacturing method.
【請求項3】 シリコン基板の表面に高融点金属膜を被
着し、熱処理してシリコンと高融点金属膜との界面に高
融点金属シリサイド層を形成する半導体装置の製造方法
において、前記高融点金属膜上にこれと同一の高融点金
属の窒化高融点金属膜を薄く形成する工程を含み、前記
熱処理を窒素原子を含まない雰囲気で行うことを特徴と
する半導体装置の製造方法。
3. A method of manufacturing a semiconductor device, comprising: depositing a refractory metal film on a surface of a silicon substrate and performing heat treatment to form a refractory metal silicide layer at an interface between silicon and the refractory metal film. A method of manufacturing a semiconductor device, comprising the step of thinly forming a nitrided refractory metal film of the same refractory metal on a metal film, wherein the heat treatment is performed in an atmosphere containing no nitrogen atoms.
【請求項4】 シリコン基板に素子分離用の酸化膜とゲ
ート酸化膜を形成し、ゲート酸化膜上にゲート電極を形
成する工程と、前記ゲート電極の側面に絶縁膜からなる
ストッパを形成する工程と、前記シリコン基板に不純物
を導入してソース・ドレインの拡散層を形成する工程
と、全面に高融点金属膜を被着する工程と、この高融点
金属膜上に同一の高融点金属の窒化高融点金属膜を薄く
形成する工程と、窒素を含まない雰囲気で熱処理を行っ
て前記高融点金属膜とゲート電極及び拡散層との接触界
面に高融点金属シリサイド層を形成する工程と、前記高
融点金属膜および窒化高融点金属膜を除去する工程と、
熱処理して前記高融点金属シリサイド層を相転移させる
工程とを含むことを特徴とする半導体装置の製造方法。
4. A step of forming an oxide film for element isolation and a gate oxide film on a silicon substrate, forming a gate electrode on the gate oxide film, and a step of forming a stopper made of an insulating film on a side surface of the gate electrode. A step of introducing impurities into the silicon substrate to form source / drain diffusion layers, a step of depositing a refractory metal film on the entire surface, and a step of nitriding the same refractory metal on the refractory metal film. Forming a thin refractory metal film; forming a refractory metal silicide layer at a contact interface between the refractory metal film and the gate electrode and the diffusion layer by performing heat treatment in a nitrogen-free atmosphere; A step of removing the melting point metal film and the nitride refractory metal film,
And a step of performing a phase transition on the refractory metal silicide layer by heat treatment.
【請求項5】 高融点金属膜はチタン膜であり、窒化高
融点金属膜は窒化チタン膜である請求項3または4の半
導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 3, wherein the refractory metal film is a titanium film and the nitrided refractory metal film is a titanium nitride film.
【請求項6】 高融点金属膜の膜厚は30nm以下であ
り、窒化高融点金属膜は20μm以下の膜厚である請求
項3ないし5のいずれかの半導体装置の製造方法。
6. The method for manufacturing a semiconductor device according to claim 3, wherein the refractory metal film has a film thickness of 30 nm or less, and the nitrided refractory metal film has a film thickness of 20 μm or less.
【請求項7】 窒素原子を含まない雰囲気は、アルゴン
等の不活性ガスの雰囲気或いは真空雰囲気である請求項
1ないし6のいずれかの半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 1, wherein the atmosphere containing no nitrogen atom is an atmosphere of an inert gas such as argon or a vacuum atmosphere.
JP8263906A 1995-10-28 1996-10-04 Method for manufacturing semiconductor device Expired - Fee Related JP2850883B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8263906A JP2850883B2 (en) 1995-10-28 1996-10-04 Method for manufacturing semiconductor device
TW085113222A TW329541B (en) 1996-10-04 1996-10-28 Refractory metal silicide layer forming method
KR1019960051613A KR100217453B1 (en) 1995-10-28 1996-10-28 Method for forming a refractory metal silicide layer
US09/593,384 US6277735B1 (en) 1995-10-28 2000-06-14 Method for forming a refractory metal silicide layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-303928 1995-10-28
JP30392895 1995-10-28
JP8263906A JP2850883B2 (en) 1995-10-28 1996-10-04 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH09186104A true JPH09186104A (en) 1997-07-15
JP2850883B2 JP2850883B2 (en) 1999-01-27

Family

ID=26546255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8263906A Expired - Fee Related JP2850883B2 (en) 1995-10-28 1996-10-04 Method for manufacturing semiconductor device

Country Status (2)

Country Link
JP (1) JP2850883B2 (en)
KR (1) KR100217453B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127267A (en) * 1997-10-09 2000-10-03 Nec Corporation Fabrication method of semiconductor device equipped with silicide layer
US6241859B1 (en) 1997-08-22 2001-06-05 Nec Corporation Method of forming a self-aligned refractory metal silicide layer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555541B1 (en) 2003-12-23 2006-03-03 삼성전자주식회사 Forming method for cobalt silicide layer and manufacturing method for semiconductor device using the forming method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112158A (en) * 1992-09-25 1994-04-22 Toshiba Corp Manufacture of semiconductor device
JPH07273066A (en) * 1994-03-29 1995-10-20 Toshiba Corp Manufacture of semiconductor device
JPH08250716A (en) * 1995-03-07 1996-09-27 Toshiba Corp Method and device for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112158A (en) * 1992-09-25 1994-04-22 Toshiba Corp Manufacture of semiconductor device
JPH07273066A (en) * 1994-03-29 1995-10-20 Toshiba Corp Manufacture of semiconductor device
JPH08250716A (en) * 1995-03-07 1996-09-27 Toshiba Corp Method and device for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241859B1 (en) 1997-08-22 2001-06-05 Nec Corporation Method of forming a self-aligned refractory metal silicide layer
US6127267A (en) * 1997-10-09 2000-10-03 Nec Corporation Fabrication method of semiconductor device equipped with silicide layer

Also Published As

Publication number Publication date
KR970023745A (en) 1997-05-30
JP2850883B2 (en) 1999-01-27
KR100217453B1 (en) 1999-09-01

Similar Documents

Publication Publication Date Title
JP3248570B2 (en) Method for manufacturing semiconductor device
JP3209164B2 (en) Method for manufacturing semiconductor device
US6429124B1 (en) Local interconnect structures for integrated circuits and methods for making the same
KR19980053694A (en) How to make MOSFET
JP2630292B2 (en) Method for manufacturing semiconductor device
JP3305301B2 (en) Method for forming electrode structure and method for manufacturing semiconductor device
JP2751859B2 (en) Method for manufacturing semiconductor device
JP3221480B2 (en) Method for manufacturing semiconductor device
US5877085A (en) Method of manufacturing semiconductor device
JP2790157B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2850883B2 (en) Method for manufacturing semiconductor device
JP2900897B2 (en) Method for manufacturing semiconductor device
KR100200184B1 (en) Manufacturing method of semiconductor device
JPH08288241A (en) Semiconductor device and manufacture thereof
JP2882352B2 (en) Method for manufacturing semiconductor device
JP2819918B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH07201777A (en) Manufacture of semiconductor device
JP3094914B2 (en) Method for manufacturing semiconductor device
JP2561026B2 (en) Method for manufacturing semiconductor device
JP2636787B2 (en) Method for manufacturing semiconductor device
JPH1098012A (en) Manufacture of semiconductor device
JPH08264482A (en) Method of forming semiconductor device
JPH08340106A (en) Manufacture of semiconductor device
KR980011857A (en) Method of forming silicide
JPH10256191A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071113

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101113

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101113

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101113

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111113

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111113

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees