JPH0918496A - Ａｔｍ／ｓｔｍスイッチ導通試験方法とその装置 - Google Patents
Ａｔｍ／ｓｔｍスイッチ導通試験方法とその装置Info
- Publication number
- JPH0918496A JPH0918496A JP7168447A JP16844795A JPH0918496A JP H0918496 A JPH0918496 A JP H0918496A JP 7168447 A JP7168447 A JP 7168447A JP 16844795 A JP16844795 A JP 16844795A JP H0918496 A JPH0918496 A JP H0918496A
- Authority
- JP
- Japan
- Prior art keywords
- test
- output
- continuity
- input
- ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 運用中のＡＴＭ／ＳＴＭスイッチにおける通
話路装置の複数パスの全導通機能試験を、短時間に、一
度の導通確認により行う。 【構成】 本発明装置は、試験用信号発生装置と試験用
信号確認装置とスイッチング制御装置と試験用ドロッパ
ーと試験用インサータと各装置を制御する導通確認試験
装置から構成されている。試験用信号発生装置で発生さ
れた試験信号は通話路を介して試験用ドロッパーにより
抽出され、試験用インサータにより試験対象入力ポート
として定められた対象ポートに挿入され、更に、試験用
ドロッパーにより抽出され、試験用インサータにより他
の試験対象入力ポートに挿入する動作を定められた変換
手順でスイッチングし、試験対象入力ポート数分繰り返
し、最後に、試験用信号確認装置で試験信号を確認する
ことによりスイッチ組合せによる全通話路の試験対象ル
ートの導通が確認される。
話路装置の複数パスの全導通機能試験を、短時間に、一
度の導通確認により行う。 【構成】 本発明装置は、試験用信号発生装置と試験用
信号確認装置とスイッチング制御装置と試験用ドロッパ
ーと試験用インサータと各装置を制御する導通確認試験
装置から構成されている。試験用信号発生装置で発生さ
れた試験信号は通話路を介して試験用ドロッパーにより
抽出され、試験用インサータにより試験対象入力ポート
として定められた対象ポートに挿入され、更に、試験用
ドロッパーにより抽出され、試験用インサータにより他
の試験対象入力ポートに挿入する動作を定められた変換
手順でスイッチングし、試験対象入力ポート数分繰り返
し、最後に、試験用信号確認装置で試験信号を確認する
ことによりスイッチ組合せによる全通話路の試験対象ル
ートの導通が確認される。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭまたはＳＴＭの
交換通話路の導通試験方法とその装置に関し、特に通話
路接続制御の保守性に関する。
交換通話路の導通試験方法とその装置に関し、特に通話
路接続制御の保守性に関する。
【０００２】
【従来の技術】従来の導通試験方式では、図１４に示す
ように、複数の入力ポート１０１と、複数の出力ポート
１０２と、入力ポートと出力ポートの間で交換を行う通
話路１０３と、入力ポートの１つに接続された試験用信
号発生装置１０４と、出力ポートの１つに接続された試
験用信号確認装置１０５と、また出力ポートの各々と対
になった入力ポートに出力ポートからの信号を折り返す
折返し手段１０６とから構成されており、さらに、通話
路１０３内で試験信号のための通話路を形成するための
試験パス設定手段１０７が通話路１０３に接続されてい
る。（例えば特開平０４−１２４９３６） 試験用信号発生装置１０４により発生された試験用信号
は、交換通話路１０３を介して、折り返し手段１０６に
より折り返されて、通話路１０３内の試験対象ルートに
導かれ、最終的に試験用信号確認装置１０５で試験用信
号を受信することにより通話路１０３内の試験対象ルー
トの導通を確認していた。
ように、複数の入力ポート１０１と、複数の出力ポート
１０２と、入力ポートと出力ポートの間で交換を行う通
話路１０３と、入力ポートの１つに接続された試験用信
号発生装置１０４と、出力ポートの１つに接続された試
験用信号確認装置１０５と、また出力ポートの各々と対
になった入力ポートに出力ポートからの信号を折り返す
折返し手段１０６とから構成されており、さらに、通話
路１０３内で試験信号のための通話路を形成するための
試験パス設定手段１０７が通話路１０３に接続されてい
る。（例えば特開平０４−１２４９３６） 試験用信号発生装置１０４により発生された試験用信号
は、交換通話路１０３を介して、折り返し手段１０６に
より折り返されて、通話路１０３内の試験対象ルートに
導かれ、最終的に試験用信号確認装置１０５で試験用信
号を受信することにより通話路１０３内の試験対象ルー
トの導通を確認していた。
【０００３】
【発明が解決しようとする課題】この従来の導通試験方
式では、１入力ポートより複数の出力ポート導通毎に試
験用信号の確認を行っていたため、交換機運用中におい
て保守のため通話路の全導通機能試験（スイッチ機能の
診断試験）を行う場合、１回の導通確認において固定的
な試験時間を必要とするため、試験対象となる通話路の
運用を停止しなければならなかった。すなわち、１回の
導通確認にＴ時間かかると、ｎスイッチでは、ｎＴの時
間が最低限必要になり、また、複数の通話路の運用を折
返し手段を使用するため、停止しなければならなかっ
た。
式では、１入力ポートより複数の出力ポート導通毎に試
験用信号の確認を行っていたため、交換機運用中におい
て保守のため通話路の全導通機能試験（スイッチ機能の
診断試験）を行う場合、１回の導通確認において固定的
な試験時間を必要とするため、試験対象となる通話路の
運用を停止しなければならなかった。すなわち、１回の
導通確認にＴ時間かかると、ｎスイッチでは、ｎＴの時
間が最低限必要になり、また、複数の通話路の運用を折
返し手段を使用するため、停止しなければならなかっ
た。
【０００４】本発明の目的は、１入力ポートより複数の
出力ポート導通毎に試験用信号の確認を行わず、自動的
に交換機運用中に通話路の導通試験を中断なしに全ての
組合わせについて行うＡＴＭ／ＳＴＭスイッチ導通試験
方法とその装置を提供することである。
出力ポート導通毎に試験用信号の確認を行わず、自動的
に交換機運用中に通話路の導通試験を中断なしに全ての
組合わせについて行うＡＴＭ／ＳＴＭスイッチ導通試験
方法とその装置を提供することである。
【０００５】
【課題を解決するための手段】本発明のＡＴＭ／ＳＴＭ
スイッチ導通試験方法は、複数の入力ポートと複数の出
力ポートとの間で交換を行うＡＴＭまたはＳＴＭの通話
路におけるＡＴＭ／ＳＴＭ導通試験方法であって、入力
ポートの１つに接続され、試験用信号を発生するステッ
プと、全出力ポートに接続されており、発生された前記
試験用信号を出力ポートから抽出するステップと、全入
力ポートに接続されており、前記抽出された信号を定め
られた対象入力ポートに挿入するステップと、各出力ポ
ートからの試験用信号を異なる入力ポートにフィードバ
ックし、出力するように通話路装置内で通話路を形成す
るため定められた変換手順によりスイッチングするステ
ップと、出力ポートの１つに接続され、前記試験用信号
を検出することにより、通話路の導通を確認するステッ
プと、前記諸ステップを制御するステップを有する。
スイッチ導通試験方法は、複数の入力ポートと複数の出
力ポートとの間で交換を行うＡＴＭまたはＳＴＭの通話
路におけるＡＴＭ／ＳＴＭ導通試験方法であって、入力
ポートの１つに接続され、試験用信号を発生するステッ
プと、全出力ポートに接続されており、発生された前記
試験用信号を出力ポートから抽出するステップと、全入
力ポートに接続されており、前記抽出された信号を定め
られた対象入力ポートに挿入するステップと、各出力ポ
ートからの試験用信号を異なる入力ポートにフィードバ
ックし、出力するように通話路装置内で通話路を形成す
るため定められた変換手順によりスイッチングするステ
ップと、出力ポートの１つに接続され、前記試験用信号
を検出することにより、通話路の導通を確認するステッ
プと、前記諸ステップを制御するステップを有する。
【０００６】また、本発明のＡＴＭ／ＳＴＭスイッチ導
通試験装置は、複数の入力ポートと複数の出力ポートと
の間で交換を行うＡＴＭまたはＳＴＭの通話路における
ＡＴＭ／ＳＴＭ導通試験装置であって、入力ポートの１
つに接続され、試験用信号を発生する試験用信号発生装
置と、全出力ポートに接続されており、前記試験用信号
発生装置で発生された試験用信号を出力ポートから抽出
する試験用ドロッパーと、全入力ポートに接続されてお
り、前記試験用ドロッパーで抽出した信号を定められた
対象入力ポートに挿入する試験用インサータと、各出力
ポートからの試験用信号を異なる入力ポートにフィード
バックし、出力するように通話路装置内で通話路を形成
するため定められた変換手順によるスイッチング制御装
置と、出力ポートの１つに接続され、前記試験用信号を
検出することにより、通話路の導通を確認する試験用信
号確認装置と、試験用信号発生装置と試験用信号確認装
置とスイッチング制御装置と試験用ドロッパーと試験用
インサータを制御する、導通確認試験装置を有する。
通試験装置は、複数の入力ポートと複数の出力ポートと
の間で交換を行うＡＴＭまたはＳＴＭの通話路における
ＡＴＭ／ＳＴＭ導通試験装置であって、入力ポートの１
つに接続され、試験用信号を発生する試験用信号発生装
置と、全出力ポートに接続されており、前記試験用信号
発生装置で発生された試験用信号を出力ポートから抽出
する試験用ドロッパーと、全入力ポートに接続されてお
り、前記試験用ドロッパーで抽出した信号を定められた
対象入力ポートに挿入する試験用インサータと、各出力
ポートからの試験用信号を異なる入力ポートにフィード
バックし、出力するように通話路装置内で通話路を形成
するため定められた変換手順によるスイッチング制御装
置と、出力ポートの１つに接続され、前記試験用信号を
検出することにより、通話路の導通を確認する試験用信
号確認装置と、試験用信号発生装置と試験用信号確認装
置とスイッチング制御装置と試験用ドロッパーと試験用
インサータを制御する、導通確認試験装置を有する。
【０００７】また、前記定められた対象入力ポートは、
前記試験用ドロッパーにより抽出された任意のポート番
号の値に入力ポートあるいは出力ポートのポート数を加
え、前記加えられた値からフィードバックする出力ポー
トの入力ポートとの相対差の値より１少ない値を減じて
得られる値を前記ポート数で除し、得られる剰余の数値
を対象入力ポートとする。
前記試験用ドロッパーにより抽出された任意のポート番
号の値に入力ポートあるいは出力ポートのポート数を加
え、前記加えられた値からフィードバックする出力ポー
トの入力ポートとの相対差の値より１少ない値を減じて
得られる値を前記ポート数で除し、得られる剰余の数値
を対象入力ポートとする。
【０００８】また、前記定められた変換手順は、任意の
ポート番号の値を前記ポート番号の値にフィードバック
する出力ポートの入力ポートとの相対差の値を加え前記
ポート数で除し、得られる剰余の数値に変換する手順と
する。
ポート番号の値を前記ポート番号の値にフィードバック
する出力ポートの入力ポートとの相対差の値を加え前記
ポート数で除し、得られる剰余の数値に変換する手順と
する。
【０００９】
【作用】本発明のＡＴＭ／ＳＴＭスイッチ導通試験方法
とその装置は、複数の入力ポートと複数の出力ポートと
の間で交換を行うＡＴＭまたはＳＴＭの通話路における
ＡＴＭ／ＳＴＭ導通試験方法であって、入力ポートの１
つに接続され、試験用信号を発生すると、発生された前
記試験用信号を出力ポートから抽出し、前記抽出された
信号を定められた対象入力ポートに挿入し、つぎに出力
ポートから異なる入力ポートにフィードバックし、出力
するように通話路装置内で通話路を形成するため定めら
れた変換手順によりスイッチングして、出力ポートの１
つに接続し、前記試験用信号を検出することにより、通
話路の導通を確認する。さらに、自動的に通話路の導通
試験を全てのスイッチの組合わせについて行う。
とその装置は、複数の入力ポートと複数の出力ポートと
の間で交換を行うＡＴＭまたはＳＴＭの通話路における
ＡＴＭ／ＳＴＭ導通試験方法であって、入力ポートの１
つに接続され、試験用信号を発生すると、発生された前
記試験用信号を出力ポートから抽出し、前記抽出された
信号を定められた対象入力ポートに挿入し、つぎに出力
ポートから異なる入力ポートにフィードバックし、出力
するように通話路装置内で通話路を形成するため定めら
れた変換手順によりスイッチングして、出力ポートの１
つに接続し、前記試験用信号を検出することにより、通
話路の導通を確認する。さらに、自動的に通話路の導通
試験を全てのスイッチの組合わせについて行う。
【００１０】
【実施例】本発明の一実施例を図面を参照して説明す
る。
る。
【００１１】図１は、本発明の原理を示すブロック図で
ある。図１において１は複数の入力ポート、２は複数の
出力ポート、３は入力ポートと出力ポートの間で交換を
行う通話路である。保守機能として、試験用信号を発生
する試験用信号発生装置４が複数の入力ポートのなかの
１つにのみ接続されており、試験用信号を受信する試験
用信号確認装置５が複数出力ポートのなかの１つにのみ
接続されている。
ある。図１において１は複数の入力ポート、２は複数の
出力ポート、３は入力ポートと出力ポートの間で交換を
行う通話路である。保守機能として、試験用信号を発生
する試験用信号発生装置４が複数の入力ポートのなかの
１つにのみ接続されており、試験用信号を受信する試験
用信号確認装置５が複数出力ポートのなかの１つにのみ
接続されている。
【００１２】出力ポートからの信号を抽出する試験用ド
ロッパー６が複数の出力ポートに接続されており、試験
用ドロッパー６で抽出した信号を挿入する試験用インサ
ータ７が複数の入力ポートに接続されている。さらに、
通話路３内でパスを形成するためのスイッチング制御装
置８が通話路３に接続されている。また、試験用信号発
生装置４と試験用信号確認装置５とスイッチング制御装
置８と試験用ドロッパー６と試験用インサータ７を制御
する導通確認試験装置９が各装置に接続されている。
ロッパー６が複数の出力ポートに接続されており、試験
用ドロッパー６で抽出した信号を挿入する試験用インサ
ータ７が複数の入力ポートに接続されている。さらに、
通話路３内でパスを形成するためのスイッチング制御装
置８が通話路３に接続されている。また、試験用信号発
生装置４と試験用信号確認装置５とスイッチング制御装
置８と試験用ドロッパー６と試験用インサータ７を制御
する導通確認試験装置９が各装置に接続されている。
【００１３】試験用信号発生装置４で発生された試験信
号は通話路３を介して試験用ドロッパー６により抽出さ
れ、試験用インサータ７により試験対象入力ポートに挿
入し、更に、試験用ドロッパー６により抽出され、試験
用インサータ７により他の試験対象入力ポートに挿入す
る動作を試験対象入力ポート数の分繰り返し、最後に、
試験用信号確認装置５で試験信号を確認することにより
通話路３の試験対象ルートの導通が確認される。
号は通話路３を介して試験用ドロッパー６により抽出さ
れ、試験用インサータ７により試験対象入力ポートに挿
入し、更に、試験用ドロッパー６により抽出され、試験
用インサータ７により他の試験対象入力ポートに挿入す
る動作を試験対象入力ポート数の分繰り返し、最後に、
試験用信号確認装置５で試験信号を確認することにより
通話路３の試験対象ルートの導通が確認される。
【００１４】次にＡＴＭスイッチにおける実施例につい
て説明する。
て説明する。
【００１５】図２〜図４は本発明の実施例によるＡＴＭ
通話路の構成を示すブロック図である。図２において、
３６０は、ＡＴＭ通話路であり、＃０から始まるｎ本の
入力ポート３０１のいずれかからのセルを＃０から始ま
るｎ本の出力ポート３１１のいずれかに出力する交換動
作をする。
通話路の構成を示すブロック図である。図２において、
３６０は、ＡＴＭ通話路であり、＃０から始まるｎ本の
入力ポート３０１のいずれかからのセルを＃０から始ま
るｎ本の出力ポート３１１のいずれかに出力する交換動
作をする。
【００１６】入力ポート３０１から入力されたセルはス
イッチング制御装置により出力ポートを指定するＴＡＧ
情報とＶＰＩ／ＶＣＩ情報を設定してパス接続動作を行
う。
イッチング制御装置により出力ポートを指定するＴＡＧ
情報とＶＰＩ／ＶＣＩ情報を設定してパス接続動作を行
う。
【００１７】導通試験では、１つの入力ポートに対し
て、ｎをポート数とすると、０ポートから（ｎ−１）ポ
ートまでの出力ポートに対してパス導通確認を行う。
て、ｎをポート数とすると、０ポートから（ｎ−１）ポ
ートまでの出力ポートに対してパス導通確認を行う。
【００１８】本実施例では、任意の入力ポートａに対し
て、ｍを出力ポートの入力ポートとの相対値とすると、
出力ポートａ十ｍとし、ｍを０からｎ−１まで変化する
ことにより、導通試験を実現するものとする。また、以
下は、ｍ＝１（図７のように１ポート入力と出力でずれ
ている）の場合の例を示す。
て、ｍを出力ポートの入力ポートとの相対値とすると、
出力ポートａ十ｍとし、ｍを０からｎ−１まで変化する
ことにより、導通試験を実現するものとする。また、以
下は、ｍ＝１（図７のように１ポート入力と出力でずれ
ている）の場合の例を示す。
【００１９】また、試験セル発生回路３３０から出力さ
れるセルのＶＣＩを”Ｇ”で、試験セル確認回路３３１
に入力されるセルのＶＣＩを”Ｃ”で、試験終了を識別
するためのセルのＶＣＩを”ＴＳＴ”であるとする。
れるセルのＶＣＩを”Ｇ”で、試験セル確認回路３３１
に入力されるセルのＶＣＩを”Ｃ”で、試験終了を識別
するためのセルのＶＣＩを”ＴＳＴ”であるとする。
【００２０】以下、導通試験の動作を図２〜図６によっ
て説明する。 試験用ドロッパー３４１／インサータ３４０の対象テ
ーブル設定 図６は、試験用ドロッパーから抽出したＶＣＩとそのＶ
ＣＩに対応し試験用インサータにより挿入される入力ポ
ートとの対象テーブルを示す。
て説明する。 試験用ドロッパー３４１／インサータ３４０の対象テ
ーブル設定 図６は、試験用ドロッパーから抽出したＶＣＩとそのＶ
ＣＩに対応し試験用インサータにより挿入される入力ポ
ートとの対象テーブルを示す。
【００２１】この実施例では、ＶＣＩ”０”のセルを試
験用ドロッパーで抽出し、試験用インサータにおいてポ
ート”０”に挿入し、定められた対象入力ポートすなわ
ち、ＶＣＩ”ａ”のセル（但しａ＜ｎ）を試験用ドロッ
パーで抽出し、試験用インサータにおいて（ａ＋ｎ−
（ｍ−１））／ｎの剰余ポート”（ｍ＝１の時、剰余は
ａ）”に挿入する。図６においては、ＶＣＩ＝ｎ−１に
対し入力ポート＝（（ｎ−１）＋ｎ−（ｍ−１））％ｎ
と表現されている。 スイッチング制御装置３５０の設定 図５は、スイッチング制御装置３５０における入力ＶＣ
Ｉから出力ＶＣＩ／ＴＡＧへの変換テーブルを示す。
験用ドロッパーで抽出し、試験用インサータにおいてポ
ート”０”に挿入し、定められた対象入力ポートすなわ
ち、ＶＣＩ”ａ”のセル（但しａ＜ｎ）を試験用ドロッ
パーで抽出し、試験用インサータにおいて（ａ＋ｎ−
（ｍ−１））／ｎの剰余ポート”（ｍ＝１の時、剰余は
ａ）”に挿入する。図６においては、ＶＣＩ＝ｎ−１に
対し入力ポート＝（（ｎ−１）＋ｎ−（ｍ−１））％ｎ
と表現されている。 スイッチング制御装置３５０の設定 図５は、スイッチング制御装置３５０における入力ＶＣ
Ｉから出力ＶＣＩ／ＴＡＧへの変換テーブルを示す。
【００２２】複数の被試験対象パスと、試験セル発生回
路からの入力ポートと、試験セル確認回路への出力ポー
トとを設定し、複数の被試験対象パスを、設定変更する
ことなく、一度に試験を行う。
路からの入力ポートと、試験セル確認回路への出力ポー
トとを設定し、複数の被試験対象パスを、設定変更する
ことなく、一度に試験を行う。
【００２３】この実施例では、図５に示すように、入力
ＶＣＩ”１”を出力ＶＣＩ”２”／ＴＡＧ”２”に変換
し、定められた変換手順すなわち、入力ＶＣＩ”ａ”を
ＶＣＩ”ａ十ｍをｎで割った剰余”／ＴＡＧ”ａ十ｍを
ｎで割った剰余”に変換する（但し、ａ＜ｎとする）。 スイッチング制御装置３５０の変換テーブル補正 試験対象最老番のルートである入力ポート３０１の＃
（ｎ−１）から入力されるＶＣＩ”ｎ−１”のセルを試
験終了を識別するＶＣＩ＝”ＴＳＴ”に変換する。この
実施例では入力ＶＣＩ＝”ｎ−１”に対応する出力ＶＣ
Ｉ＝”（（ｎ−１）＋ｍ）％ｎ”を出力ＶＣＩ＝”ＴＳ
Ｔ”に変更する。 試験セル発生回路３３０の出力ＶＣＩ＝”Ｇ”による
セル出力 図３は、試験セル発生回路３３０から試験対象最若番入
力ポート３０１の＃０に試験セルを導くまでのルートを
示している。
ＶＣＩ”１”を出力ＶＣＩ”２”／ＴＡＧ”２”に変換
し、定められた変換手順すなわち、入力ＶＣＩ”ａ”を
ＶＣＩ”ａ十ｍをｎで割った剰余”／ＴＡＧ”ａ十ｍを
ｎで割った剰余”に変換する（但し、ａ＜ｎとする）。 スイッチング制御装置３５０の変換テーブル補正 試験対象最老番のルートである入力ポート３０１の＃
（ｎ−１）から入力されるＶＣＩ”ｎ−１”のセルを試
験終了を識別するＶＣＩ＝”ＴＳＴ”に変換する。この
実施例では入力ＶＣＩ＝”ｎ−１”に対応する出力ＶＣ
Ｉ＝”（（ｎ−１）＋ｍ）％ｎ”を出力ＶＣＩ＝”ＴＳ
Ｔ”に変更する。 試験セル発生回路３３０の出力ＶＣＩ＝”Ｇ”による
セル出力 図３は、試験セル発生回路３３０から試験対象最若番入
力ポート３０１の＃０に試験セルを導くまでのルートを
示している。
【００２４】試験セル発生回路３３０から出力されるＶ
ＣＩ＝”Ｇ”のセルは、図５に示す変換テーブルにより
出力ＶＣＩ＝０／ＴＡＧ＝０に変換され、さらに試験用
ドロッパー３４１／試験用インサータ３４０により、入
力ポート３０１の＃０によりドロップインサートされ
る。
ＣＩ＝”Ｇ”のセルは、図５に示す変換テーブルにより
出力ＶＣＩ＝０／ＴＡＧ＝０に変換され、さらに試験用
ドロッパー３４１／試験用インサータ３４０により、入
力ポート３０１の＃０によりドロップインサートされ
る。
【００２５】これで、試験対象入りポート最若番に信号
を導く。
を導く。
【００２６】その後、試験対象ルートである入力ポート
３０１の＃０からの入力ＶＣＩ＝０のセルは、ＴＡＧ＝
１に変換され出力ポート３１１の＃１に出力される。さ
らに、試験用ドロッパー３４１と試験用インサータ３４
０により、入力ポート３０１の＃１に導かれる。
３０１の＃０からの入力ＶＣＩ＝０のセルは、ＴＡＧ＝
１に変換され出力ポート３１１の＃１に出力される。さ
らに、試験用ドロッパー３４１と試験用インサータ３４
０により、入力ポート３０１の＃１に導かれる。
【００２７】以降、試験対象パス分（ｎ回）本動作を繰
り返す。図７はこの際の試験対象ルートを示している。
り返す。図７はこの際の試験対象ルートを示している。
【００２８】最後に、入力ポート３０１の＃（ｎ−１）
から入力されたＶＣＩ＝（ｎ−１）のセルは、試験終了
を意味するＶＣＩ＝”ＴＳＴ”とＴＡＧが”（（ｎ−
１）十ｍ）／ｎの剰余”に変換され、出力ポート３１１
の＃”（（ｎ−１）十ｍ）／ｎの剰余”に出力される。
から入力されたＶＣＩ＝（ｎ−１）のセルは、試験終了
を意味するＶＣＩ＝”ＴＳＴ”とＴＡＧが”（（ｎ−
１）十ｍ）／ｎの剰余”に変換され、出力ポート３１１
の＃”（（ｎ−１）十ｍ）／ｎの剰余”に出力される。
【００２９】図４は、最後に、試験セルを試験セル確認
回路３３１に導くまでのルートを示している。
回路３３１に導くまでのルートを示している。
【００３０】上記変換テーブルの入力ＶＣＩ＝ＴＳＴの
セルは、試験用ドロッパー３４１／試験用インサータ３
４０により、ドロップインサートされ、入力ポート３０
１の＃０に導かれ、変換テーブルによりＶＣＩ＝”Ｃ”
／ＴＡＧ＝”試験セル確認回路対応”に変換され、試験
用セル確認回路３３１に導かれる。 試験セル確認回路３３１による導通の確認 試験セル確認回路３３１により導通を確認する。 確認できない際の導通確認の繰り返し 項が確認できない際は、ｎの範囲を１／２にし、若番
側／老番側それぞれで〜項を繰り返す。範囲が１に
なるまで導通確認ができない側を繰り返し実行すること
により障害ポートの特定を行う。
セルは、試験用ドロッパー３４１／試験用インサータ３
４０により、ドロップインサートされ、入力ポート３０
１の＃０に導かれ、変換テーブルによりＶＣＩ＝”Ｃ”
／ＴＡＧ＝”試験セル確認回路対応”に変換され、試験
用セル確認回路３３１に導かれる。 試験セル確認回路３３１による導通の確認 試験セル確認回路３３１により導通を確認する。 確認できない際の導通確認の繰り返し 項が確認できない際は、ｎの範囲を１／２にし、若番
側／老番側それぞれで〜項を繰り返す。範囲が１に
なるまで導通確認ができない側を繰り返し実行すること
により障害ポートの特定を行う。
【００３１】次にＳＴＭスイッチにおける実施例を図８
〜図１０を参照して説明する。
〜図１０を参照して説明する。
【００３２】図８において、９６０は、ＳＴＭ通話路で
あり、＃０から始まるｎ本の入力タイムスロット（以下
ＴＳと称する）９０１のいずれかからのＳＴＭのＴＳの
情報を＃０から始まるｎ本の出力ＴＳ９１１のいずれか
に出力する交換動作をする。
あり、＃０から始まるｎ本の入力タイムスロット（以下
ＴＳと称する）９０１のいずれかからのＳＴＭのＴＳの
情報を＃０から始まるｎ本の出力ＴＳ９１１のいずれか
に出力する交換動作をする。
【００３３】入力ＴＳ９０１から入力されたＴＳ情報
は、スイッチング制御装置により指示された出力ＴＳに
接続され、通話路接続動作を行う。
は、スイッチング制御装置により指示された出力ＴＳに
接続され、通話路接続動作を行う。
【００３４】導通試験では、１つの入力ＴＳに対して、
ｎをＴＳ数とすると、ＴＳ＃０からＴＳ＃（ｎ−１）ま
での出力ＴＳに対して通話路導通確認を行う。
ｎをＴＳ数とすると、ＴＳ＃０からＴＳ＃（ｎ−１）ま
での出力ＴＳに対して通話路導通確認を行う。
【００３５】本実施例では、任意の入力ＴＳ＃ａに対し
て、ｍを出力ＴＳの入力ＴＳとの相対値とすると、出力
ＴＳ＃（ａ十ｍ）とし、ｍを０から（ｎ−１）まで変化
することにより、導通試験を実現するものとする。ま
た、以下は、ｍ＝１（図１３のように１ＴＳ入力と出力
でずれている）の場合の例を示す。
て、ｍを出力ＴＳの入力ＴＳとの相対値とすると、出力
ＴＳ＃（ａ十ｍ）とし、ｍを０から（ｎ−１）まで変化
することにより、導通試験を実現するものとする。ま
た、以下は、ｍ＝１（図１３のように１ＴＳ入力と出力
でずれている）の場合の例を示す。
【００３６】また、ＴＳ＃（ＧＣ）の情報は、試験情報
発生回路３３０から出力されるＴＳ情報であり、試験情
報確認回路３３１に入力されるＴＳ情報である。ＴＳ＃
（ＴＳＴ）の情報は、試験対象最若番の入力ＴＳへの挿
入情報であり、試験対象最老番の出力ＴＳからの抽出情
報である。ＴＳ＃（ＧＣ）とＴＳ＃（ＴＳＴ）は共に試
験対象ＴＳ＃０〜ＴＳ＃（ｎ−１）とは異なるＴＳであ
る。
発生回路３３０から出力されるＴＳ情報であり、試験情
報確認回路３３１に入力されるＴＳ情報である。ＴＳ＃
（ＴＳＴ）の情報は、試験対象最若番の入力ＴＳへの挿
入情報であり、試験対象最老番の出力ＴＳからの抽出情
報である。ＴＳ＃（ＧＣ）とＴＳ＃（ＴＳＴ）は共に試
験対象ＴＳ＃０〜ＴＳ＃（ｎ−１）とは異なるＴＳであ
る。
【００３７】以下、導通試験の動作を図８〜図１２によ
って説明する。 試験用ドロッパー９４１／インサータ９４０の対象テ
ーブル設定 図１２は、試験用ドロッパーから抽出したＴＳとそのＴ
Ｓに対応し試験用インサータにより挿入される入力ＴＳ
との対象テーブルを示す。
って説明する。 試験用ドロッパー９４１／インサータ９４０の対象テ
ーブル設定 図１２は、試験用ドロッパーから抽出したＴＳとそのＴ
Ｓに対応し試験用インサータにより挿入される入力ＴＳ
との対象テーブルを示す。
【００３８】この実施例では、ＴＳ＃１の情報を試験用
ドロッパーで抽出し、試験用インサータにおいてＴＳ＃
１に挿入し、定められた対象入力ＴＳすなわち、ＴＳ＃
ａの情報（但しａ＜ｎとする）を試験用ドロッパーで抽
出し、試験用インサータにおいてＴＳ＃”（ａ＋ｎ−
（ｍ−１））／ｎの剰余”（ＴＳ”（ｍ＝１の時、剰余
はａ）”）に挿入する。図１２の中では抽出ＴＳ＝ｎ−
１に対して挿入ＴＳ＝（（ｎ−１）＋ｎ−（ｍ−１））
％ｎと表現されている。 スイッチング制御装置９５０の設定 図１１は、スイッチング制御装置９５０における入力Ｔ
Ｓから出力ＴＳへの変換テーブルを示す。
ドロッパーで抽出し、試験用インサータにおいてＴＳ＃
１に挿入し、定められた対象入力ＴＳすなわち、ＴＳ＃
ａの情報（但しａ＜ｎとする）を試験用ドロッパーで抽
出し、試験用インサータにおいてＴＳ＃”（ａ＋ｎ−
（ｍ−１））／ｎの剰余”（ＴＳ”（ｍ＝１の時、剰余
はａ）”）に挿入する。図１２の中では抽出ＴＳ＝ｎ−
１に対して挿入ＴＳ＝（（ｎ−１）＋ｎ−（ｍ−１））
％ｎと表現されている。 スイッチング制御装置９５０の設定 図１１は、スイッチング制御装置９５０における入力Ｔ
Ｓから出力ＴＳへの変換テーブルを示す。
【００３９】複数の被試験対象通話路と、試験情報発生
回路からの入力ＴＳと、試験情報確認回路への出力ＴＳ
とを設定し、複数の被試験対象通話路を、設定変更する
ことなく、一度に試験を行う。
回路からの入力ＴＳと、試験情報確認回路への出力ＴＳ
とを設定し、複数の被試験対象通話路を、設定変更する
ことなく、一度に試験を行う。
【００４０】この実施例では、図１１に示すように、入
力ＴＳ＃１を出力ＴＳ＃２に変換し、定められた変換手
順すなわち、入力ＴＳ＃ａをＴＳ＃”（ａ十ｍ）をｎで
割った剰余”に変換する（但し、ａ＜ｎとする）。
力ＴＳ＃１を出力ＴＳ＃２に変換し、定められた変換手
順すなわち、入力ＴＳ＃ａをＴＳ＃”（ａ十ｍ）をｎで
割った剰余”に変換する（但し、ａ＜ｎとする）。
【００４１】図１１の中では入力ＴＳ＝ｎ−１に対して
出力ＴＳ＝（（ｎ−１）＋ｍ）％ｎ）と表現されてい
る。 試験用ドロッパー９４１／試験用インサータ９４０の
対象テーブル補正 試験対象最老番の通話路ルートにおいて、入力ＴＳ＃
（ｎ−１）の通話路接続先である出力ＴＳ＃”（ａ＋
ｍ）をｎで割った剰余”を試験用ドロッパー／試験用イ
ンサータにより、挿入ＴＳ＃（ＴＳＴ）に挿入するよう
に対象テーブルの補正を行う。
出力ＴＳ＝（（ｎ−１）＋ｍ）％ｎ）と表現されてい
る。 試験用ドロッパー９４１／試験用インサータ９４０の
対象テーブル補正 試験対象最老番の通話路ルートにおいて、入力ＴＳ＃
（ｎ−１）の通話路接続先である出力ＴＳ＃”（ａ＋
ｍ）をｎで割った剰余”を試験用ドロッパー／試験用イ
ンサータにより、挿入ＴＳ＃（ＴＳＴ）に挿入するよう
に対象テーブルの補正を行う。
【００４２】この実施例では、変換テーブルにおいて、
入力ＴＳ＃（ｎ−１）に対応する出力ＴＳは、出力ＴＳ
＃０となり、対象テーブルの抽出ＴＳ＃０に対応する挿
入ＴＳ＃０を挿入ＴＳ＃（ＴＳＴ）に補正する。 試験情報発生回路９３０の出力ＴＳ＝”ＧＣ”による
情報出力 図９は、試験情報発生回路９３０から試験対象最若番入
力ＴＳに試験情報を導くまでのルートを示している。
入力ＴＳ＃（ｎ−１）に対応する出力ＴＳは、出力ＴＳ
＃０となり、対象テーブルの抽出ＴＳ＃０に対応する挿
入ＴＳ＃０を挿入ＴＳ＃（ＴＳＴ）に補正する。 試験情報発生回路９３０の出力ＴＳ＝”ＧＣ”による
情報出力 図９は、試験情報発生回路９３０から試験対象最若番入
力ＴＳに試験情報を導くまでのルートを示している。
【００４３】試験情報発生回路９３０から出力されるＴ
Ｓ＃（ＧＣ）の情報は、図１１に示す変換テーブルによ
り出力ＴＳ＃（ＴＳＴ）に変換され、さらに試験用ドロ
ッパー９４１／試験用インサータ９４０により、入力Ｔ
Ｓ＃０に導かれる。これで、入力ＴＳ最若番の試験対象
ルートにＴＳ情報を導く。
Ｓ＃（ＧＣ）の情報は、図１１に示す変換テーブルによ
り出力ＴＳ＃（ＴＳＴ）に変換され、さらに試験用ドロ
ッパー９４１／試験用インサータ９４０により、入力Ｔ
Ｓ＃０に導かれる。これで、入力ＴＳ最若番の試験対象
ルートにＴＳ情報を導く。
【００４４】その後、試験対象ルートである入力ＴＳ＃
０からのＴＳ情報は、出力ＴＳ＃１に出力される。さら
に、試験用ドロッパー９４１と試験用インサータ９４０
により、入力ＴＳ＃１に導かれる。
０からのＴＳ情報は、出力ＴＳ＃１に出力される。さら
に、試験用ドロッパー９４１と試験用インサータ９４０
により、入力ＴＳ＃１に導かれる。
【００４５】以降、試験対象通話路分（ｎ回）本動作を
繰り返す。図１３はこの際の試験対象ルートを示してい
る。
繰り返す。図１３はこの際の試験対象ルートを示してい
る。
【００４６】最後に、入力ＴＳ＃（ｎ−１）から入力さ
れたＴＳ情報は、出力ＴＳ＃”（（ｎ−１）十ｍ）／ｎ
の剰余”に出力される。
れたＴＳ情報は、出力ＴＳ＃”（（ｎ−１）十ｍ）／ｎ
の剰余”に出力される。
【００４７】図１０は、最後に、試験情報を試験情報確
認回路９３１に導くまでのルートを示している。同図に
おいて出力ＴＳ＃０の情報は、試験用ドロッパー９４１
／試験用インサータ９４０により、入力ＴＳ＃（ＴＳ
Ｔ）に出力され、更に出力ＴＳ＃（ＧＣ）に接続される
ことで試験情報確認回路に接続する。 試験情報確認回路９３１による導通の確認 試験情報確認回路９３１により導通を確認する。 確認できない際の導通確認の繰り返し 項が確認できない際は、ｎの範囲を１／２にし、若番
側／老番側それぞれで〜項を繰り返す。範囲が１に
なるまで導通確認ができない側を繰り返し実行すること
により障害ＴＳの特定を行う。
認回路９３１に導くまでのルートを示している。同図に
おいて出力ＴＳ＃０の情報は、試験用ドロッパー９４１
／試験用インサータ９４０により、入力ＴＳ＃（ＴＳ
Ｔ）に出力され、更に出力ＴＳ＃（ＧＣ）に接続される
ことで試験情報確認回路に接続する。 試験情報確認回路９３１による導通の確認 試験情報確認回路９３１により導通を確認する。 確認できない際の導通確認の繰り返し 項が確認できない際は、ｎの範囲を１／２にし、若番
側／老番側それぞれで〜項を繰り返す。範囲が１に
なるまで導通確認ができない側を繰り返し実行すること
により障害ＴＳの特定を行う。
【００４８】
【発明の効果】以上説明したように本発明は、入力ポー
ト／出力ポート毎に折返し手段を必要とせず通話路のみ
で試験が行えるため、交換機運用中において保守のため
通話路の導通試験をサービスの中断なしで全ての組合わ
せについて実施でき、ｎスイッチの場合、従来に比較
し、導通確認試験時間が１／ｎに短縮できる効果があ
る。
ト／出力ポート毎に折返し手段を必要とせず通話路のみ
で試験が行えるため、交換機運用中において保守のため
通話路の導通試験をサービスの中断なしで全ての組合わ
せについて実施でき、ｎスイッチの場合、従来に比較
し、導通確認試験時間が１／ｎに短縮できる効果があ
る。
【図１】本発明の原理を示すブロック図
【図２】本発明の一実施例のＡＴＭスイッチのブロック
図
図
【図３】本発明の一実施例のＡＴＭスイッチのブロック
図で、入力ポート最若番に導くまでのルート
図で、入力ポート最若番に導くまでのルート
【図４】本発明の一実施例のＡＴＭスイッチのブロック
図で、試験セル確認回路に導くまでのルート
図で、試験セル確認回路に導くまでのルート
【図５】ＡＴＭでのスィッチング制御における変換テー
ブル図
ブル図
【図６】ＡＴＭでの試験用ドロッパー／インサータ制御
における対象テーブル図
における対象テーブル図
【図７】ＡＴＭスイッチの試験対象ルート図の例
【図８】本発明の一実施例のＳＴＭスイッチのブロック
図
図
【図９】本発明の一実施例のＳＴＭスイッチのブロック
図で、入力ＴＳ最若番に導くまでのルート
図で、入力ＴＳ最若番に導くまでのルート
【図１０】本発明の一実施例のＳＴＭスイッチのブロッ
ク図で、試験セル確認回路に導くまでのルート
ク図で、試験セル確認回路に導くまでのルート
【図１１】ＳＴＭでのスイッチング制御における変換テ
ーブル図
ーブル図
【図１２】ＳＴＭでの試験用ドロッパー／インサータ制
御における対象テーブル図
御における対象テーブル図
【図１３】ＳＴＭスイッチの試験対象ルート図の例
【図１４】従来技術の原理を示すブロック図
１ 複数の入力ポート ２ 複数の出力ポート ３ 入力ポートと出力ポートの間で交換を行う通話路 ４ 試験用信号発生装置 ５ 試験用信号確認装置 ６ 試験用ドロッパー ７ 試験用インサータ ８ スイッチング制御装置 ９ 導通確認試験装置 ３０１ 入力ポート ３１１ 出力ポート ３３０ 試験セル発生回路 ３３１ 試験セル確認回路 ３４０、９４０ 試験用インサータ ３４１、９４１ 試験用ドロッパー ３５０、９５０ スイッチング制御装置（変換テーブ
ル） ３５１、９５１ 対象テーブル ３６０ ＡＴＭ通話路 ９０１ 入力ＴＳ ９１１ 出力ＴＳ ９３０ 試験情報発生回路 ９３１ 試験情報確認回路 ９６０ ＳＴＭ通話路
ル） ３５１、９５１ 対象テーブル ３６０ ＡＴＭ通話路 ９０１ 入力ＴＳ ９１１ 出力ＴＳ ９３０ 試験情報発生回路 ９３１ 試験情報確認回路 ９６０ ＳＴＭ通話路
Claims (4)
- 【請求項１】 複数の入力ポートと複数の出力ポートと
の間で交換を行うＡＴＭまたはＳＴＭの通話路における
ＡＴＭ／ＳＴＭ導通試験方法であって、 入力ポートの１つに接続され、試験用信号を発生するス
テップと、 全出力ポートに接続されており、発生された前記試験用
信号を出力ポートから抽出するステップと、 全入力ポートに接続されており、前記抽出された信号を
定められた対象入力ポートに挿入するステップと、 各出力ポートからの試験用信号を異なる入力ポートにフ
ィードバックし、出力するように通話路装置内で通話路
を形成するため定められた変換手順によりスイッチング
するステップと、 出力ポートの１つに接続され、前記試験用信号を検出す
ることにより、通話路の導通を確認するステップと、 前記諸ステップを制御するステップを有するＡＴＭ／Ｓ
ＴＭスイッチの導通試験方法。 - 【請求項２】 複数の入力ポートと複数の出力ポートと
の間で交換を行うＡＴＭまたはＳＴＭの通話路における
ＡＴＭ／ＳＴＭ導通試験装置であって、 入力ポートの１つに接続され、試験用信号を発生する試
験用信号発生装置と、 全出力ポートに接続されており、前記試験用信号発生装
置で発生された試験用信号を出力ポートから抽出する試
験用ドロッパーと、 全入力ポートに接続されており、前記試験用ドロッパー
で抽出した信号を定められた対象入力ポートに挿入する
試験用インサータと、 各出力ポートからの試験用信号を異なる入力ポートにフ
ィードバックし、出力するように通話路装置内で通話路
を形成するため定められた変換手順によるスイッチング
制御装置と、 出力ポートの１つに接続され、前記試験用信号を検出す
ることにより、通話路の導通を確認する試験用信号確認
装置と、 試験用信号発生装置と試験用信号確認装置とスイッチン
グ制御装置と試験用ドロッパーと試験用インサータを制
御する、導通確認試験装置を有するＡＴＭ／ＳＴＭスイ
ッチの導通試験装置。 - 【請求項３】 前記定められた対象入力ポートが、 前記試験用ドロッパーにより抽出された任意のポート番
号の値に入力ポートあるいは出力ポートのポート数を加
え、前記加えられた値からフィードバックする出力ポー
トの入力ポートとの相対差の値より１少ない値を減じて
得られる値を前記ポート数で除し、得られる剰余の数値
を対象入力ポートとする請求項２記載のＡＴＭ／ＳＴＭ
スイッチの導通試験装置。 - 【請求項４】 前記定められた変換手順が、 任意のポート番号の値を前記ポート番号の値にフィード
バックする出力ポートの入力ポートとの相対差の値を加
え前記ポート数で除し、得られる剰余の数値に変換する
手順とする請求項２記載のＡＴＭ／ＳＴＭスイッチの導
通試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7168447A JPH0918496A (ja) | 1995-07-04 | 1995-07-04 | Ａｔｍ／ｓｔｍスイッチ導通試験方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7168447A JPH0918496A (ja) | 1995-07-04 | 1995-07-04 | Ａｔｍ／ｓｔｍスイッチ導通試験方法とその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918496A true JPH0918496A (ja) | 1997-01-17 |
Family
ID=15868287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7168447A Pending JPH0918496A (ja) | 1995-07-04 | 1995-07-04 | Ａｔｍ／ｓｔｍスイッチ導通試験方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918496A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6519230B1 (en) | 1998-05-07 | 2003-02-11 | Fujitsu Limited | Device for testing synchronous-transfer-mode switch |
| JP2008271264A (ja) * | 2007-04-23 | 2008-11-06 | Nec Engineering Ltd | クロスコネクトパス試験システム及びそれに用いるパス試験方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268668A (ja) * | 1993-03-10 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 通話路導通試験装置 |
-
1995
- 1995-07-04 JP JP7168447A patent/JPH0918496A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268668A (ja) * | 1993-03-10 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 通話路導通試験装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6519230B1 (en) | 1998-05-07 | 2003-02-11 | Fujitsu Limited | Device for testing synchronous-transfer-mode switch |
| JP2008271264A (ja) * | 2007-04-23 | 2008-11-06 | Nec Engineering Ltd | クロスコネクトパス試験システム及びそれに用いるパス試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4858224A (en) | Diagnostic method of equipment and system using the same | |
| EP1298830B1 (en) | Identifying and synchronizing permuted channels in a parallel bit error rate tester | |
| US5265089A (en) | Loopback test circuit | |
| US5101151A (en) | Printed circuit board test system and application thereof to testing printed circuit boards forming a digital signal multiplex-demultiplex equipment | |
| EP0494772B1 (en) | Cell switch and network with simplified testing | |
| US5504754A (en) | Method and arrangement for the load testing of a switch for cell structured digital data | |
| JPH0918496A (ja) | Ａｔｍ／ｓｔｍスイッチ導通試験方法とその装置 | |
| EP0145194A1 (en) | Automatic test equipment | |
| US6847608B1 (en) | Path management and test method for switching system | |
| US5821640A (en) | Electrical switching assembly | |
| JPH06268668A (ja) | 通話路導通試験装置 | |
| JP2833525B2 (ja) | Ａｔｍ／ｓｔｍ交換通話路の導通試験方式 | |
| JP2770766B2 (ja) | Ａｔｍ導通特性試験装置および方法 | |
| JPH06188918A (ja) | パケット交換機 | |
| JP2639345B2 (ja) | Ａｔｍスイッチ試験装置 | |
| JP2000216746A (ja) | ディジタルネットワ―クの通信設備で使用する特定用途向け集積回路（ａｓｉｃ） | |
| JPH06169299A (ja) | 伝送路監視方式 | |
| JP2978766B2 (ja) | Ａｔｍ交換機システムのループバック方式 | |
| US5473597A (en) | Test circuit of multiplex equipment | |
| JPH08163134A (ja) | 障害探索方式 | |
| JP3005553B1 (ja) | Ａａｌ１−ｓａｒ機能の試験方法及び装置 | |
| JP3262284B2 (ja) | 半導体試験装置 | |
| JP2647209B2 (ja) | 電気回路の試験方法 | |
| JPH08204720A (ja) | Ａｔｍ交換装置および通話路導通試験方法 | |
| JPH0851737A (ja) | 変電所系統事故点標定システムの結合方式 |