JPH0918395A - 等化器用フレーム同期回路 - Google Patents
等化器用フレーム同期回路Info
- Publication number
- JPH0918395A JPH0918395A JP7186536A JP18653695A JPH0918395A JP H0918395 A JPH0918395 A JP H0918395A JP 7186536 A JP7186536 A JP 7186536A JP 18653695 A JP18653695 A JP 18653695A JP H0918395 A JPH0918395 A JP H0918395A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- reception
- synchronization
- circuit
- reception buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】マルチパルス伝送路を介して受信するディジタ
ル受信信号のフレーム同期ジッタに起因する受信品質の
劣化を軽減する。 【構成】受信サンプルａをフレーム毎に複数のバッファ
を有する受信バッファ５に記憶する。同期相関回路１で
求めた相関値ｂをもとにフレーム同期判定パルスｃを同
期判定回路２から出力させ、ディジタル位相同期回路３
でフレームタイミングｄを得る。フレーム先頭判定回路
６を設けて、受信バッファ５内の複数のユニークワード
候補の中から等化誤差エネルギの最小値を示す候補を判
定し、その先頭位置を指定するフレーム先頭ポイント情
報ｅをメモリ制御回路４に与えて受信バッファ５から指
定された受信サンプルｇを読み出して等化器７に出力す
るように構成した。
ル受信信号のフレーム同期ジッタに起因する受信品質の
劣化を軽減する。 【構成】受信サンプルａをフレーム毎に複数のバッファ
を有する受信バッファ５に記憶する。同期相関回路１で
求めた相関値ｂをもとにフレーム同期判定パルスｃを同
期判定回路２から出力させ、ディジタル位相同期回路３
でフレームタイミングｄを得る。フレーム先頭判定回路
６を設けて、受信バッファ５内の複数のユニークワード
候補の中から等化誤差エネルギの最小値を示す候補を判
定し、その先頭位置を指定するフレーム先頭ポイント情
報ｅをメモリ制御回路４に与えて受信バッファ５から指
定された受信サンプルｇを読み出して等化器７に出力す
るように構成した。
Description
【０００１】
【発明が属する技術分野】本発明は、ディジタル移動通
信装置の等化器に用いるフレーム同期回路の改良に関す
る。
信装置の等化器に用いるフレーム同期回路の改良に関す
る。
【０００２】
【従来の技術】移動通信回線ではマルチパス伝送路が形
成され直達波のほか、反射波，回折波等の遅延波成分が
大きくなる。従って、高速データ伝送を行う場合、伝送
シンボル間干渉による波形歪みが生じ受信品質が著しく
劣化することがある。等化器はこの歪を含む波形を等化
し、受信品質を回復する機能を有する。この等化処理が
有効に機能するためには等化の初期のトレーニングに供
されるフレーム同期信号を正しく検出するフレーム同期
機能が重要である。
成され直達波のほか、反射波，回折波等の遅延波成分が
大きくなる。従って、高速データ伝送を行う場合、伝送
シンボル間干渉による波形歪みが生じ受信品質が著しく
劣化することがある。等化器はこの歪を含む波形を等化
し、受信品質を回復する機能を有する。この等化処理が
有効に機能するためには等化の初期のトレーニングに供
されるフレーム同期信号を正しく検出するフレーム同期
機能が重要である。
【０００３】上記の同期方式として、従来はマッチドフ
ィルタ等を用いてフレーム同期信号を検出し、フレーム
同期を確立する等の方法が用いられている。
ィルタ等を用いてフレーム同期信号を検出し、フレーム
同期を確立する等の方法が用いられている。
【０００４】
【発明が解決しようとする課題】しかし、前記従来の方
法では直達波のみならず遅延波への同期によりフレーム
同期ジッタが発生してしまう。このジッタは遅延波が相
対的に大きくなるほど著しくなる。遅延波に同期がとれ
た状態では、遅延波を取り除くために動作する等化器
は、全く性能を発揮することが出来ずにバーストエラー
が発生し受信品質が著しく劣化するだけでなく、時には
通信不能になってしまう等の問題が生ずる。
法では直達波のみならず遅延波への同期によりフレーム
同期ジッタが発生してしまう。このジッタは遅延波が相
対的に大きくなるほど著しくなる。遅延波に同期がとれ
た状態では、遅延波を取り除くために動作する等化器
は、全く性能を発揮することが出来ずにバーストエラー
が発生し受信品質が著しく劣化するだけでなく、時には
通信不能になってしまう等の問題が生ずる。
【０００５】本発明の目的は、前記従来の方法において
生ずるフレーム同期ジッタに起因する受信品質の劣化の
問題をとり除くようにした等化器用フレーム同期回路を
提供することにある。
生ずるフレーム同期ジッタに起因する受信品質の劣化の
問題をとり除くようにした等化器用フレーム同期回路を
提供することにある。
【０００６】
【課題を解決するための手段】本発明の等化器用フレー
ム同期回路は、受信信号と予め定められたフレーム同期
信号（既知のユニークワード）との相関値を計算して出
力するフレーム同期相関回路と、前記相関値をもとにフ
レーム同期判定パルスを発生して出力する同期判定回路
と、前記フレーム同期判定パルスに時間窓をかけて位相
同期し前方保護および後方保護の所定の同期保護を施す
ことによって得られるフレームタイミングを発生して出
力するディジタル位相同期回路と、該フレームタイミン
グに同期し各フレーム毎に内蔵する複数のメモリにそれ
ぞれ受信データを書き込み記憶する受信バッファと、該
受信バッファに蓄えられたデータのうち前記ディジタル
位相同期回路によって与えられる真のフレーム同期信号
の推定位置に相当する部分から、所定の最大遅延量Ｔだ
け過去のデータの先頭からＮ種類の等化開始タイミング
候補に対してフレーム同期信号長相当の等化処理を施
し、等化誤差エネルギの最小となる候補を最尤等化開始
タイミングと推定するフレーム先頭判定回路と、該フレ
ーム先頭判定回路から出力されるフレーム先頭ポイント
情報によって受信バッファから読み出す受信データを指
定するメモリ制御回路と、受信バッファから出力される
受信データを等化処理する等化器とを備えたことを特徴
とするものである。
ム同期回路は、受信信号と予め定められたフレーム同期
信号（既知のユニークワード）との相関値を計算して出
力するフレーム同期相関回路と、前記相関値をもとにフ
レーム同期判定パルスを発生して出力する同期判定回路
と、前記フレーム同期判定パルスに時間窓をかけて位相
同期し前方保護および後方保護の所定の同期保護を施す
ことによって得られるフレームタイミングを発生して出
力するディジタル位相同期回路と、該フレームタイミン
グに同期し各フレーム毎に内蔵する複数のメモリにそれ
ぞれ受信データを書き込み記憶する受信バッファと、該
受信バッファに蓄えられたデータのうち前記ディジタル
位相同期回路によって与えられる真のフレーム同期信号
の推定位置に相当する部分から、所定の最大遅延量Ｔだ
け過去のデータの先頭からＮ種類の等化開始タイミング
候補に対してフレーム同期信号長相当の等化処理を施
し、等化誤差エネルギの最小となる候補を最尤等化開始
タイミングと推定するフレーム先頭判定回路と、該フレ
ーム先頭判定回路から出力されるフレーム先頭ポイント
情報によって受信バッファから読み出す受信データを指
定するメモリ制御回路と、受信バッファから出力される
受信データを等化処理する等化器とを備えたことを特徴
とするものである。
【０００７】
（構成）図１は本発明による等化器用フレーム同期回路
の一構成例である。図において、１は同期相関回路、２
は同期判定回路、３はディジタル位相同期回路（ＤＰＬ
Ｌ）、４はメモリ制御回路、５は受信バッファ、６はフ
レーム先頭判定回路、７は等化器である。図２は本発明
の作用を説明するタイムチャートである。図３は図１の
フレーム先頭判定回路６の動作説明図である。
の一構成例である。図において、１は同期相関回路、２
は同期判定回路、３はディジタル位相同期回路（ＤＰＬ
Ｌ）、４はメモリ制御回路、５は受信バッファ、６はフ
レーム先頭判定回路、７は等化器である。図２は本発明
の作用を説明するタイムチャートである。図３は図１の
フレーム先頭判定回路６の動作説明図である。
【０００８】（作用）図１及び図２に従って本発明の作
用を説明する。同期相関回路１はマッチドフィルタ等の
相関回路が用いられ、受信サンプルａと受信側で既知の
送信ユニークワード（フレーム同期信号）との相関値ｂ
を計算して出力する。同期判定回路２は、同期相関回路
１で得られた相関値ｂが所定のしきい値を越えたときフ
レーム同期判定パルスｃを発生させる。このフレーム同
期判定パルスｃの発生点は、周波数選択性フェージング
の影響により、遅延波のユニークワードに対しても発生
する場合があり大きなジッタをともなっている。尚、フ
レーム同期判定パルスｃはユニークワード近傍の数シン
ボル（±４０μsec 程度）のみを監視するものとし、フ
レーム同期判定パルスｃの最初の設定や再設定には前方
保護、後方保護等の公知の保護手段を用いるものとす
る。
用を説明する。同期相関回路１はマッチドフィルタ等の
相関回路が用いられ、受信サンプルａと受信側で既知の
送信ユニークワード（フレーム同期信号）との相関値ｂ
を計算して出力する。同期判定回路２は、同期相関回路
１で得られた相関値ｂが所定のしきい値を越えたときフ
レーム同期判定パルスｃを発生させる。このフレーム同
期判定パルスｃの発生点は、周波数選択性フェージング
の影響により、遅延波のユニークワードに対しても発生
する場合があり大きなジッタをともなっている。尚、フ
レーム同期判定パルスｃはユニークワード近傍の数シン
ボル（±４０μsec 程度）のみを監視するものとし、フ
レーム同期判定パルスｃの最初の設定や再設定には前方
保護、後方保護等の公知の保護手段を用いるものとす
る。
【０００９】ＤＰＬＬ３は、同期判定回路２から出力さ
れるフレーム同期判定パルスｃをもとに位相同期を行
い、フレーム同期判定パルスｃに含まれるジッタが軽減
されたフレームタイミングｄを発生する。
れるフレーム同期判定パルスｃをもとに位相同期を行
い、フレーム同期判定パルスｃに含まれるジッタが軽減
されたフレームタイミングｄを発生する。
【００１０】メモリ制御回路４は前記フレームタイミン
グｄをもとに２面以上のバッファ（図１の例ではバッフ
ァＡ，バッファＢの２面）を持つ受信バッファ５への書
込みや読み出しの制御（書込信号，読出信号やアドレス
の出力）を行う。全てのタイミングの源となるフレーム
タイミングｄは、ＤＰＬＬ３によっても収束させること
のできないジッタを含んでいるので、受信サンプルａの
ユニークワード先頭位置を正確に切り出すことは至難の
技である。
グｄをもとに２面以上のバッファ（図１の例ではバッフ
ァＡ，バッファＢの２面）を持つ受信バッファ５への書
込みや読み出しの制御（書込信号，読出信号やアドレス
の出力）を行う。全てのタイミングの源となるフレーム
タイミングｄは、ＤＰＬＬ３によっても収束させること
のできないジッタを含んでいるので、受信サンプルａの
ユニークワード先頭位置を正確に切り出すことは至難の
技である。
【００１１】そこで本発明では、大雑把にフレームを切
り出した中からユニークワード先頭位置を推定する方法
をとる。このため受信サンプルａのバッファ５への書込
みは、フレーム長のサンプルとフレーム前後数シンボル
分（前後にそれぞれ４０μsec 程度）にわたって行う。
従って、受信バッファ５への書込みは、図２に示すよう
に、希望するフレームと前後のフレームの間には時間的
に重複が生じるので、受信バッファ５は２面以上設けら
れている。
り出した中からユニークワード先頭位置を推定する方法
をとる。このため受信サンプルａのバッファ５への書込
みは、フレーム長のサンプルとフレーム前後数シンボル
分（前後にそれぞれ４０μsec 程度）にわたって行う。
従って、受信バッファ５への書込みは、図２に示すよう
に、希望するフレームと前後のフレームの間には時間的
に重複が生じるので、受信バッファ５は２面以上設けら
れている。
【００１２】フレーム先頭判定回路６では、図３に示す
方法により、フレーム先頭位置を判定する。受信バッフ
ァ５内に書き込まれた受信サンプルデータ（バッファ内
データ（図３＊１）は、フレームタイミングジッタの影
響があるとはいえ、フレームタイミングジッタ許容範囲
（図３＊３）内には必ず真のユニークワード（図３＊
２）を含んでいる。そこで、バッファ内データ先頭から
いくつか（陸上移動通信に適用する場合±４０μsec 相
当の許容範囲があれば十分であるが、図３の例ではフレ
ームタイミングジッタ許容範囲を±３シンボルとしてい
るので７つ。）のユニークワード候補（図３＊４）を抽
出する。
方法により、フレーム先頭位置を判定する。受信バッフ
ァ５内に書き込まれた受信サンプルデータ（バッファ内
データ（図３＊１）は、フレームタイミングジッタの影
響があるとはいえ、フレームタイミングジッタ許容範囲
（図３＊３）内には必ず真のユニークワード（図３＊
２）を含んでいる。そこで、バッファ内データ先頭から
いくつか（陸上移動通信に適用する場合±４０μsec 相
当の許容範囲があれば十分であるが、図３の例ではフレ
ームタイミングジッタ許容範囲を±３シンボルとしてい
るので７つ。）のユニークワード候補（図３＊４）を抽
出する。
【００１３】次に、それらの候補、それぞれに対して送
信ユニークワードを参照信号とした等化処理（公知の各
種等化アルゴリズムによる）を行い各候補の等化誤差エ
ネルギを計算する。どのような等化アルゴリズムを用い
ようとも等化処理を行うと必ず等化誤差（等化器出力と
参照データの誤差）が得られる。等化誤差の電力である
等化誤差エネルギは、等化するデータと参照データが似
ているほど小さくなるので、この等化誤差エネルギが小
さいユニークワード候補ほどユニークワードに似ている
と判断することができる。図３の例ではユニークワード
候補４の等化誤差エネルギが最小なので、これをユニー
クワードとみなす（図３＊５）。そしてその先頭のポイ
ントの受信バッファ内アドレスをフレーム先頭ポイント
情報ｅとしてメモリ制御回路４に出力する（図３＊
６）。メモリ制御回路４ではこの情報をもとにバッファ
内データのうちの完全なフレーム（ｎ）の受信サンプル
ｇのみ等化器７に出力する。等化器７では前記のフレー
ム（ｎ）の受信サンプルｇの先頭から等化処理を行い、
順次等化結果を出力する。
信ユニークワードを参照信号とした等化処理（公知の各
種等化アルゴリズムによる）を行い各候補の等化誤差エ
ネルギを計算する。どのような等化アルゴリズムを用い
ようとも等化処理を行うと必ず等化誤差（等化器出力と
参照データの誤差）が得られる。等化誤差の電力である
等化誤差エネルギは、等化するデータと参照データが似
ているほど小さくなるので、この等化誤差エネルギが小
さいユニークワード候補ほどユニークワードに似ている
と判断することができる。図３の例ではユニークワード
候補４の等化誤差エネルギが最小なので、これをユニー
クワードとみなす（図３＊５）。そしてその先頭のポイ
ントの受信バッファ内アドレスをフレーム先頭ポイント
情報ｅとしてメモリ制御回路４に出力する（図３＊
６）。メモリ制御回路４ではこの情報をもとにバッファ
内データのうちの完全なフレーム（ｎ）の受信サンプル
ｇのみ等化器７に出力する。等化器７では前記のフレー
ム（ｎ）の受信サンプルｇの先頭から等化処理を行い、
順次等化結果を出力する。
【００１４】
【発明の効果】以上詳細に説明したように、本発明によ
ればマルチパス伝送路により、フレーム同期判定パルス
に大きなジッタが発生する場合においても、正確なフレ
ームの切り出しができるので、フレーム同期ジッタに起
因する等化器の誤動作による受信品質の劣化を最小限に
留めることができる。
ればマルチパス伝送路により、フレーム同期判定パルス
に大きなジッタが発生する場合においても、正確なフレ
ームの切り出しができるので、フレーム同期ジッタに起
因する等化器の誤動作による受信品質の劣化を最小限に
留めることができる。
【図１】本発明による等化器用フレーム同期回路の一構
成例図である。
成例図である。
【図２】本発明の作用を説明するタイミングチャートで
ある。
ある。
【図３】図１のフレーム先頭判定回路の動作説明図であ
る。
る。
１ 同期相関回路 ２ 同期判定回路 ３ ＤＰＬＬ ４ メモリ制御回路 ５ 受信バッファ ６ フレーム先頭判定回路 ７ 等化器
Claims (1)
- 【請求項１】 受信サンプルと既知の送信ユニークワー
ドとの相関値を計算して出力する同期相関回路と、 前記相関値をもとにフレーム同期判定パルスを発生させ
る同期判定回路と、 前記フレーム同期判定パルスをもとに位相同期を行って
フレームタイミングを発生するディジタル位相同期回路
と、 冗長なデータを含んだ前記受信サンプルをフレーム毎に
記憶する受信バッファと、 該受信バッファのデータからフレーム先頭位置を判定し
フレーム先頭ポイント情報を出力するフレーム先頭判定
回路と、 前記フレームタイミングをもとに前記受信バッファへの
書込み，読み出しの制御、および前記フレーム先頭ポイ
ント情報に従ったアドレスを前記受信バッファに与え該
受信バッファから冗長なデータをとり除いた正確なフレ
ーム内の受信サンプルのみを出力させる制御を行うメモ
リ制御回路と、 前記受信バッファから出力される受信サンプルの等化処
理を行い、順次等化結果を出力する等化器とを備えたこ
とを特徴とする等化器用フレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7186536A JPH0918395A (ja) | 1995-06-30 | 1995-06-30 | 等化器用フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7186536A JPH0918395A (ja) | 1995-06-30 | 1995-06-30 | 等化器用フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918395A true JPH0918395A (ja) | 1997-01-17 |
Family
ID=16190218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7186536A Pending JPH0918395A (ja) | 1995-06-30 | 1995-06-30 | 等化器用フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918395A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011049647A (ja) * | 2009-08-25 | 2011-03-10 | Mitsubishi Electric Corp | タイミング補正器 |
| JP2012227969A (ja) * | 2007-05-29 | 2012-11-15 | Hitachi Kokusai Electric Inc | 等化器 |
| JP2022064098A (ja) * | 2020-10-13 | 2022-04-25 | アンリツ株式会社 | フレーム同期装置及びそれを備えた測定装置及び測定システム、並びにフレーム同期方法及び測定方法 |
-
1995
- 1995-06-30 JP JP7186536A patent/JPH0918395A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227969A (ja) * | 2007-05-29 | 2012-11-15 | Hitachi Kokusai Electric Inc | 等化器 |
| JP2011049647A (ja) * | 2009-08-25 | 2011-03-10 | Mitsubishi Electric Corp | タイミング補正器 |
| JP2022064098A (ja) * | 2020-10-13 | 2022-04-25 | アンリツ株式会社 | フレーム同期装置及びそれを備えた測定装置及び測定システム、並びにフレーム同期方法及び測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185764A (en) | Receiver for time-varying distorted signals | |
| JPH10199147A (ja) | トランスバーサルフィルタを備えた波形等化器 | |
| JP3027238B2 (ja) | パイプライン化された決定フィードバックデコーダ | |
| EP0538867B1 (en) | Decision-directed digital phase locked loop | |
| US5881110A (en) | Carrier phase synchronization by reverse playback | |
| JPH07250120A (ja) | 等化器用フレーム同期回路 | |
| US20010033615A1 (en) | Automatic equalization circuit and receiver circuit using the same | |
| JPH0918395A (ja) | 等化器用フレーム同期回路 | |
| US8040776B2 (en) | Pulse amplitude modulation circuit with pulse width equalization | |
| JP5063371B2 (ja) | 挿入訓練シンボルを用いて低信号対雑音比で通信するシステム及び方法 | |
| EP1566806A1 (en) | Data reproducing apparatus having phase difference corrector and data head detector | |
| JP3070569B2 (ja) | 自動等化器及びこれに用いるサンプリングクロック生成方法並びに記録媒体 | |
| JP3325731B2 (ja) | 移動通信における適応等化方式 | |
| JPH05327670A (ja) | 切替型スペースダイバーシティディジタル無線通信の伝搬時間差補正回路 | |
| JP3791762B2 (ja) | 同時双方向送受信装置及び信号送受信システム | |
| US5291522A (en) | Device and method for estimating sampled value of impulse response and signal reproduction system using the device | |
| US4995106A (en) | Fast decision feedback decoder for digital data | |
| JPH06343039A (ja) | 位相検出回路およびデジタルｐｌｌ回路 | |
| JP2010226161A (ja) | 遅延プロファイル推定装置、及び画像表示装置 | |
| JP3772602B2 (ja) | ディジタル信号再生装置 | |
| JPH10275423A (ja) | 波形等化回路 | |
| JPH0530056A (ja) | Ｔｄｍａ受信装置 | |
| EP2169679A1 (en) | Method and apparatus for timing recovery from a noisy channel | |
| CN116248459A (zh) | 一种水声通信中低复杂度的时频同步方法及时频同步系统 | |
| JP2525448B2 (ja) | ゴ―スト除去装置 |