JPH0918261A - 電子機器のミューティング回路 - Google Patents
電子機器のミューティング回路Info
- Publication number
- JPH0918261A JPH0918261A JP7160899A JP16089995A JPH0918261A JP H0918261 A JPH0918261 A JP H0918261A JP 7160899 A JP7160899 A JP 7160899A JP 16089995 A JP16089995 A JP 16089995A JP H0918261 A JPH0918261 A JP H0918261A
- Authority
- JP
- Japan
- Prior art keywords
- muting
- signal
- circuit
- reset
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
電源のオンオフ時等に発生する雑音を抑えるミューティ
ング回路を提供する。 【構成】電源供給動作時リセット信号が入力されるリセ
ット端子R及びミューティング信号を出力するミューテ
ィング信号出力端子Mを備えたシステム制御回路11
と、動作状態にあるときオーディオ信号の出力動作を阻
止するミューティング回路5と、前記ミューティング信
号出力端子Mに出力されるミューティング信号によって
動作が制御されるとともに前記ミューティング回路5の
動作を制御するミューティング制御用トランジスター1
5とより構成されている。
Description
の電子機器に使用され、電源のオンオフ時等に発生する
雑音を抑えるミューティング回路に関する。
ピックアップより出力される光ビームによって読み出し
て音楽等の信号を再生聴取するように構成されたディス
クプレーヤーが普及している。斯かるディスクプレーヤ
ーの中には、ヘッドフォンによって再生信号の聴取動作
を行うように構成されたポータブル型のディスクプレー
ヤーがあり、斯かるディスクプレーヤーは、電源のオン
オフ時に発生する雑音信号の出力動作を阻止するミュー
ティングと呼ばれる回路を一般に備えている。
は、ディスクからの信号の読み取り動作や信号の復調動
作を制御するシステム制御回路を備えており、ミューテ
ィング回路の動作不動作は、前記システム制御回路によ
って制御されるように構成されている。また、斯かるシ
ステム制御回路は、電源の投入時に回路がリセットされ
るように構成されているが、斯かるリセット動作は、該
システム制御回路に設けられているリセット端子にリセ
ット信号を入力させることによって行うように構成され
ている。
組み込まれているディスクプレーヤーにおいて、電源変
動等の理由によりシステム制御回路のリセット動作が行
われた場合、該システム制御回路による制御動作が行わ
れないため、ミューティング制御動作が行われない状態
になり、雑音信号が出力されて聴取者に不快感を与える
ことがあった。
ィング回路を提供しようとするものである。
回路は、電源供給動作時リセット信号が入力されるリセ
ット端子及びミューティング信号を出力するミューティ
ング信号出力端子を備えたシステム制御回路と、オーデ
ィオ信号路に設けられているとともに動作状態にあると
きオーディオ信号の出力動作を阻止するミューティング
手段と、前記システム制御回路に設けられているミュー
ティング信号出力端子に出力されるミューティング信号
によって動作が制御されるとともに前記ミューティング
手段の動作を制御するミューティング制御手段とより構
成されている。
リセット端子にリセット信号が入力されたとき該リセッ
ト信号によりミューティング制御手段を動作せしめ、該
ミューティング制御手段の動作によってミューティング
手段を動作状態にするようにしたものである。
クプレーヤーに実施した場合の一実施例を示す回路図で
ある。
いる信号の読み取り動作を行う光学式ピックアップ及び
該光学式ピックアップより得られる信号の波形成形等を
行うデジタル信号再生回路、2は前記デジタル信号再生
回路1より出力されるデジタル信号が入力されるととも
に該信号の復調動作を行うデジタル信号処理回路、3は
前記デジタル信号処理回路2より出力される信号である
オーディオデータ信号が入力されるD/Aコンバータで
あり、デジタルのオーディオデータ信号をアナログのオ
ーディオ信号に変換する作用を成すものである。
るオーディオ信号が入力されるとともに該信号を増幅す
るライン増幅回路、5は前記ライン増幅回路4の出力端
子とライン出力端子6との間のオーディオ信号路に設け
られている第1ミューティング回路であり、制御端子5
CにH(高い)レベルの信号が印加されているとき動作
状態になり、前記ライン増幅回路4の出力端子に出力さ
れる再生信号の前記ライン出力端子6への印加動作を阻
止するように構成されている。
力される再生信号が印加されるとともに該信号のレベル
を調整する可変抵抗器、8は前記可変抵抗器7によって
レベル調整された信号が入力されるとともに該信号を増
幅する主増幅回路、9は前記主増幅回路8の出力端子と
ヘッドフォンのプラグが挿入されるヘッドフォンジャッ
ク10を構成する信号端子10Sとの間のオーディオ信
号路に設けられている第2ミューティング回路であり、
制御端子9CにHレベルの信号が印加されているとき動
作状態になり、前記主増幅回路8の出力端子に出力され
る再生信号の前記ヘッドフォンジャック10を構成する
信号端子10Sへの印加動作を阻止するように構成され
ている。
スク駆動装置等の動作を制御するとともに前記デジタル
信号再生回路1及びデジタル信号処理回路2の動作を制
御するシステム制御回路であり、リセット端子R及びミ
ューティング信号出力端子Mが設けられている。12は
電源の投入時や電源電圧の変動時出力端子12RにL
(低い)レベルのリセット信号を出力するリセット回路
であり、その出力端子12Rは、前記システム制御回路
11に設けられているリセット端子Rに接続されてい
る。また、前記リセット端子Rは、抵抗13を介して電
源に接続されているとともにコンデンサ14を介して接
地されている。
ともにコレクタが前記第1ミューティング回路5の制御
端子5C及び第2ミューティング回路9の制御端子9C
に接続されているミューティング制御用トランジスター
であり、そのベースは抵抗16を介して前記システム制
御回路11に設けられているミューティング信号出力端
子Mに接続されている。17はアノードが前記ミューテ
ィング信号出力端子Mに接続されているとともにカソー
ドがリセット端子Rに接続されているダイオードであ
る。
せず)の閉成によってディスクプレーヤーを構成する各
回路へ電源が供給されるとシステム制御回路11のリセ
ット動作が行われた後、該システム制御回路11に設け
られているミューティング信号出力端子Mに所定時間L
レベルの信号が出力されるとともにその間に該システム
制御回路11の制御動作によってデジタル信号再生回路
1、デジタル信号処理回路2、ライン増幅回路4及び主
増幅回路8への電源供給動作が行われるように構成され
ている。また、ディスクプレーヤーが動作状態にあると
きに何らかの原因によってリセット回路12よりリセッ
ト信号が出力されるとシステム制御回路11のリセット
動作が行われるように構成されている。
は構成されているが、次に斯かる回路の動作について説
明する。電源スイッチを閉成するとディスクプレーヤー
を構成する各回路に電源が供給されるが、デジタル信号
再生回路1、デジタル信号処理回路2、ライン増幅回路
4及び主増幅回路8への電源供給動作は、システム制御
回路11によって制御されるので、その電源供給動作
は、該システム制御回路11のリセット動作が行われた
後に行われる。
とリセット端子Rと接地間にコンデンサ14が接続され
ているため、該リセット端子RにLレベルの信号が入力
され、該システム制御回路11のリセット動作が行われ
る。そして、斯かるリセット動作が行われている間、前
記システム制御回路11に設けられているミューティン
グ信号出力端子MにLレベルの信号が出力される。前記
ミューティング信号出力端子MにLレベルの信号が出力
されると、該ミューティング信号出力端子Mににベース
が接続されているミューティング制御用トランジスター
15が導通状態になり、該ミューティング制御用トラン
ジスター15のエミッタ・コレクタ路を通して前記第1
ミューティング回路5の制御端子5C及び第2ミューテ
ィング回路9の制御端子9CにHレベルの信号が印加さ
れる。その結果、前記第1ミューティング回路5及び第
2ミューティング回路9が動作状態になり、ライン出力
端子6及びヘッドフォンジャック10を構成する信号端
子10Sへの信号の出力動作を阻止する。従って、斯か
る状態において、システム制御回路11の制御動作によ
ってデジタル信号再生回路1、デジタル信号処理回路
2、ライン増幅回路4及び主増幅回路8への電源供給動
作が行われることにより発生する雑音信号が、ライン出
力端子6及びヘッドフォンジャック10を構成する信号
端子10Sに出力されることはなく、聴取者に不快感を
与えることはない。
前記システム制御回路11に設けられているミューティ
ング信号出力端子Mの出力がLレベルよりHレベルに反
転する。前記ミューティング信号出力端子Mの出力がL
レベルよりHレベルに反転すると、前記ミューティング
制御用トランジスター15のベースにHレベルの信号が
印加されるので、該ミューティング制御用トランジスタ
ー15は逆バイアスされて非導通状態に反転する。その
結果、前記第1ミューティング回路5及び第2ミューテ
ィング回路9が不動作状態になり、ミューティング状態
が解除される。
の再生操作が行われると、前記システム制御回路11の
制御動作によって再生動作状態が構成されることにな
る。デジタル信号処理回路2より出力されるオーディオ
データは、D/Aコンバータ3に入力されて、アナログ
信号であるオーディオ信号に変換される。斯かるオーデ
ィオ信号は、再生信号としてライン増幅回路4に入力さ
れて増幅される。
再生信号は、不動作状態にある第1ミューティング回路
5を通してライン出力端子6に供給される。それ故、前
記ライン出力端子6より出力される信号が入力される増
幅器(図示せず)によって増幅された信号が印加される
べく接続されているスピーカ(図示せず)の放音動作に
よりディスクに記録されている信号の聴取動作を行うこ
とが出来る。
号の聴取動作は、以上のように行われるが次にヘッドフ
ォンによる再生聴取動作について説明する。前記ライン
増幅回路4によって増幅された再生信号は、可変抵抗器
7に印加されてそのレベルが調整される。前記可変抵抗
器7によってレベルが調整された再生信号は、主増幅回
路8に入力された後、不動作状態にある第2ミューティ
ング回路9を通してヘッドフォンジャック10を構成す
る信号端子10Sに印加される。従って、前記ヘッドフ
ォンジャック10に挿入接続されているヘッドフォンに
よって再生信号を聴取することが出来る。
ティング動作及びディスクプレーヤーの再生動作は、行
われるが、次に再生動作状態にあるときに電源変動等の
何らかの原因によってリセットを行う状態になり、前記
リセット回路12の出力端子12RにLレベルのリセッ
ト信号が出力された場合の動作について説明する。
Lレベルのリセット信号が出力されると、前記システム
制御回路11のリセット端子RにLレベルのリセット信
号が入力されるため、該システム制御回路11のリセッ
ト動作が開始される。前記システム制御回路11のリセ
ット動作が開始されると、デジタル信号再生回路1、デ
ジタル信号処理回路2、ライン増幅回路4及び主増幅回
路8への電源供給動作が断たれた後、該システム制御回
路11のリセット動作が終了した後に再度電源供給動作
が行われる。
作が行われると、デジタル信号再生回路1、デジタル信
号処理回路2、ライン増幅回路4及び主増幅回路8への
電源供給が断たれるため、その電源遮断に起因して雑音
信号が発生することになる。そして、斯かる動作が行わ
れている状態では、システム制御回路11のミューティ
ング信号出力端子Mよりミューティング信号が出力され
ることはない。従って、前記システム制御回路11のミ
ューティング信号出力端子Mより出力される信号による
ミューティング動作は行われることはない。
路は、システム制御回路11のミューティング信号出力
端子Mとシステム制御回路11のリセット端子Rとの間
にダイオード17が接続されているため、リセット回路
12の出力端子12RにLレベルの信号が出力されると
前記ミューティング制御用トランジスター15のベース
電位が低下する。従って、前記ミューティング制御用ト
ランジスター15がバイアスされて導通状態になり、該
ミューティング制御用トランジスター15のエミッタ・
コレクタ路を通して前記第1ミューティング回路5の制
御端子5C及び第2ミューティング回路9の制御端子9
CにHレベルの信号が印加される。その結果、前記第1
ミューティング回路5及び第2ミューティング回路9が
動作状態になり、ライン出力端子6及びヘッドフォンジ
ャック10を構成する信号端子10Sへの信号の出力動
作を阻止する。従って、システム制御回路11のリセッ
ト動作によってデジタル信号再生回路1、デジタル信号
処理回路2、ライン増幅回路4及び主増幅回路8への電
源供給遮断動作により発生する雑音信号が、ライン出力
端子6及びヘッドフォンジャック10を構成する信号端
子10Sに出力されることはなく、聴取者に不快感を与
えることはない。
いる信号を再生するディスクプレーヤーに実施した場合
について説明したが、テープレコーダー等の電子機器に
使用することは勿論可能である。
ているリセット端子にリセット信号が入力されたとき、
該リセット信号によってミューティング制御手段を動作
せしめてミューティング動作を行うように構成したの
で、電子機器が動作状態にあるときに何らかの原因によ
ってシステム制御回路のリセット動作が行われても、雑
音信号の出力動作を阻止することが出来、聴取者に不快
感を与えることが無いという効果を有している。
御するべく設けられているミューティング制御用トラン
ジスターのベースをダイオードを介してシステム制御回
路に設けられているリセット端子に接続することによっ
てリセット動作時におけるミューティング動作を行うよ
うに構成したので、回路構成が非常に簡単になるという
利点を有している。
ヤーに実施した場合の一実施例を示す回路図である。
Claims (2)
- 【請求項1】電子機器の動作を制御するとともに電源供
給動作時リセット信号が入力されるリセット端子を備
え、且つ電源供給動作時所定時間ミューティング信号を
出力するミューティング信号出力端子を備えたシステム
制御回路が組み込まれた電子機器において、オーディオ
信号路に設けられているとともに動作状態にあるときオ
ーディオ信号の出力動作を阻止するミューティング手段
と、前記システム制御回路に設けられているミューティ
ング信号出力端子に出力されるミューティング信号によ
って動作が制御されるとともに前記ミューティング手段
の動作を制御するミューティング制御手段とより成り、
前記システム制御回路に設けられているリセット端子に
リセット信号が入力されたとき該リセット信号により前
記ミューティング制御手段を動作状態にせしめ、以って
前記ミューティング手段を動作状態にするようにしたこ
とを特徴とする電子機器のミューティング回路。 - 【請求項2】システム制御回路に設けられているミュー
ティング信号出力端子にベースが接続されているととも
にミューティング手段の動作を制御するミューティング
制御用トランジスターを設け、該ミューティング制御用
トランジスターのベースをダイオードを介してシステム
制御回路に設けられているリセット端子に接続したこと
を特徴とする請求項1に記載のミューティング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7160899A JPH0918261A (ja) | 1995-06-27 | 1995-06-27 | 電子機器のミューティング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7160899A JPH0918261A (ja) | 1995-06-27 | 1995-06-27 | 電子機器のミューティング回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0918261A true JPH0918261A (ja) | 1997-01-17 |
Family
ID=15724767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7160899A Pending JPH0918261A (ja) | 1995-06-27 | 1995-06-27 | 電子機器のミューティング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0918261A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999017417A1 (fr) * | 1997-09-26 | 1999-04-08 | Wellpine Communications Co., Ltd. | Systeme d'alimentation electrique |
-
1995
- 1995-06-27 JP JP7160899A patent/JPH0918261A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999017417A1 (fr) * | 1997-09-26 | 1999-04-08 | Wellpine Communications Co., Ltd. | Systeme d'alimentation electrique |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4433209A (en) | Stereo/monaural selecting circuit | |
JP3295443B2 (ja) | オーディオ装置における信号処理回路 | |
JP3016446B2 (ja) | 再生装置 | |
JP3112522B2 (ja) | オーディオ信号増幅回路 | |
JPH0918261A (ja) | 電子機器のミューティング回路 | |
JP2502086Y2 (ja) | 音響再生装置 | |
KR930008693Y1 (ko) | 녹음재생기의 잡음저감회로 | |
JPH0727755Y2 (ja) | オーディオシステムのミューティング回路 | |
JP2975851B2 (ja) | 音響機器のリモートコントロール装置 | |
JPH0337174Y2 (ja) | ||
JP3229724B2 (ja) | オーディオ機器 | |
JP2544441Y2 (ja) | 小型再生機器 | |
KR20020065404A (ko) | 자동 부하 검출기능을 이용한 오디오 기기의 앰프 출력제어장치 및 그 제어방법 | |
KR840002641Y1 (ko) | 스테레오·모노럴 자동절환장치(自動切換裝置) | |
JPH0575366A (ja) | オーデイオ装置における信号処理回路 | |
KR0115929Y1 (ko) | 패시브 기능을 갖는 프리앰프 | |
JPS6324676Y2 (ja) | ||
US6198586B1 (en) | Voice recording/playback apparatus for producing a noise level of a voice output unit in a voice recording mode | |
JPH0624042Y2 (ja) | テ−プ再生装置 | |
JPH0127353Y2 (ja) | ||
JPH05166289A (ja) | 音響機器のリモートコントロール装置 | |
JP2519030Y2 (ja) | 重低音発生回路付音響機器 | |
KR910003611Y1 (ko) | 음성출력 자동 제어회로 | |
JPH021683Y2 (ja) | ||
KR900009747Y1 (ko) | 영상기록 재생기의 스피크 에이블회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20040623 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
A02 | Decision of refusal |
Effective date: 20050920 Free format text: JAPANESE INTERMEDIATE CODE: A02 |