JPH09172144A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置の端子へ静電気等による高電圧が
印加されたときの耐電圧を向上できるようにするととも
に、高速な信号の伝達が可能な入出力回路を有する半導
体装置を提供できるようにする。 【解決手段】 半導体装置１０の入出力部１は、端子Ｔ
１と内部回路３との間の信号をバッファするための入出
力回路２と、端子Ｔ１と入出力回路２との間に直列接続
された抵抗１１及び抵抗１４とそれらの抵抗の接続点か
ら電源電圧線及び基準電位線に対して各々逆バイアス状
態に接続されたダイオード１２及び１３とからなる保護
回路と、入出力部１の電源電圧線及び基準電位線の電源
線間に接続された電源間保護回路４と、を有し、電源線
間の電圧が電源間保護回路４で予め設定した所定の電圧
より高くなったときに電源間保護回路４を導通するよう
に構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
詳しくは、入出力部に保護回路を設けて静電気等の高電
圧印加による破壊から保護できるようにした半導体装置
に関する。

【０００２】

【従来の技術】摩擦等による発生する静電気で数十Ｖ乃
至数十ｋＶもの高電圧に帯電した人や機械等が半導体装
置に触れたとき等に、静電気による電荷が半導体装置の
端子及び内部回路を介して数μｓ乃至数ｍｓの短時間で
放電することにより半導体装置の内部素子が破壊され、
その機能や特性を損ねることがある。特に、ゲート酸化
膜の耐電圧が比較的低い電界効果型（ＭＯＳ）トランジ
スタを内部回路に有するＣＭＯＳやＢｉ−ＣＭＯＳ等の
半導体装置の場合は、過大な高電圧の印加によりトラン
ジスタのゲート酸化膜が破壊され易いので、一般的に、
静電気等により印加された高電圧による電流をインピー
ダンスの低い電源電圧線（ＶDD）または基準電位線（Ｇ
ＮＤ）に流すして半導体装置を破壊から保護するように
した保護回路を入出力部毎に設けるようにしている。

【０００３】図４に示す従来の半導体装置１０ａは、端
子Ｔ１に接続された入出力部１ａと信号処理等を行う内
部回路３とから構成され、更に、入出力部１ａは端子Ｔ
１と内部回路３との間の信号をバッファするための入出
力回路２と、端子Ｔ１と入出力回路２との間に直列接続
されたポリシリコン等からなる抵抗１１及び抵抗１４と
それらの抵抗の接続点から電源電圧線及び基準電位線に
対して各々逆バイアス状態に接続されたダイオード１２
及び１３とからなる保護回路と、から構成されている。

【０００４】ここで、電源電圧をＶH （Ｖ）、基準電位
をＶL （Ｖ）、各ダイオードの順方向電圧をＶF （Ｖ）
とすると、静電気等により（ＶH ＋ＶF ）を越える電圧
が端子Ｔ１に印加された場合には、抵抗１１及びダイオ
ード１２を介する点線Ｉ１で示す経路で電流が流れて抵
抗１１により電圧降下するので、理論的には、入出力回
路２や内部回路３に（ＶH ＋ＶF ）より高い電圧が印加
されることはなく、内部回路３は高電圧印加による破壊
から保護されるようになっている。同様に、（ＶL −Ｖ
F ）より低い負電圧が端子Ｔ１に印加された場合は、抵
抗１１及びダイオード１３を介する点線Ｉ２で示す経路
で電流が流れて抵抗１１により電圧降下するので、（Ｖ
L −ＶF ）より低い電圧が印加されて入出力回路２や内
部回路３が破壊することはないようになっている。

【０００５】

【発明が解決しようとする課題】しかしながら、電源電
圧線や基準電位線等の各電源線は、アルミニウム等の配
線を形成す金属の配線抵抗や、配線と素子との接続部に
よる接続（コンタクト）抵抗等の抵抗を有しているの
で、実際的には、各ダイオードを経由して流入した電流
により各電源線の電圧が変動することがある。

【０００６】特に、入出力部１ａが半導体装置の電源電
圧端子や基準電位端子から離れた位置に配置されている
ような場合には、各電源線の配線抵抗が大きくなってい
るので、電源電圧線または基準電位線のみを使用して電
流を流しても各電源線の電圧変動を十分に抑制すること
ができず、電源電圧線が（ＶH ＋ＶF ）より高い電圧に
なったり、基準電位線が（ＶL −ＶF ）より低い電圧に
なったりし易かった。また、一般的な製造条件で形成さ
れた半導体装置の場合には、保護回路を構成する各ダイ
オードの逆バイアスされたときの耐電圧やインバータ回
路２ａ等の入力ゲートの耐電圧は特別高くはないので高
電圧印加により破壊され易いとともに、各ダイオードは
大電流が流れることにより熱破壊され易いので、前述の
ように各電源線間の電圧が変動して入出力部１ａや内部
回路３の耐電圧よりも高い電圧になる場合には、半導体
装置の回路素子が破壊されて所定の機能を実現できなく
なることもあった。

【０００７】従って、静電気等が端子Ｔ１に印加される
ことにより流れる電流で各電源線の電圧が変動して半導
体装置が破壊されるのを防止するためには、抵抗１１の
抵抗値を数百Ω以上できるだけ大きく設定するとともに
抵抗１１の許容電流が大きくなるように抵抗の配線幅を
広くし、十分な電圧降下及び電流制限効果が得られるよ
うにしなければならなかった。また、入出力回路２の寄
生容量とともに積分回路を形成する抵抗１４の抵抗値も
可能な限り大きくする方が効果も大きくなっていた。し
かし、各抵抗の抵抗値を大きくすると、時定数が大きく
なってしまうために高速な入力信号を伝達することが困
難になるとともに、半導体装置のチップサイズが大型化
して半導体装置が高価になっていた。

【０００８】更に、携帯機器等の基板に半導体装置１０
ａを取り付けた状態で機器の外部からの静電気等が印加
されるような場合でも、半導体装置１０ａの耐電圧が十
分にないと入出力部１ａや内部回路３が破壊されて機器
動作が不良になってしまうことがあり、原因究明に手間
取ったり半導体装置の付け換え作業に時間及び費用がか
かっていた。

【０００９】そこで本発明はこれらの問題を解決し、半
導体装置の端子へ静電気等による高電圧が印加されたと
きの耐電圧を向上できるようにするとともに、高速な信
号の伝達が可能な入出力回路を有する半導体装置を提供
できるようにすることを目的とする。

【００１０】

【課題を解決するための手段】上述の問題を解決するた
めに、請求項１の記載に係わる半導体装置は、入力また
は出力となる端子を有する入出力部と入出力部と信号を
伝達して信号処理を行う内部回路とを有する半導体装置
において、入出力部の電源電圧線と基準電位線間の電源
線間電圧が所定電圧値を越えたときに電源線間を導通す
るようにスイッチング動作することを除いて非導通状態
に保持される電源線間保護回路を入出力部の電源線間に
設け、半導体装置の内部回路に所定電圧を越える電圧が
印加されるのを抑制するようにしたことを特徴とする。

【００１１】また、請求項２の記載に係わる半導体装置
は、請求項１に記載の半導体装置において、電源線間保
護回路はフィールド酸化膜をゲートの酸化膜として用い
ることにより形成された電界効果型トランジスタからな
り、電界効果型トランジスタのスレッショルド電圧を所
定電圧としたことを特徴とする。請求項３の記載に係わ
る半導体装置は、請求項１に記載の半導体装置におい
て、電源線間保護回路はベースが未接続状態のトランジ
スタからなり、トランジスタのパンチスルー電圧を所定
電圧としたことを特徴とする。

【００１２】従って、請求項１乃至請求項３の記載に係
わる半導体装置は、電源電圧線及び基準電位線間の電圧
が所定電圧を越えたときに電源間保護回路が電源電圧線
及び基準電位線間を導通するように動作する。

【００１３】 ［発明の詳細な説明］

【００１４】

【実施の形態】以下、本発明の実施の形態を図１乃至図
３を参照しながら詳細に説明する。尚、本明細書では全
図面を通して同一または同様の回路要素には同一の符号
を付して重複する説明を簡略化するようにしている。ま
た、以下の説明では、電源電圧線の電圧をＶH （Ｖ）、
基準電位線の電圧をＶL （Ｖ）、ダイオードの順方向電
圧をＶF （Ｖ）、電源電圧線及び基準電位線を電源線、
端子Ｔ１に印加された電圧による電流が配線抵抗を有す
る各電源線に流れることにより各電源線電圧が変動して
電源間保護回路４で予め設定した電源線間電圧を越える
ような印加電圧を「異常電圧」として説明する。

【００１５】図１は本発明の電源間保護回路４を設けた
半導体装置１０の回路構成を示し、半導体チップの周辺
部に主に配置されて外部と信号を伝達するための入出力
部１と、信号処理等を行う内部回路３と、半導体装置１
０の入力または出力となる端子Ｔ１と、から構成されて
いる。そして、入出力部１は端子Ｔ１と内部回路３との
間の信号をバッファするための入出力回路２と、端子Ｔ
１と入出力回路２との間に直列接続された抵抗１１及び
抵抗１４と、抵抗１１及び１４の接続点から各電源線に
対して各々逆バイアス状態に接続されたダイオード１２
及び１３とからなる保護回路と、入出力部１の電源線線
の間に接続された電源間保護回路４とから構成されてい
る。また、入出力回路２は端子Ｔ１からの信号を内部回
路３に供給するためのインバータ回路２ａと、内部回路
３からの信号を端子Ｔ１を介して外部に出力するために
オープンドレイン形式で接続されたＮＭＯＳ型のトラン
ジスタ２ｂとから構成されている。

【００１６】動作について説明する。まづ、端子Ｔ１に
定格の電源電圧範囲内の信号が入出力される通常の動作
では、信号入力時には出力トランジスタ２ｂが非導通状
態（ＯＦＦ状態）に設定されるとともに、図示しない他
の回路から端子Ｔ１に定格電圧範囲内の信号が入力さ
れ、インバータ２ａを介して内部回路３に供給するよう
に動作する。また、信号出力時には内部回路３からの出
力信号に応じてトランジスタ２ｂを導通状態（ＯＮ状
態）または非導通状態にすることにより、端子Ｔ１から
信号を出力するように動作する。このように通常の動作
状態では、端子Ｔ１には定格電圧内の電圧が入出力され
るだけなので、ダイオード１２、１３及び電源間保護回
路４に電流は流れない。

【００１７】一方、静電気等が端子Ｔ１に印加された場
合には、以下のような動作を行う。即ち、端子Ｔ１に
（ＶH ＋ＶF ）以上で異常電圧以下の電圧が印加された
場合にはＩ１で示す経路に沿って電流が流れ、異常電圧
を越える電圧が印加されて電源電圧線の電圧が部分的に
上昇したような場合にはＩ１で示す経路で電流が流れる
とともに、Ｉ３で示す経路に沿って導通した電源間保護
回路４を介して基準電位線にも電流が流れるようにな
る。同様に、絶対値が（ＶL −ＶF ）以上で異常電圧以
下の電圧が印加された場合にはＩ２で示す経路で電流が
流れ、異常電圧を越える電圧が印加されて基準電位線の
電圧が部分的に低下したような場合にはＩ２で示す経路
で電流が流れるとともに、Ｉ４で示す経路に沿って導通
した電源間保護回路４を介して電源電圧線にも電流が流
れるようになる。

【００１８】また、入出力部１の基準電位線に静電気等
による電圧印加により大電流が流れて基準電位線の電圧
が部分的に電源間保護回路４で予め設定した電圧よりも
高くなったような場合には、電源間保護回路４を介して
基準電位線から電源電圧線に向けて電流が流れるように
なる。このような動作により、静電気等による異常電圧
が端子Ｔ１に印加された場合には、電源間保護回路４で
予め設定された電圧で電源間保護回路４が導通すること
により、各電源線を介して異常電圧による電流を流せる
ようになるので、各電源線間の電圧変動は従来に比べて
小さくなり、電圧変動によって入出力回路２や内部回路
３等が破壊されるのをより抑制できるようになる。ま
た、このように保護効果が向上するので、従来と同程度
の保護効果を期待する場合には抵抗１１の抵抗値を従来
に比べて小さくでき、より高速な信号の入出力が可能に
なる。

【００１９】尚、上記の実施の形態に代えて、出力イン
ピーダンスを下げるためにトランジスタ２ｂのドレイン
を抵抗１１の端子Ｔ１側に接続したても良い。また、端
子Ｔ１を出力としてのみ使用する場合には抵抗１１及び
１４の抵抗値をできるだけ小さくするか省略して使用し
たり、ダイオード１２及び１３として出力トランジスタ
により寄生的に形成されるダイオードを用いるようにし
ても構わない。また、入出力回路２は入出力部１に設け
ないで内部回路３内に設けたり、入出力部１と内部回路
３との間に個別に設けても良く、入出力回路２内の回路
構成及び位置は任意で構わない。

【００２０】図２は図１の電源間保護回路４の具体的な
回路例を示し、ドレイン及びゲートが共に電源電圧に接
続されるとともにソースが基準電位に接続されたＮＭＯ
Ｓ型のトランジスタ４ｃと、カソードが電源電圧に接続
されアノードが基準電位に接続されたダイオード４ｄ
と、から構成されている。尚、トランジスタ４ｃは、内
部回路３等に用いられる厚さが数百Å（オングストロー
ム）のゲート酸化膜を用いたトランジスタではなく、素
子を分離または保護するために形成された数千Å乃至１
万数千Åの厚さをしたフィールド酸化膜をゲート酸化膜
として用いてトランジスタを構成されているとともに、
ソース及びドレイン間のチャネル長を内部回路３等で主
に用いるトランジスタのチャネル長よりも長い数μｍに
形成することにより、トランジスタのスレッショルド電
圧（ＶTH）を十数Ｖになるように形成している。

【００２１】このような構成により、図１にＩ１として
示した経路に流れる電流により入出力部１の電源電圧線
の電圧が部分的に上昇するか、同図にＩ２として示した
経路に流れる電流により入出力部１の基準電位線の電圧
が部分的に低下して電源電圧線と基準電位線間の電圧が
トランジスタ４ｃのスレッショルド電圧よりも大きくな
った場合には、トランジスタ４ｃが導通して電源電圧線
から基準電位線に向けて電流が流れるようになる。ま
た、基準電位線の電圧が部分的に（ＶH ＋ＶF ）よりも
高くなったような場合には、ダイオード４ｄを介して基
準電位線から電源電圧線へ電流が流れるようになる。

【００２２】図３は本発明の電源間保護回路の他の具体
的な回路例を示し、電源保護回路４ｂは、コレクタが電
源電圧に接続され、エミッタが基準電位に接続され、ベ
ースが未接続状態のＮＰＮ型のトランジスタ４ｅと、カ
ソードが電源電圧に接続されアノードが基準電位に接続
されたダイオード４ｆと、から構成された複数の電源間
保護回路４ｇが分布定数的に接続された構成で、トラン
ジスタ４ｅのパンチスルー電圧が十数Ｖになるように形
成されている。尚、図３中の各抵抗は配線抵抗やコンタ
クト抵抗等の寄生抵抗を表している。また、トランジス
タ４ｅのベースには接合容量等の寄生容量が存在する
が、容量値が小さいのでノイズ等で長時間トランジスタ
４ｅが導通し続けることはなく、通常の動作を行うこと
ができる。

【００２３】このような構成により、図１のＩ１に示す
経路で流れる電流により入出力部１の電源電圧線の電圧
が部分的に上昇するか、同図にＩ２で示す経路で流れる
電流により入出力部１の基準電位線の電圧が部分的に低
下して電源電圧線と基準電位線間の電圧がトランジスタ
４ｅのパンチスルー電圧よりも大きくなった場合には、
トランジスタ４ｅが導通して電源電圧線から基準電位線
に向けて電流が流れるようになる。また、基準電位線の
電圧が部分的に電源電圧よりも高くなったような場合に
は、ダイオード４ｆを介して基準電位線から電源電圧線
へ電流が流れるようになる。

【００２４】尚、本発明は上述の実施の形態に限定され
るものではなく、例えば、図２及び図３に示す電源間保
護回路を一つの入出力部に同時に形成したり、複数の入
出力部毎に配置するように形成しても良い。更に、図１
では１つの入出力部１しか示していないが、通常の半導
体装置では複数の入出力部１と複数の端子Ｔ１が半導体
チップの周辺に形成されているので、図２の電源間保護
回路４ａを複数の端子に連なるなるように配置したり、
図３の電源間保護回路４ｇを個別の端子毎に配置するよ
うにしても良い。また、図２に示すダイオード４ｄや図
３に示すダイオード４ｆを省略し、素子形成時に寄生的
に形成されるダイオードにより同様な効果を得るように
しても良いし、図３に示す電源間保護回路４ｂの場合に
はダイオードの順方向電圧に代えてトランジスタ４ｅの
逆方向のパンチスルー電圧を使用するようにしても良
い。更に、抵抗１１の端子Ｔ１側にもダイオードを付加
したり、抵抗１１を拡散抵抗で形成することににより分
布定数的にダイオードを形成したり、出力形式に合わせ
てダイオードを省略したりした半導体装置の場合でも本
発明の電源間保護回路を同様に使用することができる。

【００２５】

【発明の効果】以上のように本発明によれば、請求項１
乃至請求項３の記載に係わる半導体装置は、電源電圧線
及び基準電位線間の電圧が所定の基準電圧を越えたとき
に電源間保護回路が電源電圧線及び基準電位線間を導通
するように動作するので、入出力部の電源電圧線または
基準電位線の電圧が所定の電圧よりも大きくなるのを抑
制することができるようになり、入出力回路及び内部回
路に異常電圧が印加されることが抑制され、静電気等に
よる破壊に対する耐電圧が向上するという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態を示す回路図、

【図２】本発明の電源間保護回路の具体例を示す回路
図、

【図３】本発明の他の電源間保護回路の具体例を示す回
路図、

【図４】従来の保護回路例を示す回路図である。

【符号の説明】

１ ：入出力部 ２ ：入出力回路 ３ ：内部回路 ４ ：電源間保護回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力または出力となる端子を有する入出
   力部と前記入出力部と信号を伝達して信号処理を行う内
   部回路とを有する半導体装置において、前記入出力部の
   電源電圧線と基準電位線間の電源線間電圧が所定電圧値
   を越えたときに前記電源線間を導通するようにスイッチ
   ング動作することを除いて非導通状態に保持される電源
   線間保護回路を前記入出力部の前記電源線間に設け、半
   導体装置の前記内部回路に所定電圧を越える電圧が印加
   されるのを抑制するようにしたことを特徴とする半導体
   装置。
2. 【請求項２】 前記電源線間保護回路はフィールド酸化
   膜をゲートの酸化膜として用いることにより形成された
   電界効果型トランジスタからなり、前記電界効果型トラ
   ンジスタのスレッショルド電圧を前記所定電圧としたこ
   とを特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 前記電源線間保護回路はベースが未接続
   状態のトランジスタからなり、前記トランジスタのパン
   チスルー電圧を前記所定電圧としたことを特徴とする請
   求項１に記載の半導体装置。