JPH09171088A - 時間間隔測定器及びこれを用いた時間間隔測定方法 - Google Patents
時間間隔測定器及びこれを用いた時間間隔測定方法Info
- Publication number
- JPH09171088A JPH09171088A JP33065895A JP33065895A JPH09171088A JP H09171088 A JPH09171088 A JP H09171088A JP 33065895 A JP33065895 A JP 33065895A JP 33065895 A JP33065895 A JP 33065895A JP H09171088 A JPH09171088 A JP H09171088A
- Authority
- JP
- Japan
- Prior art keywords
- input
- pulse
- time interval
- circuits
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【課題】 パルスの時間間隔測定中に新たなパルスを入
力することができない。 【解決手段】 ランプ波を発生させるランプ波発生器１
１，１２と、ランプ波発生器１１，１２からの出力を選
択するランプ選択スイッチ２０と、入力パルスｃｈ１，
ｃｈ２が入力されたときのランプ波の電圧値（瞬時値）
をサンプルするとともにホールド出力するＳ／Ｈ回路３
１−１〜３１−ｎと、Ｓ／Ｈ回路３１−１〜３１−ｎか
らの出力をそれぞれデジタル値に変換するＡ／Ｄ変換器
３２−１〜３２−ｎと、入力されるクロックパルスの周
期に等しい分解能について入力パルスｃｈ１，ｃｈ２の
カウントを行うカウンタ４０と、カウンタ４０からの出
力を保持して出力するラッチ回路３３−１〜３３−ｎ
と、アドレス発生器６１から出力されるアドレスにした
がってＡ／Ｄ変換器３２−１〜３２−ｎ及びラッチ回路
３３−１〜３３−ｎからの出力値をそれぞれ格納するメ
モリ７１，７２とを設ける。
力することができない。 【解決手段】 ランプ波を発生させるランプ波発生器１
１，１２と、ランプ波発生器１１，１２からの出力を選
択するランプ選択スイッチ２０と、入力パルスｃｈ１，
ｃｈ２が入力されたときのランプ波の電圧値（瞬時値）
をサンプルするとともにホールド出力するＳ／Ｈ回路３
１−１〜３１−ｎと、Ｓ／Ｈ回路３１−１〜３１−ｎか
らの出力をそれぞれデジタル値に変換するＡ／Ｄ変換器
３２−１〜３２−ｎと、入力されるクロックパルスの周
期に等しい分解能について入力パルスｃｈ１，ｃｈ２の
カウントを行うカウンタ４０と、カウンタ４０からの出
力を保持して出力するラッチ回路３３−１〜３３−ｎ
と、アドレス発生器６１から出力されるアドレスにした
がってＡ／Ｄ変換器３２−１〜３２−ｎ及びラッチ回路
３３−１〜３３−ｎからの出力値をそれぞれ格納するメ
モリ７１，７２とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、クロックパルスに
基づいて、入力されるパルスの時間差を測定する時間間
隔測定器に関する。
基づいて、入力されるパルスの時間差を測定する時間間
隔測定器に関する。
【０００２】
【従来の技術】図４は、タイムストレッチャを用いた時
間間隔測定器の一構成例を示す図であり、（ａ）は回路
ブロック図、（ｂ）はタイミングチャートである。な
お、図（ｂ）中〜の波形においては、図（ａ）中に
おけるポイント〜における波形を示している。
間間隔測定器の一構成例を示す図であり、（ａ）は回路
ブロック図、（ｂ）はタイミングチャートである。な
お、図（ｂ）中〜の波形においては、図（ａ）中に
おけるポイント〜における波形を示している。
【０００３】本従来例は図４に示すように、startパル
ス及びクロックパルスが入力されるフリップフロップ１
３１と、stopパルス及びクロックパルスが入力されるフ
リップフロップ１３２と、startパルス及びstopパルス
が入力されるフリップフロップ１３３と、フリップフロ
ップ１３１における出力値が入力され、startパルスと
その直後に入力されるクロックパルスとの時間差をＫ倍
に伸長して出力するタイムストレッチャ１１０と、stop
パルスとその直後に入力されるクロックパルスとの時間
差をＫ倍に伸長して出力するタイムストレッチャ１２０
と、タイムストレッチャ１１０においてＫ倍に伸長され
た時間差をクロックパルスの分解能で計数するカウンタ
１４１と、タイムストレッチャ１２０においてＫ倍に伸
長された時間差をクロックパルスの分解能で計数するカ
ウンタ１４２と、startパルスとstopパルスとの時間差
を計数するカウンタ１４３とから主に構成されている。
ス及びクロックパルスが入力されるフリップフロップ１
３１と、stopパルス及びクロックパルスが入力されるフ
リップフロップ１３２と、startパルス及びstopパルス
が入力されるフリップフロップ１３３と、フリップフロ
ップ１３１における出力値が入力され、startパルスと
その直後に入力されるクロックパルスとの時間差をＫ倍
に伸長して出力するタイムストレッチャ１１０と、stop
パルスとその直後に入力されるクロックパルスとの時間
差をＫ倍に伸長して出力するタイムストレッチャ１２０
と、タイムストレッチャ１１０においてＫ倍に伸長され
た時間差をクロックパルスの分解能で計数するカウンタ
１４１と、タイムストレッチャ１２０においてＫ倍に伸
長された時間差をクロックパルスの分解能で計数するカ
ウンタ１４２と、startパルスとstopパルスとの時間差
を計数するカウンタ１４３とから主に構成されている。
【０００４】以下に、上記のように構成された時間間隔
測定器の動作について説明する。
測定器の動作について説明する。
【０００５】startパルスがフリップフロップ１３１に
入力されると、startパルスとクロックパルスとの時間
差ｔ1に等しい幅を持ったパルスがタイムストレッチャ
１１０に入力される（図（ｂ））。
入力されると、startパルスとクロックパルスとの時間
差ｔ1に等しい幅を持ったパルスがタイムストレッチャ
１１０に入力される（図（ｂ））。
【０００６】同時に、カウンタ１４３にstartパルスが
入力された直後からのクロックパルスが入力される（図
（ｂ））。
入力された直後からのクロックパルスが入力される（図
（ｂ））。
【０００７】すると、タイムストレッチャ１１０におい
て、入力されたstartパルスとその直後に入力されるク
ロックパルスとの時間差ｔ1がＫ倍に伸長されて出力さ
れる（図（ｂ））。
て、入力されたstartパルスとその直後に入力されるク
ロックパルスとの時間差ｔ1がＫ倍に伸長されて出力さ
れる（図（ｂ））。
【０００８】その後、stopパルスがフリップフロップ１
３２に入力されると、startパルスとクロックパルスと
の時間差ｔ2に等しい幅を持ったパルスがタイムストレ
ッチャ１２０に入力される（図（ｂ））。
３２に入力されると、startパルスとクロックパルスと
の時間差ｔ2に等しい幅を持ったパルスがタイムストレ
ッチャ１２０に入力される（図（ｂ））。
【０００９】同時に、カウンタ１４３へのクロックパル
スの入力が終了する（図（ｂ））。
スの入力が終了する（図（ｂ））。
【００１０】すると、タイムストレッチャ１２０におい
て、入力されたstopパルスとその直後に入力されるクロ
ックパルスとの時間差ｔ2がＫ倍に伸長されて出力され
る（図（ｂ））。
て、入力されたstopパルスとその直後に入力されるクロ
ックパルスとの時間差ｔ2がＫ倍に伸長されて出力され
る（図（ｂ））。
【００１１】上記のように、startパルスとstopパルス
とが入力される時間差は、クロックパルスの周期に等し
い分解能についてはカウンタ１４３において計数され、
それより細かい分解能についてはカウンタ１４１，１４
２においてそれぞれ計数され、それらが加算されること
により求められる。
とが入力される時間差は、クロックパルスの周期に等し
い分解能についてはカウンタ１４３において計数され、
それより細かい分解能についてはカウンタ１４１，１４
２においてそれぞれ計数され、それらが加算されること
により求められる。
【００１２】今、ある時間間隔を測定したとき、クロッ
ク周波数をｆ［Ｈｚ］とし、カウンタ１４３の計数値が
ｌ、カウンタ１４１の計数値がｍ、カウンタ１４２の計
数値がｎであったとすると、測定された時間Ｔは、 Ｔ＝ｌ／ｆ＋（ｍ−ｎ）／ｆＫ ［ｓｅｃ］ となる。
ク周波数をｆ［Ｈｚ］とし、カウンタ１４３の計数値が
ｌ、カウンタ１４１の計数値がｍ、カウンタ１４２の計
数値がｎであったとすると、測定された時間Ｔは、 Ｔ＝ｌ／ｆ＋（ｍ−ｎ）／ｆＫ ［ｓｅｃ］ となる。
【００１３】よって、タイムストレッチャ１１０，１２
０の伸長比率Ｋを大きくとれば、高い時間分解能を得る
ことができる。
０の伸長比率Ｋを大きくとれば、高い時間分解能を得る
ことができる。
【００１４】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の時間間隔測定器においては、タイムスト
レッチャがstartパルスとstopパルスのそれぞれに対し
て１つずつしか設けられていないため、タイムストレッ
チャが動作している時に新たなパルスが入力されると、
回路が誤動作してしまう虞れがあり、その際の入力を禁
止するゲートを設けなければならなく、その間に到来す
るパルスは無視せざるを得ず、すなわちデッドタイムが
生じてしまう。
たような従来の時間間隔測定器においては、タイムスト
レッチャがstartパルスとstopパルスのそれぞれに対し
て１つずつしか設けられていないため、タイムストレッ
チャが動作している時に新たなパルスが入力されると、
回路が誤動作してしまう虞れがあり、その際の入力を禁
止するゲートを設けなければならなく、その間に到来す
るパルスは無視せざるを得ず、すなわちデッドタイムが
生じてしまう。
【００１５】また、時間分解能と入力が禁止される時間
であるデッドタイムとは相反するため、分解能を高くす
れば、デッドタイムが増加してしまう。
であるデッドタイムとは相反するため、分解能を高くす
れば、デッドタイムが増加してしまう。
【００１６】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、パルスの時
間間隔測定中においても新たなパルスを入力することが
できる時間間隔測定器を提供することを目的とする。
する問題点に鑑みてなされたものであって、パルスの時
間間隔測定中においても新たなパルスを入力することが
できる時間間隔測定器を提供することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、外部から入力されるクロックパルスに基づ
いて入力パルスのカウントを行うカウンタと、前記クロ
ックパルスに同期し、互いに１８０度の位相差を有する
ランプ波を発生させる２つのランプ波発生器とを具備
し、前記カウンタにおけるカウント値と前記ランプ波を
用いてカウントされたカウント値とにより前記入力パル
スが入力される時間差を測定する時間間隔測定器であっ
て、前記入力パルスが入力されたときの前記ランプ波の
電圧値をサンプリングするとともにホールド出力する複
数のＳ／Ｈ回路と、該複数のＳ／Ｈ回路のそれぞれに対
応して設けられ、前記Ｓ／Ｈ回路からの出力値をデジタ
ル値に変換する複数のＡ／Ｄ変換器と、前記カウンタに
おけるカウント値を保持し、出力する複数のラッチ回路
とを具備することを特徴とする。
に本発明は、外部から入力されるクロックパルスに基づ
いて入力パルスのカウントを行うカウンタと、前記クロ
ックパルスに同期し、互いに１８０度の位相差を有する
ランプ波を発生させる２つのランプ波発生器とを具備
し、前記カウンタにおけるカウント値と前記ランプ波を
用いてカウントされたカウント値とにより前記入力パル
スが入力される時間差を測定する時間間隔測定器であっ
て、前記入力パルスが入力されたときの前記ランプ波の
電圧値をサンプリングするとともにホールド出力する複
数のＳ／Ｈ回路と、該複数のＳ／Ｈ回路のそれぞれに対
応して設けられ、前記Ｓ／Ｈ回路からの出力値をデジタ
ル値に変換する複数のＡ／Ｄ変換器と、前記カウンタに
おけるカウント値を保持し、出力する複数のラッチ回路
とを具備することを特徴とする。
【００１８】また、前記入力パルスが入力されたときに
前記複数のＳ／Ｈ回路において前記ランプ波の電圧値を
サンプリングするとともにホールド出力し、前記複数の
Ｓ／Ｈ回路からの出力値を前記Ａ／Ｄ変換器においてデ
ジタル値に変換し、前記カウンタにおいて前記入力パル
スのうち前記クロックパルスの周期に等しい周期である
部分のカウントを行い、前記カウンタにおけるカウント
値を複数のラッチ回路においてラッチ出力し、前記Ａ／
Ｄ変換器からの出力値と前記ラッチ回路からの出力値と
により入力パルスが入力される時間間隔を測定すること
を特徴とする。
前記複数のＳ／Ｈ回路において前記ランプ波の電圧値を
サンプリングするとともにホールド出力し、前記複数の
Ｓ／Ｈ回路からの出力値を前記Ａ／Ｄ変換器においてデ
ジタル値に変換し、前記カウンタにおいて前記入力パル
スのうち前記クロックパルスの周期に等しい周期である
部分のカウントを行い、前記カウンタにおけるカウント
値を複数のラッチ回路においてラッチ出力し、前記Ａ／
Ｄ変換器からの出力値と前記ラッチ回路からの出力値と
により入力パルスが入力される時間間隔を測定すること
を特徴とする。
【００１９】（作用）上記のように構成された本発明に
おいては、入力パルスが入力されると、Ｓ／Ｈ回路にお
いて、そのときにランプ波発生器から出力されるランプ
波の電圧値がサンプリングされてホールド出力され、さ
らに、Ａ／Ｄ変換器においてデジタル値に変換され、出
力されるが、ここで、Ｓ／Ｈ回路及びＡ／Ｄ変換器にお
いては、それぞれ複数個設けられているので、１つのＳ
／Ｈ回路及びＡ／Ｄ変換器において変換・記憶処理が行
われている際に、新たな入力パルスが入力された場合
は、処理が行われていないＳ／Ｈ回路及びＡ／Ｄ変換器
において同様の処理が行われる。
おいては、入力パルスが入力されると、Ｓ／Ｈ回路にお
いて、そのときにランプ波発生器から出力されるランプ
波の電圧値がサンプリングされてホールド出力され、さ
らに、Ａ／Ｄ変換器においてデジタル値に変換され、出
力されるが、ここで、Ｓ／Ｈ回路及びＡ／Ｄ変換器にお
いては、それぞれ複数個設けられているので、１つのＳ
／Ｈ回路及びＡ／Ｄ変換器において変換・記憶処理が行
われている際に、新たな入力パルスが入力された場合
は、処理が行われていないＳ／Ｈ回路及びＡ／Ｄ変換器
において同様の処理が行われる。
【００２０】また、入力パルスのクロックパルスの周期
に等しい分解能については、カウンタにおいて計数が行
われるが、カウンタにおいて計数が行われた値が複数の
ラッチ回路に順次保持され、１つのパルスに対する処理
を待たずに順次入力パルスの計数が行われる。
に等しい分解能については、カウンタにおいて計数が行
われるが、カウンタにおいて計数が行われた値が複数の
ラッチ回路に順次保持され、１つのパルスに対する処理
を待たずに順次入力パルスの計数が行われる。
【００２１】このように、Ｓ／Ｈ回路、Ａ／Ｄ変換器及
びラッチ回路がそれぞれ複数個設けられているので、入
力パルスに対する処理中に新たな入力パルスが入力され
た場合においても、同様の処理が可能となる。
びラッチ回路がそれぞれ複数個設けられているので、入
力パルスに対する処理中に新たな入力パルスが入力され
た場合においても、同様の処理が可能となる。
【００２２】
【発明の実施の形態】図１は、本発明の時間間隔測定器
の実施の一形態を示すブロック図である。
の実施の一形態を示すブロック図である。
【００２３】本形態は図１に示すように、ランプ波を発
生させるランプ波発生器１１，１２と、ランプ波発生器
１１，１２からの出力を選択するランプ選択スイッチ２
０と、入力パルスｃｈ１，ｃｈ２が入力されたときのラ
ンプ波の電圧値（瞬時値）をサンプルするとともにホー
ルド出力するＳ／Ｈ回路３１−１〜３１−ｎと、Ｓ／Ｈ
回路３１−１〜３１−ｎからの出力をそれぞれデジタル
値に変換するＡ／Ｄ変換器３２−１〜３２−ｎと、入力
パルスｃｈ１，ｃｈ２を判別する判別器５０と、ランプ
波を制御するランプ波制御器１３と、入力されるクロッ
クパルスの周期に等しい分解能について入力パルスｃｈ
１，ｃｈ２のカウントを行うカウンタ４０と、カウンタ
４０からの出力を保持して出力するラッチ回路３３−１
〜３３−ｎと、アドレスを発生するアドレス発生器６１
と、アドレス発生器６１から出力されるアドレスを一時
的に記憶し、Ａ／Ｄ変換終了後に正しいタイミングでメ
モリにアドレスを与えるアドレスバッファ６３と、アド
レスバッファ６３から出力されるアドレスにしたがって
Ａ／Ｄ変換器３２−１〜３２−ｎ及びラッチ回路３３−
１〜３３−ｎからの出力値をそれぞれ格納するメモリ７
１，７２と、Ｓ／Ｈ回路３１−１〜３１−ｎ及びＡ／Ｄ
変換器３２−１〜３２−ｎの割当てを制御するアサイン
制御器６２とから主に構成されている。
生させるランプ波発生器１１，１２と、ランプ波発生器
１１，１２からの出力を選択するランプ選択スイッチ２
０と、入力パルスｃｈ１，ｃｈ２が入力されたときのラ
ンプ波の電圧値（瞬時値）をサンプルするとともにホー
ルド出力するＳ／Ｈ回路３１−１〜３１−ｎと、Ｓ／Ｈ
回路３１−１〜３１−ｎからの出力をそれぞれデジタル
値に変換するＡ／Ｄ変換器３２−１〜３２−ｎと、入力
パルスｃｈ１，ｃｈ２を判別する判別器５０と、ランプ
波を制御するランプ波制御器１３と、入力されるクロッ
クパルスの周期に等しい分解能について入力パルスｃｈ
１，ｃｈ２のカウントを行うカウンタ４０と、カウンタ
４０からの出力を保持して出力するラッチ回路３３−１
〜３３−ｎと、アドレスを発生するアドレス発生器６１
と、アドレス発生器６１から出力されるアドレスを一時
的に記憶し、Ａ／Ｄ変換終了後に正しいタイミングでメ
モリにアドレスを与えるアドレスバッファ６３と、アド
レスバッファ６３から出力されるアドレスにしたがって
Ａ／Ｄ変換器３２−１〜３２−ｎ及びラッチ回路３３−
１〜３３−ｎからの出力値をそれぞれ格納するメモリ７
１，７２と、Ｓ／Ｈ回路３１−１〜３１−ｎ及びＡ／Ｄ
変換器３２−１〜３２−ｎの割当てを制御するアサイン
制御器６２とから主に構成されている。
【００２４】以下に、上記のように構成された時間間隔
測定器の動作について説明する。
測定器の動作について説明する。
【００２５】図２は、図１に示した時間間隔測定器の動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
【００２６】入力パルスｃｈ１，ｃｈ２が入力される
と、Ｓ／Ｈ回路３１−１において、そのときにランプ波
発生器１１，１２から出力される電圧値がサンプリング
されてホールド出力される。
と、Ｓ／Ｈ回路３１−１において、そのときにランプ波
発生器１１，１２から出力される電圧値がサンプリング
されてホールド出力される。
【００２７】なお、ランプ波発生器１１，１２のそれぞ
れにおいて発生するランプ波は、始点、終点付近の直線
性の劣化、および原点に復帰する時間を確保するため
に、互いに１８０°位相のずれを有し、オーバラップ部
分を持ちながら、クロックの２倍の周期で発生する。そ
して、１クロックごとにランプ選択スイッチ２０によっ
て切り換えられるものとする。
れにおいて発生するランプ波は、始点、終点付近の直線
性の劣化、および原点に復帰する時間を確保するため
に、互いに１８０°位相のずれを有し、オーバラップ部
分を持ちながら、クロックの２倍の周期で発生する。そ
して、１クロックごとにランプ選択スイッチ２０によっ
て切り換えられるものとする。
【００２８】Ｓ／Ｈ回路３１−１においてホールド出力
された電圧値は、Ａ／Ｄ変換器３２−１においてデジタ
ル値に変換され、出力される。
された電圧値は、Ａ／Ｄ変換器３２−１においてデジタ
ル値に変換され、出力される。
【００２９】ここで、Ｓ／Ｈ回路３１−１及びＡ／Ｄ変
換器３２−１において、変換・記憶処理が行われている
際に、新たな入力パルスｃｈ１，ｃｈ２が入力された場
合は、Ｓ／Ｈ回路３１−２及びＡ／Ｄ変換器３２−２に
おいて同様に処理が行われる。
換器３２−１において、変換・記憶処理が行われている
際に、新たな入力パルスｃｈ１，ｃｈ２が入力された場
合は、Ｓ／Ｈ回路３１−２及びＡ／Ｄ変換器３２−２に
おいて同様に処理が行われる。
【００３０】このように、Ｓ／Ｈ回路３１−１〜３１−
ｎ及びＡ／Ｄ変換器３２−１〜３２−ｎがそれぞれ複数
個設けられているので、入力パルスｃｈ１，ｃｈ２に対
する処理中に新たな入力パルスｃｈ１，ｃｈ２が入力さ
れた場合においても、同様の処理が可能である。
ｎ及びＡ／Ｄ変換器３２−１〜３２−ｎがそれぞれ複数
個設けられているので、入力パルスｃｈ１，ｃｈ２に対
する処理中に新たな入力パルスｃｈ１，ｃｈ２が入力さ
れた場合においても、同様の処理が可能である。
【００３１】一方、入力パルスｃｈ１，ｃｈ２のクロッ
クパルスの周期に等しい分解能については、カウンタ４
０において計数が行われるが、カウンタ４０において計
数が行われた値がラッチ回路３３−１に保持され、次に
カウンタ４０において計数が行われた値がラッチ回路３
３−２に保持されるというように、処理を待たずに順次
入力パルスの計数が行われる。
クパルスの周期に等しい分解能については、カウンタ４
０において計数が行われるが、カウンタ４０において計
数が行われた値がラッチ回路３３−１に保持され、次に
カウンタ４０において計数が行われた値がラッチ回路３
３−２に保持されるというように、処理を待たずに順次
入力パルスの計数が行われる。
【００３２】Ｓ／Ｈ回路３１−１〜３１−ｎ，Ａ／Ｄ変
換器３２−１〜３２−ｎ及びラッチ回路３３−１〜３３
−ｎのそれぞれは、現在のパルスのデータをメモリ７
１，７２に格納する処理が終った後、直ちに次のパルス
の待ち受け状態となる。
換器３２−１〜３２−ｎ及びラッチ回路３３−１〜３３
−ｎのそれぞれは、現在のパルスのデータをメモリ７
１，７２に格納する処理が終った後、直ちに次のパルス
の待ち受け状態となる。
【００３３】ここで、クロック周波数については正確に
校正されているものとして、以下に、ランプ波の校正方
法の一例を述べる。
校正されているものとして、以下に、ランプ波の校正方
法の一例を述べる。
【００３４】まず、入力されるクロックパルスに等しい
タイミングの入力パルスによりランプ波をサンプルし、
その結果が、フルスケールになるようにランプ波の振
幅、あるいはＡ／Ｄ変換器３２−１〜３２−ｎのゲイン
を調整する。
タイミングの入力パルスによりランプ波をサンプルし、
その結果が、フルスケールになるようにランプ波の振
幅、あるいはＡ／Ｄ変換器３２−１〜３２−ｎのゲイン
を調整する。
【００３５】次に、直線性の校正を行うが、時間的にラ
ンダムでかつ平坦な分布を持つランダムパルスを測定
し、測定されたランダムパルスの時間に対する計数度数
のヒストグラムを作成する。
ンダムでかつ平坦な分布を持つランダムパルスを測定
し、測定されたランダムパルスの時間に対する計数度数
のヒストグラムを作成する。
【００３６】図３は、ランプ波の校正方法について説明
するための図である。
するための図である。
【００３７】標本数を充分に大きくとれば、各測定値に
おける度数は、微分非直線性を示す。この度数は各測定
値における量子化幅に等しいので、それぞれの度数が平
均値に等しくなるように、各量子化幅に（平均値）／
（度数）をかけ、量子化幅を変える。
おける度数は、微分非直線性を示す。この度数は各測定
値における量子化幅に等しいので、それぞれの度数が平
均値に等しくなるように、各量子化幅に（平均値）／
（度数）をかけ、量子化幅を変える。
【００３８】このためには、Ａ／Ｄ変換器３２−１〜３
２−ｎの下位数においては、校正用に残しておく必要が
ある。
２−ｎの下位数においては、校正用に残しておく必要が
ある。
【００３９】
【発明の効果】以上説明したように本発明は、入力パル
スのうちクロックパルスの周期よりも短い部分の処理を
行うＳ／Ｈ回路及びＡ／Ｄ変換器、並びに入力パルスの
うちクロックパルスの周期と等しい周期である部分のカ
ウントを行うカウンタの出力を保持するラッチ回路を複
数個設けたため、入力パルスに対する処理中に新たな入
力パルスが入力された場合においても、同様の処理が可
能となる。
スのうちクロックパルスの周期よりも短い部分の処理を
行うＳ／Ｈ回路及びＡ／Ｄ変換器、並びに入力パルスの
うちクロックパルスの周期と等しい周期である部分のカ
ウントを行うカウンタの出力を保持するラッチ回路を複
数個設けたため、入力パルスに対する処理中に新たな入
力パルスが入力された場合においても、同様の処理が可
能となる。
【００４０】それにより、パルスの時間間隔測定中にお
いても、新たなパルスを入力することができる。
いても、新たなパルスを入力することができる。
【図１】本発明の時間間隔測定器の実施の一形態を示す
ブロック図である。
ブロック図である。
【図２】図１に示した時間間隔測定器の動作を示すタイ
ミングチャートである。
ミングチャートである。
【図３】ランプ波の校正方法について説明するための図
である。
である。
【図４】タイムストレッチャを用いた時間間隔測定器の
一構成例を示す図であり、（ａ）は回路ブロック図、
（ｂ）はタイミングチャートである。
一構成例を示す図であり、（ａ）は回路ブロック図、
（ｂ）はタイミングチャートである。
１１，１２ ランプ波発生器 １３ ランプ制御器 ２０ ランプスイッチ ３１−１〜３１−ｎ Ｓ／Ｈ回路 ３２−１〜３２−ｎ Ａ／Ｄ変換器 ３３−１〜３３−ｎ ラッチ回路 ４０ カウンタ ５０ 判別器 ６１ アドレス発生器 ６２ アサイン制御器 ６３ アドレスバッファ ７１，７２ メモリ
Claims (2)
- 【請求項１】 外部から入力されるクロックパルスに基
づいて入力パルスのカウントを行うカウンタと、前記ク
ロックパルスに同期し、互いに１８０度の位相差を有す
るランプ波を発生させる２つのランプ波発生器とを具備
し、前記カウンタにおけるカウント値と前記ランプ波を
用いてカウントされたカウント値とにより前記入力パル
スが入力される時間差を測定する時間間隔測定器であっ
て、 前記入力パルスが入力されたときの前記ランプ波の電圧
値をサンプリングするとともにホールド出力する複数の
Ｓ／Ｈ回路と、 該複数のＳ／Ｈ回路のそれぞれに対応して設けられ、前
記Ｓ／Ｈ回路からの出力値をデジタル値に変換する複数
のＡ／Ｄ変換器と、 前記カウンタにおけるカウント値を保持し、出力する複
数のラッチ回路とを具備することを特徴とする時間間隔
測定器。 - 【請求項２】 請求項１に記載の時間間隔測定器を用い
た時間間隔測定方法であって、 前記入力パルスが入力されたときに前記複数のＳ／Ｈ回
路において前記ランプ波の電圧値をサンプリングすると
ともにホールド出力し、 前記複数のＳ／Ｈ回路からの出力値を前記Ａ／Ｄ変換器
においてデジタル値に変換し、 前記カウンタにおいて前記入力パルスのうち前記クロッ
クパルスの周期に等しい周期である部分のカウントを行
い、 前記カウンタにおけるカウント値を複数のラッチ回路に
おいてラッチ出力し、 前記Ａ／Ｄ変換器からの出力値と前記ラッチ回路からの
出力値とにより入力パルスが入力される時間間隔を測定
することを特徴とする時間間隔測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33065895A JPH09171088A (ja) | 1995-12-19 | 1995-12-19 | 時間間隔測定器及びこれを用いた時間間隔測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33065895A JPH09171088A (ja) | 1995-12-19 | 1995-12-19 | 時間間隔測定器及びこれを用いた時間間隔測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09171088A true JPH09171088A (ja) | 1997-06-30 |
Family
ID=18235141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33065895A Pending JPH09171088A (ja) | 1995-12-19 | 1995-12-19 | 時間間隔測定器及びこれを用いた時間間隔測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09171088A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004077173A (ja) * | 2002-08-12 | 2004-03-11 | Japan Radio Co Ltd | タイミング測定装置 |
| JP2005156495A (ja) * | 2003-11-28 | 2005-06-16 | Agilent Technol Inc | 時間間隔測定器および補正量決定方法 |
-
1995
- 1995-12-19 JP JP33065895A patent/JPH09171088A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004077173A (ja) * | 2002-08-12 | 2004-03-11 | Japan Radio Co Ltd | タイミング測定装置 |
| JP2005156495A (ja) * | 2003-11-28 | 2005-06-16 | Agilent Technol Inc | 時間間隔測定器および補正量決定方法 |
| US7184908B2 (en) | 2003-11-28 | 2007-02-27 | Agilent Technologies, Inc. | Calibration method of time measurement apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4736189A (en) | Method and apparatus for calibrating an analog-to-digital conversion apparatus | |
| EP2109223A2 (en) | Analog-to-digital conversion in pixel arrays | |
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| US6121799A (en) | Interleaved digital peak detector | |
| US4486707A (en) | Gain switching device with reduced error for watt meter | |
| US6574168B2 (en) | Time measuring device and testing apparatus | |
| EP0191478B1 (en) | Measurement circuit for evaluating a digital-to-analog converter | |
| US4758781A (en) | DA converter testing system | |
| JPH09171088A (ja) | 時間間隔測定器及びこれを用いた時間間隔測定方法 | |
| GB1562853A (en) | Corona discharge detection apparatus | |
| JP2000221248A (ja) | 半導体試験装置 | |
| US20040114469A1 (en) | Multi-phase clock time stamping | |
| JP5174433B2 (ja) | Ａｄ変換器及び秤 | |
| JPS5997077A (ja) | 時間電圧変換器 | |
| JPH05211442A (ja) | アナログ・ディジタル変換器の試験方法 | |
| JP2627758B2 (ja) | 信号発生装置 | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| EP1322969B1 (en) | Rf power measurement | |
| GB2227381A (en) | Analogue to digital converters | |
| US8934593B2 (en) | Very high precision device for measuring the time a signal is input | |
| JPS63118669A (ja) | オツシロスコ−プ | |
| JPH0516551Y2 (ja) | ||
| SU1728857A2 (ru) | Многоканальное измерительное устройство | |
| JPH02272823A (ja) | アナログ・デジタル変換器の試験装置 | |
| JPH04133521A (ja) | デジタル／アナログ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040414 Free format text: JAPANESE INTERMEDIATE CODE: A02 |