JPH09162539A - Packaging method for semiconductor chip - Google Patents

Packaging method for semiconductor chip

Info

Publication number
JPH09162539A
JPH09162539A JP7320849A JP32084995A JPH09162539A JP H09162539 A JPH09162539 A JP H09162539A JP 7320849 A JP7320849 A JP 7320849A JP 32084995 A JP32084995 A JP 32084995A JP H09162539 A JPH09162539 A JP H09162539A
Authority
JP
Japan
Prior art keywords
circuit board
metal layer
semiconductor chip
surface side
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7320849A
Other languages
Japanese (ja)
Inventor
Satoshi Nakajima
敏 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7320849A priority Critical patent/JPH09162539A/en
Publication of JPH09162539A publication Critical patent/JPH09162539A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor chip packaging method capable of raising a heating speed for the joined part between a semiconductor chip and a circuit substrate. SOLUTION: When the rear side 202 of a circuit board 20A is heated by a heater block 30, the heat is transmitted to a surface wiring pattern 26 through the medium of an inner-layer wiring pattern 23 etc., too. In the circuit substrate 20A cross section through holes 281A, 282A are formed, and pinlike heating parts 331, 332 to be inserted into them are formed in the heater block 30. Since the metal layer 291 in the cross section through hole 281A and the wiring electrodes 221 on the surface of the circuit substrate 20A connect a surface wiring pattern 21 as a heat transmitting metal layer pattern, heat in the pinlike heating part 331 is transmitted to the joined part between the wiring electrode 221 and a chip electrode 11 through the wiring pattern 21.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、フリップチップな
どの半導体チップの回路基板への実装方法に関するもの
である。さらに詳しくは、半導体チップを回路基板に実
装するための工程のうち、回路基板の裏面側に接触する
加熱体によって回路基板と半導体チップとの接合部分を
加熱するための技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting a semiconductor chip such as a flip chip on a circuit board. More specifically, the present invention relates to a technique for heating a bonding portion between a circuit board and a semiconductor chip by a heating body that is in contact with the back surface side of the circuit board, in the step of mounting the semiconductor chip on the circuit board.

【0002】[0002]

【従来の技術】フリップチップタイプの半導体チップな
どを回路基板に実装するための工程は、図4に示すよう
に、回路基板20Dの表面側201Dにおいて、配線パ
ターン21Dの一部を配線電極22Dとして露出させる
ようにレジスト層251D(ソルダーレジスト)を形成
し、配線電極22Dと半導体チップ10Dのチップ電極
11Dとの接合部分を、回路基板20Dの裏面側202
Dに接触させたヒータブロック30D(加熱体)によっ
て加熱し、ハンダ50Dを溶融させることによって行っ
ている。ここで、ヒータブロック30Dの基板案内部3
2Dの表面には、凹部321Dが形成されているので、
基板案内部32Dは、回路基板20Dの裏面部のうち、
電子部品40Dが実装されている領域を避けてレジスト
層252Dに接触し、ヒータ部31Dからの熱によっ
て、回路基板20Dの裏面側202Dからチップ電極1
1Dと配線電極22Dとの接合部分を加熱することが可
能である。
2. Description of the Related Art A process for mounting a flip-chip type semiconductor chip or the like on a circuit board is shown in FIG. 4 in which a part of a wiring pattern 21D is used as a wiring electrode 22D on a front surface side 201D of a circuit board 20D. A resist layer 251D (solder resist) is formed so as to be exposed, and a joint portion between the wiring electrode 22D and the chip electrode 11D of the semiconductor chip 10D is formed on the back surface side 202 of the circuit board 20D.
The heating is performed by the heater block 30D (heating body) brought into contact with D to melt the solder 50D. Here, the substrate guide portion 3 of the heater block 30D
Since the concave portion 321D is formed on the surface of 2D,
The board guide portion 32D is one of the back surface parts of the circuit board 20D.
The chip electrode 1 is contacted with the resist layer 252D while avoiding the region where the electronic component 40D is mounted, and the heat from the heater portion 31D causes the rear surface side 202D of the circuit board 20D to contact the chip electrode 1
It is possible to heat the joint portion between 1D and the wiring electrode 22D.

【0003】なお、回路基板20Dの内部には、複数の
層にわたって内層配線パターン23Dが形成されている
が、これらの内層配線パターン23Dは、配線電極22
Dと接続されていないので、ヒータブロック30Dの熱
は、回路基板20Dの裏面側から回路基板20Dの絶縁
層203Dを厚さ方向に伝わってチップ電極11Dと配
線電極22Dとの接合部分に伝わる。
Although an inner layer wiring pattern 23D is formed over a plurality of layers inside the circuit board 20D, these inner layer wiring patterns 23D are formed on the wiring electrodes 22.
Since it is not connected to D, the heat of the heater block 30D is transmitted from the back surface side of the circuit board 20D through the insulating layer 203D of the circuit board 20D in the thickness direction to the joint portion between the chip electrode 11D and the wiring electrode 22D.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来
は、まず、ヒータブロック30Dが回路基板20Dの裏
面側202Dに対して電子部品40Dの実装領域を避け
るようにして接触しているだけであるため、ヒータブロ
ック30Dと回路基板20Dとの接触面積が狭い分だ
け、チップ電極11Dと配線電極22Dとの接合部分に
対する加熱速度が遅いという問題点がある。また、ヒー
タブロック30Dから伝わった熱は、回路基板20Dの
絶縁層203Dを厚さ方向に伝わるだけであるため、こ
の点からも、チップ電極11Dと配線電極22Dとの接
合部分に対する加熱速度が遅いという問題点がある。そ
れ故、従来は、チップ電極11Dと配線電極22Dとを
接合する前にかかる部分を予備加熱を行うための装置が
必要である。
However, in the prior art, first, the heater block 30D is only in contact with the rear surface side 202D of the circuit board 20D so as to avoid the mounting area of the electronic component 40D. Since the contact area between the heater block 30D and the circuit board 20D is narrow, there is a problem that the heating rate for the joint portion between the chip electrode 11D and the wiring electrode 22D is slow. Further, since the heat transferred from the heater block 30D is transferred only in the thickness direction of the insulating layer 203D of the circuit board 20D, the heating rate for the joint portion between the chip electrode 11D and the wiring electrode 22D is slow also from this point. There is a problem. Therefore, conventionally, a device for preheating such a portion before joining the chip electrode 11D and the wiring electrode 22D is required.

【0005】以上の問題点に鑑みて、本発明の課題は、
加熱体と回路基板との接触面積を拡大するとともに、回
路基板と半導体チップとの接合部分に対して、回路基板
の絶縁層の厚さ方向に向かう熱伝達経路とは別の熱伝達
経路を新たに構成することによって、半導体チップと回
路基板との接合部分に対する加熱速度を高めることがで
きる半導体チップの実装方法を提供することにある。
[0005] In view of the above problems, an object of the present invention is to provide:
In addition to expanding the contact area between the heating element and the circuit board, a new heat transfer path has been added to the joint between the circuit board and the semiconductor chip, which is different from the heat transfer path extending in the thickness direction of the insulating layer of the circuit board. It is to provide a semiconductor chip mounting method capable of increasing the heating rate for the joint portion between the semiconductor chip and the circuit board.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体チップの実装方法では、回路基
板に形成したスルーホール内の金属層と前記回路基板表
面の半導体チップ実装領域内に形成した表面側金属層パ
ターンとを熱伝達用金属層パターンを介して接続してお
くとともに、前記回路基板の裏面側に対して表面が接触
して前記回路基板と半導体チップとの接合部分を加熱す
る加熱体には、該加熱体表面から突出して前記スルーホ
ール内に嵌まるピン状加熱部を構成しておき、前記半導
体チップを前記回路基板に実装するための工程のうち、
前記加熱体を用いて前記回路基板と前記半導体チップと
の接合部分を加熱する加熱工程では、前記スルーホール
内に嵌めた前記ピン状加熱部によっても前記金属層、前
記熱伝達用金属層パターン、および前記表面側金属層パ
ターンを介して前記回路基板と半導体チップとの接合部
分を加熱することを特徴とする。
In order to solve the above problems, in the method of mounting a semiconductor chip according to the present invention, a metal layer in a through hole formed in a circuit board and a semiconductor chip mounting area on the surface of the circuit board are provided. The front surface side metal layer pattern formed in the above is connected via a heat transfer metal layer pattern, and the front surface contacts the back surface side of the circuit board to form a joint portion between the circuit board and the semiconductor chip. In the heating body to be heated, a pin-shaped heating portion that protrudes from the surface of the heating body and fits into the through hole is configured, and in the step of mounting the semiconductor chip on the circuit board,
In the heating step of heating the junction between the circuit board and the semiconductor chip using the heating element, the metal layer by the pin-shaped heating portion fitted in the through hole, the heat transfer metal layer pattern, And a joint portion between the circuit board and the semiconductor chip is heated via the front surface side metal layer pattern.

【0007】なお、本発明において、各金属層パターン
(各配線パターン)は、配線接続に利用されているか否
かを問わない。
In the present invention, it does not matter whether each metal layer pattern (each wiring pattern) is used for wiring connection.

【0008】本発明において、前記表面側金属層パター
ンは、たとえば、前記半導体チップのチップ電極と接合
される前記回路基板側の配線電極である。
In the present invention, the front surface side metal layer pattern is, for example, a wiring electrode on the side of the circuit board which is joined to a chip electrode of the semiconductor chip.

【0009】また、前記表面側金属層パターンは、前記
半導体チップのチップ電極と接合される前記回路基板側
の配線電極の形成位置よりも内側の領域に形成された表
層配線パターンであることもある。
The front surface side metal layer pattern may be a surface layer wiring pattern formed in a region inside a position where a wiring electrode on the side of the circuit board to be joined to a chip electrode of the semiconductor chip is formed. .

【0010】この場合には、前記回路基板の裏面側のう
ち、前記加熱体表面と接する領域に形成されている裏面
側金属層パターンは、前記回路基板の内部を通る内層配
線パターンを介して前記表面側金属層パターンに接続し
ていることが好ましい。
In this case, the back surface side metal layer pattern formed in the area of the back surface side of the circuit board which is in contact with the surface of the heating body is the inner layer wiring pattern passing through the inside of the circuit board, It is preferably connected to the front side metal layer pattern.

【0011】本発明において、前記熱伝達用金属層パタ
ーンは、たとえば、前記表面側金属層パターンから前記
回路基板の表面側を通って前記スルーホール内の金属層
にまで延設された表層配線パターンである。
In the present invention, the heat transfer metal layer pattern is, for example, a surface wiring pattern extending from the front surface side metal layer pattern to the metal layer in the through hole through the front surface side of the circuit board. Is.

【0012】また、前記熱伝達用金属層パターンは、前
記表面側金属層パターンから前記回路基板の内層を通っ
て前記スルーホール内の金属層にまで延設されている内
層配線パターンであることもある。
The heat transfer metal layer pattern may be an inner layer wiring pattern that extends from the front side metal layer pattern through the inner layer of the circuit board to the metal layer in the through hole. is there.

【0013】本発明では、前記回路基板の裏面側のう
ち、前記加熱体表面と接する領域に形成されている裏面
側金属層パターンも、前記スルーホール内の金属層に接
続していることが好ましい。
In the present invention, it is preferable that a back surface side metal layer pattern formed in a region of the back surface side of the circuit board which is in contact with the surface of the heating body is also connected to the metal layer in the through hole. .

【0014】本発明において、前記スルーホールは、通
常のスルーホールであってもよいが、前記回路基板の端
縁において該基板の厚さ方向に形成された断面スルーホ
ールを利用してもよい。
In the present invention, the through-hole may be a normal through-hole, but a cross-section through-hole formed in the thickness direction of the circuit board at the edge of the circuit board may be used.

【0015】また、前記スルーホールは、該スルーホー
ル内に前記ピン状加熱部が嵌まることによって前記回路
基板と前記加熱体とを位置決めするための孔であっても
よい。
Further, the through hole may be a hole for positioning the circuit board and the heating body by fitting the pin-shaped heating portion into the through hole.

【0016】さらに、前記スルーホールは、前記回路基
板のうち、前記半導体チップが実装されている部分を周
辺領域と切断するためのタイバー切断用の複数の孔のう
ちの一部の孔であってもよい。
Further, the through hole is a part of a plurality of tie bar cutting holes for cutting the portion of the circuit board on which the semiconductor chip is mounted from the peripheral region. Good.

【0017】本発明において、前記回路基板の裏面側に
も電子部品が実装されている場合には、該電子部品の実
装領域を避けるようにして、前記加熱体表面は、前記回
路基板の裏面側に接触することとなる。
In the present invention, when an electronic component is also mounted on the back surface side of the circuit board, the surface of the heating element is placed on the back surface side of the circuit board so as to avoid the mounting area of the electronic component. Will come into contact with.

【0018】[0018]

【発明の実施の形態】図面に基づいて、本発明の実施例
を説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0019】[実施例1]本発明の実装例1に係る半導
体チップの実装方法を、図1を参照して説明する。
[First Embodiment] A semiconductor chip mounting method according to a first embodiment of the present invention will be described with reference to FIG.

【0020】図1(a)は、本例の実装方法を説明する
ための工程断面図、図1(b)は、本例に用いた回路基
板に形成した断面スルーホールの構造を示す説明図であ
る。図1(a)に示すように、ガラス−エポキシ製やセ
ラミック製の回路基板20Aの表面側201には、金属
層パターン(表面側金属層パターン)からなる表層配線
パターン21が形成され、その表面側には、その一部を
配線電極221として露出させるレジスト層251(ソ
ルダーレジスト)が形成されている。また、回路基板2
0Aの表面側201には、回路基板20Aの内部に形成
された内層配線パターン23に接続する配線電極222
も構成されている。ここで、半導体チップ10(フリッ
プチップ)は、そのチップ電極11と、回路基板20A
の配線電極221、222とがハンダ50によってそれ
ぞれ接合されている。
FIG. 1A is a process sectional view for explaining the mounting method of this example, and FIG. 1B is an explanatory view showing the structure of a sectional through hole formed in the circuit board used in this example. Is. As shown in FIG. 1A, a surface layer wiring pattern 21 formed of a metal layer pattern (surface side metal layer pattern) is formed on the front surface side 201 of a glass-epoxy or ceramic circuit board 20A, and the surface thereof. On the side, a resist layer 251 (solder resist) is formed, a part of which is exposed as the wiring electrode 221. Also, the circuit board 2
On the front surface side 201 of 0A, a wiring electrode 222 connected to the inner layer wiring pattern 23 formed inside the circuit board 20A.
Is also configured. Here, the semiconductor chip 10 (flip chip) has a chip electrode 11 and a circuit board 20A.
The wiring electrodes 221 and 222 are joined by solder 50.

【0021】回路基板20Aの表面側201には、表層
配線パターン21だけでなく、半導体チップ10の実装
領域のうち、配線電極221、222の形成位置より内
側の領域にも、表層配線パターン26(表面側金属層パ
ターン)が形成されている。また、回路基板20Aは、
多層基板であるため、その内部には複数の層にわたって
内層配線パターン23、およびこれらの配線パターン同
士を接続する層間配線パターン230(内層配線パター
ン)が形成されている。
On the front surface side 201 of the circuit board 20A, not only the surface layer wiring pattern 21 but also the surface layer wiring pattern 26 (in the mounting area of the semiconductor chip 10 inside the position where the wiring electrodes 221 and 222 are formed). A front side metal layer pattern) is formed. In addition, the circuit board 20A is
Since it is a multi-layer substrate, an inner layer wiring pattern 23 and an interlayer wiring pattern 230 (inner layer wiring pattern) that connects these wiring patterns to each other are formed over a plurality of layers inside.

【0022】さらに、回路基板20Aは、両面基板であ
るため、表面側201に表層配線パターン21、26が
形成されているだけでなく、裏面側202にも、裏面側
配線パターン24(裏面側金属層パターン)が形成され
ている。裏面側配線パターン24のうち、配線パターン
241は、レジスト層252によって覆われ、配線パタ
ーン242には、面実装タイプの電子部品40がはんだ
付けされている。
Further, since the circuit board 20A is a double-sided board, not only the surface layer wiring patterns 21 and 26 are formed on the front surface side 201, but also the back surface side wiring pattern 24 (the back surface side metal). Layer pattern) is formed. Of the rear surface side wiring pattern 24, the wiring pattern 241 is covered with a resist layer 252, and the surface mounting type electronic component 40 is soldered to the wiring pattern 242.

【0023】このように構成した回路基板20Aに対し
て、半導体チップ10を実装するには、半導体チップ1
0のチップ電極11と、回路基板20Aの配線電極22
1、222との接合部分を加熱し、ハンダ50を溶融さ
せる必要がある。従って、半導体チップ10を回路基板
20Aに実装する工程では、ハンダ50を溶融させるこ
とを目的に、回路基板20Aの裏面側202のうち、電
子部品40が実装されている領域を避けるようにして、
レジスト層252で覆われた配線パターン241が形成
されている領域をヒータブロック30によって加熱する
工程(加熱工程)を行う。
To mount the semiconductor chip 10 on the circuit board 20A thus constructed, the semiconductor chip 1
Chip electrode 11 of 0 and wiring electrode 22 of circuit board 20A
It is necessary to heat the joint portion with 1, 222 to melt the solder 50. Therefore, in the step of mounting the semiconductor chip 10 on the circuit board 20A, for the purpose of melting the solder 50, the region on the back surface 202 of the circuit board 20A where the electronic component 40 is mounted is avoided,
A step (heating step) of heating the area in which the wiring pattern 241 covered with the resist layer 252 is formed by the heater block 30 is performed.

【0024】この加熱工程では、図1(a)からわかる
ように、回路基板20Aの裏面側202にヒータブロッ
ク30(加熱体)を接触させ、回路基板20Aを裏面側
202から加熱する。ここで、ヒータブロック30の基
板案内部32の表面には、凹部321が形成されている
ので、基板案内部32は、回路基板20Aの裏面部のう
ち、電子部品40が実装されている領域を避けてレジス
ト層252に接触し、ヒータ部31からの熱によって、
裏面側配線パターン241を加熱し、その熱をチップ電
極11と配線電極221、222との接合部分に伝え
る。但し、ヒータブロック30と回路基板20Aとの接
触面積が狭く、また、ヒータブロック30から伝わった
熱が、回路基板20Aの絶縁層203を厚さ方向に伝わ
るだけでは、チップ電極11と配線電極221、222
との接合部分に対する加熱速度が遅い。
In this heating step, as can be seen from FIG. 1A, the heater block 30 (heating body) is brought into contact with the back side 202 of the circuit board 20A to heat the circuit board 20A from the back side 202. Here, since the concave portion 321 is formed on the surface of the board guiding portion 32 of the heater block 30, the board guiding portion 32 covers the area where the electronic component 40 is mounted on the back surface portion of the circuit board 20A. Avoiding contact with the resist layer 252, the heat from the heater section 31 causes
The back side wiring pattern 241 is heated, and the heat is transmitted to the joint portion between the chip electrode 11 and the wiring electrodes 221 and 222. However, the contact area between the heater block 30 and the circuit board 20A is small, and the heat transferred from the heater block 30 is transferred only in the thickness direction of the insulating layer 203 of the circuit board 20A. 222
The heating rate for the joint with is slow.

【0025】そこで、本例では、まず、回路基板20A
の表面側201において配線電極221、222の形成
位置よりも内側の領域に形成されている表層配線パター
ン26は、回路基板20Aの内部に形成した内層配線パ
ターン23、およびこれらの配線パターン同士を接続す
る層間配線パターン230を介して接続してある。この
ため、配線パターン241がヒータブロック30によっ
て加熱されたとき、その熱は、回路基板20Aの絶縁層
203を厚さ方向に伝わるだけでなく、内層配線パター
ン23、および層間配線パターン230を介しても表層
配線パターン26に効率よく伝わるので、チップ電極1
1と配線電極221、222との接合部分に対する加熱
速度が高い。
Therefore, in this example, first, the circuit board 20A
The surface layer wiring pattern 26 formed in a region inside the formation positions of the wiring electrodes 221 and 222 on the front surface side 201 of the inner layer wiring pattern 23 formed inside the circuit board 20A, and these wiring patterns are connected to each other. Are connected through the inter-layer wiring pattern 230. Therefore, when the wiring pattern 241 is heated by the heater block 30, the heat is not only transmitted to the insulating layer 203 of the circuit board 20A in the thickness direction, but also via the inner layer wiring pattern 23 and the interlayer wiring pattern 230. Is also efficiently transmitted to the surface wiring pattern 26, so that the chip electrode 1
The heating rate for the joint portion between 1 and the wiring electrodes 221 and 222 is high.

【0026】また、本例では、回路基板20Aには、図
1(b)に示すように、その端縁において厚さ方向に延
びる断面スルーホール281A、282Aが形成されて
いる一方、図1(a)からわかるように、ヒータブロッ
ク30の側において、基板案内部32の表面(ブロック
表面)には、この表面から突出して断面スルーホール2
81A、282Aの内部にそれぞれ嵌まるピン状加熱部
331、332が形成されている。従って、ヒータブロ
ック33は、ピン状加熱部331、332を介しても、
回路基板20Aに接触するため、その分だけ、回路基板
20Aとヒータブロック30との接触面積が拡大された
状態にある。しかも、断面スルーホール281A内の金
属層291と、回路基板20A表面の配線電極221
は、表層配線パターン21を熱伝達用金属層パターンと
して接続している。このため、断面スルーホール281
A内に嵌めたピン状加熱部331からの熱は、金属層2
91、熱伝達用金属層パターンとしての配線パターン2
1、および配線電極221を介して、配線電極221と
チップ電極11との接合部分を効率よく加熱する。ま
た、断面スルーホール282A内の金属層292と、回
路基板20A表面の配線電極222は、内層配線パター
ン23および層間配線パターン230を熱伝達用金属層
パターンとして接続している。このため、断面スルーホ
ール282A内に嵌めたピン状加熱部332からの熱
は、金属層292と、熱伝達用金属層パターンとしての
内層配線パターン23および層間配線パターン230
と、配線電極222とを介して、配線電極222とチッ
プ電極11との接合部分を効率よく加熱する。それ故、
本例では、チップ電極11と配線電極221、222と
の接合部分に対する加熱速度が高いので、予備加熱を行
う必要がない。
Further, in this example, as shown in FIG. 1 (b), the circuit board 20A is formed with cross-section through holes 281A, 282A extending in the thickness direction at its edges, while FIG. As can be seen from a), on the heater block 30 side, on the surface (block surface) of the substrate guide portion 32, the cross-section through hole 2 is projected from this surface.
Pin-shaped heating portions 331 and 332 that fit inside 81A and 282A, respectively, are formed. Therefore, the heater block 33 is also connected to the pin-shaped heating portions 331 and 332,
Since the circuit board 20A is in contact with the circuit board 20A, the contact area between the circuit board 20A and the heater block 30 is correspondingly enlarged. Moreover, the metal layer 291 in the cross-section through hole 281A and the wiring electrode 221 on the surface of the circuit board 20A.
Connects the surface wiring pattern 21 as a heat transfer metal layer pattern. Therefore, the cross-section through hole 281
The heat from the pin-shaped heating portion 331 fitted in A is generated by the metal layer 2
91, wiring pattern 2 as metal layer pattern for heat transfer
Through 1 and the wiring electrode 221, the joint portion between the wiring electrode 221 and the chip electrode 11 is efficiently heated. Further, the metal layer 292 in the cross-section through hole 282A and the wiring electrode 222 on the surface of the circuit board 20A connect the inner layer wiring pattern 23 and the interlayer wiring pattern 230 as a heat transfer metal layer pattern. For this reason, the heat from the pin-shaped heating portion 332 fitted in the through-hole 282A in the cross section receives the metal layer 292 and the inner layer wiring pattern 23 and the interlayer wiring pattern 230 as the heat transfer metal layer pattern.
And the bonding portion between the wiring electrode 222 and the chip electrode 11 is efficiently heated via the wiring electrode 222. Therefore,
In this example, there is no need to perform preheating because the heating rate for the joint portion between the chip electrode 11 and the wiring electrodes 221, 222 is high.

【0027】さらに、本例では、回路基板20Aの表面
側201に形成した表層配線パターン26も、断面スル
ーホール281A、282A内の金属層291、292
に対して内層配線パターン23および層間配線パターン
230を介して接続している。さらにまた、回路基板2
0Aの裏面側201に形成した裏面側配線パターン24
1も、断面スルーホール281A、282A内の金属層
291、292に対して、内層配線パターン23および
層間配線パターン230を介して接続している。このた
め、回路基板20Aは、全体的に均一に加熱されるた
め、チップ電極11と配線電極221、222との接合
部分に対する加熱速度が高いことに加えて、局部的に熱
せられることがないので、歪みなどが発生しにくいとい
う利点もある。
Further, in this example, the surface layer wiring pattern 26 formed on the front surface side 201 of the circuit board 20A also includes the metal layers 291 and 292 in the cross-section through holes 281A and 282A.
To the inner layer wiring pattern 23 and the interlayer wiring pattern 230. Furthermore, the circuit board 2
Back side wiring pattern 24 formed on the back side 201 of 0A
No. 1 is also connected to the metal layers 291 and 292 in the through holes 281A and 282A in cross section through the inner layer wiring pattern 23 and the interlayer wiring pattern 230. For this reason, the circuit board 20A is uniformly heated as a whole, so that the joint portion between the chip electrode 11 and the wiring electrodes 221 and 222 has a high heating rate and is not locally heated. Also, there is an advantage that distortion is less likely to occur.

【0028】なお、金属層パターン(配線パターン)
は、配線電極221、222や裏面側の配線パターン2
42を除いて配線接続に利用されているか否かを問わな
い。
The metal layer pattern (wiring pattern)
Is the wiring electrodes 221, 222 and the wiring pattern 2 on the back surface side.
It does not matter whether or not it is used for wiring connection except for 42.

【0029】[実施例2]本発明の実装例2に係る半導
体チップの実装方法を、図2を参照して説明する。な
お、本例の半導体チップの実装方法において、回路基板
やヒータブロックの基本的な構造は、実施例1と概ね同
様であるため、共通する機能を有する部分については同
じ符合を付して、それらの詳細な説明を省略する。
[Second Embodiment] A semiconductor chip mounting method according to a second embodiment of the present invention will be described with reference to FIG. In the mounting method of the semiconductor chip of this example, the basic structure of the circuit board and the heater block is almost the same as that of the first embodiment, and therefore, the portions having the common functions are designated by the same reference numerals. The detailed description of is omitted.

【0030】図2は、本例の実装方法を説明するための
工程断面図である。
2A to 2C are process sectional views for explaining the mounting method of this example.

【0031】図2に示すように、本例でも、回路基板2
0Bの表面側201には、金属層パターン(表面側金属
層パターン)からなる表層配線パターン21が形成さ
れ、その表面側には、その一部を配線電極221として
露出させるレジスト層251(ソルダーレジスト)が形
成されている。また、回路基板20Bの表面側201に
は、回路基板20Bの内部に形成された内層配線パター
ン23に接続する配線電極222も構成されている。こ
こで、半導体チップ10(フリップチップ)は、そのチ
ップ電極11と、回路基板20Bの配線電極221、2
22とがハンダ50によってそれぞれ接合されている。
As shown in FIG. 2, the circuit board 2 is also used in this example.
A surface wiring pattern 21 formed of a metal layer pattern (surface side metal layer pattern) is formed on the front surface side 201 of 0B, and a resist layer 251 (solder resist) that exposes a part thereof as a wiring electrode 221 is formed on the front surface side. ) Has been formed. Further, a wiring electrode 222 connected to the inner layer wiring pattern 23 formed inside the circuit board 20B is also formed on the front surface side 201 of the circuit board 20B. Here, the semiconductor chip 10 (flip chip) includes the chip electrode 11 and the wiring electrodes 221 and 2 of the circuit board 20B.
22 and 22 are respectively joined by solder 50.

【0032】回路基板20Bの表面側201には、半導
体チップ10の実装領域のうち、配線電極221、22
2の形成位置より内側の領域にも、表層配線パターン2
6(表面側金属層パターン)が形成されている。また、
回路基板20Bは、多層基板であるため、その内部には
複数の層にわたって内層配線パターン23、およびこれ
らの配線パターン同士を接続する層間配線パターン23
0(内層配線パターン)が形成されている。
On the front surface side 201 of the circuit board 20B, wiring electrodes 221 and 22 in the mounting area of the semiconductor chip 10 are provided.
In the area inside the formation position of 2, the surface wiring pattern 2
6 (surface side metal layer pattern) is formed. Also,
Since the circuit board 20B is a multi-layer board, the inner-layer wiring pattern 23 and the inter-layer wiring pattern 23 that connects these wiring patterns to each other are provided inside the circuit board 20B.
0 (inner layer wiring pattern) is formed.

【0033】さらに、回路基板20Bは、両面基板であ
るため、裏面側202には、裏面側配線パターン24
(裏面側金属層パターン)が形成されている。裏面側配
線パターン24のうち、配線パターン241は、レジス
ト層252によって覆われ、配線パターン242には面
実装タイプの電子部品40がはんだ付けされている。
Further, since the circuit board 20B is a double-sided board, the rear surface side wiring pattern 24 is provided on the rear surface side 202.
(Back side metal layer pattern) is formed. Of the rear surface side wiring pattern 24, the wiring pattern 241 is covered with a resist layer 252, and the surface mounting type electronic component 40 is soldered to the wiring pattern 242.

【0034】このように構成した回路基板20Bに対し
て、半導体チップ10を実装するには、半導体チップ1
0のチップ電極11と、回路基板20Bの配線電極22
1、222との接合部分を加熱し、ハンダ50を溶融さ
せる必要がある。
To mount the semiconductor chip 10 on the circuit board 20B thus constructed, the semiconductor chip 1
Chip electrode 11 of 0 and wiring electrode 22 of circuit board 20B
It is necessary to heat the joint portion with 1, 222 to melt the solder 50.

【0035】そのための加熱工程では、図2からわかる
ように、回路基板20Bの裏面側をヒータブロック30
によって加熱する。ここで、ヒータブロック30の基板
案内部32の表面には、凹部321が形成されているの
で、基板案内部32は、回路基板20Bの裏面部のう
ち、電子部品40が実装されている領域を避けてレジス
ト層252に接触し、ヒータ部31からの熱によって、
裏面側配線パターン241を加熱し、その熱をチップ電
極11と配線電極221、222との接合部分に伝え
る。
In the heating process therefor, as can be seen from FIG. 2, the back surface side of the circuit board 20B is placed on the heater block 30.
Heating. Here, since the concave portion 321 is formed on the surface of the board guiding portion 32 of the heater block 30, the board guiding portion 32 is located in the area of the back surface of the circuit board 20B where the electronic component 40 is mounted. Avoiding contact with the resist layer 252, the heat from the heater section 31 causes
The back side wiring pattern 241 is heated, and the heat is transmitted to the joint portion between the chip electrode 11 and the wiring electrodes 221 and 222.

【0036】かかる加熱工程を効率よく行うことを目的
に、本例でも、回路基板20Bの表面側201において
配線電極221、222の形成位置よりも内側の領域に
形成されている表層配線パターン26は、回路基板20
Bの内部に形成した内層配線パターン23、およびこれ
らの配線パターン同士を接続する層間配線パターン23
0を介して接続してある。このため、配線パターン24
1がヒータブロック30によって加熱されたとき、その
熱は、回路基板20Bの絶縁層203を厚さ方向に伝わ
るだけでなく、内層配線パターン23、および層間配線
パターン230を介しても表層配線パターン26に効率
よく伝わるので、チップ電極11と配線電極221、2
22との接合部分に対する加熱速度が高い。
For the purpose of efficiently performing such a heating step, the surface wiring pattern 26 formed in the area inside the formation positions of the wiring electrodes 221 and 222 on the front surface side 201 of the circuit board 20B is also used in this example. Circuit board 20
Inner layer wiring pattern 23 formed inside B and interlayer wiring pattern 23 connecting these wiring patterns to each other
It is connected through 0. Therefore, the wiring pattern 24
When 1 is heated by the heater block 30, not only the heat is transmitted through the insulating layer 203 of the circuit board 20B in the thickness direction, but also the surface layer wiring pattern 26 through the inner layer wiring pattern 23 and the interlayer wiring pattern 230. Efficiently transmitted to the tip electrode 11 and the wiring electrodes 221, 2
The heating rate for the joint portion with 22 is high.

【0037】また、本例では、回路基板20Bには、ス
ルーホール281B、282Bが形成されている一方、
ヒータブロック30の側において、基板案内部32の表
面(ブロック表面)には、この表面から突出してスルー
ホール281B、282Bの内部にそれぞれ嵌まるピン
状加熱部331、332が形成されている。従って、ヒ
ータブロック33は、ピン状加熱部331、332を介
しても、回路基板20Bに接触するため、その分だけ、
回路基板20Bとヒータブロック30との接触面積が拡
大された状態にある。しかも、スルーホール281B内
の金属層291と、回路基板20B表面の配線電極22
1は、表層配線パターン21を熱伝達用金属層パターン
として接続している。このため、スルーホール281B
内に嵌めたピン状加熱部331からの熱は、金属層29
1、熱伝達用金属層パターンとしての配線パターン2
1、および配線電極221を介して、配線電極221と
チップ電極11との接合部分を効率よく加熱する。ま
た、スルーホール282B内の金属層292と、回路基
板20B表面の配線電極222は、内層配線パターン2
3および層間配線パターン230を熱伝達用金属層パタ
ーンとして接続している。このため、スルーホール28
2B内に嵌めたピン状加熱部332からの熱は、金属層
292と、熱伝達用金属層パターンとしての内層配線パ
ターン23および層間配線パターン230と、配線電極
222とを介して、配線電極222とチップ電極11と
の接合部分を効率よく加熱する。それ故、本例では、チ
ップ電極11と配線電極221、222との接合部分に
対する加熱速度が高いなど、実施例1と同様な効果を奏
する。
Further, in this example, while the through holes 281B and 282B are formed in the circuit board 20B,
On the heater block 30 side, pin-shaped heating portions 331 and 332 are formed on the surface (block surface) of the substrate guiding portion 32 so as to project from the surface and fit into the through holes 281B and 282B, respectively. Therefore, the heater block 33 contacts the circuit board 20B even through the pin-shaped heating units 331 and 332, and accordingly,
The contact area between the circuit board 20B and the heater block 30 is in an enlarged state. Moreover, the metal layer 291 in the through hole 281B and the wiring electrode 22 on the surface of the circuit board 20B are
In No. 1, the surface wiring pattern 21 is connected as a heat transfer metal layer pattern. Therefore, the through hole 281B
The heat from the pin-shaped heating portion 331 fitted inside is the metal layer 29.
1. Wiring pattern 2 as a heat transfer metal layer pattern
Through 1 and the wiring electrode 221, the joint portion between the wiring electrode 221 and the chip electrode 11 is efficiently heated. Further, the metal layer 292 in the through hole 282B and the wiring electrode 222 on the surface of the circuit board 20B are the inner layer wiring pattern 2
3 and the interlayer wiring pattern 230 are connected as a heat transfer metal layer pattern. Therefore, the through hole 28
The heat from the pin-shaped heating portion 332 fitted in 2B passes through the metal layer 292, the inner layer wiring pattern 23 and the interlayer wiring pattern 230 as the heat transfer metal layer pattern, and the wiring electrode 222 through the wiring electrode 222. The joint between the chip electrode 11 and the chip electrode 11 is efficiently heated. Therefore, in this example, the same effect as that of the first example is achieved, such as a high heating rate for the joint portion between the chip electrode 11 and the wiring electrodes 221 and 222.

【0038】さらに、本例では、スルーホール281
B、282Bを完全な孔として形成し、そこにヒータブ
ロック30のピン状加熱部331、332が嵌まるよう
になっている。従って、ピン状加熱部331、332を
スルーホール281B、282Bに嵌めれば、ヒータブ
ロック30と回路基板20Bとを位置決めできる。すな
わち、位置決め用の孔を形成する際に、その内周面に金
属層291、292さえ形成しておけば、そのままスル
ーホール281B、282Bとして利用できるので、無
駄な孔を開ける必要がない。
Further, in this example, the through hole 281 is used.
B and 282B are formed as complete holes, and the pin-shaped heating portions 331 and 332 of the heater block 30 are fitted therein. Therefore, by fitting the pin-shaped heating portions 331 and 332 into the through holes 281B and 282B, the heater block 30 and the circuit board 20B can be positioned. That is, when forming the positioning holes, if only the metal layers 291 and 292 are formed on the inner peripheral surface of the positioning holes, they can be used as the through holes 281B and 282B as they are, so that it is not necessary to open unnecessary holes.

【0039】なお、金属層パターン(配線パターン)
は、配線電極221、222や裏面側の配線パターン2
42を除いて配線接続に利用されているか否かを問わな
い。
The metal layer pattern (wiring pattern)
Is the wiring electrodes 221, 222 and the wiring pattern 2 on the back surface side.
It does not matter whether or not it is used for wiring connection except for 42.

【0040】[実施例3]本発明の実装例3に係る半導
体チップの実装方法を、図3を参照して説明する。な
お、本例の半導体チップの実装方法において、回路基板
やヒータブロックの基本的な構造は、実施例1と概ね同
様であるため、共通する機能を有する部分については同
じ符合を付して、それらの詳細な説明を省略する。
[Third Embodiment] A semiconductor chip mounting method according to a third embodiment of the present invention will be described with reference to FIG. In the mounting method of the semiconductor chip of this example, the basic structure of the circuit board and the heater block is almost the same as that of the first embodiment, and therefore, the portions having the common functions are designated by the same reference numerals. The detailed description of is omitted.

【0041】図3(a)、本例の実装方法を説明するた
めの工程断面図、図3(b)は、半導体チップを実装し
た後に回路基板のタイバー部分を切断する様子を示す工
程断面図である。
FIG. 3A is a process cross-sectional view for explaining the mounting method of this example, and FIG. 3B is a process cross-sectional view showing how the tie bar portion of the circuit board is cut after the semiconductor chip is mounted. Is.

【0042】図3(a)に示すように、本例でも、回路
基板20Cの表面側201には、金属層パターン(表面
側金属層パターン)からなる表層配線パターン21が形
成され、その表面側には、その一部を配線電極221と
して露出させるレジスト層251(ソルダーレジスト)
が形成されている。また、回路基板20Cの表面側20
1には、回路基板20Cの内部に形成された内層配線パ
ターン23に接続する配線電極222も構成されてい
る。ここで、半導体チップ10(フリップチップ)は、
そのチップ電極11と、回路基板20Cの配線電極22
1、222とがハンダ50によってそれぞれ接合されて
いる。
As shown in FIG. 3A, also in this example, a surface wiring pattern 21 formed of a metal layer pattern (surface side metal layer pattern) is formed on the surface side 201 of the circuit board 20C, and the surface side thereof is formed. The resist layer 251 (solder resist) that exposes a part thereof as the wiring electrode 221.
Are formed. In addition, the front side 20 of the circuit board 20C
1 also includes a wiring electrode 222 connected to the inner layer wiring pattern 23 formed inside the circuit board 20C. Here, the semiconductor chip 10 (flip chip) is
The chip electrode 11 and the wiring electrode 22 of the circuit board 20C
1 and 222 are respectively joined by solder 50.

【0043】回路基板20Cの表面側201には、半導
体チップ10の実装領域のうち、配線電極221、22
2の形成位置より内側の領域にも、表層配線パターン2
6(表面側金属層パターン)が形成されている。また、
回路基板20Cは、多層基板であるため、その内部には
複数の層にわたって内層配線パターン23、およびこれ
らの配線パターン同士を接続する層間配線パターン23
0(内層配線パターン)が形成されている。
On the front surface side 201 of the circuit board 20C, wiring electrodes 221 and 22 in the mounting area of the semiconductor chip 10 are provided.
In the area inside the formation position of 2, the surface wiring pattern 2
6 (surface side metal layer pattern) is formed. Also,
Since the circuit board 20C is a multi-layer board, the inner-layer wiring patterns 23 and the inter-layer wiring patterns 23 that connect these wiring patterns to each other are provided in the inside thereof.
0 (inner layer wiring pattern) is formed.

【0044】さらに、回路基板20Cは、両面基板であ
るため、裏面側202には、裏面側配線パターン24
(裏面側金属層パターン)が形成されている。裏面側配
線パターン24のうち、配線パターン241は、レジス
ト層252によって覆われ、配線パターン242には、
面実装タイプの電子部品40はんだ付けされている。
Furthermore, since the circuit board 20C is a double-sided board, the rear surface side wiring pattern 24 is provided on the rear surface side 202.
(Back side metal layer pattern) is formed. Of the rear surface side wiring pattern 24, the wiring pattern 241 is covered with the resist layer 252, and the wiring pattern 242 has
The surface mount type electronic component 40 is soldered.

【0045】このように構成した回路基板20Cに対し
て、半導体チップ10を実装するには、半導体チップ1
0のチップ電極11と、回路基板20Cの配線電極22
1、222との接合部分を加熱し、ハンダ50を溶融さ
せる必要がある。
To mount the semiconductor chip 10 on the circuit board 20C thus constructed, the semiconductor chip 1
Chip electrode 11 of 0 and wiring electrode 22 of circuit board 20C
It is necessary to heat the joint portion with 1, 222 to melt the solder 50.

【0046】そのための加熱工程では、図3(a)から
わかるように、回路基板20Cの裏面側をヒータブロッ
ク30によって加熱する。ここで、ヒータブロック30
の基板案内部32の表面には、凹部321が形成されて
いるので、基板案内部32は、回路基板20Cの裏面部
のうち、電子部品40が実装されている領域を避けてレ
ジスト層252に接触し、ヒータ部31からの熱によっ
て、裏面側配線パターン241を加熱し、その熱をチッ
プ電極11と配線電極221、222との接合部分に伝
える。
In the heating step therefor, as can be seen from FIG. 3A, the back surface side of the circuit board 20C is heated by the heater block 30. Here, the heater block 30
Since the concave portion 321 is formed on the surface of the board guiding portion 32, the board guiding portion 32 is formed on the resist layer 252 while avoiding the area where the electronic component 40 is mounted on the back surface of the circuit board 20C. The back surface side wiring pattern 241 is heated by the heat coming from the heater portion 31 and the heat is transmitted to the joint portion between the chip electrode 11 and the wiring electrodes 221 and 222.

【0047】かかる加熱工程を効率よく行うことを目的
に、本例でも、回路基板20Cの表面側201において
配線電極221、222の形成位置よりも内側の領域に
形成されている表層配線パターン26は、回路基板20
Cの内部に形成した内層配線パターン23、およびこれ
らの配線パターン同士を接続する層間配線パターン23
0を介して接続してある。このため、配線パターン24
1がヒータブロック30によって加熱されたとき、その
熱は、回路基板20Cの絶縁層203を厚さ方向に伝わ
るだけでなく、内層配線パターン23、および層間配線
パターン230を介しても表層配線パターン26に効率
よく伝わるので、チップ電極11と配線電極221、2
22との接合部分に対する加熱速度が高い。
In order to efficiently perform the heating process, the surface wiring pattern 26 formed in the area inside the position where the wiring electrodes 221 and 222 are formed on the front surface side 201 of the circuit board 20C is also used in this example. Circuit board 20
Inner layer wiring pattern 23 formed inside C, and interlayer wiring pattern 23 connecting these wiring patterns to each other
It is connected through 0. Therefore, the wiring pattern 24
When 1 is heated by the heater block 30, not only the heat is transmitted through the insulating layer 203 of the circuit board 20C in the thickness direction, but also the surface layer wiring pattern 26 through the inner layer wiring pattern 23 and the interlayer wiring pattern 230. Efficiently transmitted to the tip electrode 11 and the wiring electrodes 221, 2
The heating rate for the joint portion with 22 is high.

【0048】また、本例では、回路基板20Cには、半
導体チップ10が実装されている領域を囲むようにし
て、スルーホール281C、282C・・・が形成さ
れ、これらのスルーホール281C、282C・・・の
外側は、回路基板20のうち、半導体チップ10を実装
している部分を他の部分と接続するための周辺領域27
1、272(タイバー部分)である。ここで、スルーホ
ール281C、282C・・・のうち、スルーホール2
81C、282Cの形成位置に対応するように、ヒータ
ブロック30の側には、基板案内部32の表面(ブロッ
ク表面)から突出してスルーホール281C、282C
の内部にそれぞれ嵌まるピン状加熱部331、332が
形成されている。従って、ヒータブロック33は、ピン
状加熱部331、332を介しても、回路基板20Cに
接触するため、その分だけ、回路基板20Cとヒータブ
ロック30との接触面積が拡大された状態にある。しか
も、スルーホール281C内の金属層291と、回路基
板20C表面の配線電極221は、表層配線パターン2
1を熱伝達用金属層パターンとして接続している。この
ため、スルーホール281C内に嵌めたピン状加熱部3
31からの熱は、金属層291、熱伝達用金属層パター
ンとしての配線パターン21、および配線電極221を
介して、配線電極221とチップ電極11との接合部分
を効率よく加熱する。また、スルーホール282C内の
金属層292と、回路基板20C表面の配線電極222
は、内層配線パターン23および層間配線パターン23
0を熱伝達用金属層パターンとして接続している。この
ため、スルーホール282C内に嵌めたピン状加熱部3
32からの熱は、金属層292と、熱伝達用金属層パタ
ーンとしての内層配線パターン23および層間配線パタ
ーン230と、配線電極222とを介して、配線電極2
22とチップ電極11との接合部分を効率よく加熱す
る。それ故、本例では、チップ電極11と配線電極22
1、222との接合部分に対する加熱速度が高いなど、
実施例1と同様な効果を奏する。
Further, in this example, through holes 281C, 282C ... Are formed in the circuit board 20C so as to surround the region where the semiconductor chip 10 is mounted, and these through holes 281C, 282C. Of the peripheral area 27 for connecting the portion of the circuit board 20 on which the semiconductor chip 10 is mounted to another portion.
1, 272 (tie bar portion). Here, of the through holes 281C, 282C ...
Corresponding to the formation positions of 81C and 282C, through holes 281C and 282C project from the surface (block surface) of the substrate guide portion 32 on the heater block 30 side.
The pin-shaped heating portions 331 and 332 are formed so as to fit inside thereof. Therefore, since the heater block 33 contacts the circuit board 20C even through the pin-shaped heating portions 331 and 332, the contact area between the circuit board 20C and the heater block 30 is expanded by that amount. In addition, the metal layer 291 in the through hole 281C and the wiring electrode 221 on the surface of the circuit board 20C are formed on the surface wiring pattern 2
1 is connected as a heat transfer metal layer pattern. Therefore, the pin-shaped heating portion 3 fitted in the through hole 281C
The heat from 31 efficiently heats the joint portion between the wiring electrode 221 and the chip electrode 11 via the metal layer 291, the wiring pattern 21 as the heat transfer metal layer pattern, and the wiring electrode 221. In addition, the metal layer 292 in the through hole 282C and the wiring electrode 222 on the surface of the circuit board 20C.
Is the inner layer wiring pattern 23 and the interlayer wiring pattern 23.
0 is connected as a heat transfer metal layer pattern. Therefore, the pin-shaped heating portion 3 fitted in the through hole 282C
The heat from 32 passes through the metal layer 292, the inner layer wiring pattern 23 and the interlayer wiring pattern 230 as the heat transfer metal layer pattern, and the wiring electrode 222, and then the wiring electrode 2
The joint portion between 22 and the chip electrode 11 is efficiently heated. Therefore, in this example, the chip electrode 11 and the wiring electrode 22 are
For example, the heating rate for the joint with 1, 222 is high,
The same effect as the first embodiment is obtained.

【0049】さらに、本例では、スルーホール281
C、282C・・・に沿って回路基板20Cを切断すれ
ば、図3(b)に示すように、回路基板20のうち、半
導体チップ10を実装している部分だけを、その周辺領
域271、272(タイバー部分)から切り離すことが
できる。すなわち、タイバー切断用の孔を形成する際
に、その内周面に金属層291、292さえ形成してお
けば、そのままスルーホール281C、282Cとして
利用できるので、無駄な孔を開ける必要がない。
Further, in this example, the through hole 281 is used.
If the circuit board 20C is cut along C, 282C, ..., As shown in FIG. 3B, only the portion of the circuit board 20 on which the semiconductor chip 10 is mounted is surrounded by the peripheral region 271, It can be separated from 272 (tie bar portion). That is, when forming the holes for cutting the tie bar, if the metal layers 291 and 292 are only formed on the inner peripheral surface of the holes, they can be used as they are as the through holes 281C and 282C, so that it is not necessary to make unnecessary holes.

【0050】なお、金属層パターン(配線パターン)
は、配線電極221、222や裏面側の配線パターン2
42を除いて配線接続に利用されているか否かを問わな
い。
The metal layer pattern (wiring pattern)
Is the wiring electrodes 221, 222 and the wiring pattern 2 on the back surface side.
It does not matter whether or not it is used for wiring connection except for 42.

【0051】(別の実施例)実施例1ないし実施例3に
おいて、配線電極221、222よりも内側の領域に形
成されている表層配線パターン26は、内層内線パター
ン23を熱伝達用金属層パターンとしてスルーホール内
の金属層291、292に接続しているが、配線電極2
21、222の形成位置の隙間を通って延びる表層配線
パターンを熱伝達用金属層パターンとしてスルーホール
内の金属層291、292に表層配線パターン26が接
続するように構成してもよい。
(Other Embodiments) In the first to third embodiments, the surface layer wiring pattern 26 formed in the region inside the wiring electrodes 221 and 222 includes the inner layer extension pattern 23 and the heat transfer metal layer pattern. Is connected to the metal layers 291 and 292 in the through hole as the wiring electrode 2
The surface layer wiring pattern extending through the gap between the formation positions of 21, 222 may be used as a heat transfer metal layer pattern so that the surface layer wiring pattern 26 is connected to the metal layers 291 and 292 in the through holes.

【0052】[0052]

【発明の効果】以上のとおり、本発明に係る半導体チッ
プの実装方法では、回路基板にスルーホールを形成して
おくとともに、該スルーホール内の金属層と回路基板表
面の表面側金属層パターンとを熱伝達用金属層パターン
を介して接続し、かつ、回路基板の裏面側に対して表面
が接触して回路基板と半導体チップとの接合部分を加熱
する加熱体には、該加熱体表面から突出して前記スルー
ホール内に嵌まるピン状加熱部を構成しておくことに特
徴を有する。従って、本発明によれば、加熱体は、ピン
状加熱部によっても回路基板に接触するため、その分だ
け、加熱体と回路基板との接触面積を拡大できる。しか
も、スルーホール内の金属層には、回路基板表面の配線
電極や表層配線パターンが接続しているため、スルーホ
ール内に嵌めたピン状加熱部からの熱は、回路基板表面
の配線電極や表層配線パターンに効率よく伝わる。それ
故、半導体チップと回路基板との接合部分に対する加熱
速度が高い。
As described above, in the method of mounting a semiconductor chip according to the present invention, a through hole is formed in the circuit board, and the metal layer in the through hole and the surface side metal layer pattern on the surface of the circuit board are formed. Is connected via a metal layer pattern for heat transfer, and the front surface contacts the back surface side of the circuit board to heat the joint portion between the circuit board and the semiconductor chip. It is characterized in that a pin-shaped heating portion is formed so as to project and fit into the through hole. Therefore, according to the present invention, since the heating element also contacts the circuit board by the pin-shaped heating portion, the contact area between the heating element and the circuit board can be increased accordingly. Moreover, since the wiring electrodes on the surface of the circuit board and the surface wiring pattern are connected to the metal layer in the through holes, the heat from the pin-shaped heating part fitted in the through holes is not applied to the wiring electrodes on the surface of the circuit board or Efficiently transmitted to the surface wiring pattern. Therefore, the heating rate for the joint portion between the semiconductor chip and the circuit board is high.

【0053】回路基板の裏面側のうち、加熱体表面と接
する領域に形成されている裏面側金属層パターンが内層
配線パターンを介して表面側金属層パターンに接続して
いる場合には、回路基板が裏面側で受けた熱は、内層パ
ターンを通っても回路基板の厚さ方向に伝わる。それ
故、半導体チップと回路基板との接合部分に対する加熱
速度が高い。
In the case where the back surface side metal layer pattern formed in the area in contact with the heating body surface on the back surface side of the circuit board is connected to the front surface side metal layer pattern through the inner layer wiring pattern, the circuit board The heat received by the back side is transmitted in the thickness direction of the circuit board even through the inner layer pattern. Therefore, the heating rate for the joint portion between the semiconductor chip and the circuit board is high.

【0054】回路基板の裏面側のうち、前記ヒータブロ
ック表面と接する領域に形成されている裏面側金属層パ
ターンも、前記スルーホール内の金属層に接続している
場合には、回路基板全体が熱せられるので、半導体チッ
プと回路基板との接合部分に対する加熱速度が高まる。
しかも、局部的に加熱されることがないので、回路基板
に歪みなどが発生しにくい。
On the back surface side of the circuit board, if the back surface side metal layer pattern formed in the area in contact with the heater block surface is also connected to the metal layer in the through hole, the entire circuit board is Since it is heated, the heating rate for the joint between the semiconductor chip and the circuit board is increased.
Moreover, since it is not locally heated, the circuit board is less likely to be distorted.

【0055】また、スルーホールとして、回路基板とヒ
ータブロックとを位置決めするための孔、またはタイバ
ー切断用の孔を利用した場合には、無駄な孔を開ける必
要がない。
Further, when a hole for positioning the circuit board and the heater block or a hole for cutting the tie bar is used as the through hole, it is not necessary to make an unnecessary hole.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は、本発明の実施例1に係る半導体チッ
プの実装方法を示す工程断面図、(b)は、それに用い
た回路基板に形成した断面スルーホールの構造を示す説
明図である。
1A is a process cross-sectional view showing a semiconductor chip mounting method according to a first embodiment of the present invention, and FIG. 1B is an explanatory view showing a structure of a cross-sectional through hole formed in a circuit board used therein. Is.

【図2】本発明の実施例2に係る半導体チップの実装方
法を示す工程断面図である。
FIG. 2 is a process sectional view showing a method of mounting a semiconductor chip according to a second embodiment of the invention.

【図3】(a)は、本発明の実施例3に係る半導体チッ
プの実装方法を示す工程断面図、(b)は、半導体チッ
プを実装した後に回路基板のタイバー部分を切断した様
子を示す工程断面図である。
3A is a process cross-sectional view showing a method for mounting a semiconductor chip according to a third embodiment of the present invention, and FIG. 3B shows a state in which a tie bar portion of a circuit board is cut after mounting the semiconductor chip. FIG.

【図4】従来の半導体チップの実装方法を示す工程断面
図である。
FIG. 4 is a process sectional view showing a conventional semiconductor chip mounting method.

【符号の説明】[Explanation of symbols]

10・・・半導体チップ(フリップチップ) 20A・・・回路基板 21・・・表層配線パターン(熱伝達用金属層パター
ン) 23・・・内層配線パターン(熱伝達用金属層パター
ン) 24・・・裏面側配線パターン(裏面側金属層パター
ン) 26・・・配線電極より内側領域に形成された表層配線
パターン 30・・・ヒータブロック(加熱体) 40・・・電子部品 50・・・ハンダ 203・・・回路基板の絶縁層 221、222・・・配線電極 230・・・層間配線パターン(熱伝達用金属層パター
ン) 241・・・裏面側の配線パターン 242・・・裏面側の配線パターン 251、252・・・レジスト層 271、272・・・周辺領域(タイバー部分) 281A、282A・・・断面スルーホール 281B、282B・・・スルーホール(位置決め用の
孔) 281C、282C・・・スルーホール(タイバー切断
用の孔) 291、292・・・スルーホール内の金属層 331、332・・・ピン状加熱部
10 ... Semiconductor chip (flip chip) 20A ... Circuit board 21 ... Surface layer wiring pattern (heat transfer metal layer pattern) 23 ... Inner layer wiring pattern (heat transfer metal layer pattern) 24 ... Back surface side wiring pattern (back surface side metal layer pattern) 26 ... Surface layer wiring pattern formed inside the wiring electrode 30 ... Heater block (heating body) 40 ... Electronic component 50 ... Solder 203 ... .. Circuit board insulating layers 221, 222 ... Wiring electrodes 230 ... Interlayer wiring pattern (heat transfer metal layer pattern) 241 ... Backside wiring pattern 242 ... Backside wiring pattern 251, 252 ... Resist layer 271, 272 ... Peripheral region (tie bar portion) 281A, 282A ... Cross-section through hole 281B, 282B ... Ruhoru (positioning holes) 281C, 282C ... through hole (tie bar cutting holes) 291, 292 ... metal layers of the through holes 331 and 332 ... pin-shaped heating unit

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 回路基板に形成したスルーホール内の金
属層と前記回路基板表面の半導体チップ実装領域内に形
成した表面側金属層パターンとを熱伝達用金属層パター
ンを介して接続しておくとともに、前記回路基板の裏面
側に対して表面が接触して前記回路基板と半導体チップ
との接合部分を加熱する加熱体には、該加熱体表面から
突出して前記スルーホール内に嵌まるピン状加熱部を構
成しておき、 前記半導体チップを前記回路基板に実装するための工程
のうち、前記加熱体を用いて前記回路基板と前記半導体
チップとの接合部分を加熱する加熱工程では、前記スル
ーホール内に嵌めた前記ピン状加熱部によっても前記金
属層、前記熱伝達用金属層パターン、および前記表面側
金属層パターンを介して前記回路基板と半導体チップと
の接合部分を加熱することを特徴とする半導体チップの
実装方法。
1. A metal layer in a through hole formed in a circuit board and a surface side metal layer pattern formed in a semiconductor chip mounting area on the surface of the circuit board are connected via a heat transfer metal layer pattern. At the same time, the heating member heating the joint between the circuit board and the semiconductor chip by contacting the front surface with the back surface side of the circuit board has a pin shape protruding from the heating body surface and fitted into the through hole. A heating unit is configured, and in the step of mounting the semiconductor chip on the circuit board, in the heating step of heating the joint portion between the circuit board and the semiconductor chip using the heating body, the through Also by the pin-shaped heating portion fitted in the hole, the circuit board and the semiconductor chip are brought into contact with each other via the metal layer, the heat transfer metal layer pattern, and the front surface side metal layer pattern. A semiconductor chip mounting method, which comprises heating the part.
【請求項2】 請求項1において、前記表面側金属層パ
ターンは、前記半導体チップのチップ電極と接合される
前記回路基板側の配線電極であることを特徴とする半導
体チップの実装方法。
2. The method of mounting a semiconductor chip according to claim 1, wherein the front surface side metal layer pattern is a wiring electrode on the side of the circuit board that is bonded to a chip electrode of the semiconductor chip.
【請求項3】 請求項1において、前記表面側金属層パ
ターンは、前記半導体チップのチップ電極と接合される
前記回路基板側の配線電極の形成位置よりも内側の領域
に形成された表層配線パターンであることを特徴とする
半導体チップの実装方法。
3. The surface wiring pattern according to claim 1, wherein the front surface side metal layer pattern is formed in a region inside a formation position of a wiring electrode on the circuit board side which is joined to a chip electrode of the semiconductor chip. A method of mounting a semiconductor chip, wherein:
【請求項4】 請求項3において、前記回路基板の裏面
側のうち、前記加熱体表面と接する領域に形成されてい
る裏面側金属層パターンは、前記回路基板の内部を通る
内層配線パターンを介して前記表面側金属層パターンに
接続していることを特徴とする半導体チップの実装方
法。
4. The back surface side metal layer pattern formed in a region in contact with the heating body surface on the back surface side of the circuit board according to claim 3, wherein an inner layer wiring pattern passing through the inside of the circuit board is interposed. A semiconductor chip mounting method, characterized in that the semiconductor chip is connected to the front side metal layer pattern.
【請求項5】 請求項1ないし4のいずれかの項におい
て、前記熱伝達用金属層パターンは、前記表面側金属層
パターンから前記回路基板の表面側を通って前記スルー
ホール内の金属層にまで延設された表層配線パターンで
あることを特徴とする半導体チップの実装方法。
5. The heat transfer metal layer pattern according to claim 1, wherein the heat transfer metal layer pattern is formed on the metal layer in the through hole from the front surface side metal layer pattern through a front surface side of the circuit board. A method for mounting a semiconductor chip, which is a surface layer wiring pattern extended up to.
【請求項6】 請求項1ないし4のいずれかの項におい
て、前記熱伝達用金属層パターンは、前記表面側金属層
パターンから前記回路基板の内部を通って前記スルーホ
ール内の金属層にまで延設されている内層配線パターン
であることを特徴とする半導体チップの実装方法。
6. The heat transfer metal layer pattern according to claim 1, wherein the heat transfer metal layer pattern extends from the front surface side metal layer pattern to the metal layer in the through hole through the inside of the circuit board. A method for mounting a semiconductor chip, which is an extended inner layer wiring pattern.
【請求項7】 請求項1ないし6のいずれかの項におい
て、前記回路基板の裏面側のうち、前記加熱体表面と接
する領域に形成されている裏面側金属層パターンも、前
記スルーホール内の金属層に接続していることを特徴と
する半導体チップの実装方法。
7. The back surface side metal layer pattern formed in a region of the back surface side of the circuit board, which is in contact with the heating body surface, according to any one of claims 1 to 6, wherein: A method of mounting a semiconductor chip, characterized in that the semiconductor chip is connected to a metal layer.
【請求項8】 請求項1ないし7のいずれかの項におい
て、前記スルーホールは、前記回路基板の端縁において
該基板の厚さ方向に形成された断面スルーホールである
ことを特徴とする半導体チップの実装方法。
8. The semiconductor according to claim 1, wherein the through hole is a cross-section through hole formed in an edge of the circuit board in a thickness direction of the board. Chip mounting method.
【請求項9】 請求項1ないし7のいずれかの項におい
て、前記スルーホールは、該スルーホール内に前記ピン
状加熱部が嵌まることによって前記回路基板と前記加熱
体とを位置決めするための孔であることを特徴とする半
導体チップの実装方法。
9. The through hole according to claim 1, wherein the pin-shaped heating portion is fitted in the through hole to position the circuit board and the heating body. A method for mounting a semiconductor chip, which is a hole.
【請求項10】 請求項1ないし7のいずれかの項にお
いて、前記スルーホールは、前記回路基板のうち、前記
半導体チップが実装されている部分を周辺領域と切断す
るためのタイバー切断用の複数の孔のうちの一部の孔で
あることを特徴とする半導体チップの実装方法。
10. The tie bar cutting plurality according to claim 1, wherein the through hole is for cutting a portion of the circuit board on which the semiconductor chip is mounted from a peripheral region. A method for mounting a semiconductor chip, wherein the holes are a part of the holes.
【請求項11】 請求項1ないし10のいずれかの項に
おいて、前記回路基板の裏面側にも電子部品が実装さ
れ、該電子部品の実装領域を避けるようにして、前記加
熱体表面は、前記回路基板の裏面側に接触していること
を特徴とする半導体チップの実装方法。
11. The electronic component according to any one of claims 1 to 10, wherein an electronic component is mounted on a back surface side of the circuit board, and a surface of the heating body is formed so as to avoid a mounting area of the electronic component. A method for mounting a semiconductor chip, which is in contact with the back surface side of a circuit board.
JP7320849A 1995-12-08 1995-12-08 Packaging method for semiconductor chip Pending JPH09162539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7320849A JPH09162539A (en) 1995-12-08 1995-12-08 Packaging method for semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7320849A JPH09162539A (en) 1995-12-08 1995-12-08 Packaging method for semiconductor chip

Publications (1)

Publication Number Publication Date
JPH09162539A true JPH09162539A (en) 1997-06-20

Family

ID=18125939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7320849A Pending JPH09162539A (en) 1995-12-08 1995-12-08 Packaging method for semiconductor chip

Country Status (1)

Country Link
JP (1) JPH09162539A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513986A (en) * 2004-09-21 2008-05-01 トロワデー、プリュ Electronic device with integrated heat distributor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513986A (en) * 2004-09-21 2008-05-01 トロワデー、プリュ Electronic device with integrated heat distributor

Similar Documents

Publication Publication Date Title
JP2736042B2 (en) Circuit board
JP2001109865A (en) Combination card, module for ic card, and manufacturing method of combination card
JPH0332098A (en) Laser reflow soldering and wiring assembly by soldering thereof
JPH09162539A (en) Packaging method for semiconductor chip
JPH11214819A (en) Wiring board and manufacture thereof
JPH0258793B2 (en)
JPS5930555Y2 (en) Printed board
JP2002016330A (en) Substrate for mounting component and its manufacturing method
JP2000174410A (en) Structure and method for mounting electronic component
JPH06204655A (en) Printed circuit board and its manufacture
JPH0348490A (en) Printed wiring board and formation thereof
JP3321660B2 (en) Board structure with terminal strip
JPS6364079B2 (en)
JPH09232711A (en) Device which is used specially in electronic control device
JPS61214548A (en) Tape carrier
JP4483004B2 (en) Printed wiring board
JPH1126639A (en) Wiring board aggregate and wiring boards obtd. therefrom
JPH04142095A (en) Connecting structure for member
JP2004056065A (en) Manufacturing method for electronic substrate
JPH0391990A (en) Bonding device for semiconductor device
JPH06334059A (en) Semiconductor mounting board and production thereof
JP2004022566A (en) Semiconductor device and manufacturing method therefor
JPH10335522A (en) Ic mounting board
JPH06209169A (en) Multilayer circuit wiring board having circuit correction function, its circuit correction method and electronic circuit device
JPH08250841A (en) Structure for joining surface mounted component