JPH09152938A - 座標入力一体型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】高精度な座標入力および高品位な画像表示が可
能な座標入力一体型表示装置を提供する。 【解決手段】図示Ａ部（各導線６７ａ〜６７ｄから成る
フラットケーブル６５と、各抵抗板６２，６４との接続
部）と、図示Ｂ部（ゲートドライバ駆動用信号線７７お
よびデータドライバ駆動用信号線７８と、プリント基板
７１上の各プリント配線７９，８０との接続部）とが重
なった位置に配置されていない。各抵抗板およびプリン
ト基板７１のＸ軸方向における中心線Ｃに対して、Ａ部
はＢ部と線対称な位置に配置されている。従って、各導
線６７ａ，６７ｂを伝播する各Ｘ座標検出信号および各
導線６７ｃ，６７ｄを伝播する各Ｙ座標検出信号と、信
号線７７を伝播するゲートドライバ駆動用信号および信
号線７８を伝播するデータドライバ駆動用信号とが、互
いに干渉し合う恐れがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は座標入力一体型表示
装置に係り、詳しくは、ディジタイザ一体型液晶ディス
プレイ（ＬＣＤ；Liquid Crystal Display）に関するも
のである。

【０００２】

【従来の技術】図５に、従来のディジタイザ（タブレッ
ト）一体型ＬＣＤの斜視図を示す。ディジタイザ一体型
ＬＣＤ５１は、ディジタイザ５２とＬＣＤ５３とから構
成されている。尚、ディジタイザ５２とＬＣＤ５３と
は、実際には、僅かの間隙を介して対向配置されること
で一体化されている。しかし、図５においては、ディジ
タイザ５２およびＬＣＤ５３の構成を分かり易くするた
め、両者を離して図示してある。

【０００３】抵抗感圧方式のディジタイザ５２は、Ｘ軸
抵抗板６２とＹ軸抵抗板６４とから構成されている。矩
形の各抵抗板６２，６４は透明で適度な弾性を有するシ
ートから成り、僅かな間隙をもって対向配置されてい
る。Ｘ軸抵抗板６２は、そのＹ軸方向の両端にＸ電極６
１ａ，６１ｂを備えている。Ｙ軸抵抗板６４は、そのＸ
軸方向の両端にＹ電極６３ａ，６３ｂを備えている。

【０００４】各電極６１ａ，６１ｂ，６３ａ，６３ｂは
それぞれ、各抵抗板６２，６４の片隅（図示Ａ部）に接
続されたフラットケーブル６５を介して信号処理回路６
６に接続されている。そして、各Ｘ電極６１ａ，６１ｂ
間および各Ｙ電極６３ａ，６３ｂ間にはそれぞれ、信号
処理回路６６からフラットケーブル６５を介して所定レ
ベルの直流電圧が印加されている。フラットケーブル６
５は４本の導線６７ａ〜６７ｄから構成され、各導線６
７ａ〜６７ｄはそれぞれ各電極６１ａ，６１ｂ，６３
ａ，６３ｂに接続されている。

【０００５】信号処理回路６６は、Ａ／Ｄ（Analog/Dig
ital）変換回路および演算処理回路から構成されてい
る。このディジタイザ５２を用いて座標入力を行うに
は、座標入力ペン６８によって各抵抗板６２，６４上の
所定点Ｐを押圧する。すると、両抵抗板６２，６４は所
定点Ｐにおいて短絡される。その結果、各Ｘ電極６１
ａ，６１ｂ間および各Ｙ電極６３ａ，６３ｂ間の直流電
圧はそれぞれ、所定点Ｐの位置に対応したものになる。
そして、各Ｘ電極６１ａ，６１ｂの直流電圧は各導線６
７ａ，６７ｂを介し、各Ｘ座標検出信号として信号処理
回路６６へ出力される。また、各Ｙ電極６３ａ，６３ｂ
の直流電圧は各導線６７ｃ，６７ｄを介し、各Ｙ座標検
出信号として信号処理回路６６へ出力される。

【０００６】信号処理回路６６は、各導線６７ａ，６７
ｂからの各Ｘ座標検出信号の直流レベルの差をＡ／Ｄ変
換した後に演算処理を行うことで、座標入力ペン６８の
Ｘ座標を検出する。また、信号処理回路６６は、各導線
６７ｃ，６７ｄからの各Ｙ座標検出信号の直流レベルの
差をＡ／Ｄ変換した後に演算処理を行うことで、座標入
力ペン６８のＹ座標を検出する。

【０００７】図６に、各Ｘ座標検出信号および各Ｙ座標
検出信号の例を示す。尚、このような構成をとる抵抗感
圧方式のディジタイザについては、特開平４−１８２８
１２号公報（G06F 3/03 315 ）に開示されている。

【０００８】ＬＣＤ５３は、薄膜トランジスタ（ＴＦ
Ｔ；Thin Film Transistor）を用いたアクティブマトリ
ックス方式をとる。ＬＣＤ５３は、矩形のプリント基板
７１上に配置された画素部（液晶パネル）７２、ゲート
ドライバ７３、データドライバ（ドレインドライバまた
はソースドレイバ）７４から構成されている。

【０００９】画素部７２の寸法形状は、各抵抗板６２，
６４のそれに対応している。ゲートドライバ７３は４個
の半導体チップ７５から構成されており、画素部７２の
片側に設けられている。各半導体チップ７５は、画素部
７２のＸ軸方向の片端に対応して配列されている。デー
タドライバ７４は１０個の半導体チップ７６から構成さ
れており、画素部７２の両側に設けられている。各半導
体チップ７６は、画素部７２におけるＹ軸方向の両端に
対応して５個ずつ配列されている。各半導体チップ７
５，７６はＴＡＢ（Tape Automated Bonding）を用いて
組み立てられている。

【００１０】ゲートドライバ７３を駆動制御するための
ゲートドライバ駆動用信号（ゲートドライバ制御信号）
は、信号線７７を介して外部から送られてくる。また、
データドライバ７４を駆動制御するためのデータドライ
バ駆動用信号（データドライバ制御信号）は、信号線７
８を介して外部から送られてくる。各信号線７７，７８
はプリント基板７１の片隅（図示Ｂ部）に接続されてい
る。そして、各信号線７７，７８はそれぞれ、プリント
基板７１上に形成されたプリント配線７９，８０を介し
て各ドライバ７３，７４に接続されている。

【００１１】プリント配線７９は、ゲートドライバ７３
を構成する各半導体チップ７５の外側を引き回されてい
る。プリント配線８０は途中で２本に別れ、その１本
（８０ａ）は、データドライバ７４を構成する各半導体
チップ７６の外側へ引き回されており、他の１本（８０
ｂ）は、各半導体チップ７５の外側を回って各半導体チ
ップ７６の外側へ引き回されている。

【００１２】図７に、アクティブマトリックス方式ＬＣ
Ｄ５３のブロック回路を示す。画素部７２には各ゲート
配線（走査線）Ｇ1 …Ｇm,Ｇm+1 …Ｇh と各データ線
（ドレイン配線）Ｄ1 …Ｄn,Ｄn+1 …Ｄk とが配置され
ている。各ゲート配線と各データ線とはそれぞれ直交
し、その直交部分に画素９１が設けられている。尚、図
７においては、ゲート配線Ｇm とデータ線Ｄn との直交
部分に設けられた画素９１だけを図示してある。そし
て、各ゲート配線はゲートドライバ７３に接続され、ゲ
ート信号（走査信号）が印加されるようになっている。
また、各データ線はデータドライバ７４に接続され、デ
ータ信号（ビデオ信号）が印加されるようになってい
る。これらのドライバ７３，７４によって周辺駆動回路
部９２が構成されている。

【００１３】尚、各ドライバ７３，７４のうち少なくと
もいずれか一方を画素部７２と同一基板上に形成したＬ
ＣＤは、一般にドライバ一体型（ドライバ内蔵型）ＬＣ
Ｄと呼ばれる。

【００１４】画素９１は、画素駆動素子としてのＴＦＴ
９３、液晶セルＬＣ、補助容量（蓄積容量または付加容
量）ＣS から構成されている。ゲート配線Ｇm にはＴＦ
Ｔ９３のゲートが接続され、データ線Ｄn にはＴＦＴ９
３のドレイン（またはソース）が接続されている。そし
て、ＴＦＴ９３のソース（またはドレイン）には、液晶
セルＬＣの表示電極（画素電極）と補助容量ＣS とが接
続されている。この液晶セルＬＣと補助容量ＣS とによ
って信号蓄積素子が構成される。液晶セルＬＣの共通電
極（表示電極の反対側の電極）には電圧Ｖcom が印加さ
れている。一方、補助容量ＣS において、ＴＦＴ９３の
ソースと接続される側の電極（以下、蓄積電極という）
の反対側の電極（以下、対向電極という）には定電圧Ｖ
R が印加されている。この液晶セルＬＣの共通電極は、
文字どおり全ての画素９１に対して共通した電極となっ
ている。そして、液晶セルＬＣの表示電極と共通電極と
の間には静電容量が形成されている。尚、補助容量ＣS
の対向電極は、隣のゲート配線Ｇm+1 と接続されている
場合もある。

【００１５】このように構成された画素９１において、
ゲート配線Ｇm を正電圧にしてＴＦＴ９３のゲートに正
電圧を印加すると、ＴＦＴ９３がオンとなる。すると、
データ線Ｄn に印加されたデータ信号で、液晶セルＬＣ
の静電容量と補助容量ＣS とが充電される。反対に、ゲ
ート配線Ｇm を負電圧にしてＴＦＴ９３のゲートに負電
圧を印加すると、ＴＦＴ９３がオフとなり、その時点で
データ線Ｄn に印加されていた電圧が、液晶セルＬＣの
静電容量と補助容量ＣS とによって保持される。このよ
うに、画素９１へ書き込みたいデータ信号をデータ線Ｄ
n に与えてゲート配線Ｇm の電圧を制御することによ
り、画素９１に任意のデータ信号を保持させておくこと
ができる。その画素９１の保持しているデータ信号に応
じて液晶セルＬＣの透過率が変化し、画像が表示され
る。

【００１６】ここで、各画素９１にデータ信号を書き込
む方式（すなわち、ＬＣＤの駆動方式〔走査方法〕）に
は、線順次駆動（線順次走査）と点順次駆動（点順次走
査）とがある。線順次駆動は、１水平期間（１Ｈ）毎
に、１本の走査線（ゲート配線）に接続されている全画
素９１に対してデータ信号を同時に書き込む（すなわ
ち、パラレルに書き込む）方式である。一方、点順次駆
動は、１水平期間中に、１本の走査線に接続されている
各画素９１に対してデータ信号を順次書き込んでいく
（すなわち、シリアルに書き込む）方式である。ドライ
バ一体型ＬＣＤでは、一般に点順次駆動が用いられる。

【００１７】ゲートドライバ７３はシフトレジスタ（図
示略）から構成され、そのシフトレジスタの各段の出力
が各ゲート配線（Ｇ1 …Ｇm,Ｇm+1 …Ｇh ）に接続され
ている。

【００１８】尚、前記ゲートドライバ駆動用信号には、
ゲートドライバ７３を構成するシフトレジスタのシフト
クロックおよびシフト動作のスタートパルス（垂直方向
のスタートパルス）などがある。

【００１９】線順次駆動型のデータドライバ７４は、デ
ータ線に対応して設けられた各アナログスイッチ（図示
略）と、その各アナログスイッチのオン・オフ制御を行
うためのシフトレジスタ（図示略）と、各アナログスイ
ッチへ送られるデータ信号をラッチするためのデータラ
ッチ（図示略）とから構成されている。例えば、データ
線Ｄn に対応するアナログスイッチがオンすると、その
アナログスイッチを介してデータラッチへデータ信号が
送られる。そして、全てのデータラッチにそれぞれデー
タ信号がラッチされると、各データラッチから同時に全
てのデータ線へデータ信号が送られる。

【００２０】尚、前記データドライバ駆動用信号には、
データドライバ７４を構成するシフトレジスタのシフト
クロックおよびシフト動作のスタートパルス（水平方向
のスタートパルス）、データドライバ７４を構成するデ
ータラッチの出力動作を制御するデータラッチパルス、
データ信号などがある。

【００２１】ところで、点順次駆動型のデータドライバ
７４は、各アナログスイッチとシフトレジスタとから構
成されており、データラッチを備えていない。そのた
め、前記データドライバ駆動用信号はシフトクロック、
スタートパルス、データ信号からなり、データラッチパ
ルスは含まない。

【００２２】例えば、（640 ×480 画素）のＶＧＡ（Vi
deo Graphic Array ）対応のＬＣＤ５３において、前記
ゲートドライバ駆動用信号および前記データドライバ駆
動用信号の各周期は以下のように定められている。 ゲートドライバ駆動用信号（ゲートドライバ制御信
号） −(1) 垂直方向のスタートパルス；１垂直期間（１
Ｖ）（約16.6ms）周期 −(2) シフトクロック；１水平期間（１Ｈ）（約32μ
s ）周期 データドライバ駆動用信号（データドライバ制御信
号） −(1) 水平方向のスタートパルス；１Ｈ（約32μs ）
周期 −(2) データラッチパルス；１Ｈ（約32μs ）周期 −(3) シフトクロック；約40ns周期 −(4) データ信号; 約40ns周期 ところで、ディジタイザ一体型ＬＣＤに用いられるＬＣ
Ｄ５３には、上記したアクティブマトリックス方式に限
らず、単純マトリックス方式も使用される。

【００２３】単純マトリックス方式は、マトリックスに
配置された各画素の液晶を走査信号に同期して外部から
直接駆動する方式であり、表示電極と液晶だけでＬＣＤ
の表示部である画素部（液晶パネル）が構成されてい
る。そのため、走査線数が増大すると１つの画素に割り
当てられる駆動時間（デューティ）が少なくなり、コン
トラストが低下するという欠点がある。

【００２４】

【発明が解決しようとする課題】図５に示すように、従
来のディジタイザ一体型ＬＣＤ５１では、図示Ａ部（各
導線６７ａ〜６７ｄから成るフラットケーブル６５と、
各抵抗板６２，６４との接続部）と、図示Ｂ部（ゲート
ドライバ駆動用信号線７７およびデータドライバ駆動用
信号線７８と、プリント基板７１上の各プリント配線７
９，８０との接続部）とが重なった位置に配置されてい
る。

【００２５】そのため、各導線６７ａ，６７ｂを伝播す
る各Ｘ座標検出信号および各導線６７ｃ，６７ｄを伝播
する各Ｙ座標検出信号と、信号線７７を伝播するゲート
ドライバ駆動用信号および信号線７８を伝播するデータ
ドライバ駆動用信号とが、互いに干渉し合う恐れがあっ
た。各座標検出信号と各ドライバ駆動用信号とが互いに
干渉し合うと、ディジタイザ５２における座標検出や、
ＬＣＤ５３における画像表示に悪影響を及ぼす。特に、
各座標検出信号は直流信号であるため、各ドライバ駆動
用信号による干渉の影響を受けやすく、座標検出結果に
誤差が生じる原因となる。

【００２６】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、高精度な座標入力およ
び高品位な画像表示が可能な座標入力一体型表示装置を
提供することにある。

【００２７】

【課題を解決するための手段】

【００２８】

【発明の実施の形態】以下、本発明を具体化した各実施
形態を図面に従って説明する。尚、各実施形態におい
て、図５〜図７に示した従来の形態と同じ構成部材につ
いては符号を等しくしてその詳細な説明を省略する。

【００２９】（第１実施形態）図１に、第１実施形態の
ディジタイザ一体型ＬＣＤ１の斜視図を示す。尚、図１
において、図５に示した従来の形態と同じ構成部材につ
いては同じ符号を用いる。

【００３０】本実施形態の特徴は、図示Ａ部（各導線６
７ａ〜６７ｄから成るフラットケーブル６５と、各抵抗
板６２，６４との接続部）と、図示Ｂ部（ゲートドライ
バ駆動用信号線７７およびデータドライバ駆動用信号線
７８と、プリント基板７１上の各プリント配線７９，８
０との接続部）とが重なった位置に配置されていない点
にある。本実施形態のディジタイザ一体型ＬＣＤ１で
は、各抵抗板およびプリント基板７１のＸ軸方向におけ
る中心線Ｃに対して、Ａ部はＢ部と線対称な位置に配置
されている。

【００３１】従って、本実施形態によれば、以下の作用
および効果を得ることができる。 各導線６７ａ，６７ｂを伝播する各Ｘ座標検出信号お
よび各導線６７ｃ，６７ｄを伝播する各Ｙ座標検出信号
と、信号線７７を伝播するゲートドライバ駆動用信号お
よび信号線７８を伝播するデータドライバ駆動用信号と
が、互いに干渉し合う恐れがない。

【００３２】上記より、ディジタイザ５２における
座標検出が前記干渉の影響を受ける恐れがなくなること
から、高精度な座標検出が可能となる。 上記より、ＬＣＤ５３における画像表示が前記干渉
の影響を受ける恐れがなくなることから、高品位な画像
表示が可能となる。

【００３３】（第２実施形態）図２に、第２実施形態の
ディジタイザ一体型ＬＣＤ２の斜視図を示す。本実施形
態においても、第１実施形態と同様に、図示Ａ部と図示
Ｂ部とが重なった位置に配置されていない。本実施形態
のディジタイザ一体型ＬＣＤ２では、各抵抗板およびプ
リント基板７１のＹ軸方向における中心線Ｄに対して、
Ａ部はＢ部と線対称な位置に配置されている。

【００３４】従って、本実施形態によれば、第１実施形
態と同様の作用および効果を得ることができる。但し、
本実施形態では、Ａ部と各プリント配線７９，８０ｂと
が近い位置に配置されているため、第１実施形態に比べ
ると、若干ではあるものの前記干渉の影響を受ける恐れ
がある。

【００３５】（第３実施形態）図３に、第３実施形態の
ディジタイザ一体型ＬＣＤ３の斜視図を示す。本実施形
態においても、第１実施形態と同様に、図示Ａ部と図示
Ｂ部とが重なった位置に配置されていない。本実施形態
のディジタイザ一体型ＬＣＤ３において、ディジタイザ
５２の各電極６１ａ，６１ｂ，６３ａ，６３ｂはそれぞ
れ、各抵抗板６２，６４のＹ軸方向の片端の中央（図示
Ｅ部）に接続されたフラットケーブル６５を介して信号
処理回路６６に接続されている。Ｅ部は、プリント基板
７１において各プリント配線７９，８０ｂが設けられて
いる辺Ｆとは反対側の辺Ｇに重なる位置に配置されてい
る。

【００３６】第１実施形態では、Ａ部とプリント配線８
０ａとが近い位置に配置されている。それに対して、本
実施形態では、Ｅ部と各プリント配線７９，８０ａ，８
０ｂとが離れた位置に配置されている。従って、本実施
形態によれば、第１実施形態よりもさらに前記干渉の影
響を受け難くなり、前記の効果を高めることができ
る。

【００３７】（第４実施形態）図４に、第４実施形態の
ディジタイザ一体型ＬＣＤにおけるディジタイザ５２の
要部斜視図を示す。

【００３８】本実施形態のディジタイザ５２において、
フラットケーブル６５は９本の導線６７ａ〜６７ｄ，４
ａ〜４ｅから構成されている。導線４ａは導線６７ａの
外側に形成され、導線４ｂは各導線６７ａ，６７ｂの間
に形成され、導線４ｃは各導線６７ｂ，６７ｃの間に形
成され、導線４ｄは各導線６７ｃ，６７ｄの間に形成さ
れ、導線４ｅは導線６７ｄの外側に形成されている。そ
して、各導線４ａ〜４ｅはグランドに接続されている。

【００３９】従って、本実施形態によれば、各導線４ａ
〜４ｅのシールド作用により、各導線６７ａ〜６７ｄの
耐ノイズ性を高めることができる。そして、本実施形態
と第１〜第３実施形態とを併用することで、各導線６７
ａ〜６７ｄを伝播する各座標検出信号の変動をさらに少
なくすることが可能になり、前記の効果を高めること
ができる。

【００４０】尚、上記各実施形態は以下のように変更し
てもよく、その場合でも同様の作用および効果を得るこ
とができる。 （１）ディジタイサ５２において、信号処理回路６６内
のＡ／Ｄ変換のサンプリング周波数を高くし、Ａ／Ｄ変
換後の信号をディジタルフィルタを通して演算処理回路
へ送るようにする。これにより、フラットケーブル６５
を構成する各導線６７ａ〜６７ｄにノイズが乗った場合
でも、座標検出結果からノイズの影響を除去することが
できる。

【００４１】（２）ディジタイサ５２において、信号処
理回路６６内で、各導線６７ａ〜６７ｄに乗ったノイズ
の反転信号を各座標検出信号に印加することで、ノイズ
を打ち消すようにする。

【００４２】または、第４実施形態において、各導線４
ａ〜４ｅをグランドに接続するのではなく、各導線６７
ａ〜６７ｄに乗ったノイズの反転信号を各導線４ａ〜４
ｅに印加する。

【００４３】前記したように、ゲートドライバ駆動用信
号およびデータドライバ駆動用信号は一定の周期の信号
である。そのため、各駆動用信号と各座標検出信号とが
干渉することによって各座標検出信号に生じるノイズ
は、ランダムノイズではなく一定周期のノイズとなる。
従って、そのノイズの反転信号は簡単に生成することが
可能であり、前記打ち消しも容易である。これにより、
各導線６７ａ〜６７ｄにノイズが乗った場合でも、座標
検出結果からノイズの影響を除去することができる。

【００４４】（３）ＬＣＤ５３において、データドライ
バ７４を画素部７２の片側だけに設ける。 （４）ＬＣＤ５３において、ゲートドライバ７３を画素
部７２の両側に設ける。

【００４５】（５）ＴＦＴ９３を画素駆動素子として用
いたトランジスタ型のアクティブマトリックス方式ＬＣ
Ｄ５３だけでなく、バルクトランジスタを画素駆動素子
として用いたトランジスタ型や、ダイオード型のアクテ
ィブマトリックス方式ＬＣＤに適用する。または、強誘
電性液晶ディスプレイに適用する。

【００４６】尚、ダイオード型の画素駆動素子には、Ｍ
ＩＭ（Metal Insulator Metal ），ＺｎＯ（酸化亜鉛）
バリスタ，ＭＳＩ（Metal Semi-Insulator），ＢＴＢ
（BackTo Back diode），ＲＤ（Ring Diode）などがあ
る。

【００４７】（６）ＴＡＢを用いて組み立てられたＬＣ
Ｄ５３ではなく、ＣＣＢ（Controlled Collapse Bondin
g ）を用いて組み立てられたＬＣＤに適用する。 （７）ＴＡＢやＣＣＢを用いて組み立てられたＬＣＤ５
３ではなく、ドライバ一体型のＬＣＤに適用する。

【００４８】（８）データドライバ７４の形式について
は、線順次駆動型でも点順次駆動型でもかまわない。 （９）ＬＣＤではなく、その他の方式の表示装置（プラ
ズマディスプレイ、プラズマアドレス液晶ディスプレイ
など）に適用する。

【００４９】（１０）抵抗感圧方式のディジタイザ５２
ではなく、その他の方式のディジタイザ（電磁誘導方
式、静電結合方式、圧電効果方式、ホログラム方式な
ど）に適用する。

【００５０】以上、各実施形態について説明したが、各
実施形態から把握できる請求項以外の技術的思想につい
て、以下に記載する。 （イ）請求項１〜４のいずれか１項に記載の座標入力一
体型表示装置において、座標入力装置は、抵抗感圧方
式、電磁誘導方式、静電結合方式、圧電効果方式、ホロ
グラム方式からなるグループから選択された１つのディ
ジタイザである座標入力一体型表示装置。

【００５１】（ロ）請求項１〜４のいずれか１項に記載
の座標入力一体型表示装置において、表示装置は、プラ
ズマディスプレイ、プラズマアドレス液晶ディスプレ
イ、液晶ディスプレイからなるグループから選択された
１つの表示装置である座標入力一体型表示装置。

【００５２】ところで、本明細書において、発明の構成
に係る部材は以下のように定義されるものとする。 （ａ）座標入力装置はディジタイザ５２を指し、入力パ
ネルは各抵抗板６２，６４を指すものとする。

【００５３】（ｂ）表示装置はＬＣＤ５３を指し、表示
パネルは画素部７２を指し、表示回路は各ドライバ７
３，７４を指し、基板はプリント基板７１を指すものと
する。 （ｃ）表示制御信号は、ゲートドライバ駆動用信号およ
びデータドライバ駆動用信号を指すものとする。

【００５４】

【発明の効果】以上詳述したように本発明によれば、高
精度な座標入力および高品位な画像表示が可能な座標入
力一体型表示装置を提供することができる。

【図面の簡単な説明】

【図１】第１実施形態の斜視図。

【図２】第２実施形態の斜視図。

【図３】第３実施形態の斜視図。

【図４】第４実施形態の斜視図。

【図５】従来の形態の斜視図。

【図６】各実施形態および従来の形態の波形図。

【図７】各実施形態および従来の形態のブロック回路
図。

【符号の説明】

５２…ディジタイザ ５３…ＬＣＤ ６２，６４…抵抗板 ７２…画素部 ７３…ゲートドライバ ７４…データドライバ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年１２月１１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】

【課題を解決するための手段】請求項１に記載の発明
は、表示装置に座標入力部が備えられてなる座標入力一
体型表示装置において、座標入力部（５２）における座
標検出信号の取り出し箇所（Ａ，Ｅ）と、表示装置（５
３）における駆動制御信号の取り入れ箇所（Ｂ）とを離
して配置したことをその要旨とする。請求項２に記載の
発明は、表示装置に座標入力部が備えられてなる座標入
力一体型表示装置において、座標入力部（５２）は入力
パネル（６２，６４）を備え、表示装置（５３）は入力
パネルに対応した寸法形状の表示パネル（７２）を備
え、座標入力部における座標検出信号の取り出し箇所
（Ａ，Ｅ）と、表示装置における駆動制御信号の取り入
れ箇所（Ｂ）とを離して配置したことをその要旨とす
る。請求項３に記載の発明は、表示装置に座標入力部が
備えられてなる座標入力一体型表示装置において、座標
入力部（５２）は入力パネル（６２，６４）と、入力パ
ネルの座標検出信号を受ける信号処理回路（６６）とを
備え、表示装置（５３）は、入力パネルに対応した寸法
形状の表示パネル（７２）と、表示パネルの周縁に配さ
れ駆動制御信号を受けて表示パネルを制御する駆動回路
（９２）とを備え、座標入力部における入力パネルの座
標検出信号の取り出し箇所（Ａ，Ｅ）と、表示装置にお
ける表示パネルの駆動制御信号の取り入れ箇所（Ｂ）と
を離して配置したことをその要旨とする。請求項４に記
載の発明は、請求項１〜３のいずれか１項に記載の座標
入力一体型表示装置において、前記座標検出信号の取り
出し箇所と、前記駆動制御信号の取り入れ箇所とは、前
記表示装置の最も短い１辺の長さと同じか、これよりも
長い距離をもって離されて配置されていることをその要
旨とする。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 棚橋 桂子 大阪府守口市京阪本通２丁目５番５号 三 洋電機 株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 表示装置に座標入力部が備えられてなる
   座標入力一体型表示装置において、 座標入力部（５２）における座標検出信号の取り出し箇
   所（Ａ，Ｅ）と、表示装置（５３）における駆動制御信
   号の取り入れ箇所（Ｂ）とを離して配置した座標入力一
   体型表示装置。
2. 【請求項２】 表示装置に座標入力部が備えられてなる
   座標入力一体型表示装置において、 座標入力部（５２）は入力パネル（６２，６４）を備
   え、表示装置（５３）は入力パネルに対応した寸法形状
   の表示パネル（７２）を備え、 座標入力部における座標検出信号の取り出し箇所（Ａ，
   Ｅ）と、表示装置における駆動制御信号の取り入れ箇所
   （Ｂ）とを離して配置した座標入力一体型表示装置。
3. 【請求項３】 表示装置に座標入力部が備えられてなる
   座標入力一体型表示装置において、 座標入力部（５２）は入力パネル（６２，６４）と、入
   力パネルの座標検出信号を受ける信号処理回路（６６）
   とを備え、 表示装置（５３）は、入力パネルに対応した寸法形状の
   表示パネル（７２）と、表示パネルの周縁に配され駆動
   制御信号を受けて表示パネルを制御する駆動回路（９
   ２）とを備え、 座標入力部における入力パネルの座標検出信号の取り出
   し箇所（Ａ，Ｅ）と、表示装置における表示パネルの駆
   動制御信号の取り入れ箇所（Ｂ）とを離して配置した座
   標入力一体型表示装置。
4. 【請求項４】 請求項１〜３のいずれか１項に記載の座
   標入力一体型表示装置において、前記座標検出信号の取
   り出し箇所と、前記駆動制御信号の取り入れ箇所とは、
   前記表示装置の最も短い１辺の長さと同じか、これより
   も長い距離をもって離されて配置されている座標入力一
   体型表示装置。