JP5281783B2 - 表示装置及びその駆動方法 - Google Patents

Description

本発明は、表示装置及びその駆動方法に関する。

最近、パーソナルコンピュータやテレビなどの軽量化及び薄形化が進み、表示装置も軽量化及び薄形化が要求されており、このような要求に応えて陰極線管（ＣＲＴ）がフラットパネル表示装置に代替されている。

このようなフラットパネル表示装置には、液晶表示装置（ＬＣＤ）、電界放出表示装置（ＦＥＤ）、有機発光表示装置、プラズマ表示装置（ＰＤＰ）などがある。

一般的に、アクティブマトリクス型フラットパネル表示装置では、複数の画素がマトリクス状に配列され、与えられた輝度情報に基づいて各画素の光強度を制御することによって画像を表示する。特に、液晶表示装置は、画素電極及び共通電極を備えた二つの表示板とその間に挟持された誘電率異方性を有する液晶層を含む。液晶表示装置は液晶層に電場を印加し、この電場の強さを調節し、液晶層を通過する光の透過率を調節することによって所望の画像を得る。

タッチスクリーンパネルは、指先やタッチペン（ｔｏｕｃｈ ｐｅｎ、ｓｔｙｌｕｓ）などで画面上に触れて文字や図形を描いたり、アイコンを実行させてコンピュータなどの機械に必要な命令を実行させる装置を言う。タッチスクリーンパネルが付着された液晶表示装置は、使用者の指先やタッチペンなどが画面に触れたかどうか、及び触れた位置情報を検出することができる。しかし、このような液晶表示装置は、タッチスクリーンパネルによるコスト上昇、タッチスクリーンパネルを液晶表示板上に接着する工程が追加されることによる収率減少、液晶表示板の輝度低下、製品幅の拡大などの問題点がある。

このような問題を解決するために、タッチスクリーンパネルの代りに感知素子を液晶表示装置に内蔵する技術が開発されてきている。感知素子は、使用者の指先などによる画面に加えられた光及び圧力の変化を感知することによって、液晶表示装置は、使用者の指先などが画面に触れたかどうか、さらに、その触れた位置情報を検出する。

このような感知素子は、接触した部分の行座標（Ｙ軸座標）を感知するための行感知素子と、列座標（Ｘ軸座標）を感知するための列感知素子を含み、行感知素子は列方向に延びる信号線に接続されており、列感知素子は行方向に延びる信号線に接続されている。

しかし、このような信号線は互いに異なる方向に延びるので、互いに異なる層に形成され、信号線の段差のため接触地点に対する感知素子の反応度が互いに相違し、接触に対する感知の信頼性が低下する。
特開２００４−２６４８４５号公報

そこで、本発明の目的は、接触した地点の行座標及び列座標に対して均一に感知することができる感知素子を提供することである。

上記目的を達成するためになされた本発明の一実施形態による表示装置は、液晶層を介在して互いに対向する第１基板及び第２基板を有する液晶表示板組立体、前記第２基板上に行方向に延びる複数の第１感知データ線、前記第２基板上に列方向に延びる複数の第２感知データ線、前記第１感知データ線及び第２感知データ線が定義する領域に位置し、接触によって前記第１感知データ線と前記第２感知データ線を互いに接続し、前記接触に対する第１感知データ信号及び第２感知データ信号を前記第１感知データ線及び第２感知データ線に出力する複数の感知部、並びに前記第１感知データ線からの前記第１感知データ信号と前記第２感知データ線からの前記第２感知データ信号を互いに異なる時間に読み取って各々信号処理する感知信号処理部を含み、前記感知部は、制御端子、前記第１感知データ線のうちの１つと接続されている第１非制御端子、及び前記第２感知データ線のうちの１つと接続されている第２非制御端子を有する第１トランジスタと、前記第１トランジスタをターンオフするための初期化信号の印加を受ける制御端子、前記第１トランジスタの第１非制御端子と接続されている第１非制御端子、及び前記第１トランジスタの制御端子と接続されている第２非制御端子を有する第２トランジスタとを含むことを特徴とする。

前記液晶表示板組立体は、前記第１基板上に共通電圧が印加される共通電極をさらに含むことが好ましい。

前記感知部は、制御端子、前記第１感知データ線に接続される第１端子、並びに前記第２感知データ線に接続される第２端子を有するトランジスタを含むことが好ましい。

前記液晶表示板組立体は、前記トランジスタの制御端子と対向し、前記第１基板と前記共通電極の間に位置する突起をさらに含むことが好ましい。

前記感知信号処理部は、前記第１感知データ線に各々接続されており、前記第１感知データ線の前記第１感知データ信号に基づいて第１処理信号を生成する複数の第１処理回路、前記第２感知データ線に各々接続されており、前記第２感知データ線の前記第２感知データ信号に基づいて第２処理信号を生成する複数の第２処理回路、並びに前記第１処理信号及び第２処理信号を記憶する格納部を含むことが好ましい。

前記第１処理回路は、第１電圧源と前記第１感知データ線の間に接続される第１抵抗器、前記第１電圧源と電圧が異なる第２電圧源と前記第１感知データ線との間に接続される第１スイッチング素子、前記第１感知データ線の前記感知データ信号と基準電圧を比較し、前記第１処理信号を生成する第１変換器、前記第１処理信号を格納する第１フリップフロップ、並びに前記第１変換器と前記第１フリップフロップとの間に接続される第２スイッチング素子を含むことが好ましい。

また、前記第２処理回路は、第１電圧源と前記第２感知データ線の間に接続される第２抵抗器、前記第２電圧源と前記第２感知データ線の間に接続される第３スイッチング素子、前記第２感知データ線の前記感知データ信号と前記基準電圧を比較して前記第２処理信号を生成する第２変換器、前記第２処理信号を格納する第２フリップフロップ、並びに前記第２変換器と前記第２フリップフロップの間に接続される第４スイッチング素子を含むことが好ましい。

前記第１スイッチング素子及び第４スイッチング素子は、同時にターンオンし、前記第２スイッチング素子及び第３スイッチング素子は、同時にターンオンすることが好ましい。

複数の前記第１フリップフロップは、第１クロック信号に同期して前記第１処理信号を同時に前記格納部に出力し、前記複数の第２フリップフロップは、第１クロック信号と互いに異なる第２クロック信号に同期して前記第２処理信号を前記格納部に出力することが好ましい。

前記感知部は、前記トランジスタの第１端子と制御端子の間に接続されており、初期化信号によって前記トランジスタをターンオフさせるスイッチング素子をさらに含むことが好ましい。

前記感知信号処理部は、前記第１処理回路及び第２処理回路を制御する制御信号及び前記初期化信号を出力する制御部をさらに含むことが好ましい。

前記表示装置は、前記第１処理回路及び第２処理信号を受信して接触の有無及び接触位置を判断する接触判断部をさらに含むことが好ましい。

前記接触判断部は、複数の前記第１処理信号を受信して接触の列座標を決定する第１判断部、複数の前記第２処理信号を受信して接触の行座標を決定する第２判断部、接触の有無及び前記接触の列座標及び行座標をそれぞれのフラッグに保存するレジスター、並びに前記フラッグの値を出力するインターフェースを含むことが好ましい。

また、本発明の一実施形態による表示装置の駆動方法は、第１感知データ線、前記第１感知データ線と垂直に配列される第２感知データ線、並びに前記第１感知データ線及び第２感知データ線に接続されており、制御端子、前記第１感知データ線のうちの１つと接続されている第１非制御端子、及び前記第２感知データ線のうちの１つと接続されている第２非制御端子を有する第１トランジスタと、前記第１トランジスタをターンオフするための初期化信号の印加を受ける制御端子、前記第１トランジスタの第１非制御端子と接続されている第１非制御端子、及び前記第１トランジスタの制御端子と接続されている第２非制御端子を有する第２トランジスタとを有して接触を感知する感知部を含む表示装置の駆動方法において、接触によって感知部が前記第１感知データ線と前記第２感知データ線を互いに接続する段階、前記第２トランジスタの制御端子への前記初期化信号に基づいて、前記第１トランジスタをターンオフして前記第１感知データ線と第２感知データ線との接続を断絶し、前記第２感知データ線に第１電圧を印加し、前記表示装置への接触があった場合に、前記第１トランジスタを介して前記第１感知データ線と第２感知データ線とが接続することによって発生する前記第１感知データ線の電圧変化を第１感知データ信号として読み取り、前記第１感知データ信号に基づいて第１処理信号を生成する段階、前記第１感知データ線に前記第１電圧を印加し、前記接触があった場合に、前記第１トランジスタを介して前記第１感知データ線と第２感知データ線とが接続することによって発生する前記第２感知データ線の電圧変化を第２感知データ信号として読み取り、前記第２感知データ信号に基づいて第２処理信号を生成する段階、並びに前記第１処理信号及び第２処理信号に基づいて接触情報を判断する段階を含むことを特徴とする。

前記第１処理信号及び第２処理信号を生成する段階は、前記第１感知データ線及び第２感知データ線の電圧を基準電圧と比較して前記第１処理信号及び第２処理信号を生成することができる。

前記表示装置の駆動方法は、それぞれの前記第１感知データ線に対する前記第１処理信号を生成した後、複数の前記第１処理信号を同時にレジスターに記憶する段階、並びにそれぞれの前記第２感知データ線に対する前記第２処理信号を生成した後、複数の前記第２処理信号を同時に前記レジスターに記憶する段階と、をさらに含むことが好ましい。

前記接触情報を判断する段階は、前記レジスターに記録されている第１処理信号及び第２処理信号を出力する段階、前記第１処理信号に基づいて接触のＸ軸座標を判断する段階、前記第２処理信号に基づいて接触のＹ軸座標を判断する段階、並びに接触の有無及び接触座標を保存する段階を含むことが好ましい。

前記第１トランジスタの制御端子は、接触によって共通電極に電気的に接続されることが好ましい。

前記表示装置は、液晶層と、前記感知部を有する下部基板、並びに前記共通電極を有する上部基板を含む液晶表示板組立体を有することが好ましい。

前記液晶表示板組立体は、前記第１トランジスタの制御端子と対向し、前記上部基板と前記共通電極の間に形成された突起を含むことが好ましい。

前記表示装置の駆動方法は、前記第２感知データ線に前記第１電圧を印加する前に前記トランジスタをターンオフさせる段階をさらに含むことが好ましい。

本発明によれば、一つの感知部で接触した地点の列座標及び行座標に対する感知データ信号を生成することによって各座標の感知データ信号を均一に生成することができる。

添付した図面を用いながら、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板などの部分が、他の部分の「上に」あるとするとき、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上に」あるとするとき、これは中間に他の部分がない場合を意味する。

本発明による表示装置の一実施形態として液晶表示装置について図１乃至図４を参照して詳細に説明する。

図１は、本発明の一実施形態による液晶表示装置のブロック図で、画素を含む液晶表示装置のブロック図である。図２は、本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。図３は、本発明の一実施形態による液晶表示装置のブロック図で、感知部を含む液晶表示装置のブロック図である。図４は、本発明の一実施形態による液晶表示装置の一つの感知部に対する等価回路図である。

図１及び図３に示すように、本発明の一実施形態による液晶表示装置は、液晶表示板組立体３００と、液晶表示板組立体３００に接続された画像走査部４００、画像データ駆動部５００及び感知信号処理部７００と、画像データ駆動部５００に接続された階調電圧生成部５５０と、感知信号処理部７００に接続された接触判断部８００と、これらの各部を制御する信号制御部６００とを含む。

図１及び図３に示すように、液晶表示板組立体３００は、複数の表示信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ）と、これに接続されてほぼ行列状に配列された複数の画素（ＰＸ）、並びに複数の感知信号線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ、ＧＬ）と、これに接続されてほぼ行列状態に配列された複数の感知部（ＳＵ）を含む。

これに対し、図２及び図４に示すように、液晶表示板組立体３００は、互いに対向する薄膜トランジスタ表示板１００及び共通電極表示板２００と、その間に挟持された液晶層３、並びに二つの表示板１００，２００の間に間隙を形成し、ある程度圧縮変形される間隔材（図示せず）を含む。

表示信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ）は、画像走査信号を伝達する複数の画像走査線（Ｇ_１〜Ｇ_ｎ）と、データ信号を伝達する画像データ線（Ｄ_１〜Ｄ_ｍ）を含み、感知信号線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ、ＧＬ）は、感知信号を伝達する複数の行感知データ線（第１感知データ線）（ＳＹ_１〜ＳＹ_Ｎ）及び複数の列感知データ線（第２感知データ線）（ＳＸ_１〜ＳＸ_Ｍ）、並びに初期化信号を伝達する複数の初期化信号線（ＧＬ）を含む。

画像走査線（Ｇ_１〜Ｇ_ｎ）及び行感知データ線（ＳＹ_１〜ＳＹ_Ｎ）は、ほぼ行方向に延びて互いにほぼ平行であり、画像データ線（Ｄ_１〜Ｄ_ｍ）及び列感知データ線（ＳＸ_１〜ＳＸ_Ｍ）は、ほぼ列方向に延びて互いにほぼ平行である。

初期化信号線（ＧＬ）は、行方向または列方向に延びており、その一端が互いに接続される。

図２に示したように、各画素（ＰＸ）、例えば、ｉ番目（ｉ＝１、２、…、ｎ）画像走査線（Ｇ_ｉ）と、ｊ番目（ｊ＝１、２、…、ｍ）画像データ線（Ｄ_ｊ）に接続された画素（ＰＸ）は、信号線（Ｇ_ｉ、Ｄ_ｊ）に接続されたスイッチング素子（Ｑ）とこれに接続された液晶キャパシタ（Ｃｌｃ）及びストレージキャパシタ（Ｃｓｔ）を含む。ストレージキャパシタ（Ｃｓｔ）は、必要に応じて省略することもできる。

スイッチング素子（Ｑ）は、薄膜トランジスタ表示板１００に設けられている薄膜トランジスタなどの三端子素子であり、その制御端子は画像走査線（Ｇ_１〜Ｇ_ｎ）に接続されており、入力端子は画像データ線（Ｄ_１〜Ｄ_ｍ）に接続されており、出力端子は液晶キャパシタ（Ｃｌｃ）及びストレージキャパシタ（Ｃｓｔ）に接続されている。この時、薄膜トランジスタは、非晶質シリコンまたは多結晶シリコンを含む。

液晶キャパシタ（Ｃｌｃ）は、薄膜トランジスタ表示板１００の画素電極１９１と共通電極表示板２００の共通電極２７０を二つの端子とし、二つの電極１９１、２７０の間の液晶層３は誘電体として機能する。画素電極１９１は、スイッチング素子（Ｑ）に接続され、共通電極２７０は、共通電極表示板２００の全面に形成されて共通電圧（Ｖｃｏｍ）の印加を受ける。図２と異なり、共通電極２７０が薄膜トランジスタ表示板１００に設けられる場合もあり、この際、二つの電極１９１，２７０のうちの少なくとも１つを線状または棒状に形成してもよい。

液晶キャパシタ（Ｃｌｃ）の補助的な役割を果たすストレージキャパシタ（Ｃｓｔ）は、薄膜トランジスタ表示板１００に設けられた別の信号線（図示せず）と画素電極１９１が絶縁体を介在して重畳することによって構成され、この別の信号線には共通電圧（Ｖｃｏｍ）などの定められた電圧が印加される。しかし、ストレージキャパシタ（Ｃｓｔ）は、画素電極１９１が絶縁体を媒介としてすぐ上の前段画像走査線との重畳により形成することも可能である。

図３に示したように、各感知部（ＳＵ）は、行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）が定義する領域に形成されており、感知トランジスタ（Ｑ_１１〜Ｑ_ＭＮ）、初期化トランジスタ（Ｑ_Ｇ）及びスイッチング素子（ＳＷ_１１〜ＳＷ_ＭＮ）を含む。

感知トランジスタ（Ｑ_１１〜Ｑ_ＭＮ）は、薄膜トランジスタである三端子素子であって、制御端子、行感知データ線（ＳＹ_１〜ＳＹ_Ｎ）に接続される入力端子（第１端子）、並びに列感知データ線（ＳＸ_１〜ＳＸ_Ｍ）に接続される出力端子（第２端子）を含む。初期化トランジスタ（Ｑ_Ｇ）は、感知トランジスタ（Ｑ_１１〜Ｑ_ＭＮ）を初期化するためのトランジスタであって、初期化信号線（ＧＬ）に接続される制御端子、感知トランジスタ（Ｑ_１１〜Ｑ_ＭＮ）の出力端子に接続される入力端子、並びに感知トランジスタ（Ｑ_１１〜Ｑ_ＭＮ）の制御端子に接続される出力端子を含む。

スイッチング素子（ＳＷ_１１〜ＳＷ_ＭＮ）は、共通電圧（Ｖｃｏｍ）と感知トランジスタ（Ｑ_１１〜Ｑ_ＭＮ）の制御端子の間に接続されており、接触によって感知トランジスタ（Ｑ_１１〜Ｑ_ＭＮ）の制御端子に共通電圧（Ｖｃｏｍ）を伝達する。

次に、図４を参照してスイッチング素子（ＳＷ_ｊｉ）について詳細に説明する。

図４に示すように、上記のように、感知トランジスタ（Ｑ_ｊｉ）は、画素のスイッチング素子（Ｑ）と共に薄膜トランジスタ表示板１００に設けられている薄膜トランジスタであって、その入力端子と出力端子は、下部基板１１０上に形成され、行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）に各々接続されている。感知トランジスタ（Ｑ_ｊｉ）の制御端子１２４は、下部基板（第２基板）１１０上に入力端子及び出力端子と絶縁されるように形成され、その上に層間絶縁膜１６０及び保護膜１８０が覆われている。

このような制御端子１２４は、層間絶縁膜１６０及び保護膜１８０に形成されているコンタクトホール１８５を介して露出している。また、薄膜トランジスタ表示板１００は、保護膜１８０上にコンタクト部材１９２を有し、コンタクト部材１９２は、コンタクトホール１８５を介して制御端子１２４に接続される。

一方、共通電極表示板２００は、上部基板（第１基板）２１０と共通電極２７０の間に突起２８０を含み、突起２８０は、コンタクト部材１９２と向かい合っている。従って、コンタクト部材１９２に接続される感知トランジスタ（Ｑ_ｊｉ）の制御端子１２４及び突起２８０によって突出される共通電極２７０がスイッチング素子（ＳＷ_ｊｉ）をなし、スイッチング素子（ＳＷ_ｊｉ）は、接触による薄膜トランジスタ表示板１００及び共通電極表示板２００の距離変化に従ってオン／オフ動作する。

即ち、使用者が指先などで液晶表示板組立体３００を押して接触が発生する場合、指先などが押す圧力により間隔材が変形し、そのため、液晶表示板組立体３００の共通電極表示板２００の接触点部位が薄膜トランジスタ表示板１００に近づいて二つの表示板１００，２００の間隔が減少する。その結果、突起２８０上の共通電極２７０と薄膜トランジスタ表示板１００のコンタクト部材１９２の間隔も減少し、コンタクト部材１９２と共通電極２７０が接触する。

これにより、感知トランジスタ（Ｑ_ｊｉ）の制御端子１２４に共通電圧（Ｖｃｏｍ）が供給されれば、感知トランジスタ（Ｑ_ｊｉ）はターンオンし、該感知部（ＳＵ）に接続される行感知データ線（ＳＹ_ｉ）と列感知データ線（ＳＸ_ｊ）を接続する。

このように、接触の有無によって感知トランジスタ（Ｑ_ｊｉ）の動作状態が変わり、感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）に出力される感知データ信号の状態も変わる。

このように感知部（ＳＵ）は、行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）が交差する地点の各座標に一つずつ配置されており、一感知部（ＳＵ）を通じて接触に対するＸ軸及びＹ軸座標を感知することができるｏｎｅ−ｐｏｉｎｔ方式で動作する。

感知部（ＳＵ）は、隣接した二つの画素（ＰＸ）の間に配置される。行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）に接続される一感知部（ＳＵ）の密度は、例えば、ドット（ｄｏｔ）密度の約１／４であることができる。ここで一つのドットは、例えば、並んで配列され、赤色、緑色、青色など三原色を表示する三つの画素（ＰＸ）を含み、一つの色相を表示し、液晶表示装置の解像度を示す基本単位となる。しかし、一つのドットは４つ以上の画素（ＰＸ）で構成されることも可能であり、この際、各画素（ＰＸ）は、三原色と白色（ｗｈｉｔｅ）のうちの一つを表示するように構成できる。

一感知部（ＳＵ）の密度がドット密度の１／４である例としては、一感知部（ＳＵ）の行及び列の解像度が各々液晶表示装置の行及び列の解像度の１／２である場合がある。この時、感知部（ＳＵ）のない画素行及び画素列も存在し得る。

感知部（ＳＵ）の密度とドット密度をこの程度に調整する場合、文字認識のような高精度の応用分野にもこのような液晶表示装置を適用することができる。もちろん感知部（ＳＵ）の解像度は、必要に応じてより高くしたり、低くすることができる。

このように本発明の実施形態による感知部（ＳＵ）によれば、感知部（ＳＵ）と感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）が占める空間が相対的に小さいので、画素（ＰＸ）の開口率減少を最少に抑えることができる。

さらに図１及び図３に示す、階調電圧生成部５５０は、画素の透過率に係わる全体階調電圧または限定された数の階調電圧（以下、基準階調電圧という）を生成する。（基準）階調電圧は、共通電圧（Ｖｃｏｍ）に対して正の値を有するものと、負の値を有するものを含むことができる。

画像走査部４００は、液晶表示板組立体３００の画像走査線（Ｇ_１〜Ｇ_ｎ）に接続されてスイッチング素子（Ｑ）をターンオンさせるゲートオン電圧（Ｖｏｎ）と、ターンオフさせるゲートオフ電圧（Ｖｏｆｆ）の組み合わせで構成される画像走査信号を画像走査線（Ｇ_１〜Ｇ_ｎ）に印加する。

画像データ駆動部５００は、液晶表示板組立体３００の画像データ線（Ｄ_１〜Ｄ_ｍ）に接続されており、階調電圧生成部５５０からの階調電圧を選択し、これを画像データ電圧として画像データ線（Ｄ_１〜Ｄ_ｍ）に印加する。しかし、階調電圧生成部８００が階調電圧を全て提供するのではなく、限定された数の基準階調電圧のみを提供する場合、画像データ駆動部５００は、基準階調電圧を分圧して所望の画像データ電圧を生成する。

感知信号処理部７００は、液晶表示板組立体３００の感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）及び初期化信号線（ＧＬ）に接続されており、初期化信号線（ＧＬ）に初期化電圧を供給し、感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）から感知データ信号を読み取る。また、感知信号処理部７００は、感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）からのアナログ感知データ信号をデジタル信号に切り替えてデジタル感知データ信号（ＤＳＮ）を生成する。

接触判断部８００は、感知信号処理部７００からデジタル感知データ信号（ＤＳＮ）を受信し、所定の演算処理を行って接触の有無及び接触位置を判断した後、接触位置のような接触情報を外部装置に送出する。このような感知信号処理部７００及び接触判断部８００を後で詳細に説明する。

信号制御部６００は、画像走査部４００、画像データ駆動部５００、階調電圧生成部５５０、及び感知信号処理部７００などの動作を制御する。

このような駆動装置（４００、５００、５５０、６００、７００、８００）の各々は、少なくとも一つの集積回路チップの形態で液晶表示板組立体３００上に直接装着することができ、フレキシブル印刷回路フィルム（図示せず）上に装着してＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に付着することもでき、別の印刷回路基板（図示せず）上に装着することもできる。これとは異なり、これら駆動装置（４００、５００、５５０、６００、７００、８００）を信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ、ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ、ＧＬ）及び薄膜トランジスタ（Ｑ）等とともに液晶表示板組立体３００に集積することも可能である。

次に、このような液晶表示装置の表示動作について説明する。

信号制御部６００は、外部のグラフィック制御部（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及び制御信号（ＤＥ、Ｈｓｙｎｃ、Ｖｓｙｎｃ、ＭＣＬＫ）を受信してゲート制御信号（ＣＯＮＴ１）、データ制御信号（ＣＯＮＴ２）を生成し、入力画像信号（Ｒ、Ｇ、Ｂ）を動作条件に合うように処理して出力画像信号（ＤＡＴ）を生成する。

信号制御部６００からのデータ制御信号（ＣＯＮＴ２）に従って画像データ駆動部５００は一行の画素（ＰＸ）に対するデジタル画像信号（ＤＡＴ）を受信し、各デジタル画像信号（ＤＡＴ）に対応する階調電圧を選択することによってデジタル画像信号（ＤＡＴ）をアナログデータ電圧に変換した後、これを該当画像データ線（Ｄ_１〜Ｄ_ｍ）に印加する。

画像走査駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）に従ってゲートオン電圧（Ｖｏｎ）を画像走査線（Ｇ_１〜Ｇ_ｎ）に印加し、この画像走査線（Ｇ_１〜Ｇ_ｎ）に接続されたスイッチング素子（Ｑ）をターンオンさせる。すると、画像データ線（Ｄ_１〜Ｄ_ｍ）に印加された画像データ電圧がターンオンしたスイッチング素子（Ｑ）を通じて該当画素（ＰＸ）に印加される。

画素（ＰＸ）に印加された画像データ電圧と共通電圧（Ｖｃｏｍ）の差は、液晶キャパシタ（Ｃｌｃ）の充電電圧、つまり、画素電圧として現れる。液晶分子は、画素電圧の大きさによってその配列が異なり、そのため液晶層３を通過する光の偏光が変化する。このような偏光の変化は、偏光子によって光透過率の変化として現れ、これによって画素（ＰＸ）は、画像データ信号（ＤＡＴ）の階調が示す輝度を表示する。

１水平周期（１Ｈともいい、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号ＤＥの一周期と同一である）を単位としてこのような過程を繰り返すことで、全ての画像走査線（Ｇ_１〜Ｇ_ｎ）に対して順次にゲートオン電圧（Ｖｏｎ）を印加し、全ての画素（ＰＸ）に画像データ電圧を印加して１フレーム（ｆｒａｍｅ）の画像を表示する。

１フレームが終了すれば次のフレームが始まり、各画素（ＰＸ）に印加される画像データ電圧の極性が直前フレームでの極性と逆になるように画像データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。この時、１フレーム内でも反転信号（ＲＶＳ）の特性によって一つのデータ線を通じて流れる画像データ電圧の極性を周期的に反転させることもでき（例：行反転、ドット反転）、一つの画素行に印加される画像データ電圧の極性も互いに反転させることができる（例：列反転、ドット反転）。

一方、感知信号処理部７００は、所定の周期で感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）の感知データ信号を読み取って接触の有無と接触位置を判断する。

次に、図５乃至図７を参照して、ワンポイント方式の感知部（ＳＵ）を含む液晶表示装置の感知について検討する。

図５は、本発明の一実施形態による感知信号処理部及び接触判断部のブロック図である。図６は、図５の第１及び第２処理回路の等価回路図である。図７は、図６の第１及び第２処理回路の動作を説明するための信号波形図である。

図５に示すように、感知信号処理部７００は、それぞれの行感知データ線（ＳＹ_１〜ＳＹ_Ｎ）に接続される複数の第１処理回路７１０、列感知データ線（ＳＸ_１〜ＳＸ_Ｍ）に接続される複数の第２処理回路７２０、レジスター７５０及び制御部７６０を含む。

第１及び第２処理回路（７１０、７２０）は、それぞれの行感知データ線（ＳＹ_１〜ＳＹ_Ｎ）からのアナログ感知データ信号、及び列感知データ線（ＳＸ１〜ＳＸ_Ｍ）からのアナログ感知データ信号を互いに異なる時間に読み取り、Ｘ軸座標とＹ軸座標各々に対する接触情報を有するデジタル感知データ（ＤＳＮ）に変換してレジスター７５０に出力する。

複数の第１処理回路７１０は同時に動作し、複数の第２処理回路７２０もまた同時に動作する。第１処理回路７１０と第２処理回路７２０の動作状態は互いに逆である。このような第１及び第２処理回路（７１０、７２０）については、後で詳細に説明する。

レジスター（格納部）７５０は、感知部（ＳＵ）のＸ軸座標及びＹ軸座標をアドレスとして持つメモリで、第１及び第２処理回路（７１０、７２０）からデジタル感知データ信号（ＤＳＮ_Ｘ、ＤＳＮ_Ｙ）を順に受信して該当アドレスに記憶している。デジタル感知データ信号（第２処理信号）（ＤＳＮ_Ｘ）は、列感知データ線（ＳＸ_１〜ＳＸ_Ｍ）から出力される列感知データ信号（第２感知データ信号）であり、デジタル感知データ信号（第１処理信号）（ＤＳＮ_Ｙ）は、行感知データ線（ＳＹ_１〜ＳＹ_Ｎ）から出力される行感知データ信号（第１感知データ信号）である。これらデジタル感知データ信号（ＤＳＮ_Ｘ及びＤＳＮ_Ｙ）は、デジタル感知データ信号（ＤＳＮ）をなす。

制御部７６０は、第１及び第２処理回路（７１０、７２０）に読み取り及び出力を制御する制御信号（Ｐ１、Ｐ２、ＣＫ_Ｘ、ＣＫ_Ｙ）を出力する。なお、このような制御部７６０は、感知信号処理部７００内に位置することができるが、この場合に限られず、感知信号処理部７００の他に、例えば、接触判断部８００内に位置することも可能である。

接触判断部８００は、第１判断部８１０、第２判断部８２０、レジスター８３０及びインターフェース部８４０を含む。

第１判断部８１０は、レジスター７５０からＹ軸座標に対する複数のデジタル感知データ（ＤＳＮ_Ｙ）を受信し分析して接触の有無及び接触のＹ軸座標を判定し、第２判断部８２０は、レジスター７５０からＸ軸座標に対する複数のデジタル感知データ（ＤＳＮ_Ｘ）を受信し分析して接触の有無及び接触のＸ軸座標を判定する。

レジスター８３０は、接触状態フラッグ（ｆｌａｇ）及び接触情報などを記憶しており、接触状態フラッグの値と接触情報は、第１及び第２判断部（８１０、８２０）の判定によって変わる。

インターフェース部８４０は、ＳＰＩ（ｓｅｒｉａｌ ｐｅｒｉｐｈｅｒａｌ ｉｎｔｅｒｆａｃｅ）などで構成することができ、接触情報や制御信号（図示せず）などを外部装置に送出し、外部から必要なデータ（図示せず）や制御信号（図示せず）の入力を受けることができる。

次に、図６を参照して第１及び第２処理回路（７１０、７２０）について詳細に説明する。

図６に示すように、行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）に各々接続される第１及び第２処理回路（７１０、７２０）は同一の構造を有し、複数のスイッチング素子（ＳＰ１、ＳＰ２）、抵抗器（Ｒ１、Ｒ２）、変換器（７１１、７２１）及びフリップフロップ（７１２、７２２）を含む。

抵抗器（Ｒ１）は、高電圧源（第１電圧源）（ＶＤＨ）と行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）の間に接続されており、第１スイッチング素子（ＳＰ１）は、低電圧源（第２電圧源）（ＶＤＬ）と行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）の間に接続されている。第１変換器７１１および第２変換器７２１は、行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）の一端に接続されており、行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）の感知データ信号を基準電圧（Ｖｃｍｐ）と比較する。このような変換器（７１１、７２１）は、比較器（ＣＯＭ）を含み、比較器（ＣＯＭ）は、反転端子（−）と非反転端子（＋）及び出力端子を有し、反転端子（−）は、行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）に接続されており、非反転端子（＋）は基準電圧（Ｖｃｍｐ）に接続されている。

第２スイッチング素子（ＳＰ２）は、比較器（ＣＯＭ）の出力端子とフリップフロップ（７１２、７２２）の間に接続され、比較器（ＣＯＭ）からの出力信号を第１フリップフロップ７１２、および第２フリップフロップ７２２に伝達する。

フリップフロップ（７１２、７２２）は、第２スイッチング素子（ＳＰ２）を通じて比較器（ＣＯＭ）からの出力信号を受信して格納し、クロック信号（ＣＫ_Ｙ、ＣＫ_Ｘ）に同期してレジスター７５０で格納された出力信号をデジタル感知データ信号（ＤＳＮ_Ｘ、ＤＳＮ_Ｙ）として出力する。

このようなフリップフロップ（７１２、７２２）の入力端には一端が接地された抵抗器（Ｒ２）がさらに接続され、第２スイッチング素子（ＳＰ２）がターンオフした時にフリップフロップ（７１２、７２２）の入力を一定の電圧レベルで固定する。なお、抵抗器（Ｒ２）が接続される場合と異なり、フリップフロップ（７１２、７２２）の入力端にはキャパシタなどが接続されていてもよい。

次に、図７を参照して図６の感知部（ＳＵ）及び感知信号処理部７００の感知動作を説明する。全ての感知部（ＳＵ）の動作は同一の動作をするので、図６に示した一つの感知部（ＳＵ）とこの感知部（ＳＵ）に接続された第１及び第２処理部（７１０、７２０）の動作について説明する。

感知動作が始まる前に第１及び第２処理回路（７１０、７２０）の第１及び第２スイッチング素子（ＳＰ１、ＳＰ２）は全てターンオフしており、行及び列感知データ線（ＳＹ_ｉ、ＳＸ_ｊ）は、抵抗器（Ｒ１）を通じて高電圧（ＶＤＨ）レベルの電圧の供給を受ける。

このような状態で感知動作が始まれば、制御部７６０は、初期化信号線（ＧＬ）の初期化信号（ＧＣ）をターンオン電圧に変化させ、そのため全ての感知部（ＳＵ）の初期化トランジスタ（Ｑ_Ｇ）がターンオンする。従って、感知トランジスタ（Ｑ_ｊｉ）の出力端子と制御端子が互いに接続されて感知トランジスタ（Ｑ_ｊｉ）がターンオフし、行感知データ線（ＳＹ_ｉ）と列感知データ線（ＳＸ_ｊ）を確実に断絶させる。

制御部７６０から第１及び第２処理回路（７１０、７２０）に第１制御信号（Ｐ１）が印加されると、第１処理回路７１０の第２スイッチング素子（ＳＰ２）及び第２処理回路７２０の第１スイッチング素子（ＳＰ１）がターンオンする。従って、列感知データ線（ＳＸ_ｊ）は、第１スイッチング素子（ＳＰ１）を通じて低電圧（ＶＤＬ）の供給を受ける。

第１処理回路７１０は、感知データ線の行感知データ線（ＳＹ_ｉ）の電圧を感知データ信号として読み取る。接触が発生して感知部（ＳＵ）のスイッチング素子（ＳＷ_ｊｉ）がターンオンすると、行感知データ線（ＳＹ_ｉ）と列感知データ線（ＳＸ_ｊ）が互いに接続される。従って、行感知データ線（ＳＹ_ｉ）の感知データ信号は、スイッチング素子（ＳＷ_ｊｉ）の入力端子と出力端子の間の電圧変化、つまり、列感知データ線（ＳＸ_ｊ）と行感知データ線（ＳＹ_ｉ）の間の電圧変化に基づく。しかし接触が発生しない場合、感知部（ＳＵ）のスイッチング素子（ＳＷ_ｊｉ）はターンオフし、行感知データ線（ＳＹ_ｉ）の感知データ信号は、抵抗器（Ｒ１）を通じて印加される低電圧（ＶＤＬ）となる。

変換器７１１は、行感知データ線（ＳＹ_ｉ）の感知データ信号を基準電圧（Ｖｃｍｐ）と比較し、その差に該当する値をデジタル信号に切り替えて出力信号を生成する。このような基準電圧（Ｖｃｍｐ）は、高電圧（ＶＤＨ）と低電圧（ＶＤＬ）の間のレベルであることができ、比較器（ＣＯＭ）からの出力信号は、基準電圧（Ｖｃｍｐ）と感知データ信号の電圧差の極性に応じて互いに異なるデジタル値を有することができる。または、基準電圧（Ｖｃｍｐ）が低電圧（ＶＤＬ）より低いレベルを有し、デジタル感知データ（ＤＳＮＹ）は、感知データ信号の電圧と基準電圧（Ｖｃｍｐ）の電圧差の大きさをアナログ−デジタル変換した値であることができる。

このような比較器（ＣＯＭ）からの出力信号は、ターンオンした第２スイッチング素子（ＳＰ２）を通じてフリップフロップ７１２に格納される。このような第１及び第２処理回路（７１０、７２０）の動作は、全ての第１及び第２処理回路（７１０、７２０）で同時に行われる。従って、複数の第１処理回路７１０の第１フリップフロップ７１２は、制御部７６０から同時に印加される第１クロック信号（ＣＫ_Ｙ）の供給を受けて、格納されている出力信号をデジタル感知データ信号（ＤＳＮ_Ｙ）としてレジスター７５０に出力し、複数の第２処理回路７２０の第２フリップフロップ７２２は、制御部７６０から同時に印加される第２クロック信号（ＣＫ_Ｘ）の供給を受けて、格納されている出力信号をデジタル感知データ信号（ＤＳＮ_Ｘ）としてレジスター７５０に出力する。

第１処理回路７１０のフリップフロップ７１２の出力が終了すれば、制御部７６０は、第１制御信号（Ｐ１）の出力を中断し、第２制御信号（Ｐ２）を第１及び第２処理回路（７１０、７２０）に出力する。制御部７６０から第２制御信号（Ｐ２）が供給されれば、第１処理回路７１０の第１スイッチング素子（ＳＰ１）及び第２処理回路７２０の第２スイッチング素子（ＳＰ２）がターンオンする。しかし、第１制御信号（Ｐ１）の供給中断によって、第１処理回路７１０の第２スイッチング素子（ＳＰ２）及び第２処理回路７２０の第１スイッチング素子（ＳＰ１）はターンオフする。従って、行感知データ線（ＳＹ_ｉ）は低電圧（ＶＤＬ）を有し、第２処理回路７２０は列感知データ線（ＳＸ_ｊ）の電圧を感知データ信号として読み取る。即ち、接触が発生して感知部（ＳＵ）のスイッチング素子（ＳＷ_ｊｉ）がターンオンすると、列感知データ線（ＳＸ_ｊ）の感知データ信号は、スイッチング素子（ＳＷ_ｊｉ）の入力端子と出力端子の間の電圧変化に基づく。接触が発生しない場合には、感知部（ＳＵ）のスイッチング素子（ＳＷ_ｊｉ）はターンオフし、行感知データ線（ＳＹ_ｉ）の感知データ信号は、抵抗器（Ｒ１）を通じて印加される低電圧（ＶＤＬ）となる。

第２処理回路７２０の変換器７２１は、列感知データ線（ＳＸ_ｊ）の感知データ信号を基準電圧（Ｖｃｍｐ）と比較し、デジタル出力信号を生成し、比較器（ＣＯＭ）からのデジタル出力信号は、第２スイッチング素子（ＳＰ２）を通じてフリップフロップ７２２に格納される。フリップフロップ７２２は、第２クロック信号（ＣＫ_Ｘ）によってデジタル出力信号をデジタル感知データ信号（ＤＳＮ_Ｘ）としてレジスター７５０に出力する。

制御部７６０からの制御信号（Ｐ１、Ｐ２、ＣＫ_Ｘ、ＣＫ_Ｙ）が全ての第１及び第２処理回路（７１０、７２０）に同時に印加されるので、全ての第１及び第２処理回路（７１０、７２０）は同時に動作する。従って、本実施形態において、制御信号（Ｐ１）に応答して第１処理回路７１０が全ての行感知データ線（ＳＹ_１〜ＳＹ_Ｎ）から感知データ信号を読み取った後、制御信号（Ｐ２）に応答して第２処理回路７２０が全ての列感知データ線（ＳＸ_１〜ＳＸ_Ｍ）から感知データ信号を読み取る。しかし、このような行及び列感知データ線（ＳＹ_１〜ＳＹ_Ｎ、ＳＸ_１〜ＳＸ_Ｍ）からの感知データ信号の読み取り信号は変更することができる。

従って、レジスター７５０には全ての行感知データ線（ＳＹ_１〜ＳＹ_Ｎ）に対するデジタル感知データ（ＤＳＮ_Ｙ）及び全ての列感知データ線（ＳＸ_１〜ＳＸ_Ｍ）に対するデジタル感知データ（ＤＳＮ_Ｘ）が各座標に該当するアドレスに記録される。

接触判断部８００は、レジスター７５０のデジタル感知データ（ＤＳＮ_Ｙ、ＤＳＮ_Ｘ）を受信して接触の有無及び接触位置を判断し、これに対する情報を外部装置など必要なところに転送する。外部装置は、たとえば、このような情報に基づいた画像信号を液晶表示装置に転送する。

感知信号処理部７００は、毎フレームごとに１度ずつフレームとフレームの間のポーチ（ｐｏｒｃｈ）区間で感知データ信号を読み取り、特に垂直同期信号（Ｖｓｙｎｃ）より先のフロントポーチ（ｆｒｏｎｔ ｐｏｒｃｈ）区間で感知動作を行うことが好ましい。ポーチ区間では感知データ信号が画像走査駆動部４００及び画像データ駆動部５００などからの駆動信号の影響を少なく受けるので、感知データ信号の信頼度が向上する。しかし、このような読み取り動作は、毎フレームごとに必ず行う必要はなく、必要に応じて複数のフレームごとに１度ずつ行うようにしてもよい。また、ポーチ区間内で２度以上読み取り動作を行ってもよく、ポーチ区間以外のフレーム内でも読み取り動作を少なくとも１度行うことができる。

本発明の実施形態では、感知部として共通電極表示板の共通電極と薄膜トランジスタ表示板の感知データ線を二つの端子とし、二つの端子のうちの少なくとも一つが突出しており、使用者の接触によって二つの端子が物理的、電気的に接続されることによって感知データ信号を出力する圧力感知部を例に挙げたが、これに限定されるのではなく、また他の形態の感知素子を適用することもできる。即ち、可変キャパシタ及び基準キャパシタを利用した感知部や光の強さによって出力信号が変わる光センサーなどを用いることもできる。また、本発明は、２種以上の感知部を含む表示装置にも適用可能である。

また、本発明の実施形態では、表示装置として液晶表示装置を例に挙げて説明したが、これに限定されるのではなく、プラズマ表示装置、有機発光表示装置などのようなフラットパネル表示装置にも同様に適用可能である。

以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。

本発明の一実施形態による液晶表示装置のブロック図であり、画素を含む液晶表示装置のブロック図である。 本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。 本発明の一実施形態による液晶表示装置のブロック図であり、感知部を含む液晶表示装置のブロック図である。 本発明の一実施形態による液晶表示装置の一つの感知部に対する等価回路図である。 本発明の一実施形態による感知信号処理部及び接触判断部のブロック図である。 図５の第１及び第２処理回路の等価回路図である。 図６の第１及び第２処理回路の動作を説明するための信号波形図である。

符号の説明

３００ 液晶表示板組立体、
４００ 画像走査部、
５００ 画像データ駆動部、
７００ 感知信号処理部、
５５０ 階調電圧生成部、
８００ 接触判断部、
６００ 信号制御部、
３ 液晶層、
１００、２００ 表示板、
１９１ 画素電極、
２７０ 共通電極、
１２４ 制御端子、
１１０ 下部基板、
２１０ 上部基板、
１６０ 層間絶縁膜、
１８０ 保護膜、
１９２ コンタクト部材、
１８５ コンタクトホール、
２８０ 突起、
７１０、７２０ 第１及び第２処理回路、
７５０ レジスター、
７６０ 制御部、
８１０、８２０ 第１及び第２判断部、
８３０ レジスター、
８４０ インターフェース部、
７１１、７２１ 変換器、
７１２、７２２ フリップフロップ。

Claims (19)

1. 液晶層を介在して互いに対向する第１基板及び第２基板を含む液晶表示板組立体と、
   前記第２基板上に行方向に延びる複数の第１感知データ線と、
   前記第２基板上に列方向に延びる複数の第２感知データ線と、
   前記第１感知データ線及び第２感知データ線が定義する領域に位置し、接触によって前記第１感知データ線と前記第２感知データ線を互いに接続し、前記接触に対する第１感知データ信号及び第２感知データ信号を前記第１感知データ線及び第２感知データ線に出力する複数の感知部と、
   前記第１感知データ線からの前記第１感知データ信号と、前記第２感知データ線からの前記第２感知データ信号とを互いに異なる時間に読み取って各々信号処理する感知信号処理部と、
   を含み、
   前記感知部は、
   制御端子、前記第１感知データ線のうちの１つと接続されている第１非制御端子、及び前記第２感知データ線のうちの１つと接続されている第２非制御端子を有する第１トランジスタと、
   前記第１トランジスタをターンオフするための初期化信号の印加を受ける制御端子、前記第１トランジスタの第１非制御端子と接続されている第１非制御端子、及び前記第１トランジスタの制御端子と接続されている第２非制御端子を有する第２トランジスタとを含む表示装置。
2. 前記液晶表示板組立体は、前記第１基板上に共通電圧が印加される共通電極をさらに含む請求項１に記載の表示装置。
3. 前記感知部は、制御端子、前記第１感知データ線に接続される第１端子、および前記第２感知データ線に接続される第２端子を有するトランジスタを含む請求項２に記載の表示装置。
4. 前記液晶表示板組立体は、前記トランジスタの制御端子と対向し、前記第１基板と前記共通電極の間に位置する突起をさらに含む請求項３に記載の表示装置。
5. 前記感知信号処理部は、前記第１感知データ線に各々接続されており、前記第１感知データ線の前記第１感知データ信号に基づいて第１処理信号を生成する複数の第１処理回路と、
   前記第２感知データ線に各々接続されており、前記第２感知データ線の前記第２感知データ信号に基づいて第２処理信号を生成する複数の第２処理回路と、
   前記第１処理信号及び第２処理信号を記憶する格納部と、を含む請求項４に記載の表示装置。
6. 前記第１処理回路は、第１電圧源と前記第１感知データ線の間に接続される第１抵抗器と、
   前記第１電圧源と電圧が異なる第２電圧源と前記第１感知データ線との間に接続される第１スイッチング素子と、
   前記第１感知データ線の前記感知データ信号と基準電圧を比較して前記第１処理信号を生成する第１変換器と、
   前記第１処理信号を格納する第１フリップフロップと、
   前記第１変換器と前記第１フリップフロップの間に接続される第２スイッチング素子と、を含み、
   前記第２処理回路は、前記第１電圧源と前記第２感知データ線の間に接続される第２抵抗器と、
   前記第２電圧源と前記第２感知データ線の間に接続される第３スイッチング素子と、
   前記第２感知データ線の前記感知データ信号と前記基準電圧を比較して前記第２処理信号を生成する第２変換器と、
   前記第２処理信号を格納する第２フリップフロップと、
   前記第２変換器と前記第２フリップフロップの間に接続される第４スイッチング素子とを含む請求項５に記載の表示装置。
7. 前記第１スイッチング素子及び第４スイッチング素子は同時にターンオンし、前記第２スイッチング素子及び第３スイッチング素子は同時にターンオンする請求項６に記載の表示装置。
8. 複数の前記第１フリップフロップは、第１クロック信号に同期して前記第１処理信号を同時に前記格納部に出力し、
   前記複数の第２フリップフロップは、第１クロック信号と互いに異なる第２クロック信号に同期して前記第２処理信号を前記格納部に出力する請求項７に記載の表示装置。
9. 前記感知部は、前記トランジスタの第１端子と制御端子の間に接続されており、初期化信号に従って前記トランジスタをターンオフさせるスイッチング素子をさらに含む請求項８に記載の表示装置。
10. 前記感知信号処理部は、前記第１処理回路及び第２処理回路を制御する制御信号及び前記初期化信号を出力する制御部をさらに含む請求項９に記載の表示装置。
11. 前記表示装置は、前記第１処理信号及び第２処理信号を受信し、接触の有無及び接触位置を判断する接触判断部をさらに含む請求項１０に記載の表示装置。
12. 前記接触判断部は、
    複数の前記第１処理信号を受信して接触の列座標を決定する第１判断部と、
    複数の前記第２処理信号を受信して接触の行座標を決定する第２判断部と、
    接触の有無及び前記接触の列座標及び行座標をそれぞれのフラッグに格納するレジスターと、
    前記フラッグの値を出力するインターフェースと、を含む請求項１１に記載の表示装置。
13. 第１感知データ線、前記第１感知データ線と垂直に配列される第２感知データ線、並びに前記第１感知データ線及び第２感知データ線に接続されており、制御端子、前記第１感知データ線のうちの１つと接続されている第１非制御端子、及び前記第２感知データ線のうちの１つと接続されている第２非制御端子を有する第１トランジスタと、前記第１トランジスタをターンオフするための初期化信号の印加を受ける制御端子、前記第１トランジスタの第１非制御端子と接続されている第１非制御端子、及び前記第１トランジスタの制御端子と接続されている第２非制御端子を有する第２トランジスタとを有して接触を感知する感知部を含む表示装置の駆動方法において、
    接触によって感知部が前記第1感知データ線と前記第２感知データ線を互いに接続する段階と、
    前記第２トランジスタの制御端子への前記初期化信号に基づいて、前記第１トランジスタをターンオフして前記第１感知データ線と第２感知データ線との接続を断絶し、
    前記第２感知データ線に第１電圧を印加し、
    前記表示装置への接触があった場合に、前記第１トランジスタを介して前記第１感知データ線と第２感知データ線とが接続することによって発生する前記第１感知データ線の電圧変化を第１感知データ信号として読み取り、前記第１感知データ信号に基づいて第１処理信号を生成する段階と、
    前記第１感知データ線に前記第１電圧を印加し、
    前記接触があった場合に、前記第１トランジスタを介して前記第１感知データ線と第２感知データ線とが接続することによって発生する前記第２感知データ線の電圧変化を第２感知データ信号として読み取り、前記第２感知データ信号に基づいて第２処理信号を生成する段階と、
    前記第１処理信号及び第２処理信号に基づいて接触情報を判断する段階と、を含む表示装置の駆動方法。
14. 前記第１処理信号及び第２処理信号を生成する段階は、前記第１感知データ線及び第２感知データ線の電圧を基準電圧と比較して前記第１処理信号及び第２処理信号を生成する請求項１３に記載の表示装置の駆動方法。
15. 表示装置の駆動方法は、それぞれの前記第１感知データ線に対する前記第１処理信号を生成した後、複数の前記第１処理信号を同時にレジスターに記憶する段階と、
    それぞれの前記第２感知データ線に対する前記第２処理信号を生成した後、複数の前記第２処理信号を同時に前記レジスターに記憶する段階と、をさらに含む請求項１３または１４に記載の表示装置の駆動方法。
16. 前記接触情報を判断する段階は、前記レジスターに記録される第１処理信号及び第２処理信号を出力する段階と、
    前記第１処理信号に基づいて接触のＸ軸座標を判断する段階と、
    前記第２処理信号に基づいて接触のＹ軸座標を判断する段階と、
    接触の有無及び接触座標を保存する段階と、を含む請求項１５に記載の表示装置の駆動方法。
17. 前記第１トランジスタの制御端子は、接触によって共通電極と電気的に接続される請求項１３〜１６のいずれか一項に記載の表示装置の駆動方法。
18. 前記表示装置は、液晶層と、前記感知部を含む下部基板と、前記共通電極を有する上部基板と、を含む液晶表示板組立体を有する請求項１７に記載の表示装置の駆動方法。
19. 前記液晶表示板組立体は、前記第１トランジスタの制御端子と対向し、前記上部基板と前記共通電極の間に形成される突起を含む請求項１８に記載の表示装置の駆動方法。