JPH09150545A - Ledヘッドの駆動装置 - Google Patents
Ledヘッドの駆動装置Info
- Publication number
- JPH09150545A JPH09150545A JP31237895A JP31237895A JPH09150545A JP H09150545 A JPH09150545 A JP H09150545A JP 31237895 A JP31237895 A JP 31237895A JP 31237895 A JP31237895 A JP 31237895A JP H09150545 A JPH09150545 A JP H09150545A
- Authority
- JP
- Japan
- Prior art keywords
- led
- resistor
- chip
- data
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【課題】 1ライン上に配列されるLEDチップの数が
増加しても、LEDヘッドおよびその駆動周辺回路を大
幅に小型化することである。 【解決手段】 入力される1ライン分の発光データがシ
フト部401−1〜401−8からの出力をラッチ部4
02−1〜402−8に保持されると、該保持された1
ライン分の発光データ中からセレクタ403−1〜40
3−5が対応する所定個数分の前記LEDチップを同時
に分割駆動させる分割駆動データを選択し、該選択され
た前記分割発光データに基づいてゲートG1〜G5が前
記所定個数分のLEDチップを同時に駆動させる構成を
特徴とする。
増加しても、LEDヘッドおよびその駆動周辺回路を大
幅に小型化することである。 【解決手段】 入力される1ライン分の発光データがシ
フト部401−1〜401−8からの出力をラッチ部4
02−1〜402−8に保持されると、該保持された1
ライン分の発光データ中からセレクタ403−1〜40
3−5が対応する所定個数分の前記LEDチップを同時
に分割駆動させる分割駆動データを選択し、該選択され
た前記分割発光データに基づいてゲートG1〜G5が前
記所定個数分のLEDチップを同時に駆動させる構成を
特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、所定ドット数のLED
を備えるLEDチップを所定数個ライン状に配置される
LEDヘッドを駆動するLEDヘッドの駆動装置に関す
るものである。
を備えるLEDチップを所定数個ライン状に配置される
LEDヘッドを駆動するLEDヘッドの駆動装置に関す
るものである。
【0002】
【従来の技術】従来のLEDヘッドは、複数のLEDが
アレー状に並べられたLEDチップとそれを駆動する駆
動ICチップが1対1に対応するように構成されてい
る。
アレー状に並べられたLEDチップとそれを駆動する駆
動ICチップが1対1に対応するように構成されてい
る。
【0003】さらに、LEDアレーチップにシフト機能
を持たせた自己走査型LEDアレー(以後、SLEDと
呼ぶ)は、特開平1−238962号公報,特開平2−
208067号公報,特開平2−212170号公報,
特開平3−20457号公報,特開平3−194978
号公報,特開平4−296579号公報,特開平4−5
872号公報,特開平4−23367号公報,特開平4
−296579号公報,特開平5−84971号公報等
が提案されており、記録用発光素子として注目されてい
る。
を持たせた自己走査型LEDアレー(以後、SLEDと
呼ぶ)は、特開平1−238962号公報,特開平2−
208067号公報,特開平2−212170号公報,
特開平3−20457号公報,特開平3−194978
号公報,特開平4−296579号公報,特開平4−5
872号公報,特開平4−23367号公報,特開平4
−296579号公報,特開平5−84971号公報等
が提案されており、記録用発光素子として注目されてい
る。
【0004】図6は、従来のSLEDチップの構成を説
明する回路図であり、説明上、発光素子が5個の場合を
示してある。
明する回路図であり、説明上、発光素子が5個の場合を
示してある。
【0005】図において、R1〜R5は抵抗器で、一端
がVGA側に接続され、抵抗器R1〜R5のVGAと反
対側がスタートパルスラインに接続されている。LED
1〜LED5は発光素子で、シリアルに接続され、スタ
ートパルスφSが印加される。SR1〜SR5は転送用
サイリスタで、転送用クロックφ1または転送用クロッ
クφ2がアノード,カソード間に印加される。TSR1
〜TSR5は発光用サイリスタで、このサイリスタの発
光が印字用に使用される。該サイリスタのカソード側に
画像データφIが印加され、ゲート側はそれぞれ転送用
のサイリスタSR1〜SR5のゲートと接続され、その
ゲートはそれぞれ抵抗器R1〜R5を介してVGAに接
続されている。そして、そのゲート間は、ダイオード1
〜ダイオード5でそれぞれ接続されている。
がVGA側に接続され、抵抗器R1〜R5のVGAと反
対側がスタートパルスラインに接続されている。LED
1〜LED5は発光素子で、シリアルに接続され、スタ
ートパルスφSが印加される。SR1〜SR5は転送用
サイリスタで、転送用クロックφ1または転送用クロッ
クφ2がアノード,カソード間に印加される。TSR1
〜TSR5は発光用サイリスタで、このサイリスタの発
光が印字用に使用される。該サイリスタのカソード側に
画像データφIが印加され、ゲート側はそれぞれ転送用
のサイリスタSR1〜SR5のゲートと接続され、その
ゲートはそれぞれ抵抗器R1〜R5を介してVGAに接
続されている。そして、そのゲート間は、ダイオード1
〜ダイオード5でそれぞれ接続されている。
【0006】図7は、図6に示したSLEDチップの駆
動回路構成を説明するブロック図であり、図6と同一の
ものには同一の符号を付してある。
動回路構成を説明するブロック図であり、図6と同一の
ものには同一の符号を付してある。
【0007】図において、SCHはSLEDチップで、
抵抗器RS,R1,RI,R2を介して対応するスター
トパルス(転送用クロック)φS,転送用クロックφ
1,画像データφI,転送用クロックφ2が印加され
る。
抵抗器RS,R1,RI,R2を介して対応するスター
トパルス(転送用クロック)φS,転送用クロックφ
1,画像データφI,転送用クロックφ2が印加され
る。
【0008】図8は、図7に示したSLEDチップSC
Hの動作を説明するためのタイミングチャートであり、
図7と同一のものには同一の符号を付してある。以下、
SLEDチップSCHの動作手順を説明する。
Hの動作を説明するためのタイミングチャートであり、
図7と同一のものには同一の符号を付してある。以下、
SLEDチップSCHの動作手順を説明する。
【0009】先ず、発光用サイリスタTSR1から発光
させるため、クロックφSがVLSから「H」の状態に
遷移させる。そして、クロックφ1を「H」から「L」
の状態にすると、図6に示した点aの電位は「H」で、
転送用のサイリスタSR1のゲート電位は「H」とな
り、この状態で、クロックφ1を「L」とすると、転送
用サイリスタSR1のON条件が整い、サイリスタSR
1がONする。次に、クロックφSを「H」から「L」
にしても、サイリスタSR1のゲートは、サイリスタS
R1のアノードと略同電位となる。この状態で、クロッ
クφIを「H」から「L」とすると、発光用サイリスタ
TSR1のゲートが「H」、カソードが「L」となり、
発光用サイリスタTSR1がONする。他のサイリスタ
SR2〜SR5及びサイリスタTSR2〜TSR5は、
サイリスタSR2〜SR5のゲート電位((サイリスタ
TSR2〜TSR5)のゲート電位)がサイリスタTS
R1及びサイリスタSR1のゲートの「H」レベルより
低いためONすることができない。この時は、サイリス
タTSR1のみが発光する。そして、次に、サイリスタ
TSR2を発光させるために、先ず、クロックφIを
「L」から「H」にし、サイリスタTSR1をOFFす
る(サイリスタの保持電流が下回るためOFF状態に遷
移する)。
させるため、クロックφSがVLSから「H」の状態に
遷移させる。そして、クロックφ1を「H」から「L」
の状態にすると、図6に示した点aの電位は「H」で、
転送用のサイリスタSR1のゲート電位は「H」とな
り、この状態で、クロックφ1を「L」とすると、転送
用サイリスタSR1のON条件が整い、サイリスタSR
1がONする。次に、クロックφSを「H」から「L」
にしても、サイリスタSR1のゲートは、サイリスタS
R1のアノードと略同電位となる。この状態で、クロッ
クφIを「H」から「L」とすると、発光用サイリスタ
TSR1のゲートが「H」、カソードが「L」となり、
発光用サイリスタTSR1がONする。他のサイリスタ
SR2〜SR5及びサイリスタTSR2〜TSR5は、
サイリスタSR2〜SR5のゲート電位((サイリスタ
TSR2〜TSR5)のゲート電位)がサイリスタTS
R1及びサイリスタSR1のゲートの「H」レベルより
低いためONすることができない。この時は、サイリス
タTSR1のみが発光する。そして、次に、サイリスタ
TSR2を発光させるために、先ず、クロックφIを
「L」から「H」にし、サイリスタTSR1をOFFす
る(サイリスタの保持電流が下回るためOFF状態に遷
移する)。
【0010】そして、φ2を「H」から「L」にする
と、サイリスタSR2はダイオード1を介してサイリス
タSR1のゲートの電位が、サイリスタSR2のゲート
に対して約1.2〜1.3Vの電位ドロップするもの
の、クロックφ2のLレベルに対して、「H」レベルの
電位が与えられているため、サイリスタSR2はONす
ることができる。このため、サイリスタSR2がONす
ると、サイリスタSR2のアノードからサイリスタSR
2のゲート間もONするため、サイリスタSR2のゲー
ト電位はSR1のゲート電位と同じになる。
と、サイリスタSR2はダイオード1を介してサイリス
タSR1のゲートの電位が、サイリスタSR2のゲート
に対して約1.2〜1.3Vの電位ドロップするもの
の、クロックφ2のLレベルに対して、「H」レベルの
電位が与えられているため、サイリスタSR2はONす
ることができる。このため、サイリスタSR2がONす
ると、サイリスタSR2のアノードからサイリスタSR
2のゲート間もONするため、サイリスタSR2のゲー
ト電位はSR1のゲート電位と同じになる。
【0011】次に、クロックφ1を「L」から「H」に
すると、サイリスタSR1がオフして、ゲート電位は、
Lレベルとなる。これによって、サイリスタTSRの選
択がサイリスタTSR1からTSR2へ移動したことと
なる。この状態で、クロックφIを「H」から「L」と
することにより、サイリスタTSR2がオンする。この
手順を繰り返すことにより、サイリスタTSR2→サイ
リスタTSR3→サイリスタTSR4→サイリスタTS
R5が発光して行く構成となっている。
すると、サイリスタSR1がオフして、ゲート電位は、
Lレベルとなる。これによって、サイリスタTSRの選
択がサイリスタTSR1からTSR2へ移動したことと
なる。この状態で、クロックφIを「H」から「L」と
することにより、サイリスタTSR2がオンする。この
手順を繰り返すことにより、サイリスタTSR2→サイ
リスタTSR3→サイリスタTSR4→サイリスタTS
R5が発光して行く構成となっている。
【0012】
【発明が解決しようとする課題】しかし、このSLED
チップSCHを駆動するためには、転送用のクロックφ
S,φ1,φ2が必要で、さらに発光用の画像データφ
I、内部のゲートにバイアスを印加するVGAのための
計5本の信号ラインが必要となる。
チップSCHを駆動するためには、転送用のクロックφ
S,φ1,φ2が必要で、さらに発光用の画像データφ
I、内部のゲートにバイアスを印加するVGAのための
計5本の信号ラインが必要となる。
【0013】また、上記SLEDチップSCHは順次に
発光するため、前記LEDの一括発光型に比べると高輝
度が要求される。さらに、プリンタヘッドとして考える
と、A3短手の印字を600DPIの解像度で印字しよ
うとすると、約7000もの発光部が必要で、これを順
次点灯すると光量が不足することとなり約7000を複
数チップに分割して同時に駆動することにより光量の不
足を補うが、これにより、分解した分だけ転送用クロッ
ク、発光用の信号が必要となり、小型化できないという
問題点があった。
発光するため、前記LEDの一括発光型に比べると高輝
度が要求される。さらに、プリンタヘッドとして考える
と、A3短手の印字を600DPIの解像度で印字しよ
うとすると、約7000もの発光部が必要で、これを順
次点灯すると光量が不足することとなり約7000を複
数チップに分割して同時に駆動することにより光量の不
足を補うが、これにより、分解した分だけ転送用クロッ
ク、発光用の信号が必要となり、小型化できないという
問題点があった。
【0014】図9は、従来のLEDヘッドの駆動回路を
説明する図であり、(a)はLEDヘッドを示し、
(b)は、(a)に示したLEDヘッドの1チップの詳
細に対応する。
説明する図であり、(a)はLEDヘッドを示し、
(b)は、(a)に示したLEDヘッドの1チップの詳
細に対応する。
【0015】この図に示すように、例えばA3短手の印
字を600DPIの解像度で印字しようとすると、55
個のチップを要し、1チップに1個の駆動ICとする
と、駆動ICにデータを転送するカスケードに駆動IC
間に接続する印字データをそれぞれの駆動IC間で接続
する必要があり、高速化に問題がでてくるため、複数の
ビット幅でデータを転送することとなると、駆動IC間
の配線の数(ICのワイヤボンディング数)が増えてく
る。
字を600DPIの解像度で印字しようとすると、55
個のチップを要し、1チップに1個の駆動ICとする
と、駆動ICにデータを転送するカスケードに駆動IC
間に接続する印字データをそれぞれの駆動IC間で接続
する必要があり、高速化に問題がでてくるため、複数の
ビット幅でデータを転送することとなると、駆動IC間
の配線の数(ICのワイヤボンディング数)が増えてく
る。
【0016】さらに、SLED1チップの長さは約5m
mとなるが、1チップ分の駆動ICを作成すると約1m
m角で作成できるため、駆動IC間を直接ワイヤボンデ
ィングで配線することもできなくなるという問題点もあ
った。
mとなるが、1チップ分の駆動ICを作成すると約1m
m角で作成できるため、駆動IC間を直接ワイヤボンデ
ィングで配線することもできなくなるという問題点もあ
った。
【0017】本発明は、上記の問題点を解消するために
なされたもので、本発明に係る第1の発明〜第7の発明
の目的は、画素数に応じて1ライン上に配列される複数
のLEDチップを所定数個の駆動ICで制御することに
より、1ライン上に配列されるLEDチップの数が増加
しても、LEDヘッドおよびその駆動周辺回路を大幅に
小型化できるLEDヘッドの駆動装置を提供することで
ある。
なされたもので、本発明に係る第1の発明〜第7の発明
の目的は、画素数に応じて1ライン上に配列される複数
のLEDチップを所定数個の駆動ICで制御することに
より、1ライン上に配列されるLEDチップの数が増加
しても、LEDヘッドおよびその駆動周辺回路を大幅に
小型化できるLEDヘッドの駆動装置を提供することで
ある。
【0018】
【課題を解決するための手段】本発明に係る第1の発明
は、所定ドット数のLEDを備えるLEDチップが所定
数個ライン状に配置される成るLEDヘッドを駆動する
LEDヘッドの駆動装置において、入力される1ライン
分の発光データを保持する保持手段と、前記保持手段に
保持された1ライン分の発光データ中から対応する所定
個数分の前記LEDチップを同時に分割駆動させる分割
駆動データを選択する選択手段と、前記選択手段により
選択された前記分割発光データに基づいて前記所定個数
分の前記LEDチップを駆動制御する制御手段とを有す
るものである。
は、所定ドット数のLEDを備えるLEDチップが所定
数個ライン状に配置される成るLEDヘッドを駆動する
LEDヘッドの駆動装置において、入力される1ライン
分の発光データを保持する保持手段と、前記保持手段に
保持された1ライン分の発光データ中から対応する所定
個数分の前記LEDチップを同時に分割駆動させる分割
駆動データを選択する選択手段と、前記選択手段により
選択された前記分割発光データに基づいて前記所定個数
分の前記LEDチップを駆動制御する制御手段とを有す
るものである。
【0019】本発明に係る第2の発明は、前記保持手
段,前記選択手段,前記制御手段を1チップのデバイス
で構成したものである。
段,前記選択手段,前記制御手段を1チップのデバイス
で構成したものである。
【0020】本発明に係る第3の発明は、前記LEDチ
ップは、LEDチップ内に複数の発光素子を持ち、これ
らの発光素子中のいずれを発光させる前記選択手段を内
蔵するものである。
ップは、LEDチップ内に複数の発光素子を持ち、これ
らの発光素子中のいずれを発光させる前記選択手段を内
蔵するものである。
【0021】本発明に係る第4の発明は、前記デバイス
は、各LEDチップの発光量を調整する抵抗器を前記デ
バイス外に設けたものである。
は、各LEDチップの発光量を調整する抵抗器を前記デ
バイス外に設けたものである。
【0022】本発明に係る第5の発明は、前記選択手段
に接続される前記制御手段は、直列に接続される抵抗器
を備え、該抵抗器を前記デバイス内に設けたものであ
る。
に接続される前記制御手段は、直列に接続される抵抗器
を備え、該抵抗器を前記デバイス内に設けたものであ
る。
【0023】本発明に係る第6の発明は、前記抵抗器の
値は、外部入力される電圧値に基づいて可変設定可能と
するものである。
値は、外部入力される電圧値に基づいて可変設定可能と
するものである。
【0024】本発明に係る第7の発明は、前記選択手段
に接続される前記制御手段は、直列に接続される抵抗器
を備え、該抵抗器を前記デバイスに外付け可能に設けた
ものである。
に接続される前記制御手段は、直列に接続される抵抗器
を備え、該抵抗器を前記デバイスに外付け可能に設けた
ものである。
【0025】
【作用】第1の発明においては、入力される1ライン分
の発光データが保持手段に保持されると、該保持された
1ライン分の発光データ中から選択手段が対応する所定
個数分の前記LEDチップを同時に分割駆動させる分割
駆動データを選択し、該選択された前記分割発光データ
に基づいて制御手段が前記所定個数分のLEDチップを
同時に駆動させ、1ライン上に配列されたLEDチップ
の数が増加しても小型の駆動回路で効率よく駆動制御す
ることを可能とする。
の発光データが保持手段に保持されると、該保持された
1ライン分の発光データ中から選択手段が対応する所定
個数分の前記LEDチップを同時に分割駆動させる分割
駆動データを選択し、該選択された前記分割発光データ
に基づいて制御手段が前記所定個数分のLEDチップを
同時に駆動させ、1ライン上に配列されたLEDチップ
の数が増加しても小型の駆動回路で効率よく駆動制御す
ることを可能とする。
【0026】第2の発明においては、前記保持手段,前
記選択手段,前記制御手段を1チップのデバイスで構成
して、前記保持手段,前記選択手段,前記制御手段を内
蔵したLED駆動回路を小型化することを可能とする。
記選択手段,前記制御手段を1チップのデバイスで構成
して、前記保持手段,前記選択手段,前記制御手段を内
蔵したLED駆動回路を小型化することを可能とする。
【0027】第3の発明においては、前記LEDチップ
は、LEDチップ内に複数の発光素子を持ち、これらの
発光素子中のいずれを発光させる前記選択手段を内蔵さ
せ、LED駆動回路を小型化することを可能とする。
は、LEDチップ内に複数の発光素子を持ち、これらの
発光素子中のいずれを発光させる前記選択手段を内蔵さ
せ、LED駆動回路を小型化することを可能とする。
【0028】第4の発明において、前記デバイスは、各
LEDチップの発光量を調整する抵抗器を前記デバイス
外に設け、LEDチップの光量を精度よく調整可能とす
る。
LEDチップの発光量を調整する抵抗器を前記デバイス
外に設け、LEDチップの光量を精度よく調整可能とす
る。
【0029】第5の発明においては、前記選択手段に接
続される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイス内に設けて、LEDチップ
内の転送部を制御する抵抗器をデバイス内に入れること
により、ヘッドの小型化を図ることを可能とする。
続される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイス内に設けて、LEDチップ
内の転送部を制御する抵抗器をデバイス内に入れること
により、ヘッドの小型化を図ることを可能とする。
【0030】第6の発明においては、前記抵抗器の値
は、外部入力される電圧値に基づいて可変設定可能と
し、1チップ構成されたデバイスの動作ばらつきを精度
よく電気的に調整可能とする。
は、外部入力される電圧値に基づいて可変設定可能と
し、1チップ構成されたデバイスの動作ばらつきを精度
よく電気的に調整可能とする。
【0031】第7の発明においては、前記選択手段に接
続される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイスに外付け可能に設け、精度
の高い抵抗器を接続しつつ、デバイス自体の構成を簡略
化することを可能とする。
続される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイスに外付け可能に設け、精度
の高い抵抗器を接続しつつ、デバイス自体の構成を簡略
化することを可能とする。
【0032】
【実施例】図1は、本発明の一実施例を示すLEDヘッ
ドの駆動制御構成を説明するブロック図であり、SLE
D1チップを128発光素子とした場合のSLEDチッ
プと駆動ICが複数のSLEDチップを制御する場合に
対応する。
ドの駆動制御構成を説明するブロック図であり、SLE
D1チップを128発光素子とした場合のSLEDチッ
プと駆動ICが複数のSLEDチップを制御する場合に
対応する。
【0033】図において、101−1〜101−55は
SLEDチップで、例えばA3ヘッドで600DPIの
記録を行うため、128個の発光素子を1チップとする
と55個のチップが必要である。102−2〜102−
55は高精度型のチップ抵抗器で、SLEDチップ10
1−1〜101−55に対して外付けされ、LED発光
用のクロック信号φIによる発光量のばらつきを調整す
る。
SLEDチップで、例えばA3ヘッドで600DPIの
記録を行うため、128個の発光素子を1チップとする
と55個のチップが必要である。102−2〜102−
55は高精度型のチップ抵抗器で、SLEDチップ10
1−1〜101−55に対して外付けされ、LED発光
用のクロック信号φIによる発光量のばらつきを調整す
る。
【0034】103−1〜103−11は駆動ICで、
シフト用のクロックφS,φ1,φ2に対応する制限抵
抗器(CMOSのプロセスで製造されている)を内蔵し
ている。なお、クロックφSに対する抵抗器について
は、5チップ共通化できるため、外付けする構成であっ
ても、内蔵する構成であっても構わない。
シフト用のクロックφS,φ1,φ2に対応する制限抵
抗器(CMOSのプロセスで製造されている)を内蔵し
ている。なお、クロックφSに対する抵抗器について
は、5チップ共通化できるため、外付けする構成であっ
ても、内蔵する構成であっても構わない。
【0035】なお、本実施例では、各駆動IC103−
1〜103−11がSLEDチップ101−1〜101
−5,101−6〜101−10,……,101−51
〜101−55を1対n(n=5)個共有駆動してLE
Dの発光状態を制御している。
1〜103−11がSLEDチップ101−1〜101
−5,101−6〜101−10,……,101−51
〜101−55を1対n(n=5)個共有駆動してLE
Dの発光状態を制御している。
【0036】また、各駆動IC103−1〜103−1
1には、8ビットのデータとデータ制御用の4ビットバ
ス,SLED制御用の4ビットバスが接続されている。
なお、本実施例はあくまでも一例であり、nの数値には
特に限定はない。
1には、8ビットのデータとデータ制御用の4ビットバ
ス,SLED制御用の4ビットバスが接続されている。
なお、本実施例はあくまでも一例であり、nの数値には
特に限定はない。
【0037】図2は、図1に示したSLEDヘッドの駆
動回路の概略を説明する回路ブロック図であり、図3
は、図2に示した回路の動作を説明するタイミングチャ
ートである。
動回路の概略を説明する回路ブロック図であり、図3
は、図2に示した回路の動作を説明するタイミングチャ
ートである。
【0038】図2において、401−1〜401−88
0はデータシフト用のフリップフロップ(F/F)で構
成されるシフト部で、8ビットの印字データを図3に示
すシフトクロックに同期して1ライン分シフトさせる。
本実施例では、1ラインのデータは、A3ヘッド(60
0DPI)の場合、7040(880×8)ビットとな
る。従って、図3に示す印字データは、8ビット幅転送
する場合、1ラインのシフトは、シフトクロックに同期
して8ビットのデータがシフトされるとすれば、880
クロックで7040ビットのデータがシフト部401−
1〜401−880に転送される。
0はデータシフト用のフリップフロップ(F/F)で構
成されるシフト部で、8ビットの印字データを図3に示
すシフトクロックに同期して1ライン分シフトさせる。
本実施例では、1ラインのデータは、A3ヘッド(60
0DPI)の場合、7040(880×8)ビットとな
る。従って、図3に示す印字データは、8ビット幅転送
する場合、1ラインのシフトは、シフトクロックに同期
して8ビットのデータがシフトされるとすれば、880
クロックで7040ビットのデータがシフト部401−
1〜401−880に転送される。
【0039】402−1〜402−880はデータラッ
チ用のフリップフロップ(F/F)で構成されるラッチ
部で、シフト部401−1〜401−880に転送され
た印字データを図3に示すラッチクロックに同期して1
ライン分保持する。なお、ラッチ部402−1〜402
−880に印字データが1ライン分保持された後、シフ
ト部401−1〜401−880にシフトクロックが入
力されても、保持されたデータには影響がない。
チ用のフリップフロップ(F/F)で構成されるラッチ
部で、シフト部401−1〜401−880に転送され
た印字データを図3に示すラッチクロックに同期して1
ライン分保持する。なお、ラッチ部402−1〜402
−880に印字データが1ライン分保持された後、シフ
ト部401−1〜401−880にシフトクロックが入
力されても、保持されたデータには影響がない。
【0040】そして、ラッチ部402−1〜402−8
80に保持された印字データは、各ラッチ部402−1
〜402−880から128ビットずつ分割して、対応
するSLED101−1〜101−55に入力される。
80に保持された印字データは、各ラッチ部402−1
〜402−880から128ビットずつ分割して、対応
するSLED101−1〜101−55に入力される。
【0041】また、印字データは、図3に示すように、
8ビット幅でシフトして、全てを転送した段階でラッチ
ブロックに転送してそのデータから128毎切り出して
SLED101−1〜101−55に印字データを出力
する。
8ビット幅でシフトして、全てを転送した段階でラッチ
ブロックに転送してそのデータから128毎切り出して
SLED101−1〜101−55に印字データを出力
する。
【0042】図4は、図1に示したSLEDヘッドの駆
動ICの構成を説明する要部回路ブロック図であり、図
2と同一のものには同一の符号を付してある。
動ICの構成を説明する要部回路ブロック図であり、図
2と同一のものには同一の符号を付してある。
【0043】図において、404はカウンタで、読み出
しクロックRCK,読み出しスタート信号RSに同期し
て0〜127までを繰り返しカウントする毎に、セレク
タのセレクト信号をセレクタ403−1〜403−5に
出力する。403−1〜403−5はセレクタで、発光
信号としてのクロック信号φI1〜φI5を担当する5
個分のSLED1〜5(SLED101−1〜101−
55中のいずれかの5個に対応する)に出力するための
制御信号をゲートG1〜G5に所定のタイミングで出力
する。ICONTは電圧入力である。
しクロックRCK,読み出しスタート信号RSに同期し
て0〜127までを繰り返しカウントする毎に、セレク
タのセレクト信号をセレクタ403−1〜403−5に
出力する。403−1〜403−5はセレクタで、発光
信号としてのクロック信号φI1〜φI5を担当する5
個分のSLED1〜5(SLED101−1〜101−
55中のいずれかの5個に対応する)に出力するための
制御信号をゲートG1〜G5に所定のタイミングで出力
する。ICONTは電圧入力である。
【0044】RR1〜RR5は内部抵抗器で、デバイス
内に電圧可変可能な抵抗器として製造される。
内に電圧可変可能な抵抗器として製造される。
【0045】以下、本実施例と第1〜第7の発明の各手
段との対応及びその作用について図1〜図4等を参照し
て説明する。
段との対応及びその作用について図1〜図4等を参照し
て説明する。
【0046】第1の発明は、所定ドット数のLEDを備
えるLEDチップ(自己走査型のLED(SLED))
が所定数個ライン状に配置される成るLEDヘッドを駆
動するLEDヘッドの駆動装置において、入力される1
ライン分の発光データを保持する保持手段(シフト部4
01−1〜401−8,ラッチ部402−1〜402−
8)と、前記保持手段に保持された1ライン分の発光デ
ータ中から対応する所定個数分の前記LEDチップを同
時に分割駆動させる分割駆動データを選択する選択手段
(セレクタ403−1〜403−5)と、前記選択手段
により選択された前記分割発光データに基づいて前記所
定個数分の前記LEDチップを駆動制御する制御手段
(ゲートG1〜G5)とを有し、入力される1ライン分
の発光データがシフト部401−1〜401−8からの
出力をラッチ部402−1〜402−8に保持される
と、該保持された1ライン分の発光データ中からセレク
タ403−1〜403−5が対応する所定個数(本実施
例では1つの駆動ICが5個)分の前記LEDチップを
同時に分割駆動させる分割駆動データを選択し、該選択
された前記分割発光データとクロックφIに基づいてゲ
ートG1〜G5が前記所定個数分のLEDチップを同時
に駆動させ、1ライン上に配列されたLEDチップの数
が増加しても小型の駆動回路で効率よく駆動制御するこ
とを可能とする。なお、本実施例では、クロックφIが
「L」であって、データが「H」の場合に発光する構成
となっている。
えるLEDチップ(自己走査型のLED(SLED))
が所定数個ライン状に配置される成るLEDヘッドを駆
動するLEDヘッドの駆動装置において、入力される1
ライン分の発光データを保持する保持手段(シフト部4
01−1〜401−8,ラッチ部402−1〜402−
8)と、前記保持手段に保持された1ライン分の発光デ
ータ中から対応する所定個数分の前記LEDチップを同
時に分割駆動させる分割駆動データを選択する選択手段
(セレクタ403−1〜403−5)と、前記選択手段
により選択された前記分割発光データに基づいて前記所
定個数分の前記LEDチップを駆動制御する制御手段
(ゲートG1〜G5)とを有し、入力される1ライン分
の発光データがシフト部401−1〜401−8からの
出力をラッチ部402−1〜402−8に保持される
と、該保持された1ライン分の発光データ中からセレク
タ403−1〜403−5が対応する所定個数(本実施
例では1つの駆動ICが5個)分の前記LEDチップを
同時に分割駆動させる分割駆動データを選択し、該選択
された前記分割発光データとクロックφIに基づいてゲ
ートG1〜G5が前記所定個数分のLEDチップを同時
に駆動させ、1ライン上に配列されたLEDチップの数
が増加しても小型の駆動回路で効率よく駆動制御するこ
とを可能とする。なお、本実施例では、クロックφIが
「L」であって、データが「H」の場合に発光する構成
となっている。
【0047】第2の発明においては、前記保持手段,前
記選択手段,前記制御手段を1チップのデバイス(駆動
IC103−1〜103−55)で構成して、前記保持
手段,前記選択手段,前記制御手段を内蔵したLED駆
動回路を小型化することを可能とする。
記選択手段,前記制御手段を1チップのデバイス(駆動
IC103−1〜103−55)で構成して、前記保持
手段,前記選択手段,前記制御手段を内蔵したLED駆
動回路を小型化することを可能とする。
【0048】第3の発明においては、前記LEDチップ
は、LEDチップ内に複数の発光素子を持ち、これらの
発光素子中のいずれを発光させる前記選択手段(セレク
タ403−1等)を内蔵させ、LED駆動回路を小型化
することを可能とする。
は、LEDチップ内に複数の発光素子を持ち、これらの
発光素子中のいずれを発光させる前記選択手段(セレク
タ403−1等)を内蔵させ、LED駆動回路を小型化
することを可能とする。
【0049】第4の発明において、前記デバイスは、各
LEDチップの発光量を調整する抵抗器(チップ抵抗器
102−1〜102−55)を前記デバイス外に設け、
デバイスに影響されにくく、かつ、抵抗器の選別により
発光量を精度よく調整可能とする。
LEDチップの発光量を調整する抵抗器(チップ抵抗器
102−1〜102−55)を前記デバイス外に設け、
デバイスに影響されにくく、かつ、抵抗器の選別により
発光量を精度よく調整可能とする。
【0050】第5の発明においては、前記選択手段に接
続される前記制御手段は、直列に接続される抵抗器(内
部抵抗器RR1〜RR5)を備え、該内部抵抗器RR1
〜RR5を前記デバイス内に設けて、LEDチップ内の
転送部を制御する抵抗器をデバイス内に入れることによ
り、ヘッドの小型化を図ることを可能とする。
続される前記制御手段は、直列に接続される抵抗器(内
部抵抗器RR1〜RR5)を備え、該内部抵抗器RR1
〜RR5を前記デバイス内に設けて、LEDチップ内の
転送部を制御する抵抗器をデバイス内に入れることによ
り、ヘッドの小型化を図ることを可能とする。
【0051】第6の発明においては、前記抵抗器の値
は、外部入力される電圧値ICONTに基づいて可変設
定可能とし、1チップ構成されたデバイスの動作ばらつ
きを精度よく電気的に調整可能とする。
は、外部入力される電圧値ICONTに基づいて可変設
定可能とし、1チップ構成されたデバイスの動作ばらつ
きを精度よく電気的に調整可能とする。
【0052】第7の発明においては、前記選択手段に接
続される前記制御手段は、直列に接続される抵抗器(図
示しない)を備え、該抵抗器を前記デバイスに外付け可
能に設け、精度の高い抵抗器を接続しつつ、デバイス自
体の構成を簡略化することを可能とする。
続される前記制御手段は、直列に接続される抵抗器(図
示しない)を備え、該抵抗器を前記デバイスに外付け可
能に設け、精度の高い抵抗器を接続しつつ、デバイス自
体の構成を簡略化することを可能とする。
【0053】なお、第1〜第7の発明に適用するLED
の駆動装置にあっては、各発明を独自の構成として実施
しても良いし、任意の発明を組合わせる構成として実施
しても良い。従って、第1〜第6の発明の構成を全て備
えていても何ら差し支えない。
の駆動装置にあっては、各発明を独自の構成として実施
しても良いし、任意の発明を組合わせる構成として実施
しても良い。従って、第1〜第6の発明の構成を全て備
えていても何ら差し支えない。
【0054】図5は、図1に示したSLEDと印字画素
との対応を示す図である。
との対応を示す図である。
【0055】この図に示すように、各SLED101−
1〜101−55がそれぞれ128個の発光LEDを備
え、駆動IC103−1〜103−11により5個ずつ
駆動される。
1〜101−55がそれぞれ128個の発光LEDを備
え、駆動IC103−1〜103−11により5個ずつ
駆動される。
【0056】以下、図2,図3に従って全体の動作を説
明する。
明する。
【0057】ヘッドサイズがA3ヘッドであるとする
と、1ラインのデータは7040ビットでSLEDは5
5チップとなる。データは8ビット幅で転送する際に、
1ラインのシフトはシフトクロックに同期して8ビット
のデータがシフトされるとした場合、計880クロック
で7040ビットのデータがシフト部401−1〜40
1−880に転送される。そして1ラインシフトされた
段階でラッチクロックを入れると、7040ビットのデ
ータはラッチ部402−1〜402−880にラッチさ
れる。このため、次のタイミングでシフトクロックを入
れても次のラッチパネルまで1ライン分のデータはラッ
チ部に保持される。そして、そのラッチ部から128ビ
ットずつ分割してデータSLEDに与える。
と、1ラインのデータは7040ビットでSLEDは5
5チップとなる。データは8ビット幅で転送する際に、
1ラインのシフトはシフトクロックに同期して8ビット
のデータがシフトされるとした場合、計880クロック
で7040ビットのデータがシフト部401−1〜40
1−880に転送される。そして1ラインシフトされた
段階でラッチクロックを入れると、7040ビットのデ
ータはラッチ部402−1〜402−880にラッチさ
れる。このため、次のタイミングでシフトクロックを入
れても次のラッチパネルまで1ライン分のデータはラッ
チ部に保持される。そして、そのラッチ部から128ビ
ットずつ分割してデータSLEDに与える。
【0058】なお、本実施例では、制限抵抗器としての
上記抵抗器RR1〜RR5を内部抵抗器として駆動IC
103−1〜103−11に内蔵する場合について説明
したが、駆動IC103−1〜103−11に対して外
付けする構成であってもよい。
上記抵抗器RR1〜RR5を内部抵抗器として駆動IC
103−1〜103−11に内蔵する場合について説明
したが、駆動IC103−1〜103−11に対して外
付けする構成であってもよい。
【0059】
【発明の効果】以上説明したように、本発明に係る第1
の発明によれば、入力される1ライン分の発光データが
保持手段に保持されると、該保持された1ライン分の発
光データ中から選択手段が対応する所定個数分の前記L
EDチップを同時に分割駆動させる分割駆動データを選
択し、該選択された前記分割発光データに基づいて制御
手段が前記所定個数分のLEDチップを同時に駆動させ
るので、1ライン上に配列されたLEDチップの数が増
加しても小型の駆動回路で効率よく駆動制御することが
できる。
の発明によれば、入力される1ライン分の発光データが
保持手段に保持されると、該保持された1ライン分の発
光データ中から選択手段が対応する所定個数分の前記L
EDチップを同時に分割駆動させる分割駆動データを選
択し、該選択された前記分割発光データに基づいて制御
手段が前記所定個数分のLEDチップを同時に駆動させ
るので、1ライン上に配列されたLEDチップの数が増
加しても小型の駆動回路で効率よく駆動制御することが
できる。
【0060】第2の発明によれば、前記保持手段,前記
選択手段,前記制御手段を1チップのデバイスで構成す
るので、前記保持手段,前記選択手段,前記制御手段を
内蔵したLED駆動回路を小型化することができる。
選択手段,前記制御手段を1チップのデバイスで構成す
るので、前記保持手段,前記選択手段,前記制御手段を
内蔵したLED駆動回路を小型化することができる。
【0061】第3の発明によれば、前記LEDチップ
は、LEDチップ内に複数の発光素子を持ち、これらの
発光素子中のいずれを発光させる前記選択手段を内蔵さ
せるので、LED駆動回路を小型化することができる。
は、LEDチップ内に複数の発光素子を持ち、これらの
発光素子中のいずれを発光させる前記選択手段を内蔵さ
せるので、LED駆動回路を小型化することができる。
【0062】第4の発明によれば、前記デバイスは、各
LEDチップの発光量を調整する抵抗器を前記デバイス
外に設けるので、LEDチップの光量を精度よくに調整
することができる。
LEDチップの発光量を調整する抵抗器を前記デバイス
外に設けるので、LEDチップの光量を精度よくに調整
することができる。
【0063】第5の発明によれば、前記選択手段に接続
される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイス内に設けるので、LEDチ
ップ内の転送部を制御する抵抗器をデバイス内に入れる
ことができ、ヘッドの構成を小型化することできる。
される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイス内に設けるので、LEDチ
ップ内の転送部を制御する抵抗器をデバイス内に入れる
ことができ、ヘッドの構成を小型化することできる。
【0064】第6の発明によれば、前記抵抗器の値は、
外部入力される電圧値に基づいて可変設定可能とするの
で、1チップ構成されたデバイスの動作ばらつきを精度
よく電気的に調整することができる。
外部入力される電圧値に基づいて可変設定可能とするの
で、1チップ構成されたデバイスの動作ばらつきを精度
よく電気的に調整することができる。
【0065】第7の発明によれば、前記選択手段に接続
される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイスに外付け可能に設けたの
で、精度の高い抵抗器を接続しつつ、デバイス自体の構
成を簡略化することができる。
される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイスに外付け可能に設けたの
で、精度の高い抵抗器を接続しつつ、デバイス自体の構
成を簡略化することができる。
【0066】従って、1ライン上に配列されるLEDチ
ップの数が増加しても、LEDヘッドおよびその駆動周
辺回路を大幅に小型化できる等の効果を奏する。
ップの数が増加しても、LEDヘッドおよびその駆動周
辺回路を大幅に小型化できる等の効果を奏する。
【図1】本発明の一実施例を示すLEDヘッドの駆動制
御構成を説明するブロック図である。
御構成を説明するブロック図である。
【図2】図1に示したSLEDヘッドの駆動回路の概略
を説明する回路ブロック図である。
を説明する回路ブロック図である。
【図3】図2に示した回路の動作を説明するタイミング
チャートである。
チャートである。
【図4】図1に示したSLEDヘッドの駆動ICの構成
を説明する要部回路ブロック図である。
を説明する要部回路ブロック図である。
【図5】図1に示したSLEDと印字画素との対応を示
す図である。
す図である。
【図6】従来のSLEDチップの構成を説明する回路図
である。
である。
【図7】図6に示したSLEDチップの駆動回路構成を
説明するブロック図である。
説明するブロック図である。
【図8】図7に示したSLEDチップSCHの動作を説
明するためのタイミングチャートである。
明するためのタイミングチャートである。
【図9】従来のLEDヘッドの駆動回路を説明する図で
ある。
ある。
101−1 SLED 102−1 チップ抵抗器 103−1 駆動IC 401−1 シフト部 401−2 シフト部 401−3 シフト部 401−4 シフト部 401−5 シフト部 401−6 シフト部 401−7 シフト部 401−8 シフト部 402−1 ラッチ部 402−2 ラッチ部 402−3 ラッチ部 402−4 ラッチ部 402−5 ラッチ部 402−6 ラッチ部 402−7 ラッチ部 402−8 ラッチ部 403−1 セレクタ 403−2 セレクタ 403−3 セレクタ 403−4 セレクタ 403−5 セレクタ G1 ゲート G2 ゲート G3 ゲート G4 ゲート G5 ゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡部 高廣 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 熊谷 茂美 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 山形 茂雄 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 永田 直久 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 田名網 英之 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 谷岡 宏 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内
Claims (7)
- 【請求項1】 所定ドット数のLEDを備えるLEDチ
ップが所定数個ライン状に配置される成るLEDヘッド
を駆動するLEDヘッドの駆動装置において、入力され
る1ライン分の発光データを保持する保持手段と、前記
保持手段に保持された1ライン分の発光データ中から対
応する所定個数分の前記LEDチップを同時に分割駆動
させる分割駆動データを選択する選択手段と、前記選択
手段により選択された前記分割発光データに基づいて前
記所定個数分の前記LEDチップを駆動制御する制御手
段とを有することを特徴とするLEDヘッドの駆動装
置。 - 【請求項2】 前記保持手段,前記選択手段,前記制御
手段を1チップのデバイスで構成したことを特徴とする
請求項1記載のLEDヘッドの駆動装置。 - 【請求項3】 前記LEDチップは、LEDチップ内に
複数の発光素子を持ち、これらの発光素子中のいずれを
発光させる前記選択手段を内蔵することを特徴とする請
求項1記載のLEDヘッドの駆動装置。 - 【請求項4】 前記デバイスは、各LEDチップの発光
量を調整する抵抗器を前記デバイス外に設けたことを特
徴とする請求項2記載のLEDヘッドの駆動装置。 - 【請求項5】 前記選択手段に接続される前記制御手段
は、直列に接続される抵抗器を備え、該抵抗器を前記デ
バイス内に設けたことを特徴とする請求項2記載のLE
Dヘッドの駆動装置。 - 【請求項6】 前記抵抗器の値は、外部入力される電圧
値に基づいて可変設定可能とすることを特徴とする請求
項5記載のLEDヘッドの駆動装置。 - 【請求項7】 前記選択手段に接続される前記制御手段
は、直列に接続される抵抗器を備え、該抵抗器を前記デ
バイスに外付け可能に設けたことを特徴とする請求項2
記載のLEDヘッドの駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31237895A JPH09150545A (ja) | 1995-11-30 | 1995-11-30 | Ledヘッドの駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31237895A JPH09150545A (ja) | 1995-11-30 | 1995-11-30 | Ledヘッドの駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09150545A true JPH09150545A (ja) | 1997-06-10 |
Family
ID=18028542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31237895A Pending JPH09150545A (ja) | 1995-11-30 | 1995-11-30 | Ledヘッドの駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09150545A (ja) |
-
1995
- 1995-11-30 JP JP31237895A patent/JPH09150545A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5138310A (en) | Light-emitting element array driver circuit | |
JP4411723B2 (ja) | 自己走査型発光素子アレイ | |
JP2816147B2 (ja) | 発光ダイオードアレイ用駆動回路 | |
JP2004177918A (ja) | 駆動表示装置及び装置セット | |
US5309151A (en) | Current-supplying integrated circuit | |
JPH10181079A (ja) | 画像記録装置 | |
US7126622B2 (en) | Drive IC and optical print head | |
US4998119A (en) | Multiplexed light emitting diode printhead | |
US6608642B1 (en) | Driver IC and optical print head | |
US6853396B1 (en) | Driving ic and optical print head | |
JPH09150545A (ja) | Ledヘッドの駆動装置 | |
EP0367550B1 (en) | A drive circuit for a printer | |
JP2003069078A (ja) | 発光素子および光プリントヘッド | |
US6351278B1 (en) | Circuit for controlling current for driving printing dot array | |
JP3387803B2 (ja) | Ledアレー駆動装置 | |
JPH0720711B2 (ja) | 発光素子駆動装置 | |
JPS63312172A (ja) | 発光素子駆動装置 | |
JPH09127914A (ja) | 自己走査型発光装置 | |
JP4158308B2 (ja) | 自己走査型発光装置 | |
JPH0924641A (ja) | 発光素子アレイの駆動回路 | |
US7136086B2 (en) | Optical print head | |
EP1215050A1 (en) | Driving ic and optical print head | |
JPS6231893A (ja) | 発光素子及び光量制御素子の駆動回路 | |
JPH0811345A (ja) | Ledプリンタヘッド | |
JP2003054041A (ja) | 光プリントヘッド及びそれに用いるドライバic |