JPH09150545A - Ｌｅｄヘッドの駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】 １ライン上に配列されるＬＥＤチップの数が
増加しても、ＬＥＤヘッドおよびその駆動周辺回路を大
幅に小型化することである。 【解決手段】 入力される１ライン分の発光データがシ
フト部４０１−１〜４０１−８からの出力をラッチ部４
０２−１〜４０２−８に保持されると、該保持された１
ライン分の発光データ中からセレクタ４０３−１〜４０
３−５が対応する所定個数分の前記ＬＥＤチップを同時
に分割駆動させる分割駆動データを選択し、該選択され
た前記分割発光データに基づいてゲートＧ１〜Ｇ５が前
記所定個数分のＬＥＤチップを同時に駆動させる構成を
特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、所定ドット数のＬＥＤ
を備えるＬＥＤチップを所定数個ライン状に配置される
ＬＥＤヘッドを駆動するＬＥＤヘッドの駆動装置に関す
るものである。

【０００２】

【従来の技術】従来のＬＥＤヘッドは、複数のＬＥＤが
アレー状に並べられたＬＥＤチップとそれを駆動する駆
動ＩＣチップが１対１に対応するように構成されてい
る。

【０００３】さらに、ＬＥＤアレーチップにシフト機能
を持たせた自己走査型ＬＥＤアレー（以後、ＳＬＥＤと
呼ぶ）は、特開平１−２３８９６２号公報，特開平２−
２０８０６７号公報，特開平２−２１２１７０号公報，
特開平３−２０４５７号公報，特開平３−１９４９７８
号公報，特開平４−２９６５７９号公報，特開平４−５
８７２号公報，特開平４−２３３６７号公報，特開平４
−２９６５７９号公報，特開平５−８４９７１号公報等
が提案されており、記録用発光素子として注目されてい
る。

【０００４】図６は、従来のＳＬＥＤチップの構成を説
明する回路図であり、説明上、発光素子が５個の場合を
示してある。

【０００５】図において、Ｒ１〜Ｒ５は抵抗器で、一端
がＶＧＡ側に接続され、抵抗器Ｒ１〜Ｒ５のＶＧＡと反
対側がスタートパルスラインに接続されている。ＬＥＤ
１〜ＬＥＤ５は発光素子で、シリアルに接続され、スタ
ートパルスφＳが印加される。ＳＲ１〜ＳＲ５は転送用
サイリスタで、転送用クロックφ１または転送用クロッ
クφ２がアノード，カソード間に印加される。ＴＳＲ１
〜ＴＳＲ５は発光用サイリスタで、このサイリスタの発
光が印字用に使用される。該サイリスタのカソード側に
画像データφＩが印加され、ゲート側はそれぞれ転送用
のサイリスタＳＲ１〜ＳＲ５のゲートと接続され、その
ゲートはそれぞれ抵抗器Ｒ１〜Ｒ５を介してＶＧＡに接
続されている。そして、そのゲート間は、ダイオード１
〜ダイオード５でそれぞれ接続されている。

【０００６】図７は、図６に示したＳＬＥＤチップの駆
動回路構成を説明するブロック図であり、図６と同一の
ものには同一の符号を付してある。

【０００７】図において、ＳＣＨはＳＬＥＤチップで、
抵抗器ＲＳ，Ｒ１，ＲＩ，Ｒ２を介して対応するスター
トパルス（転送用クロック）φＳ，転送用クロックφ
１，画像データφＩ，転送用クロックφ２が印加され
る。

【０００８】図８は、図７に示したＳＬＥＤチップＳＣ
Ｈの動作を説明するためのタイミングチャートであり、
図７と同一のものには同一の符号を付してある。以下、
ＳＬＥＤチップＳＣＨの動作手順を説明する。

【０００９】先ず、発光用サイリスタＴＳＲ１から発光
させるため、クロックφＳがＶＬＳから「Ｈ」の状態に
遷移させる。そして、クロックφ１を「Ｈ」から「Ｌ」
の状態にすると、図６に示した点ａの電位は「Ｈ」で、
転送用のサイリスタＳＲ１のゲート電位は「Ｈ」とな
り、この状態で、クロックφ１を「Ｌ」とすると、転送
用サイリスタＳＲ１のＯＮ条件が整い、サイリスタＳＲ
１がＯＮする。次に、クロックφＳを「Ｈ」から「Ｌ」
にしても、サイリスタＳＲ１のゲートは、サイリスタＳ
Ｒ１のアノードと略同電位となる。この状態で、クロッ
クφＩを「Ｈ」から「Ｌ」とすると、発光用サイリスタ
ＴＳＲ１のゲートが「Ｈ」、カソードが「Ｌ」となり、
発光用サイリスタＴＳＲ１がＯＮする。他のサイリスタ
ＳＲ２〜ＳＲ５及びサイリスタＴＳＲ２〜ＴＳＲ５は、
サイリスタＳＲ２〜ＳＲ５のゲート電位（（サイリスタ
ＴＳＲ２〜ＴＳＲ５）のゲート電位）がサイリスタＴＳ
Ｒ１及びサイリスタＳＲ１のゲートの「Ｈ」レベルより
低いためＯＮすることができない。この時は、サイリス
タＴＳＲ１のみが発光する。そして、次に、サイリスタ
ＴＳＲ２を発光させるために、先ず、クロックφＩを
「Ｌ」から「Ｈ」にし、サイリスタＴＳＲ１をＯＦＦす
る（サイリスタの保持電流が下回るためＯＦＦ状態に遷
移する）。

【００１０】そして、φ２を「Ｈ」から「Ｌ」にする
と、サイリスタＳＲ２はダイオード１を介してサイリス
タＳＲ１のゲートの電位が、サイリスタＳＲ２のゲート
に対して約１．２〜１．３Ｖの電位ドロップするもの
の、クロックφ２のＬレベルに対して、「Ｈ」レベルの
電位が与えられているため、サイリスタＳＲ２はＯＮす
ることができる。このため、サイリスタＳＲ２がＯＮす
ると、サイリスタＳＲ２のアノードからサイリスタＳＲ
２のゲート間もＯＮするため、サイリスタＳＲ２のゲー
ト電位はＳＲ１のゲート電位と同じになる。

【００１１】次に、クロックφ１を「Ｌ」から「Ｈ」に
すると、サイリスタＳＲ１がオフして、ゲート電位は、
Ｌレベルとなる。これによって、サイリスタＴＳＲの選
択がサイリスタＴＳＲ１からＴＳＲ２へ移動したことと
なる。この状態で、クロックφＩを「Ｈ」から「Ｌ」と
することにより、サイリスタＴＳＲ２がオンする。この
手順を繰り返すことにより、サイリスタＴＳＲ２→サイ
リスタＴＳＲ３→サイリスタＴＳＲ４→サイリスタＴＳ
Ｒ５が発光して行く構成となっている。

【００１２】

【発明が解決しようとする課題】しかし、このＳＬＥＤ
チップＳＣＨを駆動するためには、転送用のクロックφ
Ｓ，φ１，φ２が必要で、さらに発光用の画像データφ
Ｉ、内部のゲートにバイアスを印加するＶＧＡのための
計５本の信号ラインが必要となる。

【００１３】また、上記ＳＬＥＤチップＳＣＨは順次に
発光するため、前記ＬＥＤの一括発光型に比べると高輝
度が要求される。さらに、プリンタヘッドとして考える
と、Ａ３短手の印字を６００ＤＰＩの解像度で印字しよ
うとすると、約７０００もの発光部が必要で、これを順
次点灯すると光量が不足することとなり約７０００を複
数チップに分割して同時に駆動することにより光量の不
足を補うが、これにより、分解した分だけ転送用クロッ
ク、発光用の信号が必要となり、小型化できないという
問題点があった。

【００１４】図９は、従来のＬＥＤヘッドの駆動回路を
説明する図であり、（ａ）はＬＥＤヘッドを示し、
（ｂ）は、（ａ）に示したＬＥＤヘッドの１チップの詳
細に対応する。

【００１５】この図に示すように、例えばＡ３短手の印
字を６００ＤＰＩの解像度で印字しようとすると、５５
個のチップを要し、１チップに１個の駆動ＩＣとする
と、駆動ＩＣにデータを転送するカスケードに駆動ＩＣ
間に接続する印字データをそれぞれの駆動ＩＣ間で接続
する必要があり、高速化に問題がでてくるため、複数の
ビット幅でデータを転送することとなると、駆動ＩＣ間
の配線の数（ＩＣのワイヤボンディング数）が増えてく
る。

【００１６】さらに、ＳＬＥＤ１チップの長さは約５ｍ
ｍとなるが、１チップ分の駆動ＩＣを作成すると約１ｍ
ｍ角で作成できるため、駆動ＩＣ間を直接ワイヤボンデ
ィングで配線することもできなくなるという問題点もあ
った。

【００１７】本発明は、上記の問題点を解消するために
なされたもので、本発明に係る第１の発明〜第７の発明
の目的は、画素数に応じて１ライン上に配列される複数
のＬＥＤチップを所定数個の駆動ＩＣで制御することに
より、１ライン上に配列されるＬＥＤチップの数が増加
しても、ＬＥＤヘッドおよびその駆動周辺回路を大幅に
小型化できるＬＥＤヘッドの駆動装置を提供することで
ある。

【００１８】

【課題を解決するための手段】本発明に係る第１の発明
は、所定ドット数のＬＥＤを備えるＬＥＤチップが所定
数個ライン状に配置される成るＬＥＤヘッドを駆動する
ＬＥＤヘッドの駆動装置において、入力される１ライン
分の発光データを保持する保持手段と、前記保持手段に
保持された１ライン分の発光データ中から対応する所定
個数分の前記ＬＥＤチップを同時に分割駆動させる分割
駆動データを選択する選択手段と、前記選択手段により
選択された前記分割発光データに基づいて前記所定個数
分の前記ＬＥＤチップを駆動制御する制御手段とを有す
るものである。

【００１９】本発明に係る第２の発明は、前記保持手
段，前記選択手段，前記制御手段を１チップのデバイス
で構成したものである。

【００２０】本発明に係る第３の発明は、前記ＬＥＤチ
ップは、ＬＥＤチップ内に複数の発光素子を持ち、これ
らの発光素子中のいずれを発光させる前記選択手段を内
蔵するものである。

【００２１】本発明に係る第４の発明は、前記デバイス
は、各ＬＥＤチップの発光量を調整する抵抗器を前記デ
バイス外に設けたものである。

【００２２】本発明に係る第５の発明は、前記選択手段
に接続される前記制御手段は、直列に接続される抵抗器
を備え、該抵抗器を前記デバイス内に設けたものであ
る。

【００２３】本発明に係る第６の発明は、前記抵抗器の
値は、外部入力される電圧値に基づいて可変設定可能と
するものである。

【００２４】本発明に係る第７の発明は、前記選択手段
に接続される前記制御手段は、直列に接続される抵抗器
を備え、該抵抗器を前記デバイスに外付け可能に設けた
ものである。

【００２５】

【作用】第１の発明においては、入力される１ライン分
の発光データが保持手段に保持されると、該保持された
１ライン分の発光データ中から選択手段が対応する所定
個数分の前記ＬＥＤチップを同時に分割駆動させる分割
駆動データを選択し、該選択された前記分割発光データ
に基づいて制御手段が前記所定個数分のＬＥＤチップを
同時に駆動させ、１ライン上に配列されたＬＥＤチップ
の数が増加しても小型の駆動回路で効率よく駆動制御す
ることを可能とする。

【００２６】第２の発明においては、前記保持手段，前
記選択手段，前記制御手段を１チップのデバイスで構成
して、前記保持手段，前記選択手段，前記制御手段を内
蔵したＬＥＤ駆動回路を小型化することを可能とする。

【００２７】第３の発明においては、前記ＬＥＤチップ
は、ＬＥＤチップ内に複数の発光素子を持ち、これらの
発光素子中のいずれを発光させる前記選択手段を内蔵さ
せ、ＬＥＤ駆動回路を小型化することを可能とする。

【００２８】第４の発明において、前記デバイスは、各
ＬＥＤチップの発光量を調整する抵抗器を前記デバイス
外に設け、ＬＥＤチップの光量を精度よく調整可能とす
る。

【００２９】第５の発明においては、前記選択手段に接
続される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイス内に設けて、ＬＥＤチップ
内の転送部を制御する抵抗器をデバイス内に入れること
により、ヘッドの小型化を図ることを可能とする。

【００３０】第６の発明においては、前記抵抗器の値
は、外部入力される電圧値に基づいて可変設定可能と
し、１チップ構成されたデバイスの動作ばらつきを精度
よく電気的に調整可能とする。

【００３１】第７の発明においては、前記選択手段に接
続される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイスに外付け可能に設け、精度
の高い抵抗器を接続しつつ、デバイス自体の構成を簡略
化することを可能とする。

【００３２】

【実施例】図１は、本発明の一実施例を示すＬＥＤヘッ
ドの駆動制御構成を説明するブロック図であり、ＳＬＥ
Ｄ１チップを１２８発光素子とした場合のＳＬＥＤチッ
プと駆動ＩＣが複数のＳＬＥＤチップを制御する場合に
対応する。

【００３３】図において、１０１−１〜１０１−５５は
ＳＬＥＤチップで、例えばＡ３ヘッドで６００ＤＰＩの
記録を行うため、１２８個の発光素子を１チップとする
と５５個のチップが必要である。１０２−２〜１０２−
５５は高精度型のチップ抵抗器で、ＳＬＥＤチップ１０
１−１〜１０１−５５に対して外付けされ、ＬＥＤ発光
用のクロック信号φＩによる発光量のばらつきを調整す
る。

【００３４】１０３−１〜１０３−１１は駆動ＩＣで、
シフト用のクロックφＳ，φ１，φ２に対応する制限抵
抗器（ＣＭＯＳのプロセスで製造されている）を内蔵し
ている。なお、クロックφＳに対する抵抗器について
は、５チップ共通化できるため、外付けする構成であっ
ても、内蔵する構成であっても構わない。

【００３５】なお、本実施例では、各駆動ＩＣ１０３−
１〜１０３−１１がＳＬＥＤチップ１０１−１〜１０１
−５，１０１−６〜１０１−１０，……，１０１−５１
〜１０１−５５を１対ｎ（ｎ＝５）個共有駆動してＬＥ
Ｄの発光状態を制御している。

【００３６】また、各駆動ＩＣ１０３−１〜１０３−１
１には、８ビットのデータとデータ制御用の４ビットバ
ス，ＳＬＥＤ制御用の４ビットバスが接続されている。
なお、本実施例はあくまでも一例であり、ｎの数値には
特に限定はない。

【００３７】図２は、図１に示したＳＬＥＤヘッドの駆
動回路の概略を説明する回路ブロック図であり、図３
は、図２に示した回路の動作を説明するタイミングチャ
ートである。

【００３８】図２において、４０１−１〜４０１−８８
０はデータシフト用のフリップフロップ（Ｆ／Ｆ）で構
成されるシフト部で、８ビットの印字データを図３に示
すシフトクロックに同期して１ライン分シフトさせる。
本実施例では、１ラインのデータは、Ａ３ヘッド（６０
０ＤＰＩ）の場合、７０４０（８８０×８）ビットとな
る。従って、図３に示す印字データは、８ビット幅転送
する場合、１ラインのシフトは、シフトクロックに同期
して８ビットのデータがシフトされるとすれば、８８０
クロックで７０４０ビットのデータがシフト部４０１−
１〜４０１−８８０に転送される。

【００３９】４０２−１〜４０２−８８０はデータラッ
チ用のフリップフロップ（Ｆ／Ｆ）で構成されるラッチ
部で、シフト部４０１−１〜４０１−８８０に転送され
た印字データを図３に示すラッチクロックに同期して１
ライン分保持する。なお、ラッチ部４０２−１〜４０２
−８８０に印字データが１ライン分保持された後、シフ
ト部４０１−１〜４０１−８８０にシフトクロックが入
力されても、保持されたデータには影響がない。

【００４０】そして、ラッチ部４０２−１〜４０２−８
８０に保持された印字データは、各ラッチ部４０２−１
〜４０２−８８０から１２８ビットずつ分割して、対応
するＳＬＥＤ１０１−１〜１０１−５５に入力される。

【００４１】また、印字データは、図３に示すように、
８ビット幅でシフトして、全てを転送した段階でラッチ
ブロックに転送してそのデータから１２８毎切り出して
ＳＬＥＤ１０１−１〜１０１−５５に印字データを出力
する。

【００４２】図４は、図１に示したＳＬＥＤヘッドの駆
動ＩＣの構成を説明する要部回路ブロック図であり、図
２と同一のものには同一の符号を付してある。

【００４３】図において、４０４はカウンタで、読み出
しクロックＲＣＫ，読み出しスタート信号ＲＳに同期し
て０〜１２７までを繰り返しカウントする毎に、セレク
タのセレクト信号をセレクタ４０３−１〜４０３−５に
出力する。４０３−１〜４０３−５はセレクタで、発光
信号としてのクロック信号φＩ１〜φＩ５を担当する５
個分のＳＬＥＤ１〜５（ＳＬＥＤ１０１−１〜１０１−
５５中のいずれかの５個に対応する）に出力するための
制御信号をゲートＧ１〜Ｇ５に所定のタイミングで出力
する。ＩＣＯＮＴは電圧入力である。

【００４４】ＲＲ１〜ＲＲ５は内部抵抗器で、デバイス
内に電圧可変可能な抵抗器として製造される。

【００４５】以下、本実施例と第１〜第７の発明の各手
段との対応及びその作用について図１〜図４等を参照し
て説明する。

【００４６】第１の発明は、所定ドット数のＬＥＤを備
えるＬＥＤチップ（自己走査型のＬＥＤ（ＳＬＥＤ））
が所定数個ライン状に配置される成るＬＥＤヘッドを駆
動するＬＥＤヘッドの駆動装置において、入力される１
ライン分の発光データを保持する保持手段（シフト部４
０１−１〜４０１−８，ラッチ部４０２−１〜４０２−
８）と、前記保持手段に保持された１ライン分の発光デ
ータ中から対応する所定個数分の前記ＬＥＤチップを同
時に分割駆動させる分割駆動データを選択する選択手段
（セレクタ４０３−１〜４０３−５）と、前記選択手段
により選択された前記分割発光データに基づいて前記所
定個数分の前記ＬＥＤチップを駆動制御する制御手段
（ゲートＧ１〜Ｇ５）とを有し、入力される１ライン分
の発光データがシフト部４０１−１〜４０１−８からの
出力をラッチ部４０２−１〜４０２−８に保持される
と、該保持された１ライン分の発光データ中からセレク
タ４０３−１〜４０３−５が対応する所定個数（本実施
例では１つの駆動ＩＣが５個）分の前記ＬＥＤチップを
同時に分割駆動させる分割駆動データを選択し、該選択
された前記分割発光データとクロックφＩに基づいてゲ
ートＧ１〜Ｇ５が前記所定個数分のＬＥＤチップを同時
に駆動させ、１ライン上に配列されたＬＥＤチップの数
が増加しても小型の駆動回路で効率よく駆動制御するこ
とを可能とする。なお、本実施例では、クロックφＩが
「Ｌ」であって、データが「Ｈ」の場合に発光する構成
となっている。

【００４７】第２の発明においては、前記保持手段，前
記選択手段，前記制御手段を１チップのデバイス（駆動
ＩＣ１０３−１〜１０３−５５）で構成して、前記保持
手段，前記選択手段，前記制御手段を内蔵したＬＥＤ駆
動回路を小型化することを可能とする。

【００４８】第３の発明においては、前記ＬＥＤチップ
は、ＬＥＤチップ内に複数の発光素子を持ち、これらの
発光素子中のいずれを発光させる前記選択手段（セレク
タ４０３−１等）を内蔵させ、ＬＥＤ駆動回路を小型化
することを可能とする。

【００４９】第４の発明において、前記デバイスは、各
ＬＥＤチップの発光量を調整する抵抗器（チップ抵抗器
１０２−１〜１０２−５５）を前記デバイス外に設け、
デバイスに影響されにくく、かつ、抵抗器の選別により
発光量を精度よく調整可能とする。

【００５０】第５の発明においては、前記選択手段に接
続される前記制御手段は、直列に接続される抵抗器（内
部抵抗器ＲＲ１〜ＲＲ５）を備え、該内部抵抗器ＲＲ１
〜ＲＲ５を前記デバイス内に設けて、ＬＥＤチップ内の
転送部を制御する抵抗器をデバイス内に入れることによ
り、ヘッドの小型化を図ることを可能とする。

【００５１】第６の発明においては、前記抵抗器の値
は、外部入力される電圧値ＩＣＯＮＴに基づいて可変設
定可能とし、１チップ構成されたデバイスの動作ばらつ
きを精度よく電気的に調整可能とする。

【００５２】第７の発明においては、前記選択手段に接
続される前記制御手段は、直列に接続される抵抗器（図
示しない）を備え、該抵抗器を前記デバイスに外付け可
能に設け、精度の高い抵抗器を接続しつつ、デバイス自
体の構成を簡略化することを可能とする。

【００５３】なお、第１〜第７の発明に適用するＬＥＤ
の駆動装置にあっては、各発明を独自の構成として実施
しても良いし、任意の発明を組合わせる構成として実施
しても良い。従って、第１〜第６の発明の構成を全て備
えていても何ら差し支えない。

【００５４】図５は、図１に示したＳＬＥＤと印字画素
との対応を示す図である。

【００５５】この図に示すように、各ＳＬＥＤ１０１−
１〜１０１−５５がそれぞれ１２８個の発光ＬＥＤを備
え、駆動ＩＣ１０３−１〜１０３−１１により５個ずつ
駆動される。

【００５６】以下、図２，図３に従って全体の動作を説
明する。

【００５７】ヘッドサイズがＡ３ヘッドであるとする
と、１ラインのデータは７０４０ビットでＳＬＥＤは５
５チップとなる。データは８ビット幅で転送する際に、
１ラインのシフトはシフトクロックに同期して８ビット
のデータがシフトされるとした場合、計８８０クロック
で７０４０ビットのデータがシフト部４０１−１〜４０
１−８８０に転送される。そして１ラインシフトされた
段階でラッチクロックを入れると、７０４０ビットのデ
ータはラッチ部４０２−１〜４０２−８８０にラッチさ
れる。このため、次のタイミングでシフトクロックを入
れても次のラッチパネルまで１ライン分のデータはラッ
チ部に保持される。そして、そのラッチ部から１２８ビ
ットずつ分割してデータＳＬＥＤに与える。

【００５８】なお、本実施例では、制限抵抗器としての
上記抵抗器ＲＲ１〜ＲＲ５を内部抵抗器として駆動ＩＣ
１０３−１〜１０３−１１に内蔵する場合について説明
したが、駆動ＩＣ１０３−１〜１０３−１１に対して外
付けする構成であってもよい。

【００５９】

【発明の効果】以上説明したように、本発明に係る第１
の発明によれば、入力される１ライン分の発光データが
保持手段に保持されると、該保持された１ライン分の発
光データ中から選択手段が対応する所定個数分の前記Ｌ
ＥＤチップを同時に分割駆動させる分割駆動データを選
択し、該選択された前記分割発光データに基づいて制御
手段が前記所定個数分のＬＥＤチップを同時に駆動させ
るので、１ライン上に配列されたＬＥＤチップの数が増
加しても小型の駆動回路で効率よく駆動制御することが
できる。

【００６０】第２の発明によれば、前記保持手段，前記
選択手段，前記制御手段を１チップのデバイスで構成す
るので、前記保持手段，前記選択手段，前記制御手段を
内蔵したＬＥＤ駆動回路を小型化することができる。

【００６１】第３の発明によれば、前記ＬＥＤチップ
は、ＬＥＤチップ内に複数の発光素子を持ち、これらの
発光素子中のいずれを発光させる前記選択手段を内蔵さ
せるので、ＬＥＤ駆動回路を小型化することができる。

【００６２】第４の発明によれば、前記デバイスは、各
ＬＥＤチップの発光量を調整する抵抗器を前記デバイス
外に設けるので、ＬＥＤチップの光量を精度よくに調整
することができる。

【００６３】第５の発明によれば、前記選択手段に接続
される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイス内に設けるので、ＬＥＤチ
ップ内の転送部を制御する抵抗器をデバイス内に入れる
ことができ、ヘッドの構成を小型化することできる。

【００６４】第６の発明によれば、前記抵抗器の値は、
外部入力される電圧値に基づいて可変設定可能とするの
で、１チップ構成されたデバイスの動作ばらつきを精度
よく電気的に調整することができる。

【００６５】第７の発明によれば、前記選択手段に接続
される前記制御手段は、直列に接続される抵抗器を備
え、該抵抗器を前記デバイスに外付け可能に設けたの
で、精度の高い抵抗器を接続しつつ、デバイス自体の構
成を簡略化することができる。

【００６６】従って、１ライン上に配列されるＬＥＤチ
ップの数が増加しても、ＬＥＤヘッドおよびその駆動周
辺回路を大幅に小型化できる等の効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例を示すＬＥＤヘッドの駆動制
御構成を説明するブロック図である。

【図２】図１に示したＳＬＥＤヘッドの駆動回路の概略
を説明する回路ブロック図である。

【図３】図２に示した回路の動作を説明するタイミング
チャートである。

【図４】図１に示したＳＬＥＤヘッドの駆動ＩＣの構成
を説明する要部回路ブロック図である。

【図５】図１に示したＳＬＥＤと印字画素との対応を示
す図である。

【図６】従来のＳＬＥＤチップの構成を説明する回路図
である。

【図７】図６に示したＳＬＥＤチップの駆動回路構成を
説明するブロック図である。

【図８】図７に示したＳＬＥＤチップＳＣＨの動作を説
明するためのタイミングチャートである。

【図９】従来のＬＥＤヘッドの駆動回路を説明する図で
ある。

【符号の説明】

１０１−１ ＳＬＥＤ １０２−１ チップ抵抗器 １０３−１ 駆動ＩＣ ４０１−１ シフト部 ４０１−２ シフト部 ４０１−３ シフト部 ４０１−４ シフト部 ４０１−５ シフト部 ４０１−６ シフト部 ４０１−７ シフト部 ４０１−８ シフト部 ４０２−１ ラッチ部 ４０２−２ ラッチ部 ４０２−３ ラッチ部 ４０２−４ ラッチ部 ４０２−５ ラッチ部 ４０２−６ ラッチ部 ４０２−７ ラッチ部 ４０２−８ ラッチ部 ４０３−１ セレクタ ４０３−２ セレクタ ４０３−３ セレクタ ４０３−４ セレクタ ４０３−５ セレクタ Ｇ１ ゲート Ｇ２ ゲート Ｇ３ ゲート Ｇ４ ゲート Ｇ５ ゲート

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡部 高廣 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 熊谷 茂美 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 山形 茂雄 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 永田 直久 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 田名網 英之 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 谷岡 宏 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 所定ドット数のＬＥＤを備えるＬＥＤチ
   ップが所定数個ライン状に配置される成るＬＥＤヘッド
   を駆動するＬＥＤヘッドの駆動装置において、入力され
   る１ライン分の発光データを保持する保持手段と、前記
   保持手段に保持された１ライン分の発光データ中から対
   応する所定個数分の前記ＬＥＤチップを同時に分割駆動
   させる分割駆動データを選択する選択手段と、前記選択
   手段により選択された前記分割発光データに基づいて前
   記所定個数分の前記ＬＥＤチップを駆動制御する制御手
   段とを有することを特徴とするＬＥＤヘッドの駆動装
   置。
2. 【請求項２】 前記保持手段，前記選択手段，前記制御
   手段を１チップのデバイスで構成したことを特徴とする
   請求項１記載のＬＥＤヘッドの駆動装置。
3. 【請求項３】 前記ＬＥＤチップは、ＬＥＤチップ内に
   複数の発光素子を持ち、これらの発光素子中のいずれを
   発光させる前記選択手段を内蔵することを特徴とする請
   求項１記載のＬＥＤヘッドの駆動装置。
4. 【請求項４】 前記デバイスは、各ＬＥＤチップの発光
   量を調整する抵抗器を前記デバイス外に設けたことを特
   徴とする請求項２記載のＬＥＤヘッドの駆動装置。
5. 【請求項５】 前記選択手段に接続される前記制御手段
   は、直列に接続される抵抗器を備え、該抵抗器を前記デ
   バイス内に設けたことを特徴とする請求項２記載のＬＥ
   Ｄヘッドの駆動装置。
6. 【請求項６】 前記抵抗器の値は、外部入力される電圧
   値に基づいて可変設定可能とすることを特徴とする請求
   項５記載のＬＥＤヘッドの駆動装置。
7. 【請求項７】 前記選択手段に接続される前記制御手段
   は、直列に接続される抵抗器を備え、該抵抗器を前記デ
   バイスに外付け可能に設けたことを特徴とする請求項２
   記載のＬＥＤヘッドの駆動装置。