JPH09149635A

JPH09149635A - スイッチング電源装置

Info

Publication number: JPH09149635A
Application number: JP7301641A
Authority: JP
Inventors: Ryozo Yoshino; 亮三吉野; Yasutarou Umizawa; 保太郎海沢; Kazuaki Mori; 和章毛利; Kouji Nishisu; 浩二西須; Hirokazu Maeda; 弘和前田; Seishi Kubota; 清史久保田; Mamoru Yaejima; 守八重嶋
Original assignee: Hitachi Ltd; Hitachi Information Technology Co Ltd
Current assignee: Hitachi Ltd; Hitachi Information Technology Co Ltd
Priority date: 1995-11-20
Filing date: 1995-11-20
Publication date: 1997-06-06
Anticipated expiration: 2015-11-20
Also published as: JP3418285B2

Abstract

(57)【要約】【課題】スイッチング損失と、還流動作損失とを大幅
に低減して、効率の向上を図ったスイッチング電源装置
を得る。【解決手段】ＭＯＳトランジスタによるフルブリッジ
形インバータによりトランスの１次側を駆動する。トラ
ンスの駆動動作後、還流動作を行わせるために、Ｍ₁及
びＭ₂のオン期間をＺＶＳ動作に必要な期間まで延ば
し、出力電圧制御を、Ｍ₃及びＭ₄のオン期間を制御する
ことにより行い、トランス２次側の同期整流ＭＯＳトラ
ンジスタは、整流動作後も、次の反転サイクルまでの間
オン動作を継続し、還流電流を１次側に流す。ことによ
り大幅な効率向上を行う。【効果】フルブリッジ形インバータ回路とセンタタッ
プ形の全波同期整流回路を用いたスイッチング電源装置
の損失を還流ダイオード等を使用することなく低減して
効率の向上を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
装置に係り、特に、低電圧で大容量の電源装置に適した
中点タップ式の２次巻線を使用する全波整流方式の同期
整流を行うスイッチング電源装置に関する。

【０００２】

【従来の技術】スイッチング電源装置に関する従来技術
として、例えば、長谷川彰著「スイッチング・レギュ
レータ設計ノウハウ」昭和６０年４月１０日ＣＱ出版
株式会社発行、第２８頁、図１−１３「絶縁形ＤＣ−Ｄ
Ｃコンバータの主な回路と特徴」（ｅ）等に示された技
術が知られている。

【０００３】この従来技術は、トランスの１次側にフル
ブリッジ回路構成のインバータを備え、トランスの２次
側に中点タップ式の全波整流回路を備えるものである。
そして、このような構成の電源装置は、インバータに使
用するトランジスタの耐圧と電流との関係から出力が最
も取り出しやすい構成であるため、大容量のスイッチン
グ電源として使用して好適なものである。

【０００４】前述の従来技術において、出力電圧の制御
は、インバータの駆動電圧のデューティによって制御さ
れる。そして、インバータがオン状態でトランスの１次
側に電流を流している期間、２次側の整流ダイオード
は、平滑用のインダクタンスＬを介して、出力に向かっ
て電流を流す。また、インバータがオフとなって、トラ
ンスの１次側に電流を流すことを止めた期間、整流ダイ
オードは、インダクタンスＬの還流電流を流し続ける。
しかし、１次側のインバータがオフとなっているので、
この還流電流は、１次側には流れることができずに反対
側の整流ダイオードへ分流し、次に反転駆動されるまで
この状態を維持する。

【０００５】一般に、スイッチング電源の損失の大半
は、整流ダイオードのドロップによる損失と、インバー
タのスイッチ損失とにより占められる。従来、ダイオー
ドのドロップを少なくするため、シヨットキダイオード
を使用して少しでも損失の低減を図る努力がなされてき
たが、近年、機器が必要とする電源電圧、すなわち、電
源装置の出力電圧がさらに低下しおり、シヨットキダイ
オードにより整流を行う電源は、その効率が低下して満
足できるものではなく、さらなる効率の向上が求められ
ている。

【０００６】また、効率を向上させることのできる電源
装置として、共振電源装置があり、この種の電源装置に
関する従来技術として、例えば、「Product-&-Applicat
ionsHandbook1993-94」 Unitrode Integrated Cincuits
Corpovation 発行 9-201頁等に記載された技術が知ら
れている。この共振形の電源装置は、スイッチング損失
が少なく、スイッチング周波数を上げることにより小形
化が可能であるが、前記文献の例では、その効率が７５
％である。

【０００７】スイッチング電源に関する従来技術とし
て、前述の他、「電子技術：スイッチング電源設計ハン
ドブック」株式会社日刊工業新聞社発行 1989 Ｖo
l.31Ｎo.3 １４〜１５頁に記載された各種回路が知られ
ている。

【０００８】図３は従来技術によるスイッチング電源装
置の一例の構成を示す回路図、図４はその動作を説明す
る動作波形図であり、以下、図３、図４を参照して従来
技術によるスイッチング電源装置の構成と動作とを説明
する。図３において、Ｔ₁はトランス、Ｍ₁〜Ｍ₄はＭＯ
Ｓトランジスタ、Ｄ₁〜Ｄ₄はＭＯＳトランジスタの寄生
素子であるボデイーダイオード、Ｄ₅、Ｄ₆は整流用ダイ
オード、Ｌ₁は平滑用インダクタンス、Ｃ₁はトランスの
偏磁防止用のコンデンサ、Ｃ₂は平滑用コンデンサ、Ｃ₃
はスナバコンデンサ、Ｒ₁はスナバ抵抗、Ｒ_Lは負荷であ
る。

【０００９】図３に示す回路において、ＭＯＳトランジ
スタＭ₁〜Ｍ₄は、高レベルでオンし、低レベルでオフす
るエンハンスメント形のＭＯＳトランジスタであり、フ
ルブリッジのインバータを構成している。これらのトラ
ンジスタＭ₁〜Ｍ₄は、ゲート駆動信号Ｖ₁〜Ｖ₄により制
御されてトランスＴ₁の１次側巻線に、トランスＴ₁の偏
磁防止のためのコンデンサＣ₁を介して、電源電圧＋
Ｖ_I、−Ｖ_I から所要のデューティを持つ電流ｉ_Tを流
す。この電流によりトランスＴ₁の２次側巻線に流れる
電流は、整流用ダイオードＤ₅、Ｄ₆により両波整流さ
れ、整流された直流電流が、出力平滑フィルタを構成す
るインダクタンスＬ₁、コンデンサＣ₂を介して負荷Ｒ_L
に供給される。そして、この電源装置の負荷Ｒ_Lに供給
される電圧は、電源電圧＋Ｖ_I、−Ｖ_Iと、トランスＴ₁
の１次巻線に流す電流ｉ_Tのデューティと、トランスＴ₁
の巻線比とによって決まる。

【００１０】図４に示す動作波形は、図３に示す各位
置、各信号の波形を示しており、Ｖ₁はＭ₁のゲート駆動
波形、同様に、Ｖ₂はＭ₂の、Ｖ₃はＭ₃の、Ｖ₄はＭ₄のゲ
ート駆動波形である。また、Ｖ₁〜Ｖ₄として示す波形に
添えて示すＨは高レベルを、Ｌは低レベルを示し、トラ
ンジスタＭ₁〜Ｍ₄は、高レベルでオンし、低レベルでオ
フする。さらに、図４において、ｔ₂、ｔ₃、ｔ₅、ｔ
₆は、動作の状態を表わす期間である。

【００１１】期間ｔ₂は、ＭＯＳトランジスタＭ₁、Ｍ₄
をオンとして、トランスＴ₁の１次側を、図３にｉ_Tとし
て示す電流方向に駆動する期間であり、期間ｔ₅は、Ｍ
ＯＳトランジスタＭ₂、Ｍ₃をオンとして、ｉ_T として示
す電流方向と逆方向に駆動する期間である。そして、こ
れらの期間に、トランスＴ₁の２次側に電流ｉ₄、ｉ₃が
流れ、ダイオードＤ₆、Ｄ₅により整流されて、平滑フィ
ルタを構成するインダクタンスＬ₁、コンデンサＣ₂を介
して負荷Ｒ_Lに電流ｉ_Tが供給される。また、期間ｔ₃、
ｔ₆は、トランスＴ₁ をトランジスタＭ₁〜Ｍ₄によるイ
ンバータ駆動回路から開放する期間である。

【００１２】ところで、前述した期間ｔ₂、ｔ₅の終りの
タイミングで、トランスＴ₁ の電流ｉ_Tが切れるため、
期間ｔ₃、ｔ₆の始めの期間にトランスＴ₁のリーケージ
インダクタンスにより、図４に波形ｖ₁−ｖ₂として示す
ように、トランスＴ₁ の１次巻線にフライバック電圧が
発生して、これが元で大きな振動電圧が発生する。この
振動電圧の発生を抑えるため、コンデンサＣ₃、抵抗Ｒ₁
により構成されるスナバ回路が設けられており、このス
ナバ回路にスナバ電流ｉ_SNが流れて振動エネルギーが吸
収される。このスナバ回路における消費電力は、振動を
どの程度抑えるかにより異なるが、２０Ｗ〜４０Ｗ必要
である。

【００１３】また、前述した従来技術において、ＭＯＳ
トランジスタＭ₁〜Ｍ₄によるインバータのスイッチング
損失Ｐ_SWは、ＭＯＳトランジスタＭ₁〜Ｍ₄のドレイン容
量の充放電により消費される電力で、次の式（１）で表
わすことができる。

【００１４】Ｐ_SW＝Ｎ×Ｃ_OSS×［｛＋Ｖ_I−（−Ｖ_I）｝／２］×ｆ ……（１）但し、Ｎ：ＭＯＳの数Ｃ_OSS：ＭＯＳの出力容量Ｖ_I：電源電圧ｆ：スイッチング周波数前述において、ＭＯＳの数＝４、出力容量＝２×１０~⁹
Ｆ、Ｖ_I＝１３５Ｖ、ｆ＝１００×１０³とすると、Ｐ_SW
≒１５Ｗとなる。

【００１５】

【発明が解決しようとする課題】前述した従来技術は、
インバータのスイッチング損失に関する配慮がなされて
おらず、また、整流用としてダイオードを使用している
ため、インバータのスイッチング損失及びダイオードに
よる整流損失を無くすことができず、電源装置としての
効率の向上が困難であるという問題点を有している。

【００１６】一般に、スイッチング電源装置の大幅な効
率向上のためには、整流ダイオードの電圧ドロップによ
る損失の低減を図る必要があり、この電圧ドロップによ
る損失は、ＭＯＳトランジスタを用いた同期整流回路を
採用することにより実現することができる。この整流動
作中に同期整流用のＭＯＳトランジスタをオンすること
はごく当然のことであり、この期間の損失が低減される
のは普通である。

【００１７】また、整流動作後の還流動作中において
も、その損失を低減する必要がある。一般に、スイッチ
ング電源装置は、その出力電圧を制御するため、トラン
スの１次側にインバータを設けてパルス幅制御を行って
いる。従って、整流動作の半サイクル期間の中に、イン
バータ側から電流が流れて来る期間と、電流が切断され
る期間とが存在する。電流が切断されている期間は、前
述の還流動作期間となり、通常、整流動作を停止して、
還流電流を別経路に流している。例えば、整流回路がＭ
ＯＳトランジスタで構成される場合、その経路は、ＭＯ
Ｓトランジスタのボデイーダイオードとなる。ボデイー
ダイオードは、シリコンダイオードであるから、そのド
ロップ電圧は、０．７Ｖ〜１．２Ｖ程度もあり、これに
より、この還流動作期間の損失が異常に大きくなってし
まう。これを避けるために、ボデイーダイオードを流れ
る期間を極端に短く、すなわち、パルス幅を異常に広く
して動作させるような制御を行い、あるいは、整流用の
ＭＯＳトランジスタの他に還流用のシヨットキダイオー
ドを用いるようにすることが考えられる。

【００１８】前述した方法を用いることにより、スイッ
チング電源装置の効率の向上を図ることができるが、こ
れらの方法では、大幅な効率の改善を行うことができな
い。また、前述のパルス幅を異常に広くして動作させる
方法は、出力電圧の可変幅が狭くなり、電源装置として
は使いにくいものとなり、還流用に、シヨットキダイオ
ードを付加するものは、装置の小形化が阻害され、コス
トアップになってしまうという問題点を生じる。

【００１９】本発明の目的は、前述した従来技術の問題
点を解決し、従来、損失の大半を占めていた整流ダイオ
ードのドロップによる損失と、インバータのスイッチン
グ損失と、還流電流を流す期間の損失とを低減して、効
率を大幅に向上することのできるスイッチング電源装置
を提供することにある。

【００２０】

【課題を解決するための手段】本発明によれば前記目的
は、トランスの１次側に設けられるインバータと、トラ
ンスの２次側に設けられるセンタタップ型全波整流回路
とを備えて構成されるスイッチング電源装置において、
前記全波整流回路をスイッチ素子で構成し、そのオン時
間を整流動作時以外の平滑用インダクタンスの還流電流
が流れる間持続させ、前記還流電流を前記トランスの１
次側に誘導させて、前記インバータを構成するスイッチ
素子に流すようにすることにより達成される。

【００２１】また、本発明の目的は、前述において、前
記トランスの１次側に設けられるインバータの還流電流
を切断して反転整流動作に入るタイミングを、トランス
が発生するフライバック電圧が反転駆動サイドのスイッ
チ素子の両端電圧が０Ｖに近くなっている期間に設定す
ることにより達成される。

【００２２】さらに、本発明の目的は、前述において、
インバータをＭＯＳトランジスタによるフルブリッジ回
路により構成し、整流回路をＭＯＳトランジスタを使用
した同期整流回路とすることにより達成される。

【００２３】本発明は、ＭＯＳトランジスタによる同期
整流により、整流回路における電圧ドロップによる損失
の低減を図り、ゼロボルトスイッチを行うことにより、
インバータのスイッチング損失の低減を図ることがで
き、かつ、出力フィルタのインダクタンスにより発生す
る還流電流を、１次側インバータに流すようにしている
ので、還流電流による損失をも低減することができる。

【００２４】以下、本発明による前述した各種損失の低
減によるスイッチング電源装置の効率の向上についてさ
らに説明する。

【００２５】スイッチング電源装置の整流動作時の損失
の低減は、出力フィルタのインダクタンスを流れる還流
電流の処理にあると言ってもよい。還流電流を整流用の
ＭＯＳトランジスタのボデイーダイオードに流すような
にすれば、損失が１桁近く増加してしまう。そこで、本
発明は、整流電流を流した後、還流電流が流れる期間
も、整流用のＭＯＳトランジスタをオフとせずに、オン
の状態を保持させておき、還流電流をオンとなっている
ＭＯＳトランジスタに流すようにして、この期間の損失
の増加を抑えている。また、本発明は、還流電流期間の
損失をさらに低減するために、還流電流をトランスの１
次側に流すようにしている。

【００２６】一般に、トランスの１次側に設けられるイ
ンバータは、出力電圧制御のためにパルス幅制御を行っ
ている。そして、インバータは、トランスをパルス駆動
した後、オフ状態となり、２次側の整流用のＭＯＳトラ
ンジスタに還流電流を流し続けても、１次側はオフして
しまっているため、トランスの一次側に還流電流を流す
ことができない。従って、このような動作をしている場
合、還流電流は、２次側のオフしている側のＭＯＳトラ
ンジスタのボデイーダイオードに流れることになり、こ
こでの損失を低減することはできない。

【００２７】そこで、本発明は、トランスの１次側に還
流電流を流すこととした。トランスの１次側に還流電流
を流すためには、インバータがパルス幅制御を行いつ
つ、還流電流も流すことが必要である。このため、本発
明によりトランスの１次側に設けられたインバータは、
ＭＯＳトランジスタによるフルブリッジ構成とされ、高
電圧側あるいは低電圧側の一方のＭＯＳトランジスタが
出力電圧を制御するパルス幅制御を行うように制御さ
れ、それに対向する側のＭＯＳトランジスタが還流電流
を流すためにオン状態を継続するように制御されてい
る。これにより、インバータは、トランスのドライブが
終った後、２次側の還流電流を、１次側のオン状態を継
続しているＭＯＳトランジスタと、オフしているＭＯＳ
トランジスタのボデイーダイオードを介して流すことが
できる。

【００２８】本発明は、前述のようにして、２次側の還
流電流を１次側へ全て導くことにより、還流電流が２次
側で整流用のＭＯＳトランジスタのボデイーダイオード
を流れて損失を増大させることをなくすことができる。

【００２９】さらに、スイッチング電源装置の損失は、
前述したトランスの１次側に設けられているインバータ
のスイッチング損失を低減することにより、すなわち、
トランスの１次側の還流電流を切るタイミングの選定に
より低減することができる。スイッチング電源装置は、
インバータ動作によるものであるので、還流電流を流し
続けることができず、周期的にトランスに流す電流を逆
転させてトランスの２次側に電力が伝えるものであるか
ら、反転動作に入る前に還流状態を解除する必要があ
る。

【００３０】トランスの１次側で還流電流を流している
ＭＯＳトランジスタをオフにすると、トランスに流れて
いた電流が遮断される結果、トランスのリーケージイン
ダクタンスによるフライバック効果により、トランスの
１次側の電圧は、対向するＭＯＳトランジスタのボデイ
ーダイオードを導通させるに十分な電圧まで達する。こ
の状態で、対向する側のＭＯＳトランジスタをオンにす
ると、このＭＯＳトランジスタは、ソース−ドレイン間
電圧０Ｖでオン状態に移行することができる。これによ
り、本発明は、トランスの１次側に設けられるインバー
タをスイッチング損失なしに動作させることができる。

【００３１】本発明は、前述のようにして、スイッチン
グ電源装置の高効率化を達成することができる。

【００３２】

【発明の実施の形態】以下、本発明によるスイッチング
電源装置の実施形態を図面により詳細に説明する。

【００３３】図１は本発明の一実施形態によるスイッチ
ング電源装置の回路構成を示す図、図２はその動作を説
明するためのタイミングチャートである。図１におい
て、Ｍ₅、Ｍ₆はＭＯＳトランジスタ、Ｄ₅、Ｄ₆はＭＯＳ
トランジスタの寄生素子であるボデイーダイオードであ
り、他の符号は図３の場合と同一である。

【００３４】図１に示す回路において、ＭＯＳトランジ
スタＭ₁〜Ｍ₄は、高レベルでオンし、低レベルでオフす
るエンハンスメント形のＭＯＳトランジスタであり、フ
ルブリッジのインバータを構成している。これらのトラ
ンジスタＭ₁〜Ｍ₄は、ゲート駆動信号Ｖ₁〜Ｖ₄により制
御されてトランスＴ₁の１次側に、トランスＴ₁の偏磁防
止のためのコンデンサＣ₁を介して、電源電圧＋Ｖ_I、−
Ｖ_Iから所要のデューティーを持つ電流を流す。また、
ＭＯＳトランジスタＴ₅、Ｔ₆は、整流用のトランジスタ
であり、ゲート駆動信号Ｖ₅〜Ｖ₆によりインバータと同
期制御され、整流された直流電流は、出力平滑フィルタ
を構成するインダクタンスＬ₁、Ｃ₂を介して負荷Ｒ_Lに
供給される。

【００３５】図２に示すタイミングチャートは、図１に
示す各位置、各信号の波形を示している。このタイミン
グチャートに従って動作する本発明の一実施形態におけ
る従来技術との相違は、本発明の一実施形態の装置が、
期間ｔ₁、ｔ₄、ｔ₇を有することであり、また、インバ
ータを構成するＭＯＳトランジスタＭ₁〜Ｍ₄の従来技術
で対となってオン、オフされていたトランジスタＭ₁、
Ｍ₄及びＭ₂、Ｍ₃について、Ｍ₄オフ後の期間ｔ₃でＭ₁を
オンし続け、Ｍ₃オフ後の期間ｔ₆でＭ₁をオンし続ける
点である。

【００３６】図２において、従来技術の場合と同様に、
Ｖ₁〜Ｖ₄はＭ₁〜Ｍ₄のゲート駆動波形であり、Ｖ₁〜Ｖ₄
の波形に添えて示すＨは高レベルを、Ｌは低レベルを示
し、トランジスタＭ₁〜Ｍ₄は、高レベルでオンし、低レ
ベルでオフする。さらに、図２において、ｔ₁〜ｔ₇は、
動作の状態を表わす期間であり、ｔ₂の期間は、トラン
スＴ₁の１次側を図１にｉ_Tとして示す電流方向に駆動す
る期間であり、ｔ₅の期間は、ｉ_Tとして示す電流方向と
逆方向に駆動する期間である。ｔ₁、ｔ₄、ｔ₇の各期間
は、トランスＴ₁をトランジスタＭ₁〜Ｍ₄によるインバ
ータ駆動回路から開放する期間である。ｔ₃、ｔ₆の期間
は、負荷電流ｉ_Lの還流電流をトランスＴ₁の１次側に流
す期間である。

【００３７】次に、図１、図２を参照して、本発明の第
１の実施形態による電源装置の動作を各期間ｔ₁〜ｔ₇に
分けて説明する。

【００３８】期間ｔ₁の開始点で、トランスの１次側電
流ｉ_Tは、それまで流れていたマイナスの電流から０に
向かって減り始める。これと同時に、トランスＴ₁の１
次側の巻線の両端に、リーケージインダクタンスによる
フライバック電圧が発生する。この電圧は、図２にｖ₁
−ｖ₂として示す波形のように、＋Ｖ_I−（−Ｖ_I）の値
を持つ電圧となる。このフライバック電圧は、電流ｉ_T
が０アンペアになるまで、＋Ｖ_I−（−Ｖ_I）の値にとど
まる。

【００３９】この期間ｔ₁で、ＭＯＳトランジスタＭ₁、
Ｍ₄をオンとなるように制御して、電流ｉ_Tの向きを今ま
でと逆のプラス方向に転ずるように動作させると、ＭＯ
ＳトランジスタＭ₁、Ｍ₄は、ドレイン−ソース間電圧Ｖ
_DS＝０Ｖの状態で駆動状態、すなわち、オフからオンの
状態に入ることができる。このような動作は、ＺＶＳ(Z
ero・Volto・Swiching）と呼ばれ、低損失でＭＯＳトラン
ジスタのスイッチングを行うことができる。

【００４０】前述したように、期間ｔ₁は、Ｖ₂を高レベ
ルから低レベルにしてそれ迄オンとされていたＭＯＳト
ランジスタＭ₂をオフとしてから、Ｖ₁、Ｖ₄を低レベル
から高レベルにしてＭＯＳトランジスタＭ₁、Ｍ₄をオン
とするまでの期間であり、電流ｉ_Tが０アンペアになる
までの期間に制限されることが判る。図２に示す例で
は、理想的なＺＶＳの動作タイミングでＭＯＳトランジ
スタＭ₂からＭ₁、あるいは、Ｍ₁からＭ₂への動作の切り
替えを行っており、ドレイン−ソース間電圧が０Ｖであ
ると同時に、電流ｉ_Tも０ＡとなるタイミングでＭＯＳ
トランジスタＭ₁をオンとしている。

【００４１】期間ｔ₂は、ＭＯＳトランジスタＭ₁、Ｍ₄
がオン状態にされて、電流ｉ_Tがプラスの方向に流れる
期間であり、エネルギをトランスの１次側から２次側に
向かって送り出す期間である。前述した期間ｔ₁で、電
流ｉ_Tが０Ａに向かって変化している期間内にＭＯＳト
ランジスタＭ₁、Ｍ₄をオンとしても、電流ｉ_Tは所望の
方向には流れない。そして、電流ｉ_Tが所望の方向に流
れ始めるのは、電流ｉ_Tが０Ａをクロスしてから後であ
る。従って、期間ｔ₂の開始は、電流ｉ_Tが０Ａからプラ
スに増加し始めるときであり、この電流ｉ_Tの立上り速
度は、トランスＴ₁の１次側の巻線間の電圧ｖ₁−ｖ₂の
値とトランスＴ₁のリーケージインダクタンスの値とに
より決まり、式（２）により表すことができる。

【００４２】ｄ_it／ｄ_t＝（ｖ₁−ｖ₂）／Ｌ_l ……（２）但し、式（２）において、Ｌ_lはトランスＴ₁の１次側か
ら見たリーケージインダクタンスである。

【００４３】前述したようなトランスＴ₁の１次側の電
流ｉ_Tの変化に応じて、２次側の電流も変化し、図２に
示すように、電流ｉ₃、ｉ₄のように変化する。すなわ
ち、期間ｔ₁の始めで、電流ｉ₃が減り始め、電流ｉ₄が
増加を始める。期間ｔ₁の終りの時刻で、ｉ₃＝ｉ₄とな
り、その値は、負荷電流ｉ_Lの１／２となる。そして、
この時点からさらに期間ｔ₁相当する期間の経過後の期
間ｔ₂の始めに、ｉ₃＝０、ｉ₄＝ｉ_Lに到る変化をする。
この２次電流が変化をしている期間は、２次側に接続さ
れたＭＯＳトランジスタＭ₅、Ｍ₆の両方が、寄生ダイオ
ードであるボデイーダイオードＤ₅、Ｄ₆を介して電流を
流している。このため、トランスＴ₁の２次側は、短絡
状態となり、トランスＴ₁の２次側の巻線の両端には、
電圧が発生しない。従って、この期間ｔ₂の始めの期間
は、トランスＴ₁の１次側が駆動されて、電流ｉ_Tが流さ
れても、２次側に出力電圧が生じさせることができない
期間である。これは（２）式による。

【００４４】図２に示すトランスＴ₁の２次側の電圧
ｖ₄、ｖ₃の変化は、前述した説明に従って、ほぼ期間ｔ
₁に相当する期間だけ、期間ｔ₂の開始時刻から遅れて立
ち上がる変化となる。電圧ｖ₄が立上れば、ＭＯＳトラ
ンジスタＭ₆を介して電圧ｖ₅も立上り、これにより、イ
ンダクタンスＬ₁に向かって電流ｉ_Lが流れ始める。期間
ｔ₂の残りの期間は、インダクタンスＬ₁に向かって電流
ｉ_Lを流し続ける期間であり、負荷Ｒ_Lに向かって電力を
送り出している。

【００４５】次の期間ｔ₃が本発明の最も特徴的な点で
あり、以下、この期間について説明する。

【００４６】期間ｔ₃ は、ＭＯＳトランジスタＭ₄ がオ
フとなって、インバータがトランスＴ₁の駆動を止める
期間である。そして、この期間、ＭＯＳトランジスタ、
Ｍ₁、Ｍ₆は、期間ｔ₂に引き続いてオン状態に保持され
る。インバータが駆動を停止すると、当然トランスＴ₁
の２次側への電力の伝達は行われなくなり、電流の供給
を停止しようとする。ところが、インダクタンスＬ₁に
流れるｉ_Lは、インダクタンスの性質上電流を流し続け
ようとする。これが、還流電流と呼ばれるものである。

【００４７】いま、仮にトランスＴ₁の１次側を駆動す
るＭＯＳトランジスタＭ₁〜Ｍ₄の全てがオフとなって、
高インピーダンスになったとすると、インダクタンスＬ
₁に流れる還流電流は、ＭＯＳトランジスタＭ₆を流れ電
流ｉ₄を流し続けようとする。しかし、１次側は高イン
ピーダンスとされているため、電流ｉ_Tが流れることは
なく、このため、２次側のもう一方の巻線に電流ｉ₃を
流すことになる。ＭＯＳトランジスタＭ₅は、整流動作
のうち、オフの期間であるからゲート制御電圧Ｖ₅が低
レベルでオフとされている。このため、電流ｉ₃は、Ｍ
ＯＳトランジスタＭ₅のボデイーダイオードＤ₅を流れ、
０．８Ｖ〜１．０Ｖのドロップ電圧のため大きなパワー
ロスを発生する。前述した１次側のＭＯＳトランジスタ
Ｍ₁〜Ｍ₄の全てをオフさせる動作は、従来技術による動
作そのものである。

【００４８】本発明の一実施形態では、ＭＯＳトランジ
スタＭ₄がオフ後も、ＭＯＳトランジスタＭ₁がオン状態
を続けるように制御している。ＭＯＳトランジスタＭ₄
がオフとなると、トランスＴ₁の１次側の電流ｉ_Tが切断
され、トランスＴ₁のインダクタンスによるフライバッ
クにより、ＭＯＳトランジスタＭ₄のドレイン電位がは
ね上り、ＭＯＳトランジスタＭ₂のボデイーダイオード
Ｄ₂に電流ｉ_Tが流れることになる。従って、トランスＴ
₁の１次側の巻線に加わる電圧は０Ｖとなり、これにつ
れて２次側の巻線間の電圧も０Ｖとなる。

【００４９】この状態で、インダクタンスＬ₁に流れる
還流電流ｉ_Lは、オン状態に保持されているＭＯＳトラ
ンジスタＭ₆を流れ、この結果、ｉ₄が流れ続け、インダ
クタンスＬ₁の還流電流ｉ_LがトランスＴ₁の１次側に電
流ｉ_Tとして流し続けることになる。図２の動作波形に
示すように、ＭＯＳトランジスタＭ₆に対するゲート駆
動信号Ｖ₆は期間ｔ₃の間も高レベルにあるため、ＭＯＳ
トランジスタＭ₆はオン状態にあり、還流電流が流れ続
けている間も低抵抗で導通し、その電力損失が小さく抑
えられている。

【００５０】一方、従来技術においては、期間ｔ₂の終
了と共に、トランスＴ₁の１次側が開放状態となり、ト
ランスＴ₁のリーケージインダクタンスと、ＭＯＳトラ
ンジスタＭ₁〜Ｍ₄のドレイン−ソース間及びドレイン−
ゲート間に存在する浮遊容量とにより共振を生起させ、
激しくトランスＴ₁の１次側の電圧を振動させていた。
このため、従来技術では、トランスＴ₁の１次巻線間の
振動を抑えるためにスナバ回路を挿入する必要があり、
このスナバ回路による電力損失も少なくない。

【００５１】本発明の一実施形態では、期間ｔ₃間、Ｍ
ＯＳトランジスタＭ₁がオンの状態を保っているため、
トランスＴ₁の１次側が開放とならず、電流ｉ_Tが流れ続
けることが可能であり、この結果、電圧の振動が発生す
ることもない。従って、本発明の一実施形態の電源装置
は、トランスＴ₁の１次のスナバ回路が不要となり、こ
こでも損失の低減を図ることができる。

【００５２】期間ｔ₄は、インダクタンスＬ₁による還流
電流ｉ_Lを１次側に誘導させた電流ｉ_TをＭＯＳトランジ
スタＭ₁をオフにすることにより切断する期間である。
ＭＯＳトランジスタＭ₁がオフとされると、その時点か
らトランスＴ₁のリーケージインダクタンスによるフラ
イバック電圧が発生して、電圧ｖ₁は、−Ｖ_Iに振られ、
電流ｉ_Tは、ＭＯＳトランジスタＭ₃のボデイーダイオー
ドＤ₃を介して流れ続けようとするが、プラス電流から
０Ａに向かって減り始める。ここからの動作は、前述で
説明した期間ｔ₁の場合と電流の向きが逆転しているだ
けで同一の動作となる。

【００５３】これ以降の期間ｔ₅、ｔ₆は、前述で説明し
た期間ｔ₂、ｔ₃の場合と電流の向きが逆転しているだけ
で同一の動作を行う。また、期間ｔ₇は、期間ｔ₁と全く
同一となる。

【００５４】前述した本発明の一実施形態の動作におい
て、期間ｔ₁、ｔ₄、ｔ₇は、ＭＯＳトランジスタＭ₁〜Ｍ
₄によるインバータにより電流の駆動方向をスイッチす
る期間であり、これによりスイッチング時にＺＶＳを実
現することができる。そして、本発明の一実施形態によ
る電源装置は、この期間を設定することによりインバー
タのスイッチング損失をほぼ０にすることができる。期
間ｔ₂、ｔ₅は、整流動作期間であり、整流用としてのＭ
ＯＳトランジスタＭ₅、Ｍ₆をオンとする期間である。こ
のように、整流用にＭＯＳトランジスタを使用すること
により、従来のダイオード整流の場合に発生するダイオ
ードの順方向電圧ドロップ（半導体のエネルギギャッ
プ）による損失を低減することができる。

【００５５】また、期間ｔ₃、ｔ₆は、インダクタンスＬ
₁の還流電流を流す期間で、整流用のＭＯＳトランジス
タのボデイーダイオードに流れる還流電流をトランスＴ
₁の１次側のＭＯＳトランジスタＭ₁またはＭ₂に流すよ
うにした期間である。このように整流用のＭＯＳトラン
ジスタのボデイーダイオードに流れる還流電流をトラン
スＴ₁の１次側のＭＯＳトランジスタＭ₁またはＭ₂に流
すようにすることにより、ボデイーダイオードの順方向
電圧ドロップにより発生する損失をなくし、また、トラ
ンスＴ₁の１次側での還流電流をトランスＴ₁巻線比分だ
け小さくすることができ、これによる損失をも小さくす
ることができる。さらに、従来技術において、１次側の
インバータに必要であったスナバ回路を不要とすること
ができ、ここでの損失もなくすことができる。

【００５６】本発明の一実施形態によれば、前述したよ
うな電力損失の低減を図ることができるが、例えば、１
ＫＷ程度の出力を持つ電源装置で従来技術による電源装
置と比較した場合の電力損失の低減を見ると概略以下の
ように、（１）期間ｔ₁、ｔ₄、ｔ₇のＺＶＳ動作による効果５５Ｗ（２）期間ｔ₂、ｔ₅の同期整流による効果５０Ｗ（３）期間ｔ₃、ｔ₆の１次側への還流電流による効果３５Ｗ合計１４０Ｗの電力損失の低減が可能となる。

【００５７】次に、前述した（１）〜（３）の本発明の
一実施形態の効果について、従来技術との構成上の差
異、及び、動作上の差異に基づいて説明する。

【００５８】（１）の効果について従来技術の場合、図３、図４により説明したように、期
間ｔ₂、ｔ₅の終りのタイミングで、インバータによる１
次側駆動電流ｉ_Tが切断されるため、期間ｔ₃、ｔ₆の始
めの期間にトランスＴ₁のリーケージインダクタンスに
よるフライバック電圧が発生し、これにより大きな振動
電圧が発生する。これを避けるため、コンデンサＣ₃、
抵抗Ｒ₁により構成されるスナバ回路が必要となり、こ
のスナバ回路に電流ｉ_SNが流れて、振動エネルギが吸収
される。従来技術の場合のこのスナバ回路の消費電力
は、２０Ｗ〜４０Ｗ必要である。

【００５９】また、従来技術において、ＭＯＳトランジ
スタＭ₁〜Ｍ₄により構成されるインバータは、ＺＶＳの
制御が行われていないためスイッチング損失Ｐ_SWを生じ
ている。このスイッチング損失Ｐ_SWは、ＭＯＳトランジ
スタＭ₁〜Ｍ₄のドレイン容量の充放電で消費される電力
であり、すでに説明したように、式（１）で表わされ、
ＭＯＳの数＝４、出力容量＝２×１０~⁹Ｆ、Ｖ_I＝１３
５Ｖ、ｆ＝１００×１０³とすると、Ｐ_SW≒１５Ｗとな
る。

【００６０】本発明の一実施形態の場合、スナバ回路を
必要とせず、また、期間ｔ₁、ｔ₄、ｔ₇のフライバック
電圧の立上り時間である１００ｎｓ〜２００ｎｓの間に
ＺＶＳ動作を行わせているので、スナバ回路の損失４０
Ｗとスイッチング損失１５Ｗとを０とすることができ、
５５Ｗの電力損失の低減を図ることができる。

【００６１】（２）の効果についてこの効果は、同期整流による効果であり、本発明に特有
の効果ではないが、期間ｔ₂、ｔ₅の整流動作期間につい
て、ダイオードとＭＯＳトランジスタとの電圧降下の差
分だけ損失を低減することができ、この損失差Ｐ
_LOSS(D)は、式（３）により表すことができる。

【００６２】Ｐ_LOSS(D)＝Ｖ_DF(D)×ｉ_L×（ｔ₂＋ｔ₃）×ｆ ……（３）但し、Ｖ_DF(D)は電圧降下の差電圧、ｆはスイッチング
周波数である。

【００６３】具体的には、ダイオードのフォワードドロ
ップ電圧を０．５Ｖ、ＭＯＳの電圧降下を０．１Ｖとす
ると、０．４Ｖの差電圧があり、また、出力電流ｉ_L＝
２５０Ａ、ｔ₂＝ｔ₃＝２．５μｓ、ｆ＝１００ｋHzとす
ると、損失の差は、Ｐ_LOSS(D)＝０．４Ｖ×２５０Ａ×（２．５＋２．５）×１００ｋＨｚ＝５０［Ｗ］となる。

【００６４】すなわち、同期整流により、従来技術に比
較して５０Ｗの電力損失を低減することができることに
なる。

【００６５】（３）の効果について従来技術の場合、期間ｔ₃、ｔ₆に、インダクタンスＬ₁
の還流電流ｉ_LをダイオードＤ₅、Ｄ₆に流している。こ
れに対して本発明の一実施形態では、期間ｔ₃、ｔ₆での
還流電流を１次側のＭＯＳトランジスタＭ₁、Ｍ₂に流す
ように制御している。すなわち、本発明の一実施形態で
は、整流動作の終ったＭＯＳトランジスタのオン状態を
継続させて、小さな電圧ドロップで還流電流を流すと共
に、この還流電流をトランスＴ₁の１次側に誘導して、
インバータを構成するＭＯＳトランジスタに還流電流を
流すように動作させる。このようにすることにより、ト
ランスＴ₁の１次側に流れる還流電流を、トランスＴ₁の
巻数比分の１の電流量とすることができ、トランスＴ₁
の２次側で還流動作を行わせる場合に比較して、大幅に
電力消費を低減させることができる。本発明の一実施形
態により、具体的にこの還流時の損失がどの程度相違す
るか以下に示す。

【００６６】従来技術の場合の還流時の損失Ｐ_LOSSは、
式（４）により表すことができる。

【００６７】Ｐ_LOSS＝Ｖ_D×ｉ_L×（ｔ₃＋ｔ₆）×ｆ ……（４）但し、Ｖ_Dはダイオードの順方向電圧降下、ｆはスイッ
チング周波数である。

【００６８】具体的に、Ｖ_D＝０．４Ｖ、ｉ_L＝２５０
Ａ、ｔ₃＝ｔ₆＝２．５μｓ、ｆ＝１００ｋＨｚとする
と、Ｐ_LOSS＝０．４Ｖ×２５０Ａ×５μｓ×１００ｋＨｚ＝５０Ｗとなる。

【００６９】本発明の一実施形態の場合の還流時の損失
Ｐ_LOSSは、式（５）により表すことができる。

【００７０】Ｐ_LOSS＝（Ｖ_MOS×ｉ_L＋Ｖ_DMOS×ｉ_L／ｎ）×（ｔ₃＋ｔ₆）×ｆ ……（５）但し、Ｖ_MOSは２次側ＭＯＳのオン電圧降下、Ｖ_DMOSは
１次側ＭＯＳのボディーダイオードの電圧降下、ｎはト
ランスの巻線比である。

【００７１】具体的に、Ｖ_MOS＝０．１Ｖ、Ｖ_DMOS＝
０．７Ｖ、ｉ_L＝２５０Ａ、ｎ＝３５、ｔ₃＝ｔ₆＝２．
５μｓ、ｆ＝１００ｋＨｚとすると、Ｐ_LOSS＝（０．１Ｖ×２５０Ａ＋０．７Ｖ×２５０Ａ／
３５Ｔ）×５μ×１００ｋＨｚ＝１５Ｗとなる。

【００７２】前述したように、本発明の一実施形態によ
れば、還流電流を１次側のＭＯＳトランジスタＭ₁、Ｍ₂
に流すように制御することにより、この還流期間におけ
る損失を、前述の差である３５Ｗ低減することができ、
従来技術の場合の約１／３に低減することができる。

【００７３】

【発明の効果】以上説明したように本発明によれば、ス
イッチング電源装置おける整流ダイオードのドロップに
よる損失と、インバータのスイッチング損失とを低減し
て、電源装置の効率を大幅に向上することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態によるスイッチング電源装
置の回路構成を示す図である。

【図２】本発明の一実施形態の動作を説明するための動
作波形を示す図である。

【図３】従来技術によるスイッチング電源装置の回路構
成を示す図である。

【図４】従来技術の動作を説明するための動作波形を示
す図である。

【符号の説明】

Ｍ₁〜Ｍ₆ ＭＯＳトランジスタＴ₁ トランスＬ₁ インダクタンスＤ₅、Ｄ₆ 整流ダイオードＣ₁〜Ｃ₃ コンデンサＲ₁ 抵抗Ｒ_L 負荷

───────────────────────────────────────────────────── フロントページの続き (72)発明者海沢保太郎神奈川県秦野市堀山下１番地株式会社日立製作所汎用コンピュータ事業部内 (72)発明者毛利和章神奈川県秦野市堀山下１番地株式会社日立コンピュータエレクトロニクス内 (72)発明者西須浩二神奈川県秦野市堀山下１番地株式会社日立製作所汎用コンピュータ事業部内 (72)発明者前田弘和神奈川県秦野市堀山下１番地株式会社日立製作所汎用コンピュータ事業部内 (72)発明者久保田清史神奈川県秦野市堀山下１番地株式会社日立製作所汎用コンピュータ事業部内 (72)発明者八重嶋守神奈川県秦野市堀山下１番地株式会社日立製作所汎用コンピュータ事業部内

Claims

【特許請求の範囲】

【請求項１】トランスの１次側に設けられるインバー
タと、トランスの２次側に設けられるセンタタップ型全
波整流回路とを備えて構成されるスイッチング電源装置
において、前記全波整流回路をスイッチ素子で構成し、
そのオン時間を整流動作時以外の平滑用インダクタンス
の還流電流が流れる間持続させ、前記還流電流を前記ト
ランスの１次側に誘導させて、前記インバータを構成す
るスイッチ素子に流すことを特徴とするスイッチング電
源装置。
【請求項２】前記トランスの１次側に設けられるイン
バータは、還流電流を切断して反転整流動作に入るタイ
ミングが、トランスが発生するフライバック電圧が反転
駆動サイドのスイッチ素子の両端電圧が０Ｖに近くなっ
ている期間に設定されていることを特徴とする請求項１
記載のスイッチング電源装置。
【請求項３】トランスと、トランスの１次側に設けら
れるインバータと、トランスの２次側に設けられるセン
タタップ型整流回路と、出力フィルタとを備えて構成さ
れるスイッチング電源装置において、前記インバータ
は、高電圧側をスイッチする１対のＭＯＳトランジスタ
と低電圧側をスイッチするもう１対のＭＯＳトランジス
タとを備えたフルブリッジ構成とされており、高電圧側
の一方のＭＯＳトランジスタと、これにトランスの巻線
を介して対向する低電圧側のＭＯＳトランジスタの一方
とがオンとされてトランスを駆動し、前記トランスを駆
動するＭＯＳトランジスタの高電圧側または低電圧側の
ＭＯＳトランジスタの一方は、予め定められた固定時間
オンとなるように制御され、他方は、前記固定時間後、
トランスを反転駆動するまでオン状態を継続するように
制御されており、前記整流回路は、２個のＭＯＳトラン
ジスタにより構成され、前記インバータと同期して、予
め定められた前記とは別の固定時間ＭＯＳトランジスタ
がオンとされ、前記インバータのＭＯＳトランジスタの
固定時間オンとされている期間に整流動作を行って出力
フィルタを通して電流を流し、その後の前記インバータ
が反転駆動されるまでの期間に出力フィルタを構成する
インダクタンスの還流電流を流し続け、該還流電流は、
前記トランスを介してトランスの１次側に誘導され、前
記インバータのトランスを反転駆動するまでオン状態を
継続しているＭＯＳトランジスタに流れることを特徴と
するスイッチング電源装置。
【請求項４】前記インバータは、固定時間オンとなる
ように制御される１対のＭＯＳトランジスタの切り替え
タイミングを、一方のＭＯＳトランジスタがオンするま
での時間がインバータに接続されるトランスのリーケー
ジインダクタンスによるフライバック電圧により、対向
するＭＯＳトランジスタにかかるバイアス電圧がほぼ０
Ｖとなる期間に設定し、これと同時に、前記バイアス電
圧がほぼ０ＶとなったＭＯＳトランジスタをオンとし、
前記整流回路のＭＯＳトランジスタは、前記インバータ
の一方のＭＯＳトランジスタがオフしてから、もう一方
のＭＯＳトランジスタがオンするまでの間に切り替える
ことを特徴とする請求項１記載のスイッチング電源装
置。